158391efdSNathan Chancellor // SPDX-License-Identifier: GPL-2.0 2554c0a3aSHans de Goede /****************************************************************************** 3554c0a3aSHans de Goede * 4554c0a3aSHans de Goede * Copyright(c) 2007 - 2013 Realtek Corporation. All rights reserved. 5554c0a3aSHans de Goede * 6554c0a3aSHans de Goede ******************************************************************************/ 7554c0a3aSHans de Goede #define _HAL_INIT_C_ 8554c0a3aSHans de Goede 9554c0a3aSHans de Goede #include <linux/firmware.h> 10554c0a3aSHans de Goede #include <linux/slab.h> 11554c0a3aSHans de Goede #include <drv_types.h> 12554c0a3aSHans de Goede #include <rtw_debug.h> 13554c0a3aSHans de Goede #include <rtl8723b_hal.h> 14554c0a3aSHans de Goede #include "hal_com_h2c.h" 15554c0a3aSHans de Goede 16554c0a3aSHans de Goede static void _FWDownloadEnable(struct adapter *padapter, bool enable) 17554c0a3aSHans de Goede { 18554c0a3aSHans de Goede u8 tmp, count = 0; 19554c0a3aSHans de Goede 20554c0a3aSHans de Goede if (enable) { 21554c0a3aSHans de Goede /* 8051 enable */ 22554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 23554c0a3aSHans de Goede rtw_write8(padapter, REG_SYS_FUNC_EN+1, tmp|0x04); 24554c0a3aSHans de Goede 25554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_MCUFWDL); 26554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, tmp|0x01); 27554c0a3aSHans de Goede 28554c0a3aSHans de Goede do { 29554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_MCUFWDL); 30554c0a3aSHans de Goede if (tmp & 0x01) 31554c0a3aSHans de Goede break; 32554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, tmp|0x01); 33554c0a3aSHans de Goede msleep(1); 34554c0a3aSHans de Goede } while (count++ < 100); 35554c0a3aSHans de Goede 36554c0a3aSHans de Goede /* 8051 reset */ 37554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_MCUFWDL+2); 38554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL+2, tmp&0xf7); 39554c0a3aSHans de Goede } else { 40554c0a3aSHans de Goede /* MCU firmware download disable. */ 41554c0a3aSHans de Goede tmp = rtw_read8(padapter, REG_MCUFWDL); 42554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, tmp&0xfe); 43554c0a3aSHans de Goede } 44554c0a3aSHans de Goede } 45554c0a3aSHans de Goede 46554c0a3aSHans de Goede static int _BlockWrite(struct adapter *padapter, void *buffer, u32 buffSize) 47554c0a3aSHans de Goede { 48554c0a3aSHans de Goede int ret = _SUCCESS; 49554c0a3aSHans de Goede 50554c0a3aSHans de Goede u32 blockSize_p1 = 4; /* (Default) Phase #1 : PCI muse use 4-byte write to download FW */ 51554c0a3aSHans de Goede u32 blockSize_p2 = 8; /* Phase #2 : Use 8-byte, if Phase#1 use big size to write FW. */ 52554c0a3aSHans de Goede u32 blockSize_p3 = 1; /* Phase #3 : Use 1-byte, the remnant of FW image. */ 53554c0a3aSHans de Goede u32 blockCount_p1 = 0, blockCount_p2 = 0, blockCount_p3 = 0; 54554c0a3aSHans de Goede u32 remainSize_p1 = 0, remainSize_p2 = 0; 551b98ee33SHimanshu Jha u8 *bufferPtr = buffer; 56554c0a3aSHans de Goede u32 i = 0, offset = 0; 57554c0a3aSHans de Goede 58554c0a3aSHans de Goede /* printk("====>%s %d\n", __func__, __LINE__); */ 59554c0a3aSHans de Goede 60554c0a3aSHans de Goede /* 3 Phase #1 */ 61554c0a3aSHans de Goede blockCount_p1 = buffSize / blockSize_p1; 62554c0a3aSHans de Goede remainSize_p1 = buffSize % blockSize_p1; 63554c0a3aSHans de Goede 64554c0a3aSHans de Goede for (i = 0; i < blockCount_p1; i++) { 65554c0a3aSHans de Goede ret = rtw_write32(padapter, (FW_8723B_START_ADDRESS + i * blockSize_p1), *((u32 *)(bufferPtr + i * blockSize_p1))); 66554c0a3aSHans de Goede if (ret == _FAIL) { 67554c0a3aSHans de Goede printk("====>%s %d i:%d\n", __func__, __LINE__, i); 68554c0a3aSHans de Goede goto exit; 69554c0a3aSHans de Goede } 70554c0a3aSHans de Goede } 71554c0a3aSHans de Goede 72554c0a3aSHans de Goede /* 3 Phase #2 */ 73554c0a3aSHans de Goede if (remainSize_p1) { 74554c0a3aSHans de Goede offset = blockCount_p1 * blockSize_p1; 75554c0a3aSHans de Goede 76554c0a3aSHans de Goede blockCount_p2 = remainSize_p1/blockSize_p2; 77554c0a3aSHans de Goede remainSize_p2 = remainSize_p1%blockSize_p2; 78554c0a3aSHans de Goede } 79554c0a3aSHans de Goede 80554c0a3aSHans de Goede /* 3 Phase #3 */ 81554c0a3aSHans de Goede if (remainSize_p2) { 82554c0a3aSHans de Goede offset = (blockCount_p1 * blockSize_p1) + (blockCount_p2 * blockSize_p2); 83554c0a3aSHans de Goede 84554c0a3aSHans de Goede blockCount_p3 = remainSize_p2 / blockSize_p3; 85554c0a3aSHans de Goede 86554c0a3aSHans de Goede for (i = 0; i < blockCount_p3; i++) { 87554c0a3aSHans de Goede ret = rtw_write8(padapter, (FW_8723B_START_ADDRESS + offset + i), *(bufferPtr + offset + i)); 88554c0a3aSHans de Goede 89554c0a3aSHans de Goede if (ret == _FAIL) { 90554c0a3aSHans de Goede printk("====>%s %d i:%d\n", __func__, __LINE__, i); 91554c0a3aSHans de Goede goto exit; 92554c0a3aSHans de Goede } 93554c0a3aSHans de Goede } 94554c0a3aSHans de Goede } 95554c0a3aSHans de Goede exit: 96554c0a3aSHans de Goede return ret; 97554c0a3aSHans de Goede } 98554c0a3aSHans de Goede 99554c0a3aSHans de Goede static int _PageWrite( 100554c0a3aSHans de Goede struct adapter *padapter, 101554c0a3aSHans de Goede u32 page, 102554c0a3aSHans de Goede void *buffer, 103554c0a3aSHans de Goede u32 size 104554c0a3aSHans de Goede ) 105554c0a3aSHans de Goede { 106554c0a3aSHans de Goede u8 value8; 107554c0a3aSHans de Goede u8 u8Page = (u8) (page & 0x07); 108554c0a3aSHans de Goede 109554c0a3aSHans de Goede value8 = (rtw_read8(padapter, REG_MCUFWDL+2) & 0xF8) | u8Page; 110554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL+2, value8); 111554c0a3aSHans de Goede 112554c0a3aSHans de Goede return _BlockWrite(padapter, buffer, size); 113554c0a3aSHans de Goede } 114554c0a3aSHans de Goede 115554c0a3aSHans de Goede static int _WriteFW(struct adapter *padapter, void *buffer, u32 size) 116554c0a3aSHans de Goede { 117554c0a3aSHans de Goede /* Since we need dynamic decide method of dwonload fw, so we call this function to get chip version. */ 118554c0a3aSHans de Goede /* We can remove _ReadChipVersion from ReadpadapterInfo8192C later. */ 119554c0a3aSHans de Goede int ret = _SUCCESS; 120554c0a3aSHans de Goede u32 pageNums, remainSize; 121554c0a3aSHans de Goede u32 page, offset; 1221b98ee33SHimanshu Jha u8 *bufferPtr = buffer; 123554c0a3aSHans de Goede 124554c0a3aSHans de Goede pageNums = size / MAX_DLFW_PAGE_SIZE; 125554c0a3aSHans de Goede remainSize = size % MAX_DLFW_PAGE_SIZE; 126554c0a3aSHans de Goede 127554c0a3aSHans de Goede for (page = 0; page < pageNums; page++) { 128554c0a3aSHans de Goede offset = page * MAX_DLFW_PAGE_SIZE; 129554c0a3aSHans de Goede ret = _PageWrite(padapter, page, bufferPtr+offset, MAX_DLFW_PAGE_SIZE); 130554c0a3aSHans de Goede 131554c0a3aSHans de Goede if (ret == _FAIL) { 132554c0a3aSHans de Goede printk("====>%s %d\n", __func__, __LINE__); 133554c0a3aSHans de Goede goto exit; 134554c0a3aSHans de Goede } 135554c0a3aSHans de Goede } 136554c0a3aSHans de Goede 137554c0a3aSHans de Goede if (remainSize) { 138554c0a3aSHans de Goede offset = pageNums * MAX_DLFW_PAGE_SIZE; 139554c0a3aSHans de Goede page = pageNums; 140554c0a3aSHans de Goede ret = _PageWrite(padapter, page, bufferPtr+offset, remainSize); 141554c0a3aSHans de Goede 142554c0a3aSHans de Goede if (ret == _FAIL) { 143554c0a3aSHans de Goede printk("====>%s %d\n", __func__, __LINE__); 144554c0a3aSHans de Goede goto exit; 145554c0a3aSHans de Goede } 146554c0a3aSHans de Goede } 147554c0a3aSHans de Goede 148554c0a3aSHans de Goede exit: 149554c0a3aSHans de Goede return ret; 150554c0a3aSHans de Goede } 151554c0a3aSHans de Goede 152554c0a3aSHans de Goede void _8051Reset8723(struct adapter *padapter) 153554c0a3aSHans de Goede { 154554c0a3aSHans de Goede u8 cpu_rst; 155554c0a3aSHans de Goede u8 io_rst; 156554c0a3aSHans de Goede 157554c0a3aSHans de Goede 158554c0a3aSHans de Goede /* Reset 8051(WLMCU) IO wrapper */ 159554c0a3aSHans de Goede /* 0x1c[8] = 0 */ 160554c0a3aSHans de Goede /* Suggested by Isaac@SD1 and Gimmy@SD1, coding by Lucas@20130624 */ 161554c0a3aSHans de Goede io_rst = rtw_read8(padapter, REG_RSV_CTRL+1); 162554c0a3aSHans de Goede io_rst &= ~BIT(0); 163554c0a3aSHans de Goede rtw_write8(padapter, REG_RSV_CTRL+1, io_rst); 164554c0a3aSHans de Goede 165554c0a3aSHans de Goede cpu_rst = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 166554c0a3aSHans de Goede cpu_rst &= ~BIT(2); 167554c0a3aSHans de Goede rtw_write8(padapter, REG_SYS_FUNC_EN+1, cpu_rst); 168554c0a3aSHans de Goede 169554c0a3aSHans de Goede /* Enable 8051 IO wrapper */ 170554c0a3aSHans de Goede /* 0x1c[8] = 1 */ 171554c0a3aSHans de Goede io_rst = rtw_read8(padapter, REG_RSV_CTRL+1); 172554c0a3aSHans de Goede io_rst |= BIT(0); 173554c0a3aSHans de Goede rtw_write8(padapter, REG_RSV_CTRL+1, io_rst); 174554c0a3aSHans de Goede 175554c0a3aSHans de Goede cpu_rst = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 176554c0a3aSHans de Goede cpu_rst |= BIT(2); 177554c0a3aSHans de Goede rtw_write8(padapter, REG_SYS_FUNC_EN+1, cpu_rst); 178554c0a3aSHans de Goede } 179554c0a3aSHans de Goede 180dfa6cbbfSHariprasad Kelam u8 g_fwdl_chksum_fail; 181f55a6d45SArnd Bergmann 182554c0a3aSHans de Goede static s32 polling_fwdl_chksum( 183554c0a3aSHans de Goede struct adapter *adapter, u32 min_cnt, u32 timeout_ms 184554c0a3aSHans de Goede ) 185554c0a3aSHans de Goede { 186554c0a3aSHans de Goede s32 ret = _FAIL; 187554c0a3aSHans de Goede u32 value32; 188554c0a3aSHans de Goede unsigned long start = jiffies; 189554c0a3aSHans de Goede u32 cnt = 0; 190554c0a3aSHans de Goede 191554c0a3aSHans de Goede /* polling CheckSum report */ 192554c0a3aSHans de Goede do { 193554c0a3aSHans de Goede cnt++; 194554c0a3aSHans de Goede value32 = rtw_read32(adapter, REG_MCUFWDL); 195554c0a3aSHans de Goede if (value32 & FWDL_ChkSum_rpt || adapter->bSurpriseRemoved || adapter->bDriverStopped) 196554c0a3aSHans de Goede break; 197554c0a3aSHans de Goede yield(); 198554c0a3aSHans de Goede } while (jiffies_to_msecs(jiffies-start) < timeout_ms || cnt < min_cnt); 199554c0a3aSHans de Goede 200554c0a3aSHans de Goede if (!(value32 & FWDL_ChkSum_rpt)) { 201554c0a3aSHans de Goede goto exit; 202554c0a3aSHans de Goede } 203554c0a3aSHans de Goede 204554c0a3aSHans de Goede if (g_fwdl_chksum_fail) { 205554c0a3aSHans de Goede g_fwdl_chksum_fail--; 206554c0a3aSHans de Goede goto exit; 207554c0a3aSHans de Goede } 208554c0a3aSHans de Goede 209554c0a3aSHans de Goede ret = _SUCCESS; 210554c0a3aSHans de Goede 211554c0a3aSHans de Goede exit: 212554c0a3aSHans de Goede 213554c0a3aSHans de Goede return ret; 214554c0a3aSHans de Goede } 215554c0a3aSHans de Goede 216dfa6cbbfSHariprasad Kelam u8 g_fwdl_wintint_rdy_fail; 217f55a6d45SArnd Bergmann 218554c0a3aSHans de Goede static s32 _FWFreeToGo(struct adapter *adapter, u32 min_cnt, u32 timeout_ms) 219554c0a3aSHans de Goede { 220554c0a3aSHans de Goede s32 ret = _FAIL; 221554c0a3aSHans de Goede u32 value32; 222554c0a3aSHans de Goede unsigned long start = jiffies; 223554c0a3aSHans de Goede u32 cnt = 0; 224554c0a3aSHans de Goede 225554c0a3aSHans de Goede value32 = rtw_read32(adapter, REG_MCUFWDL); 226554c0a3aSHans de Goede value32 |= MCUFWDL_RDY; 227554c0a3aSHans de Goede value32 &= ~WINTINI_RDY; 228554c0a3aSHans de Goede rtw_write32(adapter, REG_MCUFWDL, value32); 229554c0a3aSHans de Goede 230554c0a3aSHans de Goede _8051Reset8723(adapter); 231554c0a3aSHans de Goede 232554c0a3aSHans de Goede /* polling for FW ready */ 233554c0a3aSHans de Goede do { 234554c0a3aSHans de Goede cnt++; 235554c0a3aSHans de Goede value32 = rtw_read32(adapter, REG_MCUFWDL); 236554c0a3aSHans de Goede if (value32 & WINTINI_RDY || adapter->bSurpriseRemoved || adapter->bDriverStopped) 237554c0a3aSHans de Goede break; 238554c0a3aSHans de Goede yield(); 239554c0a3aSHans de Goede } while (jiffies_to_msecs(jiffies - start) < timeout_ms || cnt < min_cnt); 240554c0a3aSHans de Goede 241554c0a3aSHans de Goede if (!(value32 & WINTINI_RDY)) { 242554c0a3aSHans de Goede goto exit; 243554c0a3aSHans de Goede } 244554c0a3aSHans de Goede 245554c0a3aSHans de Goede if (g_fwdl_wintint_rdy_fail) { 246554c0a3aSHans de Goede g_fwdl_wintint_rdy_fail--; 247554c0a3aSHans de Goede goto exit; 248554c0a3aSHans de Goede } 249554c0a3aSHans de Goede 250554c0a3aSHans de Goede ret = _SUCCESS; 251554c0a3aSHans de Goede 252554c0a3aSHans de Goede exit: 253554c0a3aSHans de Goede 254554c0a3aSHans de Goede return ret; 255554c0a3aSHans de Goede } 256554c0a3aSHans de Goede 257554c0a3aSHans de Goede #define IS_FW_81xxC(padapter) (((GET_HAL_DATA(padapter))->FirmwareSignature & 0xFFF0) == 0x88C0) 258554c0a3aSHans de Goede 259554c0a3aSHans de Goede void rtl8723b_FirmwareSelfReset(struct adapter *padapter) 260554c0a3aSHans de Goede { 261554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 262554c0a3aSHans de Goede u8 u1bTmp; 263554c0a3aSHans de Goede u8 Delay = 100; 264554c0a3aSHans de Goede 265554c0a3aSHans de Goede if ( 266554c0a3aSHans de Goede !(IS_FW_81xxC(padapter) && ((pHalData->FirmwareVersion < 0x21) || (pHalData->FirmwareVersion == 0x21 && pHalData->FirmwareSubVersion < 0x01))) 267554c0a3aSHans de Goede ) { /* after 88C Fw v33.1 */ 268554c0a3aSHans de Goede /* 0x1cf = 0x20. Inform 8051 to reset. 2009.12.25. tynli_test */ 269554c0a3aSHans de Goede rtw_write8(padapter, REG_HMETFR+3, 0x20); 270554c0a3aSHans de Goede 271554c0a3aSHans de Goede u1bTmp = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 272554c0a3aSHans de Goede while (u1bTmp & BIT2) { 273554c0a3aSHans de Goede Delay--; 274554c0a3aSHans de Goede if (Delay == 0) 275554c0a3aSHans de Goede break; 276554c0a3aSHans de Goede udelay(50); 277554c0a3aSHans de Goede u1bTmp = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 278554c0a3aSHans de Goede } 279554c0a3aSHans de Goede 280554c0a3aSHans de Goede if (Delay == 0) { 281554c0a3aSHans de Goede /* force firmware reset */ 282554c0a3aSHans de Goede u1bTmp = rtw_read8(padapter, REG_SYS_FUNC_EN+1); 283554c0a3aSHans de Goede rtw_write8(padapter, REG_SYS_FUNC_EN+1, u1bTmp&(~BIT2)); 284554c0a3aSHans de Goede } 285554c0a3aSHans de Goede } 286554c0a3aSHans de Goede } 287554c0a3aSHans de Goede 288554c0a3aSHans de Goede /* */ 289554c0a3aSHans de Goede /* Description: */ 290554c0a3aSHans de Goede /* Download 8192C firmware code. */ 291554c0a3aSHans de Goede /* */ 292554c0a3aSHans de Goede /* */ 293554c0a3aSHans de Goede s32 rtl8723b_FirmwareDownload(struct adapter *padapter, bool bUsedWoWLANFw) 294554c0a3aSHans de Goede { 295554c0a3aSHans de Goede s32 rtStatus = _SUCCESS; 296554c0a3aSHans de Goede u8 write_fw = 0; 297554c0a3aSHans de Goede unsigned long fwdl_start_time; 298554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 299554c0a3aSHans de Goede struct rt_firmware *pFirmware; 300554c0a3aSHans de Goede struct rt_firmware *pBTFirmware; 301554c0a3aSHans de Goede struct rt_firmware_hdr *pFwHdr = NULL; 302554c0a3aSHans de Goede u8 *pFirmwareBuf; 303554c0a3aSHans de Goede u32 FirmwareLen; 304554c0a3aSHans de Goede const struct firmware *fw; 305554c0a3aSHans de Goede struct device *device = dvobj_to_dev(padapter->dvobj); 306554c0a3aSHans de Goede u8 *fwfilepath; 307554c0a3aSHans de Goede struct dvobj_priv *psdpriv = padapter->dvobj; 308554c0a3aSHans de Goede struct debug_priv *pdbgpriv = &psdpriv->drv_dbg; 309554c0a3aSHans de Goede u8 tmp_ps; 310554c0a3aSHans de Goede 311554c0a3aSHans de Goede pFirmware = kzalloc(sizeof(struct rt_firmware), GFP_KERNEL); 3127e2b0aaeSLarry Finger if (!pFirmware) 3137e2b0aaeSLarry Finger return _FAIL; 314554c0a3aSHans de Goede pBTFirmware = kzalloc(sizeof(struct rt_firmware), GFP_KERNEL); 3157e2b0aaeSLarry Finger if (!pBTFirmware) { 3167e2b0aaeSLarry Finger kfree(pFirmware); 3177e2b0aaeSLarry Finger return _FAIL; 318554c0a3aSHans de Goede } 319554c0a3aSHans de Goede tmp_ps = rtw_read8(padapter, 0xa3); 320554c0a3aSHans de Goede tmp_ps &= 0xf8; 321554c0a3aSHans de Goede tmp_ps |= 0x02; 322554c0a3aSHans de Goede /* 1. write 0xA3[:2:0] = 3b'010 */ 323554c0a3aSHans de Goede rtw_write8(padapter, 0xa3, tmp_ps); 324554c0a3aSHans de Goede /* 2. read power_state = 0xA0[1:0] */ 325554c0a3aSHans de Goede tmp_ps = rtw_read8(padapter, 0xa0); 326554c0a3aSHans de Goede tmp_ps &= 0x03; 327709c8e49SFabio Aiuto if (tmp_ps != 0x01) 328554c0a3aSHans de Goede pdbgpriv->dbg_downloadfw_pwr_state_cnt++; 329554c0a3aSHans de Goede 330554c0a3aSHans de Goede fwfilepath = "rtlwifi/rtl8723bs_nic.bin"; 331554c0a3aSHans de Goede 332b3882852SColin Ian King pr_info("rtl8723bs: acquire FW from file:%s\n", fwfilepath); 333554c0a3aSHans de Goede 334554c0a3aSHans de Goede rtStatus = request_firmware(&fw, fwfilepath, device); 335554c0a3aSHans de Goede if (rtStatus) { 336554c0a3aSHans de Goede pr_err("Request firmware failed with error 0x%x\n", rtStatus); 337554c0a3aSHans de Goede rtStatus = _FAIL; 338554c0a3aSHans de Goede goto exit; 339554c0a3aSHans de Goede } 340554c0a3aSHans de Goede 341554c0a3aSHans de Goede if (!fw) { 342554c0a3aSHans de Goede pr_err("Firmware %s not available\n", fwfilepath); 343554c0a3aSHans de Goede rtStatus = _FAIL; 344554c0a3aSHans de Goede goto exit; 345554c0a3aSHans de Goede } 346554c0a3aSHans de Goede 347554c0a3aSHans de Goede if (fw->size > FW_8723B_SIZE) { 348554c0a3aSHans de Goede rtStatus = _FAIL; 349554c0a3aSHans de Goede goto exit; 350554c0a3aSHans de Goede } 351554c0a3aSHans de Goede 35293998817SQuytelda Kahja pFirmware->fw_buffer_sz = kmemdup(fw->data, fw->size, GFP_KERNEL); 35393998817SQuytelda Kahja if (!pFirmware->fw_buffer_sz) { 354554c0a3aSHans de Goede rtStatus = _FAIL; 355554c0a3aSHans de Goede goto exit; 356554c0a3aSHans de Goede } 357554c0a3aSHans de Goede 35893998817SQuytelda Kahja pFirmware->fw_length = fw->size; 359554c0a3aSHans de Goede release_firmware(fw); 36093998817SQuytelda Kahja if (pFirmware->fw_length > FW_8723B_SIZE) { 361554c0a3aSHans de Goede rtStatus = _FAIL; 36279df841bSFabio Aiuto netdev_emerg(padapter->pnetdev, 36379df841bSFabio Aiuto "Firmware size:%u exceed %u\n", 36479df841bSFabio Aiuto pFirmware->fw_length, FW_8723B_SIZE); 3657e2b0aaeSLarry Finger goto release_fw1; 366554c0a3aSHans de Goede } 367554c0a3aSHans de Goede 36893998817SQuytelda Kahja pFirmwareBuf = pFirmware->fw_buffer_sz; 36993998817SQuytelda Kahja FirmwareLen = pFirmware->fw_length; 370554c0a3aSHans de Goede 371554c0a3aSHans de Goede /* To Check Fw header. Added by tynli. 2009.12.04. */ 372554c0a3aSHans de Goede pFwHdr = (struct rt_firmware_hdr *)pFirmwareBuf; 373554c0a3aSHans de Goede 374699ad734SQuytelda Kahja pHalData->FirmwareVersion = le16_to_cpu(pFwHdr->version); 375699ad734SQuytelda Kahja pHalData->FirmwareSubVersion = le16_to_cpu(pFwHdr->subversion); 376699ad734SQuytelda Kahja pHalData->FirmwareSignature = le16_to_cpu(pFwHdr->signature); 377554c0a3aSHans de Goede 378554c0a3aSHans de Goede if (IS_FW_HEADER_EXIST_8723B(pFwHdr)) { 379554c0a3aSHans de Goede /* Shift 32 bytes for FW header */ 380554c0a3aSHans de Goede pFirmwareBuf = pFirmwareBuf + 32; 381554c0a3aSHans de Goede FirmwareLen = FirmwareLen - 32; 382554c0a3aSHans de Goede } 383554c0a3aSHans de Goede 384554c0a3aSHans de Goede /* Suggested by Filen. If 8051 is running in RAM code, driver should inform Fw to reset by itself, */ 385554c0a3aSHans de Goede /* or it will cause download Fw fail. 2010.02.01. by tynli. */ 386554c0a3aSHans de Goede if (rtw_read8(padapter, REG_MCUFWDL) & RAM_DL_SEL) { /* 8051 RAM code */ 387554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, 0x00); 388554c0a3aSHans de Goede rtl8723b_FirmwareSelfReset(padapter); 389554c0a3aSHans de Goede } 390554c0a3aSHans de Goede 391554c0a3aSHans de Goede _FWDownloadEnable(padapter, true); 392554c0a3aSHans de Goede fwdl_start_time = jiffies; 393554c0a3aSHans de Goede while ( 394554c0a3aSHans de Goede !padapter->bDriverStopped && 395554c0a3aSHans de Goede !padapter->bSurpriseRemoved && 396554c0a3aSHans de Goede (write_fw++ < 3 || jiffies_to_msecs(jiffies - fwdl_start_time) < 500) 397554c0a3aSHans de Goede ) { 398554c0a3aSHans de Goede /* reset FWDL chksum */ 399554c0a3aSHans de Goede rtw_write8(padapter, REG_MCUFWDL, rtw_read8(padapter, REG_MCUFWDL)|FWDL_ChkSum_rpt); 400554c0a3aSHans de Goede 401554c0a3aSHans de Goede rtStatus = _WriteFW(padapter, pFirmwareBuf, FirmwareLen); 402554c0a3aSHans de Goede if (rtStatus != _SUCCESS) 403554c0a3aSHans de Goede continue; 404554c0a3aSHans de Goede 405554c0a3aSHans de Goede rtStatus = polling_fwdl_chksum(padapter, 5, 50); 406554c0a3aSHans de Goede if (rtStatus == _SUCCESS) 407554c0a3aSHans de Goede break; 408554c0a3aSHans de Goede } 409554c0a3aSHans de Goede _FWDownloadEnable(padapter, false); 410554c0a3aSHans de Goede if (_SUCCESS != rtStatus) 411554c0a3aSHans de Goede goto fwdl_stat; 412554c0a3aSHans de Goede 413554c0a3aSHans de Goede rtStatus = _FWFreeToGo(padapter, 10, 200); 414554c0a3aSHans de Goede if (_SUCCESS != rtStatus) 415554c0a3aSHans de Goede goto fwdl_stat; 416554c0a3aSHans de Goede 417554c0a3aSHans de Goede fwdl_stat: 418554c0a3aSHans de Goede 419554c0a3aSHans de Goede exit: 42093998817SQuytelda Kahja kfree(pFirmware->fw_buffer_sz); 421554c0a3aSHans de Goede kfree(pFirmware); 4227e2b0aaeSLarry Finger release_fw1: 423554c0a3aSHans de Goede kfree(pBTFirmware); 424554c0a3aSHans de Goede return rtStatus; 425554c0a3aSHans de Goede } 426554c0a3aSHans de Goede 427554c0a3aSHans de Goede void rtl8723b_InitializeFirmwareVars(struct adapter *padapter) 428554c0a3aSHans de Goede { 429554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 430554c0a3aSHans de Goede 431554c0a3aSHans de Goede /* Init Fw LPS related. */ 43290b69822SFabio M. De Francesco adapter_to_pwrctl(padapter)->fw_current_in_ps_mode = false; 433554c0a3aSHans de Goede 434554c0a3aSHans de Goede /* Init H2C cmd. */ 435554c0a3aSHans de Goede rtw_write8(padapter, REG_HMETFR, 0x0f); 436554c0a3aSHans de Goede 437554c0a3aSHans de Goede /* Init H2C counter. by tynli. 2009.12.09. */ 438554c0a3aSHans de Goede pHalData->LastHMEBoxNum = 0; 439554c0a3aSHans de Goede /* pHalData->H2CQueueHead = 0; */ 440554c0a3aSHans de Goede /* pHalData->H2CQueueTail = 0; */ 441554c0a3aSHans de Goede /* pHalData->H2CStopInsertQueue = false; */ 442554c0a3aSHans de Goede } 443554c0a3aSHans de Goede 444554c0a3aSHans de Goede static void rtl8723b_free_hal_data(struct adapter *padapter) 445554c0a3aSHans de Goede { 446554c0a3aSHans de Goede } 447554c0a3aSHans de Goede 448554c0a3aSHans de Goede /* */ 449554c0a3aSHans de Goede /* Efuse related code */ 450554c0a3aSHans de Goede /* */ 451554c0a3aSHans de Goede static u8 hal_EfuseSwitchToBank( 452554c0a3aSHans de Goede struct adapter *padapter, u8 bank, bool bPseudoTest 453554c0a3aSHans de Goede ) 454554c0a3aSHans de Goede { 455554c0a3aSHans de Goede u8 bRet = false; 456554c0a3aSHans de Goede u32 value32 = 0; 457554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 458554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 4599d3c9ecdSMarco Cesati struct efuse_hal *pEfuseHal = &pHalData->EfuseHal; 460554c0a3aSHans de Goede #endif 461554c0a3aSHans de Goede 462554c0a3aSHans de Goede 463554c0a3aSHans de Goede if (bPseudoTest) { 464554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 465554c0a3aSHans de Goede pEfuseHal->fakeEfuseBank = bank; 466554c0a3aSHans de Goede #else 467554c0a3aSHans de Goede fakeEfuseBank = bank; 468554c0a3aSHans de Goede #endif 469554c0a3aSHans de Goede bRet = true; 470554c0a3aSHans de Goede } else { 471554c0a3aSHans de Goede value32 = rtw_read32(padapter, EFUSE_TEST); 472554c0a3aSHans de Goede bRet = true; 473554c0a3aSHans de Goede switch (bank) { 474554c0a3aSHans de Goede case 0: 475554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_WIFI_SEL_0); 476554c0a3aSHans de Goede break; 477554c0a3aSHans de Goede case 1: 478554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_BT_SEL_0); 479554c0a3aSHans de Goede break; 480554c0a3aSHans de Goede case 2: 481554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_BT_SEL_1); 482554c0a3aSHans de Goede break; 483554c0a3aSHans de Goede case 3: 484554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_BT_SEL_2); 485554c0a3aSHans de Goede break; 486554c0a3aSHans de Goede default: 487554c0a3aSHans de Goede value32 = (value32 & ~EFUSE_SEL_MASK) | EFUSE_SEL(EFUSE_WIFI_SEL_0); 488554c0a3aSHans de Goede bRet = false; 489554c0a3aSHans de Goede break; 490554c0a3aSHans de Goede } 491554c0a3aSHans de Goede rtw_write32(padapter, EFUSE_TEST, value32); 492554c0a3aSHans de Goede } 493554c0a3aSHans de Goede 494554c0a3aSHans de Goede return bRet; 495554c0a3aSHans de Goede } 496554c0a3aSHans de Goede 497554c0a3aSHans de Goede static void Hal_GetEfuseDefinition( 498554c0a3aSHans de Goede struct adapter *padapter, 499554c0a3aSHans de Goede u8 efuseType, 500554c0a3aSHans de Goede u8 type, 501554c0a3aSHans de Goede void *pOut, 502554c0a3aSHans de Goede bool bPseudoTest 503554c0a3aSHans de Goede ) 504554c0a3aSHans de Goede { 505554c0a3aSHans de Goede switch (type) { 506554c0a3aSHans de Goede case TYPE_EFUSE_MAX_SECTION: 507554c0a3aSHans de Goede { 508554c0a3aSHans de Goede u8 *pMax_section; 5091b98ee33SHimanshu Jha pMax_section = pOut; 510554c0a3aSHans de Goede 511554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 512554c0a3aSHans de Goede *pMax_section = EFUSE_MAX_SECTION_8723B; 513554c0a3aSHans de Goede else 514554c0a3aSHans de Goede *pMax_section = EFUSE_BT_MAX_SECTION; 515554c0a3aSHans de Goede } 516554c0a3aSHans de Goede break; 517554c0a3aSHans de Goede 518554c0a3aSHans de Goede case TYPE_EFUSE_REAL_CONTENT_LEN: 519554c0a3aSHans de Goede { 520554c0a3aSHans de Goede u16 *pu2Tmp; 5211b98ee33SHimanshu Jha pu2Tmp = pOut; 522554c0a3aSHans de Goede 523554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 524554c0a3aSHans de Goede *pu2Tmp = EFUSE_REAL_CONTENT_LEN_8723B; 525554c0a3aSHans de Goede else 526554c0a3aSHans de Goede *pu2Tmp = EFUSE_BT_REAL_CONTENT_LEN; 527554c0a3aSHans de Goede } 528554c0a3aSHans de Goede break; 529554c0a3aSHans de Goede 530554c0a3aSHans de Goede case TYPE_AVAILABLE_EFUSE_BYTES_BANK: 531554c0a3aSHans de Goede { 532554c0a3aSHans de Goede u16 *pu2Tmp; 5331b98ee33SHimanshu Jha pu2Tmp = pOut; 534554c0a3aSHans de Goede 535554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 536554c0a3aSHans de Goede *pu2Tmp = (EFUSE_REAL_CONTENT_LEN_8723B-EFUSE_OOB_PROTECT_BYTES); 537554c0a3aSHans de Goede else 538554c0a3aSHans de Goede *pu2Tmp = (EFUSE_BT_REAL_BANK_CONTENT_LEN-EFUSE_PROTECT_BYTES_BANK); 539554c0a3aSHans de Goede } 540554c0a3aSHans de Goede break; 541554c0a3aSHans de Goede 542554c0a3aSHans de Goede case TYPE_AVAILABLE_EFUSE_BYTES_TOTAL: 543554c0a3aSHans de Goede { 544554c0a3aSHans de Goede u16 *pu2Tmp; 5451b98ee33SHimanshu Jha pu2Tmp = pOut; 546554c0a3aSHans de Goede 547554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 548554c0a3aSHans de Goede *pu2Tmp = (EFUSE_REAL_CONTENT_LEN_8723B-EFUSE_OOB_PROTECT_BYTES); 549554c0a3aSHans de Goede else 550554c0a3aSHans de Goede *pu2Tmp = (EFUSE_BT_REAL_CONTENT_LEN-(EFUSE_PROTECT_BYTES_BANK*3)); 551554c0a3aSHans de Goede } 552554c0a3aSHans de Goede break; 553554c0a3aSHans de Goede 554554c0a3aSHans de Goede case TYPE_EFUSE_MAP_LEN: 555554c0a3aSHans de Goede { 556554c0a3aSHans de Goede u16 *pu2Tmp; 5571b98ee33SHimanshu Jha pu2Tmp = pOut; 558554c0a3aSHans de Goede 559554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 560554c0a3aSHans de Goede *pu2Tmp = EFUSE_MAX_MAP_LEN; 561554c0a3aSHans de Goede else 562554c0a3aSHans de Goede *pu2Tmp = EFUSE_BT_MAP_LEN; 563554c0a3aSHans de Goede } 564554c0a3aSHans de Goede break; 565554c0a3aSHans de Goede 566554c0a3aSHans de Goede case TYPE_EFUSE_PROTECT_BYTES_BANK: 567554c0a3aSHans de Goede { 568554c0a3aSHans de Goede u8 *pu1Tmp; 5691b98ee33SHimanshu Jha pu1Tmp = pOut; 570554c0a3aSHans de Goede 571554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 572554c0a3aSHans de Goede *pu1Tmp = EFUSE_OOB_PROTECT_BYTES; 573554c0a3aSHans de Goede else 574554c0a3aSHans de Goede *pu1Tmp = EFUSE_PROTECT_BYTES_BANK; 575554c0a3aSHans de Goede } 576554c0a3aSHans de Goede break; 577554c0a3aSHans de Goede 578554c0a3aSHans de Goede case TYPE_EFUSE_CONTENT_LEN_BANK: 579554c0a3aSHans de Goede { 580554c0a3aSHans de Goede u16 *pu2Tmp; 5811b98ee33SHimanshu Jha pu2Tmp = pOut; 582554c0a3aSHans de Goede 583554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 584554c0a3aSHans de Goede *pu2Tmp = EFUSE_REAL_CONTENT_LEN_8723B; 585554c0a3aSHans de Goede else 586554c0a3aSHans de Goede *pu2Tmp = EFUSE_BT_REAL_BANK_CONTENT_LEN; 587554c0a3aSHans de Goede } 588554c0a3aSHans de Goede break; 589554c0a3aSHans de Goede 590554c0a3aSHans de Goede default: 591554c0a3aSHans de Goede { 592554c0a3aSHans de Goede u8 *pu1Tmp; 5931b98ee33SHimanshu Jha pu1Tmp = pOut; 594554c0a3aSHans de Goede *pu1Tmp = 0; 595554c0a3aSHans de Goede } 596554c0a3aSHans de Goede break; 597554c0a3aSHans de Goede } 598554c0a3aSHans de Goede } 599554c0a3aSHans de Goede 600554c0a3aSHans de Goede #define VOLTAGE_V25 0x03 601554c0a3aSHans de Goede #define LDOE25_SHIFT 28 602554c0a3aSHans de Goede 603554c0a3aSHans de Goede /* */ 604554c0a3aSHans de Goede /* The following is for compile ok */ 605554c0a3aSHans de Goede /* That should be merged with the original in the future */ 606554c0a3aSHans de Goede /* */ 607554c0a3aSHans de Goede #define EFUSE_ACCESS_ON_8723 0x69 /* For RTL8723 only. */ 608554c0a3aSHans de Goede #define EFUSE_ACCESS_OFF_8723 0x00 /* For RTL8723 only. */ 609554c0a3aSHans de Goede #define REG_EFUSE_ACCESS_8723 0x00CF /* Efuse access protection for RTL8723 */ 610554c0a3aSHans de Goede 611554c0a3aSHans de Goede /* */ 612554c0a3aSHans de Goede static void Hal_BT_EfusePowerSwitch( 613554c0a3aSHans de Goede struct adapter *padapter, u8 bWrite, u8 PwrState 614554c0a3aSHans de Goede ) 615554c0a3aSHans de Goede { 616554c0a3aSHans de Goede u8 tempval; 6177036126aSHariprasad Kelam if (PwrState) { 618554c0a3aSHans de Goede /* enable BT power cut */ 619554c0a3aSHans de Goede /* 0x6A[14] = 1 */ 620554c0a3aSHans de Goede tempval = rtw_read8(padapter, 0x6B); 621554c0a3aSHans de Goede tempval |= BIT(6); 622554c0a3aSHans de Goede rtw_write8(padapter, 0x6B, tempval); 623554c0a3aSHans de Goede 624554c0a3aSHans de Goede /* Attention!! Between 0x6A[14] and 0x6A[15] setting need 100us delay */ 62568468503SAndreas Hellmich /* So don't write 0x6A[14]= 1 and 0x6A[15]= 0 together! */ 626554c0a3aSHans de Goede msleep(1); 627554c0a3aSHans de Goede /* disable BT output isolation */ 628554c0a3aSHans de Goede /* 0x6A[15] = 0 */ 629554c0a3aSHans de Goede tempval = rtw_read8(padapter, 0x6B); 630554c0a3aSHans de Goede tempval &= ~BIT(7); 631554c0a3aSHans de Goede rtw_write8(padapter, 0x6B, tempval); 632554c0a3aSHans de Goede } else { 633554c0a3aSHans de Goede /* enable BT output isolation */ 634554c0a3aSHans de Goede /* 0x6A[15] = 1 */ 635554c0a3aSHans de Goede tempval = rtw_read8(padapter, 0x6B); 636554c0a3aSHans de Goede tempval |= BIT(7); 637554c0a3aSHans de Goede rtw_write8(padapter, 0x6B, tempval); 638554c0a3aSHans de Goede 639554c0a3aSHans de Goede /* Attention!! Between 0x6A[14] and 0x6A[15] setting need 100us delay */ 64068468503SAndreas Hellmich /* So don't write 0x6A[14]= 1 and 0x6A[15]= 0 together! */ 641554c0a3aSHans de Goede 642554c0a3aSHans de Goede /* disable BT power cut */ 643554c0a3aSHans de Goede /* 0x6A[14] = 1 */ 644554c0a3aSHans de Goede tempval = rtw_read8(padapter, 0x6B); 645554c0a3aSHans de Goede tempval &= ~BIT(6); 646554c0a3aSHans de Goede rtw_write8(padapter, 0x6B, tempval); 647554c0a3aSHans de Goede } 648554c0a3aSHans de Goede 649554c0a3aSHans de Goede } 650554c0a3aSHans de Goede static void Hal_EfusePowerSwitch( 651554c0a3aSHans de Goede struct adapter *padapter, u8 bWrite, u8 PwrState 652554c0a3aSHans de Goede ) 653554c0a3aSHans de Goede { 654554c0a3aSHans de Goede u8 tempval; 655554c0a3aSHans de Goede u16 tmpV16; 656554c0a3aSHans de Goede 657554c0a3aSHans de Goede 6587036126aSHariprasad Kelam if (PwrState) { 659554c0a3aSHans de Goede /* To avoid cannot access efuse regsiters after disable/enable several times during DTM test. */ 660554c0a3aSHans de Goede /* Suggested by SD1 IsaacHsu. 2013.07.08, added by tynli. */ 661554c0a3aSHans de Goede tempval = rtw_read8(padapter, SDIO_LOCAL_BASE|SDIO_REG_HSUS_CTRL); 662554c0a3aSHans de Goede if (tempval & BIT(0)) { /* SDIO local register is suspend */ 663554c0a3aSHans de Goede u8 count = 0; 664554c0a3aSHans de Goede 665554c0a3aSHans de Goede 666554c0a3aSHans de Goede tempval &= ~BIT(0); 667554c0a3aSHans de Goede rtw_write8(padapter, SDIO_LOCAL_BASE|SDIO_REG_HSUS_CTRL, tempval); 668554c0a3aSHans de Goede 669554c0a3aSHans de Goede /* check 0x86[1:0]= 10'2h, wait power state to leave suspend */ 670554c0a3aSHans de Goede do { 671554c0a3aSHans de Goede tempval = rtw_read8(padapter, SDIO_LOCAL_BASE|SDIO_REG_HSUS_CTRL); 672554c0a3aSHans de Goede tempval &= 0x3; 673554c0a3aSHans de Goede if (tempval == 0x02) 674554c0a3aSHans de Goede break; 675554c0a3aSHans de Goede 676554c0a3aSHans de Goede count++; 677554c0a3aSHans de Goede if (count >= 100) 678554c0a3aSHans de Goede break; 679554c0a3aSHans de Goede 680554c0a3aSHans de Goede mdelay(10); 681554c0a3aSHans de Goede } while (1); 682554c0a3aSHans de Goede } 683554c0a3aSHans de Goede 684554c0a3aSHans de Goede rtw_write8(padapter, REG_EFUSE_ACCESS_8723, EFUSE_ACCESS_ON_8723); 685554c0a3aSHans de Goede 686554c0a3aSHans de Goede /* Reset: 0x0000h[28], default valid */ 687554c0a3aSHans de Goede tmpV16 = rtw_read16(padapter, REG_SYS_FUNC_EN); 688554c0a3aSHans de Goede if (!(tmpV16 & FEN_ELDR)) { 689554c0a3aSHans de Goede tmpV16 |= FEN_ELDR; 690554c0a3aSHans de Goede rtw_write16(padapter, REG_SYS_FUNC_EN, tmpV16); 691554c0a3aSHans de Goede } 692554c0a3aSHans de Goede 693554c0a3aSHans de Goede /* Clock: Gated(0x0008h[5]) 8M(0x0008h[1]) clock from ANA, default valid */ 694554c0a3aSHans de Goede tmpV16 = rtw_read16(padapter, REG_SYS_CLKR); 695554c0a3aSHans de Goede if ((!(tmpV16 & LOADER_CLK_EN)) || (!(tmpV16 & ANA8M))) { 696554c0a3aSHans de Goede tmpV16 |= (LOADER_CLK_EN | ANA8M); 697554c0a3aSHans de Goede rtw_write16(padapter, REG_SYS_CLKR, tmpV16); 698554c0a3aSHans de Goede } 699554c0a3aSHans de Goede 7007036126aSHariprasad Kelam if (bWrite) { 701554c0a3aSHans de Goede /* Enable LDO 2.5V before read/write action */ 702554c0a3aSHans de Goede tempval = rtw_read8(padapter, EFUSE_TEST+3); 703554c0a3aSHans de Goede tempval &= 0x0F; 704554c0a3aSHans de Goede tempval |= (VOLTAGE_V25 << 4); 705554c0a3aSHans de Goede rtw_write8(padapter, EFUSE_TEST+3, (tempval | 0x80)); 706554c0a3aSHans de Goede 707554c0a3aSHans de Goede /* rtw_write8(padapter, REG_EFUSE_ACCESS, EFUSE_ACCESS_ON); */ 708554c0a3aSHans de Goede } 709554c0a3aSHans de Goede } else { 710554c0a3aSHans de Goede rtw_write8(padapter, REG_EFUSE_ACCESS, EFUSE_ACCESS_OFF); 711554c0a3aSHans de Goede 7127036126aSHariprasad Kelam if (bWrite) { 713554c0a3aSHans de Goede /* Disable LDO 2.5V after read/write action */ 714554c0a3aSHans de Goede tempval = rtw_read8(padapter, EFUSE_TEST+3); 715554c0a3aSHans de Goede rtw_write8(padapter, EFUSE_TEST+3, (tempval & 0x7F)); 716554c0a3aSHans de Goede } 717554c0a3aSHans de Goede 718554c0a3aSHans de Goede } 719554c0a3aSHans de Goede } 720554c0a3aSHans de Goede 721554c0a3aSHans de Goede static void hal_ReadEFuse_WiFi( 722554c0a3aSHans de Goede struct adapter *padapter, 723554c0a3aSHans de Goede u16 _offset, 724554c0a3aSHans de Goede u16 _size_byte, 725554c0a3aSHans de Goede u8 *pbuf, 726554c0a3aSHans de Goede bool bPseudoTest 727554c0a3aSHans de Goede ) 728554c0a3aSHans de Goede { 729554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 730554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 7319d3c9ecdSMarco Cesati struct efuse_hal *pEfuseHal = &pHalData->EfuseHal; 732554c0a3aSHans de Goede #endif 733554c0a3aSHans de Goede u8 *efuseTbl = NULL; 734554c0a3aSHans de Goede u16 eFuse_Addr = 0; 735554c0a3aSHans de Goede u8 offset, wden; 736554c0a3aSHans de Goede u8 efuseHeader, efuseExtHdr, efuseData; 737554c0a3aSHans de Goede u16 i, total, used; 738554c0a3aSHans de Goede u8 efuse_usage = 0; 739554c0a3aSHans de Goede 740554c0a3aSHans de Goede /* */ 741554c0a3aSHans de Goede /* Do NOT excess total size of EFuse table. Added by Roger, 2008.11.10. */ 742554c0a3aSHans de Goede /* */ 74304c35396SFabio Aiuto if ((_offset + _size_byte) > EFUSE_MAX_MAP_LEN) 744554c0a3aSHans de Goede return; 745554c0a3aSHans de Goede 7462ef2b7c2SJoe Perches efuseTbl = rtw_malloc(EFUSE_MAX_MAP_LEN); 74704c35396SFabio Aiuto if (!efuseTbl) 748554c0a3aSHans de Goede return; 74904c35396SFabio Aiuto 750554c0a3aSHans de Goede /* 0xff will be efuse default value instead of 0x00. */ 751554c0a3aSHans de Goede memset(efuseTbl, 0xFF, EFUSE_MAX_MAP_LEN); 752554c0a3aSHans de Goede 753554c0a3aSHans de Goede /* switch bank back to bank 0 for later BT and wifi use. */ 754554c0a3aSHans de Goede hal_EfuseSwitchToBank(padapter, 0, bPseudoTest); 755554c0a3aSHans de Goede 756554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(eFuse_Addr)) { 757554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseHeader, bPseudoTest); 758d6b08255SFabio Aiuto if (efuseHeader == 0xFF) 759554c0a3aSHans de Goede break; 760554c0a3aSHans de Goede 761554c0a3aSHans de Goede /* Check PG header for section num. */ 762554c0a3aSHans de Goede if (EXT_HEADER(efuseHeader)) { /* extended header */ 763554c0a3aSHans de Goede offset = GET_HDR_OFFSET_2_0(efuseHeader); 764554c0a3aSHans de Goede 765554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseExtHdr, bPseudoTest); 766554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuseExtHdr)) 767554c0a3aSHans de Goede continue; 768554c0a3aSHans de Goede 769554c0a3aSHans de Goede offset |= ((efuseExtHdr & 0xF0) >> 1); 770554c0a3aSHans de Goede wden = (efuseExtHdr & 0x0F); 771554c0a3aSHans de Goede } else { 772554c0a3aSHans de Goede offset = ((efuseHeader >> 4) & 0x0f); 773554c0a3aSHans de Goede wden = (efuseHeader & 0x0f); 774554c0a3aSHans de Goede } 775554c0a3aSHans de Goede 776554c0a3aSHans de Goede if (offset < EFUSE_MAX_SECTION_8723B) { 777554c0a3aSHans de Goede u16 addr; 778554c0a3aSHans de Goede /* Get word enable value from PG header */ 779554c0a3aSHans de Goede 780554c0a3aSHans de Goede addr = offset * PGPKT_DATA_SIZE; 781554c0a3aSHans de Goede for (i = 0; i < EFUSE_MAX_WORD_UNIT; i++) { 782554c0a3aSHans de Goede /* Check word enable condition in the section */ 783554c0a3aSHans de Goede if (!(wden & (0x01<<i))) { 784554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseData, bPseudoTest); 785554c0a3aSHans de Goede efuseTbl[addr] = efuseData; 786554c0a3aSHans de Goede 787554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseData, bPseudoTest); 788554c0a3aSHans de Goede efuseTbl[addr+1] = efuseData; 789554c0a3aSHans de Goede } 790554c0a3aSHans de Goede addr += 2; 791554c0a3aSHans de Goede } 792554c0a3aSHans de Goede } else { 793554c0a3aSHans de Goede eFuse_Addr += Efuse_CalculateWordCnts(wden)*2; 794554c0a3aSHans de Goede } 795554c0a3aSHans de Goede } 796554c0a3aSHans de Goede 797554c0a3aSHans de Goede /* Copy from Efuse map to output pointer memory!!! */ 798554c0a3aSHans de Goede for (i = 0; i < _size_byte; i++) 799554c0a3aSHans de Goede pbuf[i] = efuseTbl[_offset+i]; 800554c0a3aSHans de Goede 801554c0a3aSHans de Goede /* Calculate Efuse utilization */ 802554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_WIFI, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &total, bPseudoTest); 803554c0a3aSHans de Goede used = eFuse_Addr - 1; 804554c0a3aSHans de Goede efuse_usage = (u8)((used*100)/total); 805554c0a3aSHans de Goede if (bPseudoTest) { 806554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 807554c0a3aSHans de Goede pEfuseHal->fakeEfuseUsedBytes = used; 808554c0a3aSHans de Goede #else 809554c0a3aSHans de Goede fakeEfuseUsedBytes = used; 810554c0a3aSHans de Goede #endif 811554c0a3aSHans de Goede } else { 812554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_BYTES, (u8 *)&used); 813554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_USAGE, (u8 *)&efuse_usage); 814554c0a3aSHans de Goede } 815554c0a3aSHans de Goede 816554c0a3aSHans de Goede kfree(efuseTbl); 817554c0a3aSHans de Goede } 818554c0a3aSHans de Goede 819554c0a3aSHans de Goede static void hal_ReadEFuse_BT( 820554c0a3aSHans de Goede struct adapter *padapter, 821554c0a3aSHans de Goede u16 _offset, 822554c0a3aSHans de Goede u16 _size_byte, 823554c0a3aSHans de Goede u8 *pbuf, 824554c0a3aSHans de Goede bool bPseudoTest 825554c0a3aSHans de Goede ) 826554c0a3aSHans de Goede { 827554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 828554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 8299d3c9ecdSMarco Cesati struct efuse_hal *pEfuseHal = &pHalData->EfuseHal; 830554c0a3aSHans de Goede #endif 831554c0a3aSHans de Goede u8 *efuseTbl; 832554c0a3aSHans de Goede u8 bank; 833554c0a3aSHans de Goede u16 eFuse_Addr; 834554c0a3aSHans de Goede u8 efuseHeader, efuseExtHdr, efuseData; 835554c0a3aSHans de Goede u8 offset, wden; 836554c0a3aSHans de Goede u16 i, total, used; 837554c0a3aSHans de Goede u8 efuse_usage; 838554c0a3aSHans de Goede 839554c0a3aSHans de Goede 840554c0a3aSHans de Goede /* */ 841554c0a3aSHans de Goede /* Do NOT excess total size of EFuse table. Added by Roger, 2008.11.10. */ 842554c0a3aSHans de Goede /* */ 84304c35396SFabio Aiuto if ((_offset + _size_byte) > EFUSE_BT_MAP_LEN) 844554c0a3aSHans de Goede return; 845554c0a3aSHans de Goede 846554c0a3aSHans de Goede efuseTbl = rtw_malloc(EFUSE_BT_MAP_LEN); 84704c35396SFabio Aiuto if (!efuseTbl) 848554c0a3aSHans de Goede return; 84904c35396SFabio Aiuto 850554c0a3aSHans de Goede /* 0xff will be efuse default value instead of 0x00. */ 851554c0a3aSHans de Goede memset(efuseTbl, 0xFF, EFUSE_BT_MAP_LEN); 852554c0a3aSHans de Goede 853554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_BT, TYPE_AVAILABLE_EFUSE_BYTES_BANK, &total, bPseudoTest); 854554c0a3aSHans de Goede 855554c0a3aSHans de Goede for (bank = 1; bank < 3; bank++) { /* 8723b Max bake 0~2 */ 85604c35396SFabio Aiuto if (hal_EfuseSwitchToBank(padapter, bank, bPseudoTest) == false) 857554c0a3aSHans de Goede goto exit; 858554c0a3aSHans de Goede 859554c0a3aSHans de Goede eFuse_Addr = 0; 860554c0a3aSHans de Goede 861554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(eFuse_Addr)) { 862554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseHeader, bPseudoTest); 863554c0a3aSHans de Goede if (efuseHeader == 0xFF) 864554c0a3aSHans de Goede break; 865554c0a3aSHans de Goede 866554c0a3aSHans de Goede /* Check PG header for section num. */ 867554c0a3aSHans de Goede if (EXT_HEADER(efuseHeader)) { /* extended header */ 868554c0a3aSHans de Goede offset = GET_HDR_OFFSET_2_0(efuseHeader); 869554c0a3aSHans de Goede 870554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseExtHdr, bPseudoTest); 871554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuseExtHdr)) 872554c0a3aSHans de Goede continue; 873554c0a3aSHans de Goede 874554c0a3aSHans de Goede 875554c0a3aSHans de Goede offset |= ((efuseExtHdr & 0xF0) >> 1); 876554c0a3aSHans de Goede wden = (efuseExtHdr & 0x0F); 877554c0a3aSHans de Goede } else { 878554c0a3aSHans de Goede offset = ((efuseHeader >> 4) & 0x0f); 879554c0a3aSHans de Goede wden = (efuseHeader & 0x0f); 880554c0a3aSHans de Goede } 881554c0a3aSHans de Goede 882554c0a3aSHans de Goede if (offset < EFUSE_BT_MAX_SECTION) { 883554c0a3aSHans de Goede u16 addr; 884554c0a3aSHans de Goede 885554c0a3aSHans de Goede addr = offset * PGPKT_DATA_SIZE; 886554c0a3aSHans de Goede for (i = 0; i < EFUSE_MAX_WORD_UNIT; i++) { 887554c0a3aSHans de Goede /* Check word enable condition in the section */ 888554c0a3aSHans de Goede if (!(wden & (0x01<<i))) { 889554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseData, bPseudoTest); 890554c0a3aSHans de Goede efuseTbl[addr] = efuseData; 891554c0a3aSHans de Goede 892554c0a3aSHans de Goede efuse_OneByteRead(padapter, eFuse_Addr++, &efuseData, bPseudoTest); 893554c0a3aSHans de Goede efuseTbl[addr+1] = efuseData; 894554c0a3aSHans de Goede } 895554c0a3aSHans de Goede addr += 2; 896554c0a3aSHans de Goede } 897554c0a3aSHans de Goede } else { 898554c0a3aSHans de Goede eFuse_Addr += Efuse_CalculateWordCnts(wden)*2; 899554c0a3aSHans de Goede } 900554c0a3aSHans de Goede } 901554c0a3aSHans de Goede 90204c35396SFabio Aiuto if ((eFuse_Addr - 1) < total) 903554c0a3aSHans de Goede break; 90404c35396SFabio Aiuto 905554c0a3aSHans de Goede } 906554c0a3aSHans de Goede 907554c0a3aSHans de Goede /* switch bank back to bank 0 for later BT and wifi use. */ 908554c0a3aSHans de Goede hal_EfuseSwitchToBank(padapter, 0, bPseudoTest); 909554c0a3aSHans de Goede 910554c0a3aSHans de Goede /* Copy from Efuse map to output pointer memory!!! */ 911554c0a3aSHans de Goede for (i = 0; i < _size_byte; i++) 912554c0a3aSHans de Goede pbuf[i] = efuseTbl[_offset+i]; 913554c0a3aSHans de Goede 914554c0a3aSHans de Goede /* */ 915554c0a3aSHans de Goede /* Calculate Efuse utilization. */ 916554c0a3aSHans de Goede /* */ 917554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_BT, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &total, bPseudoTest); 918554c0a3aSHans de Goede used = (EFUSE_BT_REAL_BANK_CONTENT_LEN*(bank-1)) + eFuse_Addr - 1; 919554c0a3aSHans de Goede efuse_usage = (u8)((used*100)/total); 920554c0a3aSHans de Goede if (bPseudoTest) { 921554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 922554c0a3aSHans de Goede pEfuseHal->fakeBTEfuseUsedBytes = used; 923554c0a3aSHans de Goede #else 924554c0a3aSHans de Goede fakeBTEfuseUsedBytes = used; 925554c0a3aSHans de Goede #endif 926554c0a3aSHans de Goede } else { 927554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_BT_BYTES, (u8 *)&used); 928554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_BT_USAGE, (u8 *)&efuse_usage); 929554c0a3aSHans de Goede } 930554c0a3aSHans de Goede 931554c0a3aSHans de Goede exit: 932554c0a3aSHans de Goede kfree(efuseTbl); 933554c0a3aSHans de Goede } 934554c0a3aSHans de Goede 935554c0a3aSHans de Goede static void Hal_ReadEFuse( 936554c0a3aSHans de Goede struct adapter *padapter, 937554c0a3aSHans de Goede u8 efuseType, 938554c0a3aSHans de Goede u16 _offset, 939554c0a3aSHans de Goede u16 _size_byte, 940554c0a3aSHans de Goede u8 *pbuf, 941554c0a3aSHans de Goede bool bPseudoTest 942554c0a3aSHans de Goede ) 943554c0a3aSHans de Goede { 944554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 945554c0a3aSHans de Goede hal_ReadEFuse_WiFi(padapter, _offset, _size_byte, pbuf, bPseudoTest); 946554c0a3aSHans de Goede else 947554c0a3aSHans de Goede hal_ReadEFuse_BT(padapter, _offset, _size_byte, pbuf, bPseudoTest); 948554c0a3aSHans de Goede } 949554c0a3aSHans de Goede 950554c0a3aSHans de Goede static u16 hal_EfuseGetCurrentSize_WiFi( 951554c0a3aSHans de Goede struct adapter *padapter, bool bPseudoTest 952554c0a3aSHans de Goede ) 953554c0a3aSHans de Goede { 954554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 955554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 9569d3c9ecdSMarco Cesati struct efuse_hal *pEfuseHal = &pHalData->EfuseHal; 957554c0a3aSHans de Goede #endif 958554c0a3aSHans de Goede u16 efuse_addr = 0; 959554c0a3aSHans de Goede u16 start_addr = 0; /* for debug */ 960554c0a3aSHans de Goede u8 hoffset = 0, hworden = 0; 961554c0a3aSHans de Goede u8 efuse_data, word_cnts = 0; 962554c0a3aSHans de Goede u32 count = 0; /* for debug */ 963554c0a3aSHans de Goede 964554c0a3aSHans de Goede 965554c0a3aSHans de Goede if (bPseudoTest) { 966554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 967554c0a3aSHans de Goede efuse_addr = (u16)pEfuseHal->fakeEfuseUsedBytes; 968554c0a3aSHans de Goede #else 969554c0a3aSHans de Goede efuse_addr = (u16)fakeEfuseUsedBytes; 970554c0a3aSHans de Goede #endif 971554c0a3aSHans de Goede } else 972554c0a3aSHans de Goede rtw_hal_get_hwreg(padapter, HW_VAR_EFUSE_BYTES, (u8 *)&efuse_addr); 973554c0a3aSHans de Goede 974554c0a3aSHans de Goede start_addr = efuse_addr; 975554c0a3aSHans de Goede 976554c0a3aSHans de Goede /* switch bank back to bank 0 for later BT and wifi use. */ 977554c0a3aSHans de Goede hal_EfuseSwitchToBank(padapter, 0, bPseudoTest); 978554c0a3aSHans de Goede 979554c0a3aSHans de Goede count = 0; 980554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(efuse_addr)) { 98104c35396SFabio Aiuto if (efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest) == false) 982554c0a3aSHans de Goede goto error; 983554c0a3aSHans de Goede 984554c0a3aSHans de Goede if (efuse_data == 0xFF) 985554c0a3aSHans de Goede break; 986554c0a3aSHans de Goede 987554c0a3aSHans de Goede if ((start_addr != 0) && (efuse_addr == start_addr)) { 988554c0a3aSHans de Goede count++; 989554c0a3aSHans de Goede 990554c0a3aSHans de Goede efuse_data = 0xFF; 991554c0a3aSHans de Goede if (count < 4) { 992554c0a3aSHans de Goede /* try again! */ 993554c0a3aSHans de Goede 994554c0a3aSHans de Goede if (count > 2) { 995554c0a3aSHans de Goede /* try again form address 0 */ 996554c0a3aSHans de Goede efuse_addr = 0; 997554c0a3aSHans de Goede start_addr = 0; 998554c0a3aSHans de Goede } 999554c0a3aSHans de Goede 1000554c0a3aSHans de Goede continue; 1001554c0a3aSHans de Goede } 1002554c0a3aSHans de Goede 1003554c0a3aSHans de Goede goto error; 1004554c0a3aSHans de Goede } 1005554c0a3aSHans de Goede 1006554c0a3aSHans de Goede if (EXT_HEADER(efuse_data)) { 1007554c0a3aSHans de Goede hoffset = GET_HDR_OFFSET_2_0(efuse_data); 1008554c0a3aSHans de Goede efuse_addr++; 1009554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest); 1010554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuse_data)) 1011554c0a3aSHans de Goede continue; 1012554c0a3aSHans de Goede 1013554c0a3aSHans de Goede hoffset |= ((efuse_data & 0xF0) >> 1); 1014554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1015554c0a3aSHans de Goede } else { 1016554c0a3aSHans de Goede hoffset = (efuse_data>>4) & 0x0F; 1017554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1018554c0a3aSHans de Goede } 1019554c0a3aSHans de Goede 1020554c0a3aSHans de Goede word_cnts = Efuse_CalculateWordCnts(hworden); 1021554c0a3aSHans de Goede efuse_addr += (word_cnts*2)+1; 1022554c0a3aSHans de Goede } 1023554c0a3aSHans de Goede 1024554c0a3aSHans de Goede if (bPseudoTest) { 1025554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1026554c0a3aSHans de Goede pEfuseHal->fakeEfuseUsedBytes = efuse_addr; 1027554c0a3aSHans de Goede #else 1028554c0a3aSHans de Goede fakeEfuseUsedBytes = efuse_addr; 1029554c0a3aSHans de Goede #endif 1030554c0a3aSHans de Goede } else 1031554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_EFUSE_BYTES, (u8 *)&efuse_addr); 1032554c0a3aSHans de Goede 1033554c0a3aSHans de Goede goto exit; 1034554c0a3aSHans de Goede 1035554c0a3aSHans de Goede error: 103668468503SAndreas Hellmich /* report max size to prevent write efuse */ 1037554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_WIFI, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &efuse_addr, bPseudoTest); 1038554c0a3aSHans de Goede 1039554c0a3aSHans de Goede exit: 1040554c0a3aSHans de Goede 1041554c0a3aSHans de Goede return efuse_addr; 1042554c0a3aSHans de Goede } 1043554c0a3aSHans de Goede 1044554c0a3aSHans de Goede static u16 hal_EfuseGetCurrentSize_BT(struct adapter *padapter, u8 bPseudoTest) 1045554c0a3aSHans de Goede { 1046554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1047554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 10489d3c9ecdSMarco Cesati struct efuse_hal *pEfuseHal = &pHalData->EfuseHal; 1049554c0a3aSHans de Goede #endif 1050554c0a3aSHans de Goede u16 btusedbytes; 1051554c0a3aSHans de Goede u16 efuse_addr; 1052554c0a3aSHans de Goede u8 bank, startBank; 1053554c0a3aSHans de Goede u8 hoffset = 0, hworden = 0; 1054554c0a3aSHans de Goede u8 efuse_data, word_cnts = 0; 1055554c0a3aSHans de Goede u16 retU2 = 0; 1056554c0a3aSHans de Goede 1057554c0a3aSHans de Goede if (bPseudoTest) { 1058554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1059554c0a3aSHans de Goede btusedbytes = pEfuseHal->fakeBTEfuseUsedBytes; 1060554c0a3aSHans de Goede #else 1061554c0a3aSHans de Goede btusedbytes = fakeBTEfuseUsedBytes; 1062554c0a3aSHans de Goede #endif 1063554c0a3aSHans de Goede } else 1064554c0a3aSHans de Goede rtw_hal_get_hwreg(padapter, HW_VAR_EFUSE_BT_BYTES, (u8 *)&btusedbytes); 1065554c0a3aSHans de Goede 1066554c0a3aSHans de Goede efuse_addr = (u16)((btusedbytes%EFUSE_BT_REAL_BANK_CONTENT_LEN)); 1067554c0a3aSHans de Goede startBank = (u8)(1+(btusedbytes/EFUSE_BT_REAL_BANK_CONTENT_LEN)); 1068554c0a3aSHans de Goede 1069554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_BT, TYPE_AVAILABLE_EFUSE_BYTES_BANK, &retU2, bPseudoTest); 1070554c0a3aSHans de Goede 1071554c0a3aSHans de Goede for (bank = startBank; bank < 3; bank++) { 107204c35396SFabio Aiuto if (hal_EfuseSwitchToBank(padapter, bank, bPseudoTest) == false) 1073554c0a3aSHans de Goede /* bank = EFUSE_MAX_BANK; */ 1074554c0a3aSHans de Goede break; 1075554c0a3aSHans de Goede 1076554c0a3aSHans de Goede /* only when bank is switched we have to reset the efuse_addr. */ 1077554c0a3aSHans de Goede if (bank != startBank) 1078554c0a3aSHans de Goede efuse_addr = 0; 1079554c0a3aSHans de Goede #if 1 1080554c0a3aSHans de Goede 1081554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(efuse_addr)) { 10824ca39cd7SFabio Aiuto if (efuse_OneByteRead(padapter, efuse_addr, 10834ca39cd7SFabio Aiuto &efuse_data, bPseudoTest) == false) 1084554c0a3aSHans de Goede /* bank = EFUSE_MAX_BANK; */ 1085554c0a3aSHans de Goede break; 1086554c0a3aSHans de Goede 1087554c0a3aSHans de Goede if (efuse_data == 0xFF) 1088554c0a3aSHans de Goede break; 1089554c0a3aSHans de Goede 1090554c0a3aSHans de Goede if (EXT_HEADER(efuse_data)) { 1091554c0a3aSHans de Goede hoffset = GET_HDR_OFFSET_2_0(efuse_data); 1092554c0a3aSHans de Goede efuse_addr++; 1093554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest); 1094554c0a3aSHans de Goede 1095554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuse_data)) { 1096554c0a3aSHans de Goede efuse_addr++; 1097554c0a3aSHans de Goede continue; 1098554c0a3aSHans de Goede } 1099554c0a3aSHans de Goede 1100554c0a3aSHans de Goede /* hoffset = ((hoffset & 0xE0) >> 5) | ((efuse_data & 0xF0) >> 1); */ 1101554c0a3aSHans de Goede hoffset |= ((efuse_data & 0xF0) >> 1); 1102554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1103554c0a3aSHans de Goede } else { 1104554c0a3aSHans de Goede hoffset = (efuse_data>>4) & 0x0F; 1105554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1106554c0a3aSHans de Goede } 1107554c0a3aSHans de Goede 1108554c0a3aSHans de Goede word_cnts = Efuse_CalculateWordCnts(hworden); 1109554c0a3aSHans de Goede /* read next header */ 1110554c0a3aSHans de Goede efuse_addr += (word_cnts*2)+1; 1111554c0a3aSHans de Goede } 1112554c0a3aSHans de Goede #else 1113554c0a3aSHans de Goede while ( 1114554c0a3aSHans de Goede bContinual && 1115554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest) && 1116554c0a3aSHans de Goede AVAILABLE_EFUSE_ADDR(efuse_addr) 1117554c0a3aSHans de Goede ) { 1118554c0a3aSHans de Goede if (efuse_data != 0xFF) { 1119554c0a3aSHans de Goede if ((efuse_data&0x1F) == 0x0F) { /* extended header */ 1120554c0a3aSHans de Goede hoffset = efuse_data; 1121554c0a3aSHans de Goede efuse_addr++; 1122554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &efuse_data, bPseudoTest); 1123554c0a3aSHans de Goede if ((efuse_data & 0x0F) == 0x0F) { 1124554c0a3aSHans de Goede efuse_addr++; 1125554c0a3aSHans de Goede continue; 1126554c0a3aSHans de Goede } else { 1127554c0a3aSHans de Goede hoffset = ((hoffset & 0xE0) >> 5) | ((efuse_data & 0xF0) >> 1); 1128554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1129554c0a3aSHans de Goede } 1130554c0a3aSHans de Goede } else { 1131554c0a3aSHans de Goede hoffset = (efuse_data>>4) & 0x0F; 1132554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1133554c0a3aSHans de Goede } 1134554c0a3aSHans de Goede word_cnts = Efuse_CalculateWordCnts(hworden); 1135554c0a3aSHans de Goede /* read next header */ 1136554c0a3aSHans de Goede efuse_addr = efuse_addr + (word_cnts*2)+1; 1137554c0a3aSHans de Goede } else 1138554c0a3aSHans de Goede bContinual = false; 1139554c0a3aSHans de Goede } 1140554c0a3aSHans de Goede #endif 1141554c0a3aSHans de Goede 1142554c0a3aSHans de Goede 1143554c0a3aSHans de Goede /* Check if we need to check next bank efuse */ 1144554c0a3aSHans de Goede if (efuse_addr < retU2) 1145554c0a3aSHans de Goede break; /* don't need to check next bank. */ 1146554c0a3aSHans de Goede } 1147554c0a3aSHans de Goede 1148554c0a3aSHans de Goede retU2 = ((bank-1)*EFUSE_BT_REAL_BANK_CONTENT_LEN)+efuse_addr; 1149554c0a3aSHans de Goede if (bPseudoTest) { 1150554c0a3aSHans de Goede pEfuseHal->fakeBTEfuseUsedBytes = retU2; 1151554c0a3aSHans de Goede } else { 1152554c0a3aSHans de Goede pEfuseHal->BTEfuseUsedBytes = retU2; 1153554c0a3aSHans de Goede } 1154554c0a3aSHans de Goede 1155554c0a3aSHans de Goede return retU2; 1156554c0a3aSHans de Goede } 1157554c0a3aSHans de Goede 1158554c0a3aSHans de Goede static u16 Hal_EfuseGetCurrentSize( 1159554c0a3aSHans de Goede struct adapter *padapter, u8 efuseType, bool bPseudoTest 1160554c0a3aSHans de Goede ) 1161554c0a3aSHans de Goede { 1162554c0a3aSHans de Goede u16 ret = 0; 1163554c0a3aSHans de Goede 1164554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 1165554c0a3aSHans de Goede ret = hal_EfuseGetCurrentSize_WiFi(padapter, bPseudoTest); 1166554c0a3aSHans de Goede else 1167554c0a3aSHans de Goede ret = hal_EfuseGetCurrentSize_BT(padapter, bPseudoTest); 1168554c0a3aSHans de Goede 1169554c0a3aSHans de Goede return ret; 1170554c0a3aSHans de Goede } 1171554c0a3aSHans de Goede 1172554c0a3aSHans de Goede static u8 Hal_EfuseWordEnableDataWrite( 1173554c0a3aSHans de Goede struct adapter *padapter, 1174554c0a3aSHans de Goede u16 efuse_addr, 1175554c0a3aSHans de Goede u8 word_en, 1176554c0a3aSHans de Goede u8 *data, 1177554c0a3aSHans de Goede bool bPseudoTest 1178554c0a3aSHans de Goede ) 1179554c0a3aSHans de Goede { 1180554c0a3aSHans de Goede u16 tmpaddr = 0; 1181554c0a3aSHans de Goede u16 start_addr = efuse_addr; 1182554c0a3aSHans de Goede u8 badworden = 0x0F; 1183554c0a3aSHans de Goede u8 tmpdata[PGPKT_DATA_SIZE]; 1184554c0a3aSHans de Goede 1185554c0a3aSHans de Goede memset(tmpdata, 0xFF, PGPKT_DATA_SIZE); 1186554c0a3aSHans de Goede 1187554c0a3aSHans de Goede if (!(word_en & BIT(0))) { 1188554c0a3aSHans de Goede tmpaddr = start_addr; 1189554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[0], bPseudoTest); 1190554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[1], bPseudoTest); 1191554c0a3aSHans de Goede 1192554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr, &tmpdata[0], bPseudoTest); 1193554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr+1, &tmpdata[1], bPseudoTest); 1194554c0a3aSHans de Goede if ((data[0] != tmpdata[0]) || (data[1] != tmpdata[1])) { 1195554c0a3aSHans de Goede badworden &= (~BIT(0)); 1196554c0a3aSHans de Goede } 1197554c0a3aSHans de Goede } 1198554c0a3aSHans de Goede if (!(word_en & BIT(1))) { 1199554c0a3aSHans de Goede tmpaddr = start_addr; 1200554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[2], bPseudoTest); 1201554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[3], bPseudoTest); 1202554c0a3aSHans de Goede 1203554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr, &tmpdata[2], bPseudoTest); 1204554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr+1, &tmpdata[3], bPseudoTest); 1205554c0a3aSHans de Goede if ((data[2] != tmpdata[2]) || (data[3] != tmpdata[3])) { 1206554c0a3aSHans de Goede badworden &= (~BIT(1)); 1207554c0a3aSHans de Goede } 1208554c0a3aSHans de Goede } 1209554c0a3aSHans de Goede 1210554c0a3aSHans de Goede if (!(word_en & BIT(2))) { 1211554c0a3aSHans de Goede tmpaddr = start_addr; 1212554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[4], bPseudoTest); 1213554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[5], bPseudoTest); 1214554c0a3aSHans de Goede 1215554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr, &tmpdata[4], bPseudoTest); 1216554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr+1, &tmpdata[5], bPseudoTest); 1217554c0a3aSHans de Goede if ((data[4] != tmpdata[4]) || (data[5] != tmpdata[5])) { 1218554c0a3aSHans de Goede badworden &= (~BIT(2)); 1219554c0a3aSHans de Goede } 1220554c0a3aSHans de Goede } 1221554c0a3aSHans de Goede 1222554c0a3aSHans de Goede if (!(word_en & BIT(3))) { 1223554c0a3aSHans de Goede tmpaddr = start_addr; 1224554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[6], bPseudoTest); 1225554c0a3aSHans de Goede efuse_OneByteWrite(padapter, start_addr++, data[7], bPseudoTest); 1226554c0a3aSHans de Goede 1227554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr, &tmpdata[6], bPseudoTest); 1228554c0a3aSHans de Goede efuse_OneByteRead(padapter, tmpaddr+1, &tmpdata[7], bPseudoTest); 1229554c0a3aSHans de Goede if ((data[6] != tmpdata[6]) || (data[7] != tmpdata[7])) { 1230554c0a3aSHans de Goede badworden &= (~BIT(3)); 1231554c0a3aSHans de Goede } 1232554c0a3aSHans de Goede } 1233554c0a3aSHans de Goede 1234554c0a3aSHans de Goede return badworden; 1235554c0a3aSHans de Goede } 1236554c0a3aSHans de Goede 1237554c0a3aSHans de Goede static s32 Hal_EfusePgPacketRead( 1238554c0a3aSHans de Goede struct adapter *padapter, 1239554c0a3aSHans de Goede u8 offset, 1240554c0a3aSHans de Goede u8 *data, 1241554c0a3aSHans de Goede bool bPseudoTest 1242554c0a3aSHans de Goede ) 1243554c0a3aSHans de Goede { 1244554c0a3aSHans de Goede u8 efuse_data, word_cnts = 0; 1245554c0a3aSHans de Goede u16 efuse_addr = 0; 1246554c0a3aSHans de Goede u8 hoffset = 0, hworden = 0; 1247554c0a3aSHans de Goede u8 i; 1248554c0a3aSHans de Goede u8 max_section = 0; 1249554c0a3aSHans de Goede s32 ret; 1250554c0a3aSHans de Goede 1251554c0a3aSHans de Goede 1252019acabeSHimadri Pandya if (!data) 1253554c0a3aSHans de Goede return false; 1254554c0a3aSHans de Goede 1255554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, EFUSE_WIFI, TYPE_EFUSE_MAX_SECTION, &max_section, bPseudoTest); 125604c35396SFabio Aiuto if (offset > max_section) 1257554c0a3aSHans de Goede return false; 1258554c0a3aSHans de Goede 1259554c0a3aSHans de Goede memset(data, 0xFF, PGPKT_DATA_SIZE); 1260554c0a3aSHans de Goede ret = true; 1261554c0a3aSHans de Goede 1262554c0a3aSHans de Goede /* */ 1263554c0a3aSHans de Goede /* <Roger_TODO> Efuse has been pre-programmed dummy 5Bytes at the end of Efuse by CP. */ 1264554c0a3aSHans de Goede /* Skip dummy parts to prevent unexpected data read from Efuse. */ 1265554c0a3aSHans de Goede /* By pass right now. 2009.02.19. */ 1266554c0a3aSHans de Goede /* */ 1267554c0a3aSHans de Goede while (AVAILABLE_EFUSE_ADDR(efuse_addr)) { 1268554c0a3aSHans de Goede if (efuse_OneByteRead(padapter, efuse_addr++, &efuse_data, bPseudoTest) == false) { 1269554c0a3aSHans de Goede ret = false; 1270554c0a3aSHans de Goede break; 1271554c0a3aSHans de Goede } 1272554c0a3aSHans de Goede 1273554c0a3aSHans de Goede if (efuse_data == 0xFF) 1274554c0a3aSHans de Goede break; 1275554c0a3aSHans de Goede 1276554c0a3aSHans de Goede if (EXT_HEADER(efuse_data)) { 1277554c0a3aSHans de Goede hoffset = GET_HDR_OFFSET_2_0(efuse_data); 1278554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr++, &efuse_data, bPseudoTest); 127904c35396SFabio Aiuto if (ALL_WORDS_DISABLED(efuse_data)) 1280554c0a3aSHans de Goede continue; 1281554c0a3aSHans de Goede 1282554c0a3aSHans de Goede hoffset |= ((efuse_data & 0xF0) >> 1); 1283554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1284554c0a3aSHans de Goede } else { 1285554c0a3aSHans de Goede hoffset = (efuse_data>>4) & 0x0F; 1286554c0a3aSHans de Goede hworden = efuse_data & 0x0F; 1287554c0a3aSHans de Goede } 1288554c0a3aSHans de Goede 1289554c0a3aSHans de Goede if (hoffset == offset) { 1290554c0a3aSHans de Goede for (i = 0; i < EFUSE_MAX_WORD_UNIT; i++) { 1291554c0a3aSHans de Goede /* Check word enable condition in the section */ 1292554c0a3aSHans de Goede if (!(hworden & (0x01<<i))) { 1293554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr++, &efuse_data, bPseudoTest); 1294554c0a3aSHans de Goede data[i*2] = efuse_data; 1295554c0a3aSHans de Goede 1296554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr++, &efuse_data, bPseudoTest); 1297554c0a3aSHans de Goede data[(i*2)+1] = efuse_data; 1298554c0a3aSHans de Goede } 1299554c0a3aSHans de Goede } 1300554c0a3aSHans de Goede } else { 1301554c0a3aSHans de Goede word_cnts = Efuse_CalculateWordCnts(hworden); 1302554c0a3aSHans de Goede efuse_addr += word_cnts*2; 1303554c0a3aSHans de Goede } 1304554c0a3aSHans de Goede } 1305554c0a3aSHans de Goede 1306554c0a3aSHans de Goede return ret; 1307554c0a3aSHans de Goede } 1308554c0a3aSHans de Goede 1309554c0a3aSHans de Goede static u8 hal_EfusePgCheckAvailableAddr( 1310554c0a3aSHans de Goede struct adapter *padapter, u8 efuseType, u8 bPseudoTest 1311554c0a3aSHans de Goede ) 1312554c0a3aSHans de Goede { 1313554c0a3aSHans de Goede u16 max_available = 0; 1314554c0a3aSHans de Goede u16 current_size; 1315554c0a3aSHans de Goede 1316554c0a3aSHans de Goede 1317554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, efuseType, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &max_available, bPseudoTest); 1318554c0a3aSHans de Goede 1319554c0a3aSHans de Goede current_size = Efuse_GetCurrentSize(padapter, efuseType, bPseudoTest); 1320d6b08255SFabio Aiuto if (current_size >= max_available) 1321554c0a3aSHans de Goede return false; 1322d6b08255SFabio Aiuto 1323554c0a3aSHans de Goede return true; 1324554c0a3aSHans de Goede } 1325554c0a3aSHans de Goede 1326554c0a3aSHans de Goede static void hal_EfuseConstructPGPkt( 1327554c0a3aSHans de Goede u8 offset, 1328554c0a3aSHans de Goede u8 word_en, 1329554c0a3aSHans de Goede u8 *pData, 13309d3c9ecdSMarco Cesati struct pgpkt_struct *pTargetPkt 1331554c0a3aSHans de Goede ) 1332554c0a3aSHans de Goede { 1333554c0a3aSHans de Goede memset(pTargetPkt->data, 0xFF, PGPKT_DATA_SIZE); 1334554c0a3aSHans de Goede pTargetPkt->offset = offset; 1335554c0a3aSHans de Goede pTargetPkt->word_en = word_en; 1336554c0a3aSHans de Goede efuse_WordEnableDataRead(word_en, pData, pTargetPkt->data); 1337554c0a3aSHans de Goede pTargetPkt->word_cnts = Efuse_CalculateWordCnts(pTargetPkt->word_en); 1338554c0a3aSHans de Goede } 1339554c0a3aSHans de Goede 1340554c0a3aSHans de Goede static u8 hal_EfusePartialWriteCheck( 1341554c0a3aSHans de Goede struct adapter *padapter, 1342554c0a3aSHans de Goede u8 efuseType, 1343554c0a3aSHans de Goede u16 *pAddr, 13449d3c9ecdSMarco Cesati struct pgpkt_struct *pTargetPkt, 1345554c0a3aSHans de Goede u8 bPseudoTest 1346554c0a3aSHans de Goede ) 1347554c0a3aSHans de Goede { 1348554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 13499d3c9ecdSMarco Cesati struct efuse_hal *pEfuseHal = &pHalData->EfuseHal; 1350554c0a3aSHans de Goede u8 bRet = false; 1351554c0a3aSHans de Goede u16 startAddr = 0, efuse_max_available_len = 0, efuse_max = 0; 1352554c0a3aSHans de Goede u8 efuse_data = 0; 1353554c0a3aSHans de Goede 1354554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, efuseType, TYPE_AVAILABLE_EFUSE_BYTES_TOTAL, &efuse_max_available_len, bPseudoTest); 1355554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, efuseType, TYPE_EFUSE_CONTENT_LEN_BANK, &efuse_max, bPseudoTest); 1356554c0a3aSHans de Goede 1357554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) { 1358554c0a3aSHans de Goede if (bPseudoTest) { 1359554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1360554c0a3aSHans de Goede startAddr = (u16)pEfuseHal->fakeEfuseUsedBytes; 1361554c0a3aSHans de Goede #else 1362554c0a3aSHans de Goede startAddr = (u16)fakeEfuseUsedBytes; 1363554c0a3aSHans de Goede #endif 1364554c0a3aSHans de Goede } else 1365554c0a3aSHans de Goede rtw_hal_get_hwreg(padapter, HW_VAR_EFUSE_BYTES, (u8 *)&startAddr); 1366554c0a3aSHans de Goede } else { 1367554c0a3aSHans de Goede if (bPseudoTest) { 1368554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1369554c0a3aSHans de Goede startAddr = (u16)pEfuseHal->fakeBTEfuseUsedBytes; 1370554c0a3aSHans de Goede #else 1371554c0a3aSHans de Goede startAddr = (u16)fakeBTEfuseUsedBytes; 1372554c0a3aSHans de Goede #endif 1373554c0a3aSHans de Goede } else 1374554c0a3aSHans de Goede rtw_hal_get_hwreg(padapter, HW_VAR_EFUSE_BT_BYTES, (u8 *)&startAddr); 1375554c0a3aSHans de Goede } 1376554c0a3aSHans de Goede startAddr %= efuse_max; 1377554c0a3aSHans de Goede 1378554c0a3aSHans de Goede while (1) { 1379554c0a3aSHans de Goede if (startAddr >= efuse_max_available_len) { 1380554c0a3aSHans de Goede bRet = false; 1381554c0a3aSHans de Goede break; 1382554c0a3aSHans de Goede } 1383554c0a3aSHans de Goede 1384554c0a3aSHans de Goede if (efuse_OneByteRead(padapter, startAddr, &efuse_data, bPseudoTest) && (efuse_data != 0xFF)) { 1385554c0a3aSHans de Goede #if 1 1386554c0a3aSHans de Goede bRet = false; 1387554c0a3aSHans de Goede break; 1388554c0a3aSHans de Goede #else 1389554c0a3aSHans de Goede if (EXT_HEADER(efuse_data)) { 1390554c0a3aSHans de Goede cur_header = efuse_data; 1391554c0a3aSHans de Goede startAddr++; 1392554c0a3aSHans de Goede efuse_OneByteRead(padapter, startAddr, &efuse_data, bPseudoTest); 1393554c0a3aSHans de Goede if (ALL_WORDS_DISABLED(efuse_data)) { 1394554c0a3aSHans de Goede bRet = false; 1395554c0a3aSHans de Goede break; 1396554c0a3aSHans de Goede } else { 1397554c0a3aSHans de Goede curPkt.offset = ((cur_header & 0xE0) >> 5) | ((efuse_data & 0xF0) >> 1); 1398554c0a3aSHans de Goede curPkt.word_en = efuse_data & 0x0F; 1399554c0a3aSHans de Goede } 1400554c0a3aSHans de Goede } else { 1401554c0a3aSHans de Goede cur_header = efuse_data; 1402554c0a3aSHans de Goede curPkt.offset = (cur_header>>4) & 0x0F; 1403554c0a3aSHans de Goede curPkt.word_en = cur_header & 0x0F; 1404554c0a3aSHans de Goede } 1405554c0a3aSHans de Goede 1406554c0a3aSHans de Goede curPkt.word_cnts = Efuse_CalculateWordCnts(curPkt.word_en); 1407554c0a3aSHans de Goede /* if same header is found but no data followed */ 1408554c0a3aSHans de Goede /* write some part of data followed by the header. */ 1409554c0a3aSHans de Goede if ( 1410554c0a3aSHans de Goede (curPkt.offset == pTargetPkt->offset) && 1411554c0a3aSHans de Goede (hal_EfuseCheckIfDatafollowed(padapter, curPkt.word_cnts, startAddr+1, bPseudoTest) == false) && 1412554c0a3aSHans de Goede wordEnMatched(pTargetPkt, &curPkt, &matched_wden) == true 1413554c0a3aSHans de Goede ) { 1414554c0a3aSHans de Goede /* Here to write partial data */ 1415554c0a3aSHans de Goede badworden = Efuse_WordEnableDataWrite(padapter, startAddr+1, matched_wden, pTargetPkt->data, bPseudoTest); 1416554c0a3aSHans de Goede if (badworden != 0x0F) { 1417554c0a3aSHans de Goede u32 PgWriteSuccess = 0; 1418554c0a3aSHans de Goede /* if write fail on some words, write these bad words again */ 1419554c0a3aSHans de Goede if (efuseType == EFUSE_WIFI) 1420554c0a3aSHans de Goede PgWriteSuccess = Efuse_PgPacketWrite(padapter, pTargetPkt->offset, badworden, pTargetPkt->data, bPseudoTest); 1421554c0a3aSHans de Goede else 1422554c0a3aSHans de Goede PgWriteSuccess = Efuse_PgPacketWrite_BT(padapter, pTargetPkt->offset, badworden, pTargetPkt->data, bPseudoTest); 1423554c0a3aSHans de Goede 1424554c0a3aSHans de Goede if (!PgWriteSuccess) { 1425554c0a3aSHans de Goede bRet = false; /* write fail, return */ 1426554c0a3aSHans de Goede break; 1427554c0a3aSHans de Goede } 1428554c0a3aSHans de Goede } 1429554c0a3aSHans de Goede /* partial write ok, update the target packet for later use */ 1430554c0a3aSHans de Goede for (i = 0; i < 4; i++) { 1431554c0a3aSHans de Goede if ((matched_wden & (0x1<<i)) == 0) { /* this word has been written */ 1432554c0a3aSHans de Goede pTargetPkt->word_en |= (0x1<<i); /* disable the word */ 1433554c0a3aSHans de Goede } 1434554c0a3aSHans de Goede } 1435554c0a3aSHans de Goede pTargetPkt->word_cnts = Efuse_CalculateWordCnts(pTargetPkt->word_en); 1436554c0a3aSHans de Goede } 1437554c0a3aSHans de Goede /* read from next header */ 1438554c0a3aSHans de Goede startAddr = startAddr + (curPkt.word_cnts*2) + 1; 1439554c0a3aSHans de Goede #endif 1440554c0a3aSHans de Goede } else { 1441554c0a3aSHans de Goede /* not used header, 0xff */ 1442554c0a3aSHans de Goede *pAddr = startAddr; 1443554c0a3aSHans de Goede bRet = true; 1444554c0a3aSHans de Goede break; 1445554c0a3aSHans de Goede } 1446554c0a3aSHans de Goede } 1447554c0a3aSHans de Goede 1448554c0a3aSHans de Goede return bRet; 1449554c0a3aSHans de Goede } 1450554c0a3aSHans de Goede 1451554c0a3aSHans de Goede static u8 hal_EfusePgPacketWrite1ByteHeader( 1452554c0a3aSHans de Goede struct adapter *padapter, 1453554c0a3aSHans de Goede u8 efuseType, 1454554c0a3aSHans de Goede u16 *pAddr, 14559d3c9ecdSMarco Cesati struct pgpkt_struct *pTargetPkt, 1456554c0a3aSHans de Goede u8 bPseudoTest 1457554c0a3aSHans de Goede ) 1458554c0a3aSHans de Goede { 1459554c0a3aSHans de Goede u8 pg_header = 0, tmp_header = 0; 1460554c0a3aSHans de Goede u16 efuse_addr = *pAddr; 1461554c0a3aSHans de Goede u8 repeatcnt = 0; 1462554c0a3aSHans de Goede 1463554c0a3aSHans de Goede pg_header = ((pTargetPkt->offset << 4) & 0xf0) | pTargetPkt->word_en; 1464554c0a3aSHans de Goede 1465554c0a3aSHans de Goede do { 1466554c0a3aSHans de Goede efuse_OneByteWrite(padapter, efuse_addr, pg_header, bPseudoTest); 1467554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &tmp_header, bPseudoTest); 1468554c0a3aSHans de Goede if (tmp_header != 0xFF) 1469554c0a3aSHans de Goede break; 1470d6b08255SFabio Aiuto if (repeatcnt++ > EFUSE_REPEAT_THRESHOLD_) 1471554c0a3aSHans de Goede return false; 1472d6b08255SFabio Aiuto 1473554c0a3aSHans de Goede } while (1); 1474554c0a3aSHans de Goede 1475d6b08255SFabio Aiuto if (tmp_header != pg_header) 1476554c0a3aSHans de Goede return false; 1477554c0a3aSHans de Goede 1478554c0a3aSHans de Goede *pAddr = efuse_addr; 1479554c0a3aSHans de Goede 1480554c0a3aSHans de Goede return true; 1481554c0a3aSHans de Goede } 1482554c0a3aSHans de Goede 1483554c0a3aSHans de Goede static u8 hal_EfusePgPacketWrite2ByteHeader( 1484554c0a3aSHans de Goede struct adapter *padapter, 1485554c0a3aSHans de Goede u8 efuseType, 1486554c0a3aSHans de Goede u16 *pAddr, 14879d3c9ecdSMarco Cesati struct pgpkt_struct *pTargetPkt, 1488554c0a3aSHans de Goede u8 bPseudoTest 1489554c0a3aSHans de Goede ) 1490554c0a3aSHans de Goede { 1491554c0a3aSHans de Goede u16 efuse_addr, efuse_max_available_len = 0; 1492554c0a3aSHans de Goede u8 pg_header = 0, tmp_header = 0; 1493554c0a3aSHans de Goede u8 repeatcnt = 0; 1494554c0a3aSHans de Goede 1495554c0a3aSHans de Goede EFUSE_GetEfuseDefinition(padapter, efuseType, TYPE_AVAILABLE_EFUSE_BYTES_BANK, &efuse_max_available_len, bPseudoTest); 1496554c0a3aSHans de Goede 1497554c0a3aSHans de Goede efuse_addr = *pAddr; 1498d6b08255SFabio Aiuto if (efuse_addr >= efuse_max_available_len) 1499554c0a3aSHans de Goede return false; 1500554c0a3aSHans de Goede 1501554c0a3aSHans de Goede pg_header = ((pTargetPkt->offset & 0x07) << 5) | 0x0F; 1502554c0a3aSHans de Goede 1503554c0a3aSHans de Goede do { 1504554c0a3aSHans de Goede efuse_OneByteWrite(padapter, efuse_addr, pg_header, bPseudoTest); 1505554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &tmp_header, bPseudoTest); 1506554c0a3aSHans de Goede if (tmp_header != 0xFF) 1507554c0a3aSHans de Goede break; 150804c35396SFabio Aiuto if (repeatcnt++ > EFUSE_REPEAT_THRESHOLD_) 1509554c0a3aSHans de Goede return false; 151004c35396SFabio Aiuto 1511554c0a3aSHans de Goede } while (1); 1512554c0a3aSHans de Goede 151304c35396SFabio Aiuto if (tmp_header != pg_header) 1514554c0a3aSHans de Goede return false; 1515554c0a3aSHans de Goede 1516554c0a3aSHans de Goede /* to write ext_header */ 1517554c0a3aSHans de Goede efuse_addr++; 1518554c0a3aSHans de Goede pg_header = ((pTargetPkt->offset & 0x78) << 1) | pTargetPkt->word_en; 1519554c0a3aSHans de Goede 1520554c0a3aSHans de Goede do { 1521554c0a3aSHans de Goede efuse_OneByteWrite(padapter, efuse_addr, pg_header, bPseudoTest); 1522554c0a3aSHans de Goede efuse_OneByteRead(padapter, efuse_addr, &tmp_header, bPseudoTest); 1523554c0a3aSHans de Goede if (tmp_header != 0xFF) 1524554c0a3aSHans de Goede break; 152504c35396SFabio Aiuto if (repeatcnt++ > EFUSE_REPEAT_THRESHOLD_) 1526554c0a3aSHans de Goede return false; 152704c35396SFabio Aiuto 1528554c0a3aSHans de Goede } while (1); 1529554c0a3aSHans de Goede 153004c35396SFabio Aiuto if (tmp_header != pg_header) /* offset PG fail */ 1531554c0a3aSHans de Goede return false; 1532554c0a3aSHans de Goede 1533554c0a3aSHans de Goede *pAddr = efuse_addr; 1534554c0a3aSHans de Goede 1535554c0a3aSHans de Goede return true; 1536554c0a3aSHans de Goede } 1537554c0a3aSHans de Goede 1538554c0a3aSHans de Goede static u8 hal_EfusePgPacketWriteHeader( 1539554c0a3aSHans de Goede struct adapter *padapter, 1540554c0a3aSHans de Goede u8 efuseType, 1541554c0a3aSHans de Goede u16 *pAddr, 15429d3c9ecdSMarco Cesati struct pgpkt_struct *pTargetPkt, 1543554c0a3aSHans de Goede u8 bPseudoTest 1544554c0a3aSHans de Goede ) 1545554c0a3aSHans de Goede { 1546554c0a3aSHans de Goede u8 bRet = false; 1547554c0a3aSHans de Goede 1548554c0a3aSHans de Goede if (pTargetPkt->offset >= EFUSE_MAX_SECTION_BASE) 1549554c0a3aSHans de Goede bRet = hal_EfusePgPacketWrite2ByteHeader(padapter, efuseType, pAddr, pTargetPkt, bPseudoTest); 1550554c0a3aSHans de Goede else 1551554c0a3aSHans de Goede bRet = hal_EfusePgPacketWrite1ByteHeader(padapter, efuseType, pAddr, pTargetPkt, bPseudoTest); 1552554c0a3aSHans de Goede 1553554c0a3aSHans de Goede return bRet; 1554554c0a3aSHans de Goede } 1555554c0a3aSHans de Goede 1556554c0a3aSHans de Goede static u8 hal_EfusePgPacketWriteData( 1557554c0a3aSHans de Goede struct adapter *padapter, 1558554c0a3aSHans de Goede u8 efuseType, 1559554c0a3aSHans de Goede u16 *pAddr, 15609d3c9ecdSMarco Cesati struct pgpkt_struct *pTargetPkt, 1561554c0a3aSHans de Goede u8 bPseudoTest 1562554c0a3aSHans de Goede ) 1563554c0a3aSHans de Goede { 1564554c0a3aSHans de Goede u16 efuse_addr; 1565554c0a3aSHans de Goede u8 badworden; 1566554c0a3aSHans de Goede 1567554c0a3aSHans de Goede 1568554c0a3aSHans de Goede efuse_addr = *pAddr; 1569554c0a3aSHans de Goede badworden = Efuse_WordEnableDataWrite(padapter, efuse_addr+1, pTargetPkt->word_en, pTargetPkt->data, bPseudoTest); 157004c35396SFabio Aiuto if (badworden != 0x0F) 1571554c0a3aSHans de Goede return false; 1572554c0a3aSHans de Goede 1573554c0a3aSHans de Goede return true; 1574554c0a3aSHans de Goede } 1575554c0a3aSHans de Goede 1576554c0a3aSHans de Goede static s32 Hal_EfusePgPacketWrite( 1577554c0a3aSHans de Goede struct adapter *padapter, 1578554c0a3aSHans de Goede u8 offset, 1579554c0a3aSHans de Goede u8 word_en, 1580554c0a3aSHans de Goede u8 *pData, 1581554c0a3aSHans de Goede bool bPseudoTest 1582554c0a3aSHans de Goede ) 1583554c0a3aSHans de Goede { 15849d3c9ecdSMarco Cesati struct pgpkt_struct targetPkt; 1585554c0a3aSHans de Goede u16 startAddr = 0; 1586554c0a3aSHans de Goede u8 efuseType = EFUSE_WIFI; 1587554c0a3aSHans de Goede 1588554c0a3aSHans de Goede if (!hal_EfusePgCheckAvailableAddr(padapter, efuseType, bPseudoTest)) 1589554c0a3aSHans de Goede return false; 1590554c0a3aSHans de Goede 1591554c0a3aSHans de Goede hal_EfuseConstructPGPkt(offset, word_en, pData, &targetPkt); 1592554c0a3aSHans de Goede 1593554c0a3aSHans de Goede if (!hal_EfusePartialWriteCheck(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1594554c0a3aSHans de Goede return false; 1595554c0a3aSHans de Goede 1596554c0a3aSHans de Goede if (!hal_EfusePgPacketWriteHeader(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1597554c0a3aSHans de Goede return false; 1598554c0a3aSHans de Goede 1599554c0a3aSHans de Goede if (!hal_EfusePgPacketWriteData(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1600554c0a3aSHans de Goede return false; 1601554c0a3aSHans de Goede 1602554c0a3aSHans de Goede return true; 1603554c0a3aSHans de Goede } 1604554c0a3aSHans de Goede 1605554c0a3aSHans de Goede static bool Hal_EfusePgPacketWrite_BT( 1606554c0a3aSHans de Goede struct adapter *padapter, 1607554c0a3aSHans de Goede u8 offset, 1608554c0a3aSHans de Goede u8 word_en, 1609554c0a3aSHans de Goede u8 *pData, 1610554c0a3aSHans de Goede bool bPseudoTest 1611554c0a3aSHans de Goede ) 1612554c0a3aSHans de Goede { 16139d3c9ecdSMarco Cesati struct pgpkt_struct targetPkt; 1614554c0a3aSHans de Goede u16 startAddr = 0; 1615554c0a3aSHans de Goede u8 efuseType = EFUSE_BT; 1616554c0a3aSHans de Goede 1617554c0a3aSHans de Goede if (!hal_EfusePgCheckAvailableAddr(padapter, efuseType, bPseudoTest)) 1618554c0a3aSHans de Goede return false; 1619554c0a3aSHans de Goede 1620554c0a3aSHans de Goede hal_EfuseConstructPGPkt(offset, word_en, pData, &targetPkt); 1621554c0a3aSHans de Goede 1622554c0a3aSHans de Goede if (!hal_EfusePartialWriteCheck(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1623554c0a3aSHans de Goede return false; 1624554c0a3aSHans de Goede 1625554c0a3aSHans de Goede if (!hal_EfusePgPacketWriteHeader(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1626554c0a3aSHans de Goede return false; 1627554c0a3aSHans de Goede 1628554c0a3aSHans de Goede if (!hal_EfusePgPacketWriteData(padapter, efuseType, &startAddr, &targetPkt, bPseudoTest)) 1629554c0a3aSHans de Goede return false; 1630554c0a3aSHans de Goede 1631554c0a3aSHans de Goede return true; 1632554c0a3aSHans de Goede } 1633554c0a3aSHans de Goede 163435f25566SMarco Cesati static struct hal_version ReadChipVersion8723B(struct adapter *padapter) 1635554c0a3aSHans de Goede { 1636554c0a3aSHans de Goede u32 value32; 163735f25566SMarco Cesati struct hal_version ChipVersion; 1638554c0a3aSHans de Goede struct hal_com_data *pHalData; 1639554c0a3aSHans de Goede 1640554c0a3aSHans de Goede /* YJ, TODO, move read chip type here */ 1641554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 1642554c0a3aSHans de Goede 1643554c0a3aSHans de Goede value32 = rtw_read32(padapter, REG_SYS_CFG); 1644554c0a3aSHans de Goede ChipVersion.ICType = CHIP_8723B; 1645554c0a3aSHans de Goede ChipVersion.ChipType = ((value32 & RTL_ID) ? TEST_CHIP : NORMAL_CHIP); 1646554c0a3aSHans de Goede ChipVersion.RFType = RF_TYPE_1T1R; 1647554c0a3aSHans de Goede ChipVersion.VendorType = ((value32 & VENDOR_ID) ? CHIP_VENDOR_UMC : CHIP_VENDOR_TSMC); 1648554c0a3aSHans de Goede ChipVersion.CUTVersion = (value32 & CHIP_VER_RTL_MASK)>>CHIP_VER_RTL_SHIFT; /* IC version (CUT) */ 1649554c0a3aSHans de Goede 1650554c0a3aSHans de Goede /* For regulator mode. by tynli. 2011.01.14 */ 1651554c0a3aSHans de Goede pHalData->RegulatorMode = ((value32 & SPS_SEL) ? RT_LDO_REGULATOR : RT_SWITCHING_REGULATOR); 1652554c0a3aSHans de Goede 1653554c0a3aSHans de Goede value32 = rtw_read32(padapter, REG_GPIO_OUTSTS); 1654554c0a3aSHans de Goede ChipVersion.ROMVer = ((value32 & RF_RL_ID) >> 20); /* ROM code version. */ 1655554c0a3aSHans de Goede 1656554c0a3aSHans de Goede /* For multi-function consideration. Added by Roger, 2010.10.06. */ 1657554c0a3aSHans de Goede pHalData->MultiFunc = RT_MULTI_FUNC_NONE; 1658554c0a3aSHans de Goede value32 = rtw_read32(padapter, REG_MULTI_FUNC_CTRL); 1659554c0a3aSHans de Goede pHalData->MultiFunc |= ((value32 & WL_FUNC_EN) ? RT_MULTI_FUNC_WIFI : 0); 1660554c0a3aSHans de Goede pHalData->MultiFunc |= ((value32 & BT_FUNC_EN) ? RT_MULTI_FUNC_BT : 0); 1661554c0a3aSHans de Goede pHalData->MultiFunc |= ((value32 & GPS_FUNC_EN) ? RT_MULTI_FUNC_GPS : 0); 1662554c0a3aSHans de Goede pHalData->PolarityCtl = ((value32 & WL_HWPDN_SL) ? RT_POLARITY_HIGH_ACT : RT_POLARITY_LOW_ACT); 1663554c0a3aSHans de Goede #if 1 1664554c0a3aSHans de Goede dump_chip_info(ChipVersion); 1665554c0a3aSHans de Goede #endif 1666554c0a3aSHans de Goede pHalData->VersionID = ChipVersion; 1667554c0a3aSHans de Goede if (IS_1T2R(ChipVersion)) 1668554c0a3aSHans de Goede pHalData->rf_type = RF_1T2R; 1669554c0a3aSHans de Goede else if (IS_2T2R(ChipVersion)) 1670554c0a3aSHans de Goede pHalData->rf_type = RF_2T2R; 1671554c0a3aSHans de Goede else 1672554c0a3aSHans de Goede pHalData->rf_type = RF_1T1R; 1673554c0a3aSHans de Goede 1674554c0a3aSHans de Goede return ChipVersion; 1675554c0a3aSHans de Goede } 1676554c0a3aSHans de Goede 1677554c0a3aSHans de Goede static void rtl8723b_read_chip_version(struct adapter *padapter) 1678554c0a3aSHans de Goede { 1679554c0a3aSHans de Goede ReadChipVersion8723B(padapter); 1680554c0a3aSHans de Goede } 1681554c0a3aSHans de Goede 1682554c0a3aSHans de Goede void rtl8723b_InitBeaconParameters(struct adapter *padapter) 1683554c0a3aSHans de Goede { 1684554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1685554c0a3aSHans de Goede u16 val16; 1686554c0a3aSHans de Goede u8 val8; 1687554c0a3aSHans de Goede 1688554c0a3aSHans de Goede 1689554c0a3aSHans de Goede val8 = DIS_TSF_UDT; 1690554c0a3aSHans de Goede val16 = val8 | (val8 << 8); /* port0 and port1 */ 1691554c0a3aSHans de Goede 1692554c0a3aSHans de Goede /* Enable prot0 beacon function for PSTDMA */ 1693554c0a3aSHans de Goede val16 |= EN_BCN_FUNCTION; 1694554c0a3aSHans de Goede 1695554c0a3aSHans de Goede rtw_write16(padapter, REG_BCN_CTRL, val16); 1696554c0a3aSHans de Goede 1697554c0a3aSHans de Goede /* TODO: Remove these magic number */ 1698554c0a3aSHans de Goede rtw_write16(padapter, REG_TBTT_PROHIBIT, 0x6404);/* ms */ 1699554c0a3aSHans de Goede /* Firmware will control REG_DRVERLYINT when power saving is enable, */ 1700554c0a3aSHans de Goede /* so don't set this register on STA mode. */ 1701554c0a3aSHans de Goede if (check_fwstate(&padapter->mlmepriv, WIFI_STATION_STATE) == false) 1702554c0a3aSHans de Goede rtw_write8(padapter, REG_DRVERLYINT, DRIVER_EARLY_INT_TIME_8723B); /* 5ms */ 1703554c0a3aSHans de Goede rtw_write8(padapter, REG_BCNDMATIM, BCN_DMA_ATIME_INT_TIME_8723B); /* 2ms */ 1704554c0a3aSHans de Goede 1705554c0a3aSHans de Goede /* Suggested by designer timchen. Change beacon AIFS to the largest number */ 1706554c0a3aSHans de Goede /* beacause test chip does not contension before sending beacon. by tynli. 2009.11.03 */ 1707554c0a3aSHans de Goede rtw_write16(padapter, REG_BCNTCFG, 0x660F); 1708554c0a3aSHans de Goede 1709554c0a3aSHans de Goede pHalData->RegBcnCtrlVal = rtw_read8(padapter, REG_BCN_CTRL); 1710554c0a3aSHans de Goede pHalData->RegTxPause = rtw_read8(padapter, REG_TXPAUSE); 1711554c0a3aSHans de Goede pHalData->RegFwHwTxQCtrl = rtw_read8(padapter, REG_FWHW_TXQ_CTRL+2); 1712554c0a3aSHans de Goede pHalData->RegReg542 = rtw_read8(padapter, REG_TBTT_PROHIBIT+2); 1713554c0a3aSHans de Goede pHalData->RegCR_1 = rtw_read8(padapter, REG_CR+1); 1714554c0a3aSHans de Goede } 1715554c0a3aSHans de Goede 1716554c0a3aSHans de Goede void _InitBurstPktLen_8723BS(struct adapter *Adapter) 1717554c0a3aSHans de Goede { 1718554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(Adapter); 1719554c0a3aSHans de Goede 1720554c0a3aSHans de Goede rtw_write8(Adapter, 0x4c7, rtw_read8(Adapter, 0x4c7)|BIT(7)); /* enable single pkt ampdu */ 1721554c0a3aSHans de Goede rtw_write8(Adapter, REG_RX_PKT_LIMIT_8723B, 0x18); /* for VHT packet length 11K */ 1722554c0a3aSHans de Goede rtw_write8(Adapter, REG_MAX_AGGR_NUM_8723B, 0x1F); 1723554c0a3aSHans de Goede rtw_write8(Adapter, REG_PIFS_8723B, 0x00); 1724554c0a3aSHans de Goede rtw_write8(Adapter, REG_FWHW_TXQ_CTRL_8723B, rtw_read8(Adapter, REG_FWHW_TXQ_CTRL)&(~BIT(7))); 1725554c0a3aSHans de Goede if (pHalData->AMPDUBurstMode) 1726554c0a3aSHans de Goede rtw_write8(Adapter, REG_AMPDU_BURST_MODE_8723B, 0x5F); 1727554c0a3aSHans de Goede rtw_write8(Adapter, REG_AMPDU_MAX_TIME_8723B, 0x70); 1728554c0a3aSHans de Goede 1729554c0a3aSHans de Goede /* ARFB table 9 for 11ac 5G 2SS */ 1730554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR0_8723B, 0x00000010); 1731554c0a3aSHans de Goede if (IS_NORMAL_CHIP(pHalData->VersionID)) 1732554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR0_8723B+4, 0xfffff000); 1733554c0a3aSHans de Goede else 1734554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR0_8723B+4, 0x3e0ff000); 1735554c0a3aSHans de Goede 1736554c0a3aSHans de Goede /* ARFB table 10 for 11ac 5G 1SS */ 1737554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR1_8723B, 0x00000010); 1738554c0a3aSHans de Goede rtw_write32(Adapter, REG_ARFR1_8723B+4, 0x003ff000); 1739554c0a3aSHans de Goede } 1740554c0a3aSHans de Goede 1741554c0a3aSHans de Goede static void ResumeTxBeacon(struct adapter *padapter) 1742554c0a3aSHans de Goede { 1743554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1744554c0a3aSHans de Goede 1745554c0a3aSHans de Goede pHalData->RegFwHwTxQCtrl |= BIT(6); 1746554c0a3aSHans de Goede rtw_write8(padapter, REG_FWHW_TXQ_CTRL+2, pHalData->RegFwHwTxQCtrl); 1747554c0a3aSHans de Goede rtw_write8(padapter, REG_TBTT_PROHIBIT+1, 0xff); 1748554c0a3aSHans de Goede pHalData->RegReg542 |= BIT(0); 1749554c0a3aSHans de Goede rtw_write8(padapter, REG_TBTT_PROHIBIT+2, pHalData->RegReg542); 1750554c0a3aSHans de Goede } 1751554c0a3aSHans de Goede 1752554c0a3aSHans de Goede static void StopTxBeacon(struct adapter *padapter) 1753554c0a3aSHans de Goede { 1754554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1755554c0a3aSHans de Goede 1756554c0a3aSHans de Goede pHalData->RegFwHwTxQCtrl &= ~BIT(6); 1757554c0a3aSHans de Goede rtw_write8(padapter, REG_FWHW_TXQ_CTRL+2, pHalData->RegFwHwTxQCtrl); 1758554c0a3aSHans de Goede rtw_write8(padapter, REG_TBTT_PROHIBIT+1, 0x64); 1759554c0a3aSHans de Goede pHalData->RegReg542 &= ~BIT(0); 1760554c0a3aSHans de Goede rtw_write8(padapter, REG_TBTT_PROHIBIT+2, pHalData->RegReg542); 1761554c0a3aSHans de Goede 1762554c0a3aSHans de Goede CheckFwRsvdPageContent(padapter); /* 2010.06.23. Added by tynli. */ 1763554c0a3aSHans de Goede } 1764554c0a3aSHans de Goede 1765554c0a3aSHans de Goede static void _BeaconFunctionEnable(struct adapter *padapter, u8 Enable, u8 Linked) 1766554c0a3aSHans de Goede { 1767554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, DIS_TSF_UDT | EN_BCN_FUNCTION | DIS_BCNQ_SUB); 1768554c0a3aSHans de Goede rtw_write8(padapter, REG_RD_CTRL+1, 0x6F); 1769554c0a3aSHans de Goede } 1770554c0a3aSHans de Goede 1771554c0a3aSHans de Goede static void rtl8723b_SetBeaconRelatedRegisters(struct adapter *padapter) 1772554c0a3aSHans de Goede { 1773554c0a3aSHans de Goede u8 val8; 1774554c0a3aSHans de Goede u32 value32; 1775554c0a3aSHans de Goede struct mlme_ext_priv *pmlmeext = &padapter->mlmeextpriv; 1776554c0a3aSHans de Goede struct mlme_ext_info *pmlmeinfo = &pmlmeext->mlmext_info; 1777554c0a3aSHans de Goede u32 bcn_ctrl_reg; 1778554c0a3aSHans de Goede 1779554c0a3aSHans de Goede /* reset TSF, enable update TSF, correcting TSF On Beacon */ 1780554c0a3aSHans de Goede 1781554c0a3aSHans de Goede /* REG_BCN_INTERVAL */ 1782554c0a3aSHans de Goede /* REG_BCNDMATIM */ 1783554c0a3aSHans de Goede /* REG_ATIMWND */ 1784554c0a3aSHans de Goede /* REG_TBTT_PROHIBIT */ 1785554c0a3aSHans de Goede /* REG_DRVERLYINT */ 1786554c0a3aSHans de Goede /* REG_BCN_MAX_ERR */ 1787554c0a3aSHans de Goede /* REG_BCNTCFG (0x510) */ 1788554c0a3aSHans de Goede /* REG_DUAL_TSF_RST */ 1789554c0a3aSHans de Goede /* REG_BCN_CTRL (0x550) */ 1790554c0a3aSHans de Goede 1791554c0a3aSHans de Goede 1792554c0a3aSHans de Goede bcn_ctrl_reg = REG_BCN_CTRL; 1793554c0a3aSHans de Goede 1794554c0a3aSHans de Goede /* */ 1795554c0a3aSHans de Goede /* ATIM window */ 1796554c0a3aSHans de Goede /* */ 1797554c0a3aSHans de Goede rtw_write16(padapter, REG_ATIMWND, 2); 1798554c0a3aSHans de Goede 1799554c0a3aSHans de Goede /* */ 1800554c0a3aSHans de Goede /* Beacon interval (in unit of TU). */ 1801554c0a3aSHans de Goede /* */ 1802554c0a3aSHans de Goede rtw_write16(padapter, REG_BCN_INTERVAL, pmlmeinfo->bcn_interval); 1803554c0a3aSHans de Goede 1804554c0a3aSHans de Goede rtl8723b_InitBeaconParameters(padapter); 1805554c0a3aSHans de Goede 1806554c0a3aSHans de Goede rtw_write8(padapter, REG_SLOT, 0x09); 1807554c0a3aSHans de Goede 1808554c0a3aSHans de Goede /* */ 1809554c0a3aSHans de Goede /* Reset TSF Timer to zero, added by Roger. 2008.06.24 */ 1810554c0a3aSHans de Goede /* */ 1811554c0a3aSHans de Goede value32 = rtw_read32(padapter, REG_TCR); 1812554c0a3aSHans de Goede value32 &= ~TSFRST; 1813554c0a3aSHans de Goede rtw_write32(padapter, REG_TCR, value32); 1814554c0a3aSHans de Goede 1815554c0a3aSHans de Goede value32 |= TSFRST; 1816554c0a3aSHans de Goede rtw_write32(padapter, REG_TCR, value32); 1817554c0a3aSHans de Goede 1818554c0a3aSHans de Goede /* NOTE: Fix test chip's bug (about contention windows's randomness) */ 1819554c0a3aSHans de Goede if (check_fwstate(&padapter->mlmepriv, WIFI_ADHOC_STATE|WIFI_ADHOC_MASTER_STATE|WIFI_AP_STATE) == true) { 1820554c0a3aSHans de Goede rtw_write8(padapter, REG_RXTSF_OFFSET_CCK, 0x50); 1821554c0a3aSHans de Goede rtw_write8(padapter, REG_RXTSF_OFFSET_OFDM, 0x50); 1822554c0a3aSHans de Goede } 1823554c0a3aSHans de Goede 1824554c0a3aSHans de Goede _BeaconFunctionEnable(padapter, true, true); 1825554c0a3aSHans de Goede 1826554c0a3aSHans de Goede ResumeTxBeacon(padapter); 1827554c0a3aSHans de Goede val8 = rtw_read8(padapter, bcn_ctrl_reg); 1828554c0a3aSHans de Goede val8 |= DIS_BCNQ_SUB; 1829554c0a3aSHans de Goede rtw_write8(padapter, bcn_ctrl_reg, val8); 1830554c0a3aSHans de Goede } 1831554c0a3aSHans de Goede 1832554c0a3aSHans de Goede static void rtl8723b_GetHalODMVar( 1833554c0a3aSHans de Goede struct adapter *Adapter, 18340ba38840SMarco Cesati enum hal_odm_variable eVariable, 1835554c0a3aSHans de Goede void *pValue1, 1836554c0a3aSHans de Goede void *pValue2 1837554c0a3aSHans de Goede ) 1838554c0a3aSHans de Goede { 1839554c0a3aSHans de Goede GetHalODMVar(Adapter, eVariable, pValue1, pValue2); 1840554c0a3aSHans de Goede } 1841554c0a3aSHans de Goede 1842554c0a3aSHans de Goede static void rtl8723b_SetHalODMVar( 1843554c0a3aSHans de Goede struct adapter *Adapter, 18440ba38840SMarco Cesati enum hal_odm_variable eVariable, 1845554c0a3aSHans de Goede void *pValue1, 1846554c0a3aSHans de Goede bool bSet 1847554c0a3aSHans de Goede ) 1848554c0a3aSHans de Goede { 1849554c0a3aSHans de Goede SetHalODMVar(Adapter, eVariable, pValue1, bSet); 1850554c0a3aSHans de Goede } 1851554c0a3aSHans de Goede 1852554c0a3aSHans de Goede static void hal_notch_filter_8723b(struct adapter *adapter, bool enable) 1853554c0a3aSHans de Goede { 1854709c8e49SFabio Aiuto if (enable) 1855554c0a3aSHans de Goede rtw_write8(adapter, rOFDM0_RxDSP+1, rtw_read8(adapter, rOFDM0_RxDSP+1) | BIT1); 1856709c8e49SFabio Aiuto else 1857554c0a3aSHans de Goede rtw_write8(adapter, rOFDM0_RxDSP+1, rtw_read8(adapter, rOFDM0_RxDSP+1) & ~BIT1); 1858554c0a3aSHans de Goede } 1859554c0a3aSHans de Goede 1860554c0a3aSHans de Goede static void UpdateHalRAMask8723B(struct adapter *padapter, u32 mac_id, u8 rssi_level) 1861554c0a3aSHans de Goede { 1862554c0a3aSHans de Goede u32 mask, rate_bitmap; 1863554c0a3aSHans de Goede u8 shortGIrate = false; 1864554c0a3aSHans de Goede struct sta_info *psta; 1865554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 1866554c0a3aSHans de Goede struct dm_priv *pdmpriv = &pHalData->dmpriv; 1867554c0a3aSHans de Goede struct mlme_ext_priv *pmlmeext = &padapter->mlmeextpriv; 1868554c0a3aSHans de Goede struct mlme_ext_info *pmlmeinfo = &(pmlmeext->mlmext_info); 1869554c0a3aSHans de Goede 1870554c0a3aSHans de Goede if (mac_id >= NUM_STA) /* CAM_SIZE */ 1871554c0a3aSHans de Goede return; 1872554c0a3aSHans de Goede 1873554c0a3aSHans de Goede psta = pmlmeinfo->FW_sta_info[mac_id].psta; 187402ca9aa0SHariprasad Kelam if (!psta) 1875554c0a3aSHans de Goede return; 1876554c0a3aSHans de Goede 1877554c0a3aSHans de Goede shortGIrate = query_ra_short_GI(psta); 1878554c0a3aSHans de Goede 1879554c0a3aSHans de Goede mask = psta->ra_mask; 1880554c0a3aSHans de Goede 1881554c0a3aSHans de Goede rate_bitmap = 0xffffffff; 1882554c0a3aSHans de Goede rate_bitmap = ODM_Get_Rate_Bitmap(&pHalData->odmpriv, mac_id, mask, rssi_level); 1883554c0a3aSHans de Goede 1884554c0a3aSHans de Goede mask &= rate_bitmap; 1885554c0a3aSHans de Goede 188669fa65f9SNishka Dasgupta rate_bitmap = hal_btcoex_GetRaMask(padapter); 1887554c0a3aSHans de Goede mask &= ~rate_bitmap; 1888554c0a3aSHans de Goede 18897036126aSHariprasad Kelam if (pHalData->fw_ractrl) { 1890554c0a3aSHans de Goede rtl8723b_set_FwMacIdConfig_cmd(padapter, mac_id, psta->raid, psta->bw_mode, shortGIrate, mask); 1891554c0a3aSHans de Goede } 1892554c0a3aSHans de Goede 1893554c0a3aSHans de Goede /* set correct initial date rate for each mac_id */ 1894554c0a3aSHans de Goede pdmpriv->INIDATA_RATE[mac_id] = psta->init_rate; 1895554c0a3aSHans de Goede } 1896554c0a3aSHans de Goede 1897554c0a3aSHans de Goede 1898554c0a3aSHans de Goede void rtl8723b_set_hal_ops(struct hal_ops *pHalFunc) 1899554c0a3aSHans de Goede { 1900554c0a3aSHans de Goede pHalFunc->free_hal_data = &rtl8723b_free_hal_data; 1901554c0a3aSHans de Goede 1902554c0a3aSHans de Goede pHalFunc->dm_init = &rtl8723b_init_dm_priv; 1903554c0a3aSHans de Goede 1904554c0a3aSHans de Goede pHalFunc->read_chip_version = &rtl8723b_read_chip_version; 1905554c0a3aSHans de Goede 1906554c0a3aSHans de Goede pHalFunc->UpdateRAMaskHandler = &UpdateHalRAMask8723B; 1907554c0a3aSHans de Goede 1908554c0a3aSHans de Goede pHalFunc->set_bwmode_handler = &PHY_SetBWMode8723B; 1909554c0a3aSHans de Goede pHalFunc->set_channel_handler = &PHY_SwChnl8723B; 1910554c0a3aSHans de Goede pHalFunc->set_chnl_bw_handler = &PHY_SetSwChnlBWMode8723B; 1911554c0a3aSHans de Goede 1912554c0a3aSHans de Goede pHalFunc->set_tx_power_level_handler = &PHY_SetTxPowerLevel8723B; 1913554c0a3aSHans de Goede pHalFunc->get_tx_power_level_handler = &PHY_GetTxPowerLevel8723B; 1914554c0a3aSHans de Goede 1915554c0a3aSHans de Goede pHalFunc->hal_dm_watchdog = &rtl8723b_HalDmWatchDog; 1916554c0a3aSHans de Goede pHalFunc->hal_dm_watchdog_in_lps = &rtl8723b_HalDmWatchDog_in_LPS; 1917554c0a3aSHans de Goede 1918554c0a3aSHans de Goede 1919554c0a3aSHans de Goede pHalFunc->SetBeaconRelatedRegistersHandler = &rtl8723b_SetBeaconRelatedRegisters; 1920554c0a3aSHans de Goede 1921554c0a3aSHans de Goede pHalFunc->Add_RateATid = &rtl8723b_Add_RateATid; 1922554c0a3aSHans de Goede 1923554c0a3aSHans de Goede pHalFunc->run_thread = &rtl8723b_start_thread; 1924554c0a3aSHans de Goede pHalFunc->cancel_thread = &rtl8723b_stop_thread; 1925554c0a3aSHans de Goede 1926554c0a3aSHans de Goede pHalFunc->read_bbreg = &PHY_QueryBBReg_8723B; 1927554c0a3aSHans de Goede pHalFunc->write_bbreg = &PHY_SetBBReg_8723B; 1928554c0a3aSHans de Goede pHalFunc->read_rfreg = &PHY_QueryRFReg_8723B; 1929554c0a3aSHans de Goede pHalFunc->write_rfreg = &PHY_SetRFReg_8723B; 1930554c0a3aSHans de Goede 1931554c0a3aSHans de Goede /* Efuse related function */ 1932554c0a3aSHans de Goede pHalFunc->BTEfusePowerSwitch = &Hal_BT_EfusePowerSwitch; 1933554c0a3aSHans de Goede pHalFunc->EfusePowerSwitch = &Hal_EfusePowerSwitch; 1934554c0a3aSHans de Goede pHalFunc->ReadEFuse = &Hal_ReadEFuse; 1935554c0a3aSHans de Goede pHalFunc->EFUSEGetEfuseDefinition = &Hal_GetEfuseDefinition; 1936554c0a3aSHans de Goede pHalFunc->EfuseGetCurrentSize = &Hal_EfuseGetCurrentSize; 1937554c0a3aSHans de Goede pHalFunc->Efuse_PgPacketRead = &Hal_EfusePgPacketRead; 1938554c0a3aSHans de Goede pHalFunc->Efuse_PgPacketWrite = &Hal_EfusePgPacketWrite; 1939554c0a3aSHans de Goede pHalFunc->Efuse_WordEnableDataWrite = &Hal_EfuseWordEnableDataWrite; 1940554c0a3aSHans de Goede pHalFunc->Efuse_PgPacketWrite_BT = &Hal_EfusePgPacketWrite_BT; 1941554c0a3aSHans de Goede 1942554c0a3aSHans de Goede pHalFunc->GetHalODMVarHandler = &rtl8723b_GetHalODMVar; 1943554c0a3aSHans de Goede pHalFunc->SetHalODMVarHandler = &rtl8723b_SetHalODMVar; 1944554c0a3aSHans de Goede 1945554c0a3aSHans de Goede pHalFunc->xmit_thread_handler = &hal_xmit_handler; 1946554c0a3aSHans de Goede pHalFunc->hal_notch_filter = &hal_notch_filter_8723b; 1947554c0a3aSHans de Goede 1948554c0a3aSHans de Goede pHalFunc->c2h_handler = c2h_handler_8723b; 1949554c0a3aSHans de Goede pHalFunc->c2h_id_filter_ccx = c2h_id_filter_ccx_8723b; 1950554c0a3aSHans de Goede 1951554c0a3aSHans de Goede pHalFunc->fill_h2c_cmd = &FillH2CCmd8723B; 1952554c0a3aSHans de Goede } 1953554c0a3aSHans de Goede 1954554c0a3aSHans de Goede void rtl8723b_InitAntenna_Selection(struct adapter *padapter) 1955554c0a3aSHans de Goede { 1956554c0a3aSHans de Goede u8 val; 1957554c0a3aSHans de Goede 1958554c0a3aSHans de Goede val = rtw_read8(padapter, REG_LEDCFG2); 195968468503SAndreas Hellmich /* Let 8051 take control antenna setting */ 1960554c0a3aSHans de Goede val |= BIT(7); /* DPDT_SEL_EN, 0x4C[23] */ 1961554c0a3aSHans de Goede rtw_write8(padapter, REG_LEDCFG2, val); 1962554c0a3aSHans de Goede } 1963554c0a3aSHans de Goede 1964554c0a3aSHans de Goede void rtl8723b_init_default_value(struct adapter *padapter) 1965554c0a3aSHans de Goede { 1966554c0a3aSHans de Goede struct hal_com_data *pHalData; 1967554c0a3aSHans de Goede struct dm_priv *pdmpriv; 1968554c0a3aSHans de Goede u8 i; 1969554c0a3aSHans de Goede 1970554c0a3aSHans de Goede 1971554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 1972554c0a3aSHans de Goede pdmpriv = &pHalData->dmpriv; 1973554c0a3aSHans de Goede 1974554c0a3aSHans de Goede padapter->registrypriv.wireless_mode = WIRELESS_11BG_24N; 1975554c0a3aSHans de Goede 1976554c0a3aSHans de Goede /* init default value */ 1977554c0a3aSHans de Goede pHalData->fw_ractrl = false; 1978554c0a3aSHans de Goede pHalData->bIQKInitialized = false; 1979554c0a3aSHans de Goede if (!adapter_to_pwrctl(padapter)->bkeepfwalive) 1980554c0a3aSHans de Goede pHalData->LastHMEBoxNum = 0; 1981554c0a3aSHans de Goede 1982554c0a3aSHans de Goede pHalData->bIQKInitialized = false; 1983554c0a3aSHans de Goede 1984554c0a3aSHans de Goede /* init dm default value */ 1985554c0a3aSHans de Goede pdmpriv->TM_Trigger = 0;/* for IQK */ 1986554c0a3aSHans de Goede /* pdmpriv->binitialized = false; */ 1987554c0a3aSHans de Goede /* pdmpriv->prv_traffic_idx = 3; */ 1988554c0a3aSHans de Goede /* pdmpriv->initialize = 0; */ 1989554c0a3aSHans de Goede 1990554c0a3aSHans de Goede pdmpriv->ThermalValue_HP_index = 0; 1991554c0a3aSHans de Goede for (i = 0; i < HP_THERMAL_NUM; i++) 1992554c0a3aSHans de Goede pdmpriv->ThermalValue_HP[i] = 0; 1993554c0a3aSHans de Goede 1994554c0a3aSHans de Goede /* init Efuse variables */ 1995554c0a3aSHans de Goede pHalData->EfuseUsedBytes = 0; 1996554c0a3aSHans de Goede pHalData->EfuseUsedPercentage = 0; 1997554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 1998554c0a3aSHans de Goede pHalData->EfuseHal.fakeEfuseBank = 0; 1999554c0a3aSHans de Goede pHalData->EfuseHal.fakeEfuseUsedBytes = 0; 2000554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeEfuseContent, 0xFF, EFUSE_MAX_HW_SIZE); 2001554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeEfuseInitMap, 0xFF, EFUSE_MAX_MAP_LEN); 2002554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeEfuseModifiedMap, 0xFF, EFUSE_MAX_MAP_LEN); 2003554c0a3aSHans de Goede pHalData->EfuseHal.BTEfuseUsedBytes = 0; 2004554c0a3aSHans de Goede pHalData->EfuseHal.BTEfuseUsedPercentage = 0; 2005554c0a3aSHans de Goede memset(pHalData->EfuseHal.BTEfuseContent, 0xFF, EFUSE_MAX_BT_BANK*EFUSE_MAX_HW_SIZE); 2006554c0a3aSHans de Goede memset(pHalData->EfuseHal.BTEfuseInitMap, 0xFF, EFUSE_BT_MAX_MAP_LEN); 2007554c0a3aSHans de Goede memset(pHalData->EfuseHal.BTEfuseModifiedMap, 0xFF, EFUSE_BT_MAX_MAP_LEN); 2008554c0a3aSHans de Goede pHalData->EfuseHal.fakeBTEfuseUsedBytes = 0; 2009554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeBTEfuseContent, 0xFF, EFUSE_MAX_BT_BANK*EFUSE_MAX_HW_SIZE); 2010554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeBTEfuseInitMap, 0xFF, EFUSE_BT_MAX_MAP_LEN); 2011554c0a3aSHans de Goede memset(pHalData->EfuseHal.fakeBTEfuseModifiedMap, 0xFF, EFUSE_BT_MAX_MAP_LEN); 2012554c0a3aSHans de Goede #endif 2013554c0a3aSHans de Goede } 2014554c0a3aSHans de Goede 2015554c0a3aSHans de Goede u8 GetEEPROMSize8723B(struct adapter *padapter) 2016554c0a3aSHans de Goede { 2017554c0a3aSHans de Goede u8 size = 0; 2018554c0a3aSHans de Goede u32 cr; 2019554c0a3aSHans de Goede 2020554c0a3aSHans de Goede cr = rtw_read16(padapter, REG_9346CR); 2021554c0a3aSHans de Goede /* 6: EEPROM used is 93C46, 4: boot from E-Fuse. */ 2022554c0a3aSHans de Goede size = (cr & BOOT_FROM_EEPROM) ? 6 : 4; 2023554c0a3aSHans de Goede 2024554c0a3aSHans de Goede return size; 2025554c0a3aSHans de Goede } 2026554c0a3aSHans de Goede 2027554c0a3aSHans de Goede /* */ 2028554c0a3aSHans de Goede /* */ 2029554c0a3aSHans de Goede /* LLT R/W/Init function */ 2030554c0a3aSHans de Goede /* */ 2031554c0a3aSHans de Goede /* */ 2032554c0a3aSHans de Goede s32 rtl8723b_InitLLTTable(struct adapter *padapter) 2033554c0a3aSHans de Goede { 2034554c0a3aSHans de Goede unsigned long start, passing_time; 2035554c0a3aSHans de Goede u32 val32; 2036554c0a3aSHans de Goede s32 ret; 2037554c0a3aSHans de Goede 2038554c0a3aSHans de Goede 2039554c0a3aSHans de Goede ret = _FAIL; 2040554c0a3aSHans de Goede 2041554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_AUTO_LLT); 2042554c0a3aSHans de Goede val32 |= BIT_AUTO_INIT_LLT; 2043554c0a3aSHans de Goede rtw_write32(padapter, REG_AUTO_LLT, val32); 2044554c0a3aSHans de Goede 2045554c0a3aSHans de Goede start = jiffies; 2046554c0a3aSHans de Goede 2047554c0a3aSHans de Goede do { 2048554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_AUTO_LLT); 2049554c0a3aSHans de Goede if (!(val32 & BIT_AUTO_INIT_LLT)) { 2050554c0a3aSHans de Goede ret = _SUCCESS; 2051554c0a3aSHans de Goede break; 2052554c0a3aSHans de Goede } 2053554c0a3aSHans de Goede 2054554c0a3aSHans de Goede passing_time = jiffies_to_msecs(jiffies - start); 205504c35396SFabio Aiuto if (passing_time > 1000) 2056554c0a3aSHans de Goede break; 2057554c0a3aSHans de Goede 2058554c0a3aSHans de Goede msleep(1); 2059554c0a3aSHans de Goede } while (1); 2060554c0a3aSHans de Goede 2061554c0a3aSHans de Goede return ret; 2062554c0a3aSHans de Goede } 2063554c0a3aSHans de Goede 2064*1a0b06bfSFabio Aiuto static void Hal_GetChnlGroup8723B(u8 channel, u8 *group) 2065554c0a3aSHans de Goede { 2066*1a0b06bfSFabio Aiuto if (1 <= channel && channel <= 2) 2067*1a0b06bfSFabio Aiuto *group = 0; 2068*1a0b06bfSFabio Aiuto else if (3 <= channel && channel <= 5) 2069*1a0b06bfSFabio Aiuto *group = 1; 2070*1a0b06bfSFabio Aiuto else if (6 <= channel && channel <= 8) 2071*1a0b06bfSFabio Aiuto *group = 2; 2072*1a0b06bfSFabio Aiuto else if (9 <= channel && channel <= 11) 2073*1a0b06bfSFabio Aiuto *group = 3; 2074*1a0b06bfSFabio Aiuto else if (12 <= channel && channel <= 14) 2075*1a0b06bfSFabio Aiuto *group = 4; 2076554c0a3aSHans de Goede } 2077554c0a3aSHans de Goede 2078554c0a3aSHans de Goede void Hal_InitPGData(struct adapter *padapter, u8 *PROMContent) 2079554c0a3aSHans de Goede { 2080554c0a3aSHans de Goede struct eeprom_priv *pEEPROM = GET_EEPROM_EFUSE_PRIV(padapter); 2081554c0a3aSHans de Goede 20827036126aSHariprasad Kelam if (!pEEPROM->bautoload_fail_flag) { /* autoload OK. */ 2083554c0a3aSHans de Goede if (!pEEPROM->EepromOrEfuse) { 2084554c0a3aSHans de Goede /* Read EFUSE real map to shadow. */ 2085554c0a3aSHans de Goede EFUSE_ShadowMapUpdate(padapter, EFUSE_WIFI, false); 2086554c0a3aSHans de Goede memcpy((void *)PROMContent, (void *)pEEPROM->efuse_eeprom_data, HWSET_MAX_SIZE_8723B); 2087554c0a3aSHans de Goede } 2088554c0a3aSHans de Goede } else {/* autoload fail */ 20897036126aSHariprasad Kelam if (!pEEPROM->EepromOrEfuse) 2090554c0a3aSHans de Goede EFUSE_ShadowMapUpdate(padapter, EFUSE_WIFI, false); 2091554c0a3aSHans de Goede memcpy((void *)PROMContent, (void *)pEEPROM->efuse_eeprom_data, HWSET_MAX_SIZE_8723B); 2092554c0a3aSHans de Goede } 2093554c0a3aSHans de Goede } 2094554c0a3aSHans de Goede 2095554c0a3aSHans de Goede void Hal_EfuseParseIDCode(struct adapter *padapter, u8 *hwinfo) 2096554c0a3aSHans de Goede { 2097554c0a3aSHans de Goede struct eeprom_priv *pEEPROM = GET_EEPROM_EFUSE_PRIV(padapter); 2098554c0a3aSHans de Goede /* struct hal_com_data *pHalData = GET_HAL_DATA(padapter); */ 2099554c0a3aSHans de Goede u16 EEPROMId; 2100554c0a3aSHans de Goede 2101554c0a3aSHans de Goede 2102554c0a3aSHans de Goede /* Checl 0x8129 again for making sure autoload status!! */ 2103554c0a3aSHans de Goede EEPROMId = le16_to_cpu(*((__le16 *)hwinfo)); 2104554c0a3aSHans de Goede if (EEPROMId != RTL_EEPROM_ID) { 2105554c0a3aSHans de Goede pEEPROM->bautoload_fail_flag = true; 2106554c0a3aSHans de Goede } else 2107554c0a3aSHans de Goede pEEPROM->bautoload_fail_flag = false; 2108554c0a3aSHans de Goede } 2109554c0a3aSHans de Goede 2110554c0a3aSHans de Goede static void Hal_ReadPowerValueFromPROM_8723B( 2111554c0a3aSHans de Goede struct adapter *Adapter, 2112554c0a3aSHans de Goede struct TxPowerInfo24G *pwrInfo24G, 2113554c0a3aSHans de Goede u8 *PROMContent, 2114554c0a3aSHans de Goede bool AutoLoadFail 2115554c0a3aSHans de Goede ) 2116554c0a3aSHans de Goede { 2117554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(Adapter); 2118554c0a3aSHans de Goede u32 rfPath, eeAddr = EEPROM_TX_PWR_INX_8723B, group, TxCount = 0; 2119554c0a3aSHans de Goede 2120554c0a3aSHans de Goede memset(pwrInfo24G, 0, sizeof(struct TxPowerInfo24G)); 2121554c0a3aSHans de Goede 2122554c0a3aSHans de Goede if (0xFF == PROMContent[eeAddr+1]) 2123554c0a3aSHans de Goede AutoLoadFail = true; 2124554c0a3aSHans de Goede 2125554c0a3aSHans de Goede if (AutoLoadFail) { 2126554c0a3aSHans de Goede for (rfPath = 0; rfPath < MAX_RF_PATH; rfPath++) { 2127554c0a3aSHans de Goede /* 2.4G default value */ 2128554c0a3aSHans de Goede for (group = 0; group < MAX_CHNL_GROUP_24G; group++) { 2129554c0a3aSHans de Goede pwrInfo24G->IndexCCK_Base[rfPath][group] = EEPROM_DEFAULT_24G_INDEX; 2130554c0a3aSHans de Goede pwrInfo24G->IndexBW40_Base[rfPath][group] = EEPROM_DEFAULT_24G_INDEX; 2131554c0a3aSHans de Goede } 2132554c0a3aSHans de Goede 2133554c0a3aSHans de Goede for (TxCount = 0; TxCount < MAX_TX_COUNT; TxCount++) { 2134554c0a3aSHans de Goede if (TxCount == 0) { 2135554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][0] = EEPROM_DEFAULT_24G_HT20_DIFF; 2136554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][0] = EEPROM_DEFAULT_24G_OFDM_DIFF; 2137554c0a3aSHans de Goede } else { 2138554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2139554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2140554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2141554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2142554c0a3aSHans de Goede } 2143554c0a3aSHans de Goede } 2144554c0a3aSHans de Goede } 2145554c0a3aSHans de Goede 2146554c0a3aSHans de Goede return; 2147554c0a3aSHans de Goede } 2148554c0a3aSHans de Goede 2149554c0a3aSHans de Goede pHalData->bTXPowerDataReadFromEEPORM = true; /* YJ, move, 120316 */ 2150554c0a3aSHans de Goede 2151554c0a3aSHans de Goede for (rfPath = 0; rfPath < MAX_RF_PATH; rfPath++) { 2152554c0a3aSHans de Goede /* 2 2.4G default value */ 2153554c0a3aSHans de Goede for (group = 0; group < MAX_CHNL_GROUP_24G; group++) { 2154554c0a3aSHans de Goede pwrInfo24G->IndexCCK_Base[rfPath][group] = PROMContent[eeAddr++]; 2155554c0a3aSHans de Goede if (pwrInfo24G->IndexCCK_Base[rfPath][group] == 0xFF) 2156554c0a3aSHans de Goede pwrInfo24G->IndexCCK_Base[rfPath][group] = EEPROM_DEFAULT_24G_INDEX; 2157554c0a3aSHans de Goede } 2158554c0a3aSHans de Goede 2159554c0a3aSHans de Goede for (group = 0; group < MAX_CHNL_GROUP_24G-1; group++) { 2160554c0a3aSHans de Goede pwrInfo24G->IndexBW40_Base[rfPath][group] = PROMContent[eeAddr++]; 2161554c0a3aSHans de Goede if (pwrInfo24G->IndexBW40_Base[rfPath][group] == 0xFF) 2162554c0a3aSHans de Goede pwrInfo24G->IndexBW40_Base[rfPath][group] = EEPROM_DEFAULT_24G_INDEX; 2163554c0a3aSHans de Goede } 2164554c0a3aSHans de Goede 2165554c0a3aSHans de Goede for (TxCount = 0; TxCount < MAX_TX_COUNT; TxCount++) { 2166554c0a3aSHans de Goede if (TxCount == 0) { 2167554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] = 0; 2168554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2169554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = EEPROM_DEFAULT_24G_HT20_DIFF; 2170554c0a3aSHans de Goede else { 2171554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0xf0)>>4; 2172554c0a3aSHans de Goede if (pwrInfo24G->BW20_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2173554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] |= 0xF0; 2174554c0a3aSHans de Goede } 2175554c0a3aSHans de Goede 2176554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2177554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = EEPROM_DEFAULT_24G_OFDM_DIFF; 2178554c0a3aSHans de Goede else { 2179554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0x0f); 2180554c0a3aSHans de Goede if (pwrInfo24G->OFDM_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2181554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] |= 0xF0; 2182554c0a3aSHans de Goede } 2183554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] = 0; 2184554c0a3aSHans de Goede eeAddr++; 2185554c0a3aSHans de Goede } else { 2186554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2187554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2188554c0a3aSHans de Goede else { 2189554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0xf0)>>4; 2190554c0a3aSHans de Goede if (pwrInfo24G->BW40_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2191554c0a3aSHans de Goede pwrInfo24G->BW40_Diff[rfPath][TxCount] |= 0xF0; 2192554c0a3aSHans de Goede } 2193554c0a3aSHans de Goede 2194554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2195554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2196554c0a3aSHans de Goede else { 2197554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0x0f); 2198554c0a3aSHans de Goede if (pwrInfo24G->BW20_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2199554c0a3aSHans de Goede pwrInfo24G->BW20_Diff[rfPath][TxCount] |= 0xF0; 2200554c0a3aSHans de Goede } 2201554c0a3aSHans de Goede eeAddr++; 2202554c0a3aSHans de Goede 2203554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2204554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2205554c0a3aSHans de Goede else { 2206554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0xf0)>>4; 2207554c0a3aSHans de Goede if (pwrInfo24G->OFDM_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2208554c0a3aSHans de Goede pwrInfo24G->OFDM_Diff[rfPath][TxCount] |= 0xF0; 2209554c0a3aSHans de Goede } 2210554c0a3aSHans de Goede 2211554c0a3aSHans de Goede if (PROMContent[eeAddr] == 0xFF) 2212554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] = EEPROM_DEFAULT_DIFF; 2213554c0a3aSHans de Goede else { 2214554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] = (PROMContent[eeAddr]&0x0f); 2215554c0a3aSHans de Goede if (pwrInfo24G->CCK_Diff[rfPath][TxCount] & BIT3) /* 4bit sign number to 8 bit sign number */ 2216554c0a3aSHans de Goede pwrInfo24G->CCK_Diff[rfPath][TxCount] |= 0xF0; 2217554c0a3aSHans de Goede } 2218554c0a3aSHans de Goede eeAddr++; 2219554c0a3aSHans de Goede } 2220554c0a3aSHans de Goede } 2221554c0a3aSHans de Goede } 2222554c0a3aSHans de Goede } 2223554c0a3aSHans de Goede 2224554c0a3aSHans de Goede 2225554c0a3aSHans de Goede void Hal_EfuseParseTxPowerInfo_8723B( 2226554c0a3aSHans de Goede struct adapter *padapter, u8 *PROMContent, bool AutoLoadFail 2227554c0a3aSHans de Goede ) 2228554c0a3aSHans de Goede { 2229554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2230554c0a3aSHans de Goede struct TxPowerInfo24G pwrInfo24G; 2231554c0a3aSHans de Goede u8 rfPath, ch, TxCount = 1; 2232554c0a3aSHans de Goede 2233554c0a3aSHans de Goede Hal_ReadPowerValueFromPROM_8723B(padapter, &pwrInfo24G, PROMContent, AutoLoadFail); 2234554c0a3aSHans de Goede for (rfPath = 0 ; rfPath < MAX_RF_PATH ; rfPath++) { 2235554c0a3aSHans de Goede for (ch = 0 ; ch < CHANNEL_MAX_NUMBER; ch++) { 2236554c0a3aSHans de Goede u8 group = 0; 2237554c0a3aSHans de Goede 2238554c0a3aSHans de Goede Hal_GetChnlGroup8723B(ch+1, &group); 2239554c0a3aSHans de Goede 2240554c0a3aSHans de Goede if (ch == 14-1) { 2241554c0a3aSHans de Goede pHalData->Index24G_CCK_Base[rfPath][ch] = pwrInfo24G.IndexCCK_Base[rfPath][5]; 2242554c0a3aSHans de Goede pHalData->Index24G_BW40_Base[rfPath][ch] = pwrInfo24G.IndexBW40_Base[rfPath][group]; 2243554c0a3aSHans de Goede } else { 2244554c0a3aSHans de Goede pHalData->Index24G_CCK_Base[rfPath][ch] = pwrInfo24G.IndexCCK_Base[rfPath][group]; 2245554c0a3aSHans de Goede pHalData->Index24G_BW40_Base[rfPath][ch] = pwrInfo24G.IndexBW40_Base[rfPath][group]; 2246554c0a3aSHans de Goede } 2247554c0a3aSHans de Goede } 2248554c0a3aSHans de Goede 2249554c0a3aSHans de Goede for (TxCount = 0; TxCount < MAX_TX_COUNT; TxCount++) { 2250554c0a3aSHans de Goede pHalData->CCK_24G_Diff[rfPath][TxCount] = pwrInfo24G.CCK_Diff[rfPath][TxCount]; 2251554c0a3aSHans de Goede pHalData->OFDM_24G_Diff[rfPath][TxCount] = pwrInfo24G.OFDM_Diff[rfPath][TxCount]; 2252554c0a3aSHans de Goede pHalData->BW20_24G_Diff[rfPath][TxCount] = pwrInfo24G.BW20_Diff[rfPath][TxCount]; 2253554c0a3aSHans de Goede pHalData->BW40_24G_Diff[rfPath][TxCount] = pwrInfo24G.BW40_Diff[rfPath][TxCount]; 2254554c0a3aSHans de Goede } 2255554c0a3aSHans de Goede } 2256554c0a3aSHans de Goede 2257554c0a3aSHans de Goede /* 2010/10/19 MH Add Regulator recognize for CU. */ 2258554c0a3aSHans de Goede if (!AutoLoadFail) { 2259554c0a3aSHans de Goede pHalData->EEPROMRegulatory = (PROMContent[EEPROM_RF_BOARD_OPTION_8723B]&0x7); /* bit0~2 */ 2260554c0a3aSHans de Goede if (PROMContent[EEPROM_RF_BOARD_OPTION_8723B] == 0xFF) 2261554c0a3aSHans de Goede pHalData->EEPROMRegulatory = (EEPROM_DEFAULT_BOARD_OPTION&0x7); /* bit0~2 */ 2262554c0a3aSHans de Goede } else 2263554c0a3aSHans de Goede pHalData->EEPROMRegulatory = 0; 2264554c0a3aSHans de Goede } 2265554c0a3aSHans de Goede 2266554c0a3aSHans de Goede void Hal_EfuseParseBTCoexistInfo_8723B( 2267554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2268554c0a3aSHans de Goede ) 2269554c0a3aSHans de Goede { 2270554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2271554c0a3aSHans de Goede u8 tempval; 2272554c0a3aSHans de Goede u32 tmpu4; 2273554c0a3aSHans de Goede 2274554c0a3aSHans de Goede if (!AutoLoadFail) { 2275554c0a3aSHans de Goede tmpu4 = rtw_read32(padapter, REG_MULTI_FUNC_CTRL); 2276554c0a3aSHans de Goede if (tmpu4 & BT_FUNC_EN) 2277554c0a3aSHans de Goede pHalData->EEPROMBluetoothCoexist = true; 2278554c0a3aSHans de Goede else 2279554c0a3aSHans de Goede pHalData->EEPROMBluetoothCoexist = false; 2280554c0a3aSHans de Goede 2281554c0a3aSHans de Goede pHalData->EEPROMBluetoothType = BT_RTL8723B; 2282554c0a3aSHans de Goede 2283554c0a3aSHans de Goede tempval = hwinfo[EEPROM_RF_BT_SETTING_8723B]; 2284554c0a3aSHans de Goede if (tempval != 0xFF) { 2285554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = tempval & BIT(0); 2286554c0a3aSHans de Goede /* EFUSE_0xC3[6] == 0, S1(Main)-ODM_RF_PATH_A; */ 2287554c0a3aSHans de Goede /* EFUSE_0xC3[6] == 1, S0(Aux)-ODM_RF_PATH_B */ 2288554c0a3aSHans de Goede pHalData->ant_path = (tempval & BIT(6))?ODM_RF_PATH_B:ODM_RF_PATH_A; 2289554c0a3aSHans de Goede } else { 2290554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = Ant_x1; 2291554c0a3aSHans de Goede if (pHalData->PackageType == PACKAGE_QFN68) 2292554c0a3aSHans de Goede pHalData->ant_path = ODM_RF_PATH_B; 2293554c0a3aSHans de Goede else 2294554c0a3aSHans de Goede pHalData->ant_path = ODM_RF_PATH_A; 2295554c0a3aSHans de Goede } 2296554c0a3aSHans de Goede } else { 2297554c0a3aSHans de Goede pHalData->EEPROMBluetoothCoexist = false; 2298554c0a3aSHans de Goede pHalData->EEPROMBluetoothType = BT_RTL8723B; 2299554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = Ant_x1; 2300554c0a3aSHans de Goede pHalData->ant_path = ODM_RF_PATH_A; 2301554c0a3aSHans de Goede } 2302554c0a3aSHans de Goede 2303554c0a3aSHans de Goede if (padapter->registrypriv.ant_num > 0) { 2304554c0a3aSHans de Goede switch (padapter->registrypriv.ant_num) { 2305554c0a3aSHans de Goede case 1: 2306554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = Ant_x1; 2307554c0a3aSHans de Goede break; 2308554c0a3aSHans de Goede case 2: 2309554c0a3aSHans de Goede pHalData->EEPROMBluetoothAntNum = Ant_x2; 2310554c0a3aSHans de Goede break; 2311554c0a3aSHans de Goede default: 2312554c0a3aSHans de Goede break; 2313554c0a3aSHans de Goede } 2314554c0a3aSHans de Goede } 2315554c0a3aSHans de Goede 231653557351SNishka Dasgupta hal_btcoex_SetBTCoexist(padapter, pHalData->EEPROMBluetoothCoexist); 2317efa6b6c9SNishka Dasgupta hal_btcoex_SetChipType(padapter, pHalData->EEPROMBluetoothType); 2318db3592d9SNishka Dasgupta hal_btcoex_SetPgAntNum(padapter, pHalData->EEPROMBluetoothAntNum == Ant_x2 ? 2 : 1); 2319554c0a3aSHans de Goede if (pHalData->EEPROMBluetoothAntNum == Ant_x1) 2320b3a74e04SNishka Dasgupta hal_btcoex_SetSingleAntPath(padapter, pHalData->ant_path); 2321554c0a3aSHans de Goede } 2322554c0a3aSHans de Goede 2323554c0a3aSHans de Goede void Hal_EfuseParseEEPROMVer_8723B( 2324554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2325554c0a3aSHans de Goede ) 2326554c0a3aSHans de Goede { 2327554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2328554c0a3aSHans de Goede 2329554c0a3aSHans de Goede if (!AutoLoadFail) 2330554c0a3aSHans de Goede pHalData->EEPROMVersion = hwinfo[EEPROM_VERSION_8723B]; 2331554c0a3aSHans de Goede else 2332554c0a3aSHans de Goede pHalData->EEPROMVersion = 1; 2333554c0a3aSHans de Goede } 2334554c0a3aSHans de Goede 2335554c0a3aSHans de Goede 2336554c0a3aSHans de Goede 2337554c0a3aSHans de Goede void Hal_EfuseParsePackageType_8723B( 2338554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2339554c0a3aSHans de Goede ) 2340554c0a3aSHans de Goede { 2341554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2342554c0a3aSHans de Goede u8 package; 2343554c0a3aSHans de Goede u8 efuseContent; 2344554c0a3aSHans de Goede 2345554c0a3aSHans de Goede Efuse_PowerSwitch(padapter, false, true); 2346554c0a3aSHans de Goede efuse_OneByteRead(padapter, 0x1FB, &efuseContent, false); 2347554c0a3aSHans de Goede Efuse_PowerSwitch(padapter, false, false); 2348554c0a3aSHans de Goede 2349554c0a3aSHans de Goede package = efuseContent & 0x7; 2350554c0a3aSHans de Goede switch (package) { 2351554c0a3aSHans de Goede case 0x4: 2352554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_TFBGA79; 2353554c0a3aSHans de Goede break; 2354554c0a3aSHans de Goede case 0x5: 2355554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_TFBGA90; 2356554c0a3aSHans de Goede break; 2357554c0a3aSHans de Goede case 0x6: 2358554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_QFN68; 2359554c0a3aSHans de Goede break; 2360554c0a3aSHans de Goede case 0x7: 2361554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_TFBGA80; 2362554c0a3aSHans de Goede break; 2363554c0a3aSHans de Goede 2364554c0a3aSHans de Goede default: 2365554c0a3aSHans de Goede pHalData->PackageType = PACKAGE_DEFAULT; 2366554c0a3aSHans de Goede break; 2367554c0a3aSHans de Goede } 2368554c0a3aSHans de Goede } 2369554c0a3aSHans de Goede 2370554c0a3aSHans de Goede 2371554c0a3aSHans de Goede void Hal_EfuseParseVoltage_8723B( 2372554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2373554c0a3aSHans de Goede ) 2374554c0a3aSHans de Goede { 2375554c0a3aSHans de Goede struct eeprom_priv *pEEPROM = GET_EEPROM_EFUSE_PRIV(padapter); 2376554c0a3aSHans de Goede 2377554c0a3aSHans de Goede /* memcpy(pEEPROM->adjuseVoltageVal, &hwinfo[EEPROM_Voltage_ADDR_8723B], 1); */ 2378554c0a3aSHans de Goede pEEPROM->adjuseVoltageVal = (hwinfo[EEPROM_Voltage_ADDR_8723B] & 0xf0) >> 4; 2379554c0a3aSHans de Goede } 2380554c0a3aSHans de Goede 2381554c0a3aSHans de Goede void Hal_EfuseParseChnlPlan_8723B( 2382554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2383554c0a3aSHans de Goede ) 2384554c0a3aSHans de Goede { 2385554c0a3aSHans de Goede padapter->mlmepriv.ChannelPlan = hal_com_config_channel_plan( 2386554c0a3aSHans de Goede padapter, 2387554c0a3aSHans de Goede hwinfo ? hwinfo[EEPROM_ChannelPlan_8723B] : 0xFF, 2388554c0a3aSHans de Goede padapter->registrypriv.channel_plan, 2389554c0a3aSHans de Goede RT_CHANNEL_DOMAIN_WORLD_NULL, 2390554c0a3aSHans de Goede AutoLoadFail 2391554c0a3aSHans de Goede ); 2392554c0a3aSHans de Goede 2393554c0a3aSHans de Goede Hal_ChannelPlanToRegulation(padapter, padapter->mlmepriv.ChannelPlan); 2394554c0a3aSHans de Goede } 2395554c0a3aSHans de Goede 2396554c0a3aSHans de Goede void Hal_EfuseParseCustomerID_8723B( 2397554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2398554c0a3aSHans de Goede ) 2399554c0a3aSHans de Goede { 2400554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2401554c0a3aSHans de Goede 2402554c0a3aSHans de Goede if (!AutoLoadFail) 2403554c0a3aSHans de Goede pHalData->EEPROMCustomerID = hwinfo[EEPROM_CustomID_8723B]; 2404554c0a3aSHans de Goede else 2405554c0a3aSHans de Goede pHalData->EEPROMCustomerID = 0; 2406554c0a3aSHans de Goede } 2407554c0a3aSHans de Goede 2408554c0a3aSHans de Goede void Hal_EfuseParseAntennaDiversity_8723B( 2409554c0a3aSHans de Goede struct adapter *padapter, 2410554c0a3aSHans de Goede u8 *hwinfo, 2411554c0a3aSHans de Goede bool AutoLoadFail 2412554c0a3aSHans de Goede ) 2413554c0a3aSHans de Goede { 2414554c0a3aSHans de Goede } 2415554c0a3aSHans de Goede 2416554c0a3aSHans de Goede void Hal_EfuseParseXtal_8723B( 2417554c0a3aSHans de Goede struct adapter *padapter, u8 *hwinfo, bool AutoLoadFail 2418554c0a3aSHans de Goede ) 2419554c0a3aSHans de Goede { 2420554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2421554c0a3aSHans de Goede 2422554c0a3aSHans de Goede if (!AutoLoadFail) { 2423554c0a3aSHans de Goede pHalData->CrystalCap = hwinfo[EEPROM_XTAL_8723B]; 2424554c0a3aSHans de Goede if (pHalData->CrystalCap == 0xFF) 2425554c0a3aSHans de Goede pHalData->CrystalCap = EEPROM_Default_CrystalCap_8723B; /* what value should 8812 set? */ 2426554c0a3aSHans de Goede } else 2427554c0a3aSHans de Goede pHalData->CrystalCap = EEPROM_Default_CrystalCap_8723B; 2428554c0a3aSHans de Goede } 2429554c0a3aSHans de Goede 2430554c0a3aSHans de Goede 2431554c0a3aSHans de Goede void Hal_EfuseParseThermalMeter_8723B( 2432554c0a3aSHans de Goede struct adapter *padapter, u8 *PROMContent, u8 AutoLoadFail 2433554c0a3aSHans de Goede ) 2434554c0a3aSHans de Goede { 2435554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 2436554c0a3aSHans de Goede 2437554c0a3aSHans de Goede /* */ 2438554c0a3aSHans de Goede /* ThermalMeter from EEPROM */ 2439554c0a3aSHans de Goede /* */ 24407036126aSHariprasad Kelam if (!AutoLoadFail) 2441554c0a3aSHans de Goede pHalData->EEPROMThermalMeter = PROMContent[EEPROM_THERMAL_METER_8723B]; 2442554c0a3aSHans de Goede else 2443554c0a3aSHans de Goede pHalData->EEPROMThermalMeter = EEPROM_Default_ThermalMeter_8723B; 2444554c0a3aSHans de Goede 24457036126aSHariprasad Kelam if ((pHalData->EEPROMThermalMeter == 0xff) || AutoLoadFail) { 2446554c0a3aSHans de Goede pHalData->bAPKThermalMeterIgnore = true; 2447554c0a3aSHans de Goede pHalData->EEPROMThermalMeter = EEPROM_Default_ThermalMeter_8723B; 2448554c0a3aSHans de Goede } 2449554c0a3aSHans de Goede } 2450554c0a3aSHans de Goede 2451554c0a3aSHans de Goede 2452554c0a3aSHans de Goede void Hal_ReadRFGainOffset( 2453554c0a3aSHans de Goede struct adapter *Adapter, u8 *PROMContent, bool AutoloadFail 2454554c0a3aSHans de Goede ) 2455554c0a3aSHans de Goede { 2456554c0a3aSHans de Goede /* */ 2457554c0a3aSHans de Goede /* BB_RF Gain Offset from EEPROM */ 2458554c0a3aSHans de Goede /* */ 2459554c0a3aSHans de Goede 2460554c0a3aSHans de Goede if (!AutoloadFail) { 2461554c0a3aSHans de Goede Adapter->eeprompriv.EEPROMRFGainOffset = PROMContent[EEPROM_RF_GAIN_OFFSET]; 2462554c0a3aSHans de Goede Adapter->eeprompriv.EEPROMRFGainVal = EFUSE_Read1Byte(Adapter, EEPROM_RF_GAIN_VAL); 2463554c0a3aSHans de Goede } else { 2464554c0a3aSHans de Goede Adapter->eeprompriv.EEPROMRFGainOffset = 0; 2465554c0a3aSHans de Goede Adapter->eeprompriv.EEPROMRFGainVal = 0xFF; 2466554c0a3aSHans de Goede } 2467554c0a3aSHans de Goede } 2468554c0a3aSHans de Goede 2469554c0a3aSHans de Goede u8 BWMapping_8723B(struct adapter *Adapter, struct pkt_attrib *pattrib) 2470554c0a3aSHans de Goede { 2471554c0a3aSHans de Goede u8 BWSettingOfDesc = 0; 2472554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(Adapter); 2473554c0a3aSHans de Goede 247433137187SFabio Aiuto if (pHalData->CurrentChannelBW == CHANNEL_WIDTH_40) { 247533137187SFabio Aiuto if (pattrib->bwmode == CHANNEL_WIDTH_40) 2476554c0a3aSHans de Goede BWSettingOfDesc = 1; 2477554c0a3aSHans de Goede else 2478554c0a3aSHans de Goede BWSettingOfDesc = 0; 2479554c0a3aSHans de Goede } else 2480554c0a3aSHans de Goede BWSettingOfDesc = 0; 2481554c0a3aSHans de Goede 2482554c0a3aSHans de Goede /* if (pTcb->bBTTxPacket) */ 2483554c0a3aSHans de Goede /* BWSettingOfDesc = 0; */ 2484554c0a3aSHans de Goede 2485554c0a3aSHans de Goede return BWSettingOfDesc; 2486554c0a3aSHans de Goede } 2487554c0a3aSHans de Goede 2488554c0a3aSHans de Goede u8 SCMapping_8723B(struct adapter *Adapter, struct pkt_attrib *pattrib) 2489554c0a3aSHans de Goede { 2490554c0a3aSHans de Goede u8 SCSettingOfDesc = 0; 2491554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(Adapter); 2492554c0a3aSHans de Goede 249333137187SFabio Aiuto if (pHalData->CurrentChannelBW == CHANNEL_WIDTH_40) { 2494554c0a3aSHans de Goede if (pattrib->bwmode == CHANNEL_WIDTH_40) { 24957d5fd85eSFabio Aiuto SCSettingOfDesc = HT_DATA_SC_DONOT_CARE; 2496554c0a3aSHans de Goede } else if (pattrib->bwmode == CHANNEL_WIDTH_20) { 2497554c0a3aSHans de Goede if (pHalData->nCur40MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_UPPER) { 24987d5fd85eSFabio Aiuto SCSettingOfDesc = HT_DATA_SC_20_UPPER_OF_40MHZ; 2499554c0a3aSHans de Goede } else if (pHalData->nCur40MhzPrimeSC == HAL_PRIME_CHNL_OFFSET_LOWER) { 25007d5fd85eSFabio Aiuto SCSettingOfDesc = HT_DATA_SC_20_LOWER_OF_40MHZ; 2501554c0a3aSHans de Goede } else { 25027d5fd85eSFabio Aiuto SCSettingOfDesc = HT_DATA_SC_DONOT_CARE; 2503554c0a3aSHans de Goede } 2504554c0a3aSHans de Goede } 2505554c0a3aSHans de Goede } else { 25067d5fd85eSFabio Aiuto SCSettingOfDesc = HT_DATA_SC_DONOT_CARE; 2507554c0a3aSHans de Goede } 2508554c0a3aSHans de Goede 2509554c0a3aSHans de Goede return SCSettingOfDesc; 2510554c0a3aSHans de Goede } 2511554c0a3aSHans de Goede 2512554c0a3aSHans de Goede static void rtl8723b_cal_txdesc_chksum(struct tx_desc *ptxdesc) 2513554c0a3aSHans de Goede { 2514554c0a3aSHans de Goede u16 *usPtr = (u16 *)ptxdesc; 2515554c0a3aSHans de Goede u32 count; 2516554c0a3aSHans de Goede u32 index; 2517554c0a3aSHans de Goede u16 checksum = 0; 2518554c0a3aSHans de Goede 2519554c0a3aSHans de Goede 2520554c0a3aSHans de Goede /* Clear first */ 2521554c0a3aSHans de Goede ptxdesc->txdw7 &= cpu_to_le32(0xffff0000); 2522554c0a3aSHans de Goede 2523554c0a3aSHans de Goede /* checksume is always calculated by first 32 bytes, */ 2524554c0a3aSHans de Goede /* and it doesn't depend on TX DESC length. */ 2525554c0a3aSHans de Goede /* Thomas, Lucas@SD4, 20130515 */ 2526554c0a3aSHans de Goede count = 16; 2527554c0a3aSHans de Goede 2528554c0a3aSHans de Goede for (index = 0; index < count; index++) { 2529554c0a3aSHans de Goede checksum |= le16_to_cpu(*(__le16 *)(usPtr + index)); 2530554c0a3aSHans de Goede } 2531554c0a3aSHans de Goede 2532554c0a3aSHans de Goede ptxdesc->txdw7 |= cpu_to_le32(checksum & 0x0000ffff); 2533554c0a3aSHans de Goede } 2534554c0a3aSHans de Goede 2535554c0a3aSHans de Goede static u8 fill_txdesc_sectype(struct pkt_attrib *pattrib) 2536554c0a3aSHans de Goede { 2537554c0a3aSHans de Goede u8 sectype = 0; 2538554c0a3aSHans de Goede if ((pattrib->encrypt > 0) && !pattrib->bswenc) { 2539554c0a3aSHans de Goede switch (pattrib->encrypt) { 2540554c0a3aSHans de Goede /* SEC_TYPE */ 2541554c0a3aSHans de Goede case _WEP40_: 2542554c0a3aSHans de Goede case _WEP104_: 2543554c0a3aSHans de Goede case _TKIP_: 2544554c0a3aSHans de Goede case _TKIP_WTMIC_: 2545554c0a3aSHans de Goede sectype = 1; 2546554c0a3aSHans de Goede break; 2547554c0a3aSHans de Goede 2548554c0a3aSHans de Goede case _AES_: 2549554c0a3aSHans de Goede sectype = 3; 2550554c0a3aSHans de Goede break; 2551554c0a3aSHans de Goede 2552554c0a3aSHans de Goede case _NO_PRIVACY_: 2553554c0a3aSHans de Goede default: 2554554c0a3aSHans de Goede break; 2555554c0a3aSHans de Goede } 2556554c0a3aSHans de Goede } 2557554c0a3aSHans de Goede return sectype; 2558554c0a3aSHans de Goede } 2559554c0a3aSHans de Goede 2560a85d5137SMarco Cesati static void fill_txdesc_vcs_8723b(struct adapter *padapter, struct pkt_attrib *pattrib, struct txdesc_8723b *ptxdesc) 2561554c0a3aSHans de Goede { 2562554c0a3aSHans de Goede if (pattrib->vcs_mode) { 2563554c0a3aSHans de Goede switch (pattrib->vcs_mode) { 2564554c0a3aSHans de Goede case RTS_CTS: 2565554c0a3aSHans de Goede ptxdesc->rtsen = 1; 2566554c0a3aSHans de Goede /* ENABLE HW RTS */ 2567554c0a3aSHans de Goede ptxdesc->hw_rts_en = 1; 2568554c0a3aSHans de Goede break; 2569554c0a3aSHans de Goede 2570554c0a3aSHans de Goede case CTS_TO_SELF: 2571554c0a3aSHans de Goede ptxdesc->cts2self = 1; 2572554c0a3aSHans de Goede break; 2573554c0a3aSHans de Goede 2574554c0a3aSHans de Goede case NONE_VCS: 2575554c0a3aSHans de Goede default: 2576554c0a3aSHans de Goede break; 2577554c0a3aSHans de Goede } 2578554c0a3aSHans de Goede 2579554c0a3aSHans de Goede ptxdesc->rtsrate = 8; /* RTS Rate =24M */ 2580554c0a3aSHans de Goede ptxdesc->rts_ratefb_lmt = 0xF; 2581554c0a3aSHans de Goede 2582554c0a3aSHans de Goede if (padapter->mlmeextpriv.mlmext_info.preamble_mode == PREAMBLE_SHORT) 2583554c0a3aSHans de Goede ptxdesc->rts_short = 1; 2584554c0a3aSHans de Goede 2585554c0a3aSHans de Goede /* Set RTS BW */ 2586554c0a3aSHans de Goede if (pattrib->ht_en) 2587554c0a3aSHans de Goede ptxdesc->rts_sc = SCMapping_8723B(padapter, pattrib); 2588554c0a3aSHans de Goede } 2589554c0a3aSHans de Goede } 2590554c0a3aSHans de Goede 2591a85d5137SMarco Cesati static void fill_txdesc_phy_8723b(struct adapter *padapter, struct pkt_attrib *pattrib, struct txdesc_8723b *ptxdesc) 2592554c0a3aSHans de Goede { 2593554c0a3aSHans de Goede if (pattrib->ht_en) { 2594554c0a3aSHans de Goede ptxdesc->data_bw = BWMapping_8723B(padapter, pattrib); 2595554c0a3aSHans de Goede 2596554c0a3aSHans de Goede ptxdesc->data_sc = SCMapping_8723B(padapter, pattrib); 2597554c0a3aSHans de Goede } 2598554c0a3aSHans de Goede } 2599554c0a3aSHans de Goede 2600554c0a3aSHans de Goede static void rtl8723b_fill_default_txdesc( 2601554c0a3aSHans de Goede struct xmit_frame *pxmitframe, u8 *pbuf 2602554c0a3aSHans de Goede ) 2603554c0a3aSHans de Goede { 2604554c0a3aSHans de Goede struct adapter *padapter; 2605554c0a3aSHans de Goede struct hal_com_data *pHalData; 2606554c0a3aSHans de Goede struct mlme_ext_priv *pmlmeext; 2607554c0a3aSHans de Goede struct mlme_ext_info *pmlmeinfo; 2608554c0a3aSHans de Goede struct pkt_attrib *pattrib; 2609a85d5137SMarco Cesati struct txdesc_8723b *ptxdesc; 2610554c0a3aSHans de Goede s32 bmcst; 2611554c0a3aSHans de Goede 2612554c0a3aSHans de Goede memset(pbuf, 0, TXDESC_SIZE); 2613554c0a3aSHans de Goede 2614554c0a3aSHans de Goede padapter = pxmitframe->padapter; 2615554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 2616554c0a3aSHans de Goede pmlmeext = &padapter->mlmeextpriv; 2617554c0a3aSHans de Goede pmlmeinfo = &(pmlmeext->mlmext_info); 2618554c0a3aSHans de Goede 2619554c0a3aSHans de Goede pattrib = &pxmitframe->attrib; 2620554c0a3aSHans de Goede bmcst = IS_MCAST(pattrib->ra); 2621554c0a3aSHans de Goede 2622a85d5137SMarco Cesati ptxdesc = (struct txdesc_8723b *)pbuf; 2623554c0a3aSHans de Goede 2624554c0a3aSHans de Goede if (pxmitframe->frame_tag == DATA_FRAMETAG) { 2625554c0a3aSHans de Goede u8 drv_userate = 0; 2626554c0a3aSHans de Goede 2627554c0a3aSHans de Goede ptxdesc->macid = pattrib->mac_id; /* CAM_ID(MAC_ID) */ 2628554c0a3aSHans de Goede ptxdesc->rate_id = pattrib->raid; 2629554c0a3aSHans de Goede ptxdesc->qsel = pattrib->qsel; 2630554c0a3aSHans de Goede ptxdesc->seq = pattrib->seqnum; 2631554c0a3aSHans de Goede 2632554c0a3aSHans de Goede ptxdesc->sectype = fill_txdesc_sectype(pattrib); 2633554c0a3aSHans de Goede fill_txdesc_vcs_8723b(padapter, pattrib, ptxdesc); 2634554c0a3aSHans de Goede 2635554c0a3aSHans de Goede if (pattrib->icmp_pkt == 1 && padapter->registrypriv.wifi_spec == 1) 2636554c0a3aSHans de Goede drv_userate = 1; 2637554c0a3aSHans de Goede 2638554c0a3aSHans de Goede if ( 2639554c0a3aSHans de Goede (pattrib->ether_type != 0x888e) && 2640554c0a3aSHans de Goede (pattrib->ether_type != 0x0806) && 2641554c0a3aSHans de Goede (pattrib->ether_type != 0x88B4) && 2642554c0a3aSHans de Goede (pattrib->dhcp_pkt != 1) && 2643554c0a3aSHans de Goede (drv_userate != 1) 2644554c0a3aSHans de Goede ) { 2645554c0a3aSHans de Goede /* Non EAP & ARP & DHCP type data packet */ 2646554c0a3aSHans de Goede 26477036126aSHariprasad Kelam if (pattrib->ampdu_en) { 2648554c0a3aSHans de Goede ptxdesc->agg_en = 1; /* AGG EN */ 2649554c0a3aSHans de Goede ptxdesc->max_agg_num = 0x1f; 2650554c0a3aSHans de Goede ptxdesc->ampdu_density = pattrib->ampdu_spacing; 2651554c0a3aSHans de Goede } else 2652554c0a3aSHans de Goede ptxdesc->bk = 1; /* AGG BK */ 2653554c0a3aSHans de Goede 2654554c0a3aSHans de Goede fill_txdesc_phy_8723b(padapter, pattrib, ptxdesc); 2655554c0a3aSHans de Goede 2656554c0a3aSHans de Goede ptxdesc->data_ratefb_lmt = 0x1F; 2657554c0a3aSHans de Goede 26587036126aSHariprasad Kelam if (!pHalData->fw_ractrl) { 2659554c0a3aSHans de Goede ptxdesc->userate = 1; 2660554c0a3aSHans de Goede 2661554c0a3aSHans de Goede if (pHalData->dmpriv.INIDATA_RATE[pattrib->mac_id] & BIT(7)) 2662554c0a3aSHans de Goede ptxdesc->data_short = 1; 2663554c0a3aSHans de Goede 2664554c0a3aSHans de Goede ptxdesc->datarate = pHalData->dmpriv.INIDATA_RATE[pattrib->mac_id] & 0x7F; 2665554c0a3aSHans de Goede } 2666554c0a3aSHans de Goede 2667554c0a3aSHans de Goede if (padapter->fix_rate != 0xFF) { /* modify data rate by iwpriv */ 2668554c0a3aSHans de Goede ptxdesc->userate = 1; 2669554c0a3aSHans de Goede if (padapter->fix_rate & BIT(7)) 2670554c0a3aSHans de Goede ptxdesc->data_short = 1; 2671554c0a3aSHans de Goede 2672554c0a3aSHans de Goede ptxdesc->datarate = (padapter->fix_rate & 0x7F); 2673554c0a3aSHans de Goede ptxdesc->disdatafb = 1; 2674554c0a3aSHans de Goede } 2675554c0a3aSHans de Goede 2676554c0a3aSHans de Goede if (pattrib->ldpc) 2677554c0a3aSHans de Goede ptxdesc->data_ldpc = 1; 2678554c0a3aSHans de Goede if (pattrib->stbc) 2679554c0a3aSHans de Goede ptxdesc->data_stbc = 1; 2680554c0a3aSHans de Goede } else { 2681554c0a3aSHans de Goede /* EAP data packet and ARP packet. */ 2682554c0a3aSHans de Goede /* Use the 1M data rate to send the EAP/ARP packet. */ 2683554c0a3aSHans de Goede /* This will maybe make the handshake smooth. */ 2684554c0a3aSHans de Goede 2685554c0a3aSHans de Goede ptxdesc->bk = 1; /* AGG BK */ 2686554c0a3aSHans de Goede ptxdesc->userate = 1; /* driver uses rate */ 2687554c0a3aSHans de Goede if (pmlmeinfo->preamble_mode == PREAMBLE_SHORT) 2688554c0a3aSHans de Goede ptxdesc->data_short = 1;/* DATA_SHORT */ 2689554c0a3aSHans de Goede ptxdesc->datarate = MRateToHwRate(pmlmeext->tx_rate); 2690554c0a3aSHans de Goede } 2691554c0a3aSHans de Goede 2692554c0a3aSHans de Goede ptxdesc->usb_txagg_num = pxmitframe->agg_num; 2693554c0a3aSHans de Goede } else if (pxmitframe->frame_tag == MGNT_FRAMETAG) { 2694554c0a3aSHans de Goede ptxdesc->macid = pattrib->mac_id; /* CAM_ID(MAC_ID) */ 2695554c0a3aSHans de Goede ptxdesc->qsel = pattrib->qsel; 2696554c0a3aSHans de Goede ptxdesc->rate_id = pattrib->raid; /* Rate ID */ 2697554c0a3aSHans de Goede ptxdesc->seq = pattrib->seqnum; 2698554c0a3aSHans de Goede ptxdesc->userate = 1; /* driver uses rate, 1M */ 2699554c0a3aSHans de Goede 2700554c0a3aSHans de Goede ptxdesc->mbssid = pattrib->mbssid & 0xF; 2701554c0a3aSHans de Goede 2702554c0a3aSHans de Goede ptxdesc->rty_lmt_en = 1; /* retry limit enable */ 27037036126aSHariprasad Kelam if (pattrib->retry_ctrl) { 2704554c0a3aSHans de Goede ptxdesc->data_rt_lmt = 6; 2705554c0a3aSHans de Goede } else { 2706554c0a3aSHans de Goede ptxdesc->data_rt_lmt = 12; 2707554c0a3aSHans de Goede } 2708554c0a3aSHans de Goede 2709554c0a3aSHans de Goede ptxdesc->datarate = MRateToHwRate(pmlmeext->tx_rate); 2710554c0a3aSHans de Goede 2711554c0a3aSHans de Goede /* CCX-TXRPT ack for xmit mgmt frames. */ 2712554c0a3aSHans de Goede if (pxmitframe->ack_report) { 2713554c0a3aSHans de Goede ptxdesc->spe_rpt = 1; 2714554c0a3aSHans de Goede ptxdesc->sw_define = (u8)(GET_PRIMARY_ADAPTER(padapter)->xmitpriv.seq_no); 2715554c0a3aSHans de Goede } 2716554c0a3aSHans de Goede } else { 2717554c0a3aSHans de Goede ptxdesc->macid = pattrib->mac_id; /* CAM_ID(MAC_ID) */ 2718554c0a3aSHans de Goede ptxdesc->rate_id = pattrib->raid; /* Rate ID */ 2719554c0a3aSHans de Goede ptxdesc->qsel = pattrib->qsel; 2720554c0a3aSHans de Goede ptxdesc->seq = pattrib->seqnum; 2721554c0a3aSHans de Goede ptxdesc->userate = 1; /* driver uses rate */ 2722554c0a3aSHans de Goede ptxdesc->datarate = MRateToHwRate(pmlmeext->tx_rate); 2723554c0a3aSHans de Goede } 2724554c0a3aSHans de Goede 2725554c0a3aSHans de Goede ptxdesc->pktlen = pattrib->last_txcmdsz; 2726554c0a3aSHans de Goede ptxdesc->offset = TXDESC_SIZE + OFFSET_SZ; 2727554c0a3aSHans de Goede 2728554c0a3aSHans de Goede if (bmcst) 2729554c0a3aSHans de Goede ptxdesc->bmc = 1; 2730554c0a3aSHans de Goede 27314d17363dSAndreas Hellmich /* 2009.11.05. tynli_test. Suggested by SD4 Filen for FW LPS. 27324d17363dSAndreas Hellmich * (1) The sequence number of each non-Qos frame / broadcast / 27334d17363dSAndreas Hellmich * multicast / mgnt frame should be controlled by Hw because Fw 27344d17363dSAndreas Hellmich * will also send null data which we cannot control when Fw LPS 27354d17363dSAndreas Hellmich * enable. 27364d17363dSAndreas Hellmich * --> default enable non-Qos data sequense number. 2010.06.23. 27374d17363dSAndreas Hellmich * by tynli. 27384d17363dSAndreas Hellmich * (2) Enable HW SEQ control for beacon packet, because we use 27394d17363dSAndreas Hellmich * Hw beacon. 27404d17363dSAndreas Hellmich * (3) Use HW Qos SEQ to control the seq num of Ext port non-Qos 27414d17363dSAndreas Hellmich * packets. 27424d17363dSAndreas Hellmich * 2010.06.23. Added by tynli. 27434d17363dSAndreas Hellmich */ 2744554c0a3aSHans de Goede if (!pattrib->qos_en) /* Hw set sequence number */ 2745554c0a3aSHans de Goede ptxdesc->en_hwseq = 1; /* HWSEQ_EN */ 2746554c0a3aSHans de Goede } 2747554c0a3aSHans de Goede 27484d17363dSAndreas Hellmich /* Description: 2749554c0a3aSHans de Goede * 2750554c0a3aSHans de Goede * Parameters: 2751554c0a3aSHans de Goede * pxmitframe xmitframe 2752554c0a3aSHans de Goede * pbuf where to fill tx desc 2753554c0a3aSHans de Goede */ 2754554c0a3aSHans de Goede void rtl8723b_update_txdesc(struct xmit_frame *pxmitframe, u8 *pbuf) 2755554c0a3aSHans de Goede { 2756554c0a3aSHans de Goede struct tx_desc *pdesc; 2757554c0a3aSHans de Goede 2758554c0a3aSHans de Goede rtl8723b_fill_default_txdesc(pxmitframe, pbuf); 2759554c0a3aSHans de Goede 2760554c0a3aSHans de Goede pdesc = (struct tx_desc *)pbuf; 2761554c0a3aSHans de Goede pdesc->txdw0 = pdesc->txdw0; 2762554c0a3aSHans de Goede pdesc->txdw1 = pdesc->txdw1; 2763554c0a3aSHans de Goede pdesc->txdw2 = pdesc->txdw2; 2764554c0a3aSHans de Goede pdesc->txdw3 = pdesc->txdw3; 2765554c0a3aSHans de Goede pdesc->txdw4 = pdesc->txdw4; 2766554c0a3aSHans de Goede pdesc->txdw5 = pdesc->txdw5; 2767554c0a3aSHans de Goede pdesc->txdw6 = pdesc->txdw6; 2768554c0a3aSHans de Goede pdesc->txdw7 = pdesc->txdw7; 2769554c0a3aSHans de Goede pdesc->txdw8 = pdesc->txdw8; 2770554c0a3aSHans de Goede pdesc->txdw9 = pdesc->txdw9; 2771554c0a3aSHans de Goede 2772554c0a3aSHans de Goede rtl8723b_cal_txdesc_chksum(pdesc); 2773554c0a3aSHans de Goede } 2774554c0a3aSHans de Goede 2775554c0a3aSHans de Goede /* */ 2776554c0a3aSHans de Goede /* Description: In normal chip, we should send some packet to Hw which will be used by Fw */ 2777554c0a3aSHans de Goede /* in FW LPS mode. The function is to fill the Tx descriptor of this packets, then */ 2778554c0a3aSHans de Goede /* Fw can tell Hw to send these packet derectly. */ 2779554c0a3aSHans de Goede /* Added by tynli. 2009.10.15. */ 2780554c0a3aSHans de Goede /* */ 2781554c0a3aSHans de Goede /* type1:pspoll, type2:null */ 2782554c0a3aSHans de Goede void rtl8723b_fill_fake_txdesc( 2783554c0a3aSHans de Goede struct adapter *padapter, 2784554c0a3aSHans de Goede u8 *pDesc, 2785554c0a3aSHans de Goede u32 BufferLen, 2786554c0a3aSHans de Goede u8 IsPsPoll, 2787554c0a3aSHans de Goede u8 IsBTQosNull, 2788554c0a3aSHans de Goede u8 bDataFrame 2789554c0a3aSHans de Goede ) 2790554c0a3aSHans de Goede { 2791554c0a3aSHans de Goede /* Clear all status */ 2792554c0a3aSHans de Goede memset(pDesc, 0, TXDESC_SIZE); 2793554c0a3aSHans de Goede 2794554c0a3aSHans de Goede SET_TX_DESC_FIRST_SEG_8723B(pDesc, 1); /* bFirstSeg; */ 2795554c0a3aSHans de Goede SET_TX_DESC_LAST_SEG_8723B(pDesc, 1); /* bLastSeg; */ 2796554c0a3aSHans de Goede 2797554c0a3aSHans de Goede SET_TX_DESC_OFFSET_8723B(pDesc, 0x28); /* Offset = 32 */ 2798554c0a3aSHans de Goede 2799554c0a3aSHans de Goede SET_TX_DESC_PKT_SIZE_8723B(pDesc, BufferLen); /* Buffer size + command header */ 2800554c0a3aSHans de Goede SET_TX_DESC_QUEUE_SEL_8723B(pDesc, QSLT_MGNT); /* Fixed queue of Mgnt queue */ 2801554c0a3aSHans de Goede 2802554c0a3aSHans de Goede /* Set NAVUSEHDR to prevent Ps-poll AId filed to be changed to error vlaue by Hw. */ 28037036126aSHariprasad Kelam if (IsPsPoll) { 2804554c0a3aSHans de Goede SET_TX_DESC_NAV_USE_HDR_8723B(pDesc, 1); 2805554c0a3aSHans de Goede } else { 2806554c0a3aSHans de Goede SET_TX_DESC_HWSEQ_EN_8723B(pDesc, 1); /* Hw set sequence number */ 2807554c0a3aSHans de Goede SET_TX_DESC_HWSEQ_SEL_8723B(pDesc, 0); 2808554c0a3aSHans de Goede } 2809554c0a3aSHans de Goede 28107036126aSHariprasad Kelam if (IsBTQosNull) { 2811554c0a3aSHans de Goede SET_TX_DESC_BT_INT_8723B(pDesc, 1); 2812554c0a3aSHans de Goede } 2813554c0a3aSHans de Goede 2814554c0a3aSHans de Goede SET_TX_DESC_USE_RATE_8723B(pDesc, 1); /* use data rate which is set by Sw */ 2815554c0a3aSHans de Goede SET_TX_DESC_OWN_8723B((u8 *)pDesc, 1); 2816554c0a3aSHans de Goede 2817554c0a3aSHans de Goede SET_TX_DESC_TX_RATE_8723B(pDesc, DESC8723B_RATE1M); 2818554c0a3aSHans de Goede 2819554c0a3aSHans de Goede /* */ 2820554c0a3aSHans de Goede /* Encrypt the data frame if under security mode excepct null data. Suggested by CCW. */ 2821554c0a3aSHans de Goede /* */ 28227036126aSHariprasad Kelam if (bDataFrame) { 2823554c0a3aSHans de Goede u32 EncAlg; 2824554c0a3aSHans de Goede 2825554c0a3aSHans de Goede EncAlg = padapter->securitypriv.dot11PrivacyAlgrthm; 2826554c0a3aSHans de Goede switch (EncAlg) { 2827554c0a3aSHans de Goede case _NO_PRIVACY_: 2828554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x0); 2829554c0a3aSHans de Goede break; 2830554c0a3aSHans de Goede case _WEP40_: 2831554c0a3aSHans de Goede case _WEP104_: 2832554c0a3aSHans de Goede case _TKIP_: 2833554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x1); 2834554c0a3aSHans de Goede break; 2835554c0a3aSHans de Goede case _SMS4_: 2836554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x2); 2837554c0a3aSHans de Goede break; 2838554c0a3aSHans de Goede case _AES_: 2839554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x3); 2840554c0a3aSHans de Goede break; 2841554c0a3aSHans de Goede default: 2842554c0a3aSHans de Goede SET_TX_DESC_SEC_TYPE_8723B(pDesc, 0x0); 2843554c0a3aSHans de Goede break; 2844554c0a3aSHans de Goede } 2845554c0a3aSHans de Goede } 2846554c0a3aSHans de Goede 2847554c0a3aSHans de Goede /* USB interface drop packet if the checksum of descriptor isn't correct. */ 2848554c0a3aSHans de Goede /* Using this checksum can let hardware recovery from packet bulk out error (e.g. Cancel URC, Bulk out error.). */ 2849554c0a3aSHans de Goede rtl8723b_cal_txdesc_chksum((struct tx_desc *)pDesc); 2850554c0a3aSHans de Goede } 2851554c0a3aSHans de Goede 2852554c0a3aSHans de Goede static void hw_var_set_opmode(struct adapter *padapter, u8 variable, u8 *val) 2853554c0a3aSHans de Goede { 2854554c0a3aSHans de Goede u8 val8; 2855554c0a3aSHans de Goede u8 mode = *((u8 *)val); 2856554c0a3aSHans de Goede 2857554c0a3aSHans de Goede { 2858554c0a3aSHans de Goede /* disable Port0 TSF update */ 2859554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 2860554c0a3aSHans de Goede val8 |= DIS_TSF_UDT; 2861554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 2862554c0a3aSHans de Goede 2863554c0a3aSHans de Goede /* set net_type */ 2864554c0a3aSHans de Goede Set_MSR(padapter, mode); 2865554c0a3aSHans de Goede 2866554c0a3aSHans de Goede if ((mode == _HW_STATE_STATION_) || (mode == _HW_STATE_NOLINK_)) { 2867554c0a3aSHans de Goede { 2868554c0a3aSHans de Goede StopTxBeacon(padapter); 2869554c0a3aSHans de Goede } 2870554c0a3aSHans de Goede 2871554c0a3aSHans de Goede /* disable atim wnd */ 2872554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, DIS_TSF_UDT|EN_BCN_FUNCTION|DIS_ATIM); 2873554c0a3aSHans de Goede /* rtw_write8(padapter, REG_BCN_CTRL, 0x18); */ 2874961d1935SNathan Chancellor } else if (mode == _HW_STATE_ADHOC_) { 2875554c0a3aSHans de Goede ResumeTxBeacon(padapter); 2876554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, DIS_TSF_UDT|EN_BCN_FUNCTION|DIS_BCNQ_SUB); 2877554c0a3aSHans de Goede } else if (mode == _HW_STATE_AP_) { 2878554c0a3aSHans de Goede 2879554c0a3aSHans de Goede ResumeTxBeacon(padapter); 2880554c0a3aSHans de Goede 2881554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, DIS_TSF_UDT|DIS_BCNQ_SUB); 2882554c0a3aSHans de Goede 2883554c0a3aSHans de Goede /* Set RCR */ 2884554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, 0x7000208e);/* CBSSID_DATA must set to 0, reject ICV_ERR packet */ 2885554c0a3aSHans de Goede /* enable to rx data frame */ 2886554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0xFFFF); 2887554c0a3aSHans de Goede /* enable to rx ps-poll */ 2888554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP1, 0x0400); 2889554c0a3aSHans de Goede 2890554c0a3aSHans de Goede /* Beacon Control related register for first time */ 2891554c0a3aSHans de Goede rtw_write8(padapter, REG_BCNDMATIM, 0x02); /* 2ms */ 2892554c0a3aSHans de Goede 2893554c0a3aSHans de Goede /* rtw_write8(padapter, REG_BCN_MAX_ERR, 0xFF); */ 2894554c0a3aSHans de Goede rtw_write8(padapter, REG_ATIMWND, 0x0a); /* 10ms */ 2895554c0a3aSHans de Goede rtw_write16(padapter, REG_BCNTCFG, 0x00); 2896554c0a3aSHans de Goede rtw_write16(padapter, REG_TBTT_PROHIBIT, 0xff04); 2897554c0a3aSHans de Goede rtw_write16(padapter, REG_TSFTR_SYN_OFFSET, 0x7fff);/* +32767 (~32ms) */ 2898554c0a3aSHans de Goede 2899554c0a3aSHans de Goede /* reset TSF */ 2900554c0a3aSHans de Goede rtw_write8(padapter, REG_DUAL_TSF_RST, BIT(0)); 2901554c0a3aSHans de Goede 2902554c0a3aSHans de Goede /* enable BCN0 Function for if1 */ 2903554c0a3aSHans de Goede /* don't enable update TSF0 for if1 (due to TSF update when beacon/probe rsp are received) */ 2904554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, (DIS_TSF_UDT|EN_BCN_FUNCTION|EN_TXBCN_RPT|DIS_BCNQ_SUB)); 2905554c0a3aSHans de Goede 2906554c0a3aSHans de Goede /* SW_BCN_SEL - Port0 */ 2907554c0a3aSHans de Goede /* rtw_write8(Adapter, REG_DWBCN1_CTRL_8192E+2, rtw_read8(Adapter, REG_DWBCN1_CTRL_8192E+2) & ~BIT4); */ 2908554c0a3aSHans de Goede rtw_hal_set_hwreg(padapter, HW_VAR_DL_BCN_SEL, NULL); 2909554c0a3aSHans de Goede 2910554c0a3aSHans de Goede /* select BCN on port 0 */ 2911554c0a3aSHans de Goede rtw_write8( 2912554c0a3aSHans de Goede padapter, 2913554c0a3aSHans de Goede REG_CCK_CHECK_8723B, 2914554c0a3aSHans de Goede (rtw_read8(padapter, REG_CCK_CHECK_8723B)&~BIT_BCN_PORT_SEL) 2915554c0a3aSHans de Goede ); 2916554c0a3aSHans de Goede 2917554c0a3aSHans de Goede /* dis BCN1 ATIM WND if if2 is station */ 2918554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL_1); 2919554c0a3aSHans de Goede val8 |= DIS_ATIM; 2920554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL_1, val8); 2921554c0a3aSHans de Goede } 2922554c0a3aSHans de Goede } 2923554c0a3aSHans de Goede } 2924554c0a3aSHans de Goede 2925554c0a3aSHans de Goede static void hw_var_set_macaddr(struct adapter *padapter, u8 variable, u8 *val) 2926554c0a3aSHans de Goede { 2927554c0a3aSHans de Goede u8 idx = 0; 2928554c0a3aSHans de Goede u32 reg_macid; 2929554c0a3aSHans de Goede 2930554c0a3aSHans de Goede reg_macid = REG_MACID; 2931554c0a3aSHans de Goede 2932554c0a3aSHans de Goede for (idx = 0 ; idx < 6; idx++) 2933554c0a3aSHans de Goede rtw_write8(GET_PRIMARY_ADAPTER(padapter), (reg_macid+idx), val[idx]); 2934554c0a3aSHans de Goede } 2935554c0a3aSHans de Goede 2936554c0a3aSHans de Goede static void hw_var_set_bssid(struct adapter *padapter, u8 variable, u8 *val) 2937554c0a3aSHans de Goede { 2938554c0a3aSHans de Goede u8 idx = 0; 2939554c0a3aSHans de Goede u32 reg_bssid; 2940554c0a3aSHans de Goede 2941554c0a3aSHans de Goede reg_bssid = REG_BSSID; 2942554c0a3aSHans de Goede 2943554c0a3aSHans de Goede for (idx = 0 ; idx < 6; idx++) 2944554c0a3aSHans de Goede rtw_write8(padapter, (reg_bssid+idx), val[idx]); 2945554c0a3aSHans de Goede } 2946554c0a3aSHans de Goede 2947554c0a3aSHans de Goede static void hw_var_set_bcn_func(struct adapter *padapter, u8 variable, u8 *val) 2948554c0a3aSHans de Goede { 2949554c0a3aSHans de Goede u32 bcn_ctrl_reg; 2950554c0a3aSHans de Goede 2951554c0a3aSHans de Goede bcn_ctrl_reg = REG_BCN_CTRL; 2952554c0a3aSHans de Goede 2953554c0a3aSHans de Goede if (*(u8 *)val) 2954554c0a3aSHans de Goede rtw_write8(padapter, bcn_ctrl_reg, (EN_BCN_FUNCTION | EN_TXBCN_RPT)); 2955554c0a3aSHans de Goede else { 2956554c0a3aSHans de Goede u8 val8; 2957554c0a3aSHans de Goede val8 = rtw_read8(padapter, bcn_ctrl_reg); 2958554c0a3aSHans de Goede val8 &= ~(EN_BCN_FUNCTION | EN_TXBCN_RPT); 2959554c0a3aSHans de Goede 2960554c0a3aSHans de Goede /* Always enable port0 beacon function for PSTDMA */ 2961554c0a3aSHans de Goede if (REG_BCN_CTRL == bcn_ctrl_reg) 2962554c0a3aSHans de Goede val8 |= EN_BCN_FUNCTION; 2963554c0a3aSHans de Goede 2964554c0a3aSHans de Goede rtw_write8(padapter, bcn_ctrl_reg, val8); 2965554c0a3aSHans de Goede } 2966554c0a3aSHans de Goede } 2967554c0a3aSHans de Goede 2968554c0a3aSHans de Goede static void hw_var_set_correct_tsf(struct adapter *padapter, u8 variable, u8 *val) 2969554c0a3aSHans de Goede { 2970554c0a3aSHans de Goede u8 val8; 2971554c0a3aSHans de Goede u64 tsf; 2972554c0a3aSHans de Goede struct mlme_ext_priv *pmlmeext; 2973554c0a3aSHans de Goede struct mlme_ext_info *pmlmeinfo; 2974554c0a3aSHans de Goede 2975554c0a3aSHans de Goede 2976554c0a3aSHans de Goede pmlmeext = &padapter->mlmeextpriv; 2977554c0a3aSHans de Goede pmlmeinfo = &pmlmeext->mlmext_info; 2978554c0a3aSHans de Goede 29799b1fd9b0SNishka Dasgupta tsf = pmlmeext->TSFValue-do_div(pmlmeext->TSFValue, (pmlmeinfo->bcn_interval*1024))-1024; /* us */ 2980554c0a3aSHans de Goede 2981554c0a3aSHans de Goede if ( 2982554c0a3aSHans de Goede ((pmlmeinfo->state&0x03) == WIFI_FW_ADHOC_STATE) || 2983554c0a3aSHans de Goede ((pmlmeinfo->state&0x03) == WIFI_FW_AP_STATE) 2984554c0a3aSHans de Goede ) 2985554c0a3aSHans de Goede StopTxBeacon(padapter); 2986554c0a3aSHans de Goede 2987554c0a3aSHans de Goede { 2988554c0a3aSHans de Goede /* disable related TSF function */ 2989554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 2990554c0a3aSHans de Goede val8 &= ~EN_BCN_FUNCTION; 2991554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 2992554c0a3aSHans de Goede 2993554c0a3aSHans de Goede rtw_write32(padapter, REG_TSFTR, tsf); 2994554c0a3aSHans de Goede rtw_write32(padapter, REG_TSFTR+4, tsf>>32); 2995554c0a3aSHans de Goede 2996554c0a3aSHans de Goede /* enable related TSF function */ 2997554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 2998554c0a3aSHans de Goede val8 |= EN_BCN_FUNCTION; 2999554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 3000554c0a3aSHans de Goede } 3001554c0a3aSHans de Goede 3002554c0a3aSHans de Goede if ( 3003554c0a3aSHans de Goede ((pmlmeinfo->state&0x03) == WIFI_FW_ADHOC_STATE) || 3004554c0a3aSHans de Goede ((pmlmeinfo->state&0x03) == WIFI_FW_AP_STATE) 3005554c0a3aSHans de Goede ) 3006554c0a3aSHans de Goede ResumeTxBeacon(padapter); 3007554c0a3aSHans de Goede } 3008554c0a3aSHans de Goede 3009554c0a3aSHans de Goede static void hw_var_set_mlme_disconnect(struct adapter *padapter, u8 variable, u8 *val) 3010554c0a3aSHans de Goede { 3011554c0a3aSHans de Goede u8 val8; 3012554c0a3aSHans de Goede 3013554c0a3aSHans de Goede /* Set RCR to not to receive data frame when NO LINK state */ 3014554c0a3aSHans de Goede /* rtw_write32(padapter, REG_RCR, rtw_read32(padapter, REG_RCR) & ~RCR_ADF); */ 3015554c0a3aSHans de Goede /* reject all data frames */ 3016554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0); 3017554c0a3aSHans de Goede 3018554c0a3aSHans de Goede /* reset TSF */ 3019554c0a3aSHans de Goede rtw_write8(padapter, REG_DUAL_TSF_RST, BIT(0)); 3020554c0a3aSHans de Goede 3021554c0a3aSHans de Goede /* disable update TSF */ 3022554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 3023554c0a3aSHans de Goede val8 |= DIS_TSF_UDT; 3024554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 3025554c0a3aSHans de Goede } 3026554c0a3aSHans de Goede 3027554c0a3aSHans de Goede static void hw_var_set_mlme_sitesurvey(struct adapter *padapter, u8 variable, u8 *val) 3028554c0a3aSHans de Goede { 3029554c0a3aSHans de Goede u32 value_rcr, rcr_clear_bit, reg_bcn_ctl; 3030554c0a3aSHans de Goede u16 value_rxfltmap2; 3031554c0a3aSHans de Goede u8 val8; 3032554c0a3aSHans de Goede struct hal_com_data *pHalData; 3033554c0a3aSHans de Goede struct mlme_priv *pmlmepriv; 3034554c0a3aSHans de Goede 3035554c0a3aSHans de Goede 3036554c0a3aSHans de Goede pHalData = GET_HAL_DATA(padapter); 3037554c0a3aSHans de Goede pmlmepriv = &padapter->mlmepriv; 3038554c0a3aSHans de Goede 3039554c0a3aSHans de Goede reg_bcn_ctl = REG_BCN_CTRL; 3040554c0a3aSHans de Goede 3041554c0a3aSHans de Goede rcr_clear_bit = RCR_CBSSID_BCN; 3042554c0a3aSHans de Goede 3043554c0a3aSHans de Goede /* config RCR to receive different BSSID & not to receive data frame */ 3044554c0a3aSHans de Goede value_rxfltmap2 = 0; 3045554c0a3aSHans de Goede 3046554c0a3aSHans de Goede if ((check_fwstate(pmlmepriv, WIFI_AP_STATE) == true)) 3047554c0a3aSHans de Goede rcr_clear_bit = RCR_CBSSID_BCN; 3048554c0a3aSHans de Goede 3049554c0a3aSHans de Goede value_rcr = rtw_read32(padapter, REG_RCR); 3050554c0a3aSHans de Goede 3051554c0a3aSHans de Goede if (*((u8 *)val)) { 3052554c0a3aSHans de Goede /* under sitesurvey */ 3053554c0a3aSHans de Goede value_rcr &= ~(rcr_clear_bit); 3054554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, value_rcr); 3055554c0a3aSHans de Goede 3056554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, value_rxfltmap2); 3057554c0a3aSHans de Goede 3058554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, WIFI_STATION_STATE | WIFI_ADHOC_STATE | WIFI_ADHOC_MASTER_STATE)) { 3059554c0a3aSHans de Goede /* disable update TSF */ 3060554c0a3aSHans de Goede val8 = rtw_read8(padapter, reg_bcn_ctl); 3061554c0a3aSHans de Goede val8 |= DIS_TSF_UDT; 3062554c0a3aSHans de Goede rtw_write8(padapter, reg_bcn_ctl, val8); 3063554c0a3aSHans de Goede } 3064554c0a3aSHans de Goede 306568468503SAndreas Hellmich /* Save original RRSR setting. */ 3066554c0a3aSHans de Goede pHalData->RegRRSR = rtw_read16(padapter, REG_RRSR); 3067554c0a3aSHans de Goede } else { 3068554c0a3aSHans de Goede /* sitesurvey done */ 3069554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, (_FW_LINKED|WIFI_AP_STATE))) 3070554c0a3aSHans de Goede /* enable to rx data frame */ 3071554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0xFFFF); 3072554c0a3aSHans de Goede 3073554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, WIFI_STATION_STATE | WIFI_ADHOC_STATE | WIFI_ADHOC_MASTER_STATE)) { 3074554c0a3aSHans de Goede /* enable update TSF */ 3075554c0a3aSHans de Goede val8 = rtw_read8(padapter, reg_bcn_ctl); 3076554c0a3aSHans de Goede val8 &= ~DIS_TSF_UDT; 3077554c0a3aSHans de Goede rtw_write8(padapter, reg_bcn_ctl, val8); 3078554c0a3aSHans de Goede } 3079554c0a3aSHans de Goede 3080554c0a3aSHans de Goede value_rcr |= rcr_clear_bit; 3081554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, value_rcr); 3082554c0a3aSHans de Goede 308368468503SAndreas Hellmich /* Restore original RRSR setting. */ 3084554c0a3aSHans de Goede rtw_write16(padapter, REG_RRSR, pHalData->RegRRSR); 3085554c0a3aSHans de Goede } 3086554c0a3aSHans de Goede } 3087554c0a3aSHans de Goede 3088554c0a3aSHans de Goede static void hw_var_set_mlme_join(struct adapter *padapter, u8 variable, u8 *val) 3089554c0a3aSHans de Goede { 3090554c0a3aSHans de Goede u8 val8; 3091554c0a3aSHans de Goede u16 val16; 3092554c0a3aSHans de Goede u32 val32; 3093554c0a3aSHans de Goede u8 RetryLimit; 3094554c0a3aSHans de Goede u8 type; 3095554c0a3aSHans de Goede struct mlme_priv *pmlmepriv; 3096554c0a3aSHans de Goede struct eeprom_priv *pEEPROM; 3097554c0a3aSHans de Goede 3098554c0a3aSHans de Goede 3099554c0a3aSHans de Goede RetryLimit = 0x30; 3100554c0a3aSHans de Goede type = *(u8 *)val; 3101554c0a3aSHans de Goede pmlmepriv = &padapter->mlmepriv; 3102554c0a3aSHans de Goede pEEPROM = GET_EEPROM_EFUSE_PRIV(padapter); 3103554c0a3aSHans de Goede 3104554c0a3aSHans de Goede if (type == 0) { /* prepare to join */ 3105554c0a3aSHans de Goede /* enable to rx data frame.Accept all data frame */ 3106554c0a3aSHans de Goede /* rtw_write32(padapter, REG_RCR, rtw_read32(padapter, REG_RCR)|RCR_ADF); */ 3107554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0xFFFF); 3108554c0a3aSHans de Goede 3109554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RCR); 3110554c0a3aSHans de Goede if (padapter->in_cta_test) 3111554c0a3aSHans de Goede val32 &= ~(RCR_CBSSID_DATA | RCR_CBSSID_BCN);/* RCR_ADF */ 3112554c0a3aSHans de Goede else 3113554c0a3aSHans de Goede val32 |= RCR_CBSSID_DATA|RCR_CBSSID_BCN; 3114554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, val32); 3115554c0a3aSHans de Goede 3116554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, WIFI_STATION_STATE) == true) 3117554c0a3aSHans de Goede RetryLimit = (pEEPROM->CustomerID == RT_CID_CCX) ? 7 : 48; 3118554c0a3aSHans de Goede else /* Ad-hoc Mode */ 3119554c0a3aSHans de Goede RetryLimit = 0x7; 3120554c0a3aSHans de Goede } else if (type == 1) /* joinbss_event call back when join res < 0 */ 3121554c0a3aSHans de Goede rtw_write16(padapter, REG_RXFLTMAP2, 0x00); 3122554c0a3aSHans de Goede else if (type == 2) { /* sta add event call back */ 3123554c0a3aSHans de Goede /* enable update TSF */ 3124554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_BCN_CTRL); 3125554c0a3aSHans de Goede val8 &= ~DIS_TSF_UDT; 3126554c0a3aSHans de Goede rtw_write8(padapter, REG_BCN_CTRL, val8); 3127554c0a3aSHans de Goede 3128554c0a3aSHans de Goede if (check_fwstate(pmlmepriv, WIFI_ADHOC_STATE|WIFI_ADHOC_MASTER_STATE)) 3129554c0a3aSHans de Goede RetryLimit = 0x7; 3130554c0a3aSHans de Goede } 3131554c0a3aSHans de Goede 3132554c0a3aSHans de Goede val16 = (RetryLimit << RETRY_LIMIT_SHORT_SHIFT) | (RetryLimit << RETRY_LIMIT_LONG_SHIFT); 3133554c0a3aSHans de Goede rtw_write16(padapter, REG_RL, val16); 3134554c0a3aSHans de Goede } 3135554c0a3aSHans de Goede 3136554c0a3aSHans de Goede void CCX_FwC2HTxRpt_8723b(struct adapter *padapter, u8 *pdata, u8 len) 3137554c0a3aSHans de Goede { 3138554c0a3aSHans de Goede 3139554c0a3aSHans de Goede #define GET_8723B_C2H_TX_RPT_LIFE_TIME_OVER(_Header) LE_BITS_TO_1BYTE((_Header + 0), 6, 1) 3140554c0a3aSHans de Goede #define GET_8723B_C2H_TX_RPT_RETRY_OVER(_Header) LE_BITS_TO_1BYTE((_Header + 0), 7, 1) 3141554c0a3aSHans de Goede 3142554c0a3aSHans de Goede if (GET_8723B_C2H_TX_RPT_RETRY_OVER(pdata) | GET_8723B_C2H_TX_RPT_LIFE_TIME_OVER(pdata)) { 3143554c0a3aSHans de Goede rtw_ack_tx_done(&padapter->xmitpriv, RTW_SCTX_DONE_CCX_PKT_FAIL); 3144554c0a3aSHans de Goede } 3145554c0a3aSHans de Goede /* 3146554c0a3aSHans de Goede else if (seq_no != padapter->xmitpriv.seq_no) { 3147554c0a3aSHans de Goede rtw_ack_tx_done(&padapter->xmitpriv, RTW_SCTX_DONE_CCX_PKT_FAIL); 3148554c0a3aSHans de Goede } 3149554c0a3aSHans de Goede */ 3150554c0a3aSHans de Goede else 3151554c0a3aSHans de Goede rtw_ack_tx_done(&padapter->xmitpriv, RTW_SCTX_DONE_SUCCESS); 3152554c0a3aSHans de Goede } 3153554c0a3aSHans de Goede 3154554c0a3aSHans de Goede s32 c2h_id_filter_ccx_8723b(u8 *buf) 3155554c0a3aSHans de Goede { 3156554c0a3aSHans de Goede struct c2h_evt_hdr_88xx *c2h_evt = (struct c2h_evt_hdr_88xx *)buf; 3157554c0a3aSHans de Goede s32 ret = false; 3158554c0a3aSHans de Goede if (c2h_evt->id == C2H_CCX_TX_RPT) 3159554c0a3aSHans de Goede ret = true; 3160554c0a3aSHans de Goede 3161554c0a3aSHans de Goede return ret; 3162554c0a3aSHans de Goede } 3163554c0a3aSHans de Goede 3164554c0a3aSHans de Goede 3165554c0a3aSHans de Goede s32 c2h_handler_8723b(struct adapter *padapter, u8 *buf) 3166554c0a3aSHans de Goede { 3167554c0a3aSHans de Goede struct c2h_evt_hdr_88xx *pC2hEvent = (struct c2h_evt_hdr_88xx *)buf; 3168554c0a3aSHans de Goede s32 ret = _SUCCESS; 3169554c0a3aSHans de Goede 3170019acabeSHimadri Pandya if (!pC2hEvent) { 3171554c0a3aSHans de Goede ret = _FAIL; 3172554c0a3aSHans de Goede goto exit; 3173554c0a3aSHans de Goede } 3174554c0a3aSHans de Goede 3175554c0a3aSHans de Goede switch (pC2hEvent->id) { 3176554c0a3aSHans de Goede case C2H_AP_RPT_RSP: 3177554c0a3aSHans de Goede break; 3178554c0a3aSHans de Goede case C2H_DBG: 3179554c0a3aSHans de Goede { 3180554c0a3aSHans de Goede } 3181554c0a3aSHans de Goede break; 3182554c0a3aSHans de Goede 3183554c0a3aSHans de Goede case C2H_CCX_TX_RPT: 3184554c0a3aSHans de Goede /* CCX_FwC2HTxRpt(padapter, QueueID, pC2hEvent->payload); */ 3185554c0a3aSHans de Goede break; 3186554c0a3aSHans de Goede 3187554c0a3aSHans de Goede case C2H_EXT_RA_RPT: 3188554c0a3aSHans de Goede /* C2HExtRaRptHandler(padapter, pC2hEvent->payload, C2hEvent.CmdLen); */ 3189554c0a3aSHans de Goede break; 3190554c0a3aSHans de Goede 3191554c0a3aSHans de Goede case C2H_HW_INFO_EXCH: 3192554c0a3aSHans de Goede break; 3193554c0a3aSHans de Goede 3194554c0a3aSHans de Goede case C2H_8723B_BT_INFO: 3195aa0963a1SNishka Dasgupta hal_btcoex_BtInfoNotify(padapter, pC2hEvent->plen, pC2hEvent->payload); 3196554c0a3aSHans de Goede break; 3197554c0a3aSHans de Goede 3198554c0a3aSHans de Goede default: 3199554c0a3aSHans de Goede break; 3200554c0a3aSHans de Goede } 3201554c0a3aSHans de Goede 3202554c0a3aSHans de Goede /* Clear event to notify FW we have read the command. */ 3203554c0a3aSHans de Goede /* Note: */ 3204554c0a3aSHans de Goede /* If this field isn't clear, the FW won't update the next command message. */ 3205554c0a3aSHans de Goede /* rtw_write8(padapter, REG_C2HEVT_CLEAR, C2H_EVT_HOST_CLOSE); */ 3206554c0a3aSHans de Goede exit: 3207554c0a3aSHans de Goede return ret; 3208554c0a3aSHans de Goede } 3209554c0a3aSHans de Goede 321030bd370fSMarco Cesati static void process_c2h_event(struct adapter *padapter, struct c2h_evt_hdr_t *pC2hEvent, u8 *c2hBuf) 3211554c0a3aSHans de Goede { 321204c35396SFabio Aiuto if (!c2hBuf) 3213554c0a3aSHans de Goede return; 3214554c0a3aSHans de Goede 3215554c0a3aSHans de Goede switch (pC2hEvent->CmdID) { 3216554c0a3aSHans de Goede case C2H_AP_RPT_RSP: 3217554c0a3aSHans de Goede break; 3218554c0a3aSHans de Goede case C2H_DBG: 3219554c0a3aSHans de Goede { 3220554c0a3aSHans de Goede } 3221554c0a3aSHans de Goede break; 3222554c0a3aSHans de Goede 3223554c0a3aSHans de Goede case C2H_CCX_TX_RPT: 3224554c0a3aSHans de Goede /* CCX_FwC2HTxRpt(padapter, QueueID, tmpBuf); */ 3225554c0a3aSHans de Goede break; 3226554c0a3aSHans de Goede 3227554c0a3aSHans de Goede case C2H_EXT_RA_RPT: 3228554c0a3aSHans de Goede /* C2HExtRaRptHandler(padapter, tmpBuf, C2hEvent.CmdLen); */ 3229554c0a3aSHans de Goede break; 3230554c0a3aSHans de Goede 3231554c0a3aSHans de Goede case C2H_HW_INFO_EXCH: 3232554c0a3aSHans de Goede break; 3233554c0a3aSHans de Goede 3234554c0a3aSHans de Goede case C2H_8723B_BT_INFO: 3235aa0963a1SNishka Dasgupta hal_btcoex_BtInfoNotify(padapter, pC2hEvent->CmdLen, c2hBuf); 3236554c0a3aSHans de Goede break; 3237554c0a3aSHans de Goede 3238554c0a3aSHans de Goede default: 3239554c0a3aSHans de Goede break; 3240554c0a3aSHans de Goede } 3241554c0a3aSHans de Goede } 3242554c0a3aSHans de Goede 3243554c0a3aSHans de Goede void C2HPacketHandler_8723B(struct adapter *padapter, u8 *pbuffer, u16 length) 3244554c0a3aSHans de Goede { 324530bd370fSMarco Cesati struct c2h_evt_hdr_t C2hEvent; 3246554c0a3aSHans de Goede u8 *tmpBuf = NULL; 3247554c0a3aSHans de Goede C2hEvent.CmdID = pbuffer[0]; 3248554c0a3aSHans de Goede C2hEvent.CmdSeq = pbuffer[1]; 3249554c0a3aSHans de Goede C2hEvent.CmdLen = length-2; 3250554c0a3aSHans de Goede tmpBuf = pbuffer+2; 3251554c0a3aSHans de Goede 3252554c0a3aSHans de Goede process_c2h_event(padapter, &C2hEvent, tmpBuf); 3253554c0a3aSHans de Goede /* c2h_handler_8723b(padapter,&C2hEvent); */ 3254554c0a3aSHans de Goede } 3255554c0a3aSHans de Goede 3256554c0a3aSHans de Goede void SetHwReg8723B(struct adapter *padapter, u8 variable, u8 *val) 3257554c0a3aSHans de Goede { 3258554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 3259554c0a3aSHans de Goede u8 val8; 3260554c0a3aSHans de Goede u32 val32; 3261554c0a3aSHans de Goede 3262554c0a3aSHans de Goede switch (variable) { 3263554c0a3aSHans de Goede case HW_VAR_MEDIA_STATUS: 3264554c0a3aSHans de Goede val8 = rtw_read8(padapter, MSR) & 0x0c; 3265554c0a3aSHans de Goede val8 |= *val; 3266554c0a3aSHans de Goede rtw_write8(padapter, MSR, val8); 3267554c0a3aSHans de Goede break; 3268554c0a3aSHans de Goede 3269554c0a3aSHans de Goede case HW_VAR_MEDIA_STATUS1: 3270554c0a3aSHans de Goede val8 = rtw_read8(padapter, MSR) & 0x03; 3271554c0a3aSHans de Goede val8 |= *val << 2; 3272554c0a3aSHans de Goede rtw_write8(padapter, MSR, val8); 3273554c0a3aSHans de Goede break; 3274554c0a3aSHans de Goede 3275554c0a3aSHans de Goede case HW_VAR_SET_OPMODE: 3276554c0a3aSHans de Goede hw_var_set_opmode(padapter, variable, val); 3277554c0a3aSHans de Goede break; 3278554c0a3aSHans de Goede 3279554c0a3aSHans de Goede case HW_VAR_MAC_ADDR: 3280554c0a3aSHans de Goede hw_var_set_macaddr(padapter, variable, val); 3281554c0a3aSHans de Goede break; 3282554c0a3aSHans de Goede 3283554c0a3aSHans de Goede case HW_VAR_BSSID: 3284554c0a3aSHans de Goede hw_var_set_bssid(padapter, variable, val); 3285554c0a3aSHans de Goede break; 3286554c0a3aSHans de Goede 3287554c0a3aSHans de Goede case HW_VAR_BASIC_RATE: 3288554c0a3aSHans de Goede { 3289554c0a3aSHans de Goede struct mlme_ext_info *mlmext_info = &padapter->mlmeextpriv.mlmext_info; 3290f013209cSFabio M. De Francesco u16 BrateCfg = 0; 3291554c0a3aSHans de Goede u16 rrsr_2g_force_mask = (RRSR_11M|RRSR_5_5M|RRSR_1M); 3292554c0a3aSHans de Goede u16 rrsr_2g_allow_mask = (RRSR_24M|RRSR_12M|RRSR_6M|RRSR_CCK_RATES); 3293554c0a3aSHans de Goede 3294554c0a3aSHans de Goede HalSetBrateCfg(padapter, val, &BrateCfg); 3295554c0a3aSHans de Goede 3296554c0a3aSHans de Goede /* apply force and allow mask */ 3297554c0a3aSHans de Goede BrateCfg |= rrsr_2g_force_mask; 3298554c0a3aSHans de Goede BrateCfg &= rrsr_2g_allow_mask; 3299554c0a3aSHans de Goede 3300554c0a3aSHans de Goede /* IOT consideration */ 3301554c0a3aSHans de Goede if (mlmext_info->assoc_AP_vendor == HT_IOT_PEER_CISCO) { 3302554c0a3aSHans de Goede /* if peer is cisco and didn't use ofdm rate, we enable 6M ack */ 3303554c0a3aSHans de Goede if ((BrateCfg & (RRSR_24M|RRSR_12M|RRSR_6M)) == 0) 3304554c0a3aSHans de Goede BrateCfg |= RRSR_6M; 3305554c0a3aSHans de Goede } 3306554c0a3aSHans de Goede 3307554c0a3aSHans de Goede pHalData->BasicRateSet = BrateCfg; 3308554c0a3aSHans de Goede 3309554c0a3aSHans de Goede /* Set RRSR rate table. */ 3310554c0a3aSHans de Goede rtw_write16(padapter, REG_RRSR, BrateCfg); 3311554c0a3aSHans de Goede rtw_write8(padapter, REG_RRSR+2, rtw_read8(padapter, REG_RRSR+2)&0xf0); 3312554c0a3aSHans de Goede } 3313554c0a3aSHans de Goede break; 3314554c0a3aSHans de Goede 3315554c0a3aSHans de Goede case HW_VAR_TXPAUSE: 3316554c0a3aSHans de Goede rtw_write8(padapter, REG_TXPAUSE, *val); 3317554c0a3aSHans de Goede break; 3318554c0a3aSHans de Goede 3319554c0a3aSHans de Goede case HW_VAR_BCN_FUNC: 3320554c0a3aSHans de Goede hw_var_set_bcn_func(padapter, variable, val); 3321554c0a3aSHans de Goede break; 3322554c0a3aSHans de Goede 3323554c0a3aSHans de Goede case HW_VAR_CORRECT_TSF: 3324554c0a3aSHans de Goede hw_var_set_correct_tsf(padapter, variable, val); 3325554c0a3aSHans de Goede break; 3326554c0a3aSHans de Goede 3327554c0a3aSHans de Goede case HW_VAR_CHECK_BSSID: 3328554c0a3aSHans de Goede { 3329554c0a3aSHans de Goede u32 val32; 3330554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RCR); 3331554c0a3aSHans de Goede if (*val) 3332554c0a3aSHans de Goede val32 |= RCR_CBSSID_DATA|RCR_CBSSID_BCN; 3333554c0a3aSHans de Goede else 3334554c0a3aSHans de Goede val32 &= ~(RCR_CBSSID_DATA|RCR_CBSSID_BCN); 3335554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, val32); 3336554c0a3aSHans de Goede } 3337554c0a3aSHans de Goede break; 3338554c0a3aSHans de Goede 3339554c0a3aSHans de Goede case HW_VAR_MLME_DISCONNECT: 3340554c0a3aSHans de Goede hw_var_set_mlme_disconnect(padapter, variable, val); 3341554c0a3aSHans de Goede break; 3342554c0a3aSHans de Goede 3343554c0a3aSHans de Goede case HW_VAR_MLME_SITESURVEY: 3344554c0a3aSHans de Goede hw_var_set_mlme_sitesurvey(padapter, variable, val); 3345554c0a3aSHans de Goede 3346a47a70c2SNishka Dasgupta hal_btcoex_ScanNotify(padapter, *val?true:false); 3347554c0a3aSHans de Goede break; 3348554c0a3aSHans de Goede 3349554c0a3aSHans de Goede case HW_VAR_MLME_JOIN: 3350554c0a3aSHans de Goede hw_var_set_mlme_join(padapter, variable, val); 3351554c0a3aSHans de Goede 3352554c0a3aSHans de Goede switch (*val) { 3353554c0a3aSHans de Goede case 0: 3354554c0a3aSHans de Goede /* prepare to join */ 33558739e064SNishka Dasgupta hal_btcoex_ConnectNotify(padapter, true); 3356554c0a3aSHans de Goede break; 3357554c0a3aSHans de Goede case 1: 3358554c0a3aSHans de Goede /* joinbss_event callback when join res < 0 */ 33598739e064SNishka Dasgupta hal_btcoex_ConnectNotify(padapter, false); 3360554c0a3aSHans de Goede break; 3361554c0a3aSHans de Goede case 2: 3362554c0a3aSHans de Goede /* sta add event callback */ 3363554c0a3aSHans de Goede /* rtw_btcoex_MediaStatusNotify(padapter, RT_MEDIA_CONNECT); */ 3364554c0a3aSHans de Goede break; 3365554c0a3aSHans de Goede } 3366554c0a3aSHans de Goede break; 3367554c0a3aSHans de Goede 3368554c0a3aSHans de Goede case HW_VAR_ON_RCR_AM: 3369554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RCR); 3370554c0a3aSHans de Goede val32 |= RCR_AM; 3371554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, val32); 3372554c0a3aSHans de Goede break; 3373554c0a3aSHans de Goede 3374554c0a3aSHans de Goede case HW_VAR_OFF_RCR_AM: 3375554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RCR); 3376554c0a3aSHans de Goede val32 &= ~RCR_AM; 3377554c0a3aSHans de Goede rtw_write32(padapter, REG_RCR, val32); 3378554c0a3aSHans de Goede break; 3379554c0a3aSHans de Goede 3380554c0a3aSHans de Goede case HW_VAR_BEACON_INTERVAL: 3381554c0a3aSHans de Goede rtw_write16(padapter, REG_BCN_INTERVAL, *((u16 *)val)); 3382554c0a3aSHans de Goede break; 3383554c0a3aSHans de Goede 3384554c0a3aSHans de Goede case HW_VAR_SLOT_TIME: 3385554c0a3aSHans de Goede rtw_write8(padapter, REG_SLOT, *val); 3386554c0a3aSHans de Goede break; 3387554c0a3aSHans de Goede 3388554c0a3aSHans de Goede case HW_VAR_RESP_SIFS: 3389554c0a3aSHans de Goede /* SIFS_Timer = 0x0a0a0808; */ 3390554c0a3aSHans de Goede /* RESP_SIFS for CCK */ 3391554c0a3aSHans de Goede rtw_write8(padapter, REG_RESP_SIFS_CCK, val[0]); /* SIFS_T2T_CCK (0x08) */ 3392554c0a3aSHans de Goede rtw_write8(padapter, REG_RESP_SIFS_CCK+1, val[1]); /* SIFS_R2T_CCK(0x08) */ 3393554c0a3aSHans de Goede /* RESP_SIFS for OFDM */ 3394554c0a3aSHans de Goede rtw_write8(padapter, REG_RESP_SIFS_OFDM, val[2]); /* SIFS_T2T_OFDM (0x0a) */ 3395554c0a3aSHans de Goede rtw_write8(padapter, REG_RESP_SIFS_OFDM+1, val[3]); /* SIFS_R2T_OFDM(0x0a) */ 3396554c0a3aSHans de Goede break; 3397554c0a3aSHans de Goede 3398554c0a3aSHans de Goede case HW_VAR_ACK_PREAMBLE: 3399554c0a3aSHans de Goede { 3400554c0a3aSHans de Goede u8 regTmp; 3401554c0a3aSHans de Goede u8 bShortPreamble = *val; 3402554c0a3aSHans de Goede 3403554c0a3aSHans de Goede /* Joseph marked out for Netgear 3500 TKIP channel 7 issue.(Temporarily) */ 3404554c0a3aSHans de Goede /* regTmp = (pHalData->nCur40MhzPrimeSC)<<5; */ 3405554c0a3aSHans de Goede regTmp = 0; 3406554c0a3aSHans de Goede if (bShortPreamble) 3407554c0a3aSHans de Goede regTmp |= 0x80; 3408554c0a3aSHans de Goede rtw_write8(padapter, REG_RRSR+2, regTmp); 3409554c0a3aSHans de Goede } 3410554c0a3aSHans de Goede break; 3411554c0a3aSHans de Goede 3412554c0a3aSHans de Goede case HW_VAR_CAM_EMPTY_ENTRY: 3413554c0a3aSHans de Goede { 3414554c0a3aSHans de Goede u8 ucIndex = *val; 3415554c0a3aSHans de Goede u8 i; 3416554c0a3aSHans de Goede u32 ulCommand = 0; 3417554c0a3aSHans de Goede u32 ulContent = 0; 3418554c0a3aSHans de Goede u32 ulEncAlgo = CAM_AES; 3419554c0a3aSHans de Goede 3420554c0a3aSHans de Goede for (i = 0; i < CAM_CONTENT_COUNT; i++) { 3421554c0a3aSHans de Goede /* filled id in CAM config 2 byte */ 3422554c0a3aSHans de Goede if (i == 0) { 3423554c0a3aSHans de Goede ulContent |= (ucIndex & 0x03) | ((u16)(ulEncAlgo)<<2); 3424554c0a3aSHans de Goede /* ulContent |= CAM_VALID; */ 3425554c0a3aSHans de Goede } else 3426554c0a3aSHans de Goede ulContent = 0; 3427554c0a3aSHans de Goede 3428554c0a3aSHans de Goede /* polling bit, and No Write enable, and address */ 3429554c0a3aSHans de Goede ulCommand = CAM_CONTENT_COUNT*ucIndex+i; 3430554c0a3aSHans de Goede ulCommand = ulCommand | CAM_POLLINIG | CAM_WRITE; 3431554c0a3aSHans de Goede /* write content 0 is equall to mark invalid */ 3432554c0a3aSHans de Goede rtw_write32(padapter, WCAMI, ulContent); /* mdelay(40); */ 3433554c0a3aSHans de Goede rtw_write32(padapter, RWCAM, ulCommand); /* mdelay(40); */ 3434554c0a3aSHans de Goede } 3435554c0a3aSHans de Goede } 3436554c0a3aSHans de Goede break; 3437554c0a3aSHans de Goede 3438554c0a3aSHans de Goede case HW_VAR_CAM_INVALID_ALL: 3439554c0a3aSHans de Goede rtw_write32(padapter, RWCAM, BIT(31)|BIT(30)); 3440554c0a3aSHans de Goede break; 3441554c0a3aSHans de Goede 3442554c0a3aSHans de Goede case HW_VAR_CAM_WRITE: 3443554c0a3aSHans de Goede { 3444554c0a3aSHans de Goede u32 cmd; 3445554c0a3aSHans de Goede u32 *cam_val = (u32 *)val; 3446554c0a3aSHans de Goede 3447554c0a3aSHans de Goede rtw_write32(padapter, WCAMI, cam_val[0]); 3448554c0a3aSHans de Goede 3449554c0a3aSHans de Goede cmd = CAM_POLLINIG | CAM_WRITE | cam_val[1]; 3450554c0a3aSHans de Goede rtw_write32(padapter, RWCAM, cmd); 3451554c0a3aSHans de Goede } 3452554c0a3aSHans de Goede break; 3453554c0a3aSHans de Goede 3454554c0a3aSHans de Goede case HW_VAR_AC_PARAM_VO: 3455554c0a3aSHans de Goede rtw_write32(padapter, REG_EDCA_VO_PARAM, *((u32 *)val)); 3456554c0a3aSHans de Goede break; 3457554c0a3aSHans de Goede 3458554c0a3aSHans de Goede case HW_VAR_AC_PARAM_VI: 3459554c0a3aSHans de Goede rtw_write32(padapter, REG_EDCA_VI_PARAM, *((u32 *)val)); 3460554c0a3aSHans de Goede break; 3461554c0a3aSHans de Goede 3462554c0a3aSHans de Goede case HW_VAR_AC_PARAM_BE: 3463554c0a3aSHans de Goede pHalData->AcParam_BE = ((u32 *)(val))[0]; 3464554c0a3aSHans de Goede rtw_write32(padapter, REG_EDCA_BE_PARAM, *((u32 *)val)); 3465554c0a3aSHans de Goede break; 3466554c0a3aSHans de Goede 3467554c0a3aSHans de Goede case HW_VAR_AC_PARAM_BK: 3468554c0a3aSHans de Goede rtw_write32(padapter, REG_EDCA_BK_PARAM, *((u32 *)val)); 3469554c0a3aSHans de Goede break; 3470554c0a3aSHans de Goede 3471554c0a3aSHans de Goede case HW_VAR_ACM_CTRL: 3472554c0a3aSHans de Goede { 3473554c0a3aSHans de Goede u8 ctrl = *((u8 *)val); 3474554c0a3aSHans de Goede u8 hwctrl = 0; 3475554c0a3aSHans de Goede 3476554c0a3aSHans de Goede if (ctrl != 0) { 3477554c0a3aSHans de Goede hwctrl |= AcmHw_HwEn; 3478554c0a3aSHans de Goede 3479554c0a3aSHans de Goede if (ctrl & BIT(1)) /* BE */ 3480554c0a3aSHans de Goede hwctrl |= AcmHw_BeqEn; 3481554c0a3aSHans de Goede 3482554c0a3aSHans de Goede if (ctrl & BIT(2)) /* VI */ 3483554c0a3aSHans de Goede hwctrl |= AcmHw_ViqEn; 3484554c0a3aSHans de Goede 3485554c0a3aSHans de Goede if (ctrl & BIT(3)) /* VO */ 3486554c0a3aSHans de Goede hwctrl |= AcmHw_VoqEn; 3487554c0a3aSHans de Goede } 3488554c0a3aSHans de Goede 3489554c0a3aSHans de Goede rtw_write8(padapter, REG_ACMHWCTRL, hwctrl); 3490554c0a3aSHans de Goede } 3491554c0a3aSHans de Goede break; 3492554c0a3aSHans de Goede 3493554c0a3aSHans de Goede case HW_VAR_AMPDU_FACTOR: 3494554c0a3aSHans de Goede { 3495554c0a3aSHans de Goede u32 AMPDULen = (*((u8 *)val)); 3496554c0a3aSHans de Goede 3497554c0a3aSHans de Goede if (AMPDULen < HT_AGG_SIZE_32K) 3498554c0a3aSHans de Goede AMPDULen = (0x2000 << (*((u8 *)val)))-1; 3499554c0a3aSHans de Goede else 3500554c0a3aSHans de Goede AMPDULen = 0x7fff; 3501554c0a3aSHans de Goede 3502554c0a3aSHans de Goede rtw_write32(padapter, REG_AMPDU_MAX_LENGTH_8723B, AMPDULen); 3503554c0a3aSHans de Goede } 3504554c0a3aSHans de Goede break; 3505554c0a3aSHans de Goede 3506554c0a3aSHans de Goede case HW_VAR_H2C_FW_PWRMODE: 3507554c0a3aSHans de Goede { 3508554c0a3aSHans de Goede u8 psmode = *val; 3509554c0a3aSHans de Goede 3510554c0a3aSHans de Goede /* Forece leave RF low power mode for 1T1R to prevent conficting setting in Fw power */ 3511554c0a3aSHans de Goede /* saving sequence. 2010.06.07. Added by tynli. Suggested by SD3 yschang. */ 3512554c0a3aSHans de Goede if (psmode != PS_MODE_ACTIVE) { 3513554c0a3aSHans de Goede ODM_RF_Saving(&pHalData->odmpriv, true); 3514554c0a3aSHans de Goede } 3515554c0a3aSHans de Goede 3516554c0a3aSHans de Goede /* if (psmode != PS_MODE_ACTIVE) { */ 3517554c0a3aSHans de Goede /* rtl8723b_set_lowpwr_lps_cmd(padapter, true); */ 3518554c0a3aSHans de Goede /* else { */ 3519554c0a3aSHans de Goede /* rtl8723b_set_lowpwr_lps_cmd(padapter, false); */ 3520554c0a3aSHans de Goede /* */ 3521554c0a3aSHans de Goede rtl8723b_set_FwPwrMode_cmd(padapter, psmode); 3522554c0a3aSHans de Goede } 3523554c0a3aSHans de Goede break; 3524554c0a3aSHans de Goede case HW_VAR_H2C_PS_TUNE_PARAM: 3525554c0a3aSHans de Goede rtl8723b_set_FwPsTuneParam_cmd(padapter); 3526554c0a3aSHans de Goede break; 3527554c0a3aSHans de Goede 3528554c0a3aSHans de Goede case HW_VAR_H2C_FW_JOINBSSRPT: 3529554c0a3aSHans de Goede rtl8723b_set_FwJoinBssRpt_cmd(padapter, *val); 3530554c0a3aSHans de Goede break; 3531554c0a3aSHans de Goede 3532554c0a3aSHans de Goede case HW_VAR_INITIAL_GAIN: 3533554c0a3aSHans de Goede { 353486d6c0aeSMarco Cesati struct dig_t *pDigTable = &pHalData->odmpriv.DM_DigTable; 3535554c0a3aSHans de Goede u32 rx_gain = *(u32 *)val; 3536554c0a3aSHans de Goede 3537554c0a3aSHans de Goede if (rx_gain == 0xff) {/* restore rx gain */ 3538554c0a3aSHans de Goede ODM_Write_DIG(&pHalData->odmpriv, pDigTable->BackupIGValue); 3539554c0a3aSHans de Goede } else { 3540554c0a3aSHans de Goede pDigTable->BackupIGValue = pDigTable->CurIGValue; 3541554c0a3aSHans de Goede ODM_Write_DIG(&pHalData->odmpriv, rx_gain); 3542554c0a3aSHans de Goede } 3543554c0a3aSHans de Goede } 3544554c0a3aSHans de Goede break; 3545554c0a3aSHans de Goede 3546554c0a3aSHans de Goede case HW_VAR_EFUSE_USAGE: 3547554c0a3aSHans de Goede pHalData->EfuseUsedPercentage = *val; 3548554c0a3aSHans de Goede break; 3549554c0a3aSHans de Goede 3550554c0a3aSHans de Goede case HW_VAR_EFUSE_BYTES: 3551554c0a3aSHans de Goede pHalData->EfuseUsedBytes = *((u16 *)val); 3552554c0a3aSHans de Goede break; 3553554c0a3aSHans de Goede 3554554c0a3aSHans de Goede case HW_VAR_EFUSE_BT_USAGE: 3555554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 3556554c0a3aSHans de Goede pHalData->EfuseHal.BTEfuseUsedPercentage = *val; 3557554c0a3aSHans de Goede #endif 3558554c0a3aSHans de Goede break; 3559554c0a3aSHans de Goede 3560554c0a3aSHans de Goede case HW_VAR_EFUSE_BT_BYTES: 3561554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 3562554c0a3aSHans de Goede pHalData->EfuseHal.BTEfuseUsedBytes = *((u16 *)val); 3563554c0a3aSHans de Goede #else 3564554c0a3aSHans de Goede BTEfuseUsedBytes = *((u16 *)val); 3565554c0a3aSHans de Goede #endif 3566554c0a3aSHans de Goede break; 3567554c0a3aSHans de Goede 3568554c0a3aSHans de Goede case HW_VAR_FIFO_CLEARN_UP: 3569554c0a3aSHans de Goede { 3570554c0a3aSHans de Goede #define RW_RELEASE_EN BIT(18) 3571554c0a3aSHans de Goede #define RXDMA_IDLE BIT(17) 3572554c0a3aSHans de Goede 3573554c0a3aSHans de Goede struct pwrctrl_priv *pwrpriv = adapter_to_pwrctl(padapter); 3574554c0a3aSHans de Goede u8 trycnt = 100; 3575554c0a3aSHans de Goede 3576554c0a3aSHans de Goede /* pause tx */ 3577554c0a3aSHans de Goede rtw_write8(padapter, REG_TXPAUSE, 0xff); 3578554c0a3aSHans de Goede 3579554c0a3aSHans de Goede /* keep sn */ 3580554c0a3aSHans de Goede padapter->xmitpriv.nqos_ssn = rtw_read16(padapter, REG_NQOS_SEQ); 3581554c0a3aSHans de Goede 35827036126aSHariprasad Kelam if (!pwrpriv->bkeepfwalive) { 3583554c0a3aSHans de Goede /* RX DMA stop */ 3584554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RXPKT_NUM); 3585554c0a3aSHans de Goede val32 |= RW_RELEASE_EN; 3586554c0a3aSHans de Goede rtw_write32(padapter, REG_RXPKT_NUM, val32); 3587554c0a3aSHans de Goede do { 3588554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_RXPKT_NUM); 3589554c0a3aSHans de Goede val32 &= RXDMA_IDLE; 3590554c0a3aSHans de Goede if (val32) 3591554c0a3aSHans de Goede break; 3592554c0a3aSHans de Goede } while (--trycnt); 3593554c0a3aSHans de Goede 3594554c0a3aSHans de Goede /* RQPN Load 0 */ 3595554c0a3aSHans de Goede rtw_write16(padapter, REG_RQPN_NPQ, 0); 3596554c0a3aSHans de Goede rtw_write32(padapter, REG_RQPN, 0x80000000); 3597554c0a3aSHans de Goede mdelay(2); 3598554c0a3aSHans de Goede } 3599554c0a3aSHans de Goede } 3600554c0a3aSHans de Goede break; 3601554c0a3aSHans de Goede 3602554c0a3aSHans de Goede case HW_VAR_APFM_ON_MAC: 3603554c0a3aSHans de Goede pHalData->bMacPwrCtrlOn = *val; 3604554c0a3aSHans de Goede break; 3605554c0a3aSHans de Goede 3606554c0a3aSHans de Goede case HW_VAR_NAV_UPPER: 3607554c0a3aSHans de Goede { 3608554c0a3aSHans de Goede u32 usNavUpper = *((u32 *)val); 3609554c0a3aSHans de Goede 36100b0029edSFabio Aiuto if (usNavUpper > HAL_NAV_UPPER_UNIT_8723B * 0xFF) 3611554c0a3aSHans de Goede break; 3612554c0a3aSHans de Goede 361380741191SWambui Karuga usNavUpper = DIV_ROUND_UP(usNavUpper, 361480741191SWambui Karuga HAL_NAV_UPPER_UNIT_8723B); 3615554c0a3aSHans de Goede rtw_write8(padapter, REG_NAV_UPPER, (u8)usNavUpper); 3616554c0a3aSHans de Goede } 3617554c0a3aSHans de Goede break; 3618554c0a3aSHans de Goede 3619554c0a3aSHans de Goede case HW_VAR_H2C_MEDIA_STATUS_RPT: 3620554c0a3aSHans de Goede { 3621554c0a3aSHans de Goede u16 mstatus_rpt = (*(u16 *)val); 3622554c0a3aSHans de Goede u8 mstatus, macId; 3623554c0a3aSHans de Goede 3624554c0a3aSHans de Goede mstatus = (u8) (mstatus_rpt & 0xFF); 3625554c0a3aSHans de Goede macId = (u8)(mstatus_rpt >> 8); 3626554c0a3aSHans de Goede rtl8723b_set_FwMediaStatusRpt_cmd(padapter, mstatus, macId); 3627554c0a3aSHans de Goede } 3628554c0a3aSHans de Goede break; 3629554c0a3aSHans de Goede case HW_VAR_BCN_VALID: 3630554c0a3aSHans de Goede { 3631554c0a3aSHans de Goede /* BCN_VALID, BIT16 of REG_TDECTRL = BIT0 of REG_TDECTRL+2, write 1 to clear, Clear by sw */ 3632554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_TDECTRL+2); 3633554c0a3aSHans de Goede val8 |= BIT(0); 3634554c0a3aSHans de Goede rtw_write8(padapter, REG_TDECTRL+2, val8); 3635554c0a3aSHans de Goede } 3636554c0a3aSHans de Goede break; 3637554c0a3aSHans de Goede 3638554c0a3aSHans de Goede case HW_VAR_DL_BCN_SEL: 3639554c0a3aSHans de Goede { 3640554c0a3aSHans de Goede /* SW_BCN_SEL - Port0 */ 3641554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_DWBCN1_CTRL_8723B+2); 3642554c0a3aSHans de Goede val8 &= ~BIT(4); 3643554c0a3aSHans de Goede rtw_write8(padapter, REG_DWBCN1_CTRL_8723B+2, val8); 3644554c0a3aSHans de Goede } 3645554c0a3aSHans de Goede break; 3646554c0a3aSHans de Goede 3647554c0a3aSHans de Goede case HW_VAR_DO_IQK: 3648554c0a3aSHans de Goede pHalData->bNeedIQK = true; 3649554c0a3aSHans de Goede break; 3650554c0a3aSHans de Goede 3651554c0a3aSHans de Goede case HW_VAR_DL_RSVD_PAGE: 3652554c0a3aSHans de Goede if (check_fwstate(&padapter->mlmepriv, WIFI_AP_STATE) == true) 3653554c0a3aSHans de Goede rtl8723b_download_BTCoex_AP_mode_rsvd_page(padapter); 3654554c0a3aSHans de Goede else 3655554c0a3aSHans de Goede rtl8723b_download_rsvd_page(padapter, RT_MEDIA_CONNECT); 3656554c0a3aSHans de Goede break; 3657554c0a3aSHans de Goede 3658554c0a3aSHans de Goede case HW_VAR_MACID_SLEEP: 3659554c0a3aSHans de Goede /* Input is MACID */ 3660554c0a3aSHans de Goede val32 = *(u32 *)val; 3661d6b08255SFabio Aiuto if (val32 > 31) 3662554c0a3aSHans de Goede break; 3663d6b08255SFabio Aiuto 3664554c0a3aSHans de Goede val8 = (u8)val32; /* macid is between 0~31 */ 3665554c0a3aSHans de Goede 3666554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_MACID_SLEEP); 3667554c0a3aSHans de Goede if (val32 & BIT(val8)) 3668554c0a3aSHans de Goede break; 3669554c0a3aSHans de Goede val32 |= BIT(val8); 3670554c0a3aSHans de Goede rtw_write32(padapter, REG_MACID_SLEEP, val32); 3671554c0a3aSHans de Goede break; 3672554c0a3aSHans de Goede 3673554c0a3aSHans de Goede case HW_VAR_MACID_WAKEUP: 3674554c0a3aSHans de Goede /* Input is MACID */ 3675554c0a3aSHans de Goede val32 = *(u32 *)val; 367604c35396SFabio Aiuto if (val32 > 31) 3677554c0a3aSHans de Goede break; 367804c35396SFabio Aiuto 3679554c0a3aSHans de Goede val8 = (u8)val32; /* macid is between 0~31 */ 3680554c0a3aSHans de Goede 3681554c0a3aSHans de Goede val32 = rtw_read32(padapter, REG_MACID_SLEEP); 3682554c0a3aSHans de Goede if (!(val32 & BIT(val8))) 3683554c0a3aSHans de Goede break; 3684554c0a3aSHans de Goede val32 &= ~BIT(val8); 3685554c0a3aSHans de Goede rtw_write32(padapter, REG_MACID_SLEEP, val32); 3686554c0a3aSHans de Goede break; 3687554c0a3aSHans de Goede 3688554c0a3aSHans de Goede default: 3689554c0a3aSHans de Goede SetHwReg(padapter, variable, val); 3690554c0a3aSHans de Goede break; 3691554c0a3aSHans de Goede } 3692554c0a3aSHans de Goede } 3693554c0a3aSHans de Goede 3694554c0a3aSHans de Goede void GetHwReg8723B(struct adapter *padapter, u8 variable, u8 *val) 3695554c0a3aSHans de Goede { 3696554c0a3aSHans de Goede struct hal_com_data *pHalData = GET_HAL_DATA(padapter); 3697554c0a3aSHans de Goede u8 val8; 3698554c0a3aSHans de Goede u16 val16; 3699554c0a3aSHans de Goede 3700554c0a3aSHans de Goede switch (variable) { 3701554c0a3aSHans de Goede case HW_VAR_TXPAUSE: 3702554c0a3aSHans de Goede *val = rtw_read8(padapter, REG_TXPAUSE); 3703554c0a3aSHans de Goede break; 3704554c0a3aSHans de Goede 3705554c0a3aSHans de Goede case HW_VAR_BCN_VALID: 3706554c0a3aSHans de Goede { 3707554c0a3aSHans de Goede /* BCN_VALID, BIT16 of REG_TDECTRL = BIT0 of REG_TDECTRL+2 */ 3708554c0a3aSHans de Goede val8 = rtw_read8(padapter, REG_TDECTRL+2); 3709554c0a3aSHans de Goede *val = (BIT(0) & val8) ? true : false; 3710554c0a3aSHans de Goede } 3711554c0a3aSHans de Goede break; 3712554c0a3aSHans de Goede 3713554c0a3aSHans de Goede case HW_VAR_FWLPS_RF_ON: 3714554c0a3aSHans de Goede { 3715554c0a3aSHans de Goede /* When we halt NIC, we should check if FW LPS is leave. */ 3716554c0a3aSHans de Goede u32 valRCR; 3717554c0a3aSHans de Goede 3718554c0a3aSHans de Goede if ( 37197036126aSHariprasad Kelam padapter->bSurpriseRemoved || 3720554c0a3aSHans de Goede (adapter_to_pwrctl(padapter)->rf_pwrstate == rf_off) 3721554c0a3aSHans de Goede ) { 3722554c0a3aSHans de Goede /* If it is in HW/SW Radio OFF or IPS state, we do not check Fw LPS Leave, */ 3723554c0a3aSHans de Goede /* because Fw is unload. */ 3724554c0a3aSHans de Goede *val = true; 3725554c0a3aSHans de Goede } else { 3726554c0a3aSHans de Goede valRCR = rtw_read32(padapter, REG_RCR); 3727554c0a3aSHans de Goede valRCR &= 0x00070000; 3728554c0a3aSHans de Goede if (valRCR) 3729554c0a3aSHans de Goede *val = false; 3730554c0a3aSHans de Goede else 3731554c0a3aSHans de Goede *val = true; 3732554c0a3aSHans de Goede } 3733554c0a3aSHans de Goede } 3734554c0a3aSHans de Goede break; 3735554c0a3aSHans de Goede 3736554c0a3aSHans de Goede case HW_VAR_EFUSE_USAGE: 3737554c0a3aSHans de Goede *val = pHalData->EfuseUsedPercentage; 3738554c0a3aSHans de Goede break; 3739554c0a3aSHans de Goede 3740554c0a3aSHans de Goede case HW_VAR_EFUSE_BYTES: 3741554c0a3aSHans de Goede *((u16 *)val) = pHalData->EfuseUsedBytes; 3742554c0a3aSHans de Goede break; 3743554c0a3aSHans de Goede 3744554c0a3aSHans de Goede case HW_VAR_EFUSE_BT_USAGE: 3745554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 3746554c0a3aSHans de Goede *val = pHalData->EfuseHal.BTEfuseUsedPercentage; 3747554c0a3aSHans de Goede #endif 3748554c0a3aSHans de Goede break; 3749554c0a3aSHans de Goede 3750554c0a3aSHans de Goede case HW_VAR_EFUSE_BT_BYTES: 3751554c0a3aSHans de Goede #ifdef HAL_EFUSE_MEMORY 3752554c0a3aSHans de Goede *((u16 *)val) = pHalData->EfuseHal.BTEfuseUsedBytes; 3753554c0a3aSHans de Goede #else 3754554c0a3aSHans de Goede *((u16 *)val) = BTEfuseUsedBytes; 3755554c0a3aSHans de Goede #endif 3756554c0a3aSHans de Goede break; 3757554c0a3aSHans de Goede 3758554c0a3aSHans de Goede case HW_VAR_APFM_ON_MAC: 3759554c0a3aSHans de Goede *val = pHalData->bMacPwrCtrlOn; 3760554c0a3aSHans de Goede break; 3761554c0a3aSHans de Goede case HW_VAR_CHK_HI_QUEUE_EMPTY: 3762554c0a3aSHans de Goede val16 = rtw_read16(padapter, REG_TXPKT_EMPTY); 3763554c0a3aSHans de Goede *val = (val16 & BIT(10)) ? true:false; 3764554c0a3aSHans de Goede break; 3765554c0a3aSHans de Goede default: 3766554c0a3aSHans de Goede GetHwReg(padapter, variable, val); 3767554c0a3aSHans de Goede break; 3768554c0a3aSHans de Goede } 3769554c0a3aSHans de Goede } 3770554c0a3aSHans de Goede 37714d17363dSAndreas Hellmich /* Description: 3772554c0a3aSHans de Goede * Change default setting of specified variable. 3773554c0a3aSHans de Goede */ 37740ba38840SMarco Cesati u8 SetHalDefVar8723B(struct adapter *padapter, enum hal_def_variable variable, void *pval) 3775554c0a3aSHans de Goede { 3776554c0a3aSHans de Goede u8 bResult; 3777554c0a3aSHans de Goede 3778554c0a3aSHans de Goede bResult = _SUCCESS; 3779554c0a3aSHans de Goede 3780554c0a3aSHans de Goede switch (variable) { 3781554c0a3aSHans de Goede default: 3782554c0a3aSHans de Goede bResult = SetHalDefVar(padapter, variable, pval); 3783554c0a3aSHans de Goede break; 3784554c0a3aSHans de Goede } 3785554c0a3aSHans de Goede 3786554c0a3aSHans de Goede return bResult; 3787554c0a3aSHans de Goede } 3788554c0a3aSHans de Goede 37894d17363dSAndreas Hellmich /* Description: 3790554c0a3aSHans de Goede * Query setting of specified variable. 3791554c0a3aSHans de Goede */ 37920ba38840SMarco Cesati u8 GetHalDefVar8723B(struct adapter *padapter, enum hal_def_variable variable, void *pval) 3793554c0a3aSHans de Goede { 3794554c0a3aSHans de Goede u8 bResult; 3795554c0a3aSHans de Goede 3796554c0a3aSHans de Goede bResult = _SUCCESS; 3797554c0a3aSHans de Goede 3798554c0a3aSHans de Goede switch (variable) { 3799554c0a3aSHans de Goede case HAL_DEF_MAX_RECVBUF_SZ: 3800554c0a3aSHans de Goede *((u32 *)pval) = MAX_RECVBUF_SZ; 3801554c0a3aSHans de Goede break; 3802554c0a3aSHans de Goede 3803554c0a3aSHans de Goede case HAL_DEF_RX_PACKET_OFFSET: 3804554c0a3aSHans de Goede *((u32 *)pval) = RXDESC_SIZE + DRVINFO_SZ*8; 3805554c0a3aSHans de Goede break; 3806554c0a3aSHans de Goede 3807554c0a3aSHans de Goede case HW_VAR_MAX_RX_AMPDU_FACTOR: 3808554c0a3aSHans de Goede /* Stanley@BB.SD3 suggests 16K can get stable performance */ 3809554c0a3aSHans de Goede /* The experiment was done on SDIO interface */ 3810554c0a3aSHans de Goede /* coding by Lucas@20130730 */ 381198b32c71SRoss Schmidt *(u32 *)pval = IEEE80211_HT_MAX_AMPDU_16K; 3812554c0a3aSHans de Goede break; 3813554c0a3aSHans de Goede case HAL_DEF_TX_LDPC: 3814554c0a3aSHans de Goede case HAL_DEF_RX_LDPC: 3815554c0a3aSHans de Goede *((u8 *)pval) = false; 3816554c0a3aSHans de Goede break; 3817554c0a3aSHans de Goede case HAL_DEF_TX_STBC: 3818554c0a3aSHans de Goede *((u8 *)pval) = 0; 3819554c0a3aSHans de Goede break; 3820554c0a3aSHans de Goede case HAL_DEF_RX_STBC: 3821554c0a3aSHans de Goede *((u8 *)pval) = 1; 3822554c0a3aSHans de Goede break; 3823554c0a3aSHans de Goede case HAL_DEF_EXPLICIT_BEAMFORMER: 3824554c0a3aSHans de Goede case HAL_DEF_EXPLICIT_BEAMFORMEE: 3825554c0a3aSHans de Goede *((u8 *)pval) = false; 3826554c0a3aSHans de Goede break; 3827554c0a3aSHans de Goede 3828554c0a3aSHans de Goede case HW_DEF_RA_INFO_DUMP: 3829554c0a3aSHans de Goede { 3830554c0a3aSHans de Goede u8 mac_id = *(u8 *)pval; 3831554c0a3aSHans de Goede u32 cmd; 3832554c0a3aSHans de Goede 3833554c0a3aSHans de Goede cmd = 0x40000100 | mac_id; 3834554c0a3aSHans de Goede rtw_write32(padapter, REG_HMEBOX_DBG_2_8723B, cmd); 3835554c0a3aSHans de Goede msleep(10); 38367ca8d993SGreg Kroah-Hartman rtw_read32(padapter, 0x2F0); // info 1 3837554c0a3aSHans de Goede 3838554c0a3aSHans de Goede cmd = 0x40000400 | mac_id; 3839554c0a3aSHans de Goede rtw_write32(padapter, REG_HMEBOX_DBG_2_8723B, cmd); 3840554c0a3aSHans de Goede msleep(10); 38417ca8d993SGreg Kroah-Hartman rtw_read32(padapter, 0x2F0); // info 1 38427ca8d993SGreg Kroah-Hartman rtw_read32(padapter, 0x2F4); // info 2 38437ca8d993SGreg Kroah-Hartman rtw_read32(padapter, 0x2F8); // rate mask 1 38447ca8d993SGreg Kroah-Hartman rtw_read32(padapter, 0x2FC); // rate mask 2 3845554c0a3aSHans de Goede } 3846554c0a3aSHans de Goede break; 3847554c0a3aSHans de Goede 3848554c0a3aSHans de Goede case HAL_DEF_TX_PAGE_BOUNDARY: 3849554c0a3aSHans de Goede if (!padapter->registrypriv.wifi_spec) { 3850554c0a3aSHans de Goede *(u8 *)pval = TX_PAGE_BOUNDARY_8723B; 3851554c0a3aSHans de Goede } else { 3852554c0a3aSHans de Goede *(u8 *)pval = WMM_NORMAL_TX_PAGE_BOUNDARY_8723B; 3853554c0a3aSHans de Goede } 3854554c0a3aSHans de Goede break; 3855554c0a3aSHans de Goede 3856554c0a3aSHans de Goede case HAL_DEF_MACID_SLEEP: 3857554c0a3aSHans de Goede *(u8 *)pval = true; /* support macid sleep */ 3858554c0a3aSHans de Goede break; 3859554c0a3aSHans de Goede 3860554c0a3aSHans de Goede default: 3861554c0a3aSHans de Goede bResult = GetHalDefVar(padapter, variable, pval); 3862554c0a3aSHans de Goede break; 3863554c0a3aSHans de Goede } 3864554c0a3aSHans de Goede 3865554c0a3aSHans de Goede return bResult; 3866554c0a3aSHans de Goede } 3867554c0a3aSHans de Goede 3868554c0a3aSHans de Goede void rtl8723b_start_thread(struct adapter *padapter) 3869554c0a3aSHans de Goede { 3870554c0a3aSHans de Goede struct xmit_priv *xmitpriv = &padapter->xmitpriv; 3871554c0a3aSHans de Goede 3872554c0a3aSHans de Goede xmitpriv->SdioXmitThread = kthread_run(rtl8723bs_xmit_thread, padapter, "RTWHALXT"); 3873554c0a3aSHans de Goede } 3874554c0a3aSHans de Goede 3875554c0a3aSHans de Goede void rtl8723b_stop_thread(struct adapter *padapter) 3876554c0a3aSHans de Goede { 3877554c0a3aSHans de Goede struct xmit_priv *xmitpriv = &padapter->xmitpriv; 3878554c0a3aSHans de Goede 3879554c0a3aSHans de Goede /* stop xmit_buf_thread */ 3880554c0a3aSHans de Goede if (xmitpriv->SdioXmitThread) { 388109a8ea34SArnd Bergmann complete(&xmitpriv->SdioXmitStart); 388209a8ea34SArnd Bergmann wait_for_completion(&xmitpriv->SdioXmitTerminate); 3883554c0a3aSHans de Goede xmitpriv->SdioXmitThread = NULL; 3884554c0a3aSHans de Goede } 3885554c0a3aSHans de Goede } 3886