1*cea3e943SAbel Vesa /* SPDX-License-Identifier: GPL-2.0 */ 2*cea3e943SAbel Vesa /* 3*cea3e943SAbel Vesa * Copyright (c) 2023, Linaro Limited 4*cea3e943SAbel Vesa */ 5*cea3e943SAbel Vesa 6*cea3e943SAbel Vesa #ifndef QCOM_PHY_QMP_QSERDES_TXRX_PCIE_V6_20_H_ 7*cea3e943SAbel Vesa #define QCOM_PHY_QMP_QSERDES_TXRX_PCIE_V6_20_H_ 8*cea3e943SAbel Vesa 9*cea3e943SAbel Vesa #define QSERDES_V6_20_TX_RES_CODE_LANE_OFFSET_TX 0x30 10*cea3e943SAbel Vesa #define QSERDES_V6_20_TX_RES_CODE_LANE_OFFSET_RX 0x34 11*cea3e943SAbel Vesa #define QSERDES_V6_20_TX_TRAN_DRVR_EMP_EN 0xac 12*cea3e943SAbel Vesa #define QSERDES_V6_20_TX_LANE_MODE_1 0x78 13*cea3e943SAbel Vesa #define QSERDES_V6_20_TX_LANE_MODE_2 0x7c 14*cea3e943SAbel Vesa #define QSERDES_V6_20_TX_LANE_MODE_3 0x80 15*cea3e943SAbel Vesa 16*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_UCDR_FO_GAIN_RATE_2 0x08 17*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_UCDR_FO_GAIN_RATE_3 0x0c 18*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_UCDR_PI_CONTROLS 0x20 19*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_UCDR_SO_ACC_DEFAULT_VAL_RATE3 0x34 20*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_IVCM_CAL_CTRL2 0x9c 21*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_IVCM_POSTCAL_OFFSET 0xa0 22*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_DFE_3 0xb4 23*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_VGA_CAL_MAN_VAL 0xe8 24*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_GM_CAL 0x10c 25*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_EQU_ADAPTOR_CNTRL4 0x120 26*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_SIGDET_ENABLES 0x148 27*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_PHPRE_CTRL 0x188 28*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_DFE_CTLE_POST_CAL_OFFSET 0x194 29*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_Q_PI_INTRINSIC_BIAS_RATE32 0x1dc 30*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE2_B0 0x1f4 31*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE2_B1 0x1f8 32*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE2_B2 0x1fc 33*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE2_B3 0x200 34*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE2_B4 0x204 35*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE2_B5 0x208 36*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE2_B6 0x20c 37*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE3_B0 0x210 38*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE3_B1 0x214 39*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE3_B2 0x218 40*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE3_B3 0x21c 41*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE3_B4 0x220 42*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE3_B5 0x224 43*cea3e943SAbel Vesa #define QSERDES_V6_20_RX_MODE_RATE3_B6 0x228 44*cea3e943SAbel Vesa 45*cea3e943SAbel Vesa #endif 46