1*5b8154ceSAbel Vesa /* SPDX-License-Identifier: GPL-2.0 */ 2*5b8154ceSAbel Vesa /* 3*5b8154ceSAbel Vesa * Copyright (c) 2023, Linaro Limited 4*5b8154ceSAbel Vesa */ 5*5b8154ceSAbel Vesa 6*5b8154ceSAbel Vesa #ifndef QCOM_PHY_QMP_PCS_UFS_V6_H_ 7*5b8154ceSAbel Vesa #define QCOM_PHY_QMP_PCS_UFS_V6_H_ 8*5b8154ceSAbel Vesa 9*5b8154ceSAbel Vesa /* Only for QMP V6 PHY - UFS PCS registers */ 10*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_PHY_START 0x000 11*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_POWER_DOWN_CONTROL 0x004 12*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_SW_RESET 0x008 13*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_TIMER_20US_CORECLK_STEPS_MSB 0x00c 14*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_TIMER_20US_CORECLK_STEPS_LSB 0x010 15*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_PLL_CNTL 0x02c 16*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_TX_LARGE_AMP_DRV_LVL 0x030 17*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_TX_SMALL_AMP_DRV_LVL 0x038 18*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_BIST_FIXED_PAT_CTRL 0x060 19*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_TX_HSGEAR_CAPABILITY 0x074 20*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_RX_HSGEAR_CAPABILITY 0x0bc 21*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_DEBUG_BUS_CLKSEL 0x158 22*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_LINECFG_DISABLE 0x17c 23*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_RX_MIN_HIBERN8_TIME 0x184 24*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_RX_SIGDET_CTRL2 0x18c 25*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_TX_PWM_GEAR_BAND 0x178 26*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_TX_HS_GEAR_BAND 0x174 27*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_READY_STATUS 0x1a8 28*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_TX_MID_TERM_CTRL1 0x1f4 29*5b8154ceSAbel Vesa #define QPHY_V6_PCS_UFS_MULTI_LANE_CTRL1 0x1fc 30*5b8154ceSAbel Vesa 31*5b8154ceSAbel Vesa #endif 32