1 /* SPDX-License-Identifier: GPL-2.0 */
2 /* Copyright(c) 2009-2012  Realtek Corporation.*/
3 
4 #ifndef __RTL92DE_TRX_H__
5 #define __RTL92DE_TRX_H__
6 
7 #define TX_DESC_SIZE				64
8 #define TX_DESC_AGGR_SUBFRAME_SIZE		32
9 
10 #define RX_DESC_SIZE				32
11 #define RX_DRV_INFO_SIZE_UNIT			8
12 
13 #define	TX_DESC_NEXT_DESC_OFFSET		40
14 #define USB_HWDESC_HEADER_LEN			32
15 #define CRCLENGTH				4
16 
17 enum rtl92d_rx_desc_enc {
18 	RX_DESC_ENC_NONE	= 0,
19 	RX_DESC_ENC_WEP40	= 1,
20 	RX_DESC_ENC_TKIP_WO_MIC	= 2,
21 	RX_DESC_ENC_TKIP_MIC	= 3,
22 	RX_DESC_ENC_AES		= 4,
23 	RX_DESC_ENC_WEP104	= 5,
24 };
25 
26 /* macros to read/write various fields in RX or TX descriptors */
27 
28 static inline void set_tx_desc_pkt_size(__le32 *__pdesc, u32 __val)
29 {
30 	le32p_replace_bits(__pdesc, __val, GENMASK(15, 0));
31 }
32 
33 static inline void set_tx_desc_offset(__le32 *__pdesc, u32 __val)
34 {
35 	le32p_replace_bits(__pdesc, __val, GENMASK(23, 16));
36 }
37 
38 static inline void set_tx_desc_htc(__le32 *__pdesc, u32 __val)
39 {
40 	le32p_replace_bits(__pdesc, __val, BIT(25));
41 }
42 
43 static inline void set_tx_desc_last_seg(__le32 *__pdesc, u32 __val)
44 {
45 	le32p_replace_bits(__pdesc, __val, BIT(26));
46 }
47 
48 static inline void set_tx_desc_first_seg(__le32 *__pdesc, u32 __val)
49 {
50 	le32p_replace_bits(__pdesc, __val, BIT(27));
51 }
52 
53 static inline void set_tx_desc_linip(__le32 *__pdesc, u32 __val)
54 {
55 	le32p_replace_bits(__pdesc, __val, BIT(28));
56 }
57 
58 static inline void set_tx_desc_own(__le32 *__pdesc, u32 __val)
59 {
60 	le32p_replace_bits(__pdesc, __val, BIT(31));
61 }
62 
63 static inline u32 get_tx_desc_own(__le32 *__pdesc)
64 {
65 	return le32_get_bits(*__pdesc, BIT(31));
66 }
67 
68 static inline void set_tx_desc_macid(__le32 *__pdesc, u32 __val)
69 {
70 	le32p_replace_bits((__pdesc + 1), __val, GENMASK(4, 0));
71 }
72 
73 static inline void set_tx_desc_agg_enable(__le32 *__pdesc, u32 __val)
74 {
75 	le32p_replace_bits((__pdesc + 1), __val, BIT(5));
76 }
77 
78 static inline void set_tx_desc_rdg_enable(__le32 *__pdesc, u32 __val)
79 {
80 	le32p_replace_bits((__pdesc + 1), __val, BIT(7));
81 }
82 
83 static inline void set_tx_desc_queue_sel(__le32 *__pdesc, u32 __val)
84 {
85 	le32p_replace_bits((__pdesc + 1), __val, GENMASK(12, 8));
86 }
87 
88 static inline void set_tx_desc_rate_id(__le32 *__pdesc, u32 __val)
89 {
90 	le32p_replace_bits((__pdesc + 1), __val, GENMASK(19, 16));
91 }
92 
93 static inline void set_tx_desc_sec_type(__le32 *__pdesc, u32 __val)
94 {
95 	le32p_replace_bits((__pdesc + 1), __val, GENMASK(23, 22));
96 }
97 
98 static inline void set_tx_desc_pkt_offset(__le32 *__pdesc, u32 __val)
99 {
100 	le32p_replace_bits((__pdesc + 1), __val, GENMASK(30, 26));
101 }
102 
103 static inline void set_tx_desc_more_frag(__le32 *__pdesc, u32 __val)
104 {
105 	le32p_replace_bits((__pdesc + 2), __val, BIT(17));
106 }
107 
108 static inline void set_tx_desc_ampdu_density(__le32 *__pdesc, u32 __val)
109 {
110 	le32p_replace_bits((__pdesc + 2), __val, GENMASK(22, 20));
111 }
112 
113 static inline void set_tx_desc_seq(__le32 *__pdesc, u32 __val)
114 {
115 	le32p_replace_bits((__pdesc + 3), __val, GENMASK(27, 16));
116 }
117 
118 static inline void set_tx_desc_pkt_id(__le32 *__pdesc, u32 __val)
119 {
120 	le32p_replace_bits((__pdesc + 3), __val, GENMASK(31, 28));
121 }
122 
123 static inline void set_tx_desc_rts_rate(__le32 *__pdesc, u32 __val)
124 {
125 	le32p_replace_bits((__pdesc + 4), __val, GENMASK(4, 0));
126 }
127 
128 static inline void set_tx_desc_qos(__le32 *__pdesc, u32 __val)
129 {
130 	le32p_replace_bits((__pdesc + 4), __val, BIT(6));
131 }
132 
133 static inline void set_tx_desc_hwseq_en(__le32 *__pdesc, u32 __val)
134 {
135 	le32p_replace_bits((__pdesc + 4), __val, BIT(7));
136 }
137 
138 static inline void set_tx_desc_use_rate(__le32 *__pdesc, u32 __val)
139 {
140 	le32p_replace_bits((__pdesc + 4), __val, BIT(8));
141 }
142 
143 static inline void set_tx_desc_disable_fb(__le32 *__pdesc, u32 __val)
144 {
145 	le32p_replace_bits((__pdesc + 4), __val, BIT(10));
146 }
147 
148 static inline void set_tx_desc_cts2self(__le32 *__pdesc, u32 __val)
149 {
150 	le32p_replace_bits((__pdesc + 4), __val, BIT(11));
151 }
152 
153 static inline void set_tx_desc_rts_enable(__le32 *__pdesc, u32 __val)
154 {
155 	le32p_replace_bits((__pdesc + 4), __val, BIT(12));
156 }
157 
158 static inline void set_tx_desc_hw_rts_enable(__le32 *__pdesc, u32 __val)
159 {
160 	le32p_replace_bits((__pdesc + 4), __val, BIT(13));
161 }
162 
163 static inline void set_tx_desc_tx_sub_carrier(__le32 *__pdesc, u32 __val)
164 {
165 	le32p_replace_bits((__pdesc + 4), __val, GENMASK(21, 20));
166 }
167 
168 static inline void set_tx_desc_data_bw(__le32 *__pdesc, u32 __val)
169 {
170 	le32p_replace_bits((__pdesc + 4), __val, BIT(25));
171 }
172 
173 static inline void set_tx_desc_rts_short(__le32 *__pdesc, u32 __val)
174 {
175 	le32p_replace_bits((__pdesc + 4), __val, BIT(26));
176 }
177 
178 static inline void set_tx_desc_rts_bw(__le32 *__pdesc, u32 __val)
179 {
180 	le32p_replace_bits((__pdesc + 4), __val, BIT(27));
181 }
182 
183 static inline void set_tx_desc_rts_sc(__le32 *__pdesc, u32 __val)
184 {
185 	le32p_replace_bits((__pdesc + 4), __val, GENMASK(29, 28));
186 }
187 
188 static inline void set_tx_desc_rts_stbc(__le32 *__pdesc, u32 __val)
189 {
190 	le32p_replace_bits((__pdesc + 4), __val, GENMASK(31, 30));
191 }
192 
193 static inline void set_tx_desc_tx_rate(__le32 *__pdesc, u32 __val)
194 {
195 	le32p_replace_bits((__pdesc + 5), __val, GENMASK(5, 0));
196 }
197 
198 static inline void set_tx_desc_data_shortgi(__le32 *__pdesc, u32 __val)
199 {
200 	le32p_replace_bits((__pdesc + 5), __val, BIT(6));
201 }
202 
203 static inline void set_tx_desc_data_rate_fb_limit(__le32 *__pdesc, u32 __val)
204 {
205 	le32p_replace_bits((__pdesc + 5), __val, GENMASK(12, 8));
206 }
207 
208 static inline void set_tx_desc_rts_rate_fb_limit(__le32 *__pdesc, u32 __val)
209 {
210 	le32p_replace_bits((__pdesc + 5), __val, GENMASK(16, 13));
211 }
212 
213 static inline void set_tx_desc_max_agg_num(__le32 *__pdesc, u32 __val)
214 {
215 	le32p_replace_bits((__pdesc + 6), __val, GENMASK(15, 11));
216 }
217 
218 static inline void set_tx_desc_tx_buffer_size(__le32 *__pdesc, u32 __val)
219 {
220 	le32p_replace_bits((__pdesc + 7), __val, GENMASK(15, 0));
221 }
222 
223 static inline void set_tx_desc_tx_buffer_address(__le32 *__pdesc, u32 __val)
224 {
225 	*(__pdesc + 8) = cpu_to_le32(__val);
226 }
227 
228 static inline u32 get_tx_desc_tx_buffer_address(__le32 *__pdesc)
229 {
230 	return le32_to_cpu(*(__pdesc + 8));
231 }
232 
233 static inline void set_tx_desc_next_desc_address(__le32 *__pdesc, u32 __val)
234 {
235 	*(__pdesc + 10) = cpu_to_le32(__val);
236 }
237 
238 static inline u32 get_rx_desc_pkt_len(__le32 *__pdesc)
239 {
240 	return le32_get_bits(*__pdesc, GENMASK(13, 0));
241 }
242 
243 static inline u32 get_rx_desc_crc32(__le32 *__pdesc)
244 {
245 	return le32_get_bits(*__pdesc, BIT(14));
246 }
247 
248 static inline u32 get_rx_desc_icv(__le32 *__pdesc)
249 {
250 	return le32_get_bits(*__pdesc, BIT(15));
251 }
252 
253 static inline u32 get_rx_desc_drv_info_size(__le32 *__pdesc)
254 {
255 	return le32_get_bits(*__pdesc, GENMASK(19, 16));
256 }
257 
258 static inline u32 get_rx_desc_enc_type(__le32 *__pdesc)
259 {
260 	return le32_get_bits(*__pdesc, GENMASK(22, 20));
261 }
262 
263 static inline u32 get_rx_desc_shift(__le32 *__pdesc)
264 {
265 	return le32_get_bits(*__pdesc, GENMASK(25, 24));
266 }
267 
268 static inline u32 get_rx_desc_physt(__le32 *__pdesc)
269 {
270 	return le32_get_bits(*__pdesc, BIT(26));
271 }
272 
273 static inline u32 get_rx_desc_swdec(__le32 *__pdesc)
274 {
275 	return le32_get_bits(*__pdesc, BIT(27));
276 }
277 
278 static inline u32 get_rx_desc_own(__le32 *__pdesc)
279 {
280 	return le32_get_bits(*__pdesc, BIT(31));
281 }
282 
283 static inline void set_rx_desc_pkt_len(__le32 *__pdesc, u32 __val)
284 {
285 	le32p_replace_bits(__pdesc, __val, GENMASK(13, 0));
286 }
287 
288 static inline void set_rx_desc_eor(__le32 *__pdesc, u32 __val)
289 {
290 	le32p_replace_bits(__pdesc, __val, BIT(30));
291 }
292 
293 static inline void set_rx_desc_own(__le32 *__pdesc, u32 __val)
294 {
295 	le32p_replace_bits(__pdesc, __val, BIT(31));
296 }
297 
298 static inline u32 get_rx_desc_paggr(__le32 *__pdesc)
299 {
300 	return le32_get_bits(*(__pdesc + 1), BIT(14));
301 }
302 
303 static inline u32 get_rx_desc_faggr(__le32 *__pdesc)
304 {
305 	return le32_get_bits(*(__pdesc + 1), BIT(15));
306 }
307 
308 static inline u32 get_rx_desc_rxmcs(__le32 *__pdesc)
309 {
310 	return le32_get_bits(*(__pdesc + 3), GENMASK(5, 0));
311 }
312 
313 static inline u32 get_rx_desc_rxht(__le32 *__pdesc)
314 {
315 	return le32_get_bits(*(__pdesc + 3), BIT(6));
316 }
317 
318 static inline u32 get_rx_desc_splcp(__le32 *__pdesc)
319 {
320 	return le32_get_bits(*(__pdesc + 3), BIT(8));
321 }
322 
323 static inline u32 get_rx_desc_bw(__le32 *__pdesc)
324 {
325 	return le32_get_bits(*(__pdesc + 3), BIT(9));
326 }
327 
328 static inline u32 get_rx_desc_tsfl(__le32 *__pdesc)
329 {
330 	return le32_to_cpu(*(__pdesc + 5));
331 }
332 
333 static inline u32 get_rx_desc_buff_addr(__le32 *__pdesc)
334 {
335 	return le32_to_cpu(*(__pdesc + 6));
336 }
337 
338 static inline void set_rx_desc_buff_addr(__le32 *__pdesc, u32 __val)
339 {
340 	*(__pdesc + 6) = cpu_to_le32(__val);
341 }
342 
343 static inline void clear_pci_tx_desc_content(__le32 *__pdesc, u32 _size)
344 {
345 	memset((void *)__pdesc, 0,
346 	       min_t(size_t, _size, TX_DESC_NEXT_DESC_OFFSET));
347 }
348 
349 /* For 92D early mode */
350 static inline void set_earlymode_pktnum(__le32 *__paddr, u32 __value)
351 {
352 	le32p_replace_bits(__paddr, __value, GENMASK(2, 0));
353 }
354 
355 static inline void set_earlymode_len0(__le32 *__paddr, u32 __value)
356 {
357 	le32p_replace_bits(__paddr, __value, GENMASK(15, 4));
358 }
359 
360 static inline void set_earlymode_len1(__le32 *__paddr, u32 __value)
361 {
362 	le32p_replace_bits(__paddr, __value, GENMASK(27, 16));
363 }
364 
365 static inline void set_earlymode_len2_1(__le32 *__paddr, u32 __value)
366 {
367 	le32p_replace_bits(__paddr, __value, GENMASK(31, 28));
368 }
369 
370 static inline void set_earlymode_len2_2(__le32 *__paddr, u32 __value)
371 {
372 	le32p_replace_bits((__paddr + 1), __value, GENMASK(7, 0));
373 }
374 
375 static inline void set_earlymode_len3(__le32 *__paddr, u32 __value)
376 {
377 	le32p_replace_bits((__paddr + 1), __value, GENMASK(19, 8));
378 }
379 
380 static inline void set_earlymode_len4(__le32 *__paddr, u32 __value)
381 {
382 	le32p_replace_bits((__paddr + 1), __value, GENMASK(31, 20));
383 }
384 
385 struct rx_fwinfo_92d {
386 	u8 gain_trsw[4];
387 	u8 pwdb_all;
388 	u8 cfosho[4];
389 	u8 cfotail[4];
390 	s8 rxevm[2];
391 	s8 rxsnr[4];
392 	u8 pdsnr[2];
393 	u8 csi_current[2];
394 	u8 csi_target[2];
395 	u8 sigevm;
396 	u8 max_ex_pwr;
397 #ifdef __LITTLE_ENDIAN
398 	u8 ex_intf_flag:1;
399 	u8 sgi_en:1;
400 	u8 rxsc:2;
401 	u8 reserve:4;
402 #else
403 	u8 reserve:4;
404 	u8 rxsc:2;
405 	u8 sgi_en:1;
406 	u8 ex_intf_flag:1;
407 #endif
408 } __packed;
409 
410 struct tx_desc_92d {
411 	u32 pktsize:16;
412 	u32 offset:8;
413 	u32 bmc:1;
414 	u32 htc:1;
415 	u32 lastseg:1;
416 	u32 firstseg:1;
417 	u32 linip:1;
418 	u32 noacm:1;
419 	u32 gf:1;
420 	u32 own:1;
421 
422 	u32 macid:5;
423 	u32 agg_en:1;
424 	u32 bk:1;
425 	u32 rdg_en:1;
426 	u32 queuesel:5;
427 	u32 rd_nav_ext:1;
428 	u32 lsig_txop_en:1;
429 	u32 pifs:1;
430 	u32 rateid:4;
431 	u32 nav_usehdr:1;
432 	u32 en_descid:1;
433 	u32 sectype:2;
434 	u32 pktoffset:8;
435 
436 	u32 rts_rc:6;
437 	u32 data_rc:6;
438 	u32 rsvd0:2;
439 	u32 bar_retryht:2;
440 	u32 rsvd1:1;
441 	u32 morefrag:1;
442 	u32 raw:1;
443 	u32 ccx:1;
444 	u32 ampdudensity:3;
445 	u32 rsvd2:1;
446 	u32 ant_sela:1;
447 	u32 ant_selb:1;
448 	u32 txant_cck:2;
449 	u32 txant_l:2;
450 	u32 txant_ht:2;
451 
452 	u32 nextheadpage:8;
453 	u32 tailpage:8;
454 	u32 seq:12;
455 	u32 pktid:4;
456 
457 	u32 rtsrate:5;
458 	u32 apdcfe:1;
459 	u32 qos:1;
460 	u32 hwseq_enable:1;
461 	u32 userrate:1;
462 	u32 dis_rtsfb:1;
463 	u32 dis_datafb:1;
464 	u32 cts2self:1;
465 	u32 rts_en:1;
466 	u32 hwrts_en:1;
467 	u32 portid:1;
468 	u32 rsvd3:3;
469 	u32 waitdcts:1;
470 	u32 cts2ap_en:1;
471 	u32 txsc:2;
472 	u32 stbc:2;
473 	u32 txshort:1;
474 	u32 txbw:1;
475 	u32 rtsshort:1;
476 	u32 rtsbw:1;
477 	u32 rtssc:2;
478 	u32 rtsstbc:2;
479 
480 	u32 txrate:6;
481 	u32 shortgi:1;
482 	u32 ccxt:1;
483 	u32 txrate_fb_lmt:5;
484 	u32 rtsrate_fb_lmt:4;
485 	u32 retrylmt_en:1;
486 	u32 txretrylmt:6;
487 	u32 usb_txaggnum:8;
488 
489 	u32 txagca:5;
490 	u32 txagcb:5;
491 	u32 usemaxlen:1;
492 	u32 maxaggnum:5;
493 	u32 mcsg1maxlen:4;
494 	u32 mcsg2maxlen:4;
495 	u32 mcsg3maxlen:4;
496 	u32 mcs7sgimaxlen:4;
497 
498 	u32 txbuffersize:16;
499 	u32 mcsg4maxlen:4;
500 	u32 mcsg5maxlen:4;
501 	u32 mcsg6maxlen:4;
502 	u32 mcsg15sgimaxlen:4;
503 
504 	u32 txbuffaddr;
505 	u32 txbufferaddr64;
506 	u32 nextdescaddress;
507 	u32 nextdescaddress64;
508 
509 	u32 reserve_pass_pcie_mm_limit[4];
510 } __packed;
511 
512 void rtl92de_tx_fill_desc(struct ieee80211_hw *hw,
513 			  struct ieee80211_hdr *hdr, u8 *pdesc,
514 			  u8 *pbd_desc_tx, struct ieee80211_tx_info *info,
515 			  struct ieee80211_sta *sta,
516 			  struct sk_buff *skb, u8 hw_queue,
517 			  struct rtl_tcb_desc *ptcb_desc);
518 bool rtl92de_rx_query_desc(struct ieee80211_hw *hw,
519 			   struct rtl_stats *stats,
520 			   struct ieee80211_rx_status *rx_status,
521 			   u8 *pdesc, struct sk_buff *skb);
522 void rtl92de_set_desc(struct ieee80211_hw *hw, u8 *pdesc, bool istx,
523 		      u8 desc_name, u8 *val);
524 u64 rtl92de_get_desc(struct ieee80211_hw *hw,
525 		     u8 *p_desc, bool istx, u8 desc_name);
526 bool rtl92de_is_tx_desc_closed(struct ieee80211_hw *hw,
527 			       u8 hw_queue, u16 index);
528 void rtl92de_tx_polling(struct ieee80211_hw *hw, u8 hw_queue);
529 void rtl92de_tx_fill_cmddesc(struct ieee80211_hw *hw, u8 *pdesc,
530 			     bool b_firstseg, bool b_lastseg,
531 			     struct sk_buff *skb);
532 
533 #endif
534