15b2e303fSDavid Härdeman /* 25b2e303fSDavid Härdeman * winbond-cir.c - Driver for the Consumer IR functionality of Winbond 35b2e303fSDavid Härdeman * SuperI/O chips. 45b2e303fSDavid Härdeman * 55b2e303fSDavid Härdeman * Currently supports the Winbond WPCD376i chip (PNP id WEC1022), but 65b2e303fSDavid Härdeman * could probably support others (Winbond WEC102X, NatSemi, etc) 75b2e303fSDavid Härdeman * with minor modifications. 85b2e303fSDavid Härdeman * 9b87f2eddSDavid Härdeman * Original Author: David Härdeman <david@hardeman.nu> 10b87f2eddSDavid Härdeman * Copyright (C) 2009 - 2011 David Härdeman <david@hardeman.nu> 115b2e303fSDavid Härdeman * 125b2e303fSDavid Härdeman * Dedicated to my daughter Matilda, without whose loving attention this 135b2e303fSDavid Härdeman * driver would have been finished in half the time and with a fraction 145b2e303fSDavid Härdeman * of the bugs. 155b2e303fSDavid Härdeman * 165b2e303fSDavid Härdeman * Written using: 175b2e303fSDavid Härdeman * o Winbond WPCD376I datasheet helpfully provided by Jesse Barnes at Intel 185b2e303fSDavid Härdeman * o NatSemi PC87338/PC97338 datasheet (for the serial port stuff) 195b2e303fSDavid Härdeman * o DSDT dumps 205b2e303fSDavid Härdeman * 215b2e303fSDavid Härdeman * Supported features: 22c829f267SDavid Härdeman * o IR Receive 23c829f267SDavid Härdeman * o IR Transmit 245b2e303fSDavid Härdeman * o Wake-On-CIR functionality 255b2e303fSDavid Härdeman * 265b2e303fSDavid Härdeman * To do: 275b2e303fSDavid Härdeman * o Learning 285b2e303fSDavid Härdeman * 295b2e303fSDavid Härdeman * This program is free software; you can redistribute it and/or modify 305b2e303fSDavid Härdeman * it under the terms of the GNU General Public License as published by 315b2e303fSDavid Härdeman * the Free Software Foundation; either version 2 of the License, or 325b2e303fSDavid Härdeman * (at your option) any later version. 335b2e303fSDavid Härdeman * 345b2e303fSDavid Härdeman * This program is distributed in the hope that it will be useful, 355b2e303fSDavid Härdeman * but WITHOUT ANY WARRANTY; without even the implied warranty of 365b2e303fSDavid Härdeman * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the 375b2e303fSDavid Härdeman * GNU General Public License for more details. 385b2e303fSDavid Härdeman * 395b2e303fSDavid Härdeman * You should have received a copy of the GNU General Public License 405b2e303fSDavid Härdeman * along with this program; if not, write to the Free Software 415b2e303fSDavid Härdeman * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA. 425b2e303fSDavid Härdeman */ 435b2e303fSDavid Härdeman 44d8a10ac9SJoe Perches #define pr_fmt(fmt) KBUILD_MODNAME ": " fmt 45d8a10ac9SJoe Perches 465b2e303fSDavid Härdeman #include <linux/module.h> 475b2e303fSDavid Härdeman #include <linux/pnp.h> 485b2e303fSDavid Härdeman #include <linux/interrupt.h> 495b2e303fSDavid Härdeman #include <linux/timer.h> 505b2e303fSDavid Härdeman #include <linux/leds.h> 515b2e303fSDavid Härdeman #include <linux/spinlock.h> 525b2e303fSDavid Härdeman #include <linux/pci_ids.h> 535b2e303fSDavid Härdeman #include <linux/io.h> 545b2e303fSDavid Härdeman #include <linux/bitrev.h> 555b2e303fSDavid Härdeman #include <linux/slab.h> 56c829f267SDavid Härdeman #include <linux/wait.h> 57c829f267SDavid Härdeman #include <linux/sched.h> 586bda9644SMauro Carvalho Chehab #include <media/rc-core.h> 595b2e303fSDavid Härdeman 605b2e303fSDavid Härdeman #define DRVNAME "winbond-cir" 615b2e303fSDavid Härdeman 625b2e303fSDavid Härdeman /* CEIR Wake-Up Registers, relative to data->wbase */ 635b2e303fSDavid Härdeman #define WBCIR_REG_WCEIR_CTL 0x03 /* CEIR Receiver Control */ 645b2e303fSDavid Härdeman #define WBCIR_REG_WCEIR_STS 0x04 /* CEIR Receiver Status */ 655b2e303fSDavid Härdeman #define WBCIR_REG_WCEIR_EV_EN 0x05 /* CEIR Receiver Event Enable */ 665b2e303fSDavid Härdeman #define WBCIR_REG_WCEIR_CNTL 0x06 /* CEIR Receiver Counter Low */ 675b2e303fSDavid Härdeman #define WBCIR_REG_WCEIR_CNTH 0x07 /* CEIR Receiver Counter High */ 685b2e303fSDavid Härdeman #define WBCIR_REG_WCEIR_INDEX 0x08 /* CEIR Receiver Index */ 695b2e303fSDavid Härdeman #define WBCIR_REG_WCEIR_DATA 0x09 /* CEIR Receiver Data */ 705b2e303fSDavid Härdeman #define WBCIR_REG_WCEIR_CSL 0x0A /* CEIR Re. Compare Strlen */ 715b2e303fSDavid Härdeman #define WBCIR_REG_WCEIR_CFG1 0x0B /* CEIR Re. Configuration 1 */ 725b2e303fSDavid Härdeman #define WBCIR_REG_WCEIR_CFG2 0x0C /* CEIR Re. Configuration 2 */ 735b2e303fSDavid Härdeman 745b2e303fSDavid Härdeman /* CEIR Enhanced Functionality Registers, relative to data->ebase */ 755b2e303fSDavid Härdeman #define WBCIR_REG_ECEIR_CTS 0x00 /* Enhanced IR Control Status */ 765b2e303fSDavid Härdeman #define WBCIR_REG_ECEIR_CCTL 0x01 /* Infrared Counter Control */ 775b2e303fSDavid Härdeman #define WBCIR_REG_ECEIR_CNT_LO 0x02 /* Infrared Counter LSB */ 785b2e303fSDavid Härdeman #define WBCIR_REG_ECEIR_CNT_HI 0x03 /* Infrared Counter MSB */ 795b2e303fSDavid Härdeman #define WBCIR_REG_ECEIR_IREM 0x04 /* Infrared Emitter Status */ 805b2e303fSDavid Härdeman 815b2e303fSDavid Härdeman /* SP3 Banked Registers, relative to data->sbase */ 825b2e303fSDavid Härdeman #define WBCIR_REG_SP3_BSR 0x03 /* Bank Select, all banks */ 835b2e303fSDavid Härdeman /* Bank 0 */ 845b2e303fSDavid Härdeman #define WBCIR_REG_SP3_RXDATA 0x00 /* FIFO RX data (r) */ 855b2e303fSDavid Härdeman #define WBCIR_REG_SP3_TXDATA 0x00 /* FIFO TX data (w) */ 865b2e303fSDavid Härdeman #define WBCIR_REG_SP3_IER 0x01 /* Interrupt Enable */ 875b2e303fSDavid Härdeman #define WBCIR_REG_SP3_EIR 0x02 /* Event Identification (r) */ 885b2e303fSDavid Härdeman #define WBCIR_REG_SP3_FCR 0x02 /* FIFO Control (w) */ 895b2e303fSDavid Härdeman #define WBCIR_REG_SP3_MCR 0x04 /* Mode Control */ 905b2e303fSDavid Härdeman #define WBCIR_REG_SP3_LSR 0x05 /* Link Status */ 915b2e303fSDavid Härdeman #define WBCIR_REG_SP3_MSR 0x06 /* Modem Status */ 925b2e303fSDavid Härdeman #define WBCIR_REG_SP3_ASCR 0x07 /* Aux Status and Control */ 935b2e303fSDavid Härdeman /* Bank 2 */ 945b2e303fSDavid Härdeman #define WBCIR_REG_SP3_BGDL 0x00 /* Baud Divisor LSB */ 955b2e303fSDavid Härdeman #define WBCIR_REG_SP3_BGDH 0x01 /* Baud Divisor MSB */ 965b2e303fSDavid Härdeman #define WBCIR_REG_SP3_EXCR1 0x02 /* Extended Control 1 */ 975b2e303fSDavid Härdeman #define WBCIR_REG_SP3_EXCR2 0x04 /* Extended Control 2 */ 985b2e303fSDavid Härdeman #define WBCIR_REG_SP3_TXFLV 0x06 /* TX FIFO Level */ 995b2e303fSDavid Härdeman #define WBCIR_REG_SP3_RXFLV 0x07 /* RX FIFO Level */ 1005b2e303fSDavid Härdeman /* Bank 3 */ 1015b2e303fSDavid Härdeman #define WBCIR_REG_SP3_MRID 0x00 /* Module Identification */ 1025b2e303fSDavid Härdeman #define WBCIR_REG_SP3_SH_LCR 0x01 /* LCR Shadow */ 1035b2e303fSDavid Härdeman #define WBCIR_REG_SP3_SH_FCR 0x02 /* FCR Shadow */ 1045b2e303fSDavid Härdeman /* Bank 4 */ 1055b2e303fSDavid Härdeman #define WBCIR_REG_SP3_IRCR1 0x02 /* Infrared Control 1 */ 1065b2e303fSDavid Härdeman /* Bank 5 */ 1075b2e303fSDavid Härdeman #define WBCIR_REG_SP3_IRCR2 0x04 /* Infrared Control 2 */ 1085b2e303fSDavid Härdeman /* Bank 6 */ 1095b2e303fSDavid Härdeman #define WBCIR_REG_SP3_IRCR3 0x00 /* Infrared Control 3 */ 1105b2e303fSDavid Härdeman #define WBCIR_REG_SP3_SIR_PW 0x02 /* SIR Pulse Width */ 1115b2e303fSDavid Härdeman /* Bank 7 */ 1125b2e303fSDavid Härdeman #define WBCIR_REG_SP3_IRRXDC 0x00 /* IR RX Demod Control */ 1135b2e303fSDavid Härdeman #define WBCIR_REG_SP3_IRTXMC 0x01 /* IR TX Mod Control */ 1145b2e303fSDavid Härdeman #define WBCIR_REG_SP3_RCCFG 0x02 /* CEIR Config */ 1155b2e303fSDavid Härdeman #define WBCIR_REG_SP3_IRCFG1 0x04 /* Infrared Config 1 */ 1165b2e303fSDavid Härdeman #define WBCIR_REG_SP3_IRCFG4 0x07 /* Infrared Config 4 */ 1175b2e303fSDavid Härdeman 1185b2e303fSDavid Härdeman /* 1195b2e303fSDavid Härdeman * Magic values follow 1205b2e303fSDavid Härdeman */ 1215b2e303fSDavid Härdeman 1225b2e303fSDavid Härdeman /* No interrupts for WBCIR_REG_SP3_IER and WBCIR_REG_SP3_EIR */ 1235b2e303fSDavid Härdeman #define WBCIR_IRQ_NONE 0x00 1245b2e303fSDavid Härdeman /* RX data bit for WBCIR_REG_SP3_IER and WBCIR_REG_SP3_EIR */ 1255b2e303fSDavid Härdeman #define WBCIR_IRQ_RX 0x01 126c829f267SDavid Härdeman /* TX data low bit for WBCIR_REG_SP3_IER and WBCIR_REG_SP3_EIR */ 127c829f267SDavid Härdeman #define WBCIR_IRQ_TX_LOW 0x02 1285b2e303fSDavid Härdeman /* Over/Under-flow bit for WBCIR_REG_SP3_IER and WBCIR_REG_SP3_EIR */ 1295b2e303fSDavid Härdeman #define WBCIR_IRQ_ERR 0x04 130c829f267SDavid Härdeman /* TX data empty bit for WBCEIR_REG_SP3_IER and WBCIR_REG_SP3_EIR */ 131c829f267SDavid Härdeman #define WBCIR_IRQ_TX_EMPTY 0x20 1325b2e303fSDavid Härdeman /* Led enable/disable bit for WBCIR_REG_ECEIR_CTS */ 1335b2e303fSDavid Härdeman #define WBCIR_LED_ENABLE 0x80 1345b2e303fSDavid Härdeman /* RX data available bit for WBCIR_REG_SP3_LSR */ 1355b2e303fSDavid Härdeman #define WBCIR_RX_AVAIL 0x01 136c829f267SDavid Härdeman /* RX data overrun error bit for WBCIR_REG_SP3_LSR */ 137c829f267SDavid Härdeman #define WBCIR_RX_OVERRUN 0x02 138c829f267SDavid Härdeman /* TX End-Of-Transmission bit for WBCIR_REG_SP3_ASCR */ 139c829f267SDavid Härdeman #define WBCIR_TX_EOT 0x04 1405b2e303fSDavid Härdeman /* RX disable bit for WBCIR_REG_SP3_ASCR */ 1415b2e303fSDavid Härdeman #define WBCIR_RX_DISABLE 0x20 142c829f267SDavid Härdeman /* TX data underrun error bit for WBCIR_REG_SP3_ASCR */ 143c829f267SDavid Härdeman #define WBCIR_TX_UNDERRUN 0x40 1445b2e303fSDavid Härdeman /* Extended mode enable bit for WBCIR_REG_SP3_EXCR1 */ 1455b2e303fSDavid Härdeman #define WBCIR_EXT_ENABLE 0x01 1465b2e303fSDavid Härdeman /* Select compare register in WBCIR_REG_WCEIR_INDEX (bits 5 & 6) */ 1475b2e303fSDavid Härdeman #define WBCIR_REGSEL_COMPARE 0x10 1485b2e303fSDavid Härdeman /* Select mask register in WBCIR_REG_WCEIR_INDEX (bits 5 & 6) */ 1495b2e303fSDavid Härdeman #define WBCIR_REGSEL_MASK 0x20 1505b2e303fSDavid Härdeman /* Starting address of selected register in WBCIR_REG_WCEIR_INDEX */ 1515b2e303fSDavid Härdeman #define WBCIR_REG_ADDR0 0x00 1525b2e303fSDavid Härdeman 1535b2e303fSDavid Härdeman /* Valid banks for the SP3 UART */ 1545b2e303fSDavid Härdeman enum wbcir_bank { 1555b2e303fSDavid Härdeman WBCIR_BANK_0 = 0x00, 1565b2e303fSDavid Härdeman WBCIR_BANK_1 = 0x80, 1575b2e303fSDavid Härdeman WBCIR_BANK_2 = 0xE0, 1585b2e303fSDavid Härdeman WBCIR_BANK_3 = 0xE4, 1595b2e303fSDavid Härdeman WBCIR_BANK_4 = 0xE8, 1605b2e303fSDavid Härdeman WBCIR_BANK_5 = 0xEC, 1615b2e303fSDavid Härdeman WBCIR_BANK_6 = 0xF0, 1625b2e303fSDavid Härdeman WBCIR_BANK_7 = 0xF4, 1635b2e303fSDavid Härdeman }; 1645b2e303fSDavid Härdeman 1655b2e303fSDavid Härdeman /* Supported power-on IR Protocols */ 1665b2e303fSDavid Härdeman enum wbcir_protocol { 1675b2e303fSDavid Härdeman IR_PROTOCOL_RC5 = 0x0, 1685b2e303fSDavid Härdeman IR_PROTOCOL_NEC = 0x1, 1695b2e303fSDavid Härdeman IR_PROTOCOL_RC6 = 0x2, 1705b2e303fSDavid Härdeman }; 1715b2e303fSDavid Härdeman 172c829f267SDavid Härdeman /* Possible states for IR reception */ 173c829f267SDavid Härdeman enum wbcir_rxstate { 174c829f267SDavid Härdeman WBCIR_RXSTATE_INACTIVE = 0, 175c829f267SDavid Härdeman WBCIR_RXSTATE_ACTIVE, 176c829f267SDavid Härdeman WBCIR_RXSTATE_ERROR 177c829f267SDavid Härdeman }; 178c829f267SDavid Härdeman 179c829f267SDavid Härdeman /* Possible states for IR transmission */ 180c829f267SDavid Härdeman enum wbcir_txstate { 181c829f267SDavid Härdeman WBCIR_TXSTATE_INACTIVE = 0, 182c829f267SDavid Härdeman WBCIR_TXSTATE_ACTIVE, 183c829f267SDavid Härdeman WBCIR_TXSTATE_DONE, 184c829f267SDavid Härdeman WBCIR_TXSTATE_ERROR 185c829f267SDavid Härdeman }; 186c829f267SDavid Härdeman 1875b2e303fSDavid Härdeman /* Misc */ 1885b2e303fSDavid Härdeman #define WBCIR_NAME "Winbond CIR" 1895b2e303fSDavid Härdeman #define WBCIR_ID_FAMILY 0xF1 /* Family ID for the WPCD376I */ 1905b2e303fSDavid Härdeman #define WBCIR_ID_CHIP 0x04 /* Chip ID for the WPCD376I */ 1915b2e303fSDavid Härdeman #define INVALID_SCANCODE 0x7FFFFFFF /* Invalid with all protos */ 1925b2e303fSDavid Härdeman #define WAKEUP_IOMEM_LEN 0x10 /* Wake-Up I/O Reg Len */ 1935b2e303fSDavid Härdeman #define EHFUNC_IOMEM_LEN 0x10 /* Enhanced Func I/O Reg Len */ 1945b2e303fSDavid Härdeman #define SP_IOMEM_LEN 0x08 /* Serial Port 3 (IR) Reg Len */ 1955b2e303fSDavid Härdeman 1965b2e303fSDavid Härdeman /* Per-device data */ 1975b2e303fSDavid Härdeman struct wbcir_data { 1985b2e303fSDavid Härdeman spinlock_t spinlock; 199c829f267SDavid Härdeman struct rc_dev *dev; 200c829f267SDavid Härdeman struct led_classdev led; 2015b2e303fSDavid Härdeman 2025b2e303fSDavid Härdeman unsigned long wbase; /* Wake-Up Baseaddr */ 2035b2e303fSDavid Härdeman unsigned long ebase; /* Enhanced Func. Baseaddr */ 2045b2e303fSDavid Härdeman unsigned long sbase; /* Serial Port Baseaddr */ 2055b2e303fSDavid Härdeman unsigned int irq; /* Serial Port IRQ */ 206c829f267SDavid Härdeman u8 irqmask; 2075b2e303fSDavid Härdeman 208c829f267SDavid Härdeman /* RX state */ 209c829f267SDavid Härdeman enum wbcir_rxstate rxstate; 2105b2e303fSDavid Härdeman struct led_trigger *rxtrigger; 211c829f267SDavid Härdeman struct ir_raw_event rxev; 2125b2e303fSDavid Härdeman 213c829f267SDavid Härdeman /* TX state */ 214c829f267SDavid Härdeman enum wbcir_txstate txstate; 215c829f267SDavid Härdeman struct led_trigger *txtrigger; 216c829f267SDavid Härdeman u32 txlen; 217c829f267SDavid Härdeman u32 txoff; 218c829f267SDavid Härdeman u32 *txbuf; 219c829f267SDavid Härdeman wait_queue_head_t txwaitq; 220c829f267SDavid Härdeman u8 txmask; 221c829f267SDavid Härdeman u32 txcarrier; 2225b2e303fSDavid Härdeman }; 2235b2e303fSDavid Härdeman 2245b2e303fSDavid Härdeman static enum wbcir_protocol protocol = IR_PROTOCOL_RC6; 2255b2e303fSDavid Härdeman module_param(protocol, uint, 0444); 2265b2e303fSDavid Härdeman MODULE_PARM_DESC(protocol, "IR protocol to use for the power-on command " 2275b2e303fSDavid Härdeman "(0 = RC5, 1 = NEC, 2 = RC6A, default)"); 2285b2e303fSDavid Härdeman 22990ab5ee9SRusty Russell static bool invert; /* default = 0 */ 2305b2e303fSDavid Härdeman module_param(invert, bool, 0444); 2315b2e303fSDavid Härdeman MODULE_PARM_DESC(invert, "Invert the signal from the IR receiver"); 2325b2e303fSDavid Härdeman 23390ab5ee9SRusty Russell static bool txandrx; /* default = 0 */ 234c829f267SDavid Härdeman module_param(txandrx, bool, 0444); 235c829f267SDavid Härdeman MODULE_PARM_DESC(invert, "Allow simultaneous TX and RX"); 236c829f267SDavid Härdeman 2375b2e303fSDavid Härdeman static unsigned int wake_sc = 0x800F040C; 2385b2e303fSDavid Härdeman module_param(wake_sc, uint, 0644); 2395b2e303fSDavid Härdeman MODULE_PARM_DESC(wake_sc, "Scancode of the power-on IR command"); 2405b2e303fSDavid Härdeman 2415b2e303fSDavid Härdeman static unsigned int wake_rc6mode = 6; 2425b2e303fSDavid Härdeman module_param(wake_rc6mode, uint, 0644); 2435b2e303fSDavid Härdeman MODULE_PARM_DESC(wake_rc6mode, "RC6 mode for the power-on command " 2445b2e303fSDavid Härdeman "(0 = 0, 6 = 6A, default)"); 2455b2e303fSDavid Härdeman 2465b2e303fSDavid Härdeman 2475b2e303fSDavid Härdeman 2485b2e303fSDavid Härdeman /***************************************************************************** 2495b2e303fSDavid Härdeman * 2505b2e303fSDavid Härdeman * UTILITY FUNCTIONS 2515b2e303fSDavid Härdeman * 2525b2e303fSDavid Härdeman *****************************************************************************/ 2535b2e303fSDavid Härdeman 2545b2e303fSDavid Härdeman /* Caller needs to hold wbcir_lock */ 2555b2e303fSDavid Härdeman static void 2565b2e303fSDavid Härdeman wbcir_set_bits(unsigned long addr, u8 bits, u8 mask) 2575b2e303fSDavid Härdeman { 2585b2e303fSDavid Härdeman u8 val; 2595b2e303fSDavid Härdeman 2605b2e303fSDavid Härdeman val = inb(addr); 2615b2e303fSDavid Härdeman val = ((val & ~mask) | (bits & mask)); 2625b2e303fSDavid Härdeman outb(val, addr); 2635b2e303fSDavid Härdeman } 2645b2e303fSDavid Härdeman 2655b2e303fSDavid Härdeman /* Selects the register bank for the serial port */ 2665b2e303fSDavid Härdeman static inline void 2675b2e303fSDavid Härdeman wbcir_select_bank(struct wbcir_data *data, enum wbcir_bank bank) 2685b2e303fSDavid Härdeman { 2695b2e303fSDavid Härdeman outb(bank, data->sbase + WBCIR_REG_SP3_BSR); 2705b2e303fSDavid Härdeman } 2715b2e303fSDavid Härdeman 272c829f267SDavid Härdeman static inline void 273c829f267SDavid Härdeman wbcir_set_irqmask(struct wbcir_data *data, u8 irqmask) 274c829f267SDavid Härdeman { 275c829f267SDavid Härdeman if (data->irqmask == irqmask) 276c829f267SDavid Härdeman return; 277c829f267SDavid Härdeman 278c829f267SDavid Härdeman wbcir_select_bank(data, WBCIR_BANK_0); 279c829f267SDavid Härdeman outb(irqmask, data->sbase + WBCIR_REG_SP3_IER); 280c829f267SDavid Härdeman data->irqmask = irqmask; 281c829f267SDavid Härdeman } 282c829f267SDavid Härdeman 2835b2e303fSDavid Härdeman static enum led_brightness 2845b2e303fSDavid Härdeman wbcir_led_brightness_get(struct led_classdev *led_cdev) 2855b2e303fSDavid Härdeman { 2865b2e303fSDavid Härdeman struct wbcir_data *data = container_of(led_cdev, 2875b2e303fSDavid Härdeman struct wbcir_data, 2885b2e303fSDavid Härdeman led); 2895b2e303fSDavid Härdeman 2905b2e303fSDavid Härdeman if (inb(data->ebase + WBCIR_REG_ECEIR_CTS) & WBCIR_LED_ENABLE) 2915b2e303fSDavid Härdeman return LED_FULL; 2925b2e303fSDavid Härdeman else 2935b2e303fSDavid Härdeman return LED_OFF; 2945b2e303fSDavid Härdeman } 2955b2e303fSDavid Härdeman 2965b2e303fSDavid Härdeman static void 2975b2e303fSDavid Härdeman wbcir_led_brightness_set(struct led_classdev *led_cdev, 2985b2e303fSDavid Härdeman enum led_brightness brightness) 2995b2e303fSDavid Härdeman { 3005b2e303fSDavid Härdeman struct wbcir_data *data = container_of(led_cdev, 3015b2e303fSDavid Härdeman struct wbcir_data, 3025b2e303fSDavid Härdeman led); 3035b2e303fSDavid Härdeman 3045b2e303fSDavid Härdeman wbcir_set_bits(data->ebase + WBCIR_REG_ECEIR_CTS, 3055b2e303fSDavid Härdeman brightness == LED_OFF ? 0x00 : WBCIR_LED_ENABLE, 3065b2e303fSDavid Härdeman WBCIR_LED_ENABLE); 3075b2e303fSDavid Härdeman } 3085b2e303fSDavid Härdeman 3095b2e303fSDavid Härdeman /* Manchester encodes bits to RC6 message cells (see wbcir_shutdown) */ 3105b2e303fSDavid Härdeman static u8 3115b2e303fSDavid Härdeman wbcir_to_rc6cells(u8 val) 3125b2e303fSDavid Härdeman { 3135b2e303fSDavid Härdeman u8 coded = 0x00; 3145b2e303fSDavid Härdeman int i; 3155b2e303fSDavid Härdeman 3165b2e303fSDavid Härdeman val &= 0x0F; 3175b2e303fSDavid Härdeman for (i = 0; i < 4; i++) { 3185b2e303fSDavid Härdeman if (val & 0x01) 3195b2e303fSDavid Härdeman coded |= 0x02 << (i * 2); 3205b2e303fSDavid Härdeman else 3215b2e303fSDavid Härdeman coded |= 0x01 << (i * 2); 3225b2e303fSDavid Härdeman val >>= 1; 3235b2e303fSDavid Härdeman } 3245b2e303fSDavid Härdeman 3255b2e303fSDavid Härdeman return coded; 3265b2e303fSDavid Härdeman } 3275b2e303fSDavid Härdeman 3285b2e303fSDavid Härdeman /***************************************************************************** 3295b2e303fSDavid Härdeman * 3305b2e303fSDavid Härdeman * INTERRUPT FUNCTIONS 3315b2e303fSDavid Härdeman * 3325b2e303fSDavid Härdeman *****************************************************************************/ 3335b2e303fSDavid Härdeman 334c829f267SDavid Härdeman static void 335488ebc48SDavid Härdeman wbcir_idle_rx(struct rc_dev *dev, bool idle) 3365b2e303fSDavid Härdeman { 337488ebc48SDavid Härdeman struct wbcir_data *data = dev->priv; 3385b2e303fSDavid Härdeman 339488ebc48SDavid Härdeman if (!idle && data->rxstate == WBCIR_RXSTATE_INACTIVE) { 340c829f267SDavid Härdeman data->rxstate = WBCIR_RXSTATE_ACTIVE; 3415b2e303fSDavid Härdeman led_trigger_event(data->rxtrigger, LED_FULL); 3425b2e303fSDavid Härdeman } 3435b2e303fSDavid Härdeman 344488ebc48SDavid Härdeman if (idle && data->rxstate != WBCIR_RXSTATE_INACTIVE) 345488ebc48SDavid Härdeman /* Tell hardware to go idle by setting RXINACTIVE */ 346488ebc48SDavid Härdeman outb(WBCIR_RX_DISABLE, data->sbase + WBCIR_REG_SP3_ASCR); 347488ebc48SDavid Härdeman } 348488ebc48SDavid Härdeman 349488ebc48SDavid Härdeman static void 350488ebc48SDavid Härdeman wbcir_irq_rx(struct wbcir_data *data, struct pnp_dev *device) 351488ebc48SDavid Härdeman { 352488ebc48SDavid Härdeman u8 irdata; 353488ebc48SDavid Härdeman DEFINE_IR_RAW_EVENT(rawir); 354488ebc48SDavid Härdeman 3555b2e303fSDavid Härdeman /* Since RXHDLEV is set, at least 8 bytes are in the FIFO */ 356488ebc48SDavid Härdeman while (inb(data->sbase + WBCIR_REG_SP3_LSR) & WBCIR_RX_AVAIL) { 357488ebc48SDavid Härdeman irdata = inb(data->sbase + WBCIR_REG_SP3_RXDATA); 358c829f267SDavid Härdeman if (data->rxstate == WBCIR_RXSTATE_ERROR) 3595b2e303fSDavid Härdeman continue; 360488ebc48SDavid Härdeman rawir.pulse = irdata & 0x80 ? false : true; 361488ebc48SDavid Härdeman rawir.duration = US_TO_NS((irdata & 0x7F) * 10); 362488ebc48SDavid Härdeman ir_raw_event_store_with_filter(data->dev, &rawir); 3635b2e303fSDavid Härdeman } 3645b2e303fSDavid Härdeman 365488ebc48SDavid Härdeman /* Check if we should go idle */ 366488ebc48SDavid Härdeman if (data->dev->idle) { 3675b2e303fSDavid Härdeman led_trigger_event(data->rxtrigger, LED_OFF); 368c829f267SDavid Härdeman data->rxstate = WBCIR_RXSTATE_INACTIVE; 3695b2e303fSDavid Härdeman } 3705b2e303fSDavid Härdeman 3715b2e303fSDavid Härdeman ir_raw_event_handle(data->dev); 372c829f267SDavid Härdeman } 3735b2e303fSDavid Härdeman 374c829f267SDavid Härdeman static void 375c829f267SDavid Härdeman wbcir_irq_tx(struct wbcir_data *data) 376c829f267SDavid Härdeman { 377c829f267SDavid Härdeman unsigned int space; 378c829f267SDavid Härdeman unsigned int used; 379c829f267SDavid Härdeman u8 bytes[16]; 380c829f267SDavid Härdeman u8 byte; 381c829f267SDavid Härdeman 382c829f267SDavid Härdeman if (!data->txbuf) 383c829f267SDavid Härdeman return; 384c829f267SDavid Härdeman 385c829f267SDavid Härdeman switch (data->txstate) { 386c829f267SDavid Härdeman case WBCIR_TXSTATE_INACTIVE: 387c829f267SDavid Härdeman /* TX FIFO empty */ 388c829f267SDavid Härdeman space = 16; 389c829f267SDavid Härdeman led_trigger_event(data->txtrigger, LED_FULL); 390c829f267SDavid Härdeman break; 391c829f267SDavid Härdeman case WBCIR_TXSTATE_ACTIVE: 392c829f267SDavid Härdeman /* TX FIFO low (3 bytes or less) */ 393c829f267SDavid Härdeman space = 13; 394c829f267SDavid Härdeman break; 395c829f267SDavid Härdeman case WBCIR_TXSTATE_ERROR: 396c829f267SDavid Härdeman space = 0; 397c829f267SDavid Härdeman break; 398c829f267SDavid Härdeman default: 399c829f267SDavid Härdeman return; 400c829f267SDavid Härdeman } 401c829f267SDavid Härdeman 402c829f267SDavid Härdeman /* 403c829f267SDavid Härdeman * TX data is run-length coded in bytes: YXXXXXXX 404c829f267SDavid Härdeman * Y = space (1) or pulse (0) 405c829f267SDavid Härdeman * X = duration, encoded as (X + 1) * 10us (i.e 10 to 1280 us) 406c829f267SDavid Härdeman */ 407c829f267SDavid Härdeman for (used = 0; used < space && data->txoff != data->txlen; used++) { 408c829f267SDavid Härdeman if (data->txbuf[data->txoff] == 0) { 409c829f267SDavid Härdeman data->txoff++; 410c829f267SDavid Härdeman continue; 411c829f267SDavid Härdeman } 412c829f267SDavid Härdeman byte = min((u32)0x80, data->txbuf[data->txoff]); 413c829f267SDavid Härdeman data->txbuf[data->txoff] -= byte; 414c829f267SDavid Härdeman byte--; 415c829f267SDavid Härdeman byte |= (data->txoff % 2 ? 0x80 : 0x00); /* pulse/space */ 416c829f267SDavid Härdeman bytes[used] = byte; 417c829f267SDavid Härdeman } 418c829f267SDavid Härdeman 419c829f267SDavid Härdeman while (data->txbuf[data->txoff] == 0 && data->txoff != data->txlen) 420c829f267SDavid Härdeman data->txoff++; 421c829f267SDavid Härdeman 422c829f267SDavid Härdeman if (used == 0) { 423c829f267SDavid Härdeman /* Finished */ 424c829f267SDavid Härdeman if (data->txstate == WBCIR_TXSTATE_ERROR) 425c829f267SDavid Härdeman /* Clear TX underrun bit */ 426c829f267SDavid Härdeman outb(WBCIR_TX_UNDERRUN, data->sbase + WBCIR_REG_SP3_ASCR); 427c829f267SDavid Härdeman else 428c829f267SDavid Härdeman data->txstate = WBCIR_TXSTATE_DONE; 429c829f267SDavid Härdeman wbcir_set_irqmask(data, WBCIR_IRQ_RX | WBCIR_IRQ_ERR); 430c829f267SDavid Härdeman led_trigger_event(data->txtrigger, LED_OFF); 431c829f267SDavid Härdeman wake_up(&data->txwaitq); 432c829f267SDavid Härdeman } else if (data->txoff == data->txlen) { 433c829f267SDavid Härdeman /* At the end of transmission, tell the hw before last byte */ 434c829f267SDavid Härdeman outsb(data->sbase + WBCIR_REG_SP3_TXDATA, bytes, used - 1); 435c829f267SDavid Härdeman outb(WBCIR_TX_EOT, data->sbase + WBCIR_REG_SP3_ASCR); 436c829f267SDavid Härdeman outb(bytes[used - 1], data->sbase + WBCIR_REG_SP3_TXDATA); 437c829f267SDavid Härdeman wbcir_set_irqmask(data, WBCIR_IRQ_RX | WBCIR_IRQ_ERR | 438c829f267SDavid Härdeman WBCIR_IRQ_TX_EMPTY); 439c829f267SDavid Härdeman } else { 440c829f267SDavid Härdeman /* More data to follow... */ 441c829f267SDavid Härdeman outsb(data->sbase + WBCIR_REG_SP3_RXDATA, bytes, used); 442c829f267SDavid Härdeman if (data->txstate == WBCIR_TXSTATE_INACTIVE) { 443c829f267SDavid Härdeman wbcir_set_irqmask(data, WBCIR_IRQ_RX | WBCIR_IRQ_ERR | 444c829f267SDavid Härdeman WBCIR_IRQ_TX_LOW); 445c829f267SDavid Härdeman data->txstate = WBCIR_TXSTATE_ACTIVE; 446c829f267SDavid Härdeman } 447c829f267SDavid Härdeman } 448c829f267SDavid Härdeman } 449c829f267SDavid Härdeman 450c829f267SDavid Härdeman static irqreturn_t 451c829f267SDavid Härdeman wbcir_irq_handler(int irqno, void *cookie) 452c829f267SDavid Härdeman { 453c829f267SDavid Härdeman struct pnp_dev *device = cookie; 454c829f267SDavid Härdeman struct wbcir_data *data = pnp_get_drvdata(device); 455c829f267SDavid Härdeman unsigned long flags; 456c829f267SDavid Härdeman u8 status; 457c829f267SDavid Härdeman 458c829f267SDavid Härdeman spin_lock_irqsave(&data->spinlock, flags); 459c829f267SDavid Härdeman wbcir_select_bank(data, WBCIR_BANK_0); 460c829f267SDavid Härdeman status = inb(data->sbase + WBCIR_REG_SP3_EIR); 461c829f267SDavid Härdeman status &= data->irqmask; 462c829f267SDavid Härdeman 463c829f267SDavid Härdeman if (!status) { 464c829f267SDavid Härdeman spin_unlock_irqrestore(&data->spinlock, flags); 465c829f267SDavid Härdeman return IRQ_NONE; 466c829f267SDavid Härdeman } 467c829f267SDavid Härdeman 468c829f267SDavid Härdeman if (status & WBCIR_IRQ_ERR) { 469c829f267SDavid Härdeman /* RX overflow? (read clears bit) */ 470c829f267SDavid Härdeman if (inb(data->sbase + WBCIR_REG_SP3_LSR) & WBCIR_RX_OVERRUN) { 471c829f267SDavid Härdeman data->rxstate = WBCIR_RXSTATE_ERROR; 472c829f267SDavid Härdeman ir_raw_event_reset(data->dev); 473c829f267SDavid Härdeman } 474c829f267SDavid Härdeman 475c829f267SDavid Härdeman /* TX underflow? */ 476c829f267SDavid Härdeman if (inb(data->sbase + WBCIR_REG_SP3_ASCR) & WBCIR_TX_UNDERRUN) 477c829f267SDavid Härdeman data->txstate = WBCIR_TXSTATE_ERROR; 478c829f267SDavid Härdeman } 479c829f267SDavid Härdeman 480c829f267SDavid Härdeman if (status & WBCIR_IRQ_RX) 481c829f267SDavid Härdeman wbcir_irq_rx(data, device); 482c829f267SDavid Härdeman 483c829f267SDavid Härdeman if (status & (WBCIR_IRQ_TX_LOW | WBCIR_IRQ_TX_EMPTY)) 484c829f267SDavid Härdeman wbcir_irq_tx(data); 485c829f267SDavid Härdeman 4865b2e303fSDavid Härdeman spin_unlock_irqrestore(&data->spinlock, flags); 4875b2e303fSDavid Härdeman return IRQ_HANDLED; 4885b2e303fSDavid Härdeman } 4895b2e303fSDavid Härdeman 490c829f267SDavid Härdeman /***************************************************************************** 491c829f267SDavid Härdeman * 492c829f267SDavid Härdeman * RC-CORE INTERFACE FUNCTIONS 493c829f267SDavid Härdeman * 494c829f267SDavid Härdeman *****************************************************************************/ 4955b2e303fSDavid Härdeman 496c829f267SDavid Härdeman static int 497c829f267SDavid Härdeman wbcir_txcarrier(struct rc_dev *dev, u32 carrier) 498c829f267SDavid Härdeman { 499c829f267SDavid Härdeman struct wbcir_data *data = dev->priv; 500c829f267SDavid Härdeman unsigned long flags; 501c829f267SDavid Härdeman u8 val; 502c829f267SDavid Härdeman u32 freq; 503c829f267SDavid Härdeman 504c829f267SDavid Härdeman freq = DIV_ROUND_CLOSEST(carrier, 1000); 505c829f267SDavid Härdeman if (freq < 30 || freq > 60) 506c829f267SDavid Härdeman return -EINVAL; 507c829f267SDavid Härdeman 508c829f267SDavid Härdeman switch (freq) { 509c829f267SDavid Härdeman case 58: 510c829f267SDavid Härdeman case 59: 511c829f267SDavid Härdeman case 60: 512c829f267SDavid Härdeman val = freq - 58; 513c829f267SDavid Härdeman freq *= 1000; 514c829f267SDavid Härdeman break; 515c829f267SDavid Härdeman case 57: 516c829f267SDavid Härdeman val = freq - 27; 517c829f267SDavid Härdeman freq = 56900; 518c829f267SDavid Härdeman break; 519c829f267SDavid Härdeman default: 520c829f267SDavid Härdeman val = freq - 27; 521c829f267SDavid Härdeman freq *= 1000; 522c829f267SDavid Härdeman break; 523c829f267SDavid Härdeman } 524c829f267SDavid Härdeman 525c829f267SDavid Härdeman spin_lock_irqsave(&data->spinlock, flags); 526c829f267SDavid Härdeman if (data->txstate != WBCIR_TXSTATE_INACTIVE) { 527c829f267SDavid Härdeman spin_unlock_irqrestore(&data->spinlock, flags); 528c829f267SDavid Härdeman return -EBUSY; 529c829f267SDavid Härdeman } 530c829f267SDavid Härdeman 531c829f267SDavid Härdeman if (data->txcarrier != freq) { 532c829f267SDavid Härdeman wbcir_select_bank(data, WBCIR_BANK_7); 533c829f267SDavid Härdeman wbcir_set_bits(data->sbase + WBCIR_REG_SP3_IRTXMC, val, 0x1F); 534c829f267SDavid Härdeman data->txcarrier = freq; 535c829f267SDavid Härdeman } 536c829f267SDavid Härdeman 537c829f267SDavid Härdeman spin_unlock_irqrestore(&data->spinlock, flags); 538c829f267SDavid Härdeman return 0; 539c829f267SDavid Härdeman } 540c829f267SDavid Härdeman 541c829f267SDavid Härdeman static int 542c829f267SDavid Härdeman wbcir_txmask(struct rc_dev *dev, u32 mask) 543c829f267SDavid Härdeman { 544c829f267SDavid Härdeman struct wbcir_data *data = dev->priv; 545c829f267SDavid Härdeman unsigned long flags; 546c829f267SDavid Härdeman u8 val; 547c829f267SDavid Härdeman 548c829f267SDavid Härdeman /* Four outputs, only one output can be enabled at a time */ 549c829f267SDavid Härdeman switch (mask) { 550c829f267SDavid Härdeman case 0x1: 551c829f267SDavid Härdeman val = 0x0; 552c829f267SDavid Härdeman break; 553c829f267SDavid Härdeman case 0x2: 554c829f267SDavid Härdeman val = 0x1; 555c829f267SDavid Härdeman break; 556c829f267SDavid Härdeman case 0x4: 557c829f267SDavid Härdeman val = 0x2; 558c829f267SDavid Härdeman break; 559c829f267SDavid Härdeman case 0x8: 560c829f267SDavid Härdeman val = 0x3; 561c829f267SDavid Härdeman break; 562c829f267SDavid Härdeman default: 563c829f267SDavid Härdeman return -EINVAL; 564c829f267SDavid Härdeman } 565c829f267SDavid Härdeman 566c829f267SDavid Härdeman spin_lock_irqsave(&data->spinlock, flags); 567c829f267SDavid Härdeman if (data->txstate != WBCIR_TXSTATE_INACTIVE) { 568c829f267SDavid Härdeman spin_unlock_irqrestore(&data->spinlock, flags); 569c829f267SDavid Härdeman return -EBUSY; 570c829f267SDavid Härdeman } 571c829f267SDavid Härdeman 572c829f267SDavid Härdeman if (data->txmask != mask) { 573c829f267SDavid Härdeman wbcir_set_bits(data->ebase + WBCIR_REG_ECEIR_CTS, val, 0x0c); 574c829f267SDavid Härdeman data->txmask = mask; 575c829f267SDavid Härdeman } 576c829f267SDavid Härdeman 577c829f267SDavid Härdeman spin_unlock_irqrestore(&data->spinlock, flags); 578c829f267SDavid Härdeman return 0; 579c829f267SDavid Härdeman } 580c829f267SDavid Härdeman 581c829f267SDavid Härdeman static int 5825588dc2bSDavid Härdeman wbcir_tx(struct rc_dev *dev, unsigned *buf, unsigned count) 583c829f267SDavid Härdeman { 584c829f267SDavid Härdeman struct wbcir_data *data = dev->priv; 585c829f267SDavid Härdeman unsigned i; 586c829f267SDavid Härdeman unsigned long flags; 587c829f267SDavid Härdeman 588c829f267SDavid Härdeman /* Not sure if this is possible, but better safe than sorry */ 589c829f267SDavid Härdeman spin_lock_irqsave(&data->spinlock, flags); 590c829f267SDavid Härdeman if (data->txstate != WBCIR_TXSTATE_INACTIVE) { 591c829f267SDavid Härdeman spin_unlock_irqrestore(&data->spinlock, flags); 592c829f267SDavid Härdeman return -EBUSY; 593c829f267SDavid Härdeman } 594c829f267SDavid Härdeman 595c829f267SDavid Härdeman /* Convert values to multiples of 10us */ 596c829f267SDavid Härdeman for (i = 0; i < count; i++) 597c829f267SDavid Härdeman buf[i] = DIV_ROUND_CLOSEST(buf[i], 10); 598c829f267SDavid Härdeman 599c829f267SDavid Härdeman /* Fill the TX fifo once, the irq handler will do the rest */ 600c829f267SDavid Härdeman data->txbuf = buf; 601c829f267SDavid Härdeman data->txlen = count; 602c829f267SDavid Härdeman data->txoff = 0; 603c829f267SDavid Härdeman wbcir_irq_tx(data); 604c829f267SDavid Härdeman 605c829f267SDavid Härdeman /* Wait for the TX to complete */ 606c829f267SDavid Härdeman while (data->txstate == WBCIR_TXSTATE_ACTIVE) { 607c829f267SDavid Härdeman spin_unlock_irqrestore(&data->spinlock, flags); 608c829f267SDavid Härdeman wait_event(data->txwaitq, data->txstate != WBCIR_TXSTATE_ACTIVE); 609c829f267SDavid Härdeman spin_lock_irqsave(&data->spinlock, flags); 610c829f267SDavid Härdeman } 611c829f267SDavid Härdeman 612c829f267SDavid Härdeman /* We're done */ 613c829f267SDavid Härdeman if (data->txstate == WBCIR_TXSTATE_ERROR) 614c829f267SDavid Härdeman count = -EAGAIN; 615c829f267SDavid Härdeman data->txstate = WBCIR_TXSTATE_INACTIVE; 616c829f267SDavid Härdeman data->txbuf = NULL; 617c829f267SDavid Härdeman spin_unlock_irqrestore(&data->spinlock, flags); 618c829f267SDavid Härdeman 619c829f267SDavid Härdeman return count; 620c829f267SDavid Härdeman } 6215b2e303fSDavid Härdeman 6225b2e303fSDavid Härdeman /***************************************************************************** 6235b2e303fSDavid Härdeman * 6245b2e303fSDavid Härdeman * SETUP/INIT/SUSPEND/RESUME FUNCTIONS 6255b2e303fSDavid Härdeman * 6265b2e303fSDavid Härdeman *****************************************************************************/ 6275b2e303fSDavid Härdeman 6285b2e303fSDavid Härdeman static void 6295b2e303fSDavid Härdeman wbcir_shutdown(struct pnp_dev *device) 6305b2e303fSDavid Härdeman { 6315b2e303fSDavid Härdeman struct device *dev = &device->dev; 6325b2e303fSDavid Härdeman struct wbcir_data *data = pnp_get_drvdata(device); 63367cdd42eSDavid Härdeman bool do_wake = true; 6345b2e303fSDavid Härdeman u8 match[11]; 6355b2e303fSDavid Härdeman u8 mask[11]; 6365b2e303fSDavid Härdeman u8 rc6_csl = 0; 6375b2e303fSDavid Härdeman int i; 6385b2e303fSDavid Härdeman 6395b2e303fSDavid Härdeman memset(match, 0, sizeof(match)); 6405b2e303fSDavid Härdeman memset(mask, 0, sizeof(mask)); 6415b2e303fSDavid Härdeman 6425b2e303fSDavid Härdeman if (wake_sc == INVALID_SCANCODE || !device_may_wakeup(dev)) { 64367cdd42eSDavid Härdeman do_wake = false; 6445b2e303fSDavid Härdeman goto finish; 6455b2e303fSDavid Härdeman } 6465b2e303fSDavid Härdeman 6475b2e303fSDavid Härdeman switch (protocol) { 6485b2e303fSDavid Härdeman case IR_PROTOCOL_RC5: 6495b2e303fSDavid Härdeman if (wake_sc > 0xFFF) { 65067cdd42eSDavid Härdeman do_wake = false; 6515b2e303fSDavid Härdeman dev_err(dev, "RC5 - Invalid wake scancode\n"); 6525b2e303fSDavid Härdeman break; 6535b2e303fSDavid Härdeman } 6545b2e303fSDavid Härdeman 6555b2e303fSDavid Härdeman /* Mask = 13 bits, ex toggle */ 6565b2e303fSDavid Härdeman mask[0] = 0xFF; 6575b2e303fSDavid Härdeman mask[1] = 0x17; 6585b2e303fSDavid Härdeman 6595b2e303fSDavid Härdeman match[0] = (wake_sc & 0x003F); /* 6 command bits */ 6605b2e303fSDavid Härdeman match[0] |= (wake_sc & 0x0180) >> 1; /* 2 address bits */ 6615b2e303fSDavid Härdeman match[1] = (wake_sc & 0x0E00) >> 9; /* 3 address bits */ 6625b2e303fSDavid Härdeman if (!(wake_sc & 0x0040)) /* 2nd start bit */ 6635b2e303fSDavid Härdeman match[1] |= 0x10; 6645b2e303fSDavid Härdeman 6655b2e303fSDavid Härdeman break; 6665b2e303fSDavid Härdeman 6675b2e303fSDavid Härdeman case IR_PROTOCOL_NEC: 6685b2e303fSDavid Härdeman if (wake_sc > 0xFFFFFF) { 66967cdd42eSDavid Härdeman do_wake = false; 6705b2e303fSDavid Härdeman dev_err(dev, "NEC - Invalid wake scancode\n"); 6715b2e303fSDavid Härdeman break; 6725b2e303fSDavid Härdeman } 6735b2e303fSDavid Härdeman 6745b2e303fSDavid Härdeman mask[0] = mask[1] = mask[2] = mask[3] = 0xFF; 6755b2e303fSDavid Härdeman 6765b2e303fSDavid Härdeman match[1] = bitrev8((wake_sc & 0xFF)); 6775b2e303fSDavid Härdeman match[0] = ~match[1]; 6785b2e303fSDavid Härdeman 6795b2e303fSDavid Härdeman match[3] = bitrev8((wake_sc & 0xFF00) >> 8); 6805b2e303fSDavid Härdeman if (wake_sc > 0xFFFF) 6815b2e303fSDavid Härdeman match[2] = bitrev8((wake_sc & 0xFF0000) >> 16); 6825b2e303fSDavid Härdeman else 6835b2e303fSDavid Härdeman match[2] = ~match[3]; 6845b2e303fSDavid Härdeman 6855b2e303fSDavid Härdeman break; 6865b2e303fSDavid Härdeman 6875b2e303fSDavid Härdeman case IR_PROTOCOL_RC6: 6885b2e303fSDavid Härdeman 6895b2e303fSDavid Härdeman if (wake_rc6mode == 0) { 6905b2e303fSDavid Härdeman if (wake_sc > 0xFFFF) { 69167cdd42eSDavid Härdeman do_wake = false; 6925b2e303fSDavid Härdeman dev_err(dev, "RC6 - Invalid wake scancode\n"); 6935b2e303fSDavid Härdeman break; 6945b2e303fSDavid Härdeman } 6955b2e303fSDavid Härdeman 6965b2e303fSDavid Härdeman /* Command */ 6975b2e303fSDavid Härdeman match[0] = wbcir_to_rc6cells(wake_sc >> 0); 6985b2e303fSDavid Härdeman mask[0] = 0xFF; 6995b2e303fSDavid Härdeman match[1] = wbcir_to_rc6cells(wake_sc >> 4); 7005b2e303fSDavid Härdeman mask[1] = 0xFF; 7015b2e303fSDavid Härdeman 7025b2e303fSDavid Härdeman /* Address */ 7035b2e303fSDavid Härdeman match[2] = wbcir_to_rc6cells(wake_sc >> 8); 7045b2e303fSDavid Härdeman mask[2] = 0xFF; 7055b2e303fSDavid Härdeman match[3] = wbcir_to_rc6cells(wake_sc >> 12); 7065b2e303fSDavid Härdeman mask[3] = 0xFF; 7075b2e303fSDavid Härdeman 7085b2e303fSDavid Härdeman /* Header */ 7095b2e303fSDavid Härdeman match[4] = 0x50; /* mode1 = mode0 = 0, ignore toggle */ 7105b2e303fSDavid Härdeman mask[4] = 0xF0; 7115b2e303fSDavid Härdeman match[5] = 0x09; /* start bit = 1, mode2 = 0 */ 7125b2e303fSDavid Härdeman mask[5] = 0x0F; 7135b2e303fSDavid Härdeman 7145b2e303fSDavid Härdeman rc6_csl = 44; 7155b2e303fSDavid Härdeman 7165b2e303fSDavid Härdeman } else if (wake_rc6mode == 6) { 7175b2e303fSDavid Härdeman i = 0; 7185b2e303fSDavid Härdeman 7195b2e303fSDavid Härdeman /* Command */ 7205b2e303fSDavid Härdeman match[i] = wbcir_to_rc6cells(wake_sc >> 0); 7215b2e303fSDavid Härdeman mask[i++] = 0xFF; 7225b2e303fSDavid Härdeman match[i] = wbcir_to_rc6cells(wake_sc >> 4); 7235b2e303fSDavid Härdeman mask[i++] = 0xFF; 7245b2e303fSDavid Härdeman 7255b2e303fSDavid Härdeman /* Address + Toggle */ 7265b2e303fSDavid Härdeman match[i] = wbcir_to_rc6cells(wake_sc >> 8); 7275b2e303fSDavid Härdeman mask[i++] = 0xFF; 7285b2e303fSDavid Härdeman match[i] = wbcir_to_rc6cells(wake_sc >> 12); 7295b2e303fSDavid Härdeman mask[i++] = 0x3F; 7305b2e303fSDavid Härdeman 7315b2e303fSDavid Härdeman /* Customer bits 7 - 0 */ 7325b2e303fSDavid Härdeman match[i] = wbcir_to_rc6cells(wake_sc >> 16); 7335b2e303fSDavid Härdeman mask[i++] = 0xFF; 7345b2e303fSDavid Härdeman match[i] = wbcir_to_rc6cells(wake_sc >> 20); 7355b2e303fSDavid Härdeman mask[i++] = 0xFF; 7365b2e303fSDavid Härdeman 7375b2e303fSDavid Härdeman if (wake_sc & 0x80000000) { 7385b2e303fSDavid Härdeman /* Customer range bit and bits 15 - 8 */ 7395b2e303fSDavid Härdeman match[i] = wbcir_to_rc6cells(wake_sc >> 24); 7405b2e303fSDavid Härdeman mask[i++] = 0xFF; 7415b2e303fSDavid Härdeman match[i] = wbcir_to_rc6cells(wake_sc >> 28); 7425b2e303fSDavid Härdeman mask[i++] = 0xFF; 7435b2e303fSDavid Härdeman rc6_csl = 76; 7445b2e303fSDavid Härdeman } else if (wake_sc <= 0x007FFFFF) { 7455b2e303fSDavid Härdeman rc6_csl = 60; 7465b2e303fSDavid Härdeman } else { 74767cdd42eSDavid Härdeman do_wake = false; 7485b2e303fSDavid Härdeman dev_err(dev, "RC6 - Invalid wake scancode\n"); 7495b2e303fSDavid Härdeman break; 7505b2e303fSDavid Härdeman } 7515b2e303fSDavid Härdeman 7525b2e303fSDavid Härdeman /* Header */ 7535b2e303fSDavid Härdeman match[i] = 0x93; /* mode1 = mode0 = 1, submode = 0 */ 7545b2e303fSDavid Härdeman mask[i++] = 0xFF; 7555b2e303fSDavid Härdeman match[i] = 0x0A; /* start bit = 1, mode2 = 1 */ 7565b2e303fSDavid Härdeman mask[i++] = 0x0F; 7575b2e303fSDavid Härdeman 7585b2e303fSDavid Härdeman } else { 75967cdd42eSDavid Härdeman do_wake = false; 7605b2e303fSDavid Härdeman dev_err(dev, "RC6 - Invalid wake mode\n"); 7615b2e303fSDavid Härdeman } 7625b2e303fSDavid Härdeman 7635b2e303fSDavid Härdeman break; 7645b2e303fSDavid Härdeman 7655b2e303fSDavid Härdeman default: 76667cdd42eSDavid Härdeman do_wake = false; 7675b2e303fSDavid Härdeman break; 7685b2e303fSDavid Härdeman } 7695b2e303fSDavid Härdeman 7705b2e303fSDavid Härdeman finish: 7715b2e303fSDavid Härdeman if (do_wake) { 7725b2e303fSDavid Härdeman /* Set compare and compare mask */ 7735b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_INDEX, 7745b2e303fSDavid Härdeman WBCIR_REGSEL_COMPARE | WBCIR_REG_ADDR0, 7755b2e303fSDavid Härdeman 0x3F); 7765b2e303fSDavid Härdeman outsb(data->wbase + WBCIR_REG_WCEIR_DATA, match, 11); 7775b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_INDEX, 7785b2e303fSDavid Härdeman WBCIR_REGSEL_MASK | WBCIR_REG_ADDR0, 7795b2e303fSDavid Härdeman 0x3F); 7805b2e303fSDavid Härdeman outsb(data->wbase + WBCIR_REG_WCEIR_DATA, mask, 11); 7815b2e303fSDavid Härdeman 7825b2e303fSDavid Härdeman /* RC6 Compare String Len */ 7835b2e303fSDavid Härdeman outb(rc6_csl, data->wbase + WBCIR_REG_WCEIR_CSL); 7845b2e303fSDavid Härdeman 7855b2e303fSDavid Härdeman /* Clear status bits NEC_REP, BUFF, MSG_END, MATCH */ 7865b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_STS, 0x17, 0x17); 7875b2e303fSDavid Härdeman 7885b2e303fSDavid Härdeman /* Clear BUFF_EN, Clear END_EN, Set MATCH_EN */ 7895b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_EV_EN, 0x01, 0x07); 7905b2e303fSDavid Härdeman 7915b2e303fSDavid Härdeman /* Set CEIR_EN */ 7925b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_CTL, 0x01, 0x01); 7935b2e303fSDavid Härdeman 7945b2e303fSDavid Härdeman } else { 7955b2e303fSDavid Härdeman /* Clear BUFF_EN, Clear END_EN, Clear MATCH_EN */ 7965b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_EV_EN, 0x00, 0x07); 7975b2e303fSDavid Härdeman 7985b2e303fSDavid Härdeman /* Clear CEIR_EN */ 7995b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_CTL, 0x00, 0x01); 8005b2e303fSDavid Härdeman } 8015b2e303fSDavid Härdeman 8025b2e303fSDavid Härdeman /* 8035b2e303fSDavid Härdeman * ACPI will set the HW disable bit for SP3 which means that the 8045b2e303fSDavid Härdeman * output signals are left in an undefined state which may cause 8055b2e303fSDavid Härdeman * spurious interrupts which we need to ignore until the hardware 8065b2e303fSDavid Härdeman * is reinitialized. 8075b2e303fSDavid Härdeman */ 808c829f267SDavid Härdeman wbcir_set_irqmask(data, WBCIR_IRQ_NONE); 8095b2e303fSDavid Härdeman disable_irq(data->irq); 810c829f267SDavid Härdeman 811c829f267SDavid Härdeman /* Disable LED */ 812c829f267SDavid Härdeman led_trigger_event(data->rxtrigger, LED_OFF); 813c829f267SDavid Härdeman led_trigger_event(data->txtrigger, LED_OFF); 8145b2e303fSDavid Härdeman } 8155b2e303fSDavid Härdeman 8165b2e303fSDavid Härdeman static int 8175b2e303fSDavid Härdeman wbcir_suspend(struct pnp_dev *device, pm_message_t state) 8185b2e303fSDavid Härdeman { 8195b2e303fSDavid Härdeman wbcir_shutdown(device); 8205b2e303fSDavid Härdeman return 0; 8215b2e303fSDavid Härdeman } 8225b2e303fSDavid Härdeman 8235b2e303fSDavid Härdeman static void 8245b2e303fSDavid Härdeman wbcir_init_hw(struct wbcir_data *data) 8255b2e303fSDavid Härdeman { 8265b2e303fSDavid Härdeman u8 tmp; 8275b2e303fSDavid Härdeman 8285b2e303fSDavid Härdeman /* Disable interrupts */ 829c829f267SDavid Härdeman wbcir_set_irqmask(data, WBCIR_IRQ_NONE); 8305b2e303fSDavid Härdeman 8315b2e303fSDavid Härdeman /* Set PROT_SEL, RX_INV, Clear CEIR_EN (needed for the led) */ 8325b2e303fSDavid Härdeman tmp = protocol << 4; 8335b2e303fSDavid Härdeman if (invert) 8345b2e303fSDavid Härdeman tmp |= 0x08; 8355b2e303fSDavid Härdeman outb(tmp, data->wbase + WBCIR_REG_WCEIR_CTL); 8365b2e303fSDavid Härdeman 8375b2e303fSDavid Härdeman /* Clear status bits NEC_REP, BUFF, MSG_END, MATCH */ 8385b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_STS, 0x17, 0x17); 8395b2e303fSDavid Härdeman 8405b2e303fSDavid Härdeman /* Clear BUFF_EN, Clear END_EN, Clear MATCH_EN */ 8415b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_EV_EN, 0x00, 0x07); 8425b2e303fSDavid Härdeman 8435b2e303fSDavid Härdeman /* Set RC5 cell time to correspond to 36 kHz */ 8445b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_CFG1, 0x4A, 0x7F); 8455b2e303fSDavid Härdeman 8465b2e303fSDavid Härdeman /* Set IRTX_INV */ 8475b2e303fSDavid Härdeman if (invert) 8485b2e303fSDavid Härdeman outb(0x04, data->ebase + WBCIR_REG_ECEIR_CCTL); 8495b2e303fSDavid Härdeman else 8505b2e303fSDavid Härdeman outb(0x00, data->ebase + WBCIR_REG_ECEIR_CCTL); 8515b2e303fSDavid Härdeman 8525b2e303fSDavid Härdeman /* 853c829f267SDavid Härdeman * Clear IR LED, set SP3 clock to 24Mhz, set TX mask to IRTX1, 8545b2e303fSDavid Härdeman * set SP3_IRRX_SW to binary 01, helpfully not documented 8555b2e303fSDavid Härdeman */ 8565b2e303fSDavid Härdeman outb(0x10, data->ebase + WBCIR_REG_ECEIR_CTS); 857c829f267SDavid Härdeman data->txmask = 0x1; 8585b2e303fSDavid Härdeman 8595b2e303fSDavid Härdeman /* Enable extended mode */ 8605b2e303fSDavid Härdeman wbcir_select_bank(data, WBCIR_BANK_2); 8615b2e303fSDavid Härdeman outb(WBCIR_EXT_ENABLE, data->sbase + WBCIR_REG_SP3_EXCR1); 8625b2e303fSDavid Härdeman 8635b2e303fSDavid Härdeman /* 8645b2e303fSDavid Härdeman * Configure baud generator, IR data will be sampled at 8655b2e303fSDavid Härdeman * a bitrate of: (24Mhz * prescaler) / (divisor * 16). 8665b2e303fSDavid Härdeman * 8675b2e303fSDavid Härdeman * The ECIR registers include a flag to change the 8685b2e303fSDavid Härdeman * 24Mhz clock freq to 48Mhz. 8695b2e303fSDavid Härdeman * 8705b2e303fSDavid Härdeman * It's not documented in the specs, but fifo levels 8715b2e303fSDavid Härdeman * other than 16 seems to be unsupported. 8725b2e303fSDavid Härdeman */ 8735b2e303fSDavid Härdeman 8745b2e303fSDavid Härdeman /* prescaler 1.0, tx/rx fifo lvl 16 */ 8755b2e303fSDavid Härdeman outb(0x30, data->sbase + WBCIR_REG_SP3_EXCR2); 8765b2e303fSDavid Härdeman 877b87f2eddSDavid Härdeman /* Set baud divisor to sample every 10 us */ 878b87f2eddSDavid Härdeman outb(0x0F, data->sbase + WBCIR_REG_SP3_BGDL); 8795b2e303fSDavid Härdeman outb(0x00, data->sbase + WBCIR_REG_SP3_BGDH); 8805b2e303fSDavid Härdeman 8815b2e303fSDavid Härdeman /* Set CEIR mode */ 8825b2e303fSDavid Härdeman wbcir_select_bank(data, WBCIR_BANK_0); 8835b2e303fSDavid Härdeman outb(0xC0, data->sbase + WBCIR_REG_SP3_MCR); 8845b2e303fSDavid Härdeman inb(data->sbase + WBCIR_REG_SP3_LSR); /* Clear LSR */ 8855b2e303fSDavid Härdeman inb(data->sbase + WBCIR_REG_SP3_MSR); /* Clear MSR */ 8865b2e303fSDavid Härdeman 887b87f2eddSDavid Härdeman /* Disable RX demod, enable run-length enc/dec, set freq span */ 8885b2e303fSDavid Härdeman wbcir_select_bank(data, WBCIR_BANK_7); 889b87f2eddSDavid Härdeman outb(0x90, data->sbase + WBCIR_REG_SP3_RCCFG); 8905b2e303fSDavid Härdeman 8915b2e303fSDavid Härdeman /* Disable timer */ 8925b2e303fSDavid Härdeman wbcir_select_bank(data, WBCIR_BANK_4); 8935b2e303fSDavid Härdeman outb(0x00, data->sbase + WBCIR_REG_SP3_IRCR1); 8945b2e303fSDavid Härdeman 895c829f267SDavid Härdeman /* Disable MSR interrupt, clear AUX_IRX, mask RX during TX? */ 8965b2e303fSDavid Härdeman wbcir_select_bank(data, WBCIR_BANK_5); 897c829f267SDavid Härdeman outb(txandrx ? 0x03 : 0x02, data->sbase + WBCIR_REG_SP3_IRCR2); 8985b2e303fSDavid Härdeman 8995b2e303fSDavid Härdeman /* Disable CRC */ 9005b2e303fSDavid Härdeman wbcir_select_bank(data, WBCIR_BANK_6); 9015b2e303fSDavid Härdeman outb(0x20, data->sbase + WBCIR_REG_SP3_IRCR3); 9025b2e303fSDavid Härdeman 903c829f267SDavid Härdeman /* Set RX demodulation freq, not really used */ 9045b2e303fSDavid Härdeman wbcir_select_bank(data, WBCIR_BANK_7); 9055b2e303fSDavid Härdeman outb(0xF2, data->sbase + WBCIR_REG_SP3_IRRXDC); 906c829f267SDavid Härdeman 907c829f267SDavid Härdeman /* Set TX modulation, 36kHz, 7us pulse width */ 9085b2e303fSDavid Härdeman outb(0x69, data->sbase + WBCIR_REG_SP3_IRTXMC); 909c829f267SDavid Härdeman data->txcarrier = 36000; 9105b2e303fSDavid Härdeman 9115b2e303fSDavid Härdeman /* Set invert and pin direction */ 9125b2e303fSDavid Härdeman if (invert) 9135b2e303fSDavid Härdeman outb(0x10, data->sbase + WBCIR_REG_SP3_IRCFG4); 9145b2e303fSDavid Härdeman else 9155b2e303fSDavid Härdeman outb(0x00, data->sbase + WBCIR_REG_SP3_IRCFG4); 9165b2e303fSDavid Härdeman 9175b2e303fSDavid Härdeman /* Set FIFO thresholds (RX = 8, TX = 3), reset RX/TX */ 9185b2e303fSDavid Härdeman wbcir_select_bank(data, WBCIR_BANK_0); 9195b2e303fSDavid Härdeman outb(0x97, data->sbase + WBCIR_REG_SP3_FCR); 9205b2e303fSDavid Härdeman 9215b2e303fSDavid Härdeman /* Clear AUX status bits */ 9225b2e303fSDavid Härdeman outb(0xE0, data->sbase + WBCIR_REG_SP3_ASCR); 9235b2e303fSDavid Härdeman 924c829f267SDavid Härdeman /* Clear RX state */ 925c829f267SDavid Härdeman data->rxstate = WBCIR_RXSTATE_INACTIVE; 926c829f267SDavid Härdeman data->rxev.duration = 0; 9275b2e303fSDavid Härdeman ir_raw_event_reset(data->dev); 9285b2e303fSDavid Härdeman ir_raw_event_handle(data->dev); 9295b2e303fSDavid Härdeman 930c829f267SDavid Härdeman /* 931c829f267SDavid Härdeman * Check TX state, if we did a suspend/resume cycle while TX was 932c829f267SDavid Härdeman * active, we will have a process waiting in txwaitq. 933c829f267SDavid Härdeman */ 934c829f267SDavid Härdeman if (data->txstate == WBCIR_TXSTATE_ACTIVE) { 935c829f267SDavid Härdeman data->txstate = WBCIR_TXSTATE_ERROR; 936c829f267SDavid Härdeman wake_up(&data->txwaitq); 937c829f267SDavid Härdeman } 938c829f267SDavid Härdeman 9395b2e303fSDavid Härdeman /* Enable interrupts */ 940c829f267SDavid Härdeman wbcir_set_irqmask(data, WBCIR_IRQ_RX | WBCIR_IRQ_ERR); 9415b2e303fSDavid Härdeman } 9425b2e303fSDavid Härdeman 9435b2e303fSDavid Härdeman static int 9445b2e303fSDavid Härdeman wbcir_resume(struct pnp_dev *device) 9455b2e303fSDavid Härdeman { 9465b2e303fSDavid Härdeman struct wbcir_data *data = pnp_get_drvdata(device); 9475b2e303fSDavid Härdeman 9485b2e303fSDavid Härdeman wbcir_init_hw(data); 9495b2e303fSDavid Härdeman enable_irq(data->irq); 9505b2e303fSDavid Härdeman 9515b2e303fSDavid Härdeman return 0; 9525b2e303fSDavid Härdeman } 9535b2e303fSDavid Härdeman 9545b2e303fSDavid Härdeman static int __devinit 9555b2e303fSDavid Härdeman wbcir_probe(struct pnp_dev *device, const struct pnp_device_id *dev_id) 9565b2e303fSDavid Härdeman { 9575b2e303fSDavid Härdeman struct device *dev = &device->dev; 9585b2e303fSDavid Härdeman struct wbcir_data *data; 9595b2e303fSDavid Härdeman int err; 9605b2e303fSDavid Härdeman 9615b2e303fSDavid Härdeman if (!(pnp_port_len(device, 0) == EHFUNC_IOMEM_LEN && 9625b2e303fSDavid Härdeman pnp_port_len(device, 1) == WAKEUP_IOMEM_LEN && 9635b2e303fSDavid Härdeman pnp_port_len(device, 2) == SP_IOMEM_LEN)) { 9645b2e303fSDavid Härdeman dev_err(dev, "Invalid resources\n"); 9655b2e303fSDavid Härdeman return -ENODEV; 9665b2e303fSDavid Härdeman } 9675b2e303fSDavid Härdeman 9685b2e303fSDavid Härdeman data = kzalloc(sizeof(*data), GFP_KERNEL); 9695b2e303fSDavid Härdeman if (!data) { 9705b2e303fSDavid Härdeman err = -ENOMEM; 9715b2e303fSDavid Härdeman goto exit; 9725b2e303fSDavid Härdeman } 9735b2e303fSDavid Härdeman 9745b2e303fSDavid Härdeman pnp_set_drvdata(device, data); 9755b2e303fSDavid Härdeman 9765b2e303fSDavid Härdeman spin_lock_init(&data->spinlock); 977c829f267SDavid Härdeman init_waitqueue_head(&data->txwaitq); 9785b2e303fSDavid Härdeman data->ebase = pnp_port_start(device, 0); 9795b2e303fSDavid Härdeman data->wbase = pnp_port_start(device, 1); 9805b2e303fSDavid Härdeman data->sbase = pnp_port_start(device, 2); 9815b2e303fSDavid Härdeman data->irq = pnp_irq(device, 0); 9825b2e303fSDavid Härdeman 9835b2e303fSDavid Härdeman if (data->wbase == 0 || data->ebase == 0 || 9845b2e303fSDavid Härdeman data->sbase == 0 || data->irq == 0) { 9855b2e303fSDavid Härdeman err = -ENODEV; 9865b2e303fSDavid Härdeman dev_err(dev, "Invalid resources\n"); 9875b2e303fSDavid Härdeman goto exit_free_data; 9885b2e303fSDavid Härdeman } 9895b2e303fSDavid Härdeman 9905b2e303fSDavid Härdeman dev_dbg(&device->dev, "Found device " 9915b2e303fSDavid Härdeman "(w: 0x%lX, e: 0x%lX, s: 0x%lX, i: %u)\n", 9925b2e303fSDavid Härdeman data->wbase, data->ebase, data->sbase, data->irq); 9935b2e303fSDavid Härdeman 9945b2e303fSDavid Härdeman if (!request_region(data->wbase, WAKEUP_IOMEM_LEN, DRVNAME)) { 9955b2e303fSDavid Härdeman dev_err(dev, "Region 0x%lx-0x%lx already in use!\n", 9965b2e303fSDavid Härdeman data->wbase, data->wbase + WAKEUP_IOMEM_LEN - 1); 9975b2e303fSDavid Härdeman err = -EBUSY; 9985b2e303fSDavid Härdeman goto exit_free_data; 9995b2e303fSDavid Härdeman } 10005b2e303fSDavid Härdeman 10015b2e303fSDavid Härdeman if (!request_region(data->ebase, EHFUNC_IOMEM_LEN, DRVNAME)) { 10025b2e303fSDavid Härdeman dev_err(dev, "Region 0x%lx-0x%lx already in use!\n", 10035b2e303fSDavid Härdeman data->ebase, data->ebase + EHFUNC_IOMEM_LEN - 1); 10045b2e303fSDavid Härdeman err = -EBUSY; 10055b2e303fSDavid Härdeman goto exit_release_wbase; 10065b2e303fSDavid Härdeman } 10075b2e303fSDavid Härdeman 10085b2e303fSDavid Härdeman if (!request_region(data->sbase, SP_IOMEM_LEN, DRVNAME)) { 10095b2e303fSDavid Härdeman dev_err(dev, "Region 0x%lx-0x%lx already in use!\n", 10105b2e303fSDavid Härdeman data->sbase, data->sbase + SP_IOMEM_LEN - 1); 10115b2e303fSDavid Härdeman err = -EBUSY; 10125b2e303fSDavid Härdeman goto exit_release_ebase; 10135b2e303fSDavid Härdeman } 10145b2e303fSDavid Härdeman 10155b2e303fSDavid Härdeman err = request_irq(data->irq, wbcir_irq_handler, 10165b2e303fSDavid Härdeman IRQF_DISABLED, DRVNAME, device); 10175b2e303fSDavid Härdeman if (err) { 10185b2e303fSDavid Härdeman dev_err(dev, "Failed to claim IRQ %u\n", data->irq); 10195b2e303fSDavid Härdeman err = -EBUSY; 10205b2e303fSDavid Härdeman goto exit_release_sbase; 10215b2e303fSDavid Härdeman } 10225b2e303fSDavid Härdeman 10235b2e303fSDavid Härdeman led_trigger_register_simple("cir-tx", &data->txtrigger); 10245b2e303fSDavid Härdeman if (!data->txtrigger) { 10255b2e303fSDavid Härdeman err = -ENOMEM; 10265b2e303fSDavid Härdeman goto exit_free_irq; 10275b2e303fSDavid Härdeman } 10285b2e303fSDavid Härdeman 10295b2e303fSDavid Härdeman led_trigger_register_simple("cir-rx", &data->rxtrigger); 10305b2e303fSDavid Härdeman if (!data->rxtrigger) { 10315b2e303fSDavid Härdeman err = -ENOMEM; 10325b2e303fSDavid Härdeman goto exit_unregister_txtrigger; 10335b2e303fSDavid Härdeman } 10345b2e303fSDavid Härdeman 10355b2e303fSDavid Härdeman data->led.name = "cir::activity"; 10365b2e303fSDavid Härdeman data->led.default_trigger = "cir-rx"; 10375b2e303fSDavid Härdeman data->led.brightness_set = wbcir_led_brightness_set; 10385b2e303fSDavid Härdeman data->led.brightness_get = wbcir_led_brightness_get; 10395b2e303fSDavid Härdeman err = led_classdev_register(&device->dev, &data->led); 10405b2e303fSDavid Härdeman if (err) 10415b2e303fSDavid Härdeman goto exit_unregister_rxtrigger; 10425b2e303fSDavid Härdeman 10435b2e303fSDavid Härdeman data->dev = rc_allocate_device(); 10445b2e303fSDavid Härdeman if (!data->dev) { 10455b2e303fSDavid Härdeman err = -ENOMEM; 10465b2e303fSDavid Härdeman goto exit_unregister_led; 10475b2e303fSDavid Härdeman } 10485b2e303fSDavid Härdeman 1049d9b78695SDavid Härdeman data->dev->driver_type = RC_DRIVER_IR_RAW; 10505b2e303fSDavid Härdeman data->dev->driver_name = WBCIR_NAME; 10515b2e303fSDavid Härdeman data->dev->input_name = WBCIR_NAME; 10525b2e303fSDavid Härdeman data->dev->input_phys = "wbcir/cir0"; 10535b2e303fSDavid Härdeman data->dev->input_id.bustype = BUS_HOST; 10545b2e303fSDavid Härdeman data->dev->input_id.vendor = PCI_VENDOR_ID_WINBOND; 10555b2e303fSDavid Härdeman data->dev->input_id.product = WBCIR_ID_FAMILY; 10565b2e303fSDavid Härdeman data->dev->input_id.version = WBCIR_ID_CHIP; 1057c829f267SDavid Härdeman data->dev->map_name = RC_MAP_RC6_MCE; 1058488ebc48SDavid Härdeman data->dev->s_idle = wbcir_idle_rx; 1059c829f267SDavid Härdeman data->dev->s_tx_mask = wbcir_txmask; 1060c829f267SDavid Härdeman data->dev->s_tx_carrier = wbcir_txcarrier; 1061c829f267SDavid Härdeman data->dev->tx_ir = wbcir_tx; 10625b2e303fSDavid Härdeman data->dev->priv = data; 10635b2e303fSDavid Härdeman data->dev->dev.parent = &device->dev; 10645b2e303fSDavid Härdeman 10655b2e303fSDavid Härdeman err = rc_register_device(data->dev); 10665b2e303fSDavid Härdeman if (err) 10675b2e303fSDavid Härdeman goto exit_free_rc; 10685b2e303fSDavid Härdeman 10695b2e303fSDavid Härdeman device_init_wakeup(&device->dev, 1); 10705b2e303fSDavid Härdeman 10715b2e303fSDavid Härdeman wbcir_init_hw(data); 10725b2e303fSDavid Härdeman 10735b2e303fSDavid Härdeman return 0; 10745b2e303fSDavid Härdeman 10755b2e303fSDavid Härdeman exit_free_rc: 10765b2e303fSDavid Härdeman rc_free_device(data->dev); 10775b2e303fSDavid Härdeman exit_unregister_led: 10785b2e303fSDavid Härdeman led_classdev_unregister(&data->led); 10795b2e303fSDavid Härdeman exit_unregister_rxtrigger: 10805b2e303fSDavid Härdeman led_trigger_unregister_simple(data->rxtrigger); 10815b2e303fSDavid Härdeman exit_unregister_txtrigger: 10825b2e303fSDavid Härdeman led_trigger_unregister_simple(data->txtrigger); 10835b2e303fSDavid Härdeman exit_free_irq: 10845b2e303fSDavid Härdeman free_irq(data->irq, device); 10855b2e303fSDavid Härdeman exit_release_sbase: 10865b2e303fSDavid Härdeman release_region(data->sbase, SP_IOMEM_LEN); 10875b2e303fSDavid Härdeman exit_release_ebase: 10885b2e303fSDavid Härdeman release_region(data->ebase, EHFUNC_IOMEM_LEN); 10895b2e303fSDavid Härdeman exit_release_wbase: 10905b2e303fSDavid Härdeman release_region(data->wbase, WAKEUP_IOMEM_LEN); 10915b2e303fSDavid Härdeman exit_free_data: 10925b2e303fSDavid Härdeman kfree(data); 10935b2e303fSDavid Härdeman pnp_set_drvdata(device, NULL); 10945b2e303fSDavid Härdeman exit: 10955b2e303fSDavid Härdeman return err; 10965b2e303fSDavid Härdeman } 10975b2e303fSDavid Härdeman 10985b2e303fSDavid Härdeman static void __devexit 10995b2e303fSDavid Härdeman wbcir_remove(struct pnp_dev *device) 11005b2e303fSDavid Härdeman { 11015b2e303fSDavid Härdeman struct wbcir_data *data = pnp_get_drvdata(device); 11025b2e303fSDavid Härdeman 11035b2e303fSDavid Härdeman /* Disable interrupts */ 1104c829f267SDavid Härdeman wbcir_set_irqmask(data, WBCIR_IRQ_NONE); 11055b2e303fSDavid Härdeman free_irq(data->irq, device); 11065b2e303fSDavid Härdeman 11075b2e303fSDavid Härdeman /* Clear status bits NEC_REP, BUFF, MSG_END, MATCH */ 11085b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_STS, 0x17, 0x17); 11095b2e303fSDavid Härdeman 11105b2e303fSDavid Härdeman /* Clear CEIR_EN */ 11115b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_CTL, 0x00, 0x01); 11125b2e303fSDavid Härdeman 11135b2e303fSDavid Härdeman /* Clear BUFF_EN, END_EN, MATCH_EN */ 11145b2e303fSDavid Härdeman wbcir_set_bits(data->wbase + WBCIR_REG_WCEIR_EV_EN, 0x00, 0x07); 11155b2e303fSDavid Härdeman 11165b2e303fSDavid Härdeman rc_unregister_device(data->dev); 11175b2e303fSDavid Härdeman 11185b2e303fSDavid Härdeman led_trigger_unregister_simple(data->rxtrigger); 11195b2e303fSDavid Härdeman led_trigger_unregister_simple(data->txtrigger); 11205b2e303fSDavid Härdeman led_classdev_unregister(&data->led); 11215b2e303fSDavid Härdeman 11225b2e303fSDavid Härdeman /* This is ok since &data->led isn't actually used */ 11235b2e303fSDavid Härdeman wbcir_led_brightness_set(&data->led, LED_OFF); 11245b2e303fSDavid Härdeman 11255b2e303fSDavid Härdeman release_region(data->wbase, WAKEUP_IOMEM_LEN); 11265b2e303fSDavid Härdeman release_region(data->ebase, EHFUNC_IOMEM_LEN); 11275b2e303fSDavid Härdeman release_region(data->sbase, SP_IOMEM_LEN); 11285b2e303fSDavid Härdeman 11295b2e303fSDavid Härdeman kfree(data); 11305b2e303fSDavid Härdeman 11315b2e303fSDavid Härdeman pnp_set_drvdata(device, NULL); 11325b2e303fSDavid Härdeman } 11335b2e303fSDavid Härdeman 11345b2e303fSDavid Härdeman static const struct pnp_device_id wbcir_ids[] = { 11355b2e303fSDavid Härdeman { "WEC1022", 0 }, 11365b2e303fSDavid Härdeman { "", 0 } 11375b2e303fSDavid Härdeman }; 11385b2e303fSDavid Härdeman MODULE_DEVICE_TABLE(pnp, wbcir_ids); 11395b2e303fSDavid Härdeman 11405b2e303fSDavid Härdeman static struct pnp_driver wbcir_driver = { 11415b2e303fSDavid Härdeman .name = WBCIR_NAME, 11425b2e303fSDavid Härdeman .id_table = wbcir_ids, 11435b2e303fSDavid Härdeman .probe = wbcir_probe, 11445b2e303fSDavid Härdeman .remove = __devexit_p(wbcir_remove), 11455b2e303fSDavid Härdeman .suspend = wbcir_suspend, 11465b2e303fSDavid Härdeman .resume = wbcir_resume, 11475b2e303fSDavid Härdeman .shutdown = wbcir_shutdown 11485b2e303fSDavid Härdeman }; 11495b2e303fSDavid Härdeman 11505b2e303fSDavid Härdeman static int __init 11515b2e303fSDavid Härdeman wbcir_init(void) 11525b2e303fSDavid Härdeman { 11535b2e303fSDavid Härdeman int ret; 11545b2e303fSDavid Härdeman 11555b2e303fSDavid Härdeman switch (protocol) { 11565b2e303fSDavid Härdeman case IR_PROTOCOL_RC5: 11575b2e303fSDavid Härdeman case IR_PROTOCOL_NEC: 11585b2e303fSDavid Härdeman case IR_PROTOCOL_RC6: 11595b2e303fSDavid Härdeman break; 11605b2e303fSDavid Härdeman default: 1161d8a10ac9SJoe Perches pr_err("Invalid power-on protocol\n"); 11625b2e303fSDavid Härdeman } 11635b2e303fSDavid Härdeman 11645b2e303fSDavid Härdeman ret = pnp_register_driver(&wbcir_driver); 11655b2e303fSDavid Härdeman if (ret) 1166d8a10ac9SJoe Perches pr_err("Unable to register driver\n"); 11675b2e303fSDavid Härdeman 11685b2e303fSDavid Härdeman return ret; 11695b2e303fSDavid Härdeman } 11705b2e303fSDavid Härdeman 11715b2e303fSDavid Härdeman static void __exit 11725b2e303fSDavid Härdeman wbcir_exit(void) 11735b2e303fSDavid Härdeman { 11745b2e303fSDavid Härdeman pnp_unregister_driver(&wbcir_driver); 11755b2e303fSDavid Härdeman } 11765b2e303fSDavid Härdeman 11775b2e303fSDavid Härdeman module_init(wbcir_init); 11785b2e303fSDavid Härdeman module_exit(wbcir_exit); 11795b2e303fSDavid Härdeman 1180d36b6910SAl Viro MODULE_AUTHOR("David Härdeman <david@hardeman.nu>"); 11815b2e303fSDavid Härdeman MODULE_DESCRIPTION("Winbond SuperI/O Consumer IR Driver"); 11825b2e303fSDavid Härdeman MODULE_LICENSE("GPL"); 1183