1ad8694baSJoerg Roedel // SPDX-License-Identifier: GPL-2.0-only 2ad8694baSJoerg Roedel /* 3ad8694baSJoerg Roedel * Copyright (C) 2007-2010 Advanced Micro Devices, Inc. 4ad8694baSJoerg Roedel * Author: Joerg Roedel <jroedel@suse.de> 5ad8694baSJoerg Roedel * Leo Duran <leo.duran@amd.com> 6ad8694baSJoerg Roedel */ 7ad8694baSJoerg Roedel 8ad8694baSJoerg Roedel #define pr_fmt(fmt) "AMD-Vi: " fmt 9ad8694baSJoerg Roedel #define dev_fmt(fmt) pr_fmt(fmt) 10ad8694baSJoerg Roedel 11ad8694baSJoerg Roedel #include <linux/pci.h> 12ad8694baSJoerg Roedel #include <linux/acpi.h> 13ad8694baSJoerg Roedel #include <linux/list.h> 14ad8694baSJoerg Roedel #include <linux/bitmap.h> 15ad8694baSJoerg Roedel #include <linux/slab.h> 16ad8694baSJoerg Roedel #include <linux/syscore_ops.h> 17ad8694baSJoerg Roedel #include <linux/interrupt.h> 18ad8694baSJoerg Roedel #include <linux/msi.h> 19d1adcfbbSDavid Woodhouse #include <linux/irq.h> 20ad8694baSJoerg Roedel #include <linux/amd-iommu.h> 21ad8694baSJoerg Roedel #include <linux/export.h> 22ad8694baSJoerg Roedel #include <linux/kmemleak.h> 2332cb4d02STom Lendacky #include <linux/cc_platform.h> 249b45a773SJoerg Roedel #include <linux/iopoll.h> 25ad8694baSJoerg Roedel #include <asm/pci-direct.h> 26ad8694baSJoerg Roedel #include <asm/iommu.h> 27ad8694baSJoerg Roedel #include <asm/apic.h> 28ad8694baSJoerg Roedel #include <asm/gart.h> 29ad8694baSJoerg Roedel #include <asm/x86_init.h> 30ad8694baSJoerg Roedel #include <asm/io_apic.h> 31ad8694baSJoerg Roedel #include <asm/irq_remapping.h> 326d39bdeeSSuravee Suthikulpanit #include <asm/set_memory.h> 33ad8694baSJoerg Roedel 34ad8694baSJoerg Roedel #include <linux/crash_dump.h> 35ad8694baSJoerg Roedel 36ad8694baSJoerg Roedel #include "amd_iommu.h" 37ad8694baSJoerg Roedel #include "../irq_remapping.h" 38ad8694baSJoerg Roedel 39ad8694baSJoerg Roedel /* 40ad8694baSJoerg Roedel * definitions for the ACPI scanning code 41ad8694baSJoerg Roedel */ 42ad8694baSJoerg Roedel #define IVRS_HEADER_LENGTH 48 43ad8694baSJoerg Roedel 44ad8694baSJoerg Roedel #define ACPI_IVHD_TYPE_MAX_SUPPORTED 0x40 45ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_ALL 0x20 46ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE 0x21 47ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_RANGE 0x22 48ad8694baSJoerg Roedel 49ad8694baSJoerg Roedel #define IVHD_DEV_ALL 0x01 50ad8694baSJoerg Roedel #define IVHD_DEV_SELECT 0x02 51ad8694baSJoerg Roedel #define IVHD_DEV_SELECT_RANGE_START 0x03 52ad8694baSJoerg Roedel #define IVHD_DEV_RANGE_END 0x04 53ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS 0x42 54ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS_RANGE 0x43 55ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT 0x46 56ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT_RANGE 0x47 57ad8694baSJoerg Roedel #define IVHD_DEV_SPECIAL 0x48 58ad8694baSJoerg Roedel #define IVHD_DEV_ACPI_HID 0xf0 59ad8694baSJoerg Roedel 60ad8694baSJoerg Roedel #define UID_NOT_PRESENT 0 61ad8694baSJoerg Roedel #define UID_IS_INTEGER 1 62ad8694baSJoerg Roedel #define UID_IS_CHARACTER 2 63ad8694baSJoerg Roedel 64ad8694baSJoerg Roedel #define IVHD_SPECIAL_IOAPIC 1 65ad8694baSJoerg Roedel #define IVHD_SPECIAL_HPET 2 66ad8694baSJoerg Roedel 67ad8694baSJoerg Roedel #define IVHD_FLAG_HT_TUN_EN_MASK 0x01 68ad8694baSJoerg Roedel #define IVHD_FLAG_PASSPW_EN_MASK 0x02 69ad8694baSJoerg Roedel #define IVHD_FLAG_RESPASSPW_EN_MASK 0x04 70ad8694baSJoerg Roedel #define IVHD_FLAG_ISOC_EN_MASK 0x08 71ad8694baSJoerg Roedel 72ad8694baSJoerg Roedel #define IVMD_FLAG_EXCL_RANGE 0x08 73ad8694baSJoerg Roedel #define IVMD_FLAG_IW 0x04 74ad8694baSJoerg Roedel #define IVMD_FLAG_IR 0x02 75ad8694baSJoerg Roedel #define IVMD_FLAG_UNITY_MAP 0x01 76ad8694baSJoerg Roedel 77ad8694baSJoerg Roedel #define ACPI_DEVFLAG_INITPASS 0x01 78ad8694baSJoerg Roedel #define ACPI_DEVFLAG_EXTINT 0x02 79ad8694baSJoerg Roedel #define ACPI_DEVFLAG_NMI 0x04 80ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT1 0x10 81ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT2 0x20 82ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT0 0x40 83ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT1 0x80 84ad8694baSJoerg Roedel #define ACPI_DEVFLAG_ATSDIS 0x10000000 85ad8694baSJoerg Roedel 8642bb5aa0SJoerg Roedel #define LOOP_TIMEOUT 2000000 87bbe3a106SSuravee Suthikulpanit 8888699c02SMichael Forney #define IVRS_GET_SBDF_ID(seg, bus, dev, fn) (((seg & 0xffff) << 16) | ((bus & 0xff) << 8) \ 89bbe3a106SSuravee Suthikulpanit | ((dev & 0x1f) << 3) | (fn & 0x7)) 90bbe3a106SSuravee Suthikulpanit 91ad8694baSJoerg Roedel /* 92ad8694baSJoerg Roedel * ACPI table definitions 93ad8694baSJoerg Roedel * 94ad8694baSJoerg Roedel * These data structures are laid over the table to parse the important values 95ad8694baSJoerg Roedel * out of it. 96ad8694baSJoerg Roedel */ 97ad8694baSJoerg Roedel 98ad8694baSJoerg Roedel /* 99ad8694baSJoerg Roedel * structure describing one IOMMU in the ACPI table. Typically followed by one 100ad8694baSJoerg Roedel * or more ivhd_entrys. 101ad8694baSJoerg Roedel */ 102ad8694baSJoerg Roedel struct ivhd_header { 103ad8694baSJoerg Roedel u8 type; 104ad8694baSJoerg Roedel u8 flags; 105ad8694baSJoerg Roedel u16 length; 106ad8694baSJoerg Roedel u16 devid; 107ad8694baSJoerg Roedel u16 cap_ptr; 108ad8694baSJoerg Roedel u64 mmio_phys; 109ad8694baSJoerg Roedel u16 pci_seg; 110ad8694baSJoerg Roedel u16 info; 111ad8694baSJoerg Roedel u32 efr_attr; 112ad8694baSJoerg Roedel 113ad8694baSJoerg Roedel /* Following only valid on IVHD type 11h and 40h */ 114ad8694baSJoerg Roedel u64 efr_reg; /* Exact copy of MMIO_EXT_FEATURES */ 1151e98a35dSSuravee Suthikulpanit u64 efr_reg2; 116ad8694baSJoerg Roedel } __attribute__((packed)); 117ad8694baSJoerg Roedel 118ad8694baSJoerg Roedel /* 119ad8694baSJoerg Roedel * A device entry describing which devices a specific IOMMU translates and 120ad8694baSJoerg Roedel * which requestor ids they use. 121ad8694baSJoerg Roedel */ 122ad8694baSJoerg Roedel struct ivhd_entry { 123ad8694baSJoerg Roedel u8 type; 124ad8694baSJoerg Roedel u16 devid; 125ad8694baSJoerg Roedel u8 flags; 12643d83af8SKees Cook struct_group(ext_hid, 127ad8694baSJoerg Roedel u32 ext; 128ad8694baSJoerg Roedel u32 hidh; 12943d83af8SKees Cook ); 130ad8694baSJoerg Roedel u64 cid; 131ad8694baSJoerg Roedel u8 uidf; 132ad8694baSJoerg Roedel u8 uidl; 133ad8694baSJoerg Roedel u8 uid; 134ad8694baSJoerg Roedel } __attribute__((packed)); 135ad8694baSJoerg Roedel 136ad8694baSJoerg Roedel /* 137ad8694baSJoerg Roedel * An AMD IOMMU memory definition structure. It defines things like exclusion 138ad8694baSJoerg Roedel * ranges for devices and regions that should be unity mapped. 139ad8694baSJoerg Roedel */ 140ad8694baSJoerg Roedel struct ivmd_header { 141ad8694baSJoerg Roedel u8 type; 142ad8694baSJoerg Roedel u8 flags; 143ad8694baSJoerg Roedel u16 length; 144ad8694baSJoerg Roedel u16 devid; 145ad8694baSJoerg Roedel u16 aux; 146b618ae62SVasant Hegde u16 pci_seg; 147b618ae62SVasant Hegde u8 resv[6]; 148ad8694baSJoerg Roedel u64 range_start; 149ad8694baSJoerg Roedel u64 range_length; 150ad8694baSJoerg Roedel } __attribute__((packed)); 151ad8694baSJoerg Roedel 152ad8694baSJoerg Roedel bool amd_iommu_dump; 153ad8694baSJoerg Roedel bool amd_iommu_irq_remap __read_mostly; 154ad8694baSJoerg Roedel 15589c9a09cSSuravee Suthikulpanit enum io_pgtable_fmt amd_iommu_pgtable = AMD_IOMMU_V1; 15689c9a09cSSuravee Suthikulpanit 157ad8694baSJoerg Roedel int amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 158ad8694baSJoerg Roedel static int amd_iommu_xt_mode = IRQ_REMAP_XAPIC_MODE; 159ad8694baSJoerg Roedel 160ad8694baSJoerg Roedel static bool amd_iommu_detected; 161b1e650dbSJoerg Roedel static bool amd_iommu_disabled __initdata; 162b1e650dbSJoerg Roedel static bool amd_iommu_force_enable __initdata; 163ad8694baSJoerg Roedel static int amd_iommu_target_ivhd_type; 164ad8694baSJoerg Roedel 1659dd299d8SSuravee Suthikulpanit /* Global EFR and EFR2 registers */ 1669dd299d8SSuravee Suthikulpanit u64 amd_iommu_efr; 1679dd299d8SSuravee Suthikulpanit u64 amd_iommu_efr2; 1689dd299d8SSuravee Suthikulpanit 169fb2accadSBrijesh Singh /* SNP is enabled on the system? */ 170fb2accadSBrijesh Singh bool amd_iommu_snp_en; 171fb2accadSBrijesh Singh EXPORT_SYMBOL(amd_iommu_snp_en); 172fb2accadSBrijesh Singh 173404ec4e4SVasant Hegde LIST_HEAD(amd_iommu_pci_seg_list); /* list of all PCI segments */ 174ad8694baSJoerg Roedel LIST_HEAD(amd_iommu_list); /* list of all AMD IOMMUs in the 175ad8694baSJoerg Roedel system */ 176ad8694baSJoerg Roedel 177ad8694baSJoerg Roedel /* Array to assign indices to IOMMUs*/ 178ad8694baSJoerg Roedel struct amd_iommu *amd_iommus[MAX_IOMMUS]; 179ad8694baSJoerg Roedel 180ad8694baSJoerg Roedel /* Number of IOMMUs present in the system */ 181ad8694baSJoerg Roedel static int amd_iommus_present; 182ad8694baSJoerg Roedel 183ad8694baSJoerg Roedel /* IOMMUs have a non-present cache? */ 184ad8694baSJoerg Roedel bool amd_iommu_np_cache __read_mostly; 185ad8694baSJoerg Roedel bool amd_iommu_iotlb_sup __read_mostly = true; 186ad8694baSJoerg Roedel 187ad8694baSJoerg Roedel u32 amd_iommu_max_pasid __read_mostly = ~0; 188ad8694baSJoerg Roedel 189ad8694baSJoerg Roedel bool amd_iommu_v2_present __read_mostly; 190ad8694baSJoerg Roedel static bool amd_iommu_pc_present __read_mostly; 191f1ca7071SMario Limonciello bool amdr_ivrs_remap_support __read_mostly; 192ad8694baSJoerg Roedel 193ad8694baSJoerg Roedel bool amd_iommu_force_isolation __read_mostly; 194ad8694baSJoerg Roedel 195ad8694baSJoerg Roedel /* 196ad8694baSJoerg Roedel * AMD IOMMU allows up to 2^16 different protection domains. This is a bitmap 197ad8694baSJoerg Roedel * to know which ones are already in use. 198ad8694baSJoerg Roedel */ 199ad8694baSJoerg Roedel unsigned long *amd_iommu_pd_alloc_bitmap; 200ad8694baSJoerg Roedel 201ad8694baSJoerg Roedel enum iommu_init_state { 202ad8694baSJoerg Roedel IOMMU_START_STATE, 203ad8694baSJoerg Roedel IOMMU_IVRS_DETECTED, 204ad8694baSJoerg Roedel IOMMU_ACPI_FINISHED, 205ad8694baSJoerg Roedel IOMMU_ENABLED, 206ad8694baSJoerg Roedel IOMMU_PCI_INIT, 207ad8694baSJoerg Roedel IOMMU_INTERRUPTS_EN, 208ad8694baSJoerg Roedel IOMMU_INITIALIZED, 209ad8694baSJoerg Roedel IOMMU_NOT_FOUND, 210ad8694baSJoerg Roedel IOMMU_INIT_ERROR, 211ad8694baSJoerg Roedel IOMMU_CMDLINE_DISABLED, 212ad8694baSJoerg Roedel }; 213ad8694baSJoerg Roedel 214ad8694baSJoerg Roedel /* Early ioapic and hpet maps from kernel command line */ 215ad8694baSJoerg Roedel #define EARLY_MAP_SIZE 4 216ad8694baSJoerg Roedel static struct devid_map __initdata early_ioapic_map[EARLY_MAP_SIZE]; 217ad8694baSJoerg Roedel static struct devid_map __initdata early_hpet_map[EARLY_MAP_SIZE]; 218ad8694baSJoerg Roedel static struct acpihid_map_entry __initdata early_acpihid_map[EARLY_MAP_SIZE]; 219ad8694baSJoerg Roedel 220ad8694baSJoerg Roedel static int __initdata early_ioapic_map_size; 221ad8694baSJoerg Roedel static int __initdata early_hpet_map_size; 222ad8694baSJoerg Roedel static int __initdata early_acpihid_map_size; 223ad8694baSJoerg Roedel 224ad8694baSJoerg Roedel static bool __initdata cmdline_maps; 225ad8694baSJoerg Roedel 226ad8694baSJoerg Roedel static enum iommu_init_state init_state = IOMMU_START_STATE; 227ad8694baSJoerg Roedel 228ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void); 229ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state); 2301ab5a153SSuravee Suthikulpanit static void init_device_table_dma(struct amd_iommu_pci_seg *pci_seg); 231ad8694baSJoerg Roedel 232ad8694baSJoerg Roedel static bool amd_iommu_pre_enabled = true; 233ad8694baSJoerg Roedel 234a44092e3SSuravee Suthikulpanit static u32 amd_iommu_ivinfo __initdata; 235a44092e3SSuravee Suthikulpanit 236ad8694baSJoerg Roedel bool translation_pre_enabled(struct amd_iommu *iommu) 237ad8694baSJoerg Roedel { 238ad8694baSJoerg Roedel return (iommu->flags & AMD_IOMMU_FLAG_TRANS_PRE_ENABLED); 239ad8694baSJoerg Roedel } 240ad8694baSJoerg Roedel 241ad8694baSJoerg Roedel static void clear_translation_pre_enabled(struct amd_iommu *iommu) 242ad8694baSJoerg Roedel { 243ad8694baSJoerg Roedel iommu->flags &= ~AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 244ad8694baSJoerg Roedel } 245ad8694baSJoerg Roedel 246ad8694baSJoerg Roedel static void init_translation_status(struct amd_iommu *iommu) 247ad8694baSJoerg Roedel { 248ad8694baSJoerg Roedel u64 ctrl; 249ad8694baSJoerg Roedel 250ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 251ad8694baSJoerg Roedel if (ctrl & (1<<CONTROL_IOMMU_EN)) 252ad8694baSJoerg Roedel iommu->flags |= AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 253ad8694baSJoerg Roedel } 254ad8694baSJoerg Roedel 255401360ecSSuravee Suthikulpanit static inline unsigned long tbl_size(int entry_size, int last_bdf) 256ad8694baSJoerg Roedel { 257ad8694baSJoerg Roedel unsigned shift = PAGE_SHIFT + 258401360ecSSuravee Suthikulpanit get_order((last_bdf + 1) * entry_size); 259ad8694baSJoerg Roedel 260ad8694baSJoerg Roedel return 1UL << shift; 261ad8694baSJoerg Roedel } 262ad8694baSJoerg Roedel 263ad8694baSJoerg Roedel int amd_iommu_get_num_iommus(void) 264ad8694baSJoerg Roedel { 265ad8694baSJoerg Roedel return amd_iommus_present; 266ad8694baSJoerg Roedel } 267ad8694baSJoerg Roedel 2689dd299d8SSuravee Suthikulpanit /* 2699dd299d8SSuravee Suthikulpanit * Iterate through all the IOMMUs to get common EFR 2709dd299d8SSuravee Suthikulpanit * masks among all IOMMUs and warn if found inconsistency. 2719dd299d8SSuravee Suthikulpanit */ 2729dd299d8SSuravee Suthikulpanit static void get_global_efr(void) 273c3811a50SWei Huang { 274c3811a50SWei Huang struct amd_iommu *iommu; 275c3811a50SWei Huang 276c3811a50SWei Huang for_each_iommu(iommu) { 2779dd299d8SSuravee Suthikulpanit u64 tmp = iommu->features; 2789dd299d8SSuravee Suthikulpanit u64 tmp2 = iommu->features2; 2799dd299d8SSuravee Suthikulpanit 2809dd299d8SSuravee Suthikulpanit if (list_is_first(&iommu->list, &amd_iommu_list)) { 2819dd299d8SSuravee Suthikulpanit amd_iommu_efr = tmp; 2829dd299d8SSuravee Suthikulpanit amd_iommu_efr2 = tmp2; 2839dd299d8SSuravee Suthikulpanit continue; 284c3811a50SWei Huang } 285c3811a50SWei Huang 2869dd299d8SSuravee Suthikulpanit if (amd_iommu_efr == tmp && 2879dd299d8SSuravee Suthikulpanit amd_iommu_efr2 == tmp2) 2889dd299d8SSuravee Suthikulpanit continue; 2899dd299d8SSuravee Suthikulpanit 2909dd299d8SSuravee Suthikulpanit pr_err(FW_BUG 2919dd299d8SSuravee Suthikulpanit "Found inconsistent EFR/EFR2 %#llx,%#llx (global %#llx,%#llx) on iommu%d (%04x:%02x:%02x.%01x).\n", 2929dd299d8SSuravee Suthikulpanit tmp, tmp2, amd_iommu_efr, amd_iommu_efr2, 2939dd299d8SSuravee Suthikulpanit iommu->index, iommu->pci_seg->id, 2949dd299d8SSuravee Suthikulpanit PCI_BUS_NUM(iommu->devid), PCI_SLOT(iommu->devid), 2959dd299d8SSuravee Suthikulpanit PCI_FUNC(iommu->devid)); 2969dd299d8SSuravee Suthikulpanit 2979dd299d8SSuravee Suthikulpanit amd_iommu_efr &= tmp; 2989dd299d8SSuravee Suthikulpanit amd_iommu_efr2 &= tmp2; 299c3811a50SWei Huang } 3009dd299d8SSuravee Suthikulpanit 3019dd299d8SSuravee Suthikulpanit pr_info("Using global IVHD EFR:%#llx, EFR2:%#llx\n", amd_iommu_efr, amd_iommu_efr2); 3029dd299d8SSuravee Suthikulpanit } 3039dd299d8SSuravee Suthikulpanit 3049dd299d8SSuravee Suthikulpanit static bool check_feature_on_all_iommus(u64 mask) 3059dd299d8SSuravee Suthikulpanit { 3069dd299d8SSuravee Suthikulpanit return !!(amd_iommu_efr & mask); 3079dd299d8SSuravee Suthikulpanit } 308c3811a50SWei Huang 309a44092e3SSuravee Suthikulpanit /* 310a44092e3SSuravee Suthikulpanit * For IVHD type 0x11/0x40, EFR is also available via IVHD. 311a44092e3SSuravee Suthikulpanit * Default to IVHD EFR since it is available sooner 312a44092e3SSuravee Suthikulpanit * (i.e. before PCI init). 313a44092e3SSuravee Suthikulpanit */ 314a44092e3SSuravee Suthikulpanit static void __init early_iommu_features_init(struct amd_iommu *iommu, 315a44092e3SSuravee Suthikulpanit struct ivhd_header *h) 316a44092e3SSuravee Suthikulpanit { 3171e98a35dSSuravee Suthikulpanit if (amd_iommu_ivinfo & IOMMU_IVINFO_EFRSUP) { 318a44092e3SSuravee Suthikulpanit iommu->features = h->efr_reg; 3191e98a35dSSuravee Suthikulpanit iommu->features2 = h->efr_reg2; 3201e98a35dSSuravee Suthikulpanit } 321f1ca7071SMario Limonciello if (amd_iommu_ivinfo & IOMMU_IVINFO_DMA_REMAP) 322f1ca7071SMario Limonciello amdr_ivrs_remap_support = true; 323a44092e3SSuravee Suthikulpanit } 324a44092e3SSuravee Suthikulpanit 325ad8694baSJoerg Roedel /* Access to l1 and l2 indexed register spaces */ 326ad8694baSJoerg Roedel 327ad8694baSJoerg Roedel static u32 iommu_read_l1(struct amd_iommu *iommu, u16 l1, u8 address) 328ad8694baSJoerg Roedel { 329ad8694baSJoerg Roedel u32 val; 330ad8694baSJoerg Roedel 331ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 332ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xfc, &val); 333ad8694baSJoerg Roedel return val; 334ad8694baSJoerg Roedel } 335ad8694baSJoerg Roedel 336ad8694baSJoerg Roedel static void iommu_write_l1(struct amd_iommu *iommu, u16 l1, u8 address, u32 val) 337ad8694baSJoerg Roedel { 338ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16 | 1 << 31)); 339ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xfc, val); 340ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 341ad8694baSJoerg Roedel } 342ad8694baSJoerg Roedel 343ad8694baSJoerg Roedel static u32 iommu_read_l2(struct amd_iommu *iommu, u8 address) 344ad8694baSJoerg Roedel { 345ad8694baSJoerg Roedel u32 val; 346ad8694baSJoerg Roedel 347ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, address); 348ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &val); 349ad8694baSJoerg Roedel return val; 350ad8694baSJoerg Roedel } 351ad8694baSJoerg Roedel 352ad8694baSJoerg Roedel static void iommu_write_l2(struct amd_iommu *iommu, u8 address, u32 val) 353ad8694baSJoerg Roedel { 354ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, (address | 1 << 8)); 355ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, val); 356ad8694baSJoerg Roedel } 357ad8694baSJoerg Roedel 358ad8694baSJoerg Roedel /**************************************************************************** 359ad8694baSJoerg Roedel * 360ad8694baSJoerg Roedel * AMD IOMMU MMIO register space handling functions 361ad8694baSJoerg Roedel * 362ad8694baSJoerg Roedel * These functions are used to program the IOMMU device registers in 363ad8694baSJoerg Roedel * MMIO space required for that driver. 364ad8694baSJoerg Roedel * 365ad8694baSJoerg Roedel ****************************************************************************/ 366ad8694baSJoerg Roedel 367ad8694baSJoerg Roedel /* 368ad8694baSJoerg Roedel * This function set the exclusion range in the IOMMU. DMA accesses to the 369ad8694baSJoerg Roedel * exclusion range are passed through untranslated 370ad8694baSJoerg Roedel */ 371ad8694baSJoerg Roedel static void iommu_set_exclusion_range(struct amd_iommu *iommu) 372ad8694baSJoerg Roedel { 373ad8694baSJoerg Roedel u64 start = iommu->exclusion_start & PAGE_MASK; 374ad8694baSJoerg Roedel u64 limit = (start + iommu->exclusion_length - 1) & PAGE_MASK; 375ad8694baSJoerg Roedel u64 entry; 376ad8694baSJoerg Roedel 377ad8694baSJoerg Roedel if (!iommu->exclusion_start) 378ad8694baSJoerg Roedel return; 379ad8694baSJoerg Roedel 380ad8694baSJoerg Roedel entry = start | MMIO_EXCL_ENABLE_MASK; 381ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 382ad8694baSJoerg Roedel &entry, sizeof(entry)); 383ad8694baSJoerg Roedel 384ad8694baSJoerg Roedel entry = limit; 385ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 386ad8694baSJoerg Roedel &entry, sizeof(entry)); 387ad8694baSJoerg Roedel } 388ad8694baSJoerg Roedel 38954ce12e0SSuravee Suthikulpanit static void iommu_set_cwwb_range(struct amd_iommu *iommu) 39054ce12e0SSuravee Suthikulpanit { 39154ce12e0SSuravee Suthikulpanit u64 start = iommu_virt_to_phys((void *)iommu->cmd_sem); 39254ce12e0SSuravee Suthikulpanit u64 entry = start & PM_ADDR_MASK; 39354ce12e0SSuravee Suthikulpanit 39402c6f31dSSuravee Suthikulpanit if (!check_feature_on_all_iommus(FEATURE_SNP)) 39554ce12e0SSuravee Suthikulpanit return; 39654ce12e0SSuravee Suthikulpanit 39754ce12e0SSuravee Suthikulpanit /* Note: 39854ce12e0SSuravee Suthikulpanit * Re-purpose Exclusion base/limit registers for Completion wait 39954ce12e0SSuravee Suthikulpanit * write-back base/limit. 40054ce12e0SSuravee Suthikulpanit */ 40154ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 40254ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 40354ce12e0SSuravee Suthikulpanit 40454ce12e0SSuravee Suthikulpanit /* Note: 40554ce12e0SSuravee Suthikulpanit * Default to 4 Kbytes, which can be specified by setting base 40654ce12e0SSuravee Suthikulpanit * address equal to the limit address. 40754ce12e0SSuravee Suthikulpanit */ 40854ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 40954ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 41054ce12e0SSuravee Suthikulpanit } 41154ce12e0SSuravee Suthikulpanit 412ad8694baSJoerg Roedel /* Programs the physical address of the device table into the IOMMU hardware */ 413ad8694baSJoerg Roedel static void iommu_set_device_table(struct amd_iommu *iommu) 414ad8694baSJoerg Roedel { 415ad8694baSJoerg Roedel u64 entry; 416b5c85290SVasant Hegde u32 dev_table_size = iommu->pci_seg->dev_table_size; 417401360ecSSuravee Suthikulpanit void *dev_table = (void *)get_dev_table(iommu); 418ad8694baSJoerg Roedel 419ad8694baSJoerg Roedel BUG_ON(iommu->mmio_base == NULL); 420ad8694baSJoerg Roedel 421401360ecSSuravee Suthikulpanit entry = iommu_virt_to_phys(dev_table); 422ad8694baSJoerg Roedel entry |= (dev_table_size >> 12) - 1; 423ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET, 424ad8694baSJoerg Roedel &entry, sizeof(entry)); 425ad8694baSJoerg Roedel } 426ad8694baSJoerg Roedel 427ad8694baSJoerg Roedel /* Generic functions to enable/disable certain features of the IOMMU. */ 428ad8694baSJoerg Roedel static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit) 429ad8694baSJoerg Roedel { 430ad8694baSJoerg Roedel u64 ctrl; 431ad8694baSJoerg Roedel 432ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 433ad8694baSJoerg Roedel ctrl |= (1ULL << bit); 434ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 435ad8694baSJoerg Roedel } 436ad8694baSJoerg Roedel 437ad8694baSJoerg Roedel static void iommu_feature_disable(struct amd_iommu *iommu, u8 bit) 438ad8694baSJoerg Roedel { 439ad8694baSJoerg Roedel u64 ctrl; 440ad8694baSJoerg Roedel 441ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 442ad8694baSJoerg Roedel ctrl &= ~(1ULL << bit); 443ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 444ad8694baSJoerg Roedel } 445ad8694baSJoerg Roedel 446ad8694baSJoerg Roedel static void iommu_set_inv_tlb_timeout(struct amd_iommu *iommu, int timeout) 447ad8694baSJoerg Roedel { 448ad8694baSJoerg Roedel u64 ctrl; 449ad8694baSJoerg Roedel 450ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 451ad8694baSJoerg Roedel ctrl &= ~CTRL_INV_TO_MASK; 452ad8694baSJoerg Roedel ctrl |= (timeout << CONTROL_INV_TIMEOUT) & CTRL_INV_TO_MASK; 453ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 454ad8694baSJoerg Roedel } 455ad8694baSJoerg Roedel 456ad8694baSJoerg Roedel /* Function to enable the hardware */ 457ad8694baSJoerg Roedel static void iommu_enable(struct amd_iommu *iommu) 458ad8694baSJoerg Roedel { 459ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_IOMMU_EN); 460ad8694baSJoerg Roedel } 461ad8694baSJoerg Roedel 462ad8694baSJoerg Roedel static void iommu_disable(struct amd_iommu *iommu) 463ad8694baSJoerg Roedel { 464ad8694baSJoerg Roedel if (!iommu->mmio_base) 465ad8694baSJoerg Roedel return; 466ad8694baSJoerg Roedel 467ad8694baSJoerg Roedel /* Disable command buffer */ 468ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 469ad8694baSJoerg Roedel 470ad8694baSJoerg Roedel /* Disable event logging and event interrupts */ 471ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_INT_EN); 472ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 473ad8694baSJoerg Roedel 474ad8694baSJoerg Roedel /* Disable IOMMU GA_LOG */ 475ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GALOG_EN); 476ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GAINT_EN); 477ad8694baSJoerg Roedel 478ad8694baSJoerg Roedel /* Disable IOMMU hardware itself */ 479ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_IOMMU_EN); 480ad8694baSJoerg Roedel } 481ad8694baSJoerg Roedel 482ad8694baSJoerg Roedel /* 483ad8694baSJoerg Roedel * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in 484ad8694baSJoerg Roedel * the system has one. 485ad8694baSJoerg Roedel */ 486ad8694baSJoerg Roedel static u8 __iomem * __init iommu_map_mmio_space(u64 address, u64 end) 487ad8694baSJoerg Roedel { 488ad8694baSJoerg Roedel if (!request_mem_region(address, end, "amd_iommu")) { 489ad8694baSJoerg Roedel pr_err("Can not reserve memory region %llx-%llx for mmio\n", 490ad8694baSJoerg Roedel address, end); 491ad8694baSJoerg Roedel pr_err("This is a BIOS bug. Please contact your hardware vendor\n"); 492ad8694baSJoerg Roedel return NULL; 493ad8694baSJoerg Roedel } 494ad8694baSJoerg Roedel 495ad8694baSJoerg Roedel return (u8 __iomem *)ioremap(address, end); 496ad8694baSJoerg Roedel } 497ad8694baSJoerg Roedel 498ad8694baSJoerg Roedel static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu) 499ad8694baSJoerg Roedel { 500ad8694baSJoerg Roedel if (iommu->mmio_base) 501ad8694baSJoerg Roedel iounmap(iommu->mmio_base); 502ad8694baSJoerg Roedel release_mem_region(iommu->mmio_phys, iommu->mmio_phys_end); 503ad8694baSJoerg Roedel } 504ad8694baSJoerg Roedel 505ad8694baSJoerg Roedel static inline u32 get_ivhd_header_size(struct ivhd_header *h) 506ad8694baSJoerg Roedel { 507ad8694baSJoerg Roedel u32 size = 0; 508ad8694baSJoerg Roedel 509ad8694baSJoerg Roedel switch (h->type) { 510ad8694baSJoerg Roedel case 0x10: 511ad8694baSJoerg Roedel size = 24; 512ad8694baSJoerg Roedel break; 513ad8694baSJoerg Roedel case 0x11: 514ad8694baSJoerg Roedel case 0x40: 515ad8694baSJoerg Roedel size = 40; 516ad8694baSJoerg Roedel break; 517ad8694baSJoerg Roedel } 518ad8694baSJoerg Roedel return size; 519ad8694baSJoerg Roedel } 520ad8694baSJoerg Roedel 521ad8694baSJoerg Roedel /**************************************************************************** 522ad8694baSJoerg Roedel * 523ad8694baSJoerg Roedel * The functions below belong to the first pass of AMD IOMMU ACPI table 524ad8694baSJoerg Roedel * parsing. In this pass we try to find out the highest device id this 525ad8694baSJoerg Roedel * code has to handle. Upon this information the size of the shared data 526ad8694baSJoerg Roedel * structures is determined later. 527ad8694baSJoerg Roedel * 528ad8694baSJoerg Roedel ****************************************************************************/ 529ad8694baSJoerg Roedel 530ad8694baSJoerg Roedel /* 531ad8694baSJoerg Roedel * This function calculates the length of a given IVHD entry 532ad8694baSJoerg Roedel */ 533ad8694baSJoerg Roedel static inline int ivhd_entry_length(u8 *ivhd) 534ad8694baSJoerg Roedel { 535ad8694baSJoerg Roedel u32 type = ((struct ivhd_entry *)ivhd)->type; 536ad8694baSJoerg Roedel 537ad8694baSJoerg Roedel if (type < 0x80) { 538ad8694baSJoerg Roedel return 0x04 << (*ivhd >> 6); 539ad8694baSJoerg Roedel } else if (type == IVHD_DEV_ACPI_HID) { 540ad8694baSJoerg Roedel /* For ACPI_HID, offset 21 is uid len */ 541ad8694baSJoerg Roedel return *((u8 *)ivhd + 21) + 22; 542ad8694baSJoerg Roedel } 543ad8694baSJoerg Roedel return 0; 544ad8694baSJoerg Roedel } 545ad8694baSJoerg Roedel 546ad8694baSJoerg Roedel /* 547ad8694baSJoerg Roedel * After reading the highest device id from the IOMMU PCI capability header 548ad8694baSJoerg Roedel * this function looks if there is a higher device id defined in the ACPI table 549ad8694baSJoerg Roedel */ 550ad8694baSJoerg Roedel static int __init find_last_devid_from_ivhd(struct ivhd_header *h) 551ad8694baSJoerg Roedel { 552ad8694baSJoerg Roedel u8 *p = (void *)h, *end = (void *)h; 553ad8694baSJoerg Roedel struct ivhd_entry *dev; 55430795900SVasant Hegde int last_devid = -EINVAL; 555ad8694baSJoerg Roedel 556ad8694baSJoerg Roedel u32 ivhd_size = get_ivhd_header_size(h); 557ad8694baSJoerg Roedel 558ad8694baSJoerg Roedel if (!ivhd_size) { 559ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 560ad8694baSJoerg Roedel return -EINVAL; 561ad8694baSJoerg Roedel } 562ad8694baSJoerg Roedel 563ad8694baSJoerg Roedel p += ivhd_size; 564ad8694baSJoerg Roedel end += h->length; 565ad8694baSJoerg Roedel 566ad8694baSJoerg Roedel while (p < end) { 567ad8694baSJoerg Roedel dev = (struct ivhd_entry *)p; 568ad8694baSJoerg Roedel switch (dev->type) { 569ad8694baSJoerg Roedel case IVHD_DEV_ALL: 570ad8694baSJoerg Roedel /* Use maximum BDF value for DEV_ALL */ 57130795900SVasant Hegde return 0xffff; 572ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 573ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 574ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 575ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 576ad8694baSJoerg Roedel /* all the above subfield types refer to device ids */ 57730795900SVasant Hegde if (dev->devid > last_devid) 57830795900SVasant Hegde last_devid = dev->devid; 579ad8694baSJoerg Roedel break; 580ad8694baSJoerg Roedel default: 581ad8694baSJoerg Roedel break; 582ad8694baSJoerg Roedel } 583ad8694baSJoerg Roedel p += ivhd_entry_length(p); 584ad8694baSJoerg Roedel } 585ad8694baSJoerg Roedel 586ad8694baSJoerg Roedel WARN_ON(p != end); 587ad8694baSJoerg Roedel 58830795900SVasant Hegde return last_devid; 589ad8694baSJoerg Roedel } 590ad8694baSJoerg Roedel 591ad8694baSJoerg Roedel static int __init check_ivrs_checksum(struct acpi_table_header *table) 592ad8694baSJoerg Roedel { 593ad8694baSJoerg Roedel int i; 594ad8694baSJoerg Roedel u8 checksum = 0, *p = (u8 *)table; 595ad8694baSJoerg Roedel 596ad8694baSJoerg Roedel for (i = 0; i < table->length; ++i) 597ad8694baSJoerg Roedel checksum += p[i]; 598ad8694baSJoerg Roedel if (checksum != 0) { 599ad8694baSJoerg Roedel /* ACPI table corrupt */ 600ad8694baSJoerg Roedel pr_err(FW_BUG "IVRS invalid checksum\n"); 601ad8694baSJoerg Roedel return -ENODEV; 602ad8694baSJoerg Roedel } 603ad8694baSJoerg Roedel 604ad8694baSJoerg Roedel return 0; 605ad8694baSJoerg Roedel } 606ad8694baSJoerg Roedel 607ad8694baSJoerg Roedel /* 608ad8694baSJoerg Roedel * Iterate over all IVHD entries in the ACPI table and find the highest device 609ad8694baSJoerg Roedel * id which we need to handle. This is the first of three functions which parse 610ad8694baSJoerg Roedel * the ACPI table. So we check the checksum here. 611ad8694baSJoerg Roedel */ 61230795900SVasant Hegde static int __init find_last_devid_acpi(struct acpi_table_header *table, u16 pci_seg) 613ad8694baSJoerg Roedel { 614ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 615ad8694baSJoerg Roedel struct ivhd_header *h; 61630795900SVasant Hegde int last_devid, last_bdf = 0; 617ad8694baSJoerg Roedel 618ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 619ad8694baSJoerg Roedel 620ad8694baSJoerg Roedel end += table->length; 621ad8694baSJoerg Roedel while (p < end) { 622ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 62330795900SVasant Hegde if (h->pci_seg == pci_seg && 62430795900SVasant Hegde h->type == amd_iommu_target_ivhd_type) { 62530795900SVasant Hegde last_devid = find_last_devid_from_ivhd(h); 626ad8694baSJoerg Roedel 62730795900SVasant Hegde if (last_devid < 0) 62830795900SVasant Hegde return -EINVAL; 62930795900SVasant Hegde if (last_devid > last_bdf) 63030795900SVasant Hegde last_bdf = last_devid; 631ad8694baSJoerg Roedel } 632ad8694baSJoerg Roedel p += h->length; 633ad8694baSJoerg Roedel } 634ad8694baSJoerg Roedel WARN_ON(p != end); 635ad8694baSJoerg Roedel 63630795900SVasant Hegde return last_bdf; 637ad8694baSJoerg Roedel } 638ad8694baSJoerg Roedel 639ad8694baSJoerg Roedel /**************************************************************************** 640ad8694baSJoerg Roedel * 641ad8694baSJoerg Roedel * The following functions belong to the code path which parses the ACPI table 642ad8694baSJoerg Roedel * the second time. In this ACPI parsing iteration we allocate IOMMU specific 64304230c11SSuravee Suthikulpanit * data structures, initialize the per PCI segment device/alias/rlookup table 64404230c11SSuravee Suthikulpanit * and also basically initialize the hardware. 645ad8694baSJoerg Roedel * 646ad8694baSJoerg Roedel ****************************************************************************/ 647ad8694baSJoerg Roedel 64804230c11SSuravee Suthikulpanit /* Allocate per PCI segment device table */ 64904230c11SSuravee Suthikulpanit static inline int __init alloc_dev_table(struct amd_iommu_pci_seg *pci_seg) 65004230c11SSuravee Suthikulpanit { 65104230c11SSuravee Suthikulpanit pci_seg->dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO | GFP_DMA32, 652b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 65304230c11SSuravee Suthikulpanit if (!pci_seg->dev_table) 65404230c11SSuravee Suthikulpanit return -ENOMEM; 65504230c11SSuravee Suthikulpanit 65604230c11SSuravee Suthikulpanit return 0; 65704230c11SSuravee Suthikulpanit } 65804230c11SSuravee Suthikulpanit 65904230c11SSuravee Suthikulpanit static inline void free_dev_table(struct amd_iommu_pci_seg *pci_seg) 66004230c11SSuravee Suthikulpanit { 66104230c11SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->dev_table, 662b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 66304230c11SSuravee Suthikulpanit pci_seg->dev_table = NULL; 66404230c11SSuravee Suthikulpanit } 66504230c11SSuravee Suthikulpanit 666eda797a2SSuravee Suthikulpanit /* Allocate per PCI segment IOMMU rlookup table. */ 667eda797a2SSuravee Suthikulpanit static inline int __init alloc_rlookup_table(struct amd_iommu_pci_seg *pci_seg) 668eda797a2SSuravee Suthikulpanit { 669eda797a2SSuravee Suthikulpanit pci_seg->rlookup_table = (void *)__get_free_pages( 670eda797a2SSuravee Suthikulpanit GFP_KERNEL | __GFP_ZERO, 671ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 672eda797a2SSuravee Suthikulpanit if (pci_seg->rlookup_table == NULL) 673eda797a2SSuravee Suthikulpanit return -ENOMEM; 674eda797a2SSuravee Suthikulpanit 675eda797a2SSuravee Suthikulpanit return 0; 676eda797a2SSuravee Suthikulpanit } 677eda797a2SSuravee Suthikulpanit 678eda797a2SSuravee Suthikulpanit static inline void free_rlookup_table(struct amd_iommu_pci_seg *pci_seg) 679eda797a2SSuravee Suthikulpanit { 680eda797a2SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->rlookup_table, 681ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 682eda797a2SSuravee Suthikulpanit pci_seg->rlookup_table = NULL; 683eda797a2SSuravee Suthikulpanit } 684eda797a2SSuravee Suthikulpanit 685333e581bSVasant Hegde static inline int __init alloc_irq_lookup_table(struct amd_iommu_pci_seg *pci_seg) 686333e581bSVasant Hegde { 687333e581bSVasant Hegde pci_seg->irq_lookup_table = (void *)__get_free_pages( 688333e581bSVasant Hegde GFP_KERNEL | __GFP_ZERO, 689ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 690333e581bSVasant Hegde kmemleak_alloc(pci_seg->irq_lookup_table, 691ec12dd13SVasant Hegde pci_seg->rlookup_table_size, 1, GFP_KERNEL); 692333e581bSVasant Hegde if (pci_seg->irq_lookup_table == NULL) 693333e581bSVasant Hegde return -ENOMEM; 694333e581bSVasant Hegde 695333e581bSVasant Hegde return 0; 696333e581bSVasant Hegde } 697333e581bSVasant Hegde 698333e581bSVasant Hegde static inline void free_irq_lookup_table(struct amd_iommu_pci_seg *pci_seg) 699333e581bSVasant Hegde { 700333e581bSVasant Hegde kmemleak_free(pci_seg->irq_lookup_table); 701333e581bSVasant Hegde free_pages((unsigned long)pci_seg->irq_lookup_table, 702ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 703333e581bSVasant Hegde pci_seg->irq_lookup_table = NULL; 704333e581bSVasant Hegde } 705eda797a2SSuravee Suthikulpanit 70699fc4ac3SSuravee Suthikulpanit static int __init alloc_alias_table(struct amd_iommu_pci_seg *pci_seg) 70799fc4ac3SSuravee Suthikulpanit { 70899fc4ac3SSuravee Suthikulpanit int i; 70999fc4ac3SSuravee Suthikulpanit 71099fc4ac3SSuravee Suthikulpanit pci_seg->alias_table = (void *)__get_free_pages(GFP_KERNEL, 71174ce42a9SVasant Hegde get_order(pci_seg->alias_table_size)); 71299fc4ac3SSuravee Suthikulpanit if (!pci_seg->alias_table) 71399fc4ac3SSuravee Suthikulpanit return -ENOMEM; 71499fc4ac3SSuravee Suthikulpanit 71599fc4ac3SSuravee Suthikulpanit /* 71699fc4ac3SSuravee Suthikulpanit * let all alias entries point to itself 71799fc4ac3SSuravee Suthikulpanit */ 718401360ecSSuravee Suthikulpanit for (i = 0; i <= pci_seg->last_bdf; ++i) 71999fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[i] = i; 72099fc4ac3SSuravee Suthikulpanit 72199fc4ac3SSuravee Suthikulpanit return 0; 72299fc4ac3SSuravee Suthikulpanit } 72399fc4ac3SSuravee Suthikulpanit 72499fc4ac3SSuravee Suthikulpanit static void __init free_alias_table(struct amd_iommu_pci_seg *pci_seg) 72599fc4ac3SSuravee Suthikulpanit { 72699fc4ac3SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->alias_table, 72774ce42a9SVasant Hegde get_order(pci_seg->alias_table_size)); 72899fc4ac3SSuravee Suthikulpanit pci_seg->alias_table = NULL; 72999fc4ac3SSuravee Suthikulpanit } 73099fc4ac3SSuravee Suthikulpanit 731ad8694baSJoerg Roedel /* 732ad8694baSJoerg Roedel * Allocates the command buffer. This buffer is per AMD IOMMU. We can 733ad8694baSJoerg Roedel * write commands to that buffer later and the IOMMU will execute them 734ad8694baSJoerg Roedel * asynchronously 735ad8694baSJoerg Roedel */ 736ad8694baSJoerg Roedel static int __init alloc_command_buffer(struct amd_iommu *iommu) 737ad8694baSJoerg Roedel { 738ad8694baSJoerg Roedel iommu->cmd_buf = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 739ad8694baSJoerg Roedel get_order(CMD_BUFFER_SIZE)); 740ad8694baSJoerg Roedel 741ad8694baSJoerg Roedel return iommu->cmd_buf ? 0 : -ENOMEM; 742ad8694baSJoerg Roedel } 743ad8694baSJoerg Roedel 744ad8694baSJoerg Roedel /* 7455ce97f4eSLennert Buytenhek * This function restarts event logging in case the IOMMU experienced 7465ce97f4eSLennert Buytenhek * an event log buffer overflow. 7475ce97f4eSLennert Buytenhek */ 7485ce97f4eSLennert Buytenhek void amd_iommu_restart_event_logging(struct amd_iommu *iommu) 7495ce97f4eSLennert Buytenhek { 7505ce97f4eSLennert Buytenhek iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 7515ce97f4eSLennert Buytenhek iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN); 7525ce97f4eSLennert Buytenhek } 7535ce97f4eSLennert Buytenhek 7545ce97f4eSLennert Buytenhek /* 755ad8694baSJoerg Roedel * This function resets the command buffer if the IOMMU stopped fetching 756ad8694baSJoerg Roedel * commands from it. 757ad8694baSJoerg Roedel */ 7583bf01426SVasant Hegde static void amd_iommu_reset_cmd_buffer(struct amd_iommu *iommu) 759ad8694baSJoerg Roedel { 760ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 761ad8694baSJoerg Roedel 762ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET); 763ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET); 764ad8694baSJoerg Roedel iommu->cmd_buf_head = 0; 765ad8694baSJoerg Roedel iommu->cmd_buf_tail = 0; 766ad8694baSJoerg Roedel 767ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_CMDBUF_EN); 768ad8694baSJoerg Roedel } 769ad8694baSJoerg Roedel 770ad8694baSJoerg Roedel /* 771ad8694baSJoerg Roedel * This function writes the command buffer address to the hardware and 772ad8694baSJoerg Roedel * enables it. 773ad8694baSJoerg Roedel */ 774ad8694baSJoerg Roedel static void iommu_enable_command_buffer(struct amd_iommu *iommu) 775ad8694baSJoerg Roedel { 776ad8694baSJoerg Roedel u64 entry; 777ad8694baSJoerg Roedel 778ad8694baSJoerg Roedel BUG_ON(iommu->cmd_buf == NULL); 779ad8694baSJoerg Roedel 780ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->cmd_buf); 781ad8694baSJoerg Roedel entry |= MMIO_CMD_SIZE_512; 782ad8694baSJoerg Roedel 783ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET, 784ad8694baSJoerg Roedel &entry, sizeof(entry)); 785ad8694baSJoerg Roedel 786ad8694baSJoerg Roedel amd_iommu_reset_cmd_buffer(iommu); 787ad8694baSJoerg Roedel } 788ad8694baSJoerg Roedel 789ad8694baSJoerg Roedel /* 790ad8694baSJoerg Roedel * This function disables the command buffer 791ad8694baSJoerg Roedel */ 792ad8694baSJoerg Roedel static void iommu_disable_command_buffer(struct amd_iommu *iommu) 793ad8694baSJoerg Roedel { 794ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 795ad8694baSJoerg Roedel } 796ad8694baSJoerg Roedel 797ad8694baSJoerg Roedel static void __init free_command_buffer(struct amd_iommu *iommu) 798ad8694baSJoerg Roedel { 799ad8694baSJoerg Roedel free_pages((unsigned long)iommu->cmd_buf, get_order(CMD_BUFFER_SIZE)); 800ad8694baSJoerg Roedel } 801ad8694baSJoerg Roedel 8026d39bdeeSSuravee Suthikulpanit static void *__init iommu_alloc_4k_pages(struct amd_iommu *iommu, 8036d39bdeeSSuravee Suthikulpanit gfp_t gfp, size_t size) 8046d39bdeeSSuravee Suthikulpanit { 8056d39bdeeSSuravee Suthikulpanit int order = get_order(size); 8066d39bdeeSSuravee Suthikulpanit void *buf = (void *)__get_free_pages(gfp, order); 8076d39bdeeSSuravee Suthikulpanit 8086d39bdeeSSuravee Suthikulpanit if (buf && 80902c6f31dSSuravee Suthikulpanit check_feature_on_all_iommus(FEATURE_SNP) && 8106d39bdeeSSuravee Suthikulpanit set_memory_4k((unsigned long)buf, (1 << order))) { 8116d39bdeeSSuravee Suthikulpanit free_pages((unsigned long)buf, order); 8126d39bdeeSSuravee Suthikulpanit buf = NULL; 8136d39bdeeSSuravee Suthikulpanit } 8146d39bdeeSSuravee Suthikulpanit 8156d39bdeeSSuravee Suthikulpanit return buf; 8166d39bdeeSSuravee Suthikulpanit } 8176d39bdeeSSuravee Suthikulpanit 818ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 819ad8694baSJoerg Roedel static int __init alloc_event_buffer(struct amd_iommu *iommu) 820ad8694baSJoerg Roedel { 8216d39bdeeSSuravee Suthikulpanit iommu->evt_buf = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 8226d39bdeeSSuravee Suthikulpanit EVT_BUFFER_SIZE); 823ad8694baSJoerg Roedel 824ad8694baSJoerg Roedel return iommu->evt_buf ? 0 : -ENOMEM; 825ad8694baSJoerg Roedel } 826ad8694baSJoerg Roedel 827ad8694baSJoerg Roedel static void iommu_enable_event_buffer(struct amd_iommu *iommu) 828ad8694baSJoerg Roedel { 829ad8694baSJoerg Roedel u64 entry; 830ad8694baSJoerg Roedel 831ad8694baSJoerg Roedel BUG_ON(iommu->evt_buf == NULL); 832ad8694baSJoerg Roedel 833ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK; 834ad8694baSJoerg Roedel 835ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET, 836ad8694baSJoerg Roedel &entry, sizeof(entry)); 837ad8694baSJoerg Roedel 838ad8694baSJoerg Roedel /* set head and tail to zero manually */ 839ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET); 840ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_TAIL_OFFSET); 841ad8694baSJoerg Roedel 842ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN); 843ad8694baSJoerg Roedel } 844ad8694baSJoerg Roedel 845ad8694baSJoerg Roedel /* 846ad8694baSJoerg Roedel * This function disables the event log buffer 847ad8694baSJoerg Roedel */ 848ad8694baSJoerg Roedel static void iommu_disable_event_buffer(struct amd_iommu *iommu) 849ad8694baSJoerg Roedel { 850ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 851ad8694baSJoerg Roedel } 852ad8694baSJoerg Roedel 853ad8694baSJoerg Roedel static void __init free_event_buffer(struct amd_iommu *iommu) 854ad8694baSJoerg Roedel { 855ad8694baSJoerg Roedel free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE)); 856ad8694baSJoerg Roedel } 857ad8694baSJoerg Roedel 858ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 859ad8694baSJoerg Roedel static int __init alloc_ppr_log(struct amd_iommu *iommu) 860ad8694baSJoerg Roedel { 8616d39bdeeSSuravee Suthikulpanit iommu->ppr_log = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 8626d39bdeeSSuravee Suthikulpanit PPR_LOG_SIZE); 863ad8694baSJoerg Roedel 864ad8694baSJoerg Roedel return iommu->ppr_log ? 0 : -ENOMEM; 865ad8694baSJoerg Roedel } 866ad8694baSJoerg Roedel 867ad8694baSJoerg Roedel static void iommu_enable_ppr_log(struct amd_iommu *iommu) 868ad8694baSJoerg Roedel { 869ad8694baSJoerg Roedel u64 entry; 870ad8694baSJoerg Roedel 871ad8694baSJoerg Roedel if (iommu->ppr_log == NULL) 872ad8694baSJoerg Roedel return; 873ad8694baSJoerg Roedel 874ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->ppr_log) | PPR_LOG_SIZE_512; 875ad8694baSJoerg Roedel 876ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_PPR_LOG_OFFSET, 877ad8694baSJoerg Roedel &entry, sizeof(entry)); 878ad8694baSJoerg Roedel 879ad8694baSJoerg Roedel /* set head and tail to zero manually */ 880ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_HEAD_OFFSET); 881ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_TAIL_OFFSET); 882ad8694baSJoerg Roedel 883ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRLOG_EN); 884ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPR_EN); 885ad8694baSJoerg Roedel } 886ad8694baSJoerg Roedel 887ad8694baSJoerg Roedel static void __init free_ppr_log(struct amd_iommu *iommu) 888ad8694baSJoerg Roedel { 889ad8694baSJoerg Roedel free_pages((unsigned long)iommu->ppr_log, get_order(PPR_LOG_SIZE)); 890ad8694baSJoerg Roedel } 891ad8694baSJoerg Roedel 892ad8694baSJoerg Roedel static void free_ga_log(struct amd_iommu *iommu) 893ad8694baSJoerg Roedel { 894ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 895092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log, get_order(GA_LOG_SIZE)); 896092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log_tail, get_order(8)); 897ad8694baSJoerg Roedel #endif 898ad8694baSJoerg Roedel } 899ad8694baSJoerg Roedel 900be280ea7SJoerg Roedel #ifdef CONFIG_IRQ_REMAP 901ad8694baSJoerg Roedel static int iommu_ga_log_enable(struct amd_iommu *iommu) 902ad8694baSJoerg Roedel { 903ad8694baSJoerg Roedel u32 status, i; 904a8d4a37dSMaxim Levitsky u64 entry; 905ad8694baSJoerg Roedel 906ad8694baSJoerg Roedel if (!iommu->ga_log) 907ad8694baSJoerg Roedel return -EINVAL; 908ad8694baSJoerg Roedel 909a8d4a37dSMaxim Levitsky entry = iommu_virt_to_phys(iommu->ga_log) | GA_LOG_SIZE_512; 910a8d4a37dSMaxim Levitsky memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_BASE_OFFSET, 911a8d4a37dSMaxim Levitsky &entry, sizeof(entry)); 912a8d4a37dSMaxim Levitsky entry = (iommu_virt_to_phys(iommu->ga_log_tail) & 913a8d4a37dSMaxim Levitsky (BIT_ULL(52)-1)) & ~7ULL; 914a8d4a37dSMaxim Levitsky memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_TAIL_OFFSET, 915a8d4a37dSMaxim Levitsky &entry, sizeof(entry)); 916a8d4a37dSMaxim Levitsky writel(0x00, iommu->mmio_base + MMIO_GA_HEAD_OFFSET); 917a8d4a37dSMaxim Levitsky writel(0x00, iommu->mmio_base + MMIO_GA_TAIL_OFFSET); 918a8d4a37dSMaxim Levitsky 919a8d4a37dSMaxim Levitsky 920ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GAINT_EN); 921ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GALOG_EN); 922ad8694baSJoerg Roedel 923ad8694baSJoerg Roedel for (i = 0; i < LOOP_TIMEOUT; ++i) { 924ad8694baSJoerg Roedel status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 925ad8694baSJoerg Roedel if (status & (MMIO_STATUS_GALOG_RUN_MASK)) 926ad8694baSJoerg Roedel break; 9279b45a773SJoerg Roedel udelay(10); 928ad8694baSJoerg Roedel } 929ad8694baSJoerg Roedel 930a8d4a37dSMaxim Levitsky if (WARN_ON(i >= LOOP_TIMEOUT)) 931ad8694baSJoerg Roedel return -EINVAL; 932be280ea7SJoerg Roedel 933ad8694baSJoerg Roedel return 0; 934ad8694baSJoerg Roedel } 935ad8694baSJoerg Roedel 936ad8694baSJoerg Roedel static int iommu_init_ga_log(struct amd_iommu *iommu) 937ad8694baSJoerg Roedel { 938ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 939ad8694baSJoerg Roedel return 0; 940ad8694baSJoerg Roedel 941ad8694baSJoerg Roedel iommu->ga_log = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 942ad8694baSJoerg Roedel get_order(GA_LOG_SIZE)); 943ad8694baSJoerg Roedel if (!iommu->ga_log) 944ad8694baSJoerg Roedel goto err_out; 945ad8694baSJoerg Roedel 946ad8694baSJoerg Roedel iommu->ga_log_tail = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 947ad8694baSJoerg Roedel get_order(8)); 948ad8694baSJoerg Roedel if (!iommu->ga_log_tail) 949ad8694baSJoerg Roedel goto err_out; 950ad8694baSJoerg Roedel 951ad8694baSJoerg Roedel return 0; 952ad8694baSJoerg Roedel err_out: 953ad8694baSJoerg Roedel free_ga_log(iommu); 954ad8694baSJoerg Roedel return -EINVAL; 955ad8694baSJoerg Roedel } 956be280ea7SJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 957ad8694baSJoerg Roedel 958c69d89afSSuravee Suthikulpanit static int __init alloc_cwwb_sem(struct amd_iommu *iommu) 959c69d89afSSuravee Suthikulpanit { 9606d39bdeeSSuravee Suthikulpanit iommu->cmd_sem = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 1); 961c69d89afSSuravee Suthikulpanit 962c69d89afSSuravee Suthikulpanit return iommu->cmd_sem ? 0 : -ENOMEM; 963c69d89afSSuravee Suthikulpanit } 964c69d89afSSuravee Suthikulpanit 965c69d89afSSuravee Suthikulpanit static void __init free_cwwb_sem(struct amd_iommu *iommu) 966c69d89afSSuravee Suthikulpanit { 967c69d89afSSuravee Suthikulpanit if (iommu->cmd_sem) 968c69d89afSSuravee Suthikulpanit free_page((unsigned long)iommu->cmd_sem); 969c69d89afSSuravee Suthikulpanit } 970c69d89afSSuravee Suthikulpanit 971ad8694baSJoerg Roedel static void iommu_enable_xt(struct amd_iommu *iommu) 972ad8694baSJoerg Roedel { 973ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 974ad8694baSJoerg Roedel /* 975ad8694baSJoerg Roedel * XT mode (32-bit APIC destination ID) requires 976ad8694baSJoerg Roedel * GA mode (128-bit IRTE support) as a prerequisite. 977ad8694baSJoerg Roedel */ 978ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir) && 979ad8694baSJoerg Roedel amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 980ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_XT_EN); 981ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 982ad8694baSJoerg Roedel } 983ad8694baSJoerg Roedel 984ad8694baSJoerg Roedel static void iommu_enable_gt(struct amd_iommu *iommu) 985ad8694baSJoerg Roedel { 986ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_GT)) 987ad8694baSJoerg Roedel return; 988ad8694baSJoerg Roedel 989ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GT_EN); 990ad8694baSJoerg Roedel } 991ad8694baSJoerg Roedel 992ad8694baSJoerg Roedel /* sets a specific bit in the device table entry. */ 99356fb7951SSuravee Suthikulpanit static void __set_dev_entry_bit(struct dev_table_entry *dev_table, 99456fb7951SSuravee Suthikulpanit u16 devid, u8 bit) 995ad8694baSJoerg Roedel { 996ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 997ad8694baSJoerg Roedel int _bit = bit & 0x3f; 998ad8694baSJoerg Roedel 99956fb7951SSuravee Suthikulpanit dev_table[devid].data[i] |= (1UL << _bit); 1000ad8694baSJoerg Roedel } 1001ad8694baSJoerg Roedel 100256fb7951SSuravee Suthikulpanit static void set_dev_entry_bit(struct amd_iommu *iommu, u16 devid, u8 bit) 100356fb7951SSuravee Suthikulpanit { 100456fb7951SSuravee Suthikulpanit struct dev_table_entry *dev_table = get_dev_table(iommu); 100556fb7951SSuravee Suthikulpanit 100656fb7951SSuravee Suthikulpanit return __set_dev_entry_bit(dev_table, devid, bit); 100756fb7951SSuravee Suthikulpanit } 100856fb7951SSuravee Suthikulpanit 100956fb7951SSuravee Suthikulpanit static int __get_dev_entry_bit(struct dev_table_entry *dev_table, 101056fb7951SSuravee Suthikulpanit u16 devid, u8 bit) 1011ad8694baSJoerg Roedel { 1012ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 1013ad8694baSJoerg Roedel int _bit = bit & 0x3f; 1014ad8694baSJoerg Roedel 101556fb7951SSuravee Suthikulpanit return (dev_table[devid].data[i] & (1UL << _bit)) >> _bit; 1016ad8694baSJoerg Roedel } 1017ad8694baSJoerg Roedel 101856fb7951SSuravee Suthikulpanit static int get_dev_entry_bit(struct amd_iommu *iommu, u16 devid, u8 bit) 101956fb7951SSuravee Suthikulpanit { 102056fb7951SSuravee Suthikulpanit struct dev_table_entry *dev_table = get_dev_table(iommu); 102156fb7951SSuravee Suthikulpanit 102256fb7951SSuravee Suthikulpanit return __get_dev_entry_bit(dev_table, devid, bit); 102356fb7951SSuravee Suthikulpanit } 1024ad8694baSJoerg Roedel 1025eb21ef02SSuravee Suthikulpanit static bool __copy_device_table(struct amd_iommu *iommu) 1026ad8694baSJoerg Roedel { 1027eb21ef02SSuravee Suthikulpanit u64 int_ctl, int_tab_len, entry = 0; 1028eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg = iommu->pci_seg; 1029ad8694baSJoerg Roedel struct dev_table_entry *old_devtb = NULL; 1030ad8694baSJoerg Roedel u32 lo, hi, devid, old_devtb_size; 1031ad8694baSJoerg Roedel phys_addr_t old_devtb_phys; 1032ad8694baSJoerg Roedel u16 dom_id, dte_v, irq_v; 1033ad8694baSJoerg Roedel gfp_t gfp_flag; 1034ad8694baSJoerg Roedel u64 tmp; 1035ad8694baSJoerg Roedel 1036eb21ef02SSuravee Suthikulpanit /* Each IOMMU use separate device table with the same size */ 1037ad8694baSJoerg Roedel lo = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET); 1038ad8694baSJoerg Roedel hi = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET + 4); 1039ad8694baSJoerg Roedel entry = (((u64) hi) << 32) + lo; 1040ad8694baSJoerg Roedel 1041ad8694baSJoerg Roedel old_devtb_size = ((entry & ~PAGE_MASK) + 1) << 12; 1042b5c85290SVasant Hegde if (old_devtb_size != pci_seg->dev_table_size) { 1043ad8694baSJoerg Roedel pr_err("The device table size of IOMMU:%d is not expected!\n", 1044ad8694baSJoerg Roedel iommu->index); 1045ad8694baSJoerg Roedel return false; 1046ad8694baSJoerg Roedel } 1047ad8694baSJoerg Roedel 1048ad8694baSJoerg Roedel /* 1049ad8694baSJoerg Roedel * When SME is enabled in the first kernel, the entry includes the 1050ad8694baSJoerg Roedel * memory encryption mask(sme_me_mask), we must remove the memory 1051ad8694baSJoerg Roedel * encryption mask to obtain the true physical address in kdump kernel. 1052ad8694baSJoerg Roedel */ 1053ad8694baSJoerg Roedel old_devtb_phys = __sme_clr(entry) & PAGE_MASK; 1054ad8694baSJoerg Roedel 1055ad8694baSJoerg Roedel if (old_devtb_phys >= 0x100000000ULL) { 1056ad8694baSJoerg Roedel pr_err("The address of old device table is above 4G, not trustworthy!\n"); 1057ad8694baSJoerg Roedel return false; 1058ad8694baSJoerg Roedel } 105932cb4d02STom Lendacky old_devtb = (cc_platform_has(CC_ATTR_HOST_MEM_ENCRYPT) && is_kdump_kernel()) 1060ad8694baSJoerg Roedel ? (__force void *)ioremap_encrypted(old_devtb_phys, 1061b5c85290SVasant Hegde pci_seg->dev_table_size) 1062b5c85290SVasant Hegde : memremap(old_devtb_phys, pci_seg->dev_table_size, MEMREMAP_WB); 1063ad8694baSJoerg Roedel 1064ad8694baSJoerg Roedel if (!old_devtb) 1065ad8694baSJoerg Roedel return false; 1066ad8694baSJoerg Roedel 1067ad8694baSJoerg Roedel gfp_flag = GFP_KERNEL | __GFP_ZERO | GFP_DMA32; 1068eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy = (void *)__get_free_pages(gfp_flag, 1069b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 1070eb21ef02SSuravee Suthikulpanit if (pci_seg->old_dev_tbl_cpy == NULL) { 1071ad8694baSJoerg Roedel pr_err("Failed to allocate memory for copying old device table!\n"); 1072434d2defSVasant Hegde memunmap(old_devtb); 1073ad8694baSJoerg Roedel return false; 1074ad8694baSJoerg Roedel } 1075ad8694baSJoerg Roedel 1076401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) { 1077eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid] = old_devtb[devid]; 1078ad8694baSJoerg Roedel dom_id = old_devtb[devid].data[1] & DEV_DOMID_MASK; 1079ad8694baSJoerg Roedel dte_v = old_devtb[devid].data[0] & DTE_FLAG_V; 1080ad8694baSJoerg Roedel 1081ad8694baSJoerg Roedel if (dte_v && dom_id) { 1082eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[0] = old_devtb[devid].data[0]; 1083eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[1] = old_devtb[devid].data[1]; 1084ad8694baSJoerg Roedel __set_bit(dom_id, amd_iommu_pd_alloc_bitmap); 1085ad8694baSJoerg Roedel /* If gcr3 table existed, mask it out */ 1086ad8694baSJoerg Roedel if (old_devtb[devid].data[0] & DTE_FLAG_GV) { 1087ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_B(~0ULL) << DTE_GCR3_SHIFT_B; 1088ad8694baSJoerg Roedel tmp |= DTE_GCR3_VAL_C(~0ULL) << DTE_GCR3_SHIFT_C; 1089eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[1] &= ~tmp; 1090ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_A(~0ULL) << DTE_GCR3_SHIFT_A; 1091ad8694baSJoerg Roedel tmp |= DTE_FLAG_GV; 1092eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[0] &= ~tmp; 1093ad8694baSJoerg Roedel } 1094ad8694baSJoerg Roedel } 1095ad8694baSJoerg Roedel 1096ad8694baSJoerg Roedel irq_v = old_devtb[devid].data[2] & DTE_IRQ_REMAP_ENABLE; 1097ad8694baSJoerg Roedel int_ctl = old_devtb[devid].data[2] & DTE_IRQ_REMAP_INTCTL_MASK; 10985ae9a046SSuravee Suthikulpanit int_tab_len = old_devtb[devid].data[2] & DTE_INTTABLEN_MASK; 1099ad8694baSJoerg Roedel if (irq_v && (int_ctl || int_tab_len)) { 1100ad8694baSJoerg Roedel if ((int_ctl != DTE_IRQ_REMAP_INTCTL) || 11015ae9a046SSuravee Suthikulpanit (int_tab_len != DTE_INTTABLEN)) { 1102ad8694baSJoerg Roedel pr_err("Wrong old irq remapping flag: %#x\n", devid); 1103434d2defSVasant Hegde memunmap(old_devtb); 1104ad8694baSJoerg Roedel return false; 1105ad8694baSJoerg Roedel } 1106ad8694baSJoerg Roedel 1107eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[2] = old_devtb[devid].data[2]; 1108ad8694baSJoerg Roedel } 1109ad8694baSJoerg Roedel } 1110ad8694baSJoerg Roedel memunmap(old_devtb); 1111ad8694baSJoerg Roedel 1112ad8694baSJoerg Roedel return true; 1113ad8694baSJoerg Roedel } 1114ad8694baSJoerg Roedel 1115eb21ef02SSuravee Suthikulpanit static bool copy_device_table(void) 1116eb21ef02SSuravee Suthikulpanit { 1117eb21ef02SSuravee Suthikulpanit struct amd_iommu *iommu; 1118eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 1119eb21ef02SSuravee Suthikulpanit 1120eb21ef02SSuravee Suthikulpanit if (!amd_iommu_pre_enabled) 1121eb21ef02SSuravee Suthikulpanit return false; 1122eb21ef02SSuravee Suthikulpanit 1123eb21ef02SSuravee Suthikulpanit pr_warn("Translation is already enabled - trying to copy translation structures\n"); 1124eb21ef02SSuravee Suthikulpanit 1125eb21ef02SSuravee Suthikulpanit /* 1126eb21ef02SSuravee Suthikulpanit * All IOMMUs within PCI segment shares common device table. 1127eb21ef02SSuravee Suthikulpanit * Hence copy device table only once per PCI segment. 1128eb21ef02SSuravee Suthikulpanit */ 1129eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 1130eb21ef02SSuravee Suthikulpanit for_each_iommu(iommu) { 1131eb21ef02SSuravee Suthikulpanit if (pci_seg->id != iommu->pci_seg->id) 1132eb21ef02SSuravee Suthikulpanit continue; 1133eb21ef02SSuravee Suthikulpanit if (!__copy_device_table(iommu)) 1134eb21ef02SSuravee Suthikulpanit return false; 1135eb21ef02SSuravee Suthikulpanit break; 1136eb21ef02SSuravee Suthikulpanit } 1137eb21ef02SSuravee Suthikulpanit } 1138eb21ef02SSuravee Suthikulpanit 1139eb21ef02SSuravee Suthikulpanit return true; 1140eb21ef02SSuravee Suthikulpanit } 1141eb21ef02SSuravee Suthikulpanit 114256fb7951SSuravee Suthikulpanit void amd_iommu_apply_erratum_63(struct amd_iommu *iommu, u16 devid) 1143ad8694baSJoerg Roedel { 1144ad8694baSJoerg Roedel int sysmgt; 1145ad8694baSJoerg Roedel 114656fb7951SSuravee Suthikulpanit sysmgt = get_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT1) | 114756fb7951SSuravee Suthikulpanit (get_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT2) << 1); 1148ad8694baSJoerg Roedel 1149ad8694baSJoerg Roedel if (sysmgt == 0x01) 115056fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_IW); 1151ad8694baSJoerg Roedel } 1152ad8694baSJoerg Roedel 1153ad8694baSJoerg Roedel /* 1154ad8694baSJoerg Roedel * This function takes the device specific flags read from the ACPI 1155ad8694baSJoerg Roedel * table and sets up the device table entry with that information 1156ad8694baSJoerg Roedel */ 1157ad8694baSJoerg Roedel static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu, 1158ad8694baSJoerg Roedel u16 devid, u32 flags, u32 ext_flags) 1159ad8694baSJoerg Roedel { 1160ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_INITPASS) 116156fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_INIT_PASS); 1162ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_EXTINT) 116356fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_EINT_PASS); 1164ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_NMI) 116556fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_NMI_PASS); 1166ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT1) 116756fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT1); 1168ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT2) 116956fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT2); 1170ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT0) 117156fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_LINT0_PASS); 1172ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT1) 117356fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_LINT1_PASS); 1174ad8694baSJoerg Roedel 117556fb7951SSuravee Suthikulpanit amd_iommu_apply_erratum_63(iommu, devid); 1176ad8694baSJoerg Roedel 1177401360ecSSuravee Suthikulpanit amd_iommu_set_rlookup_table(iommu, devid); 1178ad8694baSJoerg Roedel } 1179ad8694baSJoerg Roedel 1180a45627baSSuravee Suthikulpanit int __init add_special_device(u8 type, u8 id, u32 *devid, bool cmd_line) 1181ad8694baSJoerg Roedel { 1182ad8694baSJoerg Roedel struct devid_map *entry; 1183ad8694baSJoerg Roedel struct list_head *list; 1184ad8694baSJoerg Roedel 1185ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1186ad8694baSJoerg Roedel list = &ioapic_map; 1187ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1188ad8694baSJoerg Roedel list = &hpet_map; 1189ad8694baSJoerg Roedel else 1190ad8694baSJoerg Roedel return -EINVAL; 1191ad8694baSJoerg Roedel 1192ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1193ad8694baSJoerg Roedel if (!(entry->id == id && entry->cmd_line)) 1194ad8694baSJoerg Roedel continue; 1195ad8694baSJoerg Roedel 1196ad8694baSJoerg Roedel pr_info("Command-line override present for %s id %d - ignoring\n", 1197ad8694baSJoerg Roedel type == IVHD_SPECIAL_IOAPIC ? "IOAPIC" : "HPET", id); 1198ad8694baSJoerg Roedel 1199ad8694baSJoerg Roedel *devid = entry->devid; 1200ad8694baSJoerg Roedel 1201ad8694baSJoerg Roedel return 0; 1202ad8694baSJoerg Roedel } 1203ad8694baSJoerg Roedel 1204ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1205ad8694baSJoerg Roedel if (!entry) 1206ad8694baSJoerg Roedel return -ENOMEM; 1207ad8694baSJoerg Roedel 1208ad8694baSJoerg Roedel entry->id = id; 1209ad8694baSJoerg Roedel entry->devid = *devid; 1210ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1211ad8694baSJoerg Roedel 1212ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1213ad8694baSJoerg Roedel 1214ad8694baSJoerg Roedel return 0; 1215ad8694baSJoerg Roedel } 1216ad8694baSJoerg Roedel 1217a45627baSSuravee Suthikulpanit static int __init add_acpi_hid_device(u8 *hid, u8 *uid, u32 *devid, 1218ad8694baSJoerg Roedel bool cmd_line) 1219ad8694baSJoerg Roedel { 1220ad8694baSJoerg Roedel struct acpihid_map_entry *entry; 1221ad8694baSJoerg Roedel struct list_head *list = &acpihid_map; 1222ad8694baSJoerg Roedel 1223ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1224ad8694baSJoerg Roedel if (strcmp(entry->hid, hid) || 1225ad8694baSJoerg Roedel (*uid && *entry->uid && strcmp(entry->uid, uid)) || 1226ad8694baSJoerg Roedel !entry->cmd_line) 1227ad8694baSJoerg Roedel continue; 1228ad8694baSJoerg Roedel 1229ad8694baSJoerg Roedel pr_info("Command-line override for hid:%s uid:%s\n", 1230ad8694baSJoerg Roedel hid, uid); 1231ad8694baSJoerg Roedel *devid = entry->devid; 1232ad8694baSJoerg Roedel return 0; 1233ad8694baSJoerg Roedel } 1234ad8694baSJoerg Roedel 1235ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1236ad8694baSJoerg Roedel if (!entry) 1237ad8694baSJoerg Roedel return -ENOMEM; 1238ad8694baSJoerg Roedel 1239ad8694baSJoerg Roedel memcpy(entry->uid, uid, strlen(uid)); 1240ad8694baSJoerg Roedel memcpy(entry->hid, hid, strlen(hid)); 1241ad8694baSJoerg Roedel entry->devid = *devid; 1242ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1243ad8694baSJoerg Roedel entry->root_devid = (entry->devid & (~0x7)); 1244ad8694baSJoerg Roedel 1245ad8694baSJoerg Roedel pr_info("%s, add hid:%s, uid:%s, rdevid:%d\n", 1246ad8694baSJoerg Roedel entry->cmd_line ? "cmd" : "ivrs", 1247ad8694baSJoerg Roedel entry->hid, entry->uid, entry->root_devid); 1248ad8694baSJoerg Roedel 1249ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1250ad8694baSJoerg Roedel return 0; 1251ad8694baSJoerg Roedel } 1252ad8694baSJoerg Roedel 1253ad8694baSJoerg Roedel static int __init add_early_maps(void) 1254ad8694baSJoerg Roedel { 1255ad8694baSJoerg Roedel int i, ret; 1256ad8694baSJoerg Roedel 1257ad8694baSJoerg Roedel for (i = 0; i < early_ioapic_map_size; ++i) { 1258ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_IOAPIC, 1259ad8694baSJoerg Roedel early_ioapic_map[i].id, 1260ad8694baSJoerg Roedel &early_ioapic_map[i].devid, 1261ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line); 1262ad8694baSJoerg Roedel if (ret) 1263ad8694baSJoerg Roedel return ret; 1264ad8694baSJoerg Roedel } 1265ad8694baSJoerg Roedel 1266ad8694baSJoerg Roedel for (i = 0; i < early_hpet_map_size; ++i) { 1267ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_HPET, 1268ad8694baSJoerg Roedel early_hpet_map[i].id, 1269ad8694baSJoerg Roedel &early_hpet_map[i].devid, 1270ad8694baSJoerg Roedel early_hpet_map[i].cmd_line); 1271ad8694baSJoerg Roedel if (ret) 1272ad8694baSJoerg Roedel return ret; 1273ad8694baSJoerg Roedel } 1274ad8694baSJoerg Roedel 1275ad8694baSJoerg Roedel for (i = 0; i < early_acpihid_map_size; ++i) { 1276ad8694baSJoerg Roedel ret = add_acpi_hid_device(early_acpihid_map[i].hid, 1277ad8694baSJoerg Roedel early_acpihid_map[i].uid, 1278ad8694baSJoerg Roedel &early_acpihid_map[i].devid, 1279ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line); 1280ad8694baSJoerg Roedel if (ret) 1281ad8694baSJoerg Roedel return ret; 1282ad8694baSJoerg Roedel } 1283ad8694baSJoerg Roedel 1284ad8694baSJoerg Roedel return 0; 1285ad8694baSJoerg Roedel } 1286ad8694baSJoerg Roedel 1287ad8694baSJoerg Roedel /* 1288ad8694baSJoerg Roedel * Takes a pointer to an AMD IOMMU entry in the ACPI table and 1289ad8694baSJoerg Roedel * initializes the hardware and our data structures with it. 1290ad8694baSJoerg Roedel */ 1291ad8694baSJoerg Roedel static int __init init_iommu_from_acpi(struct amd_iommu *iommu, 1292ad8694baSJoerg Roedel struct ivhd_header *h) 1293ad8694baSJoerg Roedel { 1294ad8694baSJoerg Roedel u8 *p = (u8 *)h; 1295ad8694baSJoerg Roedel u8 *end = p, flags = 0; 1296a45627baSSuravee Suthikulpanit u16 devid = 0, devid_start = 0, devid_to = 0, seg_id; 1297ad8694baSJoerg Roedel u32 dev_i, ext_flags = 0; 1298ad8694baSJoerg Roedel bool alias = false; 1299ad8694baSJoerg Roedel struct ivhd_entry *e; 130099fc4ac3SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg = iommu->pci_seg; 1301ad8694baSJoerg Roedel u32 ivhd_size; 1302ad8694baSJoerg Roedel int ret; 1303ad8694baSJoerg Roedel 1304ad8694baSJoerg Roedel 1305ad8694baSJoerg Roedel ret = add_early_maps(); 1306ad8694baSJoerg Roedel if (ret) 1307ad8694baSJoerg Roedel return ret; 1308ad8694baSJoerg Roedel 1309ad8694baSJoerg Roedel amd_iommu_apply_ivrs_quirks(); 1310ad8694baSJoerg Roedel 1311ad8694baSJoerg Roedel /* 1312ad8694baSJoerg Roedel * First save the recommended feature enable bits from ACPI 1313ad8694baSJoerg Roedel */ 1314ad8694baSJoerg Roedel iommu->acpi_flags = h->flags; 1315ad8694baSJoerg Roedel 1316ad8694baSJoerg Roedel /* 1317ad8694baSJoerg Roedel * Done. Now parse the device entries 1318ad8694baSJoerg Roedel */ 1319ad8694baSJoerg Roedel ivhd_size = get_ivhd_header_size(h); 1320ad8694baSJoerg Roedel if (!ivhd_size) { 1321ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 1322ad8694baSJoerg Roedel return -EINVAL; 1323ad8694baSJoerg Roedel } 1324ad8694baSJoerg Roedel 1325ad8694baSJoerg Roedel p += ivhd_size; 1326ad8694baSJoerg Roedel 1327ad8694baSJoerg Roedel end += h->length; 1328ad8694baSJoerg Roedel 1329ad8694baSJoerg Roedel 1330ad8694baSJoerg Roedel while (p < end) { 1331ad8694baSJoerg Roedel e = (struct ivhd_entry *)p; 1332a45627baSSuravee Suthikulpanit seg_id = pci_seg->id; 1333a45627baSSuravee Suthikulpanit 1334ad8694baSJoerg Roedel switch (e->type) { 1335ad8694baSJoerg Roedel case IVHD_DEV_ALL: 1336ad8694baSJoerg Roedel 1337ad8694baSJoerg Roedel DUMP_printk(" DEV_ALL\t\t\tflags: %02x\n", e->flags); 1338ad8694baSJoerg Roedel 1339401360ecSSuravee Suthikulpanit for (dev_i = 0; dev_i <= pci_seg->last_bdf; ++dev_i) 1340ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, e->flags, 0); 1341ad8694baSJoerg Roedel break; 1342ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 1343ad8694baSJoerg Roedel 1344a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_SELECT\t\t\t devid: %04x:%02x:%02x.%x " 1345ad8694baSJoerg Roedel "flags: %02x\n", 1346a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1347ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1348ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1349ad8694baSJoerg Roedel e->flags); 1350ad8694baSJoerg Roedel 1351ad8694baSJoerg Roedel devid = e->devid; 1352ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1353ad8694baSJoerg Roedel break; 1354ad8694baSJoerg Roedel case IVHD_DEV_SELECT_RANGE_START: 1355ad8694baSJoerg Roedel 1356ad8694baSJoerg Roedel DUMP_printk(" DEV_SELECT_RANGE_START\t " 1357a45627baSSuravee Suthikulpanit "devid: %04x:%02x:%02x.%x flags: %02x\n", 1358a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1359ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1360ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1361ad8694baSJoerg Roedel e->flags); 1362ad8694baSJoerg Roedel 1363ad8694baSJoerg Roedel devid_start = e->devid; 1364ad8694baSJoerg Roedel flags = e->flags; 1365ad8694baSJoerg Roedel ext_flags = 0; 1366ad8694baSJoerg Roedel alias = false; 1367ad8694baSJoerg Roedel break; 1368ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 1369ad8694baSJoerg Roedel 1370a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_ALIAS\t\t\t devid: %04x:%02x:%02x.%x " 1371ad8694baSJoerg Roedel "flags: %02x devid_to: %02x:%02x.%x\n", 1372a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1373ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1374ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1375ad8694baSJoerg Roedel e->flags, 1376ad8694baSJoerg Roedel PCI_BUS_NUM(e->ext >> 8), 1377ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1378ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1379ad8694baSJoerg Roedel 1380ad8694baSJoerg Roedel devid = e->devid; 1381ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1382ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid , e->flags, 0); 1383ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid_to, e->flags, 0); 138499fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[devid] = devid_to; 1385ad8694baSJoerg Roedel break; 1386ad8694baSJoerg Roedel case IVHD_DEV_ALIAS_RANGE: 1387ad8694baSJoerg Roedel 1388ad8694baSJoerg Roedel DUMP_printk(" DEV_ALIAS_RANGE\t\t " 1389a45627baSSuravee Suthikulpanit "devid: %04x:%02x:%02x.%x flags: %02x " 1390a45627baSSuravee Suthikulpanit "devid_to: %04x:%02x:%02x.%x\n", 1391a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1392ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1393ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1394ad8694baSJoerg Roedel e->flags, 1395a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->ext >> 8), 1396ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1397ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1398ad8694baSJoerg Roedel 1399ad8694baSJoerg Roedel devid_start = e->devid; 1400ad8694baSJoerg Roedel flags = e->flags; 1401ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1402ad8694baSJoerg Roedel ext_flags = 0; 1403ad8694baSJoerg Roedel alias = true; 1404ad8694baSJoerg Roedel break; 1405ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 1406ad8694baSJoerg Roedel 1407a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_EXT_SELECT\t\t devid: %04x:%02x:%02x.%x " 1408ad8694baSJoerg Roedel "flags: %02x ext: %08x\n", 1409a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1410ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1411ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1412ad8694baSJoerg Roedel e->flags, e->ext); 1413ad8694baSJoerg Roedel 1414ad8694baSJoerg Roedel devid = e->devid; 1415ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 1416ad8694baSJoerg Roedel e->ext); 1417ad8694baSJoerg Roedel break; 1418ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT_RANGE: 1419ad8694baSJoerg Roedel 1420ad8694baSJoerg Roedel DUMP_printk(" DEV_EXT_SELECT_RANGE\t devid: " 1421a45627baSSuravee Suthikulpanit "%04x:%02x:%02x.%x flags: %02x ext: %08x\n", 1422a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1423ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1424ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1425ad8694baSJoerg Roedel e->flags, e->ext); 1426ad8694baSJoerg Roedel 1427ad8694baSJoerg Roedel devid_start = e->devid; 1428ad8694baSJoerg Roedel flags = e->flags; 1429ad8694baSJoerg Roedel ext_flags = e->ext; 1430ad8694baSJoerg Roedel alias = false; 1431ad8694baSJoerg Roedel break; 1432ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 1433ad8694baSJoerg Roedel 1434a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_RANGE_END\t\t devid: %04x:%02x:%02x.%x\n", 1435a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1436ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1437ad8694baSJoerg Roedel PCI_FUNC(e->devid)); 1438ad8694baSJoerg Roedel 1439ad8694baSJoerg Roedel devid = e->devid; 1440ad8694baSJoerg Roedel for (dev_i = devid_start; dev_i <= devid; ++dev_i) { 1441ad8694baSJoerg Roedel if (alias) { 144299fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[dev_i] = devid_to; 1443ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, 1444ad8694baSJoerg Roedel devid_to, flags, ext_flags); 1445ad8694baSJoerg Roedel } 1446ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, 1447ad8694baSJoerg Roedel flags, ext_flags); 1448ad8694baSJoerg Roedel } 1449ad8694baSJoerg Roedel break; 1450ad8694baSJoerg Roedel case IVHD_DEV_SPECIAL: { 1451ad8694baSJoerg Roedel u8 handle, type; 1452ad8694baSJoerg Roedel const char *var; 1453a45627baSSuravee Suthikulpanit u32 devid; 1454ad8694baSJoerg Roedel int ret; 1455ad8694baSJoerg Roedel 1456ad8694baSJoerg Roedel handle = e->ext & 0xff; 1457a45627baSSuravee Suthikulpanit devid = PCI_SEG_DEVID_TO_SBDF(seg_id, (e->ext >> 8)); 1458ad8694baSJoerg Roedel type = (e->ext >> 24) & 0xff; 1459ad8694baSJoerg Roedel 1460ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1461ad8694baSJoerg Roedel var = "IOAPIC"; 1462ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1463ad8694baSJoerg Roedel var = "HPET"; 1464ad8694baSJoerg Roedel else 1465ad8694baSJoerg Roedel var = "UNKNOWN"; 1466ad8694baSJoerg Roedel 1467a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_SPECIAL(%s[%d])\t\tdevid: %04x:%02x:%02x.%x\n", 1468ad8694baSJoerg Roedel var, (int)handle, 1469a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(devid), 1470ad8694baSJoerg Roedel PCI_SLOT(devid), 1471ad8694baSJoerg Roedel PCI_FUNC(devid)); 1472ad8694baSJoerg Roedel 1473ad8694baSJoerg Roedel ret = add_special_device(type, handle, &devid, false); 1474ad8694baSJoerg Roedel if (ret) 1475ad8694baSJoerg Roedel return ret; 1476ad8694baSJoerg Roedel 1477ad8694baSJoerg Roedel /* 1478ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1479ad8694baSJoerg Roedel * command-line override is present. So call 1480ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1481ad8694baSJoerg Roedel */ 1482ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1483ad8694baSJoerg Roedel 1484ad8694baSJoerg Roedel break; 1485ad8694baSJoerg Roedel } 1486ad8694baSJoerg Roedel case IVHD_DEV_ACPI_HID: { 1487a45627baSSuravee Suthikulpanit u32 devid; 1488ad8694baSJoerg Roedel u8 hid[ACPIHID_HID_LEN]; 1489ad8694baSJoerg Roedel u8 uid[ACPIHID_UID_LEN]; 1490ad8694baSJoerg Roedel int ret; 1491ad8694baSJoerg Roedel 1492ad8694baSJoerg Roedel if (h->type != 0x40) { 1493ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid IVHD device type %#x\n", 1494ad8694baSJoerg Roedel e->type); 1495ad8694baSJoerg Roedel break; 1496ad8694baSJoerg Roedel } 1497ad8694baSJoerg Roedel 149843d83af8SKees Cook BUILD_BUG_ON(sizeof(e->ext_hid) != ACPIHID_HID_LEN - 1); 149943d83af8SKees Cook memcpy(hid, &e->ext_hid, ACPIHID_HID_LEN - 1); 1500ad8694baSJoerg Roedel hid[ACPIHID_HID_LEN - 1] = '\0'; 1501ad8694baSJoerg Roedel 1502ad8694baSJoerg Roedel if (!(*hid)) { 1503ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid HID.\n"); 1504ad8694baSJoerg Roedel break; 1505ad8694baSJoerg Roedel } 1506ad8694baSJoerg Roedel 1507ad8694baSJoerg Roedel uid[0] = '\0'; 1508ad8694baSJoerg Roedel switch (e->uidf) { 1509ad8694baSJoerg Roedel case UID_NOT_PRESENT: 1510ad8694baSJoerg Roedel 1511ad8694baSJoerg Roedel if (e->uidl != 0) 1512ad8694baSJoerg Roedel pr_warn(FW_BUG "Invalid UID length.\n"); 1513ad8694baSJoerg Roedel 1514ad8694baSJoerg Roedel break; 1515ad8694baSJoerg Roedel case UID_IS_INTEGER: 1516ad8694baSJoerg Roedel 1517ad8694baSJoerg Roedel sprintf(uid, "%d", e->uid); 1518ad8694baSJoerg Roedel 1519ad8694baSJoerg Roedel break; 1520ad8694baSJoerg Roedel case UID_IS_CHARACTER: 1521ad8694baSJoerg Roedel 1522ad8694baSJoerg Roedel memcpy(uid, &e->uid, e->uidl); 1523ad8694baSJoerg Roedel uid[e->uidl] = '\0'; 1524ad8694baSJoerg Roedel 1525ad8694baSJoerg Roedel break; 1526ad8694baSJoerg Roedel default: 1527ad8694baSJoerg Roedel break; 1528ad8694baSJoerg Roedel } 1529ad8694baSJoerg Roedel 1530a45627baSSuravee Suthikulpanit devid = PCI_SEG_DEVID_TO_SBDF(seg_id, e->devid); 1531a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_ACPI_HID(%s[%s])\t\tdevid: %04x:%02x:%02x.%x\n", 1532a45627baSSuravee Suthikulpanit hid, uid, seg_id, 1533ad8694baSJoerg Roedel PCI_BUS_NUM(devid), 1534ad8694baSJoerg Roedel PCI_SLOT(devid), 1535ad8694baSJoerg Roedel PCI_FUNC(devid)); 1536ad8694baSJoerg Roedel 1537ad8694baSJoerg Roedel flags = e->flags; 1538ad8694baSJoerg Roedel 1539ad8694baSJoerg Roedel ret = add_acpi_hid_device(hid, uid, &devid, false); 1540ad8694baSJoerg Roedel if (ret) 1541ad8694baSJoerg Roedel return ret; 1542ad8694baSJoerg Roedel 1543ad8694baSJoerg Roedel /* 1544ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1545ad8694baSJoerg Roedel * command-line override is present. So call 1546ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1547ad8694baSJoerg Roedel */ 1548ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1549ad8694baSJoerg Roedel 1550ad8694baSJoerg Roedel break; 1551ad8694baSJoerg Roedel } 1552ad8694baSJoerg Roedel default: 1553ad8694baSJoerg Roedel break; 1554ad8694baSJoerg Roedel } 1555ad8694baSJoerg Roedel 1556ad8694baSJoerg Roedel p += ivhd_entry_length(p); 1557ad8694baSJoerg Roedel } 1558ad8694baSJoerg Roedel 1559ad8694baSJoerg Roedel return 0; 1560ad8694baSJoerg Roedel } 1561ad8694baSJoerg Roedel 1562404ec4e4SVasant Hegde /* Allocate PCI segment data structure */ 156330795900SVasant Hegde static struct amd_iommu_pci_seg *__init alloc_pci_segment(u16 id, 156430795900SVasant Hegde struct acpi_table_header *ivrs_base) 1565404ec4e4SVasant Hegde { 1566404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 156730795900SVasant Hegde int last_bdf; 156830795900SVasant Hegde 156930795900SVasant Hegde /* 157030795900SVasant Hegde * First parse ACPI tables to find the largest Bus/Dev/Func we need to 157130795900SVasant Hegde * handle in this PCI segment. Upon this information the shared data 157230795900SVasant Hegde * structures for the PCI segments in the system will be allocated. 157330795900SVasant Hegde */ 157430795900SVasant Hegde last_bdf = find_last_devid_acpi(ivrs_base, id); 157530795900SVasant Hegde if (last_bdf < 0) 157630795900SVasant Hegde return NULL; 1577404ec4e4SVasant Hegde 1578404ec4e4SVasant Hegde pci_seg = kzalloc(sizeof(struct amd_iommu_pci_seg), GFP_KERNEL); 1579404ec4e4SVasant Hegde if (pci_seg == NULL) 1580404ec4e4SVasant Hegde return NULL; 1581404ec4e4SVasant Hegde 158230795900SVasant Hegde pci_seg->last_bdf = last_bdf; 158330795900SVasant Hegde DUMP_printk("PCI segment : 0x%0x, last bdf : 0x%04x\n", id, last_bdf); 1584401360ecSSuravee Suthikulpanit pci_seg->dev_table_size = tbl_size(DEV_TABLE_ENTRY_SIZE, last_bdf); 1585401360ecSSuravee Suthikulpanit pci_seg->alias_table_size = tbl_size(ALIAS_TABLE_ENTRY_SIZE, last_bdf); 1586401360ecSSuravee Suthikulpanit pci_seg->rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE, last_bdf); 158730795900SVasant Hegde 1588404ec4e4SVasant Hegde pci_seg->id = id; 158939a303baSVasant Hegde init_llist_head(&pci_seg->dev_data_list); 1590b618ae62SVasant Hegde INIT_LIST_HEAD(&pci_seg->unity_map); 1591404ec4e4SVasant Hegde list_add_tail(&pci_seg->list, &amd_iommu_pci_seg_list); 1592404ec4e4SVasant Hegde 159304230c11SSuravee Suthikulpanit if (alloc_dev_table(pci_seg)) 159404230c11SSuravee Suthikulpanit return NULL; 159599fc4ac3SSuravee Suthikulpanit if (alloc_alias_table(pci_seg)) 159699fc4ac3SSuravee Suthikulpanit return NULL; 1597eda797a2SSuravee Suthikulpanit if (alloc_rlookup_table(pci_seg)) 1598eda797a2SSuravee Suthikulpanit return NULL; 159904230c11SSuravee Suthikulpanit 1600404ec4e4SVasant Hegde return pci_seg; 1601404ec4e4SVasant Hegde } 1602404ec4e4SVasant Hegde 160330795900SVasant Hegde static struct amd_iommu_pci_seg *__init get_pci_segment(u16 id, 160430795900SVasant Hegde struct acpi_table_header *ivrs_base) 1605404ec4e4SVasant Hegde { 1606404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 1607404ec4e4SVasant Hegde 1608404ec4e4SVasant Hegde for_each_pci_segment(pci_seg) { 1609404ec4e4SVasant Hegde if (pci_seg->id == id) 1610404ec4e4SVasant Hegde return pci_seg; 1611404ec4e4SVasant Hegde } 1612404ec4e4SVasant Hegde 161330795900SVasant Hegde return alloc_pci_segment(id, ivrs_base); 1614404ec4e4SVasant Hegde } 1615404ec4e4SVasant Hegde 1616404ec4e4SVasant Hegde static void __init free_pci_segments(void) 1617404ec4e4SVasant Hegde { 1618404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg, *next; 1619404ec4e4SVasant Hegde 1620404ec4e4SVasant Hegde for_each_pci_segment_safe(pci_seg, next) { 1621404ec4e4SVasant Hegde list_del(&pci_seg->list); 1622333e581bSVasant Hegde free_irq_lookup_table(pci_seg); 1623eda797a2SSuravee Suthikulpanit free_rlookup_table(pci_seg); 162499fc4ac3SSuravee Suthikulpanit free_alias_table(pci_seg); 162504230c11SSuravee Suthikulpanit free_dev_table(pci_seg); 1626404ec4e4SVasant Hegde kfree(pci_seg); 1627404ec4e4SVasant Hegde } 1628404ec4e4SVasant Hegde } 1629404ec4e4SVasant Hegde 1630ad8694baSJoerg Roedel static void __init free_iommu_one(struct amd_iommu *iommu) 1631ad8694baSJoerg Roedel { 1632c69d89afSSuravee Suthikulpanit free_cwwb_sem(iommu); 1633ad8694baSJoerg Roedel free_command_buffer(iommu); 1634ad8694baSJoerg Roedel free_event_buffer(iommu); 1635ad8694baSJoerg Roedel free_ppr_log(iommu); 1636ad8694baSJoerg Roedel free_ga_log(iommu); 1637ad8694baSJoerg Roedel iommu_unmap_mmio_space(iommu); 1638ad8694baSJoerg Roedel } 1639ad8694baSJoerg Roedel 1640ad8694baSJoerg Roedel static void __init free_iommu_all(void) 1641ad8694baSJoerg Roedel { 1642ad8694baSJoerg Roedel struct amd_iommu *iommu, *next; 1643ad8694baSJoerg Roedel 1644ad8694baSJoerg Roedel for_each_iommu_safe(iommu, next) { 1645ad8694baSJoerg Roedel list_del(&iommu->list); 1646ad8694baSJoerg Roedel free_iommu_one(iommu); 1647ad8694baSJoerg Roedel kfree(iommu); 1648ad8694baSJoerg Roedel } 1649ad8694baSJoerg Roedel } 1650ad8694baSJoerg Roedel 1651ad8694baSJoerg Roedel /* 1652ad8694baSJoerg Roedel * Family15h Model 10h-1fh erratum 746 (IOMMU Logging May Stall Translations) 1653ad8694baSJoerg Roedel * Workaround: 1654ad8694baSJoerg Roedel * BIOS should disable L2B micellaneous clock gating by setting 1655ad8694baSJoerg Roedel * L2_L2B_CK_GATE_CONTROL[CKGateL2BMiscDisable](D0F2xF4_x90[2]) = 1b 1656ad8694baSJoerg Roedel */ 1657ad8694baSJoerg Roedel static void amd_iommu_erratum_746_workaround(struct amd_iommu *iommu) 1658ad8694baSJoerg Roedel { 1659ad8694baSJoerg Roedel u32 value; 1660ad8694baSJoerg Roedel 1661ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1662ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x10) || 1663ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x1f)) 1664ad8694baSJoerg Roedel return; 1665ad8694baSJoerg Roedel 1666ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1667ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &value); 1668ad8694baSJoerg Roedel 1669ad8694baSJoerg Roedel if (value & BIT(2)) 1670ad8694baSJoerg Roedel return; 1671ad8694baSJoerg Roedel 1672ad8694baSJoerg Roedel /* Select NB indirect register 0x90 and enable writing */ 1673ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90 | (1 << 8)); 1674ad8694baSJoerg Roedel 1675ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, value | 0x4); 1676ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying erratum 746 workaround\n"); 1677ad8694baSJoerg Roedel 1678ad8694baSJoerg Roedel /* Clear the enable writing bit */ 1679ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1680ad8694baSJoerg Roedel } 1681ad8694baSJoerg Roedel 1682ad8694baSJoerg Roedel /* 1683ad8694baSJoerg Roedel * Family15h Model 30h-3fh (IOMMU Mishandles ATS Write Permission) 1684ad8694baSJoerg Roedel * Workaround: 1685ad8694baSJoerg Roedel * BIOS should enable ATS write permission check by setting 1686ad8694baSJoerg Roedel * L2_DEBUG_3[AtsIgnoreIWDis](D0F2xF4_x47[0]) = 1b 1687ad8694baSJoerg Roedel */ 1688ad8694baSJoerg Roedel static void amd_iommu_ats_write_check_workaround(struct amd_iommu *iommu) 1689ad8694baSJoerg Roedel { 1690ad8694baSJoerg Roedel u32 value; 1691ad8694baSJoerg Roedel 1692ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1693ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x30) || 1694ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x3f)) 1695ad8694baSJoerg Roedel return; 1696ad8694baSJoerg Roedel 1697ad8694baSJoerg Roedel /* Test L2_DEBUG_3[AtsIgnoreIWDis] == 1 */ 1698ad8694baSJoerg Roedel value = iommu_read_l2(iommu, 0x47); 1699ad8694baSJoerg Roedel 1700ad8694baSJoerg Roedel if (value & BIT(0)) 1701ad8694baSJoerg Roedel return; 1702ad8694baSJoerg Roedel 1703ad8694baSJoerg Roedel /* Set L2_DEBUG_3[AtsIgnoreIWDis] = 1 */ 1704ad8694baSJoerg Roedel iommu_write_l2(iommu, 0x47, value | BIT(0)); 1705ad8694baSJoerg Roedel 1706ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying ATS write check workaround\n"); 1707ad8694baSJoerg Roedel } 1708ad8694baSJoerg Roedel 1709ad8694baSJoerg Roedel /* 1710664c0b58SPaul Menzel * This function glues the initialization function for one IOMMU 1711ad8694baSJoerg Roedel * together and also allocates the command buffer and programs the 1712ad8694baSJoerg Roedel * hardware. It does NOT enable the IOMMU. This is done afterwards. 1713ad8694baSJoerg Roedel */ 171430795900SVasant Hegde static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h, 171530795900SVasant Hegde struct acpi_table_header *ivrs_base) 1716ad8694baSJoerg Roedel { 1717404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 1718ad8694baSJoerg Roedel 171930795900SVasant Hegde pci_seg = get_pci_segment(h->pci_seg, ivrs_base); 1720404ec4e4SVasant Hegde if (pci_seg == NULL) 1721404ec4e4SVasant Hegde return -ENOMEM; 1722404ec4e4SVasant Hegde iommu->pci_seg = pci_seg; 1723404ec4e4SVasant Hegde 1724ad8694baSJoerg Roedel raw_spin_lock_init(&iommu->lock); 1725c69d89afSSuravee Suthikulpanit iommu->cmd_sem_val = 0; 1726ad8694baSJoerg Roedel 1727ad8694baSJoerg Roedel /* Add IOMMU to internal data structures */ 1728ad8694baSJoerg Roedel list_add_tail(&iommu->list, &amd_iommu_list); 1729ad8694baSJoerg Roedel iommu->index = amd_iommus_present++; 1730ad8694baSJoerg Roedel 1731ad8694baSJoerg Roedel if (unlikely(iommu->index >= MAX_IOMMUS)) { 1732ad8694baSJoerg Roedel WARN(1, "System has more IOMMUs than supported by this driver\n"); 1733ad8694baSJoerg Roedel return -ENOSYS; 1734ad8694baSJoerg Roedel } 1735ad8694baSJoerg Roedel 1736ad8694baSJoerg Roedel /* Index is fine - add IOMMU to the array */ 1737ad8694baSJoerg Roedel amd_iommus[iommu->index] = iommu; 1738ad8694baSJoerg Roedel 1739ad8694baSJoerg Roedel /* 1740ad8694baSJoerg Roedel * Copy data from ACPI table entry to the iommu struct 1741ad8694baSJoerg Roedel */ 1742ad8694baSJoerg Roedel iommu->devid = h->devid; 1743ad8694baSJoerg Roedel iommu->cap_ptr = h->cap_ptr; 1744ad8694baSJoerg Roedel iommu->mmio_phys = h->mmio_phys; 1745ad8694baSJoerg Roedel 1746ad8694baSJoerg Roedel switch (h->type) { 1747ad8694baSJoerg Roedel case 0x10: 1748ad8694baSJoerg Roedel /* Check if IVHD EFR contains proper max banks/counters */ 1749ad8694baSJoerg Roedel if ((h->efr_attr != 0) && 1750ad8694baSJoerg Roedel ((h->efr_attr & (0xF << 13)) != 0) && 1751ad8694baSJoerg Roedel ((h->efr_attr & (0x3F << 17)) != 0)) 1752ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1753ad8694baSJoerg Roedel else 1754ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1755e52d58d5SSuravee Suthikulpanit 1756e52d58d5SSuravee Suthikulpanit /* 1757e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1758e52d58d5SSuravee Suthikulpanit * GAM also requires GA mode. Therefore, we need to 1759e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling it. 1760e52d58d5SSuravee Suthikulpanit */ 1761e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1762e52d58d5SSuravee Suthikulpanit ((h->efr_attr & (0x1 << IOMMU_FEAT_GASUP_SHIFT)) == 0)) 1763ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1764ad8694baSJoerg Roedel break; 1765ad8694baSJoerg Roedel case 0x11: 1766ad8694baSJoerg Roedel case 0x40: 1767ad8694baSJoerg Roedel if (h->efr_reg & (1 << 9)) 1768ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1769ad8694baSJoerg Roedel else 1770ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1771e52d58d5SSuravee Suthikulpanit 1772e52d58d5SSuravee Suthikulpanit /* 1773e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1774e52d58d5SSuravee Suthikulpanit * XT, GAM also requires GA mode. Therefore, we need to 1775e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling them. 1776e52d58d5SSuravee Suthikulpanit */ 1777e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1778e52d58d5SSuravee Suthikulpanit ((h->efr_reg & (0x1 << IOMMU_EFR_GASUP_SHIFT)) == 0)) { 1779ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1780e52d58d5SSuravee Suthikulpanit break; 1781e52d58d5SSuravee Suthikulpanit } 1782e52d58d5SSuravee Suthikulpanit 1783d1adcfbbSDavid Woodhouse if (h->efr_reg & BIT(IOMMU_EFR_XTSUP_SHIFT)) 1784ad8694baSJoerg Roedel amd_iommu_xt_mode = IRQ_REMAP_X2APIC_MODE; 1785a44092e3SSuravee Suthikulpanit 1786a44092e3SSuravee Suthikulpanit early_iommu_features_init(iommu, h); 1787a44092e3SSuravee Suthikulpanit 1788ad8694baSJoerg Roedel break; 1789ad8694baSJoerg Roedel default: 1790ad8694baSJoerg Roedel return -EINVAL; 1791ad8694baSJoerg Roedel } 1792ad8694baSJoerg Roedel 1793ad8694baSJoerg Roedel iommu->mmio_base = iommu_map_mmio_space(iommu->mmio_phys, 1794ad8694baSJoerg Roedel iommu->mmio_phys_end); 1795ad8694baSJoerg Roedel if (!iommu->mmio_base) 1796ad8694baSJoerg Roedel return -ENOMEM; 1797ad8694baSJoerg Roedel 1798ae180ba4SSuravee Suthikulpanit return init_iommu_from_acpi(iommu, h); 1799ae180ba4SSuravee Suthikulpanit } 1800ae180ba4SSuravee Suthikulpanit 1801ae180ba4SSuravee Suthikulpanit static int __init init_iommu_one_late(struct amd_iommu *iommu) 1802ae180ba4SSuravee Suthikulpanit { 1803ae180ba4SSuravee Suthikulpanit int ret; 1804ae180ba4SSuravee Suthikulpanit 1805c69d89afSSuravee Suthikulpanit if (alloc_cwwb_sem(iommu)) 1806c69d89afSSuravee Suthikulpanit return -ENOMEM; 1807c69d89afSSuravee Suthikulpanit 1808ad8694baSJoerg Roedel if (alloc_command_buffer(iommu)) 1809ad8694baSJoerg Roedel return -ENOMEM; 1810ad8694baSJoerg Roedel 1811ad8694baSJoerg Roedel if (alloc_event_buffer(iommu)) 1812ad8694baSJoerg Roedel return -ENOMEM; 1813ad8694baSJoerg Roedel 1814ad8694baSJoerg Roedel iommu->int_enabled = false; 1815ad8694baSJoerg Roedel 1816ad8694baSJoerg Roedel init_translation_status(iommu); 1817ad8694baSJoerg Roedel if (translation_pre_enabled(iommu) && !is_kdump_kernel()) { 1818ad8694baSJoerg Roedel iommu_disable(iommu); 1819ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 1820ad8694baSJoerg Roedel pr_warn("Translation was enabled for IOMMU:%d but we are not in kdump mode\n", 1821ad8694baSJoerg Roedel iommu->index); 1822ad8694baSJoerg Roedel } 1823ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 1824ad8694baSJoerg Roedel amd_iommu_pre_enabled = translation_pre_enabled(iommu); 1825ad8694baSJoerg Roedel 18262df985f5SDavid Woodhouse if (amd_iommu_irq_remap) { 1827ad8694baSJoerg Roedel ret = amd_iommu_create_irq_domain(iommu); 1828ad8694baSJoerg Roedel if (ret) 1829ad8694baSJoerg Roedel return ret; 18302df985f5SDavid Woodhouse } 1831ad8694baSJoerg Roedel 1832ad8694baSJoerg Roedel /* 1833ad8694baSJoerg Roedel * Make sure IOMMU is not considered to translate itself. The IVRS 1834ad8694baSJoerg Roedel * table tells us so, but this is a lie! 1835ad8694baSJoerg Roedel */ 1836ae180ba4SSuravee Suthikulpanit iommu->pci_seg->rlookup_table[iommu->devid] = NULL; 1837ad8694baSJoerg Roedel 1838ad8694baSJoerg Roedel return 0; 1839ad8694baSJoerg Roedel } 1840ad8694baSJoerg Roedel 1841ad8694baSJoerg Roedel /** 1842ad8694baSJoerg Roedel * get_highest_supported_ivhd_type - Look up the appropriate IVHD type 184306ce8a62SKrzysztof Kozlowski * @ivrs: Pointer to the IVRS header 1844ad8694baSJoerg Roedel * 1845ad8694baSJoerg Roedel * This function search through all IVDB of the maximum supported IVHD 1846ad8694baSJoerg Roedel */ 1847ad8694baSJoerg Roedel static u8 get_highest_supported_ivhd_type(struct acpi_table_header *ivrs) 1848ad8694baSJoerg Roedel { 1849ad8694baSJoerg Roedel u8 *base = (u8 *)ivrs; 1850ad8694baSJoerg Roedel struct ivhd_header *ivhd = (struct ivhd_header *) 1851ad8694baSJoerg Roedel (base + IVRS_HEADER_LENGTH); 1852ad8694baSJoerg Roedel u8 last_type = ivhd->type; 1853ad8694baSJoerg Roedel u16 devid = ivhd->devid; 1854ad8694baSJoerg Roedel 1855ad8694baSJoerg Roedel while (((u8 *)ivhd - base < ivrs->length) && 1856ad8694baSJoerg Roedel (ivhd->type <= ACPI_IVHD_TYPE_MAX_SUPPORTED)) { 1857ad8694baSJoerg Roedel u8 *p = (u8 *) ivhd; 1858ad8694baSJoerg Roedel 1859ad8694baSJoerg Roedel if (ivhd->devid == devid) 1860ad8694baSJoerg Roedel last_type = ivhd->type; 1861ad8694baSJoerg Roedel ivhd = (struct ivhd_header *)(p + ivhd->length); 1862ad8694baSJoerg Roedel } 1863ad8694baSJoerg Roedel 1864ad8694baSJoerg Roedel return last_type; 1865ad8694baSJoerg Roedel } 1866ad8694baSJoerg Roedel 1867ad8694baSJoerg Roedel /* 1868ad8694baSJoerg Roedel * Iterates over all IOMMU entries in the ACPI table, allocates the 1869ad8694baSJoerg Roedel * IOMMU structure and initializes it with init_iommu_one() 1870ad8694baSJoerg Roedel */ 1871ad8694baSJoerg Roedel static int __init init_iommu_all(struct acpi_table_header *table) 1872ad8694baSJoerg Roedel { 1873ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 1874ad8694baSJoerg Roedel struct ivhd_header *h; 1875ad8694baSJoerg Roedel struct amd_iommu *iommu; 1876ad8694baSJoerg Roedel int ret; 1877ad8694baSJoerg Roedel 1878ad8694baSJoerg Roedel end += table->length; 1879ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 1880ad8694baSJoerg Roedel 1881ae180ba4SSuravee Suthikulpanit /* Phase 1: Process all IVHD blocks */ 1882ad8694baSJoerg Roedel while (p < end) { 1883ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 1884ad8694baSJoerg Roedel if (*p == amd_iommu_target_ivhd_type) { 1885ad8694baSJoerg Roedel 1886b36a5b0fSVasant Hegde DUMP_printk("device: %04x:%02x:%02x.%01x cap: %04x " 1887b36a5b0fSVasant Hegde "flags: %01x info %04x\n", 1888b36a5b0fSVasant Hegde h->pci_seg, PCI_BUS_NUM(h->devid), 1889b36a5b0fSVasant Hegde PCI_SLOT(h->devid), PCI_FUNC(h->devid), 1890b36a5b0fSVasant Hegde h->cap_ptr, h->flags, h->info); 1891ad8694baSJoerg Roedel DUMP_printk(" mmio-addr: %016llx\n", 1892ad8694baSJoerg Roedel h->mmio_phys); 1893ad8694baSJoerg Roedel 1894ad8694baSJoerg Roedel iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL); 1895ad8694baSJoerg Roedel if (iommu == NULL) 1896ad8694baSJoerg Roedel return -ENOMEM; 1897ad8694baSJoerg Roedel 189830795900SVasant Hegde ret = init_iommu_one(iommu, h, table); 1899ad8694baSJoerg Roedel if (ret) 1900ad8694baSJoerg Roedel return ret; 1901ad8694baSJoerg Roedel } 1902ad8694baSJoerg Roedel p += h->length; 1903ad8694baSJoerg Roedel 1904ad8694baSJoerg Roedel } 1905ad8694baSJoerg Roedel WARN_ON(p != end); 1906ad8694baSJoerg Roedel 1907ae180ba4SSuravee Suthikulpanit /* Phase 2 : Early feature support check */ 1908ae180ba4SSuravee Suthikulpanit get_global_efr(); 1909ae180ba4SSuravee Suthikulpanit 1910ae180ba4SSuravee Suthikulpanit /* Phase 3 : Enabling IOMMU features */ 1911ae180ba4SSuravee Suthikulpanit for_each_iommu(iommu) { 1912ae180ba4SSuravee Suthikulpanit ret = init_iommu_one_late(iommu); 1913ae180ba4SSuravee Suthikulpanit if (ret) 1914ae180ba4SSuravee Suthikulpanit return ret; 1915ae180ba4SSuravee Suthikulpanit } 1916ae180ba4SSuravee Suthikulpanit 1917ad8694baSJoerg Roedel return 0; 1918ad8694baSJoerg Roedel } 1919ad8694baSJoerg Roedel 1920715601e4SPaul Menzel static void init_iommu_perf_ctr(struct amd_iommu *iommu) 1921ad8694baSJoerg Roedel { 1922994d6608SSuravee Suthikulpanit u64 val; 1923ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 1924ad8694baSJoerg Roedel 1925ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_PC)) 1926ad8694baSJoerg Roedel return; 1927ad8694baSJoerg Roedel 1928ad8694baSJoerg Roedel amd_iommu_pc_present = true; 1929ad8694baSJoerg Roedel 1930ad8694baSJoerg Roedel pci_info(pdev, "IOMMU performance counters supported\n"); 1931ad8694baSJoerg Roedel 1932ad8694baSJoerg Roedel val = readl(iommu->mmio_base + MMIO_CNTR_CONF_OFFSET); 1933ad8694baSJoerg Roedel iommu->max_banks = (u8) ((val >> 12) & 0x3f); 1934ad8694baSJoerg Roedel iommu->max_counters = (u8) ((val >> 7) & 0xf); 1935ad8694baSJoerg Roedel 1936ad8694baSJoerg Roedel return; 1937ad8694baSJoerg Roedel } 1938ad8694baSJoerg Roedel 1939ad8694baSJoerg Roedel static ssize_t amd_iommu_show_cap(struct device *dev, 1940ad8694baSJoerg Roedel struct device_attribute *attr, 1941ad8694baSJoerg Roedel char *buf) 1942ad8694baSJoerg Roedel { 1943ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 1944*c33fcc13SLu Baolu return sysfs_emit(buf, "%x\n", iommu->cap); 1945ad8694baSJoerg Roedel } 1946ad8694baSJoerg Roedel static DEVICE_ATTR(cap, S_IRUGO, amd_iommu_show_cap, NULL); 1947ad8694baSJoerg Roedel 1948ad8694baSJoerg Roedel static ssize_t amd_iommu_show_features(struct device *dev, 1949ad8694baSJoerg Roedel struct device_attribute *attr, 1950ad8694baSJoerg Roedel char *buf) 1951ad8694baSJoerg Roedel { 1952ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 1953*c33fcc13SLu Baolu return sysfs_emit(buf, "%llx:%llx\n", iommu->features2, iommu->features); 1954ad8694baSJoerg Roedel } 1955ad8694baSJoerg Roedel static DEVICE_ATTR(features, S_IRUGO, amd_iommu_show_features, NULL); 1956ad8694baSJoerg Roedel 1957ad8694baSJoerg Roedel static struct attribute *amd_iommu_attrs[] = { 1958ad8694baSJoerg Roedel &dev_attr_cap.attr, 1959ad8694baSJoerg Roedel &dev_attr_features.attr, 1960ad8694baSJoerg Roedel NULL, 1961ad8694baSJoerg Roedel }; 1962ad8694baSJoerg Roedel 1963ad8694baSJoerg Roedel static struct attribute_group amd_iommu_group = { 1964ad8694baSJoerg Roedel .name = "amd-iommu", 1965ad8694baSJoerg Roedel .attrs = amd_iommu_attrs, 1966ad8694baSJoerg Roedel }; 1967ad8694baSJoerg Roedel 1968ad8694baSJoerg Roedel static const struct attribute_group *amd_iommu_groups[] = { 1969ad8694baSJoerg Roedel &amd_iommu_group, 1970ad8694baSJoerg Roedel NULL, 1971ad8694baSJoerg Roedel }; 1972ad8694baSJoerg Roedel 1973a44092e3SSuravee Suthikulpanit /* 1974a44092e3SSuravee Suthikulpanit * Note: IVHD 0x11 and 0x40 also contains exact copy 1975a44092e3SSuravee Suthikulpanit * of the IOMMU Extended Feature Register [MMIO Offset 0030h]. 1976a44092e3SSuravee Suthikulpanit * Default to EFR in IVHD since it is available sooner (i.e. before PCI init). 1977a44092e3SSuravee Suthikulpanit */ 1978a44092e3SSuravee Suthikulpanit static void __init late_iommu_features_init(struct amd_iommu *iommu) 1979a44092e3SSuravee Suthikulpanit { 19801e98a35dSSuravee Suthikulpanit u64 features, features2; 1981a44092e3SSuravee Suthikulpanit 1982a44092e3SSuravee Suthikulpanit if (!(iommu->cap & (1 << IOMMU_CAP_EFR))) 1983a44092e3SSuravee Suthikulpanit return; 1984a44092e3SSuravee Suthikulpanit 1985a44092e3SSuravee Suthikulpanit /* read extended feature bits */ 1986a44092e3SSuravee Suthikulpanit features = readq(iommu->mmio_base + MMIO_EXT_FEATURES); 19871e98a35dSSuravee Suthikulpanit features2 = readq(iommu->mmio_base + MMIO_EXT_FEATURES2); 1988a44092e3SSuravee Suthikulpanit 1989a44092e3SSuravee Suthikulpanit if (!iommu->features) { 1990a44092e3SSuravee Suthikulpanit iommu->features = features; 19911e98a35dSSuravee Suthikulpanit iommu->features2 = features2; 1992a44092e3SSuravee Suthikulpanit return; 1993a44092e3SSuravee Suthikulpanit } 1994a44092e3SSuravee Suthikulpanit 1995a44092e3SSuravee Suthikulpanit /* 1996a44092e3SSuravee Suthikulpanit * Sanity check and warn if EFR values from 1997a44092e3SSuravee Suthikulpanit * IVHD and MMIO conflict. 1998a44092e3SSuravee Suthikulpanit */ 19991e98a35dSSuravee Suthikulpanit if (features != iommu->features || 20001e98a35dSSuravee Suthikulpanit features2 != iommu->features2) { 20011e98a35dSSuravee Suthikulpanit pr_warn(FW_WARN 20021e98a35dSSuravee Suthikulpanit "EFR mismatch. Use IVHD EFR (%#llx : %#llx), EFR2 (%#llx : %#llx).\n", 20031e98a35dSSuravee Suthikulpanit features, iommu->features, 20041e98a35dSSuravee Suthikulpanit features2, iommu->features2); 20051e98a35dSSuravee Suthikulpanit } 2006a44092e3SSuravee Suthikulpanit } 2007a44092e3SSuravee Suthikulpanit 2008ad8694baSJoerg Roedel static int __init iommu_init_pci(struct amd_iommu *iommu) 2009ad8694baSJoerg Roedel { 2010ad8694baSJoerg Roedel int cap_ptr = iommu->cap_ptr; 2011ad8694baSJoerg Roedel int ret; 2012ad8694baSJoerg Roedel 2013e5670e18SSuravee Suthikulpanit iommu->dev = pci_get_domain_bus_and_slot(iommu->pci_seg->id, 2014e5670e18SSuravee Suthikulpanit PCI_BUS_NUM(iommu->devid), 2015ad8694baSJoerg Roedel iommu->devid & 0xff); 2016ad8694baSJoerg Roedel if (!iommu->dev) 2017ad8694baSJoerg Roedel return -ENODEV; 2018ad8694baSJoerg Roedel 2019ad8694baSJoerg Roedel /* Prevent binding other PCI device drivers to IOMMU devices */ 2020ad8694baSJoerg Roedel iommu->dev->match_driver = false; 2021ad8694baSJoerg Roedel 2022ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET, 2023ad8694baSJoerg Roedel &iommu->cap); 2024ad8694baSJoerg Roedel 2025ad8694baSJoerg Roedel if (!(iommu->cap & (1 << IOMMU_CAP_IOTLB))) 2026ad8694baSJoerg Roedel amd_iommu_iotlb_sup = false; 2027ad8694baSJoerg Roedel 2028a44092e3SSuravee Suthikulpanit late_iommu_features_init(iommu); 2029ad8694baSJoerg Roedel 2030ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT)) { 2031ad8694baSJoerg Roedel int glxval; 2032ad8694baSJoerg Roedel u32 max_pasid; 2033ad8694baSJoerg Roedel u64 pasmax; 2034ad8694baSJoerg Roedel 2035ad8694baSJoerg Roedel pasmax = iommu->features & FEATURE_PASID_MASK; 2036ad8694baSJoerg Roedel pasmax >>= FEATURE_PASID_SHIFT; 2037ad8694baSJoerg Roedel max_pasid = (1 << (pasmax + 1)) - 1; 2038ad8694baSJoerg Roedel 2039ad8694baSJoerg Roedel amd_iommu_max_pasid = min(amd_iommu_max_pasid, max_pasid); 2040ad8694baSJoerg Roedel 2041ad8694baSJoerg Roedel BUG_ON(amd_iommu_max_pasid & ~PASID_MASK); 2042ad8694baSJoerg Roedel 2043ad8694baSJoerg Roedel glxval = iommu->features & FEATURE_GLXVAL_MASK; 2044ad8694baSJoerg Roedel glxval >>= FEATURE_GLXVAL_SHIFT; 2045ad8694baSJoerg Roedel 2046ad8694baSJoerg Roedel if (amd_iommu_max_glx_val == -1) 2047ad8694baSJoerg Roedel amd_iommu_max_glx_val = glxval; 2048ad8694baSJoerg Roedel else 2049ad8694baSJoerg Roedel amd_iommu_max_glx_val = min(amd_iommu_max_glx_val, glxval); 2050ad8694baSJoerg Roedel } 2051ad8694baSJoerg Roedel 2052ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT) && 2053ad8694baSJoerg Roedel iommu_feature(iommu, FEATURE_PPR)) { 2054ad8694baSJoerg Roedel iommu->is_iommu_v2 = true; 2055ad8694baSJoerg Roedel amd_iommu_v2_present = true; 2056ad8694baSJoerg Roedel } 2057ad8694baSJoerg Roedel 2058ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_PPR) && alloc_ppr_log(iommu)) 2059ad8694baSJoerg Roedel return -ENOMEM; 2060ad8694baSJoerg Roedel 20616664340cSNadav Amit if (iommu->cap & (1UL << IOMMU_CAP_NPCACHE)) { 206247a70beaSJoerg Roedel pr_info("Using strict mode due to virtualization\n"); 206347a70beaSJoerg Roedel iommu_set_dma_strict(); 2064ad8694baSJoerg Roedel amd_iommu_np_cache = true; 20656664340cSNadav Amit } 2066ad8694baSJoerg Roedel 2067ad8694baSJoerg Roedel init_iommu_perf_ctr(iommu); 2068ad8694baSJoerg Roedel 2069643feb00SSuravee Suthikulpanit if (amd_iommu_pgtable == AMD_IOMMU_V2) { 2070643feb00SSuravee Suthikulpanit if (!iommu_feature(iommu, FEATURE_GIOSUP) || 2071643feb00SSuravee Suthikulpanit !iommu_feature(iommu, FEATURE_GT)) { 2072643feb00SSuravee Suthikulpanit pr_warn("Cannot enable v2 page table for DMA-API. Fallback to v1.\n"); 2073643feb00SSuravee Suthikulpanit amd_iommu_pgtable = AMD_IOMMU_V1; 2074643feb00SSuravee Suthikulpanit } else if (iommu_default_passthrough()) { 2075643feb00SSuravee Suthikulpanit pr_warn("V2 page table doesn't support passthrough mode. Fallback to v1.\n"); 2076643feb00SSuravee Suthikulpanit amd_iommu_pgtable = AMD_IOMMU_V1; 2077643feb00SSuravee Suthikulpanit } 2078643feb00SSuravee Suthikulpanit } 2079643feb00SSuravee Suthikulpanit 2080ad8694baSJoerg Roedel if (is_rd890_iommu(iommu->dev)) { 2081ad8694baSJoerg Roedel int i, j; 2082ad8694baSJoerg Roedel 2083ad8694baSJoerg Roedel iommu->root_pdev = 2084e5670e18SSuravee Suthikulpanit pci_get_domain_bus_and_slot(iommu->pci_seg->id, 2085e5670e18SSuravee Suthikulpanit iommu->dev->bus->number, 2086ad8694baSJoerg Roedel PCI_DEVFN(0, 0)); 2087ad8694baSJoerg Roedel 2088ad8694baSJoerg Roedel /* 2089ad8694baSJoerg Roedel * Some rd890 systems may not be fully reconfigured by the 2090ad8694baSJoerg Roedel * BIOS, so it's necessary for us to store this information so 2091ad8694baSJoerg Roedel * it can be reprogrammed on resume 2092ad8694baSJoerg Roedel */ 2093ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 4, 2094ad8694baSJoerg Roedel &iommu->stored_addr_lo); 2095ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 8, 2096ad8694baSJoerg Roedel &iommu->stored_addr_hi); 2097ad8694baSJoerg Roedel 2098ad8694baSJoerg Roedel /* Low bit locks writes to configuration space */ 2099ad8694baSJoerg Roedel iommu->stored_addr_lo &= ~1; 2100ad8694baSJoerg Roedel 2101ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 2102ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 2103ad8694baSJoerg Roedel iommu->stored_l1[i][j] = iommu_read_l1(iommu, i, j); 2104ad8694baSJoerg Roedel 2105ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 2106ad8694baSJoerg Roedel iommu->stored_l2[i] = iommu_read_l2(iommu, i); 2107ad8694baSJoerg Roedel } 2108ad8694baSJoerg Roedel 2109ad8694baSJoerg Roedel amd_iommu_erratum_746_workaround(iommu); 2110ad8694baSJoerg Roedel amd_iommu_ats_write_check_workaround(iommu); 2111ad8694baSJoerg Roedel 211283874d51SBo Liu ret = iommu_device_sysfs_add(&iommu->iommu, &iommu->dev->dev, 2113ad8694baSJoerg Roedel amd_iommu_groups, "ivhd%d", iommu->index); 211483874d51SBo Liu if (ret) 211583874d51SBo Liu return ret; 211683874d51SBo Liu 21172d471b20SRobin Murphy iommu_device_register(&iommu->iommu, &amd_iommu_ops, NULL); 2118ad8694baSJoerg Roedel 2119ad8694baSJoerg Roedel return pci_enable_device(iommu->dev); 2120ad8694baSJoerg Roedel } 2121ad8694baSJoerg Roedel 2122ad8694baSJoerg Roedel static void print_iommu_info(void) 2123ad8694baSJoerg Roedel { 2124ad8694baSJoerg Roedel static const char * const feat_str[] = { 2125ad8694baSJoerg Roedel "PreF", "PPR", "X2APIC", "NX", "GT", "[5]", 2126ad8694baSJoerg Roedel "IA", "GA", "HE", "PC" 2127ad8694baSJoerg Roedel }; 2128ad8694baSJoerg Roedel struct amd_iommu *iommu; 2129ad8694baSJoerg Roedel 2130ad8694baSJoerg Roedel for_each_iommu(iommu) { 2131ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 2132ad8694baSJoerg Roedel int i; 2133ad8694baSJoerg Roedel 21343703c839STom Rix pci_info(pdev, "Found IOMMU cap 0x%x\n", iommu->cap_ptr); 2135ad8694baSJoerg Roedel 2136ad8694baSJoerg Roedel if (iommu->cap & (1 << IOMMU_CAP_EFR)) { 21371e98a35dSSuravee Suthikulpanit pr_info("Extended features (%#llx, %#llx):", iommu->features, iommu->features2); 21384b21a503SAlexander Monakov 2139ad8694baSJoerg Roedel for (i = 0; i < ARRAY_SIZE(feat_str); ++i) { 2140ad8694baSJoerg Roedel if (iommu_feature(iommu, (1ULL << i))) 2141ad8694baSJoerg Roedel pr_cont(" %s", feat_str[i]); 2142ad8694baSJoerg Roedel } 2143ad8694baSJoerg Roedel 2144ad8694baSJoerg Roedel if (iommu->features & FEATURE_GAM_VAPIC) 2145ad8694baSJoerg Roedel pr_cont(" GA_vAPIC"); 2146ad8694baSJoerg Roedel 214702c6f31dSSuravee Suthikulpanit if (iommu->features & FEATURE_SNP) 214802c6f31dSSuravee Suthikulpanit pr_cont(" SNP"); 214902c6f31dSSuravee Suthikulpanit 2150ad8694baSJoerg Roedel pr_cont("\n"); 2151ad8694baSJoerg Roedel } 2152ad8694baSJoerg Roedel } 2153ad8694baSJoerg Roedel if (irq_remapping_enabled) { 2154ad8694baSJoerg Roedel pr_info("Interrupt remapping enabled\n"); 2155ad8694baSJoerg Roedel if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 2156ad8694baSJoerg Roedel pr_info("X2APIC enabled\n"); 2157ad8694baSJoerg Roedel } 2158643feb00SSuravee Suthikulpanit if (amd_iommu_pgtable == AMD_IOMMU_V2) 2159643feb00SSuravee Suthikulpanit pr_info("V2 page table enabled\n"); 2160ad8694baSJoerg Roedel } 2161ad8694baSJoerg Roedel 2162ad8694baSJoerg Roedel static int __init amd_iommu_init_pci(void) 2163ad8694baSJoerg Roedel { 2164ad8694baSJoerg Roedel struct amd_iommu *iommu; 21651ab5a153SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2166f8993dc6SAdrian Huang int ret; 2167ad8694baSJoerg Roedel 2168ad8694baSJoerg Roedel for_each_iommu(iommu) { 2169ad8694baSJoerg Roedel ret = iommu_init_pci(iommu); 217006687a03SSuravee Suthikulpanit if (ret) { 217106687a03SSuravee Suthikulpanit pr_err("IOMMU%d: Failed to initialize IOMMU Hardware (error=%d)!\n", 217206687a03SSuravee Suthikulpanit iommu->index, ret); 217306687a03SSuravee Suthikulpanit goto out; 217406687a03SSuravee Suthikulpanit } 217554ce12e0SSuravee Suthikulpanit /* Need to setup range after PCI init */ 217654ce12e0SSuravee Suthikulpanit iommu_set_cwwb_range(iommu); 2177ad8694baSJoerg Roedel } 2178ad8694baSJoerg Roedel 2179ad8694baSJoerg Roedel /* 2180ad8694baSJoerg Roedel * Order is important here to make sure any unity map requirements are 2181ad8694baSJoerg Roedel * fulfilled. The unity mappings are created and written to the device 218231ee890aSRobin Murphy * table during the iommu_init_pci() call. 2183ad8694baSJoerg Roedel * 2184ad8694baSJoerg Roedel * After that we call init_device_table_dma() to make sure any 2185ad8694baSJoerg Roedel * uninitialized DTE will block DMA, and in the end we flush the caches 2186ad8694baSJoerg Roedel * of all IOMMUs to make sure the changes to the device table are 2187ad8694baSJoerg Roedel * active. 2188ad8694baSJoerg Roedel */ 21891ab5a153SSuravee Suthikulpanit for_each_pci_segment(pci_seg) 21901ab5a153SSuravee Suthikulpanit init_device_table_dma(pci_seg); 2191ad8694baSJoerg Roedel 2192ad8694baSJoerg Roedel for_each_iommu(iommu) 2193ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2194ad8694baSJoerg Roedel 2195ad8694baSJoerg Roedel print_iommu_info(); 2196ad8694baSJoerg Roedel 219706687a03SSuravee Suthikulpanit out: 2198ad8694baSJoerg Roedel return ret; 2199ad8694baSJoerg Roedel } 2200ad8694baSJoerg Roedel 2201ad8694baSJoerg Roedel /**************************************************************************** 2202ad8694baSJoerg Roedel * 2203ad8694baSJoerg Roedel * The following functions initialize the MSI interrupts for all IOMMUs 2204ad8694baSJoerg Roedel * in the system. It's a bit challenging because there could be multiple 2205ad8694baSJoerg Roedel * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per 2206ad8694baSJoerg Roedel * pci_dev. 2207ad8694baSJoerg Roedel * 2208ad8694baSJoerg Roedel ****************************************************************************/ 2209ad8694baSJoerg Roedel 2210ad8694baSJoerg Roedel static int iommu_setup_msi(struct amd_iommu *iommu) 2211ad8694baSJoerg Roedel { 2212ad8694baSJoerg Roedel int r; 2213ad8694baSJoerg Roedel 2214ad8694baSJoerg Roedel r = pci_enable_msi(iommu->dev); 2215ad8694baSJoerg Roedel if (r) 2216ad8694baSJoerg Roedel return r; 2217ad8694baSJoerg Roedel 2218ad8694baSJoerg Roedel r = request_threaded_irq(iommu->dev->irq, 2219ad8694baSJoerg Roedel amd_iommu_int_handler, 2220ad8694baSJoerg Roedel amd_iommu_int_thread, 2221ad8694baSJoerg Roedel 0, "AMD-Vi", 2222ad8694baSJoerg Roedel iommu); 2223ad8694baSJoerg Roedel 2224ad8694baSJoerg Roedel if (r) { 2225ad8694baSJoerg Roedel pci_disable_msi(iommu->dev); 2226ad8694baSJoerg Roedel return r; 2227ad8694baSJoerg Roedel } 2228ad8694baSJoerg Roedel 2229ad8694baSJoerg Roedel return 0; 2230ad8694baSJoerg Roedel } 2231ad8694baSJoerg Roedel 2232b5c3786eSThomas Gleixner union intcapxt { 2233b5c3786eSThomas Gleixner u64 capxt; 22342fb6acf3SDavid Woodhouse struct { 2235b5c3786eSThomas Gleixner u64 reserved_0 : 2, 2236b5c3786eSThomas Gleixner dest_mode_logical : 1, 2237b5c3786eSThomas Gleixner reserved_1 : 5, 2238b5c3786eSThomas Gleixner destid_0_23 : 24, 2239b5c3786eSThomas Gleixner vector : 8, 2240b5c3786eSThomas Gleixner reserved_2 : 16, 2241b5c3786eSThomas Gleixner destid_24_31 : 8; 22422fb6acf3SDavid Woodhouse }; 2243b5c3786eSThomas Gleixner } __attribute__ ((packed)); 2244ad8694baSJoerg Roedel 2245ad8694baSJoerg Roedel 2246d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller; 2247d1adcfbbSDavid Woodhouse 2248d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_activate(struct irq_domain *domain, 2249d1adcfbbSDavid Woodhouse struct irq_data *irqd, bool reserve) 2250d1adcfbbSDavid Woodhouse { 2251ad8694baSJoerg Roedel return 0; 2252d1adcfbbSDavid Woodhouse } 2253ad8694baSJoerg Roedel 2254d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_deactivate(struct irq_domain *domain, 2255d1adcfbbSDavid Woodhouse struct irq_data *irqd) 2256d1adcfbbSDavid Woodhouse { 2257d1adcfbbSDavid Woodhouse } 2258d1adcfbbSDavid Woodhouse 2259d1adcfbbSDavid Woodhouse 2260d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_alloc(struct irq_domain *domain, unsigned int virq, 2261d1adcfbbSDavid Woodhouse unsigned int nr_irqs, void *arg) 2262d1adcfbbSDavid Woodhouse { 2263d1adcfbbSDavid Woodhouse struct irq_alloc_info *info = arg; 2264d1adcfbbSDavid Woodhouse int i, ret; 2265d1adcfbbSDavid Woodhouse 2266d1adcfbbSDavid Woodhouse if (!info || info->type != X86_IRQ_ALLOC_TYPE_AMDVI) 2267d1adcfbbSDavid Woodhouse return -EINVAL; 2268d1adcfbbSDavid Woodhouse 2269d1adcfbbSDavid Woodhouse ret = irq_domain_alloc_irqs_parent(domain, virq, nr_irqs, arg); 2270d1adcfbbSDavid Woodhouse if (ret < 0) 2271d1adcfbbSDavid Woodhouse return ret; 2272d1adcfbbSDavid Woodhouse 2273d1adcfbbSDavid Woodhouse for (i = virq; i < virq + nr_irqs; i++) { 2274d1adcfbbSDavid Woodhouse struct irq_data *irqd = irq_domain_get_irq_data(domain, i); 2275d1adcfbbSDavid Woodhouse 2276d1adcfbbSDavid Woodhouse irqd->chip = &intcapxt_controller; 2277d1adcfbbSDavid Woodhouse irqd->chip_data = info->data; 2278d1adcfbbSDavid Woodhouse __irq_set_handler(i, handle_edge_irq, 0, "edge"); 2279d1adcfbbSDavid Woodhouse } 2280d1adcfbbSDavid Woodhouse 2281d1adcfbbSDavid Woodhouse return ret; 2282d1adcfbbSDavid Woodhouse } 2283d1adcfbbSDavid Woodhouse 2284d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_free(struct irq_domain *domain, unsigned int virq, 2285d1adcfbbSDavid Woodhouse unsigned int nr_irqs) 2286d1adcfbbSDavid Woodhouse { 2287d1adcfbbSDavid Woodhouse irq_domain_free_irqs_top(domain, virq, nr_irqs); 2288d1adcfbbSDavid Woodhouse } 2289d1adcfbbSDavid Woodhouse 22904691f79dSMaxim Levitsky 22914691f79dSMaxim Levitsky static void intcapxt_unmask_irq(struct irq_data *irqd) 22924691f79dSMaxim Levitsky { 22934691f79dSMaxim Levitsky struct amd_iommu *iommu = irqd->chip_data; 22944691f79dSMaxim Levitsky struct irq_cfg *cfg = irqd_cfg(irqd); 22954691f79dSMaxim Levitsky union intcapxt xt; 22964691f79dSMaxim Levitsky 22974691f79dSMaxim Levitsky xt.capxt = 0ULL; 22984691f79dSMaxim Levitsky xt.dest_mode_logical = apic->dest_mode_logical; 22994691f79dSMaxim Levitsky xt.vector = cfg->vector; 23004691f79dSMaxim Levitsky xt.destid_0_23 = cfg->dest_apicid & GENMASK(23, 0); 23014691f79dSMaxim Levitsky xt.destid_24_31 = cfg->dest_apicid >> 24; 23024691f79dSMaxim Levitsky 23034691f79dSMaxim Levitsky /** 23044691f79dSMaxim Levitsky * Current IOMMU implementation uses the same IRQ for all 23054691f79dSMaxim Levitsky * 3 IOMMU interrupts. 23064691f79dSMaxim Levitsky */ 23074691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_EVT_OFFSET); 23084691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_PPR_OFFSET); 23094691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_GALOG_OFFSET); 23104691f79dSMaxim Levitsky } 23114691f79dSMaxim Levitsky 23124691f79dSMaxim Levitsky static void intcapxt_mask_irq(struct irq_data *irqd) 23134691f79dSMaxim Levitsky { 23144691f79dSMaxim Levitsky struct amd_iommu *iommu = irqd->chip_data; 23154691f79dSMaxim Levitsky 23164691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_EVT_OFFSET); 23174691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_PPR_OFFSET); 23184691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_GALOG_OFFSET); 23194691f79dSMaxim Levitsky } 23204691f79dSMaxim Levitsky 23214691f79dSMaxim Levitsky 2322d1adcfbbSDavid Woodhouse static int intcapxt_set_affinity(struct irq_data *irqd, 2323d1adcfbbSDavid Woodhouse const struct cpumask *mask, bool force) 2324d1adcfbbSDavid Woodhouse { 2325d1adcfbbSDavid Woodhouse struct irq_data *parent = irqd->parent_data; 2326d1adcfbbSDavid Woodhouse int ret; 2327d1adcfbbSDavid Woodhouse 2328d1adcfbbSDavid Woodhouse ret = parent->chip->irq_set_affinity(parent, mask, force); 2329d1adcfbbSDavid Woodhouse if (ret < 0 || ret == IRQ_SET_MASK_OK_DONE) 2330d1adcfbbSDavid Woodhouse return ret; 23314691f79dSMaxim Levitsky return 0; 2332d1adcfbbSDavid Woodhouse } 2333d1adcfbbSDavid Woodhouse 23341980105eSMaxim Levitsky static int intcapxt_set_wake(struct irq_data *irqd, unsigned int on) 23351980105eSMaxim Levitsky { 23361980105eSMaxim Levitsky return on ? -EOPNOTSUPP : 0; 23371980105eSMaxim Levitsky } 23381980105eSMaxim Levitsky 2339d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller = { 2340d1adcfbbSDavid Woodhouse .name = "IOMMU-MSI", 2341d1adcfbbSDavid Woodhouse .irq_unmask = intcapxt_unmask_irq, 2342d1adcfbbSDavid Woodhouse .irq_mask = intcapxt_mask_irq, 2343d1adcfbbSDavid Woodhouse .irq_ack = irq_chip_ack_parent, 2344d1adcfbbSDavid Woodhouse .irq_retrigger = irq_chip_retrigger_hierarchy, 2345d1adcfbbSDavid Woodhouse .irq_set_affinity = intcapxt_set_affinity, 23461980105eSMaxim Levitsky .irq_set_wake = intcapxt_set_wake, 23471980105eSMaxim Levitsky .flags = IRQCHIP_MASK_ON_SUSPEND, 2348d1adcfbbSDavid Woodhouse }; 2349d1adcfbbSDavid Woodhouse 2350d1adcfbbSDavid Woodhouse static const struct irq_domain_ops intcapxt_domain_ops = { 2351d1adcfbbSDavid Woodhouse .alloc = intcapxt_irqdomain_alloc, 2352d1adcfbbSDavid Woodhouse .free = intcapxt_irqdomain_free, 2353d1adcfbbSDavid Woodhouse .activate = intcapxt_irqdomain_activate, 2354d1adcfbbSDavid Woodhouse .deactivate = intcapxt_irqdomain_deactivate, 2355d1adcfbbSDavid Woodhouse }; 2356d1adcfbbSDavid Woodhouse 2357d1adcfbbSDavid Woodhouse 2358d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_irqdomain; 2359d1adcfbbSDavid Woodhouse 2360d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_get_irqdomain(void) 2361d1adcfbbSDavid Woodhouse { 2362d1adcfbbSDavid Woodhouse struct fwnode_handle *fn; 2363d1adcfbbSDavid Woodhouse 2364d1adcfbbSDavid Woodhouse /* No need for locking here (yet) as the init is single-threaded */ 2365d1adcfbbSDavid Woodhouse if (iommu_irqdomain) 2366d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2367d1adcfbbSDavid Woodhouse 2368d1adcfbbSDavid Woodhouse fn = irq_domain_alloc_named_fwnode("AMD-Vi-MSI"); 2369d1adcfbbSDavid Woodhouse if (!fn) 2370d1adcfbbSDavid Woodhouse return NULL; 2371d1adcfbbSDavid Woodhouse 2372d1adcfbbSDavid Woodhouse iommu_irqdomain = irq_domain_create_hierarchy(x86_vector_domain, 0, 0, 2373d1adcfbbSDavid Woodhouse fn, &intcapxt_domain_ops, 2374d1adcfbbSDavid Woodhouse NULL); 2375d1adcfbbSDavid Woodhouse if (!iommu_irqdomain) 2376d1adcfbbSDavid Woodhouse irq_domain_free_fwnode(fn); 2377d1adcfbbSDavid Woodhouse 2378d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2379d1adcfbbSDavid Woodhouse } 2380d1adcfbbSDavid Woodhouse 2381d1adcfbbSDavid Woodhouse static int iommu_setup_intcapxt(struct amd_iommu *iommu) 2382d1adcfbbSDavid Woodhouse { 2383d1adcfbbSDavid Woodhouse struct irq_domain *domain; 2384d1adcfbbSDavid Woodhouse struct irq_alloc_info info; 2385d1adcfbbSDavid Woodhouse int irq, ret; 2386d1adcfbbSDavid Woodhouse 2387d1adcfbbSDavid Woodhouse domain = iommu_get_irqdomain(); 2388d1adcfbbSDavid Woodhouse if (!domain) 2389d1adcfbbSDavid Woodhouse return -ENXIO; 2390d1adcfbbSDavid Woodhouse 2391d1adcfbbSDavid Woodhouse init_irq_alloc_info(&info, NULL); 2392d1adcfbbSDavid Woodhouse info.type = X86_IRQ_ALLOC_TYPE_AMDVI; 2393d1adcfbbSDavid Woodhouse info.data = iommu; 2394d1adcfbbSDavid Woodhouse 2395d1adcfbbSDavid Woodhouse irq = irq_domain_alloc_irqs(domain, 1, NUMA_NO_NODE, &info); 2396d1adcfbbSDavid Woodhouse if (irq < 0) { 2397d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2398d1adcfbbSDavid Woodhouse return irq; 2399d1adcfbbSDavid Woodhouse } 2400d1adcfbbSDavid Woodhouse 2401d1adcfbbSDavid Woodhouse ret = request_threaded_irq(irq, amd_iommu_int_handler, 2402d1adcfbbSDavid Woodhouse amd_iommu_int_thread, 0, "AMD-Vi", iommu); 2403ad8694baSJoerg Roedel if (ret) { 2404d1adcfbbSDavid Woodhouse irq_domain_free_irqs(irq, 1); 2405d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2406ad8694baSJoerg Roedel return ret; 2407ad8694baSJoerg Roedel } 2408ad8694baSJoerg Roedel 2409d1adcfbbSDavid Woodhouse return 0; 2410ad8694baSJoerg Roedel } 2411ad8694baSJoerg Roedel 2412d1adcfbbSDavid Woodhouse static int iommu_init_irq(struct amd_iommu *iommu) 2413ad8694baSJoerg Roedel { 2414ad8694baSJoerg Roedel int ret; 2415ad8694baSJoerg Roedel 2416ad8694baSJoerg Roedel if (iommu->int_enabled) 2417ad8694baSJoerg Roedel goto enable_faults; 2418ad8694baSJoerg Roedel 2419d1adcfbbSDavid Woodhouse if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 2420d1adcfbbSDavid Woodhouse ret = iommu_setup_intcapxt(iommu); 2421d1adcfbbSDavid Woodhouse else if (iommu->dev->msi_cap) 2422ad8694baSJoerg Roedel ret = iommu_setup_msi(iommu); 2423ad8694baSJoerg Roedel else 2424ad8694baSJoerg Roedel ret = -ENODEV; 2425ad8694baSJoerg Roedel 2426ad8694baSJoerg Roedel if (ret) 2427ad8694baSJoerg Roedel return ret; 2428ad8694baSJoerg Roedel 242912bc4570SDavid Woodhouse iommu->int_enabled = true; 2430ad8694baSJoerg Roedel enable_faults: 243101b297a4SMaxim Levitsky 243201b297a4SMaxim Levitsky if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 243301b297a4SMaxim Levitsky iommu_feature_enable(iommu, CONTROL_INTCAPXT_EN); 243401b297a4SMaxim Levitsky 2435ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_INT_EN); 2436ad8694baSJoerg Roedel 2437ad8694baSJoerg Roedel if (iommu->ppr_log != NULL) 2438ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRINT_EN); 2439ad8694baSJoerg Roedel return 0; 2440ad8694baSJoerg Roedel } 2441ad8694baSJoerg Roedel 2442ad8694baSJoerg Roedel /**************************************************************************** 2443ad8694baSJoerg Roedel * 2444ad8694baSJoerg Roedel * The next functions belong to the third pass of parsing the ACPI 2445ad8694baSJoerg Roedel * table. In this last pass the memory mapping requirements are 2446ad8694baSJoerg Roedel * gathered (like exclusion and unity mapping ranges). 2447ad8694baSJoerg Roedel * 2448ad8694baSJoerg Roedel ****************************************************************************/ 2449ad8694baSJoerg Roedel 2450ad8694baSJoerg Roedel static void __init free_unity_maps(void) 2451ad8694baSJoerg Roedel { 2452ad8694baSJoerg Roedel struct unity_map_entry *entry, *next; 2453b618ae62SVasant Hegde struct amd_iommu_pci_seg *p, *pci_seg; 2454ad8694baSJoerg Roedel 2455b618ae62SVasant Hegde for_each_pci_segment_safe(pci_seg, p) { 2456b618ae62SVasant Hegde list_for_each_entry_safe(entry, next, &pci_seg->unity_map, list) { 2457ad8694baSJoerg Roedel list_del(&entry->list); 2458ad8694baSJoerg Roedel kfree(entry); 2459ad8694baSJoerg Roedel } 2460ad8694baSJoerg Roedel } 2461b618ae62SVasant Hegde } 2462ad8694baSJoerg Roedel 2463ad8694baSJoerg Roedel /* called for unity map ACPI definition */ 246430795900SVasant Hegde static int __init init_unity_map_range(struct ivmd_header *m, 246530795900SVasant Hegde struct acpi_table_header *ivrs_base) 2466ad8694baSJoerg Roedel { 2467ad8694baSJoerg Roedel struct unity_map_entry *e = NULL; 2468b618ae62SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 2469ad8694baSJoerg Roedel char *s; 2470ad8694baSJoerg Roedel 247130795900SVasant Hegde pci_seg = get_pci_segment(m->pci_seg, ivrs_base); 2472b618ae62SVasant Hegde if (pci_seg == NULL) 2473b618ae62SVasant Hegde return -ENOMEM; 2474b618ae62SVasant Hegde 2475ad8694baSJoerg Roedel e = kzalloc(sizeof(*e), GFP_KERNEL); 2476ad8694baSJoerg Roedel if (e == NULL) 2477ad8694baSJoerg Roedel return -ENOMEM; 2478ad8694baSJoerg Roedel 2479ad8694baSJoerg Roedel switch (m->type) { 2480ad8694baSJoerg Roedel default: 2481ad8694baSJoerg Roedel kfree(e); 2482ad8694baSJoerg Roedel return 0; 2483ad8694baSJoerg Roedel case ACPI_IVMD_TYPE: 2484ad8694baSJoerg Roedel s = "IVMD_TYPEi\t\t\t"; 2485ad8694baSJoerg Roedel e->devid_start = e->devid_end = m->devid; 2486ad8694baSJoerg Roedel break; 2487ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_ALL: 2488ad8694baSJoerg Roedel s = "IVMD_TYPE_ALL\t\t"; 2489ad8694baSJoerg Roedel e->devid_start = 0; 2490401360ecSSuravee Suthikulpanit e->devid_end = pci_seg->last_bdf; 2491ad8694baSJoerg Roedel break; 2492ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_RANGE: 2493ad8694baSJoerg Roedel s = "IVMD_TYPE_RANGE\t\t"; 2494ad8694baSJoerg Roedel e->devid_start = m->devid; 2495ad8694baSJoerg Roedel e->devid_end = m->aux; 2496ad8694baSJoerg Roedel break; 2497ad8694baSJoerg Roedel } 2498ad8694baSJoerg Roedel e->address_start = PAGE_ALIGN(m->range_start); 2499ad8694baSJoerg Roedel e->address_end = e->address_start + PAGE_ALIGN(m->range_length); 2500ad8694baSJoerg Roedel e->prot = m->flags >> 1; 2501ad8694baSJoerg Roedel 25020bbe4cedSAdrian Huang /* 25030bbe4cedSAdrian Huang * Treat per-device exclusion ranges as r/w unity-mapped regions 25040bbe4cedSAdrian Huang * since some buggy BIOSes might lead to the overwritten exclusion 25050bbe4cedSAdrian Huang * range (exclusion_start and exclusion_length members). This 25060bbe4cedSAdrian Huang * happens when there are multiple exclusion ranges (IVMD entries) 25070bbe4cedSAdrian Huang * defined in ACPI table. 25080bbe4cedSAdrian Huang */ 25090bbe4cedSAdrian Huang if (m->flags & IVMD_FLAG_EXCL_RANGE) 25100bbe4cedSAdrian Huang e->prot = (IVMD_FLAG_IW | IVMD_FLAG_IR) >> 1; 25110bbe4cedSAdrian Huang 2512b618ae62SVasant Hegde DUMP_printk("%s devid_start: %04x:%02x:%02x.%x devid_end: " 2513b618ae62SVasant Hegde "%04x:%02x:%02x.%x range_start: %016llx range_end: %016llx" 2514b618ae62SVasant Hegde " flags: %x\n", s, m->pci_seg, 2515ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid_start), PCI_SLOT(e->devid_start), 2516b618ae62SVasant Hegde PCI_FUNC(e->devid_start), m->pci_seg, 2517b618ae62SVasant Hegde PCI_BUS_NUM(e->devid_end), 2518ad8694baSJoerg Roedel PCI_SLOT(e->devid_end), PCI_FUNC(e->devid_end), 2519ad8694baSJoerg Roedel e->address_start, e->address_end, m->flags); 2520ad8694baSJoerg Roedel 2521b618ae62SVasant Hegde list_add_tail(&e->list, &pci_seg->unity_map); 2522ad8694baSJoerg Roedel 2523ad8694baSJoerg Roedel return 0; 2524ad8694baSJoerg Roedel } 2525ad8694baSJoerg Roedel 2526ad8694baSJoerg Roedel /* iterates over all memory definitions we find in the ACPI table */ 2527ad8694baSJoerg Roedel static int __init init_memory_definitions(struct acpi_table_header *table) 2528ad8694baSJoerg Roedel { 2529ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 2530ad8694baSJoerg Roedel struct ivmd_header *m; 2531ad8694baSJoerg Roedel 2532ad8694baSJoerg Roedel end += table->length; 2533ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 2534ad8694baSJoerg Roedel 2535ad8694baSJoerg Roedel while (p < end) { 2536ad8694baSJoerg Roedel m = (struct ivmd_header *)p; 2537ad8694baSJoerg Roedel if (m->flags & (IVMD_FLAG_UNITY_MAP | IVMD_FLAG_EXCL_RANGE)) 253830795900SVasant Hegde init_unity_map_range(m, table); 2539ad8694baSJoerg Roedel 2540ad8694baSJoerg Roedel p += m->length; 2541ad8694baSJoerg Roedel } 2542ad8694baSJoerg Roedel 2543ad8694baSJoerg Roedel return 0; 2544ad8694baSJoerg Roedel } 2545ad8694baSJoerg Roedel 2546ad8694baSJoerg Roedel /* 2547ad8694baSJoerg Roedel * Init the device table to not allow DMA access for devices 2548ad8694baSJoerg Roedel */ 25491ab5a153SSuravee Suthikulpanit static void init_device_table_dma(struct amd_iommu_pci_seg *pci_seg) 2550ad8694baSJoerg Roedel { 2551ad8694baSJoerg Roedel u32 devid; 25521ab5a153SSuravee Suthikulpanit struct dev_table_entry *dev_table = pci_seg->dev_table; 25531ab5a153SSuravee Suthikulpanit 25541ab5a153SSuravee Suthikulpanit if (dev_table == NULL) 25551ab5a153SSuravee Suthikulpanit return; 2556ad8694baSJoerg Roedel 2557401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) { 255856fb7951SSuravee Suthikulpanit __set_dev_entry_bit(dev_table, devid, DEV_ENTRY_VALID); 2559b9f0043eSSuravee Suthikulpanit if (!amd_iommu_snp_en) 256056fb7951SSuravee Suthikulpanit __set_dev_entry_bit(dev_table, devid, DEV_ENTRY_TRANSLATION); 2561ad8694baSJoerg Roedel } 2562ad8694baSJoerg Roedel } 2563ad8694baSJoerg Roedel 25641ab5a153SSuravee Suthikulpanit static void __init uninit_device_table_dma(struct amd_iommu_pci_seg *pci_seg) 2565ad8694baSJoerg Roedel { 2566ad8694baSJoerg Roedel u32 devid; 25671ab5a153SSuravee Suthikulpanit struct dev_table_entry *dev_table = pci_seg->dev_table; 25681ab5a153SSuravee Suthikulpanit 25691ab5a153SSuravee Suthikulpanit if (dev_table == NULL) 25701ab5a153SSuravee Suthikulpanit return; 2571ad8694baSJoerg Roedel 2572401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) { 25731ab5a153SSuravee Suthikulpanit dev_table[devid].data[0] = 0ULL; 25741ab5a153SSuravee Suthikulpanit dev_table[devid].data[1] = 0ULL; 2575ad8694baSJoerg Roedel } 2576ad8694baSJoerg Roedel } 2577ad8694baSJoerg Roedel 2578ad8694baSJoerg Roedel static void init_device_table(void) 2579ad8694baSJoerg Roedel { 258056fb7951SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2581ad8694baSJoerg Roedel u32 devid; 2582ad8694baSJoerg Roedel 2583ad8694baSJoerg Roedel if (!amd_iommu_irq_remap) 2584ad8694baSJoerg Roedel return; 2585ad8694baSJoerg Roedel 258656fb7951SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2587401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) 258856fb7951SSuravee Suthikulpanit __set_dev_entry_bit(pci_seg->dev_table, 258956fb7951SSuravee Suthikulpanit devid, DEV_ENTRY_IRQ_TBL_EN); 259056fb7951SSuravee Suthikulpanit } 2591ad8694baSJoerg Roedel } 2592ad8694baSJoerg Roedel 2593ad8694baSJoerg Roedel static void iommu_init_flags(struct amd_iommu *iommu) 2594ad8694baSJoerg Roedel { 2595ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_HT_TUN_EN_MASK ? 2596ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) : 2597ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_HT_TUN_EN); 2598ad8694baSJoerg Roedel 2599ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_PASSPW_EN_MASK ? 2600ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PASSPW_EN) : 2601ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_PASSPW_EN); 2602ad8694baSJoerg Roedel 2603ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_RESPASSPW_EN_MASK ? 2604ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) : 2605ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN); 2606ad8694baSJoerg Roedel 2607ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_ISOC_EN_MASK ? 2608ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_ISOC_EN) : 2609ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_ISOC_EN); 2610ad8694baSJoerg Roedel 2611ad8694baSJoerg Roedel /* 2612ad8694baSJoerg Roedel * make IOMMU memory accesses cache coherent 2613ad8694baSJoerg Roedel */ 2614ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_COHERENT_EN); 2615ad8694baSJoerg Roedel 2616ad8694baSJoerg Roedel /* Set IOTLB invalidation timeout to 1s */ 2617ad8694baSJoerg Roedel iommu_set_inv_tlb_timeout(iommu, CTRL_INV_TO_1S); 2618ad8694baSJoerg Roedel } 2619ad8694baSJoerg Roedel 2620ad8694baSJoerg Roedel static void iommu_apply_resume_quirks(struct amd_iommu *iommu) 2621ad8694baSJoerg Roedel { 2622ad8694baSJoerg Roedel int i, j; 2623ad8694baSJoerg Roedel u32 ioc_feature_control; 2624ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->root_pdev; 2625ad8694baSJoerg Roedel 2626ad8694baSJoerg Roedel /* RD890 BIOSes may not have completely reconfigured the iommu */ 2627ad8694baSJoerg Roedel if (!is_rd890_iommu(iommu->dev) || !pdev) 2628ad8694baSJoerg Roedel return; 2629ad8694baSJoerg Roedel 2630ad8694baSJoerg Roedel /* 2631ad8694baSJoerg Roedel * First, we need to ensure that the iommu is enabled. This is 2632ad8694baSJoerg Roedel * controlled by a register in the northbridge 2633ad8694baSJoerg Roedel */ 2634ad8694baSJoerg Roedel 2635ad8694baSJoerg Roedel /* Select Northbridge indirect register 0x75 and enable writing */ 2636ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x60, 0x75 | (1 << 7)); 2637ad8694baSJoerg Roedel pci_read_config_dword(pdev, 0x64, &ioc_feature_control); 2638ad8694baSJoerg Roedel 2639ad8694baSJoerg Roedel /* Enable the iommu */ 2640ad8694baSJoerg Roedel if (!(ioc_feature_control & 0x1)) 2641ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x64, ioc_feature_control | 1); 2642ad8694baSJoerg Roedel 2643ad8694baSJoerg Roedel /* Restore the iommu BAR */ 2644ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2645ad8694baSJoerg Roedel iommu->stored_addr_lo); 2646ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 8, 2647ad8694baSJoerg Roedel iommu->stored_addr_hi); 2648ad8694baSJoerg Roedel 2649ad8694baSJoerg Roedel /* Restore the l1 indirect regs for each of the 6 l1s */ 2650ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 2651ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 2652ad8694baSJoerg Roedel iommu_write_l1(iommu, i, j, iommu->stored_l1[i][j]); 2653ad8694baSJoerg Roedel 2654ad8694baSJoerg Roedel /* Restore the l2 indirect regs */ 2655ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 2656ad8694baSJoerg Roedel iommu_write_l2(iommu, i, iommu->stored_l2[i]); 2657ad8694baSJoerg Roedel 2658ad8694baSJoerg Roedel /* Lock PCI setup registers */ 2659ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2660ad8694baSJoerg Roedel iommu->stored_addr_lo | 1); 2661ad8694baSJoerg Roedel } 2662ad8694baSJoerg Roedel 2663ad8694baSJoerg Roedel static void iommu_enable_ga(struct amd_iommu *iommu) 2664ad8694baSJoerg Roedel { 2665ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2666ad8694baSJoerg Roedel switch (amd_iommu_guest_ir) { 2667ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_VAPIC: 2668ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_LEGACY_GA: 2669ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GA_EN); 2670ad8694baSJoerg Roedel iommu->irte_ops = &irte_128_ops; 2671ad8694baSJoerg Roedel break; 2672ad8694baSJoerg Roedel default: 2673ad8694baSJoerg Roedel iommu->irte_ops = &irte_32_ops; 2674ad8694baSJoerg Roedel break; 2675ad8694baSJoerg Roedel } 2676ad8694baSJoerg Roedel #endif 2677ad8694baSJoerg Roedel } 2678ad8694baSJoerg Roedel 2679ad8694baSJoerg Roedel static void early_enable_iommu(struct amd_iommu *iommu) 2680ad8694baSJoerg Roedel { 2681ad8694baSJoerg Roedel iommu_disable(iommu); 2682ad8694baSJoerg Roedel iommu_init_flags(iommu); 2683ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2684ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2685ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2686ad8694baSJoerg Roedel iommu_set_exclusion_range(iommu); 2687ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2688ad8694baSJoerg Roedel iommu_enable_xt(iommu); 2689ad8694baSJoerg Roedel iommu_enable(iommu); 2690ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2691ad8694baSJoerg Roedel } 2692ad8694baSJoerg Roedel 2693ad8694baSJoerg Roedel /* 2694ad8694baSJoerg Roedel * This function finally enables all IOMMUs found in the system after 2695ad8694baSJoerg Roedel * they have been initialized. 2696ad8694baSJoerg Roedel * 2697ad8694baSJoerg Roedel * Or if in kdump kernel and IOMMUs are all pre-enabled, try to copy 2698ad8694baSJoerg Roedel * the old content of device table entries. Not this case or copy failed, 2699ad8694baSJoerg Roedel * just continue as normal kernel does. 2700ad8694baSJoerg Roedel */ 2701ad8694baSJoerg Roedel static void early_enable_iommus(void) 2702ad8694baSJoerg Roedel { 2703ad8694baSJoerg Roedel struct amd_iommu *iommu; 2704eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2705ad8694baSJoerg Roedel 2706ad8694baSJoerg Roedel if (!copy_device_table()) { 2707ad8694baSJoerg Roedel /* 2708ad8694baSJoerg Roedel * If come here because of failure in copying device table from old 2709ad8694baSJoerg Roedel * kernel with all IOMMUs enabled, print error message and try to 2710ad8694baSJoerg Roedel * free allocated old_dev_tbl_cpy. 2711ad8694baSJoerg Roedel */ 2712ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 2713ad8694baSJoerg Roedel pr_err("Failed to copy DEV table from previous kernel.\n"); 2714eb21ef02SSuravee Suthikulpanit 2715eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2716eb21ef02SSuravee Suthikulpanit if (pci_seg->old_dev_tbl_cpy != NULL) { 2717eb21ef02SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->old_dev_tbl_cpy, 2718b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 2719eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy = NULL; 2720eb21ef02SSuravee Suthikulpanit } 2721eb21ef02SSuravee Suthikulpanit } 2722ad8694baSJoerg Roedel 2723ad8694baSJoerg Roedel for_each_iommu(iommu) { 2724ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 2725ad8694baSJoerg Roedel early_enable_iommu(iommu); 2726ad8694baSJoerg Roedel } 2727ad8694baSJoerg Roedel } else { 2728ad8694baSJoerg Roedel pr_info("Copied DEV table from previous kernel.\n"); 2729eb21ef02SSuravee Suthikulpanit 2730eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2731eb21ef02SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->dev_table, 2732b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 2733eb21ef02SSuravee Suthikulpanit pci_seg->dev_table = pci_seg->old_dev_tbl_cpy; 2734eb21ef02SSuravee Suthikulpanit } 2735eb21ef02SSuravee Suthikulpanit 2736ad8694baSJoerg Roedel for_each_iommu(iommu) { 2737ad8694baSJoerg Roedel iommu_disable_command_buffer(iommu); 2738ad8694baSJoerg Roedel iommu_disable_event_buffer(iommu); 2739ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2740ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2741ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2742ad8694baSJoerg Roedel iommu_enable_xt(iommu); 2743ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2744ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2745ad8694baSJoerg Roedel } 2746ad8694baSJoerg Roedel } 2747ad8694baSJoerg Roedel } 2748ad8694baSJoerg Roedel 2749ad8694baSJoerg Roedel static void enable_iommus_v2(void) 2750ad8694baSJoerg Roedel { 2751ad8694baSJoerg Roedel struct amd_iommu *iommu; 2752ad8694baSJoerg Roedel 2753ad8694baSJoerg Roedel for_each_iommu(iommu) { 2754ad8694baSJoerg Roedel iommu_enable_ppr_log(iommu); 2755ad8694baSJoerg Roedel iommu_enable_gt(iommu); 2756ad8694baSJoerg Roedel } 2757ad8694baSJoerg Roedel } 2758ad8694baSJoerg Roedel 2759c5e1a1ebSSuravee Suthikulpanit static void enable_iommus_vapic(void) 2760c5e1a1ebSSuravee Suthikulpanit { 2761c5e1a1ebSSuravee Suthikulpanit #ifdef CONFIG_IRQ_REMAP 2762c5e1a1ebSSuravee Suthikulpanit u32 status, i; 2763c5e1a1ebSSuravee Suthikulpanit struct amd_iommu *iommu; 2764c5e1a1ebSSuravee Suthikulpanit 2765c5e1a1ebSSuravee Suthikulpanit for_each_iommu(iommu) { 2766c5e1a1ebSSuravee Suthikulpanit /* 2767c5e1a1ebSSuravee Suthikulpanit * Disable GALog if already running. It could have been enabled 2768c5e1a1ebSSuravee Suthikulpanit * in the previous boot before kdump. 2769c5e1a1ebSSuravee Suthikulpanit */ 2770c5e1a1ebSSuravee Suthikulpanit status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 2771c5e1a1ebSSuravee Suthikulpanit if (!(status & MMIO_STATUS_GALOG_RUN_MASK)) 2772c5e1a1ebSSuravee Suthikulpanit continue; 2773c5e1a1ebSSuravee Suthikulpanit 2774c5e1a1ebSSuravee Suthikulpanit iommu_feature_disable(iommu, CONTROL_GALOG_EN); 2775c5e1a1ebSSuravee Suthikulpanit iommu_feature_disable(iommu, CONTROL_GAINT_EN); 2776c5e1a1ebSSuravee Suthikulpanit 2777c5e1a1ebSSuravee Suthikulpanit /* 2778c5e1a1ebSSuravee Suthikulpanit * Need to set and poll check the GALOGRun bit to zero before 2779c5e1a1ebSSuravee Suthikulpanit * we can set/ modify GA Log registers safely. 2780c5e1a1ebSSuravee Suthikulpanit */ 2781c5e1a1ebSSuravee Suthikulpanit for (i = 0; i < LOOP_TIMEOUT; ++i) { 2782c5e1a1ebSSuravee Suthikulpanit status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 2783c5e1a1ebSSuravee Suthikulpanit if (!(status & MMIO_STATUS_GALOG_RUN_MASK)) 2784c5e1a1ebSSuravee Suthikulpanit break; 2785c5e1a1ebSSuravee Suthikulpanit udelay(10); 2786c5e1a1ebSSuravee Suthikulpanit } 2787c5e1a1ebSSuravee Suthikulpanit 2788c5e1a1ebSSuravee Suthikulpanit if (WARN_ON(i >= LOOP_TIMEOUT)) 2789c5e1a1ebSSuravee Suthikulpanit return; 2790c5e1a1ebSSuravee Suthikulpanit } 2791c5e1a1ebSSuravee Suthikulpanit 2792c5e1a1ebSSuravee Suthikulpanit if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir) && 2793c5e1a1ebSSuravee Suthikulpanit !check_feature_on_all_iommus(FEATURE_GAM_VAPIC)) { 2794c5e1a1ebSSuravee Suthikulpanit amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 2795c5e1a1ebSSuravee Suthikulpanit return; 2796c5e1a1ebSSuravee Suthikulpanit } 2797c5e1a1ebSSuravee Suthikulpanit 2798432e5dfcSSuravee Suthikulpanit if (amd_iommu_snp_en && 2799432e5dfcSSuravee Suthikulpanit !FEATURE_SNPAVICSUP_GAM(amd_iommu_efr2)) { 2800432e5dfcSSuravee Suthikulpanit pr_warn("Force to disable Virtual APIC due to SNP\n"); 2801432e5dfcSSuravee Suthikulpanit amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 2802432e5dfcSSuravee Suthikulpanit return; 2803432e5dfcSSuravee Suthikulpanit } 2804432e5dfcSSuravee Suthikulpanit 2805432e5dfcSSuravee Suthikulpanit /* Enabling GAM and SNPAVIC support */ 2806c5e1a1ebSSuravee Suthikulpanit for_each_iommu(iommu) { 2807c5e1a1ebSSuravee Suthikulpanit if (iommu_init_ga_log(iommu) || 2808c5e1a1ebSSuravee Suthikulpanit iommu_ga_log_enable(iommu)) 2809c5e1a1ebSSuravee Suthikulpanit return; 2810c5e1a1ebSSuravee Suthikulpanit 2811c5e1a1ebSSuravee Suthikulpanit iommu_feature_enable(iommu, CONTROL_GAM_EN); 2812432e5dfcSSuravee Suthikulpanit if (amd_iommu_snp_en) 2813432e5dfcSSuravee Suthikulpanit iommu_feature_enable(iommu, CONTROL_SNPAVIC_EN); 2814c5e1a1ebSSuravee Suthikulpanit } 2815c5e1a1ebSSuravee Suthikulpanit 2816c5e1a1ebSSuravee Suthikulpanit amd_iommu_irq_ops.capability |= (1 << IRQ_POSTING_CAP); 2817c5e1a1ebSSuravee Suthikulpanit pr_info("Virtual APIC enabled\n"); 2818c5e1a1ebSSuravee Suthikulpanit #endif 2819c5e1a1ebSSuravee Suthikulpanit } 2820c5e1a1ebSSuravee Suthikulpanit 2821ad8694baSJoerg Roedel static void enable_iommus(void) 2822ad8694baSJoerg Roedel { 2823ad8694baSJoerg Roedel early_enable_iommus(); 2824c5e1a1ebSSuravee Suthikulpanit enable_iommus_vapic(); 2825ad8694baSJoerg Roedel enable_iommus_v2(); 2826ad8694baSJoerg Roedel } 2827ad8694baSJoerg Roedel 2828ad8694baSJoerg Roedel static void disable_iommus(void) 2829ad8694baSJoerg Roedel { 2830ad8694baSJoerg Roedel struct amd_iommu *iommu; 2831ad8694baSJoerg Roedel 2832ad8694baSJoerg Roedel for_each_iommu(iommu) 2833ad8694baSJoerg Roedel iommu_disable(iommu); 2834ad8694baSJoerg Roedel 2835ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2836ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2837ad8694baSJoerg Roedel amd_iommu_irq_ops.capability &= ~(1 << IRQ_POSTING_CAP); 2838ad8694baSJoerg Roedel #endif 2839ad8694baSJoerg Roedel } 2840ad8694baSJoerg Roedel 2841ad8694baSJoerg Roedel /* 2842ad8694baSJoerg Roedel * Suspend/Resume support 2843ad8694baSJoerg Roedel * disable suspend until real resume implemented 2844ad8694baSJoerg Roedel */ 2845ad8694baSJoerg Roedel 2846ad8694baSJoerg Roedel static void amd_iommu_resume(void) 2847ad8694baSJoerg Roedel { 2848ad8694baSJoerg Roedel struct amd_iommu *iommu; 2849ad8694baSJoerg Roedel 2850ad8694baSJoerg Roedel for_each_iommu(iommu) 2851ad8694baSJoerg Roedel iommu_apply_resume_quirks(iommu); 2852ad8694baSJoerg Roedel 2853ad8694baSJoerg Roedel /* re-load the hardware */ 2854ad8694baSJoerg Roedel enable_iommus(); 2855ad8694baSJoerg Roedel 2856ad8694baSJoerg Roedel amd_iommu_enable_interrupts(); 2857ad8694baSJoerg Roedel } 2858ad8694baSJoerg Roedel 2859ad8694baSJoerg Roedel static int amd_iommu_suspend(void) 2860ad8694baSJoerg Roedel { 2861ad8694baSJoerg Roedel /* disable IOMMUs to go out of the way for BIOS */ 2862ad8694baSJoerg Roedel disable_iommus(); 2863ad8694baSJoerg Roedel 2864ad8694baSJoerg Roedel return 0; 2865ad8694baSJoerg Roedel } 2866ad8694baSJoerg Roedel 2867ad8694baSJoerg Roedel static struct syscore_ops amd_iommu_syscore_ops = { 2868ad8694baSJoerg Roedel .suspend = amd_iommu_suspend, 2869ad8694baSJoerg Roedel .resume = amd_iommu_resume, 2870ad8694baSJoerg Roedel }; 2871ad8694baSJoerg Roedel 2872ad8694baSJoerg Roedel static void __init free_iommu_resources(void) 2873ad8694baSJoerg Roedel { 2874ad8694baSJoerg Roedel kmem_cache_destroy(amd_iommu_irq_cache); 2875ad8694baSJoerg Roedel amd_iommu_irq_cache = NULL; 2876ad8694baSJoerg Roedel 2877ad8694baSJoerg Roedel free_iommu_all(); 2878404ec4e4SVasant Hegde free_pci_segments(); 2879ad8694baSJoerg Roedel } 2880ad8694baSJoerg Roedel 2881ad8694baSJoerg Roedel /* SB IOAPIC is always on this device in AMD systems */ 2882ad8694baSJoerg Roedel #define IOAPIC_SB_DEVID ((0x00 << 8) | PCI_DEVFN(0x14, 0)) 2883ad8694baSJoerg Roedel 2884ad8694baSJoerg Roedel static bool __init check_ioapic_information(void) 2885ad8694baSJoerg Roedel { 2886ad8694baSJoerg Roedel const char *fw_bug = FW_BUG; 2887ad8694baSJoerg Roedel bool ret, has_sb_ioapic; 2888ad8694baSJoerg Roedel int idx; 2889ad8694baSJoerg Roedel 2890ad8694baSJoerg Roedel has_sb_ioapic = false; 2891ad8694baSJoerg Roedel ret = false; 2892ad8694baSJoerg Roedel 2893ad8694baSJoerg Roedel /* 2894ad8694baSJoerg Roedel * If we have map overrides on the kernel command line the 2895ad8694baSJoerg Roedel * messages in this function might not describe firmware bugs 2896ad8694baSJoerg Roedel * anymore - so be careful 2897ad8694baSJoerg Roedel */ 2898ad8694baSJoerg Roedel if (cmdline_maps) 2899ad8694baSJoerg Roedel fw_bug = ""; 2900ad8694baSJoerg Roedel 2901ad8694baSJoerg Roedel for (idx = 0; idx < nr_ioapics; idx++) { 2902ad8694baSJoerg Roedel int devid, id = mpc_ioapic_id(idx); 2903ad8694baSJoerg Roedel 2904ad8694baSJoerg Roedel devid = get_ioapic_devid(id); 2905ad8694baSJoerg Roedel if (devid < 0) { 2906ad8694baSJoerg Roedel pr_err("%s: IOAPIC[%d] not in IVRS table\n", 2907ad8694baSJoerg Roedel fw_bug, id); 2908ad8694baSJoerg Roedel ret = false; 2909ad8694baSJoerg Roedel } else if (devid == IOAPIC_SB_DEVID) { 2910ad8694baSJoerg Roedel has_sb_ioapic = true; 2911ad8694baSJoerg Roedel ret = true; 2912ad8694baSJoerg Roedel } 2913ad8694baSJoerg Roedel } 2914ad8694baSJoerg Roedel 2915ad8694baSJoerg Roedel if (!has_sb_ioapic) { 2916ad8694baSJoerg Roedel /* 2917ad8694baSJoerg Roedel * We expect the SB IOAPIC to be listed in the IVRS 2918ad8694baSJoerg Roedel * table. The system timer is connected to the SB IOAPIC 2919ad8694baSJoerg Roedel * and if we don't have it in the list the system will 2920ad8694baSJoerg Roedel * panic at boot time. This situation usually happens 2921ad8694baSJoerg Roedel * when the BIOS is buggy and provides us the wrong 2922ad8694baSJoerg Roedel * device id for the IOAPIC in the system. 2923ad8694baSJoerg Roedel */ 2924ad8694baSJoerg Roedel pr_err("%s: No southbridge IOAPIC found\n", fw_bug); 2925ad8694baSJoerg Roedel } 2926ad8694baSJoerg Roedel 2927ad8694baSJoerg Roedel if (!ret) 2928ad8694baSJoerg Roedel pr_err("Disabling interrupt remapping\n"); 2929ad8694baSJoerg Roedel 2930ad8694baSJoerg Roedel return ret; 2931ad8694baSJoerg Roedel } 2932ad8694baSJoerg Roedel 2933ad8694baSJoerg Roedel static void __init free_dma_resources(void) 2934ad8694baSJoerg Roedel { 2935ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_pd_alloc_bitmap, 2936ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 2937ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = NULL; 2938ad8694baSJoerg Roedel 2939ad8694baSJoerg Roedel free_unity_maps(); 2940ad8694baSJoerg Roedel } 2941ad8694baSJoerg Roedel 2942a44092e3SSuravee Suthikulpanit static void __init ivinfo_init(void *ivrs) 2943a44092e3SSuravee Suthikulpanit { 2944a44092e3SSuravee Suthikulpanit amd_iommu_ivinfo = *((u32 *)(ivrs + IOMMU_IVINFO_OFFSET)); 2945a44092e3SSuravee Suthikulpanit } 2946a44092e3SSuravee Suthikulpanit 2947ad8694baSJoerg Roedel /* 2948ad8694baSJoerg Roedel * This is the hardware init function for AMD IOMMU in the system. 2949ad8694baSJoerg Roedel * This function is called either from amd_iommu_init or from the interrupt 2950ad8694baSJoerg Roedel * remapping setup code. 2951ad8694baSJoerg Roedel * 2952ad8694baSJoerg Roedel * This function basically parses the ACPI table for AMD IOMMU (IVRS) 2953ad8694baSJoerg Roedel * four times: 2954ad8694baSJoerg Roedel * 2955ad8694baSJoerg Roedel * 1 pass) Discover the most comprehensive IVHD type to use. 2956ad8694baSJoerg Roedel * 2957ad8694baSJoerg Roedel * 2 pass) Find the highest PCI device id the driver has to handle. 2958ad8694baSJoerg Roedel * Upon this information the size of the data structures is 2959ad8694baSJoerg Roedel * determined that needs to be allocated. 2960ad8694baSJoerg Roedel * 2961ad8694baSJoerg Roedel * 3 pass) Initialize the data structures just allocated with the 2962ad8694baSJoerg Roedel * information in the ACPI table about available AMD IOMMUs 2963ad8694baSJoerg Roedel * in the system. It also maps the PCI devices in the 2964ad8694baSJoerg Roedel * system to specific IOMMUs 2965ad8694baSJoerg Roedel * 2966ad8694baSJoerg Roedel * 4 pass) After the basic data structures are allocated and 2967ad8694baSJoerg Roedel * initialized we update them with information about memory 2968ad8694baSJoerg Roedel * remapping requirements parsed out of the ACPI table in 2969ad8694baSJoerg Roedel * this last pass. 2970ad8694baSJoerg Roedel * 2971ad8694baSJoerg Roedel * After everything is set up the IOMMUs are enabled and the necessary 2972ad8694baSJoerg Roedel * hotplug and suspend notifiers are registered. 2973ad8694baSJoerg Roedel */ 2974ad8694baSJoerg Roedel static int __init early_amd_iommu_init(void) 2975ad8694baSJoerg Roedel { 2976ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 297799fc4ac3SSuravee Suthikulpanit int remap_cache_sz, ret; 2978ad8694baSJoerg Roedel acpi_status status; 2979ad8694baSJoerg Roedel 2980ad8694baSJoerg Roedel if (!amd_iommu_detected) 2981ad8694baSJoerg Roedel return -ENODEV; 2982ad8694baSJoerg Roedel 2983ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 2984ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 2985ad8694baSJoerg Roedel return -ENODEV; 2986ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 2987ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 2988ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 2989ad8694baSJoerg Roedel return -EINVAL; 2990ad8694baSJoerg Roedel } 2991ad8694baSJoerg Roedel 2992ad8694baSJoerg Roedel /* 2993ad8694baSJoerg Roedel * Validate checksum here so we don't need to do it when 2994ad8694baSJoerg Roedel * we actually parse the table 2995ad8694baSJoerg Roedel */ 2996ad8694baSJoerg Roedel ret = check_ivrs_checksum(ivrs_base); 2997ad8694baSJoerg Roedel if (ret) 2998ad8694baSJoerg Roedel goto out; 2999ad8694baSJoerg Roedel 3000a44092e3SSuravee Suthikulpanit ivinfo_init(ivrs_base); 3001a44092e3SSuravee Suthikulpanit 3002ad8694baSJoerg Roedel amd_iommu_target_ivhd_type = get_highest_supported_ivhd_type(ivrs_base); 3003ad8694baSJoerg Roedel DUMP_printk("Using IVHD type %#x\n", amd_iommu_target_ivhd_type); 3004ad8694baSJoerg Roedel 3005ad8694baSJoerg Roedel /* Device table - directly used by all IOMMUs */ 3006ad8694baSJoerg Roedel ret = -ENOMEM; 3007ad8694baSJoerg Roedel 3008ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages( 3009ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO, 3010ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 3011ad8694baSJoerg Roedel if (amd_iommu_pd_alloc_bitmap == NULL) 3012ad8694baSJoerg Roedel goto out; 3013ad8694baSJoerg Roedel 3014ad8694baSJoerg Roedel /* 3015ad8694baSJoerg Roedel * never allocate domain 0 because its used as the non-allocated and 3016ad8694baSJoerg Roedel * error value placeholder 3017ad8694baSJoerg Roedel */ 3018ad8694baSJoerg Roedel __set_bit(0, amd_iommu_pd_alloc_bitmap); 3019ad8694baSJoerg Roedel 3020ad8694baSJoerg Roedel /* 3021ad8694baSJoerg Roedel * now the data structures are allocated and basically initialized 3022ad8694baSJoerg Roedel * start the real acpi table scan 3023ad8694baSJoerg Roedel */ 3024ad8694baSJoerg Roedel ret = init_iommu_all(ivrs_base); 3025ad8694baSJoerg Roedel if (ret) 3026ad8694baSJoerg Roedel goto out; 3027ad8694baSJoerg Roedel 3028ad8694baSJoerg Roedel /* Disable any previously enabled IOMMUs */ 3029ad8694baSJoerg Roedel if (!is_kdump_kernel() || amd_iommu_disabled) 3030ad8694baSJoerg Roedel disable_iommus(); 3031ad8694baSJoerg Roedel 3032ad8694baSJoerg Roedel if (amd_iommu_irq_remap) 3033ad8694baSJoerg Roedel amd_iommu_irq_remap = check_ioapic_information(); 3034ad8694baSJoerg Roedel 3035ad8694baSJoerg Roedel if (amd_iommu_irq_remap) { 3036333e581bSVasant Hegde struct amd_iommu_pci_seg *pci_seg; 3037ad8694baSJoerg Roedel /* 3038ad8694baSJoerg Roedel * Interrupt remapping enabled, create kmem_cache for the 3039ad8694baSJoerg Roedel * remapping tables. 3040ad8694baSJoerg Roedel */ 3041ad8694baSJoerg Roedel ret = -ENOMEM; 3042ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir)) 3043ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * sizeof(u32); 3044ad8694baSJoerg Roedel else 3045ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * (sizeof(u64) * 2); 3046ad8694baSJoerg Roedel amd_iommu_irq_cache = kmem_cache_create("irq_remap_cache", 3047ad8694baSJoerg Roedel remap_cache_sz, 30485ae9a046SSuravee Suthikulpanit DTE_INTTAB_ALIGNMENT, 3049ad8694baSJoerg Roedel 0, NULL); 3050ad8694baSJoerg Roedel if (!amd_iommu_irq_cache) 3051ad8694baSJoerg Roedel goto out; 3052ad8694baSJoerg Roedel 3053333e581bSVasant Hegde for_each_pci_segment(pci_seg) { 3054333e581bSVasant Hegde if (alloc_irq_lookup_table(pci_seg)) 3055333e581bSVasant Hegde goto out; 3056333e581bSVasant Hegde } 3057ad8694baSJoerg Roedel } 3058ad8694baSJoerg Roedel 3059ad8694baSJoerg Roedel ret = init_memory_definitions(ivrs_base); 3060ad8694baSJoerg Roedel if (ret) 3061ad8694baSJoerg Roedel goto out; 3062ad8694baSJoerg Roedel 3063ad8694baSJoerg Roedel /* init the device table */ 3064ad8694baSJoerg Roedel init_device_table(); 3065ad8694baSJoerg Roedel 3066ad8694baSJoerg Roedel out: 3067ad8694baSJoerg Roedel /* Don't leak any ACPI memory */ 3068ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 3069ad8694baSJoerg Roedel 3070ad8694baSJoerg Roedel return ret; 3071ad8694baSJoerg Roedel } 3072ad8694baSJoerg Roedel 3073ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void) 3074ad8694baSJoerg Roedel { 3075ad8694baSJoerg Roedel struct amd_iommu *iommu; 3076ad8694baSJoerg Roedel int ret = 0; 3077ad8694baSJoerg Roedel 3078ad8694baSJoerg Roedel for_each_iommu(iommu) { 3079d1adcfbbSDavid Woodhouse ret = iommu_init_irq(iommu); 3080ad8694baSJoerg Roedel if (ret) 3081ad8694baSJoerg Roedel goto out; 3082ad8694baSJoerg Roedel } 3083ad8694baSJoerg Roedel 3084ad8694baSJoerg Roedel out: 3085ad8694baSJoerg Roedel return ret; 3086ad8694baSJoerg Roedel } 3087ad8694baSJoerg Roedel 3088b65412c2SJoerg Roedel static bool __init detect_ivrs(void) 3089ad8694baSJoerg Roedel { 3090ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 3091ad8694baSJoerg Roedel acpi_status status; 3092072a03e0SJoerg Roedel int i; 3093ad8694baSJoerg Roedel 3094ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 3095ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 3096ad8694baSJoerg Roedel return false; 3097ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 3098ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 3099ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 3100ad8694baSJoerg Roedel return false; 3101ad8694baSJoerg Roedel } 3102ad8694baSJoerg Roedel 3103ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 3104ad8694baSJoerg Roedel 3105b1e650dbSJoerg Roedel if (amd_iommu_force_enable) 3106b1e650dbSJoerg Roedel goto out; 3107b1e650dbSJoerg Roedel 3108072a03e0SJoerg Roedel /* Don't use IOMMU if there is Stoney Ridge graphics */ 3109072a03e0SJoerg Roedel for (i = 0; i < 32; i++) { 3110072a03e0SJoerg Roedel u32 pci_id; 3111072a03e0SJoerg Roedel 3112072a03e0SJoerg Roedel pci_id = read_pci_config(0, i, 0, 0); 3113072a03e0SJoerg Roedel if ((pci_id & 0xffff) == 0x1002 && (pci_id >> 16) == 0x98e4) { 3114072a03e0SJoerg Roedel pr_info("Disable IOMMU on Stoney Ridge\n"); 3115072a03e0SJoerg Roedel return false; 3116072a03e0SJoerg Roedel } 3117072a03e0SJoerg Roedel } 3118072a03e0SJoerg Roedel 3119b1e650dbSJoerg Roedel out: 3120ad8694baSJoerg Roedel /* Make sure ACS will be enabled during PCI probe */ 3121ad8694baSJoerg Roedel pci_request_acs(); 3122ad8694baSJoerg Roedel 3123ad8694baSJoerg Roedel return true; 3124ad8694baSJoerg Roedel } 3125ad8694baSJoerg Roedel 3126ad8694baSJoerg Roedel /**************************************************************************** 3127ad8694baSJoerg Roedel * 3128ad8694baSJoerg Roedel * AMD IOMMU Initialization State Machine 3129ad8694baSJoerg Roedel * 3130ad8694baSJoerg Roedel ****************************************************************************/ 3131ad8694baSJoerg Roedel 3132ad8694baSJoerg Roedel static int __init state_next(void) 3133ad8694baSJoerg Roedel { 3134ad8694baSJoerg Roedel int ret = 0; 3135ad8694baSJoerg Roedel 3136ad8694baSJoerg Roedel switch (init_state) { 3137ad8694baSJoerg Roedel case IOMMU_START_STATE: 3138ad8694baSJoerg Roedel if (!detect_ivrs()) { 3139ad8694baSJoerg Roedel init_state = IOMMU_NOT_FOUND; 3140ad8694baSJoerg Roedel ret = -ENODEV; 3141ad8694baSJoerg Roedel } else { 3142ad8694baSJoerg Roedel init_state = IOMMU_IVRS_DETECTED; 3143ad8694baSJoerg Roedel } 3144ad8694baSJoerg Roedel break; 3145ad8694baSJoerg Roedel case IOMMU_IVRS_DETECTED: 31469f81ca8dSJoerg Roedel if (amd_iommu_disabled) { 3147ad8694baSJoerg Roedel init_state = IOMMU_CMDLINE_DISABLED; 3148ad8694baSJoerg Roedel ret = -EINVAL; 31499f81ca8dSJoerg Roedel } else { 31509f81ca8dSJoerg Roedel ret = early_amd_iommu_init(); 31519f81ca8dSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_ACPI_FINISHED; 3152ad8694baSJoerg Roedel } 3153ad8694baSJoerg Roedel break; 3154ad8694baSJoerg Roedel case IOMMU_ACPI_FINISHED: 3155ad8694baSJoerg Roedel early_enable_iommus(); 3156ad8694baSJoerg Roedel x86_platform.iommu_shutdown = disable_iommus; 3157ad8694baSJoerg Roedel init_state = IOMMU_ENABLED; 3158ad8694baSJoerg Roedel break; 3159ad8694baSJoerg Roedel case IOMMU_ENABLED: 3160ad8694baSJoerg Roedel register_syscore_ops(&amd_iommu_syscore_ops); 3161ad8694baSJoerg Roedel ret = amd_iommu_init_pci(); 3162ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_PCI_INIT; 3163c5e1a1ebSSuravee Suthikulpanit enable_iommus_vapic(); 3164ad8694baSJoerg Roedel enable_iommus_v2(); 3165ad8694baSJoerg Roedel break; 3166ad8694baSJoerg Roedel case IOMMU_PCI_INIT: 3167ad8694baSJoerg Roedel ret = amd_iommu_enable_interrupts(); 3168ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_INTERRUPTS_EN; 3169ad8694baSJoerg Roedel break; 3170ad8694baSJoerg Roedel case IOMMU_INTERRUPTS_EN: 3171ad8694baSJoerg Roedel init_state = IOMMU_INITIALIZED; 3172ad8694baSJoerg Roedel break; 3173ad8694baSJoerg Roedel case IOMMU_INITIALIZED: 3174ad8694baSJoerg Roedel /* Nothing to do */ 3175ad8694baSJoerg Roedel break; 3176ad8694baSJoerg Roedel case IOMMU_NOT_FOUND: 3177ad8694baSJoerg Roedel case IOMMU_INIT_ERROR: 3178ad8694baSJoerg Roedel case IOMMU_CMDLINE_DISABLED: 3179ad8694baSJoerg Roedel /* Error states => do nothing */ 3180ad8694baSJoerg Roedel ret = -EINVAL; 3181ad8694baSJoerg Roedel break; 3182ad8694baSJoerg Roedel default: 3183ad8694baSJoerg Roedel /* Unknown state */ 3184ad8694baSJoerg Roedel BUG(); 3185ad8694baSJoerg Roedel } 3186ad8694baSJoerg Roedel 3187ad8694baSJoerg Roedel if (ret) { 3188ad8694baSJoerg Roedel free_dma_resources(); 3189ad8694baSJoerg Roedel if (!irq_remapping_enabled) { 3190ad8694baSJoerg Roedel disable_iommus(); 3191ad8694baSJoerg Roedel free_iommu_resources(); 3192ad8694baSJoerg Roedel } else { 3193ad8694baSJoerg Roedel struct amd_iommu *iommu; 31941ab5a153SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 3195ad8694baSJoerg Roedel 31961ab5a153SSuravee Suthikulpanit for_each_pci_segment(pci_seg) 31971ab5a153SSuravee Suthikulpanit uninit_device_table_dma(pci_seg); 31981ab5a153SSuravee Suthikulpanit 3199ad8694baSJoerg Roedel for_each_iommu(iommu) 3200ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 3201ad8694baSJoerg Roedel } 3202ad8694baSJoerg Roedel } 3203ad8694baSJoerg Roedel return ret; 3204ad8694baSJoerg Roedel } 3205ad8694baSJoerg Roedel 3206ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state) 3207ad8694baSJoerg Roedel { 3208ad8694baSJoerg Roedel int ret = -EINVAL; 3209ad8694baSJoerg Roedel 3210ad8694baSJoerg Roedel while (init_state != state) { 3211ad8694baSJoerg Roedel if (init_state == IOMMU_NOT_FOUND || 3212ad8694baSJoerg Roedel init_state == IOMMU_INIT_ERROR || 3213ad8694baSJoerg Roedel init_state == IOMMU_CMDLINE_DISABLED) 3214ad8694baSJoerg Roedel break; 3215ad8694baSJoerg Roedel ret = state_next(); 3216ad8694baSJoerg Roedel } 3217ad8694baSJoerg Roedel 3218ad8694baSJoerg Roedel return ret; 3219ad8694baSJoerg Roedel } 3220ad8694baSJoerg Roedel 3221ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 3222ad8694baSJoerg Roedel int __init amd_iommu_prepare(void) 3223ad8694baSJoerg Roedel { 3224ad8694baSJoerg Roedel int ret; 3225ad8694baSJoerg Roedel 3226ad8694baSJoerg Roedel amd_iommu_irq_remap = true; 3227ad8694baSJoerg Roedel 3228ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ACPI_FINISHED); 32294b8ef157SJoerg Roedel if (ret) { 32304b8ef157SJoerg Roedel amd_iommu_irq_remap = false; 3231ad8694baSJoerg Roedel return ret; 32324b8ef157SJoerg Roedel } 32334b8ef157SJoerg Roedel 3234ad8694baSJoerg Roedel return amd_iommu_irq_remap ? 0 : -ENODEV; 3235ad8694baSJoerg Roedel } 3236ad8694baSJoerg Roedel 3237ad8694baSJoerg Roedel int __init amd_iommu_enable(void) 3238ad8694baSJoerg Roedel { 3239ad8694baSJoerg Roedel int ret; 3240ad8694baSJoerg Roedel 3241ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ENABLED); 3242ad8694baSJoerg Roedel if (ret) 3243ad8694baSJoerg Roedel return ret; 3244ad8694baSJoerg Roedel 3245ad8694baSJoerg Roedel irq_remapping_enabled = 1; 3246ad8694baSJoerg Roedel return amd_iommu_xt_mode; 3247ad8694baSJoerg Roedel } 3248ad8694baSJoerg Roedel 3249ad8694baSJoerg Roedel void amd_iommu_disable(void) 3250ad8694baSJoerg Roedel { 3251ad8694baSJoerg Roedel amd_iommu_suspend(); 3252ad8694baSJoerg Roedel } 3253ad8694baSJoerg Roedel 3254ad8694baSJoerg Roedel int amd_iommu_reenable(int mode) 3255ad8694baSJoerg Roedel { 3256ad8694baSJoerg Roedel amd_iommu_resume(); 3257ad8694baSJoerg Roedel 3258ad8694baSJoerg Roedel return 0; 3259ad8694baSJoerg Roedel } 3260ad8694baSJoerg Roedel 3261ad8694baSJoerg Roedel int __init amd_iommu_enable_faulting(void) 3262ad8694baSJoerg Roedel { 3263ad8694baSJoerg Roedel /* We enable MSI later when PCI is initialized */ 3264ad8694baSJoerg Roedel return 0; 3265ad8694baSJoerg Roedel } 3266ad8694baSJoerg Roedel #endif 3267ad8694baSJoerg Roedel 3268ad8694baSJoerg Roedel /* 3269ad8694baSJoerg Roedel * This is the core init function for AMD IOMMU hardware in the system. 3270ad8694baSJoerg Roedel * This function is called from the generic x86 DMA layer initialization 3271ad8694baSJoerg Roedel * code. 3272ad8694baSJoerg Roedel */ 3273ad8694baSJoerg Roedel static int __init amd_iommu_init(void) 3274ad8694baSJoerg Roedel { 3275ad8694baSJoerg Roedel struct amd_iommu *iommu; 3276ad8694baSJoerg Roedel int ret; 3277ad8694baSJoerg Roedel 3278ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_INITIALIZED); 3279ad8694baSJoerg Roedel #ifdef CONFIG_GART_IOMMU 3280ad8694baSJoerg Roedel if (ret && list_empty(&amd_iommu_list)) { 3281ad8694baSJoerg Roedel /* 3282ad8694baSJoerg Roedel * We failed to initialize the AMD IOMMU - try fallback 3283ad8694baSJoerg Roedel * to GART if possible. 3284ad8694baSJoerg Roedel */ 3285ad8694baSJoerg Roedel gart_iommu_init(); 3286ad8694baSJoerg Roedel } 3287ad8694baSJoerg Roedel #endif 3288ad8694baSJoerg Roedel 3289ad8694baSJoerg Roedel for_each_iommu(iommu) 3290ad8694baSJoerg Roedel amd_iommu_debugfs_setup(iommu); 3291ad8694baSJoerg Roedel 3292ad8694baSJoerg Roedel return ret; 3293ad8694baSJoerg Roedel } 3294ad8694baSJoerg Roedel 3295ad8694baSJoerg Roedel static bool amd_iommu_sme_check(void) 3296ad8694baSJoerg Roedel { 329732cb4d02STom Lendacky if (!cc_platform_has(CC_ATTR_HOST_MEM_ENCRYPT) || 329832cb4d02STom Lendacky (boot_cpu_data.x86 != 0x17)) 3299ad8694baSJoerg Roedel return true; 3300ad8694baSJoerg Roedel 3301ad8694baSJoerg Roedel /* For Fam17h, a specific level of support is required */ 3302ad8694baSJoerg Roedel if (boot_cpu_data.microcode >= 0x08001205) 3303ad8694baSJoerg Roedel return true; 3304ad8694baSJoerg Roedel 3305ad8694baSJoerg Roedel if ((boot_cpu_data.microcode >= 0x08001126) && 3306ad8694baSJoerg Roedel (boot_cpu_data.microcode <= 0x080011ff)) 3307ad8694baSJoerg Roedel return true; 3308ad8694baSJoerg Roedel 3309ad8694baSJoerg Roedel pr_notice("IOMMU not currently supported when SME is active\n"); 3310ad8694baSJoerg Roedel 3311ad8694baSJoerg Roedel return false; 3312ad8694baSJoerg Roedel } 3313ad8694baSJoerg Roedel 3314ad8694baSJoerg Roedel /**************************************************************************** 3315ad8694baSJoerg Roedel * 3316ad8694baSJoerg Roedel * Early detect code. This code runs at IOMMU detection time in the DMA 3317ad8694baSJoerg Roedel * layer. It just looks if there is an IVRS ACPI table to detect AMD 3318ad8694baSJoerg Roedel * IOMMUs 3319ad8694baSJoerg Roedel * 3320ad8694baSJoerg Roedel ****************************************************************************/ 3321ad8694baSJoerg Roedel int __init amd_iommu_detect(void) 3322ad8694baSJoerg Roedel { 3323ad8694baSJoerg Roedel int ret; 3324ad8694baSJoerg Roedel 3325ad8694baSJoerg Roedel if (no_iommu || (iommu_detected && !gart_iommu_aperture)) 3326ad8694baSJoerg Roedel return -ENODEV; 3327ad8694baSJoerg Roedel 3328ad8694baSJoerg Roedel if (!amd_iommu_sme_check()) 3329ad8694baSJoerg Roedel return -ENODEV; 3330ad8694baSJoerg Roedel 3331ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_IVRS_DETECTED); 3332ad8694baSJoerg Roedel if (ret) 3333ad8694baSJoerg Roedel return ret; 3334ad8694baSJoerg Roedel 3335ad8694baSJoerg Roedel amd_iommu_detected = true; 3336ad8694baSJoerg Roedel iommu_detected = 1; 3337ad8694baSJoerg Roedel x86_init.iommu.iommu_init = amd_iommu_init; 3338ad8694baSJoerg Roedel 3339ad8694baSJoerg Roedel return 1; 3340ad8694baSJoerg Roedel } 3341ad8694baSJoerg Roedel 3342ad8694baSJoerg Roedel /**************************************************************************** 3343ad8694baSJoerg Roedel * 3344ad8694baSJoerg Roedel * Parsing functions for the AMD IOMMU specific kernel command line 3345ad8694baSJoerg Roedel * options. 3346ad8694baSJoerg Roedel * 3347ad8694baSJoerg Roedel ****************************************************************************/ 3348ad8694baSJoerg Roedel 3349ad8694baSJoerg Roedel static int __init parse_amd_iommu_dump(char *str) 3350ad8694baSJoerg Roedel { 3351ad8694baSJoerg Roedel amd_iommu_dump = true; 3352ad8694baSJoerg Roedel 3353ad8694baSJoerg Roedel return 1; 3354ad8694baSJoerg Roedel } 3355ad8694baSJoerg Roedel 3356ad8694baSJoerg Roedel static int __init parse_amd_iommu_intr(char *str) 3357ad8694baSJoerg Roedel { 3358ad8694baSJoerg Roedel for (; *str; ++str) { 3359ad8694baSJoerg Roedel if (strncmp(str, "legacy", 6) == 0) { 3360ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 3361ad8694baSJoerg Roedel break; 3362ad8694baSJoerg Roedel } 3363ad8694baSJoerg Roedel if (strncmp(str, "vapic", 5) == 0) { 3364ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 3365ad8694baSJoerg Roedel break; 3366ad8694baSJoerg Roedel } 3367ad8694baSJoerg Roedel } 3368ad8694baSJoerg Roedel return 1; 3369ad8694baSJoerg Roedel } 3370ad8694baSJoerg Roedel 3371ad8694baSJoerg Roedel static int __init parse_amd_iommu_options(char *str) 3372ad8694baSJoerg Roedel { 3373d799a183SVasant Hegde if (!str) 3374d799a183SVasant Hegde return -EINVAL; 3375d799a183SVasant Hegde 3376d799a183SVasant Hegde while (*str) { 33771d479f16SJohn Garry if (strncmp(str, "fullflush", 9) == 0) { 33781d479f16SJohn Garry pr_warn("amd_iommu=fullflush deprecated; use iommu.strict=1 instead\n"); 3379308723e3SJohn Garry iommu_set_dma_strict(); 3380d799a183SVasant Hegde } else if (strncmp(str, "force_enable", 12) == 0) { 3381b1e650dbSJoerg Roedel amd_iommu_force_enable = true; 3382d799a183SVasant Hegde } else if (strncmp(str, "off", 3) == 0) { 3383ad8694baSJoerg Roedel amd_iommu_disabled = true; 3384d799a183SVasant Hegde } else if (strncmp(str, "force_isolation", 15) == 0) { 3385ad8694baSJoerg Roedel amd_iommu_force_isolation = true; 3386d799a183SVasant Hegde } else if (strncmp(str, "pgtbl_v1", 8) == 0) { 3387d799a183SVasant Hegde amd_iommu_pgtable = AMD_IOMMU_V1; 3388d799a183SVasant Hegde } else if (strncmp(str, "pgtbl_v2", 8) == 0) { 3389d799a183SVasant Hegde amd_iommu_pgtable = AMD_IOMMU_V2; 3390d799a183SVasant Hegde } else { 3391d799a183SVasant Hegde pr_notice("Unknown option - '%s'\n", str); 3392d799a183SVasant Hegde } 3393d799a183SVasant Hegde 3394d799a183SVasant Hegde str += strcspn(str, ","); 3395d799a183SVasant Hegde while (*str == ',') 3396d799a183SVasant Hegde str++; 3397ad8694baSJoerg Roedel } 3398ad8694baSJoerg Roedel 3399ad8694baSJoerg Roedel return 1; 3400ad8694baSJoerg Roedel } 3401ad8694baSJoerg Roedel 3402ad8694baSJoerg Roedel static int __init parse_ivrs_ioapic(char *str) 3403ad8694baSJoerg Roedel { 3404bbe3a106SSuravee Suthikulpanit u32 seg = 0, bus, dev, fn; 34051198d231SKim Phillips int id, i; 3406bbe3a106SSuravee Suthikulpanit u32 devid; 3407ad8694baSJoerg Roedel 34081198d231SKim Phillips if (sscanf(str, "=%d@%x:%x.%x", &id, &bus, &dev, &fn) == 4 || 34091198d231SKim Phillips sscanf(str, "=%d@%x:%x:%x.%x", &id, &seg, &bus, &dev, &fn) == 5) 34101198d231SKim Phillips goto found; 34111198d231SKim Phillips 34121198d231SKim Phillips if (sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn) == 4 || 34131198d231SKim Phillips sscanf(str, "[%d]=%x:%x:%x.%x", &id, &seg, &bus, &dev, &fn) == 5) { 34141198d231SKim Phillips pr_warn("ivrs_ioapic%s option format deprecated; use ivrs_ioapic=%d@%04x:%02x:%02x.%d instead\n", 34151198d231SKim Phillips str, id, seg, bus, dev, fn); 34161198d231SKim Phillips goto found; 3417bbe3a106SSuravee Suthikulpanit } 3418ad8694baSJoerg Roedel 34191198d231SKim Phillips pr_err("Invalid command line: ivrs_ioapic%s\n", str); 34201198d231SKim Phillips return 1; 34211198d231SKim Phillips 34221198d231SKim Phillips found: 3423ad8694baSJoerg Roedel if (early_ioapic_map_size == EARLY_MAP_SIZE) { 3424ad8694baSJoerg Roedel pr_err("Early IOAPIC map overflow - ignoring ivrs_ioapic%s\n", 3425ad8694baSJoerg Roedel str); 3426ad8694baSJoerg Roedel return 1; 3427ad8694baSJoerg Roedel } 3428ad8694baSJoerg Roedel 3429bbe3a106SSuravee Suthikulpanit devid = IVRS_GET_SBDF_ID(seg, bus, dev, fn); 3430ad8694baSJoerg Roedel 3431ad8694baSJoerg Roedel cmdline_maps = true; 3432ad8694baSJoerg Roedel i = early_ioapic_map_size++; 3433ad8694baSJoerg Roedel early_ioapic_map[i].id = id; 3434ad8694baSJoerg Roedel early_ioapic_map[i].devid = devid; 3435ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line = true; 3436ad8694baSJoerg Roedel 3437ad8694baSJoerg Roedel return 1; 3438ad8694baSJoerg Roedel } 3439ad8694baSJoerg Roedel 3440ad8694baSJoerg Roedel static int __init parse_ivrs_hpet(char *str) 3441ad8694baSJoerg Roedel { 3442bbe3a106SSuravee Suthikulpanit u32 seg = 0, bus, dev, fn; 34431198d231SKim Phillips int id, i; 3444bbe3a106SSuravee Suthikulpanit u32 devid; 3445ad8694baSJoerg Roedel 34461198d231SKim Phillips if (sscanf(str, "=%d@%x:%x.%x", &id, &bus, &dev, &fn) == 4 || 34471198d231SKim Phillips sscanf(str, "=%d@%x:%x:%x.%x", &id, &seg, &bus, &dev, &fn) == 5) 34481198d231SKim Phillips goto found; 34491198d231SKim Phillips 34501198d231SKim Phillips if (sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn) == 4 || 34511198d231SKim Phillips sscanf(str, "[%d]=%x:%x:%x.%x", &id, &seg, &bus, &dev, &fn) == 5) { 34521198d231SKim Phillips pr_warn("ivrs_hpet%s option format deprecated; use ivrs_hpet=%d@%04x:%02x:%02x.%d instead\n", 34531198d231SKim Phillips str, id, seg, bus, dev, fn); 34541198d231SKim Phillips goto found; 3455bbe3a106SSuravee Suthikulpanit } 3456ad8694baSJoerg Roedel 34571198d231SKim Phillips pr_err("Invalid command line: ivrs_hpet%s\n", str); 34581198d231SKim Phillips return 1; 34591198d231SKim Phillips 34601198d231SKim Phillips found: 3461ad8694baSJoerg Roedel if (early_hpet_map_size == EARLY_MAP_SIZE) { 3462ad8694baSJoerg Roedel pr_err("Early HPET map overflow - ignoring ivrs_hpet%s\n", 3463ad8694baSJoerg Roedel str); 3464ad8694baSJoerg Roedel return 1; 3465ad8694baSJoerg Roedel } 3466ad8694baSJoerg Roedel 3467bbe3a106SSuravee Suthikulpanit devid = IVRS_GET_SBDF_ID(seg, bus, dev, fn); 3468ad8694baSJoerg Roedel 3469ad8694baSJoerg Roedel cmdline_maps = true; 3470ad8694baSJoerg Roedel i = early_hpet_map_size++; 3471ad8694baSJoerg Roedel early_hpet_map[i].id = id; 3472ad8694baSJoerg Roedel early_hpet_map[i].devid = devid; 3473ad8694baSJoerg Roedel early_hpet_map[i].cmd_line = true; 3474ad8694baSJoerg Roedel 3475ad8694baSJoerg Roedel return 1; 3476ad8694baSJoerg Roedel } 3477ad8694baSJoerg Roedel 3478b6b26d86SGavrilov Ilia #define ACPIID_LEN (ACPIHID_UID_LEN + ACPIHID_HID_LEN) 3479b6b26d86SGavrilov Ilia 3480ad8694baSJoerg Roedel static int __init parse_ivrs_acpihid(char *str) 3481ad8694baSJoerg Roedel { 3482bbe3a106SSuravee Suthikulpanit u32 seg = 0, bus, dev, fn; 34831198d231SKim Phillips char *hid, *uid, *p, *addr; 3484b6b26d86SGavrilov Ilia char acpiid[ACPIID_LEN] = {0}; 34851198d231SKim Phillips int i; 3486ad8694baSJoerg Roedel 34871198d231SKim Phillips addr = strchr(str, '@'); 34881198d231SKim Phillips if (!addr) { 3489b6b26d86SGavrilov Ilia addr = strchr(str, '='); 3490b6b26d86SGavrilov Ilia if (!addr) 3491b6b26d86SGavrilov Ilia goto not_found; 3492b6b26d86SGavrilov Ilia 3493b6b26d86SGavrilov Ilia ++addr; 3494b6b26d86SGavrilov Ilia 3495b6b26d86SGavrilov Ilia if (strlen(addr) > ACPIID_LEN) 3496b6b26d86SGavrilov Ilia goto not_found; 3497b6b26d86SGavrilov Ilia 34981198d231SKim Phillips if (sscanf(str, "[%x:%x.%x]=%s", &bus, &dev, &fn, acpiid) == 4 || 34991198d231SKim Phillips sscanf(str, "[%x:%x:%x.%x]=%s", &seg, &bus, &dev, &fn, acpiid) == 5) { 35001198d231SKim Phillips pr_warn("ivrs_acpihid%s option format deprecated; use ivrs_acpihid=%s@%04x:%02x:%02x.%d instead\n", 35011198d231SKim Phillips str, acpiid, seg, bus, dev, fn); 35021198d231SKim Phillips goto found; 35031198d231SKim Phillips } 35041198d231SKim Phillips goto not_found; 35051198d231SKim Phillips } 35061198d231SKim Phillips 35071198d231SKim Phillips /* We have the '@', make it the terminator to get just the acpiid */ 35081198d231SKim Phillips *addr++ = 0; 35091198d231SKim Phillips 3510b6b26d86SGavrilov Ilia if (strlen(str) > ACPIID_LEN + 1) 3511b6b26d86SGavrilov Ilia goto not_found; 3512b6b26d86SGavrilov Ilia 35131198d231SKim Phillips if (sscanf(str, "=%s", acpiid) != 1) 35141198d231SKim Phillips goto not_found; 35151198d231SKim Phillips 35161198d231SKim Phillips if (sscanf(addr, "%x:%x.%x", &bus, &dev, &fn) == 3 || 35171198d231SKim Phillips sscanf(addr, "%x:%x:%x.%x", &seg, &bus, &dev, &fn) == 4) 35181198d231SKim Phillips goto found; 35191198d231SKim Phillips 35201198d231SKim Phillips not_found: 35211198d231SKim Phillips pr_err("Invalid command line: ivrs_acpihid%s\n", str); 3522ad8694baSJoerg Roedel return 1; 3523ad8694baSJoerg Roedel 35241198d231SKim Phillips found: 3525ad8694baSJoerg Roedel p = acpiid; 3526ad8694baSJoerg Roedel hid = strsep(&p, ":"); 3527ad8694baSJoerg Roedel uid = p; 3528ad8694baSJoerg Roedel 3529ad8694baSJoerg Roedel if (!hid || !(*hid) || !uid) { 3530ad8694baSJoerg Roedel pr_err("Invalid command line: hid or uid\n"); 3531ad8694baSJoerg Roedel return 1; 3532ad8694baSJoerg Roedel } 3533ad8694baSJoerg Roedel 35345f18e9f8SKim Phillips /* 35355f18e9f8SKim Phillips * Ignore leading zeroes after ':', so e.g., AMDI0095:00 35365f18e9f8SKim Phillips * will match AMDI0095:0 in the second strcmp in acpi_dev_hid_uid_match 35375f18e9f8SKim Phillips */ 35385f18e9f8SKim Phillips while (*uid == '0' && *(uid + 1)) 35395f18e9f8SKim Phillips uid++; 35405f18e9f8SKim Phillips 3541ad8694baSJoerg Roedel i = early_acpihid_map_size++; 3542ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].hid, hid, strlen(hid)); 3543ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].uid, uid, strlen(uid)); 3544bbe3a106SSuravee Suthikulpanit early_acpihid_map[i].devid = IVRS_GET_SBDF_ID(seg, bus, dev, fn); 3545ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line = true; 3546ad8694baSJoerg Roedel 3547ad8694baSJoerg Roedel return 1; 3548ad8694baSJoerg Roedel } 3549ad8694baSJoerg Roedel 3550ad8694baSJoerg Roedel __setup("amd_iommu_dump", parse_amd_iommu_dump); 3551ad8694baSJoerg Roedel __setup("amd_iommu=", parse_amd_iommu_options); 3552ad8694baSJoerg Roedel __setup("amd_iommu_intr=", parse_amd_iommu_intr); 3553ad8694baSJoerg Roedel __setup("ivrs_ioapic", parse_ivrs_ioapic); 3554ad8694baSJoerg Roedel __setup("ivrs_hpet", parse_ivrs_hpet); 3555ad8694baSJoerg Roedel __setup("ivrs_acpihid", parse_ivrs_acpihid); 3556ad8694baSJoerg Roedel 3557ad8694baSJoerg Roedel bool amd_iommu_v2_supported(void) 3558ad8694baSJoerg Roedel { 355930315e71SSuravee Suthikulpanit /* 356030315e71SSuravee Suthikulpanit * Since DTE[Mode]=0 is prohibited on SNP-enabled system 356130315e71SSuravee Suthikulpanit * (i.e. EFR[SNPSup]=1), IOMMUv2 page table cannot be used without 356230315e71SSuravee Suthikulpanit * setting up IOMMUv1 page table. 356330315e71SSuravee Suthikulpanit */ 356430315e71SSuravee Suthikulpanit return amd_iommu_v2_present && !amd_iommu_snp_en; 3565ad8694baSJoerg Roedel } 3566ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_v2_supported); 3567ad8694baSJoerg Roedel 3568ad8694baSJoerg Roedel struct amd_iommu *get_amd_iommu(unsigned int idx) 3569ad8694baSJoerg Roedel { 3570ad8694baSJoerg Roedel unsigned int i = 0; 3571ad8694baSJoerg Roedel struct amd_iommu *iommu; 3572ad8694baSJoerg Roedel 3573ad8694baSJoerg Roedel for_each_iommu(iommu) 3574ad8694baSJoerg Roedel if (i++ == idx) 3575ad8694baSJoerg Roedel return iommu; 3576ad8694baSJoerg Roedel return NULL; 3577ad8694baSJoerg Roedel } 3578ad8694baSJoerg Roedel 3579ad8694baSJoerg Roedel /**************************************************************************** 3580ad8694baSJoerg Roedel * 3581ad8694baSJoerg Roedel * IOMMU EFR Performance Counter support functionality. This code allows 3582ad8694baSJoerg Roedel * access to the IOMMU PC functionality. 3583ad8694baSJoerg Roedel * 3584ad8694baSJoerg Roedel ****************************************************************************/ 3585ad8694baSJoerg Roedel 3586ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_banks(unsigned int idx) 3587ad8694baSJoerg Roedel { 3588ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3589ad8694baSJoerg Roedel 3590ad8694baSJoerg Roedel if (iommu) 3591ad8694baSJoerg Roedel return iommu->max_banks; 3592ad8694baSJoerg Roedel 3593ad8694baSJoerg Roedel return 0; 3594ad8694baSJoerg Roedel } 3595ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_banks); 3596ad8694baSJoerg Roedel 3597ad8694baSJoerg Roedel bool amd_iommu_pc_supported(void) 3598ad8694baSJoerg Roedel { 3599ad8694baSJoerg Roedel return amd_iommu_pc_present; 3600ad8694baSJoerg Roedel } 3601ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_supported); 3602ad8694baSJoerg Roedel 3603ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_counters(unsigned int idx) 3604ad8694baSJoerg Roedel { 3605ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3606ad8694baSJoerg Roedel 3607ad8694baSJoerg Roedel if (iommu) 3608ad8694baSJoerg Roedel return iommu->max_counters; 3609ad8694baSJoerg Roedel 3610ad8694baSJoerg Roedel return 0; 3611ad8694baSJoerg Roedel } 3612ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_counters); 3613ad8694baSJoerg Roedel 3614ad8694baSJoerg Roedel static int iommu_pc_get_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, 3615ad8694baSJoerg Roedel u8 fxn, u64 *value, bool is_write) 3616ad8694baSJoerg Roedel { 3617ad8694baSJoerg Roedel u32 offset; 3618ad8694baSJoerg Roedel u32 max_offset_lim; 3619ad8694baSJoerg Roedel 3620ad8694baSJoerg Roedel /* Make sure the IOMMU PC resource is available */ 3621ad8694baSJoerg Roedel if (!amd_iommu_pc_present) 3622ad8694baSJoerg Roedel return -ENODEV; 3623ad8694baSJoerg Roedel 3624ad8694baSJoerg Roedel /* Check for valid iommu and pc register indexing */ 3625ad8694baSJoerg Roedel if (WARN_ON(!iommu || (fxn > 0x28) || (fxn & 7))) 3626ad8694baSJoerg Roedel return -ENODEV; 3627ad8694baSJoerg Roedel 3628ad8694baSJoerg Roedel offset = (u32)(((0x40 | bank) << 12) | (cntr << 8) | fxn); 3629ad8694baSJoerg Roedel 3630ad8694baSJoerg Roedel /* Limit the offset to the hw defined mmio region aperture */ 3631ad8694baSJoerg Roedel max_offset_lim = (u32)(((0x40 | iommu->max_banks) << 12) | 3632ad8694baSJoerg Roedel (iommu->max_counters << 8) | 0x28); 3633ad8694baSJoerg Roedel if ((offset < MMIO_CNTR_REG_OFFSET) || 3634ad8694baSJoerg Roedel (offset > max_offset_lim)) 3635ad8694baSJoerg Roedel return -EINVAL; 3636ad8694baSJoerg Roedel 3637ad8694baSJoerg Roedel if (is_write) { 3638ad8694baSJoerg Roedel u64 val = *value & GENMASK_ULL(47, 0); 3639ad8694baSJoerg Roedel 3640ad8694baSJoerg Roedel writel((u32)val, iommu->mmio_base + offset); 3641ad8694baSJoerg Roedel writel((val >> 32), iommu->mmio_base + offset + 4); 3642ad8694baSJoerg Roedel } else { 3643ad8694baSJoerg Roedel *value = readl(iommu->mmio_base + offset + 4); 3644ad8694baSJoerg Roedel *value <<= 32; 3645ad8694baSJoerg Roedel *value |= readl(iommu->mmio_base + offset); 3646ad8694baSJoerg Roedel *value &= GENMASK_ULL(47, 0); 3647ad8694baSJoerg Roedel } 3648ad8694baSJoerg Roedel 3649ad8694baSJoerg Roedel return 0; 3650ad8694baSJoerg Roedel } 3651ad8694baSJoerg Roedel 3652ad8694baSJoerg Roedel int amd_iommu_pc_get_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3653ad8694baSJoerg Roedel { 3654ad8694baSJoerg Roedel if (!iommu) 3655ad8694baSJoerg Roedel return -EINVAL; 3656ad8694baSJoerg Roedel 3657ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, false); 3658ad8694baSJoerg Roedel } 3659ad8694baSJoerg Roedel 3660ad8694baSJoerg Roedel int amd_iommu_pc_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3661ad8694baSJoerg Roedel { 3662ad8694baSJoerg Roedel if (!iommu) 3663ad8694baSJoerg Roedel return -EINVAL; 3664ad8694baSJoerg Roedel 3665ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, true); 3666ad8694baSJoerg Roedel } 3667fb2accadSBrijesh Singh 3668fb2accadSBrijesh Singh #ifdef CONFIG_AMD_MEM_ENCRYPT 3669fb2accadSBrijesh Singh int amd_iommu_snp_enable(void) 3670fb2accadSBrijesh Singh { 3671fb2accadSBrijesh Singh /* 3672fb2accadSBrijesh Singh * The SNP support requires that IOMMU must be enabled, and is 3673fb2accadSBrijesh Singh * not configured in the passthrough mode. 3674fb2accadSBrijesh Singh */ 3675fb2accadSBrijesh Singh if (no_iommu || iommu_default_passthrough()) { 3676fb2accadSBrijesh Singh pr_err("SNP: IOMMU is disabled or configured in passthrough mode, SNP cannot be supported"); 3677fb2accadSBrijesh Singh return -EINVAL; 3678fb2accadSBrijesh Singh } 3679fb2accadSBrijesh Singh 3680fb2accadSBrijesh Singh /* 3681fb2accadSBrijesh Singh * Prevent enabling SNP after IOMMU_ENABLED state because this process 3682fb2accadSBrijesh Singh * affect how IOMMU driver sets up data structures and configures 3683fb2accadSBrijesh Singh * IOMMU hardware. 3684fb2accadSBrijesh Singh */ 3685fb2accadSBrijesh Singh if (init_state > IOMMU_ENABLED) { 3686fb2accadSBrijesh Singh pr_err("SNP: Too late to enable SNP for IOMMU.\n"); 3687fb2accadSBrijesh Singh return -EINVAL; 3688fb2accadSBrijesh Singh } 3689fb2accadSBrijesh Singh 3690fb2accadSBrijesh Singh amd_iommu_snp_en = check_feature_on_all_iommus(FEATURE_SNP); 3691fb2accadSBrijesh Singh if (!amd_iommu_snp_en) 3692fb2accadSBrijesh Singh return -EINVAL; 3693fb2accadSBrijesh Singh 3694fb2accadSBrijesh Singh pr_info("SNP enabled\n"); 3695fb2accadSBrijesh Singh 3696fb2accadSBrijesh Singh /* Enforce IOMMU v1 pagetable when SNP is enabled. */ 3697fb2accadSBrijesh Singh if (amd_iommu_pgtable != AMD_IOMMU_V1) { 3698fb2accadSBrijesh Singh pr_warn("Force to using AMD IOMMU v1 page table due to SNP\n"); 3699fb2accadSBrijesh Singh amd_iommu_pgtable = AMD_IOMMU_V1; 3700fb2accadSBrijesh Singh } 3701fb2accadSBrijesh Singh 3702fb2accadSBrijesh Singh return 0; 3703fb2accadSBrijesh Singh } 3704fb2accadSBrijesh Singh #endif 3705