1ad8694baSJoerg Roedel // SPDX-License-Identifier: GPL-2.0-only 2ad8694baSJoerg Roedel /* 3ad8694baSJoerg Roedel * Copyright (C) 2007-2010 Advanced Micro Devices, Inc. 4ad8694baSJoerg Roedel * Author: Joerg Roedel <jroedel@suse.de> 5ad8694baSJoerg Roedel * Leo Duran <leo.duran@amd.com> 6ad8694baSJoerg Roedel */ 7ad8694baSJoerg Roedel 8ad8694baSJoerg Roedel #define pr_fmt(fmt) "AMD-Vi: " fmt 9ad8694baSJoerg Roedel #define dev_fmt(fmt) pr_fmt(fmt) 10ad8694baSJoerg Roedel 11ad8694baSJoerg Roedel #include <linux/pci.h> 12ad8694baSJoerg Roedel #include <linux/acpi.h> 13ad8694baSJoerg Roedel #include <linux/list.h> 14ad8694baSJoerg Roedel #include <linux/bitmap.h> 15ad8694baSJoerg Roedel #include <linux/slab.h> 16ad8694baSJoerg Roedel #include <linux/syscore_ops.h> 17ad8694baSJoerg Roedel #include <linux/interrupt.h> 18ad8694baSJoerg Roedel #include <linux/msi.h> 19d1adcfbbSDavid Woodhouse #include <linux/irq.h> 20ad8694baSJoerg Roedel #include <linux/amd-iommu.h> 21ad8694baSJoerg Roedel #include <linux/export.h> 22ad8694baSJoerg Roedel #include <linux/kmemleak.h> 2332cb4d02STom Lendacky #include <linux/cc_platform.h> 24ad8694baSJoerg Roedel #include <asm/pci-direct.h> 25ad8694baSJoerg Roedel #include <asm/iommu.h> 26ad8694baSJoerg Roedel #include <asm/apic.h> 27ad8694baSJoerg Roedel #include <asm/gart.h> 28ad8694baSJoerg Roedel #include <asm/x86_init.h> 29ad8694baSJoerg Roedel #include <asm/iommu_table.h> 30ad8694baSJoerg Roedel #include <asm/io_apic.h> 31ad8694baSJoerg Roedel #include <asm/irq_remapping.h> 326d39bdeeSSuravee Suthikulpanit #include <asm/set_memory.h> 33ad8694baSJoerg Roedel 34ad8694baSJoerg Roedel #include <linux/crash_dump.h> 35ad8694baSJoerg Roedel 36ad8694baSJoerg Roedel #include "amd_iommu.h" 37ad8694baSJoerg Roedel #include "../irq_remapping.h" 38ad8694baSJoerg Roedel 39ad8694baSJoerg Roedel /* 40ad8694baSJoerg Roedel * definitions for the ACPI scanning code 41ad8694baSJoerg Roedel */ 42ad8694baSJoerg Roedel #define IVRS_HEADER_LENGTH 48 43ad8694baSJoerg Roedel 44ad8694baSJoerg Roedel #define ACPI_IVHD_TYPE_MAX_SUPPORTED 0x40 45ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_ALL 0x20 46ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE 0x21 47ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_RANGE 0x22 48ad8694baSJoerg Roedel 49ad8694baSJoerg Roedel #define IVHD_DEV_ALL 0x01 50ad8694baSJoerg Roedel #define IVHD_DEV_SELECT 0x02 51ad8694baSJoerg Roedel #define IVHD_DEV_SELECT_RANGE_START 0x03 52ad8694baSJoerg Roedel #define IVHD_DEV_RANGE_END 0x04 53ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS 0x42 54ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS_RANGE 0x43 55ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT 0x46 56ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT_RANGE 0x47 57ad8694baSJoerg Roedel #define IVHD_DEV_SPECIAL 0x48 58ad8694baSJoerg Roedel #define IVHD_DEV_ACPI_HID 0xf0 59ad8694baSJoerg Roedel 60ad8694baSJoerg Roedel #define UID_NOT_PRESENT 0 61ad8694baSJoerg Roedel #define UID_IS_INTEGER 1 62ad8694baSJoerg Roedel #define UID_IS_CHARACTER 2 63ad8694baSJoerg Roedel 64ad8694baSJoerg Roedel #define IVHD_SPECIAL_IOAPIC 1 65ad8694baSJoerg Roedel #define IVHD_SPECIAL_HPET 2 66ad8694baSJoerg Roedel 67ad8694baSJoerg Roedel #define IVHD_FLAG_HT_TUN_EN_MASK 0x01 68ad8694baSJoerg Roedel #define IVHD_FLAG_PASSPW_EN_MASK 0x02 69ad8694baSJoerg Roedel #define IVHD_FLAG_RESPASSPW_EN_MASK 0x04 70ad8694baSJoerg Roedel #define IVHD_FLAG_ISOC_EN_MASK 0x08 71ad8694baSJoerg Roedel 72ad8694baSJoerg Roedel #define IVMD_FLAG_EXCL_RANGE 0x08 73ad8694baSJoerg Roedel #define IVMD_FLAG_IW 0x04 74ad8694baSJoerg Roedel #define IVMD_FLAG_IR 0x02 75ad8694baSJoerg Roedel #define IVMD_FLAG_UNITY_MAP 0x01 76ad8694baSJoerg Roedel 77ad8694baSJoerg Roedel #define ACPI_DEVFLAG_INITPASS 0x01 78ad8694baSJoerg Roedel #define ACPI_DEVFLAG_EXTINT 0x02 79ad8694baSJoerg Roedel #define ACPI_DEVFLAG_NMI 0x04 80ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT1 0x10 81ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT2 0x20 82ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT0 0x40 83ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT1 0x80 84ad8694baSJoerg Roedel #define ACPI_DEVFLAG_ATSDIS 0x10000000 85ad8694baSJoerg Roedel 86ad8694baSJoerg Roedel #define LOOP_TIMEOUT 100000 87ad8694baSJoerg Roedel /* 88ad8694baSJoerg Roedel * ACPI table definitions 89ad8694baSJoerg Roedel * 90ad8694baSJoerg Roedel * These data structures are laid over the table to parse the important values 91ad8694baSJoerg Roedel * out of it. 92ad8694baSJoerg Roedel */ 93ad8694baSJoerg Roedel 94ad8694baSJoerg Roedel extern const struct iommu_ops amd_iommu_ops; 95ad8694baSJoerg Roedel 96ad8694baSJoerg Roedel /* 97ad8694baSJoerg Roedel * structure describing one IOMMU in the ACPI table. Typically followed by one 98ad8694baSJoerg Roedel * or more ivhd_entrys. 99ad8694baSJoerg Roedel */ 100ad8694baSJoerg Roedel struct ivhd_header { 101ad8694baSJoerg Roedel u8 type; 102ad8694baSJoerg Roedel u8 flags; 103ad8694baSJoerg Roedel u16 length; 104ad8694baSJoerg Roedel u16 devid; 105ad8694baSJoerg Roedel u16 cap_ptr; 106ad8694baSJoerg Roedel u64 mmio_phys; 107ad8694baSJoerg Roedel u16 pci_seg; 108ad8694baSJoerg Roedel u16 info; 109ad8694baSJoerg Roedel u32 efr_attr; 110ad8694baSJoerg Roedel 111ad8694baSJoerg Roedel /* Following only valid on IVHD type 11h and 40h */ 112ad8694baSJoerg Roedel u64 efr_reg; /* Exact copy of MMIO_EXT_FEATURES */ 113ad8694baSJoerg Roedel u64 res; 114ad8694baSJoerg Roedel } __attribute__((packed)); 115ad8694baSJoerg Roedel 116ad8694baSJoerg Roedel /* 117ad8694baSJoerg Roedel * A device entry describing which devices a specific IOMMU translates and 118ad8694baSJoerg Roedel * which requestor ids they use. 119ad8694baSJoerg Roedel */ 120ad8694baSJoerg Roedel struct ivhd_entry { 121ad8694baSJoerg Roedel u8 type; 122ad8694baSJoerg Roedel u16 devid; 123ad8694baSJoerg Roedel u8 flags; 12443d83af8SKees Cook struct_group(ext_hid, 125ad8694baSJoerg Roedel u32 ext; 126ad8694baSJoerg Roedel u32 hidh; 12743d83af8SKees Cook ); 128ad8694baSJoerg Roedel u64 cid; 129ad8694baSJoerg Roedel u8 uidf; 130ad8694baSJoerg Roedel u8 uidl; 131ad8694baSJoerg Roedel u8 uid; 132ad8694baSJoerg Roedel } __attribute__((packed)); 133ad8694baSJoerg Roedel 134ad8694baSJoerg Roedel /* 135ad8694baSJoerg Roedel * An AMD IOMMU memory definition structure. It defines things like exclusion 136ad8694baSJoerg Roedel * ranges for devices and regions that should be unity mapped. 137ad8694baSJoerg Roedel */ 138ad8694baSJoerg Roedel struct ivmd_header { 139ad8694baSJoerg Roedel u8 type; 140ad8694baSJoerg Roedel u8 flags; 141ad8694baSJoerg Roedel u16 length; 142ad8694baSJoerg Roedel u16 devid; 143ad8694baSJoerg Roedel u16 aux; 144ad8694baSJoerg Roedel u64 resv; 145ad8694baSJoerg Roedel u64 range_start; 146ad8694baSJoerg Roedel u64 range_length; 147ad8694baSJoerg Roedel } __attribute__((packed)); 148ad8694baSJoerg Roedel 149ad8694baSJoerg Roedel bool amd_iommu_dump; 150ad8694baSJoerg Roedel bool amd_iommu_irq_remap __read_mostly; 151ad8694baSJoerg Roedel 15289c9a09cSSuravee Suthikulpanit enum io_pgtable_fmt amd_iommu_pgtable = AMD_IOMMU_V1; 15389c9a09cSSuravee Suthikulpanit 154ad8694baSJoerg Roedel int amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 155ad8694baSJoerg Roedel static int amd_iommu_xt_mode = IRQ_REMAP_XAPIC_MODE; 156ad8694baSJoerg Roedel 157ad8694baSJoerg Roedel static bool amd_iommu_detected; 158b1e650dbSJoerg Roedel static bool amd_iommu_disabled __initdata; 159b1e650dbSJoerg Roedel static bool amd_iommu_force_enable __initdata; 160ad8694baSJoerg Roedel static int amd_iommu_target_ivhd_type; 161ad8694baSJoerg Roedel 162ad8694baSJoerg Roedel u16 amd_iommu_last_bdf; /* largest PCI device id we have 163ad8694baSJoerg Roedel to handle */ 164ad8694baSJoerg Roedel LIST_HEAD(amd_iommu_unity_map); /* a list of required unity mappings 165ad8694baSJoerg Roedel we find in ACPI */ 166ad8694baSJoerg Roedel 167ad8694baSJoerg Roedel LIST_HEAD(amd_iommu_list); /* list of all AMD IOMMUs in the 168ad8694baSJoerg Roedel system */ 169ad8694baSJoerg Roedel 170ad8694baSJoerg Roedel /* Array to assign indices to IOMMUs*/ 171ad8694baSJoerg Roedel struct amd_iommu *amd_iommus[MAX_IOMMUS]; 172ad8694baSJoerg Roedel 173ad8694baSJoerg Roedel /* Number of IOMMUs present in the system */ 174ad8694baSJoerg Roedel static int amd_iommus_present; 175ad8694baSJoerg Roedel 176ad8694baSJoerg Roedel /* IOMMUs have a non-present cache? */ 177ad8694baSJoerg Roedel bool amd_iommu_np_cache __read_mostly; 178ad8694baSJoerg Roedel bool amd_iommu_iotlb_sup __read_mostly = true; 179ad8694baSJoerg Roedel 180ad8694baSJoerg Roedel u32 amd_iommu_max_pasid __read_mostly = ~0; 181ad8694baSJoerg Roedel 182ad8694baSJoerg Roedel bool amd_iommu_v2_present __read_mostly; 183ad8694baSJoerg Roedel static bool amd_iommu_pc_present __read_mostly; 184ad8694baSJoerg Roedel 185ad8694baSJoerg Roedel bool amd_iommu_force_isolation __read_mostly; 186ad8694baSJoerg Roedel 187ad8694baSJoerg Roedel /* 188ad8694baSJoerg Roedel * Pointer to the device table which is shared by all AMD IOMMUs 189ad8694baSJoerg Roedel * it is indexed by the PCI device id or the HT unit id and contains 190ad8694baSJoerg Roedel * information about the domain the device belongs to as well as the 191ad8694baSJoerg Roedel * page table root pointer. 192ad8694baSJoerg Roedel */ 193ad8694baSJoerg Roedel struct dev_table_entry *amd_iommu_dev_table; 194ad8694baSJoerg Roedel /* 195ad8694baSJoerg Roedel * Pointer to a device table which the content of old device table 196ad8694baSJoerg Roedel * will be copied to. It's only be used in kdump kernel. 197ad8694baSJoerg Roedel */ 198ad8694baSJoerg Roedel static struct dev_table_entry *old_dev_tbl_cpy; 199ad8694baSJoerg Roedel 200ad8694baSJoerg Roedel /* 201ad8694baSJoerg Roedel * The alias table is a driver specific data structure which contains the 202ad8694baSJoerg Roedel * mappings of the PCI device ids to the actual requestor ids on the IOMMU. 203ad8694baSJoerg Roedel * More than one device can share the same requestor id. 204ad8694baSJoerg Roedel */ 205ad8694baSJoerg Roedel u16 *amd_iommu_alias_table; 206ad8694baSJoerg Roedel 207ad8694baSJoerg Roedel /* 208ad8694baSJoerg Roedel * The rlookup table is used to find the IOMMU which is responsible 209ad8694baSJoerg Roedel * for a specific device. It is also indexed by the PCI device id. 210ad8694baSJoerg Roedel */ 211ad8694baSJoerg Roedel struct amd_iommu **amd_iommu_rlookup_table; 212ad8694baSJoerg Roedel 213ad8694baSJoerg Roedel /* 214ad8694baSJoerg Roedel * This table is used to find the irq remapping table for a given device id 215ad8694baSJoerg Roedel * quickly. 216ad8694baSJoerg Roedel */ 217ad8694baSJoerg Roedel struct irq_remap_table **irq_lookup_table; 218ad8694baSJoerg Roedel 219ad8694baSJoerg Roedel /* 220ad8694baSJoerg Roedel * AMD IOMMU allows up to 2^16 different protection domains. This is a bitmap 221ad8694baSJoerg Roedel * to know which ones are already in use. 222ad8694baSJoerg Roedel */ 223ad8694baSJoerg Roedel unsigned long *amd_iommu_pd_alloc_bitmap; 224ad8694baSJoerg Roedel 225ad8694baSJoerg Roedel static u32 dev_table_size; /* size of the device table */ 226ad8694baSJoerg Roedel static u32 alias_table_size; /* size of the alias table */ 227ad8694baSJoerg Roedel static u32 rlookup_table_size; /* size if the rlookup table */ 228ad8694baSJoerg Roedel 229ad8694baSJoerg Roedel enum iommu_init_state { 230ad8694baSJoerg Roedel IOMMU_START_STATE, 231ad8694baSJoerg Roedel IOMMU_IVRS_DETECTED, 232ad8694baSJoerg Roedel IOMMU_ACPI_FINISHED, 233ad8694baSJoerg Roedel IOMMU_ENABLED, 234ad8694baSJoerg Roedel IOMMU_PCI_INIT, 235ad8694baSJoerg Roedel IOMMU_INTERRUPTS_EN, 236ad8694baSJoerg Roedel IOMMU_INITIALIZED, 237ad8694baSJoerg Roedel IOMMU_NOT_FOUND, 238ad8694baSJoerg Roedel IOMMU_INIT_ERROR, 239ad8694baSJoerg Roedel IOMMU_CMDLINE_DISABLED, 240ad8694baSJoerg Roedel }; 241ad8694baSJoerg Roedel 242ad8694baSJoerg Roedel /* Early ioapic and hpet maps from kernel command line */ 243ad8694baSJoerg Roedel #define EARLY_MAP_SIZE 4 244ad8694baSJoerg Roedel static struct devid_map __initdata early_ioapic_map[EARLY_MAP_SIZE]; 245ad8694baSJoerg Roedel static struct devid_map __initdata early_hpet_map[EARLY_MAP_SIZE]; 246ad8694baSJoerg Roedel static struct acpihid_map_entry __initdata early_acpihid_map[EARLY_MAP_SIZE]; 247ad8694baSJoerg Roedel 248ad8694baSJoerg Roedel static int __initdata early_ioapic_map_size; 249ad8694baSJoerg Roedel static int __initdata early_hpet_map_size; 250ad8694baSJoerg Roedel static int __initdata early_acpihid_map_size; 251ad8694baSJoerg Roedel 252ad8694baSJoerg Roedel static bool __initdata cmdline_maps; 253ad8694baSJoerg Roedel 254ad8694baSJoerg Roedel static enum iommu_init_state init_state = IOMMU_START_STATE; 255ad8694baSJoerg Roedel 256ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void); 257ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state); 258ad8694baSJoerg Roedel static void init_device_table_dma(void); 259ad8694baSJoerg Roedel 260ad8694baSJoerg Roedel static bool amd_iommu_pre_enabled = true; 261ad8694baSJoerg Roedel 262a44092e3SSuravee Suthikulpanit static u32 amd_iommu_ivinfo __initdata; 263a44092e3SSuravee Suthikulpanit 264ad8694baSJoerg Roedel bool translation_pre_enabled(struct amd_iommu *iommu) 265ad8694baSJoerg Roedel { 266ad8694baSJoerg Roedel return (iommu->flags & AMD_IOMMU_FLAG_TRANS_PRE_ENABLED); 267ad8694baSJoerg Roedel } 268ad8694baSJoerg Roedel 269ad8694baSJoerg Roedel static void clear_translation_pre_enabled(struct amd_iommu *iommu) 270ad8694baSJoerg Roedel { 271ad8694baSJoerg Roedel iommu->flags &= ~AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 272ad8694baSJoerg Roedel } 273ad8694baSJoerg Roedel 274ad8694baSJoerg Roedel static void init_translation_status(struct amd_iommu *iommu) 275ad8694baSJoerg Roedel { 276ad8694baSJoerg Roedel u64 ctrl; 277ad8694baSJoerg Roedel 278ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 279ad8694baSJoerg Roedel if (ctrl & (1<<CONTROL_IOMMU_EN)) 280ad8694baSJoerg Roedel iommu->flags |= AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 281ad8694baSJoerg Roedel } 282ad8694baSJoerg Roedel 283ad8694baSJoerg Roedel static inline void update_last_devid(u16 devid) 284ad8694baSJoerg Roedel { 285ad8694baSJoerg Roedel if (devid > amd_iommu_last_bdf) 286ad8694baSJoerg Roedel amd_iommu_last_bdf = devid; 287ad8694baSJoerg Roedel } 288ad8694baSJoerg Roedel 289ad8694baSJoerg Roedel static inline unsigned long tbl_size(int entry_size) 290ad8694baSJoerg Roedel { 291ad8694baSJoerg Roedel unsigned shift = PAGE_SHIFT + 292ad8694baSJoerg Roedel get_order(((int)amd_iommu_last_bdf + 1) * entry_size); 293ad8694baSJoerg Roedel 294ad8694baSJoerg Roedel return 1UL << shift; 295ad8694baSJoerg Roedel } 296ad8694baSJoerg Roedel 297ad8694baSJoerg Roedel int amd_iommu_get_num_iommus(void) 298ad8694baSJoerg Roedel { 299ad8694baSJoerg Roedel return amd_iommus_present; 300ad8694baSJoerg Roedel } 301ad8694baSJoerg Roedel 302c3811a50SWei Huang #ifdef CONFIG_IRQ_REMAP 303c3811a50SWei Huang static bool check_feature_on_all_iommus(u64 mask) 304c3811a50SWei Huang { 305c3811a50SWei Huang bool ret = false; 306c3811a50SWei Huang struct amd_iommu *iommu; 307c3811a50SWei Huang 308c3811a50SWei Huang for_each_iommu(iommu) { 309c3811a50SWei Huang ret = iommu_feature(iommu, mask); 310c3811a50SWei Huang if (!ret) 311c3811a50SWei Huang return false; 312c3811a50SWei Huang } 313c3811a50SWei Huang 314c3811a50SWei Huang return true; 315c3811a50SWei Huang } 316c3811a50SWei Huang #endif 317c3811a50SWei Huang 318a44092e3SSuravee Suthikulpanit /* 319a44092e3SSuravee Suthikulpanit * For IVHD type 0x11/0x40, EFR is also available via IVHD. 320a44092e3SSuravee Suthikulpanit * Default to IVHD EFR since it is available sooner 321a44092e3SSuravee Suthikulpanit * (i.e. before PCI init). 322a44092e3SSuravee Suthikulpanit */ 323a44092e3SSuravee Suthikulpanit static void __init early_iommu_features_init(struct amd_iommu *iommu, 324a44092e3SSuravee Suthikulpanit struct ivhd_header *h) 325a44092e3SSuravee Suthikulpanit { 326a44092e3SSuravee Suthikulpanit if (amd_iommu_ivinfo & IOMMU_IVINFO_EFRSUP) 327a44092e3SSuravee Suthikulpanit iommu->features = h->efr_reg; 328a44092e3SSuravee Suthikulpanit } 329a44092e3SSuravee Suthikulpanit 330ad8694baSJoerg Roedel /* Access to l1 and l2 indexed register spaces */ 331ad8694baSJoerg Roedel 332ad8694baSJoerg Roedel static u32 iommu_read_l1(struct amd_iommu *iommu, u16 l1, u8 address) 333ad8694baSJoerg Roedel { 334ad8694baSJoerg Roedel u32 val; 335ad8694baSJoerg Roedel 336ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 337ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xfc, &val); 338ad8694baSJoerg Roedel return val; 339ad8694baSJoerg Roedel } 340ad8694baSJoerg Roedel 341ad8694baSJoerg Roedel static void iommu_write_l1(struct amd_iommu *iommu, u16 l1, u8 address, u32 val) 342ad8694baSJoerg Roedel { 343ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16 | 1 << 31)); 344ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xfc, val); 345ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 346ad8694baSJoerg Roedel } 347ad8694baSJoerg Roedel 348ad8694baSJoerg Roedel static u32 iommu_read_l2(struct amd_iommu *iommu, u8 address) 349ad8694baSJoerg Roedel { 350ad8694baSJoerg Roedel u32 val; 351ad8694baSJoerg Roedel 352ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, address); 353ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &val); 354ad8694baSJoerg Roedel return val; 355ad8694baSJoerg Roedel } 356ad8694baSJoerg Roedel 357ad8694baSJoerg Roedel static void iommu_write_l2(struct amd_iommu *iommu, u8 address, u32 val) 358ad8694baSJoerg Roedel { 359ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, (address | 1 << 8)); 360ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, val); 361ad8694baSJoerg Roedel } 362ad8694baSJoerg Roedel 363ad8694baSJoerg Roedel /**************************************************************************** 364ad8694baSJoerg Roedel * 365ad8694baSJoerg Roedel * AMD IOMMU MMIO register space handling functions 366ad8694baSJoerg Roedel * 367ad8694baSJoerg Roedel * These functions are used to program the IOMMU device registers in 368ad8694baSJoerg Roedel * MMIO space required for that driver. 369ad8694baSJoerg Roedel * 370ad8694baSJoerg Roedel ****************************************************************************/ 371ad8694baSJoerg Roedel 372ad8694baSJoerg Roedel /* 373ad8694baSJoerg Roedel * This function set the exclusion range in the IOMMU. DMA accesses to the 374ad8694baSJoerg Roedel * exclusion range are passed through untranslated 375ad8694baSJoerg Roedel */ 376ad8694baSJoerg Roedel static void iommu_set_exclusion_range(struct amd_iommu *iommu) 377ad8694baSJoerg Roedel { 378ad8694baSJoerg Roedel u64 start = iommu->exclusion_start & PAGE_MASK; 379ad8694baSJoerg Roedel u64 limit = (start + iommu->exclusion_length - 1) & PAGE_MASK; 380ad8694baSJoerg Roedel u64 entry; 381ad8694baSJoerg Roedel 382ad8694baSJoerg Roedel if (!iommu->exclusion_start) 383ad8694baSJoerg Roedel return; 384ad8694baSJoerg Roedel 385ad8694baSJoerg Roedel entry = start | MMIO_EXCL_ENABLE_MASK; 386ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 387ad8694baSJoerg Roedel &entry, sizeof(entry)); 388ad8694baSJoerg Roedel 389ad8694baSJoerg Roedel entry = limit; 390ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 391ad8694baSJoerg Roedel &entry, sizeof(entry)); 392ad8694baSJoerg Roedel } 393ad8694baSJoerg Roedel 39454ce12e0SSuravee Suthikulpanit static void iommu_set_cwwb_range(struct amd_iommu *iommu) 39554ce12e0SSuravee Suthikulpanit { 39654ce12e0SSuravee Suthikulpanit u64 start = iommu_virt_to_phys((void *)iommu->cmd_sem); 39754ce12e0SSuravee Suthikulpanit u64 entry = start & PM_ADDR_MASK; 39854ce12e0SSuravee Suthikulpanit 39954ce12e0SSuravee Suthikulpanit if (!iommu_feature(iommu, FEATURE_SNP)) 40054ce12e0SSuravee Suthikulpanit return; 40154ce12e0SSuravee Suthikulpanit 40254ce12e0SSuravee Suthikulpanit /* Note: 40354ce12e0SSuravee Suthikulpanit * Re-purpose Exclusion base/limit registers for Completion wait 40454ce12e0SSuravee Suthikulpanit * write-back base/limit. 40554ce12e0SSuravee Suthikulpanit */ 40654ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 40754ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 40854ce12e0SSuravee Suthikulpanit 40954ce12e0SSuravee Suthikulpanit /* Note: 41054ce12e0SSuravee Suthikulpanit * Default to 4 Kbytes, which can be specified by setting base 41154ce12e0SSuravee Suthikulpanit * address equal to the limit address. 41254ce12e0SSuravee Suthikulpanit */ 41354ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 41454ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 41554ce12e0SSuravee Suthikulpanit } 41654ce12e0SSuravee Suthikulpanit 417ad8694baSJoerg Roedel /* Programs the physical address of the device table into the IOMMU hardware */ 418ad8694baSJoerg Roedel static void iommu_set_device_table(struct amd_iommu *iommu) 419ad8694baSJoerg Roedel { 420ad8694baSJoerg Roedel u64 entry; 421ad8694baSJoerg Roedel 422ad8694baSJoerg Roedel BUG_ON(iommu->mmio_base == NULL); 423ad8694baSJoerg Roedel 424ad8694baSJoerg Roedel entry = iommu_virt_to_phys(amd_iommu_dev_table); 425ad8694baSJoerg Roedel entry |= (dev_table_size >> 12) - 1; 426ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET, 427ad8694baSJoerg Roedel &entry, sizeof(entry)); 428ad8694baSJoerg Roedel } 429ad8694baSJoerg Roedel 430ad8694baSJoerg Roedel /* Generic functions to enable/disable certain features of the IOMMU. */ 431ad8694baSJoerg Roedel static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit) 432ad8694baSJoerg Roedel { 433ad8694baSJoerg Roedel u64 ctrl; 434ad8694baSJoerg Roedel 435ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 436ad8694baSJoerg Roedel ctrl |= (1ULL << bit); 437ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 438ad8694baSJoerg Roedel } 439ad8694baSJoerg Roedel 440ad8694baSJoerg Roedel static void iommu_feature_disable(struct amd_iommu *iommu, u8 bit) 441ad8694baSJoerg Roedel { 442ad8694baSJoerg Roedel u64 ctrl; 443ad8694baSJoerg Roedel 444ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 445ad8694baSJoerg Roedel ctrl &= ~(1ULL << bit); 446ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 447ad8694baSJoerg Roedel } 448ad8694baSJoerg Roedel 449ad8694baSJoerg Roedel static void iommu_set_inv_tlb_timeout(struct amd_iommu *iommu, int timeout) 450ad8694baSJoerg Roedel { 451ad8694baSJoerg Roedel u64 ctrl; 452ad8694baSJoerg Roedel 453ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 454ad8694baSJoerg Roedel ctrl &= ~CTRL_INV_TO_MASK; 455ad8694baSJoerg Roedel ctrl |= (timeout << CONTROL_INV_TIMEOUT) & CTRL_INV_TO_MASK; 456ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 457ad8694baSJoerg Roedel } 458ad8694baSJoerg Roedel 459ad8694baSJoerg Roedel /* Function to enable the hardware */ 460ad8694baSJoerg Roedel static void iommu_enable(struct amd_iommu *iommu) 461ad8694baSJoerg Roedel { 462ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_IOMMU_EN); 463ad8694baSJoerg Roedel } 464ad8694baSJoerg Roedel 465ad8694baSJoerg Roedel static void iommu_disable(struct amd_iommu *iommu) 466ad8694baSJoerg Roedel { 467ad8694baSJoerg Roedel if (!iommu->mmio_base) 468ad8694baSJoerg Roedel return; 469ad8694baSJoerg Roedel 470ad8694baSJoerg Roedel /* Disable command buffer */ 471ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 472ad8694baSJoerg Roedel 473ad8694baSJoerg Roedel /* Disable event logging and event interrupts */ 474ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_INT_EN); 475ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 476ad8694baSJoerg Roedel 477ad8694baSJoerg Roedel /* Disable IOMMU GA_LOG */ 478ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GALOG_EN); 479ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GAINT_EN); 480ad8694baSJoerg Roedel 481ad8694baSJoerg Roedel /* Disable IOMMU hardware itself */ 482ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_IOMMU_EN); 483ad8694baSJoerg Roedel } 484ad8694baSJoerg Roedel 485ad8694baSJoerg Roedel /* 486ad8694baSJoerg Roedel * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in 487ad8694baSJoerg Roedel * the system has one. 488ad8694baSJoerg Roedel */ 489ad8694baSJoerg Roedel static u8 __iomem * __init iommu_map_mmio_space(u64 address, u64 end) 490ad8694baSJoerg Roedel { 491ad8694baSJoerg Roedel if (!request_mem_region(address, end, "amd_iommu")) { 492ad8694baSJoerg Roedel pr_err("Can not reserve memory region %llx-%llx for mmio\n", 493ad8694baSJoerg Roedel address, end); 494ad8694baSJoerg Roedel pr_err("This is a BIOS bug. Please contact your hardware vendor\n"); 495ad8694baSJoerg Roedel return NULL; 496ad8694baSJoerg Roedel } 497ad8694baSJoerg Roedel 498ad8694baSJoerg Roedel return (u8 __iomem *)ioremap(address, end); 499ad8694baSJoerg Roedel } 500ad8694baSJoerg Roedel 501ad8694baSJoerg Roedel static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu) 502ad8694baSJoerg Roedel { 503ad8694baSJoerg Roedel if (iommu->mmio_base) 504ad8694baSJoerg Roedel iounmap(iommu->mmio_base); 505ad8694baSJoerg Roedel release_mem_region(iommu->mmio_phys, iommu->mmio_phys_end); 506ad8694baSJoerg Roedel } 507ad8694baSJoerg Roedel 508ad8694baSJoerg Roedel static inline u32 get_ivhd_header_size(struct ivhd_header *h) 509ad8694baSJoerg Roedel { 510ad8694baSJoerg Roedel u32 size = 0; 511ad8694baSJoerg Roedel 512ad8694baSJoerg Roedel switch (h->type) { 513ad8694baSJoerg Roedel case 0x10: 514ad8694baSJoerg Roedel size = 24; 515ad8694baSJoerg Roedel break; 516ad8694baSJoerg Roedel case 0x11: 517ad8694baSJoerg Roedel case 0x40: 518ad8694baSJoerg Roedel size = 40; 519ad8694baSJoerg Roedel break; 520ad8694baSJoerg Roedel } 521ad8694baSJoerg Roedel return size; 522ad8694baSJoerg Roedel } 523ad8694baSJoerg Roedel 524ad8694baSJoerg Roedel /**************************************************************************** 525ad8694baSJoerg Roedel * 526ad8694baSJoerg Roedel * The functions below belong to the first pass of AMD IOMMU ACPI table 527ad8694baSJoerg Roedel * parsing. In this pass we try to find out the highest device id this 528ad8694baSJoerg Roedel * code has to handle. Upon this information the size of the shared data 529ad8694baSJoerg Roedel * structures is determined later. 530ad8694baSJoerg Roedel * 531ad8694baSJoerg Roedel ****************************************************************************/ 532ad8694baSJoerg Roedel 533ad8694baSJoerg Roedel /* 534ad8694baSJoerg Roedel * This function calculates the length of a given IVHD entry 535ad8694baSJoerg Roedel */ 536ad8694baSJoerg Roedel static inline int ivhd_entry_length(u8 *ivhd) 537ad8694baSJoerg Roedel { 538ad8694baSJoerg Roedel u32 type = ((struct ivhd_entry *)ivhd)->type; 539ad8694baSJoerg Roedel 540ad8694baSJoerg Roedel if (type < 0x80) { 541ad8694baSJoerg Roedel return 0x04 << (*ivhd >> 6); 542ad8694baSJoerg Roedel } else if (type == IVHD_DEV_ACPI_HID) { 543ad8694baSJoerg Roedel /* For ACPI_HID, offset 21 is uid len */ 544ad8694baSJoerg Roedel return *((u8 *)ivhd + 21) + 22; 545ad8694baSJoerg Roedel } 546ad8694baSJoerg Roedel return 0; 547ad8694baSJoerg Roedel } 548ad8694baSJoerg Roedel 549ad8694baSJoerg Roedel /* 550ad8694baSJoerg Roedel * After reading the highest device id from the IOMMU PCI capability header 551ad8694baSJoerg Roedel * this function looks if there is a higher device id defined in the ACPI table 552ad8694baSJoerg Roedel */ 553ad8694baSJoerg Roedel static int __init find_last_devid_from_ivhd(struct ivhd_header *h) 554ad8694baSJoerg Roedel { 555ad8694baSJoerg Roedel u8 *p = (void *)h, *end = (void *)h; 556ad8694baSJoerg Roedel struct ivhd_entry *dev; 557ad8694baSJoerg Roedel 558ad8694baSJoerg Roedel u32 ivhd_size = get_ivhd_header_size(h); 559ad8694baSJoerg Roedel 560ad8694baSJoerg Roedel if (!ivhd_size) { 561ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 562ad8694baSJoerg Roedel return -EINVAL; 563ad8694baSJoerg Roedel } 564ad8694baSJoerg Roedel 565ad8694baSJoerg Roedel p += ivhd_size; 566ad8694baSJoerg Roedel end += h->length; 567ad8694baSJoerg Roedel 568ad8694baSJoerg Roedel while (p < end) { 569ad8694baSJoerg Roedel dev = (struct ivhd_entry *)p; 570ad8694baSJoerg Roedel switch (dev->type) { 571ad8694baSJoerg Roedel case IVHD_DEV_ALL: 572ad8694baSJoerg Roedel /* Use maximum BDF value for DEV_ALL */ 573ad8694baSJoerg Roedel update_last_devid(0xffff); 574ad8694baSJoerg Roedel break; 575ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 576ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 577ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 578ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 579ad8694baSJoerg Roedel /* all the above subfield types refer to device ids */ 580ad8694baSJoerg Roedel update_last_devid(dev->devid); 581ad8694baSJoerg Roedel break; 582ad8694baSJoerg Roedel default: 583ad8694baSJoerg Roedel break; 584ad8694baSJoerg Roedel } 585ad8694baSJoerg Roedel p += ivhd_entry_length(p); 586ad8694baSJoerg Roedel } 587ad8694baSJoerg Roedel 588ad8694baSJoerg Roedel WARN_ON(p != end); 589ad8694baSJoerg Roedel 590ad8694baSJoerg Roedel return 0; 591ad8694baSJoerg Roedel } 592ad8694baSJoerg Roedel 593ad8694baSJoerg Roedel static int __init check_ivrs_checksum(struct acpi_table_header *table) 594ad8694baSJoerg Roedel { 595ad8694baSJoerg Roedel int i; 596ad8694baSJoerg Roedel u8 checksum = 0, *p = (u8 *)table; 597ad8694baSJoerg Roedel 598ad8694baSJoerg Roedel for (i = 0; i < table->length; ++i) 599ad8694baSJoerg Roedel checksum += p[i]; 600ad8694baSJoerg Roedel if (checksum != 0) { 601ad8694baSJoerg Roedel /* ACPI table corrupt */ 602ad8694baSJoerg Roedel pr_err(FW_BUG "IVRS invalid checksum\n"); 603ad8694baSJoerg Roedel return -ENODEV; 604ad8694baSJoerg Roedel } 605ad8694baSJoerg Roedel 606ad8694baSJoerg Roedel return 0; 607ad8694baSJoerg Roedel } 608ad8694baSJoerg Roedel 609ad8694baSJoerg Roedel /* 610ad8694baSJoerg Roedel * Iterate over all IVHD entries in the ACPI table and find the highest device 611ad8694baSJoerg Roedel * id which we need to handle. This is the first of three functions which parse 612ad8694baSJoerg Roedel * the ACPI table. So we check the checksum here. 613ad8694baSJoerg Roedel */ 614ad8694baSJoerg Roedel static int __init find_last_devid_acpi(struct acpi_table_header *table) 615ad8694baSJoerg Roedel { 616ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 617ad8694baSJoerg Roedel struct ivhd_header *h; 618ad8694baSJoerg Roedel 619ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 620ad8694baSJoerg Roedel 621ad8694baSJoerg Roedel end += table->length; 622ad8694baSJoerg Roedel while (p < end) { 623ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 624ad8694baSJoerg Roedel if (h->type == amd_iommu_target_ivhd_type) { 625ad8694baSJoerg Roedel int ret = find_last_devid_from_ivhd(h); 626ad8694baSJoerg Roedel 627ad8694baSJoerg Roedel if (ret) 628ad8694baSJoerg Roedel return ret; 629ad8694baSJoerg Roedel } 630ad8694baSJoerg Roedel p += h->length; 631ad8694baSJoerg Roedel } 632ad8694baSJoerg Roedel WARN_ON(p != end); 633ad8694baSJoerg Roedel 634ad8694baSJoerg Roedel return 0; 635ad8694baSJoerg Roedel } 636ad8694baSJoerg Roedel 637ad8694baSJoerg Roedel /**************************************************************************** 638ad8694baSJoerg Roedel * 639ad8694baSJoerg Roedel * The following functions belong to the code path which parses the ACPI table 640ad8694baSJoerg Roedel * the second time. In this ACPI parsing iteration we allocate IOMMU specific 641ad8694baSJoerg Roedel * data structures, initialize the device/alias/rlookup table and also 642ad8694baSJoerg Roedel * basically initialize the hardware. 643ad8694baSJoerg Roedel * 644ad8694baSJoerg Roedel ****************************************************************************/ 645ad8694baSJoerg Roedel 646ad8694baSJoerg Roedel /* 647ad8694baSJoerg Roedel * Allocates the command buffer. This buffer is per AMD IOMMU. We can 648ad8694baSJoerg Roedel * write commands to that buffer later and the IOMMU will execute them 649ad8694baSJoerg Roedel * asynchronously 650ad8694baSJoerg Roedel */ 651ad8694baSJoerg Roedel static int __init alloc_command_buffer(struct amd_iommu *iommu) 652ad8694baSJoerg Roedel { 653ad8694baSJoerg Roedel iommu->cmd_buf = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 654ad8694baSJoerg Roedel get_order(CMD_BUFFER_SIZE)); 655ad8694baSJoerg Roedel 656ad8694baSJoerg Roedel return iommu->cmd_buf ? 0 : -ENOMEM; 657ad8694baSJoerg Roedel } 658ad8694baSJoerg Roedel 659ad8694baSJoerg Roedel /* 660ad8694baSJoerg Roedel * This function resets the command buffer if the IOMMU stopped fetching 661ad8694baSJoerg Roedel * commands from it. 662ad8694baSJoerg Roedel */ 663ad8694baSJoerg Roedel void amd_iommu_reset_cmd_buffer(struct amd_iommu *iommu) 664ad8694baSJoerg Roedel { 665ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 666ad8694baSJoerg Roedel 667ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET); 668ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET); 669ad8694baSJoerg Roedel iommu->cmd_buf_head = 0; 670ad8694baSJoerg Roedel iommu->cmd_buf_tail = 0; 671ad8694baSJoerg Roedel 672ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_CMDBUF_EN); 673ad8694baSJoerg Roedel } 674ad8694baSJoerg Roedel 675ad8694baSJoerg Roedel /* 676ad8694baSJoerg Roedel * This function writes the command buffer address to the hardware and 677ad8694baSJoerg Roedel * enables it. 678ad8694baSJoerg Roedel */ 679ad8694baSJoerg Roedel static void iommu_enable_command_buffer(struct amd_iommu *iommu) 680ad8694baSJoerg Roedel { 681ad8694baSJoerg Roedel u64 entry; 682ad8694baSJoerg Roedel 683ad8694baSJoerg Roedel BUG_ON(iommu->cmd_buf == NULL); 684ad8694baSJoerg Roedel 685ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->cmd_buf); 686ad8694baSJoerg Roedel entry |= MMIO_CMD_SIZE_512; 687ad8694baSJoerg Roedel 688ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET, 689ad8694baSJoerg Roedel &entry, sizeof(entry)); 690ad8694baSJoerg Roedel 691ad8694baSJoerg Roedel amd_iommu_reset_cmd_buffer(iommu); 692ad8694baSJoerg Roedel } 693ad8694baSJoerg Roedel 694ad8694baSJoerg Roedel /* 695ad8694baSJoerg Roedel * This function disables the command buffer 696ad8694baSJoerg Roedel */ 697ad8694baSJoerg Roedel static void iommu_disable_command_buffer(struct amd_iommu *iommu) 698ad8694baSJoerg Roedel { 699ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 700ad8694baSJoerg Roedel } 701ad8694baSJoerg Roedel 702ad8694baSJoerg Roedel static void __init free_command_buffer(struct amd_iommu *iommu) 703ad8694baSJoerg Roedel { 704ad8694baSJoerg Roedel free_pages((unsigned long)iommu->cmd_buf, get_order(CMD_BUFFER_SIZE)); 705ad8694baSJoerg Roedel } 706ad8694baSJoerg Roedel 7076d39bdeeSSuravee Suthikulpanit static void *__init iommu_alloc_4k_pages(struct amd_iommu *iommu, 7086d39bdeeSSuravee Suthikulpanit gfp_t gfp, size_t size) 7096d39bdeeSSuravee Suthikulpanit { 7106d39bdeeSSuravee Suthikulpanit int order = get_order(size); 7116d39bdeeSSuravee Suthikulpanit void *buf = (void *)__get_free_pages(gfp, order); 7126d39bdeeSSuravee Suthikulpanit 7136d39bdeeSSuravee Suthikulpanit if (buf && 7146d39bdeeSSuravee Suthikulpanit iommu_feature(iommu, FEATURE_SNP) && 7156d39bdeeSSuravee Suthikulpanit set_memory_4k((unsigned long)buf, (1 << order))) { 7166d39bdeeSSuravee Suthikulpanit free_pages((unsigned long)buf, order); 7176d39bdeeSSuravee Suthikulpanit buf = NULL; 7186d39bdeeSSuravee Suthikulpanit } 7196d39bdeeSSuravee Suthikulpanit 7206d39bdeeSSuravee Suthikulpanit return buf; 7216d39bdeeSSuravee Suthikulpanit } 7226d39bdeeSSuravee Suthikulpanit 723ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 724ad8694baSJoerg Roedel static int __init alloc_event_buffer(struct amd_iommu *iommu) 725ad8694baSJoerg Roedel { 7266d39bdeeSSuravee Suthikulpanit iommu->evt_buf = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 7276d39bdeeSSuravee Suthikulpanit EVT_BUFFER_SIZE); 728ad8694baSJoerg Roedel 729ad8694baSJoerg Roedel return iommu->evt_buf ? 0 : -ENOMEM; 730ad8694baSJoerg Roedel } 731ad8694baSJoerg Roedel 732ad8694baSJoerg Roedel static void iommu_enable_event_buffer(struct amd_iommu *iommu) 733ad8694baSJoerg Roedel { 734ad8694baSJoerg Roedel u64 entry; 735ad8694baSJoerg Roedel 736ad8694baSJoerg Roedel BUG_ON(iommu->evt_buf == NULL); 737ad8694baSJoerg Roedel 738ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK; 739ad8694baSJoerg Roedel 740ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET, 741ad8694baSJoerg Roedel &entry, sizeof(entry)); 742ad8694baSJoerg Roedel 743ad8694baSJoerg Roedel /* set head and tail to zero manually */ 744ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET); 745ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_TAIL_OFFSET); 746ad8694baSJoerg Roedel 747ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN); 748ad8694baSJoerg Roedel } 749ad8694baSJoerg Roedel 750ad8694baSJoerg Roedel /* 751ad8694baSJoerg Roedel * This function disables the event log buffer 752ad8694baSJoerg Roedel */ 753ad8694baSJoerg Roedel static void iommu_disable_event_buffer(struct amd_iommu *iommu) 754ad8694baSJoerg Roedel { 755ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 756ad8694baSJoerg Roedel } 757ad8694baSJoerg Roedel 758ad8694baSJoerg Roedel static void __init free_event_buffer(struct amd_iommu *iommu) 759ad8694baSJoerg Roedel { 760ad8694baSJoerg Roedel free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE)); 761ad8694baSJoerg Roedel } 762ad8694baSJoerg Roedel 763ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 764ad8694baSJoerg Roedel static int __init alloc_ppr_log(struct amd_iommu *iommu) 765ad8694baSJoerg Roedel { 7666d39bdeeSSuravee Suthikulpanit iommu->ppr_log = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 7676d39bdeeSSuravee Suthikulpanit PPR_LOG_SIZE); 768ad8694baSJoerg Roedel 769ad8694baSJoerg Roedel return iommu->ppr_log ? 0 : -ENOMEM; 770ad8694baSJoerg Roedel } 771ad8694baSJoerg Roedel 772ad8694baSJoerg Roedel static void iommu_enable_ppr_log(struct amd_iommu *iommu) 773ad8694baSJoerg Roedel { 774ad8694baSJoerg Roedel u64 entry; 775ad8694baSJoerg Roedel 776ad8694baSJoerg Roedel if (iommu->ppr_log == NULL) 777ad8694baSJoerg Roedel return; 778ad8694baSJoerg Roedel 779ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->ppr_log) | PPR_LOG_SIZE_512; 780ad8694baSJoerg Roedel 781ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_PPR_LOG_OFFSET, 782ad8694baSJoerg Roedel &entry, sizeof(entry)); 783ad8694baSJoerg Roedel 784ad8694baSJoerg Roedel /* set head and tail to zero manually */ 785ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_HEAD_OFFSET); 786ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_TAIL_OFFSET); 787ad8694baSJoerg Roedel 788ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRLOG_EN); 789ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPR_EN); 790ad8694baSJoerg Roedel } 791ad8694baSJoerg Roedel 792ad8694baSJoerg Roedel static void __init free_ppr_log(struct amd_iommu *iommu) 793ad8694baSJoerg Roedel { 794ad8694baSJoerg Roedel free_pages((unsigned long)iommu->ppr_log, get_order(PPR_LOG_SIZE)); 795ad8694baSJoerg Roedel } 796ad8694baSJoerg Roedel 797ad8694baSJoerg Roedel static void free_ga_log(struct amd_iommu *iommu) 798ad8694baSJoerg Roedel { 799ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 800092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log, get_order(GA_LOG_SIZE)); 801092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log_tail, get_order(8)); 802ad8694baSJoerg Roedel #endif 803ad8694baSJoerg Roedel } 804ad8694baSJoerg Roedel 805ad8694baSJoerg Roedel static int iommu_ga_log_enable(struct amd_iommu *iommu) 806ad8694baSJoerg Roedel { 807ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 808ad8694baSJoerg Roedel u32 status, i; 809*a8d4a37dSMaxim Levitsky u64 entry; 810ad8694baSJoerg Roedel 811ad8694baSJoerg Roedel if (!iommu->ga_log) 812ad8694baSJoerg Roedel return -EINVAL; 813ad8694baSJoerg Roedel 814ad8694baSJoerg Roedel /* Check if already running */ 815*a8d4a37dSMaxim Levitsky status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 816*a8d4a37dSMaxim Levitsky if (WARN_ON(status & (MMIO_STATUS_GALOG_RUN_MASK))) 817ad8694baSJoerg Roedel return 0; 818ad8694baSJoerg Roedel 819*a8d4a37dSMaxim Levitsky entry = iommu_virt_to_phys(iommu->ga_log) | GA_LOG_SIZE_512; 820*a8d4a37dSMaxim Levitsky memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_BASE_OFFSET, 821*a8d4a37dSMaxim Levitsky &entry, sizeof(entry)); 822*a8d4a37dSMaxim Levitsky entry = (iommu_virt_to_phys(iommu->ga_log_tail) & 823*a8d4a37dSMaxim Levitsky (BIT_ULL(52)-1)) & ~7ULL; 824*a8d4a37dSMaxim Levitsky memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_TAIL_OFFSET, 825*a8d4a37dSMaxim Levitsky &entry, sizeof(entry)); 826*a8d4a37dSMaxim Levitsky writel(0x00, iommu->mmio_base + MMIO_GA_HEAD_OFFSET); 827*a8d4a37dSMaxim Levitsky writel(0x00, iommu->mmio_base + MMIO_GA_TAIL_OFFSET); 828*a8d4a37dSMaxim Levitsky 829*a8d4a37dSMaxim Levitsky 830ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GAINT_EN); 831ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GALOG_EN); 832ad8694baSJoerg Roedel 833ad8694baSJoerg Roedel for (i = 0; i < LOOP_TIMEOUT; ++i) { 834ad8694baSJoerg Roedel status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 835ad8694baSJoerg Roedel if (status & (MMIO_STATUS_GALOG_RUN_MASK)) 836ad8694baSJoerg Roedel break; 837ad8694baSJoerg Roedel } 838ad8694baSJoerg Roedel 839*a8d4a37dSMaxim Levitsky if (WARN_ON(i >= LOOP_TIMEOUT)) 840ad8694baSJoerg Roedel return -EINVAL; 841ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 842ad8694baSJoerg Roedel return 0; 843ad8694baSJoerg Roedel } 844ad8694baSJoerg Roedel 845ad8694baSJoerg Roedel static int iommu_init_ga_log(struct amd_iommu *iommu) 846ad8694baSJoerg Roedel { 847eb03f2d2SSuravee Suthikulpanit #ifdef CONFIG_IRQ_REMAP 848ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 849ad8694baSJoerg Roedel return 0; 850ad8694baSJoerg Roedel 851ad8694baSJoerg Roedel iommu->ga_log = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 852ad8694baSJoerg Roedel get_order(GA_LOG_SIZE)); 853ad8694baSJoerg Roedel if (!iommu->ga_log) 854ad8694baSJoerg Roedel goto err_out; 855ad8694baSJoerg Roedel 856ad8694baSJoerg Roedel iommu->ga_log_tail = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 857ad8694baSJoerg Roedel get_order(8)); 858ad8694baSJoerg Roedel if (!iommu->ga_log_tail) 859ad8694baSJoerg Roedel goto err_out; 860ad8694baSJoerg Roedel 861ad8694baSJoerg Roedel return 0; 862ad8694baSJoerg Roedel err_out: 863ad8694baSJoerg Roedel free_ga_log(iommu); 864ad8694baSJoerg Roedel return -EINVAL; 865eb03f2d2SSuravee Suthikulpanit #else 866eb03f2d2SSuravee Suthikulpanit return 0; 867ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 868ad8694baSJoerg Roedel } 869ad8694baSJoerg Roedel 870c69d89afSSuravee Suthikulpanit static int __init alloc_cwwb_sem(struct amd_iommu *iommu) 871c69d89afSSuravee Suthikulpanit { 8726d39bdeeSSuravee Suthikulpanit iommu->cmd_sem = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 1); 873c69d89afSSuravee Suthikulpanit 874c69d89afSSuravee Suthikulpanit return iommu->cmd_sem ? 0 : -ENOMEM; 875c69d89afSSuravee Suthikulpanit } 876c69d89afSSuravee Suthikulpanit 877c69d89afSSuravee Suthikulpanit static void __init free_cwwb_sem(struct amd_iommu *iommu) 878c69d89afSSuravee Suthikulpanit { 879c69d89afSSuravee Suthikulpanit if (iommu->cmd_sem) 880c69d89afSSuravee Suthikulpanit free_page((unsigned long)iommu->cmd_sem); 881c69d89afSSuravee Suthikulpanit } 882c69d89afSSuravee Suthikulpanit 883ad8694baSJoerg Roedel static void iommu_enable_xt(struct amd_iommu *iommu) 884ad8694baSJoerg Roedel { 885ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 886ad8694baSJoerg Roedel /* 887ad8694baSJoerg Roedel * XT mode (32-bit APIC destination ID) requires 888ad8694baSJoerg Roedel * GA mode (128-bit IRTE support) as a prerequisite. 889ad8694baSJoerg Roedel */ 890ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir) && 891ad8694baSJoerg Roedel amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 892ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_XT_EN); 893ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 894ad8694baSJoerg Roedel } 895ad8694baSJoerg Roedel 896ad8694baSJoerg Roedel static void iommu_enable_gt(struct amd_iommu *iommu) 897ad8694baSJoerg Roedel { 898ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_GT)) 899ad8694baSJoerg Roedel return; 900ad8694baSJoerg Roedel 901ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GT_EN); 902ad8694baSJoerg Roedel } 903ad8694baSJoerg Roedel 904ad8694baSJoerg Roedel /* sets a specific bit in the device table entry. */ 905ad8694baSJoerg Roedel static void set_dev_entry_bit(u16 devid, u8 bit) 906ad8694baSJoerg Roedel { 907ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 908ad8694baSJoerg Roedel int _bit = bit & 0x3f; 909ad8694baSJoerg Roedel 910ad8694baSJoerg Roedel amd_iommu_dev_table[devid].data[i] |= (1UL << _bit); 911ad8694baSJoerg Roedel } 912ad8694baSJoerg Roedel 913ad8694baSJoerg Roedel static int get_dev_entry_bit(u16 devid, u8 bit) 914ad8694baSJoerg Roedel { 915ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 916ad8694baSJoerg Roedel int _bit = bit & 0x3f; 917ad8694baSJoerg Roedel 918ad8694baSJoerg Roedel return (amd_iommu_dev_table[devid].data[i] & (1UL << _bit)) >> _bit; 919ad8694baSJoerg Roedel } 920ad8694baSJoerg Roedel 921ad8694baSJoerg Roedel 922ad8694baSJoerg Roedel static bool copy_device_table(void) 923ad8694baSJoerg Roedel { 924ad8694baSJoerg Roedel u64 int_ctl, int_tab_len, entry = 0, last_entry = 0; 925ad8694baSJoerg Roedel struct dev_table_entry *old_devtb = NULL; 926ad8694baSJoerg Roedel u32 lo, hi, devid, old_devtb_size; 927ad8694baSJoerg Roedel phys_addr_t old_devtb_phys; 928ad8694baSJoerg Roedel struct amd_iommu *iommu; 929ad8694baSJoerg Roedel u16 dom_id, dte_v, irq_v; 930ad8694baSJoerg Roedel gfp_t gfp_flag; 931ad8694baSJoerg Roedel u64 tmp; 932ad8694baSJoerg Roedel 933ad8694baSJoerg Roedel if (!amd_iommu_pre_enabled) 934ad8694baSJoerg Roedel return false; 935ad8694baSJoerg Roedel 936ad8694baSJoerg Roedel pr_warn("Translation is already enabled - trying to copy translation structures\n"); 937ad8694baSJoerg Roedel for_each_iommu(iommu) { 938ad8694baSJoerg Roedel /* All IOMMUs should use the same device table with the same size */ 939ad8694baSJoerg Roedel lo = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET); 940ad8694baSJoerg Roedel hi = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET + 4); 941ad8694baSJoerg Roedel entry = (((u64) hi) << 32) + lo; 942ad8694baSJoerg Roedel if (last_entry && last_entry != entry) { 943ad8694baSJoerg Roedel pr_err("IOMMU:%d should use the same dev table as others!\n", 944ad8694baSJoerg Roedel iommu->index); 945ad8694baSJoerg Roedel return false; 946ad8694baSJoerg Roedel } 947ad8694baSJoerg Roedel last_entry = entry; 948ad8694baSJoerg Roedel 949ad8694baSJoerg Roedel old_devtb_size = ((entry & ~PAGE_MASK) + 1) << 12; 950ad8694baSJoerg Roedel if (old_devtb_size != dev_table_size) { 951ad8694baSJoerg Roedel pr_err("The device table size of IOMMU:%d is not expected!\n", 952ad8694baSJoerg Roedel iommu->index); 953ad8694baSJoerg Roedel return false; 954ad8694baSJoerg Roedel } 955ad8694baSJoerg Roedel } 956ad8694baSJoerg Roedel 957ad8694baSJoerg Roedel /* 958ad8694baSJoerg Roedel * When SME is enabled in the first kernel, the entry includes the 959ad8694baSJoerg Roedel * memory encryption mask(sme_me_mask), we must remove the memory 960ad8694baSJoerg Roedel * encryption mask to obtain the true physical address in kdump kernel. 961ad8694baSJoerg Roedel */ 962ad8694baSJoerg Roedel old_devtb_phys = __sme_clr(entry) & PAGE_MASK; 963ad8694baSJoerg Roedel 964ad8694baSJoerg Roedel if (old_devtb_phys >= 0x100000000ULL) { 965ad8694baSJoerg Roedel pr_err("The address of old device table is above 4G, not trustworthy!\n"); 966ad8694baSJoerg Roedel return false; 967ad8694baSJoerg Roedel } 96832cb4d02STom Lendacky old_devtb = (cc_platform_has(CC_ATTR_HOST_MEM_ENCRYPT) && is_kdump_kernel()) 969ad8694baSJoerg Roedel ? (__force void *)ioremap_encrypted(old_devtb_phys, 970ad8694baSJoerg Roedel dev_table_size) 971ad8694baSJoerg Roedel : memremap(old_devtb_phys, dev_table_size, MEMREMAP_WB); 972ad8694baSJoerg Roedel 973ad8694baSJoerg Roedel if (!old_devtb) 974ad8694baSJoerg Roedel return false; 975ad8694baSJoerg Roedel 976ad8694baSJoerg Roedel gfp_flag = GFP_KERNEL | __GFP_ZERO | GFP_DMA32; 977ad8694baSJoerg Roedel old_dev_tbl_cpy = (void *)__get_free_pages(gfp_flag, 978ad8694baSJoerg Roedel get_order(dev_table_size)); 979ad8694baSJoerg Roedel if (old_dev_tbl_cpy == NULL) { 980ad8694baSJoerg Roedel pr_err("Failed to allocate memory for copying old device table!\n"); 981ad8694baSJoerg Roedel return false; 982ad8694baSJoerg Roedel } 983ad8694baSJoerg Roedel 984ad8694baSJoerg Roedel for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) { 985ad8694baSJoerg Roedel old_dev_tbl_cpy[devid] = old_devtb[devid]; 986ad8694baSJoerg Roedel dom_id = old_devtb[devid].data[1] & DEV_DOMID_MASK; 987ad8694baSJoerg Roedel dte_v = old_devtb[devid].data[0] & DTE_FLAG_V; 988ad8694baSJoerg Roedel 989ad8694baSJoerg Roedel if (dte_v && dom_id) { 990ad8694baSJoerg Roedel old_dev_tbl_cpy[devid].data[0] = old_devtb[devid].data[0]; 991ad8694baSJoerg Roedel old_dev_tbl_cpy[devid].data[1] = old_devtb[devid].data[1]; 992ad8694baSJoerg Roedel __set_bit(dom_id, amd_iommu_pd_alloc_bitmap); 993ad8694baSJoerg Roedel /* If gcr3 table existed, mask it out */ 994ad8694baSJoerg Roedel if (old_devtb[devid].data[0] & DTE_FLAG_GV) { 995ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_B(~0ULL) << DTE_GCR3_SHIFT_B; 996ad8694baSJoerg Roedel tmp |= DTE_GCR3_VAL_C(~0ULL) << DTE_GCR3_SHIFT_C; 997ad8694baSJoerg Roedel old_dev_tbl_cpy[devid].data[1] &= ~tmp; 998ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_A(~0ULL) << DTE_GCR3_SHIFT_A; 999ad8694baSJoerg Roedel tmp |= DTE_FLAG_GV; 1000ad8694baSJoerg Roedel old_dev_tbl_cpy[devid].data[0] &= ~tmp; 1001ad8694baSJoerg Roedel } 1002ad8694baSJoerg Roedel } 1003ad8694baSJoerg Roedel 1004ad8694baSJoerg Roedel irq_v = old_devtb[devid].data[2] & DTE_IRQ_REMAP_ENABLE; 1005ad8694baSJoerg Roedel int_ctl = old_devtb[devid].data[2] & DTE_IRQ_REMAP_INTCTL_MASK; 10065ae9a046SSuravee Suthikulpanit int_tab_len = old_devtb[devid].data[2] & DTE_INTTABLEN_MASK; 1007ad8694baSJoerg Roedel if (irq_v && (int_ctl || int_tab_len)) { 1008ad8694baSJoerg Roedel if ((int_ctl != DTE_IRQ_REMAP_INTCTL) || 10095ae9a046SSuravee Suthikulpanit (int_tab_len != DTE_INTTABLEN)) { 1010ad8694baSJoerg Roedel pr_err("Wrong old irq remapping flag: %#x\n", devid); 1011ad8694baSJoerg Roedel return false; 1012ad8694baSJoerg Roedel } 1013ad8694baSJoerg Roedel 1014ad8694baSJoerg Roedel old_dev_tbl_cpy[devid].data[2] = old_devtb[devid].data[2]; 1015ad8694baSJoerg Roedel } 1016ad8694baSJoerg Roedel } 1017ad8694baSJoerg Roedel memunmap(old_devtb); 1018ad8694baSJoerg Roedel 1019ad8694baSJoerg Roedel return true; 1020ad8694baSJoerg Roedel } 1021ad8694baSJoerg Roedel 1022ad8694baSJoerg Roedel void amd_iommu_apply_erratum_63(u16 devid) 1023ad8694baSJoerg Roedel { 1024ad8694baSJoerg Roedel int sysmgt; 1025ad8694baSJoerg Roedel 1026ad8694baSJoerg Roedel sysmgt = get_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1) | 1027ad8694baSJoerg Roedel (get_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2) << 1); 1028ad8694baSJoerg Roedel 1029ad8694baSJoerg Roedel if (sysmgt == 0x01) 1030ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_IW); 1031ad8694baSJoerg Roedel } 1032ad8694baSJoerg Roedel 1033ad8694baSJoerg Roedel /* Writes the specific IOMMU for a device into the rlookup table */ 1034ad8694baSJoerg Roedel static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid) 1035ad8694baSJoerg Roedel { 1036ad8694baSJoerg Roedel amd_iommu_rlookup_table[devid] = iommu; 1037ad8694baSJoerg Roedel } 1038ad8694baSJoerg Roedel 1039ad8694baSJoerg Roedel /* 1040ad8694baSJoerg Roedel * This function takes the device specific flags read from the ACPI 1041ad8694baSJoerg Roedel * table and sets up the device table entry with that information 1042ad8694baSJoerg Roedel */ 1043ad8694baSJoerg Roedel static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu, 1044ad8694baSJoerg Roedel u16 devid, u32 flags, u32 ext_flags) 1045ad8694baSJoerg Roedel { 1046ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_INITPASS) 1047ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS); 1048ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_EXTINT) 1049ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS); 1050ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_NMI) 1051ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS); 1052ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT1) 1053ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1); 1054ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT2) 1055ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2); 1056ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT0) 1057ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS); 1058ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT1) 1059ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS); 1060ad8694baSJoerg Roedel 1061ad8694baSJoerg Roedel amd_iommu_apply_erratum_63(devid); 1062ad8694baSJoerg Roedel 1063ad8694baSJoerg Roedel set_iommu_for_device(iommu, devid); 1064ad8694baSJoerg Roedel } 1065ad8694baSJoerg Roedel 1066ad8694baSJoerg Roedel int __init add_special_device(u8 type, u8 id, u16 *devid, bool cmd_line) 1067ad8694baSJoerg Roedel { 1068ad8694baSJoerg Roedel struct devid_map *entry; 1069ad8694baSJoerg Roedel struct list_head *list; 1070ad8694baSJoerg Roedel 1071ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1072ad8694baSJoerg Roedel list = &ioapic_map; 1073ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1074ad8694baSJoerg Roedel list = &hpet_map; 1075ad8694baSJoerg Roedel else 1076ad8694baSJoerg Roedel return -EINVAL; 1077ad8694baSJoerg Roedel 1078ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1079ad8694baSJoerg Roedel if (!(entry->id == id && entry->cmd_line)) 1080ad8694baSJoerg Roedel continue; 1081ad8694baSJoerg Roedel 1082ad8694baSJoerg Roedel pr_info("Command-line override present for %s id %d - ignoring\n", 1083ad8694baSJoerg Roedel type == IVHD_SPECIAL_IOAPIC ? "IOAPIC" : "HPET", id); 1084ad8694baSJoerg Roedel 1085ad8694baSJoerg Roedel *devid = entry->devid; 1086ad8694baSJoerg Roedel 1087ad8694baSJoerg Roedel return 0; 1088ad8694baSJoerg Roedel } 1089ad8694baSJoerg Roedel 1090ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1091ad8694baSJoerg Roedel if (!entry) 1092ad8694baSJoerg Roedel return -ENOMEM; 1093ad8694baSJoerg Roedel 1094ad8694baSJoerg Roedel entry->id = id; 1095ad8694baSJoerg Roedel entry->devid = *devid; 1096ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1097ad8694baSJoerg Roedel 1098ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1099ad8694baSJoerg Roedel 1100ad8694baSJoerg Roedel return 0; 1101ad8694baSJoerg Roedel } 1102ad8694baSJoerg Roedel 1103ad8694baSJoerg Roedel static int __init add_acpi_hid_device(u8 *hid, u8 *uid, u16 *devid, 1104ad8694baSJoerg Roedel bool cmd_line) 1105ad8694baSJoerg Roedel { 1106ad8694baSJoerg Roedel struct acpihid_map_entry *entry; 1107ad8694baSJoerg Roedel struct list_head *list = &acpihid_map; 1108ad8694baSJoerg Roedel 1109ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1110ad8694baSJoerg Roedel if (strcmp(entry->hid, hid) || 1111ad8694baSJoerg Roedel (*uid && *entry->uid && strcmp(entry->uid, uid)) || 1112ad8694baSJoerg Roedel !entry->cmd_line) 1113ad8694baSJoerg Roedel continue; 1114ad8694baSJoerg Roedel 1115ad8694baSJoerg Roedel pr_info("Command-line override for hid:%s uid:%s\n", 1116ad8694baSJoerg Roedel hid, uid); 1117ad8694baSJoerg Roedel *devid = entry->devid; 1118ad8694baSJoerg Roedel return 0; 1119ad8694baSJoerg Roedel } 1120ad8694baSJoerg Roedel 1121ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1122ad8694baSJoerg Roedel if (!entry) 1123ad8694baSJoerg Roedel return -ENOMEM; 1124ad8694baSJoerg Roedel 1125ad8694baSJoerg Roedel memcpy(entry->uid, uid, strlen(uid)); 1126ad8694baSJoerg Roedel memcpy(entry->hid, hid, strlen(hid)); 1127ad8694baSJoerg Roedel entry->devid = *devid; 1128ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1129ad8694baSJoerg Roedel entry->root_devid = (entry->devid & (~0x7)); 1130ad8694baSJoerg Roedel 1131ad8694baSJoerg Roedel pr_info("%s, add hid:%s, uid:%s, rdevid:%d\n", 1132ad8694baSJoerg Roedel entry->cmd_line ? "cmd" : "ivrs", 1133ad8694baSJoerg Roedel entry->hid, entry->uid, entry->root_devid); 1134ad8694baSJoerg Roedel 1135ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1136ad8694baSJoerg Roedel return 0; 1137ad8694baSJoerg Roedel } 1138ad8694baSJoerg Roedel 1139ad8694baSJoerg Roedel static int __init add_early_maps(void) 1140ad8694baSJoerg Roedel { 1141ad8694baSJoerg Roedel int i, ret; 1142ad8694baSJoerg Roedel 1143ad8694baSJoerg Roedel for (i = 0; i < early_ioapic_map_size; ++i) { 1144ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_IOAPIC, 1145ad8694baSJoerg Roedel early_ioapic_map[i].id, 1146ad8694baSJoerg Roedel &early_ioapic_map[i].devid, 1147ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line); 1148ad8694baSJoerg Roedel if (ret) 1149ad8694baSJoerg Roedel return ret; 1150ad8694baSJoerg Roedel } 1151ad8694baSJoerg Roedel 1152ad8694baSJoerg Roedel for (i = 0; i < early_hpet_map_size; ++i) { 1153ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_HPET, 1154ad8694baSJoerg Roedel early_hpet_map[i].id, 1155ad8694baSJoerg Roedel &early_hpet_map[i].devid, 1156ad8694baSJoerg Roedel early_hpet_map[i].cmd_line); 1157ad8694baSJoerg Roedel if (ret) 1158ad8694baSJoerg Roedel return ret; 1159ad8694baSJoerg Roedel } 1160ad8694baSJoerg Roedel 1161ad8694baSJoerg Roedel for (i = 0; i < early_acpihid_map_size; ++i) { 1162ad8694baSJoerg Roedel ret = add_acpi_hid_device(early_acpihid_map[i].hid, 1163ad8694baSJoerg Roedel early_acpihid_map[i].uid, 1164ad8694baSJoerg Roedel &early_acpihid_map[i].devid, 1165ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line); 1166ad8694baSJoerg Roedel if (ret) 1167ad8694baSJoerg Roedel return ret; 1168ad8694baSJoerg Roedel } 1169ad8694baSJoerg Roedel 1170ad8694baSJoerg Roedel return 0; 1171ad8694baSJoerg Roedel } 1172ad8694baSJoerg Roedel 1173ad8694baSJoerg Roedel /* 1174ad8694baSJoerg Roedel * Takes a pointer to an AMD IOMMU entry in the ACPI table and 1175ad8694baSJoerg Roedel * initializes the hardware and our data structures with it. 1176ad8694baSJoerg Roedel */ 1177ad8694baSJoerg Roedel static int __init init_iommu_from_acpi(struct amd_iommu *iommu, 1178ad8694baSJoerg Roedel struct ivhd_header *h) 1179ad8694baSJoerg Roedel { 1180ad8694baSJoerg Roedel u8 *p = (u8 *)h; 1181ad8694baSJoerg Roedel u8 *end = p, flags = 0; 1182ad8694baSJoerg Roedel u16 devid = 0, devid_start = 0, devid_to = 0; 1183ad8694baSJoerg Roedel u32 dev_i, ext_flags = 0; 1184ad8694baSJoerg Roedel bool alias = false; 1185ad8694baSJoerg Roedel struct ivhd_entry *e; 1186ad8694baSJoerg Roedel u32 ivhd_size; 1187ad8694baSJoerg Roedel int ret; 1188ad8694baSJoerg Roedel 1189ad8694baSJoerg Roedel 1190ad8694baSJoerg Roedel ret = add_early_maps(); 1191ad8694baSJoerg Roedel if (ret) 1192ad8694baSJoerg Roedel return ret; 1193ad8694baSJoerg Roedel 1194ad8694baSJoerg Roedel amd_iommu_apply_ivrs_quirks(); 1195ad8694baSJoerg Roedel 1196ad8694baSJoerg Roedel /* 1197ad8694baSJoerg Roedel * First save the recommended feature enable bits from ACPI 1198ad8694baSJoerg Roedel */ 1199ad8694baSJoerg Roedel iommu->acpi_flags = h->flags; 1200ad8694baSJoerg Roedel 1201ad8694baSJoerg Roedel /* 1202ad8694baSJoerg Roedel * Done. Now parse the device entries 1203ad8694baSJoerg Roedel */ 1204ad8694baSJoerg Roedel ivhd_size = get_ivhd_header_size(h); 1205ad8694baSJoerg Roedel if (!ivhd_size) { 1206ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 1207ad8694baSJoerg Roedel return -EINVAL; 1208ad8694baSJoerg Roedel } 1209ad8694baSJoerg Roedel 1210ad8694baSJoerg Roedel p += ivhd_size; 1211ad8694baSJoerg Roedel 1212ad8694baSJoerg Roedel end += h->length; 1213ad8694baSJoerg Roedel 1214ad8694baSJoerg Roedel 1215ad8694baSJoerg Roedel while (p < end) { 1216ad8694baSJoerg Roedel e = (struct ivhd_entry *)p; 1217ad8694baSJoerg Roedel switch (e->type) { 1218ad8694baSJoerg Roedel case IVHD_DEV_ALL: 1219ad8694baSJoerg Roedel 1220ad8694baSJoerg Roedel DUMP_printk(" DEV_ALL\t\t\tflags: %02x\n", e->flags); 1221ad8694baSJoerg Roedel 1222ad8694baSJoerg Roedel for (dev_i = 0; dev_i <= amd_iommu_last_bdf; ++dev_i) 1223ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, e->flags, 0); 1224ad8694baSJoerg Roedel break; 1225ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 1226ad8694baSJoerg Roedel 1227ad8694baSJoerg Roedel DUMP_printk(" DEV_SELECT\t\t\t devid: %02x:%02x.%x " 1228ad8694baSJoerg Roedel "flags: %02x\n", 1229ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1230ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1231ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1232ad8694baSJoerg Roedel e->flags); 1233ad8694baSJoerg Roedel 1234ad8694baSJoerg Roedel devid = e->devid; 1235ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1236ad8694baSJoerg Roedel break; 1237ad8694baSJoerg Roedel case IVHD_DEV_SELECT_RANGE_START: 1238ad8694baSJoerg Roedel 1239ad8694baSJoerg Roedel DUMP_printk(" DEV_SELECT_RANGE_START\t " 1240ad8694baSJoerg Roedel "devid: %02x:%02x.%x flags: %02x\n", 1241ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1242ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1243ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1244ad8694baSJoerg Roedel e->flags); 1245ad8694baSJoerg Roedel 1246ad8694baSJoerg Roedel devid_start = e->devid; 1247ad8694baSJoerg Roedel flags = e->flags; 1248ad8694baSJoerg Roedel ext_flags = 0; 1249ad8694baSJoerg Roedel alias = false; 1250ad8694baSJoerg Roedel break; 1251ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 1252ad8694baSJoerg Roedel 1253ad8694baSJoerg Roedel DUMP_printk(" DEV_ALIAS\t\t\t devid: %02x:%02x.%x " 1254ad8694baSJoerg Roedel "flags: %02x devid_to: %02x:%02x.%x\n", 1255ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1256ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1257ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1258ad8694baSJoerg Roedel e->flags, 1259ad8694baSJoerg Roedel PCI_BUS_NUM(e->ext >> 8), 1260ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1261ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1262ad8694baSJoerg Roedel 1263ad8694baSJoerg Roedel devid = e->devid; 1264ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1265ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid , e->flags, 0); 1266ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid_to, e->flags, 0); 1267ad8694baSJoerg Roedel amd_iommu_alias_table[devid] = devid_to; 1268ad8694baSJoerg Roedel break; 1269ad8694baSJoerg Roedel case IVHD_DEV_ALIAS_RANGE: 1270ad8694baSJoerg Roedel 1271ad8694baSJoerg Roedel DUMP_printk(" DEV_ALIAS_RANGE\t\t " 1272ad8694baSJoerg Roedel "devid: %02x:%02x.%x flags: %02x " 1273ad8694baSJoerg Roedel "devid_to: %02x:%02x.%x\n", 1274ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1275ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1276ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1277ad8694baSJoerg Roedel e->flags, 1278ad8694baSJoerg Roedel PCI_BUS_NUM(e->ext >> 8), 1279ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1280ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1281ad8694baSJoerg Roedel 1282ad8694baSJoerg Roedel devid_start = e->devid; 1283ad8694baSJoerg Roedel flags = e->flags; 1284ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1285ad8694baSJoerg Roedel ext_flags = 0; 1286ad8694baSJoerg Roedel alias = true; 1287ad8694baSJoerg Roedel break; 1288ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 1289ad8694baSJoerg Roedel 1290ad8694baSJoerg Roedel DUMP_printk(" DEV_EXT_SELECT\t\t devid: %02x:%02x.%x " 1291ad8694baSJoerg Roedel "flags: %02x ext: %08x\n", 1292ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1293ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1294ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1295ad8694baSJoerg Roedel e->flags, e->ext); 1296ad8694baSJoerg Roedel 1297ad8694baSJoerg Roedel devid = e->devid; 1298ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 1299ad8694baSJoerg Roedel e->ext); 1300ad8694baSJoerg Roedel break; 1301ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT_RANGE: 1302ad8694baSJoerg Roedel 1303ad8694baSJoerg Roedel DUMP_printk(" DEV_EXT_SELECT_RANGE\t devid: " 1304ad8694baSJoerg Roedel "%02x:%02x.%x flags: %02x ext: %08x\n", 1305ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1306ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1307ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1308ad8694baSJoerg Roedel e->flags, e->ext); 1309ad8694baSJoerg Roedel 1310ad8694baSJoerg Roedel devid_start = e->devid; 1311ad8694baSJoerg Roedel flags = e->flags; 1312ad8694baSJoerg Roedel ext_flags = e->ext; 1313ad8694baSJoerg Roedel alias = false; 1314ad8694baSJoerg Roedel break; 1315ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 1316ad8694baSJoerg Roedel 1317ad8694baSJoerg Roedel DUMP_printk(" DEV_RANGE_END\t\t devid: %02x:%02x.%x\n", 1318ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1319ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1320ad8694baSJoerg Roedel PCI_FUNC(e->devid)); 1321ad8694baSJoerg Roedel 1322ad8694baSJoerg Roedel devid = e->devid; 1323ad8694baSJoerg Roedel for (dev_i = devid_start; dev_i <= devid; ++dev_i) { 1324ad8694baSJoerg Roedel if (alias) { 1325ad8694baSJoerg Roedel amd_iommu_alias_table[dev_i] = devid_to; 1326ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, 1327ad8694baSJoerg Roedel devid_to, flags, ext_flags); 1328ad8694baSJoerg Roedel } 1329ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, 1330ad8694baSJoerg Roedel flags, ext_flags); 1331ad8694baSJoerg Roedel } 1332ad8694baSJoerg Roedel break; 1333ad8694baSJoerg Roedel case IVHD_DEV_SPECIAL: { 1334ad8694baSJoerg Roedel u8 handle, type; 1335ad8694baSJoerg Roedel const char *var; 1336ad8694baSJoerg Roedel u16 devid; 1337ad8694baSJoerg Roedel int ret; 1338ad8694baSJoerg Roedel 1339ad8694baSJoerg Roedel handle = e->ext & 0xff; 1340ad8694baSJoerg Roedel devid = (e->ext >> 8) & 0xffff; 1341ad8694baSJoerg Roedel type = (e->ext >> 24) & 0xff; 1342ad8694baSJoerg Roedel 1343ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1344ad8694baSJoerg Roedel var = "IOAPIC"; 1345ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1346ad8694baSJoerg Roedel var = "HPET"; 1347ad8694baSJoerg Roedel else 1348ad8694baSJoerg Roedel var = "UNKNOWN"; 1349ad8694baSJoerg Roedel 1350ad8694baSJoerg Roedel DUMP_printk(" DEV_SPECIAL(%s[%d])\t\tdevid: %02x:%02x.%x\n", 1351ad8694baSJoerg Roedel var, (int)handle, 1352ad8694baSJoerg Roedel PCI_BUS_NUM(devid), 1353ad8694baSJoerg Roedel PCI_SLOT(devid), 1354ad8694baSJoerg Roedel PCI_FUNC(devid)); 1355ad8694baSJoerg Roedel 1356ad8694baSJoerg Roedel ret = add_special_device(type, handle, &devid, false); 1357ad8694baSJoerg Roedel if (ret) 1358ad8694baSJoerg Roedel return ret; 1359ad8694baSJoerg Roedel 1360ad8694baSJoerg Roedel /* 1361ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1362ad8694baSJoerg Roedel * command-line override is present. So call 1363ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1364ad8694baSJoerg Roedel */ 1365ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1366ad8694baSJoerg Roedel 1367ad8694baSJoerg Roedel break; 1368ad8694baSJoerg Roedel } 1369ad8694baSJoerg Roedel case IVHD_DEV_ACPI_HID: { 1370ad8694baSJoerg Roedel u16 devid; 1371ad8694baSJoerg Roedel u8 hid[ACPIHID_HID_LEN]; 1372ad8694baSJoerg Roedel u8 uid[ACPIHID_UID_LEN]; 1373ad8694baSJoerg Roedel int ret; 1374ad8694baSJoerg Roedel 1375ad8694baSJoerg Roedel if (h->type != 0x40) { 1376ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid IVHD device type %#x\n", 1377ad8694baSJoerg Roedel e->type); 1378ad8694baSJoerg Roedel break; 1379ad8694baSJoerg Roedel } 1380ad8694baSJoerg Roedel 138143d83af8SKees Cook BUILD_BUG_ON(sizeof(e->ext_hid) != ACPIHID_HID_LEN - 1); 138243d83af8SKees Cook memcpy(hid, &e->ext_hid, ACPIHID_HID_LEN - 1); 1383ad8694baSJoerg Roedel hid[ACPIHID_HID_LEN - 1] = '\0'; 1384ad8694baSJoerg Roedel 1385ad8694baSJoerg Roedel if (!(*hid)) { 1386ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid HID.\n"); 1387ad8694baSJoerg Roedel break; 1388ad8694baSJoerg Roedel } 1389ad8694baSJoerg Roedel 1390ad8694baSJoerg Roedel uid[0] = '\0'; 1391ad8694baSJoerg Roedel switch (e->uidf) { 1392ad8694baSJoerg Roedel case UID_NOT_PRESENT: 1393ad8694baSJoerg Roedel 1394ad8694baSJoerg Roedel if (e->uidl != 0) 1395ad8694baSJoerg Roedel pr_warn(FW_BUG "Invalid UID length.\n"); 1396ad8694baSJoerg Roedel 1397ad8694baSJoerg Roedel break; 1398ad8694baSJoerg Roedel case UID_IS_INTEGER: 1399ad8694baSJoerg Roedel 1400ad8694baSJoerg Roedel sprintf(uid, "%d", e->uid); 1401ad8694baSJoerg Roedel 1402ad8694baSJoerg Roedel break; 1403ad8694baSJoerg Roedel case UID_IS_CHARACTER: 1404ad8694baSJoerg Roedel 1405ad8694baSJoerg Roedel memcpy(uid, &e->uid, e->uidl); 1406ad8694baSJoerg Roedel uid[e->uidl] = '\0'; 1407ad8694baSJoerg Roedel 1408ad8694baSJoerg Roedel break; 1409ad8694baSJoerg Roedel default: 1410ad8694baSJoerg Roedel break; 1411ad8694baSJoerg Roedel } 1412ad8694baSJoerg Roedel 1413ad8694baSJoerg Roedel devid = e->devid; 1414ad8694baSJoerg Roedel DUMP_printk(" DEV_ACPI_HID(%s[%s])\t\tdevid: %02x:%02x.%x\n", 1415ad8694baSJoerg Roedel hid, uid, 1416ad8694baSJoerg Roedel PCI_BUS_NUM(devid), 1417ad8694baSJoerg Roedel PCI_SLOT(devid), 1418ad8694baSJoerg Roedel PCI_FUNC(devid)); 1419ad8694baSJoerg Roedel 1420ad8694baSJoerg Roedel flags = e->flags; 1421ad8694baSJoerg Roedel 1422ad8694baSJoerg Roedel ret = add_acpi_hid_device(hid, uid, &devid, false); 1423ad8694baSJoerg Roedel if (ret) 1424ad8694baSJoerg Roedel return ret; 1425ad8694baSJoerg Roedel 1426ad8694baSJoerg Roedel /* 1427ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1428ad8694baSJoerg Roedel * command-line override is present. So call 1429ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1430ad8694baSJoerg Roedel */ 1431ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1432ad8694baSJoerg Roedel 1433ad8694baSJoerg Roedel break; 1434ad8694baSJoerg Roedel } 1435ad8694baSJoerg Roedel default: 1436ad8694baSJoerg Roedel break; 1437ad8694baSJoerg Roedel } 1438ad8694baSJoerg Roedel 1439ad8694baSJoerg Roedel p += ivhd_entry_length(p); 1440ad8694baSJoerg Roedel } 1441ad8694baSJoerg Roedel 1442ad8694baSJoerg Roedel return 0; 1443ad8694baSJoerg Roedel } 1444ad8694baSJoerg Roedel 1445ad8694baSJoerg Roedel static void __init free_iommu_one(struct amd_iommu *iommu) 1446ad8694baSJoerg Roedel { 1447c69d89afSSuravee Suthikulpanit free_cwwb_sem(iommu); 1448ad8694baSJoerg Roedel free_command_buffer(iommu); 1449ad8694baSJoerg Roedel free_event_buffer(iommu); 1450ad8694baSJoerg Roedel free_ppr_log(iommu); 1451ad8694baSJoerg Roedel free_ga_log(iommu); 1452ad8694baSJoerg Roedel iommu_unmap_mmio_space(iommu); 1453ad8694baSJoerg Roedel } 1454ad8694baSJoerg Roedel 1455ad8694baSJoerg Roedel static void __init free_iommu_all(void) 1456ad8694baSJoerg Roedel { 1457ad8694baSJoerg Roedel struct amd_iommu *iommu, *next; 1458ad8694baSJoerg Roedel 1459ad8694baSJoerg Roedel for_each_iommu_safe(iommu, next) { 1460ad8694baSJoerg Roedel list_del(&iommu->list); 1461ad8694baSJoerg Roedel free_iommu_one(iommu); 1462ad8694baSJoerg Roedel kfree(iommu); 1463ad8694baSJoerg Roedel } 1464ad8694baSJoerg Roedel } 1465ad8694baSJoerg Roedel 1466ad8694baSJoerg Roedel /* 1467ad8694baSJoerg Roedel * Family15h Model 10h-1fh erratum 746 (IOMMU Logging May Stall Translations) 1468ad8694baSJoerg Roedel * Workaround: 1469ad8694baSJoerg Roedel * BIOS should disable L2B micellaneous clock gating by setting 1470ad8694baSJoerg Roedel * L2_L2B_CK_GATE_CONTROL[CKGateL2BMiscDisable](D0F2xF4_x90[2]) = 1b 1471ad8694baSJoerg Roedel */ 1472ad8694baSJoerg Roedel static void amd_iommu_erratum_746_workaround(struct amd_iommu *iommu) 1473ad8694baSJoerg Roedel { 1474ad8694baSJoerg Roedel u32 value; 1475ad8694baSJoerg Roedel 1476ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1477ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x10) || 1478ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x1f)) 1479ad8694baSJoerg Roedel return; 1480ad8694baSJoerg Roedel 1481ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1482ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &value); 1483ad8694baSJoerg Roedel 1484ad8694baSJoerg Roedel if (value & BIT(2)) 1485ad8694baSJoerg Roedel return; 1486ad8694baSJoerg Roedel 1487ad8694baSJoerg Roedel /* Select NB indirect register 0x90 and enable writing */ 1488ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90 | (1 << 8)); 1489ad8694baSJoerg Roedel 1490ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, value | 0x4); 1491ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying erratum 746 workaround\n"); 1492ad8694baSJoerg Roedel 1493ad8694baSJoerg Roedel /* Clear the enable writing bit */ 1494ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1495ad8694baSJoerg Roedel } 1496ad8694baSJoerg Roedel 1497ad8694baSJoerg Roedel /* 1498ad8694baSJoerg Roedel * Family15h Model 30h-3fh (IOMMU Mishandles ATS Write Permission) 1499ad8694baSJoerg Roedel * Workaround: 1500ad8694baSJoerg Roedel * BIOS should enable ATS write permission check by setting 1501ad8694baSJoerg Roedel * L2_DEBUG_3[AtsIgnoreIWDis](D0F2xF4_x47[0]) = 1b 1502ad8694baSJoerg Roedel */ 1503ad8694baSJoerg Roedel static void amd_iommu_ats_write_check_workaround(struct amd_iommu *iommu) 1504ad8694baSJoerg Roedel { 1505ad8694baSJoerg Roedel u32 value; 1506ad8694baSJoerg Roedel 1507ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1508ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x30) || 1509ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x3f)) 1510ad8694baSJoerg Roedel return; 1511ad8694baSJoerg Roedel 1512ad8694baSJoerg Roedel /* Test L2_DEBUG_3[AtsIgnoreIWDis] == 1 */ 1513ad8694baSJoerg Roedel value = iommu_read_l2(iommu, 0x47); 1514ad8694baSJoerg Roedel 1515ad8694baSJoerg Roedel if (value & BIT(0)) 1516ad8694baSJoerg Roedel return; 1517ad8694baSJoerg Roedel 1518ad8694baSJoerg Roedel /* Set L2_DEBUG_3[AtsIgnoreIWDis] = 1 */ 1519ad8694baSJoerg Roedel iommu_write_l2(iommu, 0x47, value | BIT(0)); 1520ad8694baSJoerg Roedel 1521ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying ATS write check workaround\n"); 1522ad8694baSJoerg Roedel } 1523ad8694baSJoerg Roedel 1524ad8694baSJoerg Roedel /* 1525ad8694baSJoerg Roedel * This function clues the initialization function for one IOMMU 1526ad8694baSJoerg Roedel * together and also allocates the command buffer and programs the 1527ad8694baSJoerg Roedel * hardware. It does NOT enable the IOMMU. This is done afterwards. 1528ad8694baSJoerg Roedel */ 1529ad8694baSJoerg Roedel static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h) 1530ad8694baSJoerg Roedel { 1531ad8694baSJoerg Roedel int ret; 1532ad8694baSJoerg Roedel 1533ad8694baSJoerg Roedel raw_spin_lock_init(&iommu->lock); 1534c69d89afSSuravee Suthikulpanit iommu->cmd_sem_val = 0; 1535ad8694baSJoerg Roedel 1536ad8694baSJoerg Roedel /* Add IOMMU to internal data structures */ 1537ad8694baSJoerg Roedel list_add_tail(&iommu->list, &amd_iommu_list); 1538ad8694baSJoerg Roedel iommu->index = amd_iommus_present++; 1539ad8694baSJoerg Roedel 1540ad8694baSJoerg Roedel if (unlikely(iommu->index >= MAX_IOMMUS)) { 1541ad8694baSJoerg Roedel WARN(1, "System has more IOMMUs than supported by this driver\n"); 1542ad8694baSJoerg Roedel return -ENOSYS; 1543ad8694baSJoerg Roedel } 1544ad8694baSJoerg Roedel 1545ad8694baSJoerg Roedel /* Index is fine - add IOMMU to the array */ 1546ad8694baSJoerg Roedel amd_iommus[iommu->index] = iommu; 1547ad8694baSJoerg Roedel 1548ad8694baSJoerg Roedel /* 1549ad8694baSJoerg Roedel * Copy data from ACPI table entry to the iommu struct 1550ad8694baSJoerg Roedel */ 1551ad8694baSJoerg Roedel iommu->devid = h->devid; 1552ad8694baSJoerg Roedel iommu->cap_ptr = h->cap_ptr; 1553ad8694baSJoerg Roedel iommu->pci_seg = h->pci_seg; 1554ad8694baSJoerg Roedel iommu->mmio_phys = h->mmio_phys; 1555ad8694baSJoerg Roedel 1556ad8694baSJoerg Roedel switch (h->type) { 1557ad8694baSJoerg Roedel case 0x10: 1558ad8694baSJoerg Roedel /* Check if IVHD EFR contains proper max banks/counters */ 1559ad8694baSJoerg Roedel if ((h->efr_attr != 0) && 1560ad8694baSJoerg Roedel ((h->efr_attr & (0xF << 13)) != 0) && 1561ad8694baSJoerg Roedel ((h->efr_attr & (0x3F << 17)) != 0)) 1562ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1563ad8694baSJoerg Roedel else 1564ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1565e52d58d5SSuravee Suthikulpanit 1566e52d58d5SSuravee Suthikulpanit /* 1567e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1568e52d58d5SSuravee Suthikulpanit * GAM also requires GA mode. Therefore, we need to 1569e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling it. 1570e52d58d5SSuravee Suthikulpanit */ 1571e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1572e52d58d5SSuravee Suthikulpanit ((h->efr_attr & (0x1 << IOMMU_FEAT_GASUP_SHIFT)) == 0)) 1573ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1574ad8694baSJoerg Roedel break; 1575ad8694baSJoerg Roedel case 0x11: 1576ad8694baSJoerg Roedel case 0x40: 1577ad8694baSJoerg Roedel if (h->efr_reg & (1 << 9)) 1578ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1579ad8694baSJoerg Roedel else 1580ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1581e52d58d5SSuravee Suthikulpanit 1582e52d58d5SSuravee Suthikulpanit /* 1583e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1584e52d58d5SSuravee Suthikulpanit * XT, GAM also requires GA mode. Therefore, we need to 1585e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling them. 1586e52d58d5SSuravee Suthikulpanit */ 1587e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1588e52d58d5SSuravee Suthikulpanit ((h->efr_reg & (0x1 << IOMMU_EFR_GASUP_SHIFT)) == 0)) { 1589ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1590e52d58d5SSuravee Suthikulpanit break; 1591e52d58d5SSuravee Suthikulpanit } 1592e52d58d5SSuravee Suthikulpanit 1593d1adcfbbSDavid Woodhouse if (h->efr_reg & BIT(IOMMU_EFR_XTSUP_SHIFT)) 1594ad8694baSJoerg Roedel amd_iommu_xt_mode = IRQ_REMAP_X2APIC_MODE; 1595a44092e3SSuravee Suthikulpanit 1596a44092e3SSuravee Suthikulpanit early_iommu_features_init(iommu, h); 1597a44092e3SSuravee Suthikulpanit 1598ad8694baSJoerg Roedel break; 1599ad8694baSJoerg Roedel default: 1600ad8694baSJoerg Roedel return -EINVAL; 1601ad8694baSJoerg Roedel } 1602ad8694baSJoerg Roedel 1603ad8694baSJoerg Roedel iommu->mmio_base = iommu_map_mmio_space(iommu->mmio_phys, 1604ad8694baSJoerg Roedel iommu->mmio_phys_end); 1605ad8694baSJoerg Roedel if (!iommu->mmio_base) 1606ad8694baSJoerg Roedel return -ENOMEM; 1607ad8694baSJoerg Roedel 1608c69d89afSSuravee Suthikulpanit if (alloc_cwwb_sem(iommu)) 1609c69d89afSSuravee Suthikulpanit return -ENOMEM; 1610c69d89afSSuravee Suthikulpanit 1611ad8694baSJoerg Roedel if (alloc_command_buffer(iommu)) 1612ad8694baSJoerg Roedel return -ENOMEM; 1613ad8694baSJoerg Roedel 1614ad8694baSJoerg Roedel if (alloc_event_buffer(iommu)) 1615ad8694baSJoerg Roedel return -ENOMEM; 1616ad8694baSJoerg Roedel 1617ad8694baSJoerg Roedel iommu->int_enabled = false; 1618ad8694baSJoerg Roedel 1619ad8694baSJoerg Roedel init_translation_status(iommu); 1620ad8694baSJoerg Roedel if (translation_pre_enabled(iommu) && !is_kdump_kernel()) { 1621ad8694baSJoerg Roedel iommu_disable(iommu); 1622ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 1623ad8694baSJoerg Roedel pr_warn("Translation was enabled for IOMMU:%d but we are not in kdump mode\n", 1624ad8694baSJoerg Roedel iommu->index); 1625ad8694baSJoerg Roedel } 1626ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 1627ad8694baSJoerg Roedel amd_iommu_pre_enabled = translation_pre_enabled(iommu); 1628ad8694baSJoerg Roedel 1629ad8694baSJoerg Roedel ret = init_iommu_from_acpi(iommu, h); 1630ad8694baSJoerg Roedel if (ret) 1631ad8694baSJoerg Roedel return ret; 1632ad8694baSJoerg Roedel 16332df985f5SDavid Woodhouse if (amd_iommu_irq_remap) { 1634ad8694baSJoerg Roedel ret = amd_iommu_create_irq_domain(iommu); 1635ad8694baSJoerg Roedel if (ret) 1636ad8694baSJoerg Roedel return ret; 16372df985f5SDavid Woodhouse } 1638ad8694baSJoerg Roedel 1639ad8694baSJoerg Roedel /* 1640ad8694baSJoerg Roedel * Make sure IOMMU is not considered to translate itself. The IVRS 1641ad8694baSJoerg Roedel * table tells us so, but this is a lie! 1642ad8694baSJoerg Roedel */ 1643ad8694baSJoerg Roedel amd_iommu_rlookup_table[iommu->devid] = NULL; 1644ad8694baSJoerg Roedel 1645ad8694baSJoerg Roedel return 0; 1646ad8694baSJoerg Roedel } 1647ad8694baSJoerg Roedel 1648ad8694baSJoerg Roedel /** 1649ad8694baSJoerg Roedel * get_highest_supported_ivhd_type - Look up the appropriate IVHD type 165006ce8a62SKrzysztof Kozlowski * @ivrs: Pointer to the IVRS header 1651ad8694baSJoerg Roedel * 1652ad8694baSJoerg Roedel * This function search through all IVDB of the maximum supported IVHD 1653ad8694baSJoerg Roedel */ 1654ad8694baSJoerg Roedel static u8 get_highest_supported_ivhd_type(struct acpi_table_header *ivrs) 1655ad8694baSJoerg Roedel { 1656ad8694baSJoerg Roedel u8 *base = (u8 *)ivrs; 1657ad8694baSJoerg Roedel struct ivhd_header *ivhd = (struct ivhd_header *) 1658ad8694baSJoerg Roedel (base + IVRS_HEADER_LENGTH); 1659ad8694baSJoerg Roedel u8 last_type = ivhd->type; 1660ad8694baSJoerg Roedel u16 devid = ivhd->devid; 1661ad8694baSJoerg Roedel 1662ad8694baSJoerg Roedel while (((u8 *)ivhd - base < ivrs->length) && 1663ad8694baSJoerg Roedel (ivhd->type <= ACPI_IVHD_TYPE_MAX_SUPPORTED)) { 1664ad8694baSJoerg Roedel u8 *p = (u8 *) ivhd; 1665ad8694baSJoerg Roedel 1666ad8694baSJoerg Roedel if (ivhd->devid == devid) 1667ad8694baSJoerg Roedel last_type = ivhd->type; 1668ad8694baSJoerg Roedel ivhd = (struct ivhd_header *)(p + ivhd->length); 1669ad8694baSJoerg Roedel } 1670ad8694baSJoerg Roedel 1671ad8694baSJoerg Roedel return last_type; 1672ad8694baSJoerg Roedel } 1673ad8694baSJoerg Roedel 1674ad8694baSJoerg Roedel /* 1675ad8694baSJoerg Roedel * Iterates over all IOMMU entries in the ACPI table, allocates the 1676ad8694baSJoerg Roedel * IOMMU structure and initializes it with init_iommu_one() 1677ad8694baSJoerg Roedel */ 1678ad8694baSJoerg Roedel static int __init init_iommu_all(struct acpi_table_header *table) 1679ad8694baSJoerg Roedel { 1680ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 1681ad8694baSJoerg Roedel struct ivhd_header *h; 1682ad8694baSJoerg Roedel struct amd_iommu *iommu; 1683ad8694baSJoerg Roedel int ret; 1684ad8694baSJoerg Roedel 1685ad8694baSJoerg Roedel end += table->length; 1686ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 1687ad8694baSJoerg Roedel 1688ad8694baSJoerg Roedel while (p < end) { 1689ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 1690ad8694baSJoerg Roedel if (*p == amd_iommu_target_ivhd_type) { 1691ad8694baSJoerg Roedel 1692ad8694baSJoerg Roedel DUMP_printk("device: %02x:%02x.%01x cap: %04x " 1693ad8694baSJoerg Roedel "seg: %d flags: %01x info %04x\n", 1694ad8694baSJoerg Roedel PCI_BUS_NUM(h->devid), PCI_SLOT(h->devid), 1695ad8694baSJoerg Roedel PCI_FUNC(h->devid), h->cap_ptr, 1696ad8694baSJoerg Roedel h->pci_seg, h->flags, h->info); 1697ad8694baSJoerg Roedel DUMP_printk(" mmio-addr: %016llx\n", 1698ad8694baSJoerg Roedel h->mmio_phys); 1699ad8694baSJoerg Roedel 1700ad8694baSJoerg Roedel iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL); 1701ad8694baSJoerg Roedel if (iommu == NULL) 1702ad8694baSJoerg Roedel return -ENOMEM; 1703ad8694baSJoerg Roedel 1704ad8694baSJoerg Roedel ret = init_iommu_one(iommu, h); 1705ad8694baSJoerg Roedel if (ret) 1706ad8694baSJoerg Roedel return ret; 1707ad8694baSJoerg Roedel } 1708ad8694baSJoerg Roedel p += h->length; 1709ad8694baSJoerg Roedel 1710ad8694baSJoerg Roedel } 1711ad8694baSJoerg Roedel WARN_ON(p != end); 1712ad8694baSJoerg Roedel 1713ad8694baSJoerg Roedel return 0; 1714ad8694baSJoerg Roedel } 1715ad8694baSJoerg Roedel 1716715601e4SPaul Menzel static void init_iommu_perf_ctr(struct amd_iommu *iommu) 1717ad8694baSJoerg Roedel { 1718994d6608SSuravee Suthikulpanit u64 val; 1719ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 1720ad8694baSJoerg Roedel 1721ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_PC)) 1722ad8694baSJoerg Roedel return; 1723ad8694baSJoerg Roedel 1724ad8694baSJoerg Roedel amd_iommu_pc_present = true; 1725ad8694baSJoerg Roedel 1726ad8694baSJoerg Roedel pci_info(pdev, "IOMMU performance counters supported\n"); 1727ad8694baSJoerg Roedel 1728ad8694baSJoerg Roedel val = readl(iommu->mmio_base + MMIO_CNTR_CONF_OFFSET); 1729ad8694baSJoerg Roedel iommu->max_banks = (u8) ((val >> 12) & 0x3f); 1730ad8694baSJoerg Roedel iommu->max_counters = (u8) ((val >> 7) & 0xf); 1731ad8694baSJoerg Roedel 1732ad8694baSJoerg Roedel return; 1733ad8694baSJoerg Roedel } 1734ad8694baSJoerg Roedel 1735ad8694baSJoerg Roedel static ssize_t amd_iommu_show_cap(struct device *dev, 1736ad8694baSJoerg Roedel struct device_attribute *attr, 1737ad8694baSJoerg Roedel char *buf) 1738ad8694baSJoerg Roedel { 1739ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 1740ad8694baSJoerg Roedel return sprintf(buf, "%x\n", iommu->cap); 1741ad8694baSJoerg Roedel } 1742ad8694baSJoerg Roedel static DEVICE_ATTR(cap, S_IRUGO, amd_iommu_show_cap, NULL); 1743ad8694baSJoerg Roedel 1744ad8694baSJoerg Roedel static ssize_t amd_iommu_show_features(struct device *dev, 1745ad8694baSJoerg Roedel struct device_attribute *attr, 1746ad8694baSJoerg Roedel char *buf) 1747ad8694baSJoerg Roedel { 1748ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 1749ad8694baSJoerg Roedel return sprintf(buf, "%llx\n", iommu->features); 1750ad8694baSJoerg Roedel } 1751ad8694baSJoerg Roedel static DEVICE_ATTR(features, S_IRUGO, amd_iommu_show_features, NULL); 1752ad8694baSJoerg Roedel 1753ad8694baSJoerg Roedel static struct attribute *amd_iommu_attrs[] = { 1754ad8694baSJoerg Roedel &dev_attr_cap.attr, 1755ad8694baSJoerg Roedel &dev_attr_features.attr, 1756ad8694baSJoerg Roedel NULL, 1757ad8694baSJoerg Roedel }; 1758ad8694baSJoerg Roedel 1759ad8694baSJoerg Roedel static struct attribute_group amd_iommu_group = { 1760ad8694baSJoerg Roedel .name = "amd-iommu", 1761ad8694baSJoerg Roedel .attrs = amd_iommu_attrs, 1762ad8694baSJoerg Roedel }; 1763ad8694baSJoerg Roedel 1764ad8694baSJoerg Roedel static const struct attribute_group *amd_iommu_groups[] = { 1765ad8694baSJoerg Roedel &amd_iommu_group, 1766ad8694baSJoerg Roedel NULL, 1767ad8694baSJoerg Roedel }; 1768ad8694baSJoerg Roedel 1769a44092e3SSuravee Suthikulpanit /* 1770a44092e3SSuravee Suthikulpanit * Note: IVHD 0x11 and 0x40 also contains exact copy 1771a44092e3SSuravee Suthikulpanit * of the IOMMU Extended Feature Register [MMIO Offset 0030h]. 1772a44092e3SSuravee Suthikulpanit * Default to EFR in IVHD since it is available sooner (i.e. before PCI init). 1773a44092e3SSuravee Suthikulpanit */ 1774a44092e3SSuravee Suthikulpanit static void __init late_iommu_features_init(struct amd_iommu *iommu) 1775a44092e3SSuravee Suthikulpanit { 1776a44092e3SSuravee Suthikulpanit u64 features; 1777a44092e3SSuravee Suthikulpanit 1778a44092e3SSuravee Suthikulpanit if (!(iommu->cap & (1 << IOMMU_CAP_EFR))) 1779a44092e3SSuravee Suthikulpanit return; 1780a44092e3SSuravee Suthikulpanit 1781a44092e3SSuravee Suthikulpanit /* read extended feature bits */ 1782a44092e3SSuravee Suthikulpanit features = readq(iommu->mmio_base + MMIO_EXT_FEATURES); 1783a44092e3SSuravee Suthikulpanit 1784a44092e3SSuravee Suthikulpanit if (!iommu->features) { 1785a44092e3SSuravee Suthikulpanit iommu->features = features; 1786a44092e3SSuravee Suthikulpanit return; 1787a44092e3SSuravee Suthikulpanit } 1788a44092e3SSuravee Suthikulpanit 1789a44092e3SSuravee Suthikulpanit /* 1790a44092e3SSuravee Suthikulpanit * Sanity check and warn if EFR values from 1791a44092e3SSuravee Suthikulpanit * IVHD and MMIO conflict. 1792a44092e3SSuravee Suthikulpanit */ 1793a44092e3SSuravee Suthikulpanit if (features != iommu->features) 1794304c73baSPaul Menzel pr_warn(FW_WARN "EFR mismatch. Use IVHD EFR (%#llx : %#llx).\n", 1795a44092e3SSuravee Suthikulpanit features, iommu->features); 1796a44092e3SSuravee Suthikulpanit } 1797a44092e3SSuravee Suthikulpanit 1798ad8694baSJoerg Roedel static int __init iommu_init_pci(struct amd_iommu *iommu) 1799ad8694baSJoerg Roedel { 1800ad8694baSJoerg Roedel int cap_ptr = iommu->cap_ptr; 1801ad8694baSJoerg Roedel int ret; 1802ad8694baSJoerg Roedel 1803ad8694baSJoerg Roedel iommu->dev = pci_get_domain_bus_and_slot(0, PCI_BUS_NUM(iommu->devid), 1804ad8694baSJoerg Roedel iommu->devid & 0xff); 1805ad8694baSJoerg Roedel if (!iommu->dev) 1806ad8694baSJoerg Roedel return -ENODEV; 1807ad8694baSJoerg Roedel 1808ad8694baSJoerg Roedel /* Prevent binding other PCI device drivers to IOMMU devices */ 1809ad8694baSJoerg Roedel iommu->dev->match_driver = false; 1810ad8694baSJoerg Roedel 1811ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET, 1812ad8694baSJoerg Roedel &iommu->cap); 1813ad8694baSJoerg Roedel 1814ad8694baSJoerg Roedel if (!(iommu->cap & (1 << IOMMU_CAP_IOTLB))) 1815ad8694baSJoerg Roedel amd_iommu_iotlb_sup = false; 1816ad8694baSJoerg Roedel 1817a44092e3SSuravee Suthikulpanit late_iommu_features_init(iommu); 1818ad8694baSJoerg Roedel 1819ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT)) { 1820ad8694baSJoerg Roedel int glxval; 1821ad8694baSJoerg Roedel u32 max_pasid; 1822ad8694baSJoerg Roedel u64 pasmax; 1823ad8694baSJoerg Roedel 1824ad8694baSJoerg Roedel pasmax = iommu->features & FEATURE_PASID_MASK; 1825ad8694baSJoerg Roedel pasmax >>= FEATURE_PASID_SHIFT; 1826ad8694baSJoerg Roedel max_pasid = (1 << (pasmax + 1)) - 1; 1827ad8694baSJoerg Roedel 1828ad8694baSJoerg Roedel amd_iommu_max_pasid = min(amd_iommu_max_pasid, max_pasid); 1829ad8694baSJoerg Roedel 1830ad8694baSJoerg Roedel BUG_ON(amd_iommu_max_pasid & ~PASID_MASK); 1831ad8694baSJoerg Roedel 1832ad8694baSJoerg Roedel glxval = iommu->features & FEATURE_GLXVAL_MASK; 1833ad8694baSJoerg Roedel glxval >>= FEATURE_GLXVAL_SHIFT; 1834ad8694baSJoerg Roedel 1835ad8694baSJoerg Roedel if (amd_iommu_max_glx_val == -1) 1836ad8694baSJoerg Roedel amd_iommu_max_glx_val = glxval; 1837ad8694baSJoerg Roedel else 1838ad8694baSJoerg Roedel amd_iommu_max_glx_val = min(amd_iommu_max_glx_val, glxval); 1839ad8694baSJoerg Roedel } 1840ad8694baSJoerg Roedel 1841ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT) && 1842ad8694baSJoerg Roedel iommu_feature(iommu, FEATURE_PPR)) { 1843ad8694baSJoerg Roedel iommu->is_iommu_v2 = true; 1844ad8694baSJoerg Roedel amd_iommu_v2_present = true; 1845ad8694baSJoerg Roedel } 1846ad8694baSJoerg Roedel 1847ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_PPR) && alloc_ppr_log(iommu)) 1848ad8694baSJoerg Roedel return -ENOMEM; 1849ad8694baSJoerg Roedel 1850eb03f2d2SSuravee Suthikulpanit ret = iommu_init_ga_log(iommu); 1851ad8694baSJoerg Roedel if (ret) 1852ad8694baSJoerg Roedel return ret; 1853ad8694baSJoerg Roedel 18546664340cSNadav Amit if (iommu->cap & (1UL << IOMMU_CAP_NPCACHE)) { 185547a70beaSJoerg Roedel pr_info("Using strict mode due to virtualization\n"); 185647a70beaSJoerg Roedel iommu_set_dma_strict(); 1857ad8694baSJoerg Roedel amd_iommu_np_cache = true; 18586664340cSNadav Amit } 1859ad8694baSJoerg Roedel 1860ad8694baSJoerg Roedel init_iommu_perf_ctr(iommu); 1861ad8694baSJoerg Roedel 1862ad8694baSJoerg Roedel if (is_rd890_iommu(iommu->dev)) { 1863ad8694baSJoerg Roedel int i, j; 1864ad8694baSJoerg Roedel 1865ad8694baSJoerg Roedel iommu->root_pdev = 1866ad8694baSJoerg Roedel pci_get_domain_bus_and_slot(0, iommu->dev->bus->number, 1867ad8694baSJoerg Roedel PCI_DEVFN(0, 0)); 1868ad8694baSJoerg Roedel 1869ad8694baSJoerg Roedel /* 1870ad8694baSJoerg Roedel * Some rd890 systems may not be fully reconfigured by the 1871ad8694baSJoerg Roedel * BIOS, so it's necessary for us to store this information so 1872ad8694baSJoerg Roedel * it can be reprogrammed on resume 1873ad8694baSJoerg Roedel */ 1874ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 4, 1875ad8694baSJoerg Roedel &iommu->stored_addr_lo); 1876ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 8, 1877ad8694baSJoerg Roedel &iommu->stored_addr_hi); 1878ad8694baSJoerg Roedel 1879ad8694baSJoerg Roedel /* Low bit locks writes to configuration space */ 1880ad8694baSJoerg Roedel iommu->stored_addr_lo &= ~1; 1881ad8694baSJoerg Roedel 1882ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 1883ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 1884ad8694baSJoerg Roedel iommu->stored_l1[i][j] = iommu_read_l1(iommu, i, j); 1885ad8694baSJoerg Roedel 1886ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 1887ad8694baSJoerg Roedel iommu->stored_l2[i] = iommu_read_l2(iommu, i); 1888ad8694baSJoerg Roedel } 1889ad8694baSJoerg Roedel 1890ad8694baSJoerg Roedel amd_iommu_erratum_746_workaround(iommu); 1891ad8694baSJoerg Roedel amd_iommu_ats_write_check_workaround(iommu); 1892ad8694baSJoerg Roedel 1893ad8694baSJoerg Roedel iommu_device_sysfs_add(&iommu->iommu, &iommu->dev->dev, 1894ad8694baSJoerg Roedel amd_iommu_groups, "ivhd%d", iommu->index); 18952d471b20SRobin Murphy iommu_device_register(&iommu->iommu, &amd_iommu_ops, NULL); 1896ad8694baSJoerg Roedel 1897ad8694baSJoerg Roedel return pci_enable_device(iommu->dev); 1898ad8694baSJoerg Roedel } 1899ad8694baSJoerg Roedel 1900ad8694baSJoerg Roedel static void print_iommu_info(void) 1901ad8694baSJoerg Roedel { 1902ad8694baSJoerg Roedel static const char * const feat_str[] = { 1903ad8694baSJoerg Roedel "PreF", "PPR", "X2APIC", "NX", "GT", "[5]", 1904ad8694baSJoerg Roedel "IA", "GA", "HE", "PC" 1905ad8694baSJoerg Roedel }; 1906ad8694baSJoerg Roedel struct amd_iommu *iommu; 1907ad8694baSJoerg Roedel 1908ad8694baSJoerg Roedel for_each_iommu(iommu) { 1909ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 1910ad8694baSJoerg Roedel int i; 1911ad8694baSJoerg Roedel 19123703c839STom Rix pci_info(pdev, "Found IOMMU cap 0x%x\n", iommu->cap_ptr); 1913ad8694baSJoerg Roedel 1914ad8694baSJoerg Roedel if (iommu->cap & (1 << IOMMU_CAP_EFR)) { 19154b21a503SAlexander Monakov pr_info("Extended features (%#llx):", iommu->features); 19164b21a503SAlexander Monakov 1917ad8694baSJoerg Roedel for (i = 0; i < ARRAY_SIZE(feat_str); ++i) { 1918ad8694baSJoerg Roedel if (iommu_feature(iommu, (1ULL << i))) 1919ad8694baSJoerg Roedel pr_cont(" %s", feat_str[i]); 1920ad8694baSJoerg Roedel } 1921ad8694baSJoerg Roedel 1922ad8694baSJoerg Roedel if (iommu->features & FEATURE_GAM_VAPIC) 1923ad8694baSJoerg Roedel pr_cont(" GA_vAPIC"); 1924ad8694baSJoerg Roedel 1925ad8694baSJoerg Roedel pr_cont("\n"); 1926ad8694baSJoerg Roedel } 1927ad8694baSJoerg Roedel } 1928ad8694baSJoerg Roedel if (irq_remapping_enabled) { 1929ad8694baSJoerg Roedel pr_info("Interrupt remapping enabled\n"); 1930ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 1931ad8694baSJoerg Roedel pr_info("Virtual APIC enabled\n"); 1932ad8694baSJoerg Roedel if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 1933ad8694baSJoerg Roedel pr_info("X2APIC enabled\n"); 1934ad8694baSJoerg Roedel } 1935ad8694baSJoerg Roedel } 1936ad8694baSJoerg Roedel 1937ad8694baSJoerg Roedel static int __init amd_iommu_init_pci(void) 1938ad8694baSJoerg Roedel { 1939ad8694baSJoerg Roedel struct amd_iommu *iommu; 1940f8993dc6SAdrian Huang int ret; 1941ad8694baSJoerg Roedel 1942ad8694baSJoerg Roedel for_each_iommu(iommu) { 1943ad8694baSJoerg Roedel ret = iommu_init_pci(iommu); 1944ad8694baSJoerg Roedel if (ret) 1945ad8694baSJoerg Roedel break; 194654ce12e0SSuravee Suthikulpanit 194754ce12e0SSuravee Suthikulpanit /* Need to setup range after PCI init */ 194854ce12e0SSuravee Suthikulpanit iommu_set_cwwb_range(iommu); 1949ad8694baSJoerg Roedel } 1950ad8694baSJoerg Roedel 1951ad8694baSJoerg Roedel /* 1952ad8694baSJoerg Roedel * Order is important here to make sure any unity map requirements are 1953ad8694baSJoerg Roedel * fulfilled. The unity mappings are created and written to the device 1954ad8694baSJoerg Roedel * table during the amd_iommu_init_api() call. 1955ad8694baSJoerg Roedel * 1956ad8694baSJoerg Roedel * After that we call init_device_table_dma() to make sure any 1957ad8694baSJoerg Roedel * uninitialized DTE will block DMA, and in the end we flush the caches 1958ad8694baSJoerg Roedel * of all IOMMUs to make sure the changes to the device table are 1959ad8694baSJoerg Roedel * active. 1960ad8694baSJoerg Roedel */ 1961ad8694baSJoerg Roedel ret = amd_iommu_init_api(); 1962ad8694baSJoerg Roedel 1963ad8694baSJoerg Roedel init_device_table_dma(); 1964ad8694baSJoerg Roedel 1965ad8694baSJoerg Roedel for_each_iommu(iommu) 1966ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 1967ad8694baSJoerg Roedel 1968ad8694baSJoerg Roedel if (!ret) 1969ad8694baSJoerg Roedel print_iommu_info(); 1970ad8694baSJoerg Roedel 1971ad8694baSJoerg Roedel return ret; 1972ad8694baSJoerg Roedel } 1973ad8694baSJoerg Roedel 1974ad8694baSJoerg Roedel /**************************************************************************** 1975ad8694baSJoerg Roedel * 1976ad8694baSJoerg Roedel * The following functions initialize the MSI interrupts for all IOMMUs 1977ad8694baSJoerg Roedel * in the system. It's a bit challenging because there could be multiple 1978ad8694baSJoerg Roedel * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per 1979ad8694baSJoerg Roedel * pci_dev. 1980ad8694baSJoerg Roedel * 1981ad8694baSJoerg Roedel ****************************************************************************/ 1982ad8694baSJoerg Roedel 1983ad8694baSJoerg Roedel static int iommu_setup_msi(struct amd_iommu *iommu) 1984ad8694baSJoerg Roedel { 1985ad8694baSJoerg Roedel int r; 1986ad8694baSJoerg Roedel 1987ad8694baSJoerg Roedel r = pci_enable_msi(iommu->dev); 1988ad8694baSJoerg Roedel if (r) 1989ad8694baSJoerg Roedel return r; 1990ad8694baSJoerg Roedel 1991ad8694baSJoerg Roedel r = request_threaded_irq(iommu->dev->irq, 1992ad8694baSJoerg Roedel amd_iommu_int_handler, 1993ad8694baSJoerg Roedel amd_iommu_int_thread, 1994ad8694baSJoerg Roedel 0, "AMD-Vi", 1995ad8694baSJoerg Roedel iommu); 1996ad8694baSJoerg Roedel 1997ad8694baSJoerg Roedel if (r) { 1998ad8694baSJoerg Roedel pci_disable_msi(iommu->dev); 1999ad8694baSJoerg Roedel return r; 2000ad8694baSJoerg Roedel } 2001ad8694baSJoerg Roedel 2002ad8694baSJoerg Roedel return 0; 2003ad8694baSJoerg Roedel } 2004ad8694baSJoerg Roedel 2005b5c3786eSThomas Gleixner union intcapxt { 2006b5c3786eSThomas Gleixner u64 capxt; 20072fb6acf3SDavid Woodhouse struct { 2008b5c3786eSThomas Gleixner u64 reserved_0 : 2, 2009b5c3786eSThomas Gleixner dest_mode_logical : 1, 2010b5c3786eSThomas Gleixner reserved_1 : 5, 2011b5c3786eSThomas Gleixner destid_0_23 : 24, 2012b5c3786eSThomas Gleixner vector : 8, 2013b5c3786eSThomas Gleixner reserved_2 : 16, 2014b5c3786eSThomas Gleixner destid_24_31 : 8; 20152fb6acf3SDavid Woodhouse }; 2016b5c3786eSThomas Gleixner } __attribute__ ((packed)); 2017ad8694baSJoerg Roedel 201806ce8a62SKrzysztof Kozlowski /* 2019d1adcfbbSDavid Woodhouse * There isn't really any need to mask/unmask at the irqchip level because 2020d1adcfbbSDavid Woodhouse * the 64-bit INTCAPXT registers can be updated atomically without tearing 2021d1adcfbbSDavid Woodhouse * when the affinity is being updated. 2022ad8694baSJoerg Roedel */ 2023d1adcfbbSDavid Woodhouse static void intcapxt_unmask_irq(struct irq_data *data) 2024ad8694baSJoerg Roedel { 2025d1adcfbbSDavid Woodhouse } 2026ad8694baSJoerg Roedel 2027d1adcfbbSDavid Woodhouse static void intcapxt_mask_irq(struct irq_data *data) 2028d1adcfbbSDavid Woodhouse { 2029d1adcfbbSDavid Woodhouse } 2030ad8694baSJoerg Roedel 2031d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller; 2032d1adcfbbSDavid Woodhouse 2033d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_activate(struct irq_domain *domain, 2034d1adcfbbSDavid Woodhouse struct irq_data *irqd, bool reserve) 2035d1adcfbbSDavid Woodhouse { 2036d1adcfbbSDavid Woodhouse struct amd_iommu *iommu = irqd->chip_data; 2037d1adcfbbSDavid Woodhouse struct irq_cfg *cfg = irqd_cfg(irqd); 2038b5c3786eSThomas Gleixner union intcapxt xt; 2039b5c3786eSThomas Gleixner 2040b5c3786eSThomas Gleixner xt.capxt = 0ULL; 2041d1adcfbbSDavid Woodhouse xt.dest_mode_logical = apic->dest_mode_logical; 2042d1adcfbbSDavid Woodhouse xt.vector = cfg->vector; 2043d1adcfbbSDavid Woodhouse xt.destid_0_23 = cfg->dest_apicid & GENMASK(23, 0); 2044d1adcfbbSDavid Woodhouse xt.destid_24_31 = cfg->dest_apicid >> 24; 2045ad8694baSJoerg Roedel 2046ad8694baSJoerg Roedel /** 2047ad8694baSJoerg Roedel * Current IOMMU implemtation uses the same IRQ for all 2048ad8694baSJoerg Roedel * 3 IOMMU interrupts. 2049ad8694baSJoerg Roedel */ 2050b5c3786eSThomas Gleixner writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_EVT_OFFSET); 2051b5c3786eSThomas Gleixner writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_PPR_OFFSET); 2052b5c3786eSThomas Gleixner writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_GALOG_OFFSET); 2053ad8694baSJoerg Roedel return 0; 2054d1adcfbbSDavid Woodhouse } 2055ad8694baSJoerg Roedel 2056d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_deactivate(struct irq_domain *domain, 2057d1adcfbbSDavid Woodhouse struct irq_data *irqd) 2058d1adcfbbSDavid Woodhouse { 2059d1adcfbbSDavid Woodhouse intcapxt_mask_irq(irqd); 2060d1adcfbbSDavid Woodhouse } 2061d1adcfbbSDavid Woodhouse 2062d1adcfbbSDavid Woodhouse 2063d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_alloc(struct irq_domain *domain, unsigned int virq, 2064d1adcfbbSDavid Woodhouse unsigned int nr_irqs, void *arg) 2065d1adcfbbSDavid Woodhouse { 2066d1adcfbbSDavid Woodhouse struct irq_alloc_info *info = arg; 2067d1adcfbbSDavid Woodhouse int i, ret; 2068d1adcfbbSDavid Woodhouse 2069d1adcfbbSDavid Woodhouse if (!info || info->type != X86_IRQ_ALLOC_TYPE_AMDVI) 2070d1adcfbbSDavid Woodhouse return -EINVAL; 2071d1adcfbbSDavid Woodhouse 2072d1adcfbbSDavid Woodhouse ret = irq_domain_alloc_irqs_parent(domain, virq, nr_irqs, arg); 2073d1adcfbbSDavid Woodhouse if (ret < 0) 2074d1adcfbbSDavid Woodhouse return ret; 2075d1adcfbbSDavid Woodhouse 2076d1adcfbbSDavid Woodhouse for (i = virq; i < virq + nr_irqs; i++) { 2077d1adcfbbSDavid Woodhouse struct irq_data *irqd = irq_domain_get_irq_data(domain, i); 2078d1adcfbbSDavid Woodhouse 2079d1adcfbbSDavid Woodhouse irqd->chip = &intcapxt_controller; 2080d1adcfbbSDavid Woodhouse irqd->chip_data = info->data; 2081d1adcfbbSDavid Woodhouse __irq_set_handler(i, handle_edge_irq, 0, "edge"); 2082d1adcfbbSDavid Woodhouse } 2083d1adcfbbSDavid Woodhouse 2084d1adcfbbSDavid Woodhouse return ret; 2085d1adcfbbSDavid Woodhouse } 2086d1adcfbbSDavid Woodhouse 2087d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_free(struct irq_domain *domain, unsigned int virq, 2088d1adcfbbSDavid Woodhouse unsigned int nr_irqs) 2089d1adcfbbSDavid Woodhouse { 2090d1adcfbbSDavid Woodhouse irq_domain_free_irqs_top(domain, virq, nr_irqs); 2091d1adcfbbSDavid Woodhouse } 2092d1adcfbbSDavid Woodhouse 2093d1adcfbbSDavid Woodhouse static int intcapxt_set_affinity(struct irq_data *irqd, 2094d1adcfbbSDavid Woodhouse const struct cpumask *mask, bool force) 2095d1adcfbbSDavid Woodhouse { 2096d1adcfbbSDavid Woodhouse struct irq_data *parent = irqd->parent_data; 2097d1adcfbbSDavid Woodhouse int ret; 2098d1adcfbbSDavid Woodhouse 2099d1adcfbbSDavid Woodhouse ret = parent->chip->irq_set_affinity(parent, mask, force); 2100d1adcfbbSDavid Woodhouse if (ret < 0 || ret == IRQ_SET_MASK_OK_DONE) 2101d1adcfbbSDavid Woodhouse return ret; 2102d1adcfbbSDavid Woodhouse 2103d1adcfbbSDavid Woodhouse return intcapxt_irqdomain_activate(irqd->domain, irqd, false); 2104d1adcfbbSDavid Woodhouse } 2105d1adcfbbSDavid Woodhouse 2106d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller = { 2107d1adcfbbSDavid Woodhouse .name = "IOMMU-MSI", 2108d1adcfbbSDavid Woodhouse .irq_unmask = intcapxt_unmask_irq, 2109d1adcfbbSDavid Woodhouse .irq_mask = intcapxt_mask_irq, 2110d1adcfbbSDavid Woodhouse .irq_ack = irq_chip_ack_parent, 2111d1adcfbbSDavid Woodhouse .irq_retrigger = irq_chip_retrigger_hierarchy, 2112d1adcfbbSDavid Woodhouse .irq_set_affinity = intcapxt_set_affinity, 2113d1adcfbbSDavid Woodhouse .flags = IRQCHIP_SKIP_SET_WAKE, 2114d1adcfbbSDavid Woodhouse }; 2115d1adcfbbSDavid Woodhouse 2116d1adcfbbSDavid Woodhouse static const struct irq_domain_ops intcapxt_domain_ops = { 2117d1adcfbbSDavid Woodhouse .alloc = intcapxt_irqdomain_alloc, 2118d1adcfbbSDavid Woodhouse .free = intcapxt_irqdomain_free, 2119d1adcfbbSDavid Woodhouse .activate = intcapxt_irqdomain_activate, 2120d1adcfbbSDavid Woodhouse .deactivate = intcapxt_irqdomain_deactivate, 2121d1adcfbbSDavid Woodhouse }; 2122d1adcfbbSDavid Woodhouse 2123d1adcfbbSDavid Woodhouse 2124d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_irqdomain; 2125d1adcfbbSDavid Woodhouse 2126d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_get_irqdomain(void) 2127d1adcfbbSDavid Woodhouse { 2128d1adcfbbSDavid Woodhouse struct fwnode_handle *fn; 2129d1adcfbbSDavid Woodhouse 2130d1adcfbbSDavid Woodhouse /* No need for locking here (yet) as the init is single-threaded */ 2131d1adcfbbSDavid Woodhouse if (iommu_irqdomain) 2132d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2133d1adcfbbSDavid Woodhouse 2134d1adcfbbSDavid Woodhouse fn = irq_domain_alloc_named_fwnode("AMD-Vi-MSI"); 2135d1adcfbbSDavid Woodhouse if (!fn) 2136d1adcfbbSDavid Woodhouse return NULL; 2137d1adcfbbSDavid Woodhouse 2138d1adcfbbSDavid Woodhouse iommu_irqdomain = irq_domain_create_hierarchy(x86_vector_domain, 0, 0, 2139d1adcfbbSDavid Woodhouse fn, &intcapxt_domain_ops, 2140d1adcfbbSDavid Woodhouse NULL); 2141d1adcfbbSDavid Woodhouse if (!iommu_irqdomain) 2142d1adcfbbSDavid Woodhouse irq_domain_free_fwnode(fn); 2143d1adcfbbSDavid Woodhouse 2144d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2145d1adcfbbSDavid Woodhouse } 2146d1adcfbbSDavid Woodhouse 2147d1adcfbbSDavid Woodhouse static int iommu_setup_intcapxt(struct amd_iommu *iommu) 2148d1adcfbbSDavid Woodhouse { 2149d1adcfbbSDavid Woodhouse struct irq_domain *domain; 2150d1adcfbbSDavid Woodhouse struct irq_alloc_info info; 2151d1adcfbbSDavid Woodhouse int irq, ret; 2152d1adcfbbSDavid Woodhouse 2153d1adcfbbSDavid Woodhouse domain = iommu_get_irqdomain(); 2154d1adcfbbSDavid Woodhouse if (!domain) 2155d1adcfbbSDavid Woodhouse return -ENXIO; 2156d1adcfbbSDavid Woodhouse 2157d1adcfbbSDavid Woodhouse init_irq_alloc_info(&info, NULL); 2158d1adcfbbSDavid Woodhouse info.type = X86_IRQ_ALLOC_TYPE_AMDVI; 2159d1adcfbbSDavid Woodhouse info.data = iommu; 2160d1adcfbbSDavid Woodhouse 2161d1adcfbbSDavid Woodhouse irq = irq_domain_alloc_irqs(domain, 1, NUMA_NO_NODE, &info); 2162d1adcfbbSDavid Woodhouse if (irq < 0) { 2163d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2164d1adcfbbSDavid Woodhouse return irq; 2165d1adcfbbSDavid Woodhouse } 2166d1adcfbbSDavid Woodhouse 2167d1adcfbbSDavid Woodhouse ret = request_threaded_irq(irq, amd_iommu_int_handler, 2168d1adcfbbSDavid Woodhouse amd_iommu_int_thread, 0, "AMD-Vi", iommu); 2169ad8694baSJoerg Roedel if (ret) { 2170d1adcfbbSDavid Woodhouse irq_domain_free_irqs(irq, 1); 2171d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2172ad8694baSJoerg Roedel return ret; 2173ad8694baSJoerg Roedel } 2174ad8694baSJoerg Roedel 2175ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_INTCAPXT_EN); 2176d1adcfbbSDavid Woodhouse return 0; 2177ad8694baSJoerg Roedel } 2178ad8694baSJoerg Roedel 2179d1adcfbbSDavid Woodhouse static int iommu_init_irq(struct amd_iommu *iommu) 2180ad8694baSJoerg Roedel { 2181ad8694baSJoerg Roedel int ret; 2182ad8694baSJoerg Roedel 2183ad8694baSJoerg Roedel if (iommu->int_enabled) 2184ad8694baSJoerg Roedel goto enable_faults; 2185ad8694baSJoerg Roedel 2186d1adcfbbSDavid Woodhouse if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 2187d1adcfbbSDavid Woodhouse ret = iommu_setup_intcapxt(iommu); 2188d1adcfbbSDavid Woodhouse else if (iommu->dev->msi_cap) 2189ad8694baSJoerg Roedel ret = iommu_setup_msi(iommu); 2190ad8694baSJoerg Roedel else 2191ad8694baSJoerg Roedel ret = -ENODEV; 2192ad8694baSJoerg Roedel 2193ad8694baSJoerg Roedel if (ret) 2194ad8694baSJoerg Roedel return ret; 2195ad8694baSJoerg Roedel 219612bc4570SDavid Woodhouse iommu->int_enabled = true; 2197ad8694baSJoerg Roedel enable_faults: 2198ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_INT_EN); 2199ad8694baSJoerg Roedel 2200ad8694baSJoerg Roedel if (iommu->ppr_log != NULL) 2201ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRINT_EN); 2202ad8694baSJoerg Roedel 2203ad8694baSJoerg Roedel iommu_ga_log_enable(iommu); 2204ad8694baSJoerg Roedel 2205ad8694baSJoerg Roedel return 0; 2206ad8694baSJoerg Roedel } 2207ad8694baSJoerg Roedel 2208ad8694baSJoerg Roedel /**************************************************************************** 2209ad8694baSJoerg Roedel * 2210ad8694baSJoerg Roedel * The next functions belong to the third pass of parsing the ACPI 2211ad8694baSJoerg Roedel * table. In this last pass the memory mapping requirements are 2212ad8694baSJoerg Roedel * gathered (like exclusion and unity mapping ranges). 2213ad8694baSJoerg Roedel * 2214ad8694baSJoerg Roedel ****************************************************************************/ 2215ad8694baSJoerg Roedel 2216ad8694baSJoerg Roedel static void __init free_unity_maps(void) 2217ad8694baSJoerg Roedel { 2218ad8694baSJoerg Roedel struct unity_map_entry *entry, *next; 2219ad8694baSJoerg Roedel 2220ad8694baSJoerg Roedel list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) { 2221ad8694baSJoerg Roedel list_del(&entry->list); 2222ad8694baSJoerg Roedel kfree(entry); 2223ad8694baSJoerg Roedel } 2224ad8694baSJoerg Roedel } 2225ad8694baSJoerg Roedel 2226ad8694baSJoerg Roedel /* called for unity map ACPI definition */ 2227ad8694baSJoerg Roedel static int __init init_unity_map_range(struct ivmd_header *m) 2228ad8694baSJoerg Roedel { 2229ad8694baSJoerg Roedel struct unity_map_entry *e = NULL; 2230ad8694baSJoerg Roedel char *s; 2231ad8694baSJoerg Roedel 2232ad8694baSJoerg Roedel e = kzalloc(sizeof(*e), GFP_KERNEL); 2233ad8694baSJoerg Roedel if (e == NULL) 2234ad8694baSJoerg Roedel return -ENOMEM; 2235ad8694baSJoerg Roedel 2236ad8694baSJoerg Roedel switch (m->type) { 2237ad8694baSJoerg Roedel default: 2238ad8694baSJoerg Roedel kfree(e); 2239ad8694baSJoerg Roedel return 0; 2240ad8694baSJoerg Roedel case ACPI_IVMD_TYPE: 2241ad8694baSJoerg Roedel s = "IVMD_TYPEi\t\t\t"; 2242ad8694baSJoerg Roedel e->devid_start = e->devid_end = m->devid; 2243ad8694baSJoerg Roedel break; 2244ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_ALL: 2245ad8694baSJoerg Roedel s = "IVMD_TYPE_ALL\t\t"; 2246ad8694baSJoerg Roedel e->devid_start = 0; 2247ad8694baSJoerg Roedel e->devid_end = amd_iommu_last_bdf; 2248ad8694baSJoerg Roedel break; 2249ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_RANGE: 2250ad8694baSJoerg Roedel s = "IVMD_TYPE_RANGE\t\t"; 2251ad8694baSJoerg Roedel e->devid_start = m->devid; 2252ad8694baSJoerg Roedel e->devid_end = m->aux; 2253ad8694baSJoerg Roedel break; 2254ad8694baSJoerg Roedel } 2255ad8694baSJoerg Roedel e->address_start = PAGE_ALIGN(m->range_start); 2256ad8694baSJoerg Roedel e->address_end = e->address_start + PAGE_ALIGN(m->range_length); 2257ad8694baSJoerg Roedel e->prot = m->flags >> 1; 2258ad8694baSJoerg Roedel 22590bbe4cedSAdrian Huang /* 22600bbe4cedSAdrian Huang * Treat per-device exclusion ranges as r/w unity-mapped regions 22610bbe4cedSAdrian Huang * since some buggy BIOSes might lead to the overwritten exclusion 22620bbe4cedSAdrian Huang * range (exclusion_start and exclusion_length members). This 22630bbe4cedSAdrian Huang * happens when there are multiple exclusion ranges (IVMD entries) 22640bbe4cedSAdrian Huang * defined in ACPI table. 22650bbe4cedSAdrian Huang */ 22660bbe4cedSAdrian Huang if (m->flags & IVMD_FLAG_EXCL_RANGE) 22670bbe4cedSAdrian Huang e->prot = (IVMD_FLAG_IW | IVMD_FLAG_IR) >> 1; 22680bbe4cedSAdrian Huang 2269ad8694baSJoerg Roedel DUMP_printk("%s devid_start: %02x:%02x.%x devid_end: %02x:%02x.%x" 2270ad8694baSJoerg Roedel " range_start: %016llx range_end: %016llx flags: %x\n", s, 2271ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid_start), PCI_SLOT(e->devid_start), 2272ad8694baSJoerg Roedel PCI_FUNC(e->devid_start), PCI_BUS_NUM(e->devid_end), 2273ad8694baSJoerg Roedel PCI_SLOT(e->devid_end), PCI_FUNC(e->devid_end), 2274ad8694baSJoerg Roedel e->address_start, e->address_end, m->flags); 2275ad8694baSJoerg Roedel 2276ad8694baSJoerg Roedel list_add_tail(&e->list, &amd_iommu_unity_map); 2277ad8694baSJoerg Roedel 2278ad8694baSJoerg Roedel return 0; 2279ad8694baSJoerg Roedel } 2280ad8694baSJoerg Roedel 2281ad8694baSJoerg Roedel /* iterates over all memory definitions we find in the ACPI table */ 2282ad8694baSJoerg Roedel static int __init init_memory_definitions(struct acpi_table_header *table) 2283ad8694baSJoerg Roedel { 2284ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 2285ad8694baSJoerg Roedel struct ivmd_header *m; 2286ad8694baSJoerg Roedel 2287ad8694baSJoerg Roedel end += table->length; 2288ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 2289ad8694baSJoerg Roedel 2290ad8694baSJoerg Roedel while (p < end) { 2291ad8694baSJoerg Roedel m = (struct ivmd_header *)p; 2292ad8694baSJoerg Roedel if (m->flags & (IVMD_FLAG_UNITY_MAP | IVMD_FLAG_EXCL_RANGE)) 2293ad8694baSJoerg Roedel init_unity_map_range(m); 2294ad8694baSJoerg Roedel 2295ad8694baSJoerg Roedel p += m->length; 2296ad8694baSJoerg Roedel } 2297ad8694baSJoerg Roedel 2298ad8694baSJoerg Roedel return 0; 2299ad8694baSJoerg Roedel } 2300ad8694baSJoerg Roedel 2301ad8694baSJoerg Roedel /* 2302ad8694baSJoerg Roedel * Init the device table to not allow DMA access for devices 2303ad8694baSJoerg Roedel */ 2304ad8694baSJoerg Roedel static void init_device_table_dma(void) 2305ad8694baSJoerg Roedel { 2306ad8694baSJoerg Roedel u32 devid; 2307ad8694baSJoerg Roedel 2308ad8694baSJoerg Roedel for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) { 2309ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_VALID); 2310ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION); 2311ad8694baSJoerg Roedel } 2312ad8694baSJoerg Roedel } 2313ad8694baSJoerg Roedel 2314ad8694baSJoerg Roedel static void __init uninit_device_table_dma(void) 2315ad8694baSJoerg Roedel { 2316ad8694baSJoerg Roedel u32 devid; 2317ad8694baSJoerg Roedel 2318ad8694baSJoerg Roedel for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) { 2319ad8694baSJoerg Roedel amd_iommu_dev_table[devid].data[0] = 0ULL; 2320ad8694baSJoerg Roedel amd_iommu_dev_table[devid].data[1] = 0ULL; 2321ad8694baSJoerg Roedel } 2322ad8694baSJoerg Roedel } 2323ad8694baSJoerg Roedel 2324ad8694baSJoerg Roedel static void init_device_table(void) 2325ad8694baSJoerg Roedel { 2326ad8694baSJoerg Roedel u32 devid; 2327ad8694baSJoerg Roedel 2328ad8694baSJoerg Roedel if (!amd_iommu_irq_remap) 2329ad8694baSJoerg Roedel return; 2330ad8694baSJoerg Roedel 2331ad8694baSJoerg Roedel for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) 2332ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_IRQ_TBL_EN); 2333ad8694baSJoerg Roedel } 2334ad8694baSJoerg Roedel 2335ad8694baSJoerg Roedel static void iommu_init_flags(struct amd_iommu *iommu) 2336ad8694baSJoerg Roedel { 2337ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_HT_TUN_EN_MASK ? 2338ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) : 2339ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_HT_TUN_EN); 2340ad8694baSJoerg Roedel 2341ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_PASSPW_EN_MASK ? 2342ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PASSPW_EN) : 2343ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_PASSPW_EN); 2344ad8694baSJoerg Roedel 2345ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_RESPASSPW_EN_MASK ? 2346ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) : 2347ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN); 2348ad8694baSJoerg Roedel 2349ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_ISOC_EN_MASK ? 2350ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_ISOC_EN) : 2351ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_ISOC_EN); 2352ad8694baSJoerg Roedel 2353ad8694baSJoerg Roedel /* 2354ad8694baSJoerg Roedel * make IOMMU memory accesses cache coherent 2355ad8694baSJoerg Roedel */ 2356ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_COHERENT_EN); 2357ad8694baSJoerg Roedel 2358ad8694baSJoerg Roedel /* Set IOTLB invalidation timeout to 1s */ 2359ad8694baSJoerg Roedel iommu_set_inv_tlb_timeout(iommu, CTRL_INV_TO_1S); 2360ad8694baSJoerg Roedel } 2361ad8694baSJoerg Roedel 2362ad8694baSJoerg Roedel static void iommu_apply_resume_quirks(struct amd_iommu *iommu) 2363ad8694baSJoerg Roedel { 2364ad8694baSJoerg Roedel int i, j; 2365ad8694baSJoerg Roedel u32 ioc_feature_control; 2366ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->root_pdev; 2367ad8694baSJoerg Roedel 2368ad8694baSJoerg Roedel /* RD890 BIOSes may not have completely reconfigured the iommu */ 2369ad8694baSJoerg Roedel if (!is_rd890_iommu(iommu->dev) || !pdev) 2370ad8694baSJoerg Roedel return; 2371ad8694baSJoerg Roedel 2372ad8694baSJoerg Roedel /* 2373ad8694baSJoerg Roedel * First, we need to ensure that the iommu is enabled. This is 2374ad8694baSJoerg Roedel * controlled by a register in the northbridge 2375ad8694baSJoerg Roedel */ 2376ad8694baSJoerg Roedel 2377ad8694baSJoerg Roedel /* Select Northbridge indirect register 0x75 and enable writing */ 2378ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x60, 0x75 | (1 << 7)); 2379ad8694baSJoerg Roedel pci_read_config_dword(pdev, 0x64, &ioc_feature_control); 2380ad8694baSJoerg Roedel 2381ad8694baSJoerg Roedel /* Enable the iommu */ 2382ad8694baSJoerg Roedel if (!(ioc_feature_control & 0x1)) 2383ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x64, ioc_feature_control | 1); 2384ad8694baSJoerg Roedel 2385ad8694baSJoerg Roedel /* Restore the iommu BAR */ 2386ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2387ad8694baSJoerg Roedel iommu->stored_addr_lo); 2388ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 8, 2389ad8694baSJoerg Roedel iommu->stored_addr_hi); 2390ad8694baSJoerg Roedel 2391ad8694baSJoerg Roedel /* Restore the l1 indirect regs for each of the 6 l1s */ 2392ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 2393ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 2394ad8694baSJoerg Roedel iommu_write_l1(iommu, i, j, iommu->stored_l1[i][j]); 2395ad8694baSJoerg Roedel 2396ad8694baSJoerg Roedel /* Restore the l2 indirect regs */ 2397ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 2398ad8694baSJoerg Roedel iommu_write_l2(iommu, i, iommu->stored_l2[i]); 2399ad8694baSJoerg Roedel 2400ad8694baSJoerg Roedel /* Lock PCI setup registers */ 2401ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2402ad8694baSJoerg Roedel iommu->stored_addr_lo | 1); 2403ad8694baSJoerg Roedel } 2404ad8694baSJoerg Roedel 2405ad8694baSJoerg Roedel static void iommu_enable_ga(struct amd_iommu *iommu) 2406ad8694baSJoerg Roedel { 2407ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2408ad8694baSJoerg Roedel switch (amd_iommu_guest_ir) { 2409ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_VAPIC: 2410ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GAM_EN); 2411df561f66SGustavo A. R. Silva fallthrough; 2412ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_LEGACY_GA: 2413ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GA_EN); 2414ad8694baSJoerg Roedel iommu->irte_ops = &irte_128_ops; 2415ad8694baSJoerg Roedel break; 2416ad8694baSJoerg Roedel default: 2417ad8694baSJoerg Roedel iommu->irte_ops = &irte_32_ops; 2418ad8694baSJoerg Roedel break; 2419ad8694baSJoerg Roedel } 2420ad8694baSJoerg Roedel #endif 2421ad8694baSJoerg Roedel } 2422ad8694baSJoerg Roedel 2423ad8694baSJoerg Roedel static void early_enable_iommu(struct amd_iommu *iommu) 2424ad8694baSJoerg Roedel { 2425ad8694baSJoerg Roedel iommu_disable(iommu); 2426ad8694baSJoerg Roedel iommu_init_flags(iommu); 2427ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2428ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2429ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2430ad8694baSJoerg Roedel iommu_set_exclusion_range(iommu); 2431ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2432ad8694baSJoerg Roedel iommu_enable_xt(iommu); 2433ad8694baSJoerg Roedel iommu_enable(iommu); 2434ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2435ad8694baSJoerg Roedel } 2436ad8694baSJoerg Roedel 2437ad8694baSJoerg Roedel /* 2438ad8694baSJoerg Roedel * This function finally enables all IOMMUs found in the system after 2439ad8694baSJoerg Roedel * they have been initialized. 2440ad8694baSJoerg Roedel * 2441ad8694baSJoerg Roedel * Or if in kdump kernel and IOMMUs are all pre-enabled, try to copy 2442ad8694baSJoerg Roedel * the old content of device table entries. Not this case or copy failed, 2443ad8694baSJoerg Roedel * just continue as normal kernel does. 2444ad8694baSJoerg Roedel */ 2445ad8694baSJoerg Roedel static void early_enable_iommus(void) 2446ad8694baSJoerg Roedel { 2447ad8694baSJoerg Roedel struct amd_iommu *iommu; 2448ad8694baSJoerg Roedel 2449ad8694baSJoerg Roedel 2450ad8694baSJoerg Roedel if (!copy_device_table()) { 2451ad8694baSJoerg Roedel /* 2452ad8694baSJoerg Roedel * If come here because of failure in copying device table from old 2453ad8694baSJoerg Roedel * kernel with all IOMMUs enabled, print error message and try to 2454ad8694baSJoerg Roedel * free allocated old_dev_tbl_cpy. 2455ad8694baSJoerg Roedel */ 2456ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 2457ad8694baSJoerg Roedel pr_err("Failed to copy DEV table from previous kernel.\n"); 2458ad8694baSJoerg Roedel if (old_dev_tbl_cpy != NULL) 2459ad8694baSJoerg Roedel free_pages((unsigned long)old_dev_tbl_cpy, 2460ad8694baSJoerg Roedel get_order(dev_table_size)); 2461ad8694baSJoerg Roedel 2462ad8694baSJoerg Roedel for_each_iommu(iommu) { 2463ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 2464ad8694baSJoerg Roedel early_enable_iommu(iommu); 2465ad8694baSJoerg Roedel } 2466ad8694baSJoerg Roedel } else { 2467ad8694baSJoerg Roedel pr_info("Copied DEV table from previous kernel.\n"); 2468ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_dev_table, 2469ad8694baSJoerg Roedel get_order(dev_table_size)); 2470ad8694baSJoerg Roedel amd_iommu_dev_table = old_dev_tbl_cpy; 2471ad8694baSJoerg Roedel for_each_iommu(iommu) { 2472ad8694baSJoerg Roedel iommu_disable_command_buffer(iommu); 2473ad8694baSJoerg Roedel iommu_disable_event_buffer(iommu); 2474ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2475ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2476ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2477ad8694baSJoerg Roedel iommu_enable_xt(iommu); 2478ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2479ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2480ad8694baSJoerg Roedel } 2481ad8694baSJoerg Roedel } 2482ad8694baSJoerg Roedel 2483ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2484c3811a50SWei Huang /* 2485c3811a50SWei Huang * Note: We have already checked GASup from IVRS table. 2486c3811a50SWei Huang * Now, we need to make sure that GAMSup is set. 2487c3811a50SWei Huang */ 2488c3811a50SWei Huang if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir) && 2489c3811a50SWei Huang !check_feature_on_all_iommus(FEATURE_GAM_VAPIC)) 2490c3811a50SWei Huang amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 2491c3811a50SWei Huang 2492ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2493ad8694baSJoerg Roedel amd_iommu_irq_ops.capability |= (1 << IRQ_POSTING_CAP); 2494ad8694baSJoerg Roedel #endif 2495ad8694baSJoerg Roedel } 2496ad8694baSJoerg Roedel 2497ad8694baSJoerg Roedel static void enable_iommus_v2(void) 2498ad8694baSJoerg Roedel { 2499ad8694baSJoerg Roedel struct amd_iommu *iommu; 2500ad8694baSJoerg Roedel 2501ad8694baSJoerg Roedel for_each_iommu(iommu) { 2502ad8694baSJoerg Roedel iommu_enable_ppr_log(iommu); 2503ad8694baSJoerg Roedel iommu_enable_gt(iommu); 2504ad8694baSJoerg Roedel } 2505ad8694baSJoerg Roedel } 2506ad8694baSJoerg Roedel 2507ad8694baSJoerg Roedel static void enable_iommus(void) 2508ad8694baSJoerg Roedel { 2509ad8694baSJoerg Roedel early_enable_iommus(); 2510ad8694baSJoerg Roedel 2511ad8694baSJoerg Roedel enable_iommus_v2(); 2512ad8694baSJoerg Roedel } 2513ad8694baSJoerg Roedel 2514ad8694baSJoerg Roedel static void disable_iommus(void) 2515ad8694baSJoerg Roedel { 2516ad8694baSJoerg Roedel struct amd_iommu *iommu; 2517ad8694baSJoerg Roedel 2518ad8694baSJoerg Roedel for_each_iommu(iommu) 2519ad8694baSJoerg Roedel iommu_disable(iommu); 2520ad8694baSJoerg Roedel 2521ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2522ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2523ad8694baSJoerg Roedel amd_iommu_irq_ops.capability &= ~(1 << IRQ_POSTING_CAP); 2524ad8694baSJoerg Roedel #endif 2525ad8694baSJoerg Roedel } 2526ad8694baSJoerg Roedel 2527ad8694baSJoerg Roedel /* 2528ad8694baSJoerg Roedel * Suspend/Resume support 2529ad8694baSJoerg Roedel * disable suspend until real resume implemented 2530ad8694baSJoerg Roedel */ 2531ad8694baSJoerg Roedel 2532ad8694baSJoerg Roedel static void amd_iommu_resume(void) 2533ad8694baSJoerg Roedel { 2534ad8694baSJoerg Roedel struct amd_iommu *iommu; 2535ad8694baSJoerg Roedel 2536ad8694baSJoerg Roedel for_each_iommu(iommu) 2537ad8694baSJoerg Roedel iommu_apply_resume_quirks(iommu); 2538ad8694baSJoerg Roedel 2539ad8694baSJoerg Roedel /* re-load the hardware */ 2540ad8694baSJoerg Roedel enable_iommus(); 2541ad8694baSJoerg Roedel 2542ad8694baSJoerg Roedel amd_iommu_enable_interrupts(); 2543ad8694baSJoerg Roedel } 2544ad8694baSJoerg Roedel 2545ad8694baSJoerg Roedel static int amd_iommu_suspend(void) 2546ad8694baSJoerg Roedel { 2547ad8694baSJoerg Roedel /* disable IOMMUs to go out of the way for BIOS */ 2548ad8694baSJoerg Roedel disable_iommus(); 2549ad8694baSJoerg Roedel 2550ad8694baSJoerg Roedel return 0; 2551ad8694baSJoerg Roedel } 2552ad8694baSJoerg Roedel 2553ad8694baSJoerg Roedel static struct syscore_ops amd_iommu_syscore_ops = { 2554ad8694baSJoerg Roedel .suspend = amd_iommu_suspend, 2555ad8694baSJoerg Roedel .resume = amd_iommu_resume, 2556ad8694baSJoerg Roedel }; 2557ad8694baSJoerg Roedel 2558ad8694baSJoerg Roedel static void __init free_iommu_resources(void) 2559ad8694baSJoerg Roedel { 2560ad8694baSJoerg Roedel kmemleak_free(irq_lookup_table); 2561ad8694baSJoerg Roedel free_pages((unsigned long)irq_lookup_table, 2562ad8694baSJoerg Roedel get_order(rlookup_table_size)); 2563ad8694baSJoerg Roedel irq_lookup_table = NULL; 2564ad8694baSJoerg Roedel 2565ad8694baSJoerg Roedel kmem_cache_destroy(amd_iommu_irq_cache); 2566ad8694baSJoerg Roedel amd_iommu_irq_cache = NULL; 2567ad8694baSJoerg Roedel 2568ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_rlookup_table, 2569ad8694baSJoerg Roedel get_order(rlookup_table_size)); 2570ad8694baSJoerg Roedel amd_iommu_rlookup_table = NULL; 2571ad8694baSJoerg Roedel 2572ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_alias_table, 2573ad8694baSJoerg Roedel get_order(alias_table_size)); 2574ad8694baSJoerg Roedel amd_iommu_alias_table = NULL; 2575ad8694baSJoerg Roedel 2576ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_dev_table, 2577ad8694baSJoerg Roedel get_order(dev_table_size)); 2578ad8694baSJoerg Roedel amd_iommu_dev_table = NULL; 2579ad8694baSJoerg Roedel 2580ad8694baSJoerg Roedel free_iommu_all(); 2581ad8694baSJoerg Roedel } 2582ad8694baSJoerg Roedel 2583ad8694baSJoerg Roedel /* SB IOAPIC is always on this device in AMD systems */ 2584ad8694baSJoerg Roedel #define IOAPIC_SB_DEVID ((0x00 << 8) | PCI_DEVFN(0x14, 0)) 2585ad8694baSJoerg Roedel 2586ad8694baSJoerg Roedel static bool __init check_ioapic_information(void) 2587ad8694baSJoerg Roedel { 2588ad8694baSJoerg Roedel const char *fw_bug = FW_BUG; 2589ad8694baSJoerg Roedel bool ret, has_sb_ioapic; 2590ad8694baSJoerg Roedel int idx; 2591ad8694baSJoerg Roedel 2592ad8694baSJoerg Roedel has_sb_ioapic = false; 2593ad8694baSJoerg Roedel ret = false; 2594ad8694baSJoerg Roedel 2595ad8694baSJoerg Roedel /* 2596ad8694baSJoerg Roedel * If we have map overrides on the kernel command line the 2597ad8694baSJoerg Roedel * messages in this function might not describe firmware bugs 2598ad8694baSJoerg Roedel * anymore - so be careful 2599ad8694baSJoerg Roedel */ 2600ad8694baSJoerg Roedel if (cmdline_maps) 2601ad8694baSJoerg Roedel fw_bug = ""; 2602ad8694baSJoerg Roedel 2603ad8694baSJoerg Roedel for (idx = 0; idx < nr_ioapics; idx++) { 2604ad8694baSJoerg Roedel int devid, id = mpc_ioapic_id(idx); 2605ad8694baSJoerg Roedel 2606ad8694baSJoerg Roedel devid = get_ioapic_devid(id); 2607ad8694baSJoerg Roedel if (devid < 0) { 2608ad8694baSJoerg Roedel pr_err("%s: IOAPIC[%d] not in IVRS table\n", 2609ad8694baSJoerg Roedel fw_bug, id); 2610ad8694baSJoerg Roedel ret = false; 2611ad8694baSJoerg Roedel } else if (devid == IOAPIC_SB_DEVID) { 2612ad8694baSJoerg Roedel has_sb_ioapic = true; 2613ad8694baSJoerg Roedel ret = true; 2614ad8694baSJoerg Roedel } 2615ad8694baSJoerg Roedel } 2616ad8694baSJoerg Roedel 2617ad8694baSJoerg Roedel if (!has_sb_ioapic) { 2618ad8694baSJoerg Roedel /* 2619ad8694baSJoerg Roedel * We expect the SB IOAPIC to be listed in the IVRS 2620ad8694baSJoerg Roedel * table. The system timer is connected to the SB IOAPIC 2621ad8694baSJoerg Roedel * and if we don't have it in the list the system will 2622ad8694baSJoerg Roedel * panic at boot time. This situation usually happens 2623ad8694baSJoerg Roedel * when the BIOS is buggy and provides us the wrong 2624ad8694baSJoerg Roedel * device id for the IOAPIC in the system. 2625ad8694baSJoerg Roedel */ 2626ad8694baSJoerg Roedel pr_err("%s: No southbridge IOAPIC found\n", fw_bug); 2627ad8694baSJoerg Roedel } 2628ad8694baSJoerg Roedel 2629ad8694baSJoerg Roedel if (!ret) 2630ad8694baSJoerg Roedel pr_err("Disabling interrupt remapping\n"); 2631ad8694baSJoerg Roedel 2632ad8694baSJoerg Roedel return ret; 2633ad8694baSJoerg Roedel } 2634ad8694baSJoerg Roedel 2635ad8694baSJoerg Roedel static void __init free_dma_resources(void) 2636ad8694baSJoerg Roedel { 2637ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_pd_alloc_bitmap, 2638ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 2639ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = NULL; 2640ad8694baSJoerg Roedel 2641ad8694baSJoerg Roedel free_unity_maps(); 2642ad8694baSJoerg Roedel } 2643ad8694baSJoerg Roedel 2644a44092e3SSuravee Suthikulpanit static void __init ivinfo_init(void *ivrs) 2645a44092e3SSuravee Suthikulpanit { 2646a44092e3SSuravee Suthikulpanit amd_iommu_ivinfo = *((u32 *)(ivrs + IOMMU_IVINFO_OFFSET)); 2647a44092e3SSuravee Suthikulpanit } 2648a44092e3SSuravee Suthikulpanit 2649ad8694baSJoerg Roedel /* 2650ad8694baSJoerg Roedel * This is the hardware init function for AMD IOMMU in the system. 2651ad8694baSJoerg Roedel * This function is called either from amd_iommu_init or from the interrupt 2652ad8694baSJoerg Roedel * remapping setup code. 2653ad8694baSJoerg Roedel * 2654ad8694baSJoerg Roedel * This function basically parses the ACPI table for AMD IOMMU (IVRS) 2655ad8694baSJoerg Roedel * four times: 2656ad8694baSJoerg Roedel * 2657ad8694baSJoerg Roedel * 1 pass) Discover the most comprehensive IVHD type to use. 2658ad8694baSJoerg Roedel * 2659ad8694baSJoerg Roedel * 2 pass) Find the highest PCI device id the driver has to handle. 2660ad8694baSJoerg Roedel * Upon this information the size of the data structures is 2661ad8694baSJoerg Roedel * determined that needs to be allocated. 2662ad8694baSJoerg Roedel * 2663ad8694baSJoerg Roedel * 3 pass) Initialize the data structures just allocated with the 2664ad8694baSJoerg Roedel * information in the ACPI table about available AMD IOMMUs 2665ad8694baSJoerg Roedel * in the system. It also maps the PCI devices in the 2666ad8694baSJoerg Roedel * system to specific IOMMUs 2667ad8694baSJoerg Roedel * 2668ad8694baSJoerg Roedel * 4 pass) After the basic data structures are allocated and 2669ad8694baSJoerg Roedel * initialized we update them with information about memory 2670ad8694baSJoerg Roedel * remapping requirements parsed out of the ACPI table in 2671ad8694baSJoerg Roedel * this last pass. 2672ad8694baSJoerg Roedel * 2673ad8694baSJoerg Roedel * After everything is set up the IOMMUs are enabled and the necessary 2674ad8694baSJoerg Roedel * hotplug and suspend notifiers are registered. 2675ad8694baSJoerg Roedel */ 2676ad8694baSJoerg Roedel static int __init early_amd_iommu_init(void) 2677ad8694baSJoerg Roedel { 2678ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 2679f8993dc6SAdrian Huang int i, remap_cache_sz, ret; 2680ad8694baSJoerg Roedel acpi_status status; 2681ad8694baSJoerg Roedel 2682ad8694baSJoerg Roedel if (!amd_iommu_detected) 2683ad8694baSJoerg Roedel return -ENODEV; 2684ad8694baSJoerg Roedel 2685ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 2686ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 2687ad8694baSJoerg Roedel return -ENODEV; 2688ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 2689ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 2690ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 2691ad8694baSJoerg Roedel return -EINVAL; 2692ad8694baSJoerg Roedel } 2693ad8694baSJoerg Roedel 2694ad8694baSJoerg Roedel /* 2695ad8694baSJoerg Roedel * Validate checksum here so we don't need to do it when 2696ad8694baSJoerg Roedel * we actually parse the table 2697ad8694baSJoerg Roedel */ 2698ad8694baSJoerg Roedel ret = check_ivrs_checksum(ivrs_base); 2699ad8694baSJoerg Roedel if (ret) 2700ad8694baSJoerg Roedel goto out; 2701ad8694baSJoerg Roedel 2702a44092e3SSuravee Suthikulpanit ivinfo_init(ivrs_base); 2703a44092e3SSuravee Suthikulpanit 2704ad8694baSJoerg Roedel amd_iommu_target_ivhd_type = get_highest_supported_ivhd_type(ivrs_base); 2705ad8694baSJoerg Roedel DUMP_printk("Using IVHD type %#x\n", amd_iommu_target_ivhd_type); 2706ad8694baSJoerg Roedel 2707ad8694baSJoerg Roedel /* 2708ad8694baSJoerg Roedel * First parse ACPI tables to find the largest Bus/Dev/Func 2709ad8694baSJoerg Roedel * we need to handle. Upon this information the shared data 2710ad8694baSJoerg Roedel * structures for the IOMMUs in the system will be allocated 2711ad8694baSJoerg Roedel */ 2712ad8694baSJoerg Roedel ret = find_last_devid_acpi(ivrs_base); 2713ad8694baSJoerg Roedel if (ret) 2714ad8694baSJoerg Roedel goto out; 2715ad8694baSJoerg Roedel 2716ad8694baSJoerg Roedel dev_table_size = tbl_size(DEV_TABLE_ENTRY_SIZE); 2717ad8694baSJoerg Roedel alias_table_size = tbl_size(ALIAS_TABLE_ENTRY_SIZE); 2718ad8694baSJoerg Roedel rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE); 2719ad8694baSJoerg Roedel 2720ad8694baSJoerg Roedel /* Device table - directly used by all IOMMUs */ 2721ad8694baSJoerg Roedel ret = -ENOMEM; 2722ad8694baSJoerg Roedel amd_iommu_dev_table = (void *)__get_free_pages( 2723ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO | GFP_DMA32, 2724ad8694baSJoerg Roedel get_order(dev_table_size)); 2725ad8694baSJoerg Roedel if (amd_iommu_dev_table == NULL) 2726ad8694baSJoerg Roedel goto out; 2727ad8694baSJoerg Roedel 2728ad8694baSJoerg Roedel /* 2729ad8694baSJoerg Roedel * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the 2730ad8694baSJoerg Roedel * IOMMU see for that device 2731ad8694baSJoerg Roedel */ 2732ad8694baSJoerg Roedel amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL, 2733ad8694baSJoerg Roedel get_order(alias_table_size)); 2734ad8694baSJoerg Roedel if (amd_iommu_alias_table == NULL) 2735ad8694baSJoerg Roedel goto out; 2736ad8694baSJoerg Roedel 2737ad8694baSJoerg Roedel /* IOMMU rlookup table - find the IOMMU for a specific device */ 2738ad8694baSJoerg Roedel amd_iommu_rlookup_table = (void *)__get_free_pages( 2739ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO, 2740ad8694baSJoerg Roedel get_order(rlookup_table_size)); 2741ad8694baSJoerg Roedel if (amd_iommu_rlookup_table == NULL) 2742ad8694baSJoerg Roedel goto out; 2743ad8694baSJoerg Roedel 2744ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages( 2745ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO, 2746ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 2747ad8694baSJoerg Roedel if (amd_iommu_pd_alloc_bitmap == NULL) 2748ad8694baSJoerg Roedel goto out; 2749ad8694baSJoerg Roedel 2750ad8694baSJoerg Roedel /* 2751ad8694baSJoerg Roedel * let all alias entries point to itself 2752ad8694baSJoerg Roedel */ 2753ad8694baSJoerg Roedel for (i = 0; i <= amd_iommu_last_bdf; ++i) 2754ad8694baSJoerg Roedel amd_iommu_alias_table[i] = i; 2755ad8694baSJoerg Roedel 2756ad8694baSJoerg Roedel /* 2757ad8694baSJoerg Roedel * never allocate domain 0 because its used as the non-allocated and 2758ad8694baSJoerg Roedel * error value placeholder 2759ad8694baSJoerg Roedel */ 2760ad8694baSJoerg Roedel __set_bit(0, amd_iommu_pd_alloc_bitmap); 2761ad8694baSJoerg Roedel 2762ad8694baSJoerg Roedel /* 2763ad8694baSJoerg Roedel * now the data structures are allocated and basically initialized 2764ad8694baSJoerg Roedel * start the real acpi table scan 2765ad8694baSJoerg Roedel */ 2766ad8694baSJoerg Roedel ret = init_iommu_all(ivrs_base); 2767ad8694baSJoerg Roedel if (ret) 2768ad8694baSJoerg Roedel goto out; 2769ad8694baSJoerg Roedel 2770ad8694baSJoerg Roedel /* Disable any previously enabled IOMMUs */ 2771ad8694baSJoerg Roedel if (!is_kdump_kernel() || amd_iommu_disabled) 2772ad8694baSJoerg Roedel disable_iommus(); 2773ad8694baSJoerg Roedel 2774ad8694baSJoerg Roedel if (amd_iommu_irq_remap) 2775ad8694baSJoerg Roedel amd_iommu_irq_remap = check_ioapic_information(); 2776ad8694baSJoerg Roedel 2777ad8694baSJoerg Roedel if (amd_iommu_irq_remap) { 2778ad8694baSJoerg Roedel /* 2779ad8694baSJoerg Roedel * Interrupt remapping enabled, create kmem_cache for the 2780ad8694baSJoerg Roedel * remapping tables. 2781ad8694baSJoerg Roedel */ 2782ad8694baSJoerg Roedel ret = -ENOMEM; 2783ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir)) 2784ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * sizeof(u32); 2785ad8694baSJoerg Roedel else 2786ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * (sizeof(u64) * 2); 2787ad8694baSJoerg Roedel amd_iommu_irq_cache = kmem_cache_create("irq_remap_cache", 2788ad8694baSJoerg Roedel remap_cache_sz, 27895ae9a046SSuravee Suthikulpanit DTE_INTTAB_ALIGNMENT, 2790ad8694baSJoerg Roedel 0, NULL); 2791ad8694baSJoerg Roedel if (!amd_iommu_irq_cache) 2792ad8694baSJoerg Roedel goto out; 2793ad8694baSJoerg Roedel 2794ad8694baSJoerg Roedel irq_lookup_table = (void *)__get_free_pages( 2795ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO, 2796ad8694baSJoerg Roedel get_order(rlookup_table_size)); 2797ad8694baSJoerg Roedel kmemleak_alloc(irq_lookup_table, rlookup_table_size, 2798ad8694baSJoerg Roedel 1, GFP_KERNEL); 2799ad8694baSJoerg Roedel if (!irq_lookup_table) 2800ad8694baSJoerg Roedel goto out; 2801ad8694baSJoerg Roedel } 2802ad8694baSJoerg Roedel 2803ad8694baSJoerg Roedel ret = init_memory_definitions(ivrs_base); 2804ad8694baSJoerg Roedel if (ret) 2805ad8694baSJoerg Roedel goto out; 2806ad8694baSJoerg Roedel 2807ad8694baSJoerg Roedel /* init the device table */ 2808ad8694baSJoerg Roedel init_device_table(); 2809ad8694baSJoerg Roedel 2810ad8694baSJoerg Roedel out: 2811ad8694baSJoerg Roedel /* Don't leak any ACPI memory */ 2812ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 2813ad8694baSJoerg Roedel 2814ad8694baSJoerg Roedel return ret; 2815ad8694baSJoerg Roedel } 2816ad8694baSJoerg Roedel 2817ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void) 2818ad8694baSJoerg Roedel { 2819ad8694baSJoerg Roedel struct amd_iommu *iommu; 2820ad8694baSJoerg Roedel int ret = 0; 2821ad8694baSJoerg Roedel 2822ad8694baSJoerg Roedel for_each_iommu(iommu) { 2823d1adcfbbSDavid Woodhouse ret = iommu_init_irq(iommu); 2824ad8694baSJoerg Roedel if (ret) 2825ad8694baSJoerg Roedel goto out; 2826ad8694baSJoerg Roedel } 2827ad8694baSJoerg Roedel 2828ad8694baSJoerg Roedel out: 2829ad8694baSJoerg Roedel return ret; 2830ad8694baSJoerg Roedel } 2831ad8694baSJoerg Roedel 2832b65412c2SJoerg Roedel static bool __init detect_ivrs(void) 2833ad8694baSJoerg Roedel { 2834ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 2835ad8694baSJoerg Roedel acpi_status status; 2836072a03e0SJoerg Roedel int i; 2837ad8694baSJoerg Roedel 2838ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 2839ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 2840ad8694baSJoerg Roedel return false; 2841ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 2842ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 2843ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 2844ad8694baSJoerg Roedel return false; 2845ad8694baSJoerg Roedel } 2846ad8694baSJoerg Roedel 2847ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 2848ad8694baSJoerg Roedel 2849b1e650dbSJoerg Roedel if (amd_iommu_force_enable) 2850b1e650dbSJoerg Roedel goto out; 2851b1e650dbSJoerg Roedel 2852072a03e0SJoerg Roedel /* Don't use IOMMU if there is Stoney Ridge graphics */ 2853072a03e0SJoerg Roedel for (i = 0; i < 32; i++) { 2854072a03e0SJoerg Roedel u32 pci_id; 2855072a03e0SJoerg Roedel 2856072a03e0SJoerg Roedel pci_id = read_pci_config(0, i, 0, 0); 2857072a03e0SJoerg Roedel if ((pci_id & 0xffff) == 0x1002 && (pci_id >> 16) == 0x98e4) { 2858072a03e0SJoerg Roedel pr_info("Disable IOMMU on Stoney Ridge\n"); 2859072a03e0SJoerg Roedel return false; 2860072a03e0SJoerg Roedel } 2861072a03e0SJoerg Roedel } 2862072a03e0SJoerg Roedel 2863b1e650dbSJoerg Roedel out: 2864ad8694baSJoerg Roedel /* Make sure ACS will be enabled during PCI probe */ 2865ad8694baSJoerg Roedel pci_request_acs(); 2866ad8694baSJoerg Roedel 2867ad8694baSJoerg Roedel return true; 2868ad8694baSJoerg Roedel } 2869ad8694baSJoerg Roedel 2870ad8694baSJoerg Roedel /**************************************************************************** 2871ad8694baSJoerg Roedel * 2872ad8694baSJoerg Roedel * AMD IOMMU Initialization State Machine 2873ad8694baSJoerg Roedel * 2874ad8694baSJoerg Roedel ****************************************************************************/ 2875ad8694baSJoerg Roedel 2876ad8694baSJoerg Roedel static int __init state_next(void) 2877ad8694baSJoerg Roedel { 2878ad8694baSJoerg Roedel int ret = 0; 2879ad8694baSJoerg Roedel 2880ad8694baSJoerg Roedel switch (init_state) { 2881ad8694baSJoerg Roedel case IOMMU_START_STATE: 2882ad8694baSJoerg Roedel if (!detect_ivrs()) { 2883ad8694baSJoerg Roedel init_state = IOMMU_NOT_FOUND; 2884ad8694baSJoerg Roedel ret = -ENODEV; 2885ad8694baSJoerg Roedel } else { 2886ad8694baSJoerg Roedel init_state = IOMMU_IVRS_DETECTED; 2887ad8694baSJoerg Roedel } 2888ad8694baSJoerg Roedel break; 2889ad8694baSJoerg Roedel case IOMMU_IVRS_DETECTED: 28909f81ca8dSJoerg Roedel if (amd_iommu_disabled) { 2891ad8694baSJoerg Roedel init_state = IOMMU_CMDLINE_DISABLED; 2892ad8694baSJoerg Roedel ret = -EINVAL; 28939f81ca8dSJoerg Roedel } else { 28949f81ca8dSJoerg Roedel ret = early_amd_iommu_init(); 28959f81ca8dSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_ACPI_FINISHED; 2896ad8694baSJoerg Roedel } 2897ad8694baSJoerg Roedel break; 2898ad8694baSJoerg Roedel case IOMMU_ACPI_FINISHED: 2899ad8694baSJoerg Roedel early_enable_iommus(); 2900ad8694baSJoerg Roedel x86_platform.iommu_shutdown = disable_iommus; 2901ad8694baSJoerg Roedel init_state = IOMMU_ENABLED; 2902ad8694baSJoerg Roedel break; 2903ad8694baSJoerg Roedel case IOMMU_ENABLED: 2904ad8694baSJoerg Roedel register_syscore_ops(&amd_iommu_syscore_ops); 2905ad8694baSJoerg Roedel ret = amd_iommu_init_pci(); 2906ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_PCI_INIT; 2907ad8694baSJoerg Roedel enable_iommus_v2(); 2908ad8694baSJoerg Roedel break; 2909ad8694baSJoerg Roedel case IOMMU_PCI_INIT: 2910ad8694baSJoerg Roedel ret = amd_iommu_enable_interrupts(); 2911ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_INTERRUPTS_EN; 2912ad8694baSJoerg Roedel break; 2913ad8694baSJoerg Roedel case IOMMU_INTERRUPTS_EN: 2914ad8694baSJoerg Roedel init_state = IOMMU_INITIALIZED; 2915ad8694baSJoerg Roedel break; 2916ad8694baSJoerg Roedel case IOMMU_INITIALIZED: 2917ad8694baSJoerg Roedel /* Nothing to do */ 2918ad8694baSJoerg Roedel break; 2919ad8694baSJoerg Roedel case IOMMU_NOT_FOUND: 2920ad8694baSJoerg Roedel case IOMMU_INIT_ERROR: 2921ad8694baSJoerg Roedel case IOMMU_CMDLINE_DISABLED: 2922ad8694baSJoerg Roedel /* Error states => do nothing */ 2923ad8694baSJoerg Roedel ret = -EINVAL; 2924ad8694baSJoerg Roedel break; 2925ad8694baSJoerg Roedel default: 2926ad8694baSJoerg Roedel /* Unknown state */ 2927ad8694baSJoerg Roedel BUG(); 2928ad8694baSJoerg Roedel } 2929ad8694baSJoerg Roedel 2930ad8694baSJoerg Roedel if (ret) { 2931ad8694baSJoerg Roedel free_dma_resources(); 2932ad8694baSJoerg Roedel if (!irq_remapping_enabled) { 2933ad8694baSJoerg Roedel disable_iommus(); 2934ad8694baSJoerg Roedel free_iommu_resources(); 2935ad8694baSJoerg Roedel } else { 2936ad8694baSJoerg Roedel struct amd_iommu *iommu; 2937ad8694baSJoerg Roedel 2938ad8694baSJoerg Roedel uninit_device_table_dma(); 2939ad8694baSJoerg Roedel for_each_iommu(iommu) 2940ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2941ad8694baSJoerg Roedel } 2942ad8694baSJoerg Roedel } 2943ad8694baSJoerg Roedel return ret; 2944ad8694baSJoerg Roedel } 2945ad8694baSJoerg Roedel 2946ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state) 2947ad8694baSJoerg Roedel { 2948ad8694baSJoerg Roedel int ret = -EINVAL; 2949ad8694baSJoerg Roedel 2950ad8694baSJoerg Roedel while (init_state != state) { 2951ad8694baSJoerg Roedel if (init_state == IOMMU_NOT_FOUND || 2952ad8694baSJoerg Roedel init_state == IOMMU_INIT_ERROR || 2953ad8694baSJoerg Roedel init_state == IOMMU_CMDLINE_DISABLED) 2954ad8694baSJoerg Roedel break; 2955ad8694baSJoerg Roedel ret = state_next(); 2956ad8694baSJoerg Roedel } 2957ad8694baSJoerg Roedel 2958ad8694baSJoerg Roedel return ret; 2959ad8694baSJoerg Roedel } 2960ad8694baSJoerg Roedel 2961ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2962ad8694baSJoerg Roedel int __init amd_iommu_prepare(void) 2963ad8694baSJoerg Roedel { 2964ad8694baSJoerg Roedel int ret; 2965ad8694baSJoerg Roedel 2966ad8694baSJoerg Roedel amd_iommu_irq_remap = true; 2967ad8694baSJoerg Roedel 2968ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ACPI_FINISHED); 29694b8ef157SJoerg Roedel if (ret) { 29704b8ef157SJoerg Roedel amd_iommu_irq_remap = false; 2971ad8694baSJoerg Roedel return ret; 29724b8ef157SJoerg Roedel } 29734b8ef157SJoerg Roedel 2974ad8694baSJoerg Roedel return amd_iommu_irq_remap ? 0 : -ENODEV; 2975ad8694baSJoerg Roedel } 2976ad8694baSJoerg Roedel 2977ad8694baSJoerg Roedel int __init amd_iommu_enable(void) 2978ad8694baSJoerg Roedel { 2979ad8694baSJoerg Roedel int ret; 2980ad8694baSJoerg Roedel 2981ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ENABLED); 2982ad8694baSJoerg Roedel if (ret) 2983ad8694baSJoerg Roedel return ret; 2984ad8694baSJoerg Roedel 2985ad8694baSJoerg Roedel irq_remapping_enabled = 1; 2986ad8694baSJoerg Roedel return amd_iommu_xt_mode; 2987ad8694baSJoerg Roedel } 2988ad8694baSJoerg Roedel 2989ad8694baSJoerg Roedel void amd_iommu_disable(void) 2990ad8694baSJoerg Roedel { 2991ad8694baSJoerg Roedel amd_iommu_suspend(); 2992ad8694baSJoerg Roedel } 2993ad8694baSJoerg Roedel 2994ad8694baSJoerg Roedel int amd_iommu_reenable(int mode) 2995ad8694baSJoerg Roedel { 2996ad8694baSJoerg Roedel amd_iommu_resume(); 2997ad8694baSJoerg Roedel 2998ad8694baSJoerg Roedel return 0; 2999ad8694baSJoerg Roedel } 3000ad8694baSJoerg Roedel 3001ad8694baSJoerg Roedel int __init amd_iommu_enable_faulting(void) 3002ad8694baSJoerg Roedel { 3003ad8694baSJoerg Roedel /* We enable MSI later when PCI is initialized */ 3004ad8694baSJoerg Roedel return 0; 3005ad8694baSJoerg Roedel } 3006ad8694baSJoerg Roedel #endif 3007ad8694baSJoerg Roedel 3008ad8694baSJoerg Roedel /* 3009ad8694baSJoerg Roedel * This is the core init function for AMD IOMMU hardware in the system. 3010ad8694baSJoerg Roedel * This function is called from the generic x86 DMA layer initialization 3011ad8694baSJoerg Roedel * code. 3012ad8694baSJoerg Roedel */ 3013ad8694baSJoerg Roedel static int __init amd_iommu_init(void) 3014ad8694baSJoerg Roedel { 3015ad8694baSJoerg Roedel struct amd_iommu *iommu; 3016ad8694baSJoerg Roedel int ret; 3017ad8694baSJoerg Roedel 3018ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_INITIALIZED); 3019ad8694baSJoerg Roedel #ifdef CONFIG_GART_IOMMU 3020ad8694baSJoerg Roedel if (ret && list_empty(&amd_iommu_list)) { 3021ad8694baSJoerg Roedel /* 3022ad8694baSJoerg Roedel * We failed to initialize the AMD IOMMU - try fallback 3023ad8694baSJoerg Roedel * to GART if possible. 3024ad8694baSJoerg Roedel */ 3025ad8694baSJoerg Roedel gart_iommu_init(); 3026ad8694baSJoerg Roedel } 3027ad8694baSJoerg Roedel #endif 3028ad8694baSJoerg Roedel 3029ad8694baSJoerg Roedel for_each_iommu(iommu) 3030ad8694baSJoerg Roedel amd_iommu_debugfs_setup(iommu); 3031ad8694baSJoerg Roedel 3032ad8694baSJoerg Roedel return ret; 3033ad8694baSJoerg Roedel } 3034ad8694baSJoerg Roedel 3035ad8694baSJoerg Roedel static bool amd_iommu_sme_check(void) 3036ad8694baSJoerg Roedel { 303732cb4d02STom Lendacky if (!cc_platform_has(CC_ATTR_HOST_MEM_ENCRYPT) || 303832cb4d02STom Lendacky (boot_cpu_data.x86 != 0x17)) 3039ad8694baSJoerg Roedel return true; 3040ad8694baSJoerg Roedel 3041ad8694baSJoerg Roedel /* For Fam17h, a specific level of support is required */ 3042ad8694baSJoerg Roedel if (boot_cpu_data.microcode >= 0x08001205) 3043ad8694baSJoerg Roedel return true; 3044ad8694baSJoerg Roedel 3045ad8694baSJoerg Roedel if ((boot_cpu_data.microcode >= 0x08001126) && 3046ad8694baSJoerg Roedel (boot_cpu_data.microcode <= 0x080011ff)) 3047ad8694baSJoerg Roedel return true; 3048ad8694baSJoerg Roedel 3049ad8694baSJoerg Roedel pr_notice("IOMMU not currently supported when SME is active\n"); 3050ad8694baSJoerg Roedel 3051ad8694baSJoerg Roedel return false; 3052ad8694baSJoerg Roedel } 3053ad8694baSJoerg Roedel 3054ad8694baSJoerg Roedel /**************************************************************************** 3055ad8694baSJoerg Roedel * 3056ad8694baSJoerg Roedel * Early detect code. This code runs at IOMMU detection time in the DMA 3057ad8694baSJoerg Roedel * layer. It just looks if there is an IVRS ACPI table to detect AMD 3058ad8694baSJoerg Roedel * IOMMUs 3059ad8694baSJoerg Roedel * 3060ad8694baSJoerg Roedel ****************************************************************************/ 3061ad8694baSJoerg Roedel int __init amd_iommu_detect(void) 3062ad8694baSJoerg Roedel { 3063ad8694baSJoerg Roedel int ret; 3064ad8694baSJoerg Roedel 3065ad8694baSJoerg Roedel if (no_iommu || (iommu_detected && !gart_iommu_aperture)) 3066ad8694baSJoerg Roedel return -ENODEV; 3067ad8694baSJoerg Roedel 3068ad8694baSJoerg Roedel if (!amd_iommu_sme_check()) 3069ad8694baSJoerg Roedel return -ENODEV; 3070ad8694baSJoerg Roedel 3071ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_IVRS_DETECTED); 3072ad8694baSJoerg Roedel if (ret) 3073ad8694baSJoerg Roedel return ret; 3074ad8694baSJoerg Roedel 3075ad8694baSJoerg Roedel amd_iommu_detected = true; 3076ad8694baSJoerg Roedel iommu_detected = 1; 3077ad8694baSJoerg Roedel x86_init.iommu.iommu_init = amd_iommu_init; 3078ad8694baSJoerg Roedel 3079ad8694baSJoerg Roedel return 1; 3080ad8694baSJoerg Roedel } 3081ad8694baSJoerg Roedel 3082ad8694baSJoerg Roedel /**************************************************************************** 3083ad8694baSJoerg Roedel * 3084ad8694baSJoerg Roedel * Parsing functions for the AMD IOMMU specific kernel command line 3085ad8694baSJoerg Roedel * options. 3086ad8694baSJoerg Roedel * 3087ad8694baSJoerg Roedel ****************************************************************************/ 3088ad8694baSJoerg Roedel 3089ad8694baSJoerg Roedel static int __init parse_amd_iommu_dump(char *str) 3090ad8694baSJoerg Roedel { 3091ad8694baSJoerg Roedel amd_iommu_dump = true; 3092ad8694baSJoerg Roedel 3093ad8694baSJoerg Roedel return 1; 3094ad8694baSJoerg Roedel } 3095ad8694baSJoerg Roedel 3096ad8694baSJoerg Roedel static int __init parse_amd_iommu_intr(char *str) 3097ad8694baSJoerg Roedel { 3098ad8694baSJoerg Roedel for (; *str; ++str) { 3099ad8694baSJoerg Roedel if (strncmp(str, "legacy", 6) == 0) { 3100ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 3101ad8694baSJoerg Roedel break; 3102ad8694baSJoerg Roedel } 3103ad8694baSJoerg Roedel if (strncmp(str, "vapic", 5) == 0) { 3104ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 3105ad8694baSJoerg Roedel break; 3106ad8694baSJoerg Roedel } 3107ad8694baSJoerg Roedel } 3108ad8694baSJoerg Roedel return 1; 3109ad8694baSJoerg Roedel } 3110ad8694baSJoerg Roedel 3111ad8694baSJoerg Roedel static int __init parse_amd_iommu_options(char *str) 3112ad8694baSJoerg Roedel { 3113ad8694baSJoerg Roedel for (; *str; ++str) { 31141d479f16SJohn Garry if (strncmp(str, "fullflush", 9) == 0) { 31151d479f16SJohn Garry pr_warn("amd_iommu=fullflush deprecated; use iommu.strict=1 instead\n"); 3116308723e3SJohn Garry iommu_set_dma_strict(); 31171d479f16SJohn Garry } 3118b1e650dbSJoerg Roedel if (strncmp(str, "force_enable", 12) == 0) 3119b1e650dbSJoerg Roedel amd_iommu_force_enable = true; 3120ad8694baSJoerg Roedel if (strncmp(str, "off", 3) == 0) 3121ad8694baSJoerg Roedel amd_iommu_disabled = true; 3122ad8694baSJoerg Roedel if (strncmp(str, "force_isolation", 15) == 0) 3123ad8694baSJoerg Roedel amd_iommu_force_isolation = true; 3124ad8694baSJoerg Roedel } 3125ad8694baSJoerg Roedel 3126ad8694baSJoerg Roedel return 1; 3127ad8694baSJoerg Roedel } 3128ad8694baSJoerg Roedel 3129ad8694baSJoerg Roedel static int __init parse_ivrs_ioapic(char *str) 3130ad8694baSJoerg Roedel { 3131ad8694baSJoerg Roedel unsigned int bus, dev, fn; 3132ad8694baSJoerg Roedel int ret, id, i; 3133ad8694baSJoerg Roedel u16 devid; 3134ad8694baSJoerg Roedel 3135ad8694baSJoerg Roedel ret = sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn); 3136ad8694baSJoerg Roedel 3137ad8694baSJoerg Roedel if (ret != 4) { 3138ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_ioapic%s\n", str); 3139ad8694baSJoerg Roedel return 1; 3140ad8694baSJoerg Roedel } 3141ad8694baSJoerg Roedel 3142ad8694baSJoerg Roedel if (early_ioapic_map_size == EARLY_MAP_SIZE) { 3143ad8694baSJoerg Roedel pr_err("Early IOAPIC map overflow - ignoring ivrs_ioapic%s\n", 3144ad8694baSJoerg Roedel str); 3145ad8694baSJoerg Roedel return 1; 3146ad8694baSJoerg Roedel } 3147ad8694baSJoerg Roedel 3148ad8694baSJoerg Roedel devid = ((bus & 0xff) << 8) | ((dev & 0x1f) << 3) | (fn & 0x7); 3149ad8694baSJoerg Roedel 3150ad8694baSJoerg Roedel cmdline_maps = true; 3151ad8694baSJoerg Roedel i = early_ioapic_map_size++; 3152ad8694baSJoerg Roedel early_ioapic_map[i].id = id; 3153ad8694baSJoerg Roedel early_ioapic_map[i].devid = devid; 3154ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line = true; 3155ad8694baSJoerg Roedel 3156ad8694baSJoerg Roedel return 1; 3157ad8694baSJoerg Roedel } 3158ad8694baSJoerg Roedel 3159ad8694baSJoerg Roedel static int __init parse_ivrs_hpet(char *str) 3160ad8694baSJoerg Roedel { 3161ad8694baSJoerg Roedel unsigned int bus, dev, fn; 3162ad8694baSJoerg Roedel int ret, id, i; 3163ad8694baSJoerg Roedel u16 devid; 3164ad8694baSJoerg Roedel 3165ad8694baSJoerg Roedel ret = sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn); 3166ad8694baSJoerg Roedel 3167ad8694baSJoerg Roedel if (ret != 4) { 3168ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_hpet%s\n", str); 3169ad8694baSJoerg Roedel return 1; 3170ad8694baSJoerg Roedel } 3171ad8694baSJoerg Roedel 3172ad8694baSJoerg Roedel if (early_hpet_map_size == EARLY_MAP_SIZE) { 3173ad8694baSJoerg Roedel pr_err("Early HPET map overflow - ignoring ivrs_hpet%s\n", 3174ad8694baSJoerg Roedel str); 3175ad8694baSJoerg Roedel return 1; 3176ad8694baSJoerg Roedel } 3177ad8694baSJoerg Roedel 3178ad8694baSJoerg Roedel devid = ((bus & 0xff) << 8) | ((dev & 0x1f) << 3) | (fn & 0x7); 3179ad8694baSJoerg Roedel 3180ad8694baSJoerg Roedel cmdline_maps = true; 3181ad8694baSJoerg Roedel i = early_hpet_map_size++; 3182ad8694baSJoerg Roedel early_hpet_map[i].id = id; 3183ad8694baSJoerg Roedel early_hpet_map[i].devid = devid; 3184ad8694baSJoerg Roedel early_hpet_map[i].cmd_line = true; 3185ad8694baSJoerg Roedel 3186ad8694baSJoerg Roedel return 1; 3187ad8694baSJoerg Roedel } 3188ad8694baSJoerg Roedel 3189ad8694baSJoerg Roedel static int __init parse_ivrs_acpihid(char *str) 3190ad8694baSJoerg Roedel { 3191ad8694baSJoerg Roedel u32 bus, dev, fn; 3192ad8694baSJoerg Roedel char *hid, *uid, *p; 3193ad8694baSJoerg Roedel char acpiid[ACPIHID_UID_LEN + ACPIHID_HID_LEN] = {0}; 3194ad8694baSJoerg Roedel int ret, i; 3195ad8694baSJoerg Roedel 3196ad8694baSJoerg Roedel ret = sscanf(str, "[%x:%x.%x]=%s", &bus, &dev, &fn, acpiid); 3197ad8694baSJoerg Roedel if (ret != 4) { 3198ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_acpihid(%s)\n", str); 3199ad8694baSJoerg Roedel return 1; 3200ad8694baSJoerg Roedel } 3201ad8694baSJoerg Roedel 3202ad8694baSJoerg Roedel p = acpiid; 3203ad8694baSJoerg Roedel hid = strsep(&p, ":"); 3204ad8694baSJoerg Roedel uid = p; 3205ad8694baSJoerg Roedel 3206ad8694baSJoerg Roedel if (!hid || !(*hid) || !uid) { 3207ad8694baSJoerg Roedel pr_err("Invalid command line: hid or uid\n"); 3208ad8694baSJoerg Roedel return 1; 3209ad8694baSJoerg Roedel } 3210ad8694baSJoerg Roedel 3211ad8694baSJoerg Roedel i = early_acpihid_map_size++; 3212ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].hid, hid, strlen(hid)); 3213ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].uid, uid, strlen(uid)); 3214ad8694baSJoerg Roedel early_acpihid_map[i].devid = 3215ad8694baSJoerg Roedel ((bus & 0xff) << 8) | ((dev & 0x1f) << 3) | (fn & 0x7); 3216ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line = true; 3217ad8694baSJoerg Roedel 3218ad8694baSJoerg Roedel return 1; 3219ad8694baSJoerg Roedel } 3220ad8694baSJoerg Roedel 3221ad8694baSJoerg Roedel __setup("amd_iommu_dump", parse_amd_iommu_dump); 3222ad8694baSJoerg Roedel __setup("amd_iommu=", parse_amd_iommu_options); 3223ad8694baSJoerg Roedel __setup("amd_iommu_intr=", parse_amd_iommu_intr); 3224ad8694baSJoerg Roedel __setup("ivrs_ioapic", parse_ivrs_ioapic); 3225ad8694baSJoerg Roedel __setup("ivrs_hpet", parse_ivrs_hpet); 3226ad8694baSJoerg Roedel __setup("ivrs_acpihid", parse_ivrs_acpihid); 3227ad8694baSJoerg Roedel 3228ad8694baSJoerg Roedel IOMMU_INIT_FINISH(amd_iommu_detect, 3229ad8694baSJoerg Roedel gart_iommu_hole_init, 3230ad8694baSJoerg Roedel NULL, 3231ad8694baSJoerg Roedel NULL); 3232ad8694baSJoerg Roedel 3233ad8694baSJoerg Roedel bool amd_iommu_v2_supported(void) 3234ad8694baSJoerg Roedel { 3235ad8694baSJoerg Roedel return amd_iommu_v2_present; 3236ad8694baSJoerg Roedel } 3237ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_v2_supported); 3238ad8694baSJoerg Roedel 3239ad8694baSJoerg Roedel struct amd_iommu *get_amd_iommu(unsigned int idx) 3240ad8694baSJoerg Roedel { 3241ad8694baSJoerg Roedel unsigned int i = 0; 3242ad8694baSJoerg Roedel struct amd_iommu *iommu; 3243ad8694baSJoerg Roedel 3244ad8694baSJoerg Roedel for_each_iommu(iommu) 3245ad8694baSJoerg Roedel if (i++ == idx) 3246ad8694baSJoerg Roedel return iommu; 3247ad8694baSJoerg Roedel return NULL; 3248ad8694baSJoerg Roedel } 3249ad8694baSJoerg Roedel 3250ad8694baSJoerg Roedel /**************************************************************************** 3251ad8694baSJoerg Roedel * 3252ad8694baSJoerg Roedel * IOMMU EFR Performance Counter support functionality. This code allows 3253ad8694baSJoerg Roedel * access to the IOMMU PC functionality. 3254ad8694baSJoerg Roedel * 3255ad8694baSJoerg Roedel ****************************************************************************/ 3256ad8694baSJoerg Roedel 3257ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_banks(unsigned int idx) 3258ad8694baSJoerg Roedel { 3259ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3260ad8694baSJoerg Roedel 3261ad8694baSJoerg Roedel if (iommu) 3262ad8694baSJoerg Roedel return iommu->max_banks; 3263ad8694baSJoerg Roedel 3264ad8694baSJoerg Roedel return 0; 3265ad8694baSJoerg Roedel } 3266ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_banks); 3267ad8694baSJoerg Roedel 3268ad8694baSJoerg Roedel bool amd_iommu_pc_supported(void) 3269ad8694baSJoerg Roedel { 3270ad8694baSJoerg Roedel return amd_iommu_pc_present; 3271ad8694baSJoerg Roedel } 3272ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_supported); 3273ad8694baSJoerg Roedel 3274ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_counters(unsigned int idx) 3275ad8694baSJoerg Roedel { 3276ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3277ad8694baSJoerg Roedel 3278ad8694baSJoerg Roedel if (iommu) 3279ad8694baSJoerg Roedel return iommu->max_counters; 3280ad8694baSJoerg Roedel 3281ad8694baSJoerg Roedel return 0; 3282ad8694baSJoerg Roedel } 3283ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_counters); 3284ad8694baSJoerg Roedel 3285ad8694baSJoerg Roedel static int iommu_pc_get_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, 3286ad8694baSJoerg Roedel u8 fxn, u64 *value, bool is_write) 3287ad8694baSJoerg Roedel { 3288ad8694baSJoerg Roedel u32 offset; 3289ad8694baSJoerg Roedel u32 max_offset_lim; 3290ad8694baSJoerg Roedel 3291ad8694baSJoerg Roedel /* Make sure the IOMMU PC resource is available */ 3292ad8694baSJoerg Roedel if (!amd_iommu_pc_present) 3293ad8694baSJoerg Roedel return -ENODEV; 3294ad8694baSJoerg Roedel 3295ad8694baSJoerg Roedel /* Check for valid iommu and pc register indexing */ 3296ad8694baSJoerg Roedel if (WARN_ON(!iommu || (fxn > 0x28) || (fxn & 7))) 3297ad8694baSJoerg Roedel return -ENODEV; 3298ad8694baSJoerg Roedel 3299ad8694baSJoerg Roedel offset = (u32)(((0x40 | bank) << 12) | (cntr << 8) | fxn); 3300ad8694baSJoerg Roedel 3301ad8694baSJoerg Roedel /* Limit the offset to the hw defined mmio region aperture */ 3302ad8694baSJoerg Roedel max_offset_lim = (u32)(((0x40 | iommu->max_banks) << 12) | 3303ad8694baSJoerg Roedel (iommu->max_counters << 8) | 0x28); 3304ad8694baSJoerg Roedel if ((offset < MMIO_CNTR_REG_OFFSET) || 3305ad8694baSJoerg Roedel (offset > max_offset_lim)) 3306ad8694baSJoerg Roedel return -EINVAL; 3307ad8694baSJoerg Roedel 3308ad8694baSJoerg Roedel if (is_write) { 3309ad8694baSJoerg Roedel u64 val = *value & GENMASK_ULL(47, 0); 3310ad8694baSJoerg Roedel 3311ad8694baSJoerg Roedel writel((u32)val, iommu->mmio_base + offset); 3312ad8694baSJoerg Roedel writel((val >> 32), iommu->mmio_base + offset + 4); 3313ad8694baSJoerg Roedel } else { 3314ad8694baSJoerg Roedel *value = readl(iommu->mmio_base + offset + 4); 3315ad8694baSJoerg Roedel *value <<= 32; 3316ad8694baSJoerg Roedel *value |= readl(iommu->mmio_base + offset); 3317ad8694baSJoerg Roedel *value &= GENMASK_ULL(47, 0); 3318ad8694baSJoerg Roedel } 3319ad8694baSJoerg Roedel 3320ad8694baSJoerg Roedel return 0; 3321ad8694baSJoerg Roedel } 3322ad8694baSJoerg Roedel 3323ad8694baSJoerg Roedel int amd_iommu_pc_get_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3324ad8694baSJoerg Roedel { 3325ad8694baSJoerg Roedel if (!iommu) 3326ad8694baSJoerg Roedel return -EINVAL; 3327ad8694baSJoerg Roedel 3328ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, false); 3329ad8694baSJoerg Roedel } 3330ad8694baSJoerg Roedel 3331ad8694baSJoerg Roedel int amd_iommu_pc_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3332ad8694baSJoerg Roedel { 3333ad8694baSJoerg Roedel if (!iommu) 3334ad8694baSJoerg Roedel return -EINVAL; 3335ad8694baSJoerg Roedel 3336ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, true); 3337ad8694baSJoerg Roedel } 3338