1ad8694baSJoerg Roedel // SPDX-License-Identifier: GPL-2.0-only 2ad8694baSJoerg Roedel /* 3ad8694baSJoerg Roedel * Copyright (C) 2007-2010 Advanced Micro Devices, Inc. 4ad8694baSJoerg Roedel * Author: Joerg Roedel <jroedel@suse.de> 5ad8694baSJoerg Roedel * Leo Duran <leo.duran@amd.com> 6ad8694baSJoerg Roedel */ 7ad8694baSJoerg Roedel 8ad8694baSJoerg Roedel #define pr_fmt(fmt) "AMD-Vi: " fmt 9ad8694baSJoerg Roedel #define dev_fmt(fmt) pr_fmt(fmt) 10ad8694baSJoerg Roedel 11ad8694baSJoerg Roedel #include <linux/pci.h> 12ad8694baSJoerg Roedel #include <linux/acpi.h> 13ad8694baSJoerg Roedel #include <linux/list.h> 14ad8694baSJoerg Roedel #include <linux/bitmap.h> 15ad8694baSJoerg Roedel #include <linux/slab.h> 16ad8694baSJoerg Roedel #include <linux/syscore_ops.h> 17ad8694baSJoerg Roedel #include <linux/interrupt.h> 18ad8694baSJoerg Roedel #include <linux/msi.h> 19d1adcfbbSDavid Woodhouse #include <linux/irq.h> 20ad8694baSJoerg Roedel #include <linux/amd-iommu.h> 21ad8694baSJoerg Roedel #include <linux/export.h> 22ad8694baSJoerg Roedel #include <linux/kmemleak.h> 2332cb4d02STom Lendacky #include <linux/cc_platform.h> 249b45a773SJoerg Roedel #include <linux/iopoll.h> 25ad8694baSJoerg Roedel #include <asm/pci-direct.h> 26ad8694baSJoerg Roedel #include <asm/iommu.h> 27ad8694baSJoerg Roedel #include <asm/apic.h> 28ad8694baSJoerg Roedel #include <asm/gart.h> 29ad8694baSJoerg Roedel #include <asm/x86_init.h> 30ad8694baSJoerg Roedel #include <asm/io_apic.h> 31ad8694baSJoerg Roedel #include <asm/irq_remapping.h> 326d39bdeeSSuravee Suthikulpanit #include <asm/set_memory.h> 33ad8694baSJoerg Roedel 34ad8694baSJoerg Roedel #include <linux/crash_dump.h> 35ad8694baSJoerg Roedel 36ad8694baSJoerg Roedel #include "amd_iommu.h" 37ad8694baSJoerg Roedel #include "../irq_remapping.h" 38ad8694baSJoerg Roedel 39ad8694baSJoerg Roedel /* 40ad8694baSJoerg Roedel * definitions for the ACPI scanning code 41ad8694baSJoerg Roedel */ 42ad8694baSJoerg Roedel #define IVRS_HEADER_LENGTH 48 43ad8694baSJoerg Roedel 44ad8694baSJoerg Roedel #define ACPI_IVHD_TYPE_MAX_SUPPORTED 0x40 45ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_ALL 0x20 46ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE 0x21 47ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_RANGE 0x22 48ad8694baSJoerg Roedel 49ad8694baSJoerg Roedel #define IVHD_DEV_ALL 0x01 50ad8694baSJoerg Roedel #define IVHD_DEV_SELECT 0x02 51ad8694baSJoerg Roedel #define IVHD_DEV_SELECT_RANGE_START 0x03 52ad8694baSJoerg Roedel #define IVHD_DEV_RANGE_END 0x04 53ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS 0x42 54ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS_RANGE 0x43 55ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT 0x46 56ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT_RANGE 0x47 57ad8694baSJoerg Roedel #define IVHD_DEV_SPECIAL 0x48 58ad8694baSJoerg Roedel #define IVHD_DEV_ACPI_HID 0xf0 59ad8694baSJoerg Roedel 60ad8694baSJoerg Roedel #define UID_NOT_PRESENT 0 61ad8694baSJoerg Roedel #define UID_IS_INTEGER 1 62ad8694baSJoerg Roedel #define UID_IS_CHARACTER 2 63ad8694baSJoerg Roedel 64ad8694baSJoerg Roedel #define IVHD_SPECIAL_IOAPIC 1 65ad8694baSJoerg Roedel #define IVHD_SPECIAL_HPET 2 66ad8694baSJoerg Roedel 67ad8694baSJoerg Roedel #define IVHD_FLAG_HT_TUN_EN_MASK 0x01 68ad8694baSJoerg Roedel #define IVHD_FLAG_PASSPW_EN_MASK 0x02 69ad8694baSJoerg Roedel #define IVHD_FLAG_RESPASSPW_EN_MASK 0x04 70ad8694baSJoerg Roedel #define IVHD_FLAG_ISOC_EN_MASK 0x08 71ad8694baSJoerg Roedel 72ad8694baSJoerg Roedel #define IVMD_FLAG_EXCL_RANGE 0x08 73ad8694baSJoerg Roedel #define IVMD_FLAG_IW 0x04 74ad8694baSJoerg Roedel #define IVMD_FLAG_IR 0x02 75ad8694baSJoerg Roedel #define IVMD_FLAG_UNITY_MAP 0x01 76ad8694baSJoerg Roedel 77ad8694baSJoerg Roedel #define ACPI_DEVFLAG_INITPASS 0x01 78ad8694baSJoerg Roedel #define ACPI_DEVFLAG_EXTINT 0x02 79ad8694baSJoerg Roedel #define ACPI_DEVFLAG_NMI 0x04 80ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT1 0x10 81ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT2 0x20 82ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT0 0x40 83ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT1 0x80 84ad8694baSJoerg Roedel #define ACPI_DEVFLAG_ATSDIS 0x10000000 85ad8694baSJoerg Roedel 8642bb5aa0SJoerg Roedel #define LOOP_TIMEOUT 2000000 87ad8694baSJoerg Roedel /* 88ad8694baSJoerg Roedel * ACPI table definitions 89ad8694baSJoerg Roedel * 90ad8694baSJoerg Roedel * These data structures are laid over the table to parse the important values 91ad8694baSJoerg Roedel * out of it. 92ad8694baSJoerg Roedel */ 93ad8694baSJoerg Roedel 94ad8694baSJoerg Roedel extern const struct iommu_ops amd_iommu_ops; 95ad8694baSJoerg Roedel 96ad8694baSJoerg Roedel /* 97ad8694baSJoerg Roedel * structure describing one IOMMU in the ACPI table. Typically followed by one 98ad8694baSJoerg Roedel * or more ivhd_entrys. 99ad8694baSJoerg Roedel */ 100ad8694baSJoerg Roedel struct ivhd_header { 101ad8694baSJoerg Roedel u8 type; 102ad8694baSJoerg Roedel u8 flags; 103ad8694baSJoerg Roedel u16 length; 104ad8694baSJoerg Roedel u16 devid; 105ad8694baSJoerg Roedel u16 cap_ptr; 106ad8694baSJoerg Roedel u64 mmio_phys; 107ad8694baSJoerg Roedel u16 pci_seg; 108ad8694baSJoerg Roedel u16 info; 109ad8694baSJoerg Roedel u32 efr_attr; 110ad8694baSJoerg Roedel 111ad8694baSJoerg Roedel /* Following only valid on IVHD type 11h and 40h */ 112ad8694baSJoerg Roedel u64 efr_reg; /* Exact copy of MMIO_EXT_FEATURES */ 113ad8694baSJoerg Roedel u64 res; 114ad8694baSJoerg Roedel } __attribute__((packed)); 115ad8694baSJoerg Roedel 116ad8694baSJoerg Roedel /* 117ad8694baSJoerg Roedel * A device entry describing which devices a specific IOMMU translates and 118ad8694baSJoerg Roedel * which requestor ids they use. 119ad8694baSJoerg Roedel */ 120ad8694baSJoerg Roedel struct ivhd_entry { 121ad8694baSJoerg Roedel u8 type; 122ad8694baSJoerg Roedel u16 devid; 123ad8694baSJoerg Roedel u8 flags; 12443d83af8SKees Cook struct_group(ext_hid, 125ad8694baSJoerg Roedel u32 ext; 126ad8694baSJoerg Roedel u32 hidh; 12743d83af8SKees Cook ); 128ad8694baSJoerg Roedel u64 cid; 129ad8694baSJoerg Roedel u8 uidf; 130ad8694baSJoerg Roedel u8 uidl; 131ad8694baSJoerg Roedel u8 uid; 132ad8694baSJoerg Roedel } __attribute__((packed)); 133ad8694baSJoerg Roedel 134ad8694baSJoerg Roedel /* 135ad8694baSJoerg Roedel * An AMD IOMMU memory definition structure. It defines things like exclusion 136ad8694baSJoerg Roedel * ranges for devices and regions that should be unity mapped. 137ad8694baSJoerg Roedel */ 138ad8694baSJoerg Roedel struct ivmd_header { 139ad8694baSJoerg Roedel u8 type; 140ad8694baSJoerg Roedel u8 flags; 141ad8694baSJoerg Roedel u16 length; 142ad8694baSJoerg Roedel u16 devid; 143ad8694baSJoerg Roedel u16 aux; 144b618ae62SVasant Hegde u16 pci_seg; 145b618ae62SVasant Hegde u8 resv[6]; 146ad8694baSJoerg Roedel u64 range_start; 147ad8694baSJoerg Roedel u64 range_length; 148ad8694baSJoerg Roedel } __attribute__((packed)); 149ad8694baSJoerg Roedel 150ad8694baSJoerg Roedel bool amd_iommu_dump; 151ad8694baSJoerg Roedel bool amd_iommu_irq_remap __read_mostly; 152ad8694baSJoerg Roedel 15389c9a09cSSuravee Suthikulpanit enum io_pgtable_fmt amd_iommu_pgtable = AMD_IOMMU_V1; 15489c9a09cSSuravee Suthikulpanit 155ad8694baSJoerg Roedel int amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 156ad8694baSJoerg Roedel static int amd_iommu_xt_mode = IRQ_REMAP_XAPIC_MODE; 157ad8694baSJoerg Roedel 158ad8694baSJoerg Roedel static bool amd_iommu_detected; 159b1e650dbSJoerg Roedel static bool amd_iommu_disabled __initdata; 160b1e650dbSJoerg Roedel static bool amd_iommu_force_enable __initdata; 161ad8694baSJoerg Roedel static int amd_iommu_target_ivhd_type; 162ad8694baSJoerg Roedel 163404ec4e4SVasant Hegde LIST_HEAD(amd_iommu_pci_seg_list); /* list of all PCI segments */ 164ad8694baSJoerg Roedel LIST_HEAD(amd_iommu_list); /* list of all AMD IOMMUs in the 165ad8694baSJoerg Roedel system */ 166ad8694baSJoerg Roedel 167ad8694baSJoerg Roedel /* Array to assign indices to IOMMUs*/ 168ad8694baSJoerg Roedel struct amd_iommu *amd_iommus[MAX_IOMMUS]; 169ad8694baSJoerg Roedel 170ad8694baSJoerg Roedel /* Number of IOMMUs present in the system */ 171ad8694baSJoerg Roedel static int amd_iommus_present; 172ad8694baSJoerg Roedel 173ad8694baSJoerg Roedel /* IOMMUs have a non-present cache? */ 174ad8694baSJoerg Roedel bool amd_iommu_np_cache __read_mostly; 175ad8694baSJoerg Roedel bool amd_iommu_iotlb_sup __read_mostly = true; 176ad8694baSJoerg Roedel 177ad8694baSJoerg Roedel u32 amd_iommu_max_pasid __read_mostly = ~0; 178ad8694baSJoerg Roedel 179ad8694baSJoerg Roedel bool amd_iommu_v2_present __read_mostly; 180ad8694baSJoerg Roedel static bool amd_iommu_pc_present __read_mostly; 181f1ca7071SMario Limonciello bool amdr_ivrs_remap_support __read_mostly; 182ad8694baSJoerg Roedel 183ad8694baSJoerg Roedel bool amd_iommu_force_isolation __read_mostly; 184ad8694baSJoerg Roedel 185ad8694baSJoerg Roedel /* 186ad8694baSJoerg Roedel * AMD IOMMU allows up to 2^16 different protection domains. This is a bitmap 187ad8694baSJoerg Roedel * to know which ones are already in use. 188ad8694baSJoerg Roedel */ 189ad8694baSJoerg Roedel unsigned long *amd_iommu_pd_alloc_bitmap; 190ad8694baSJoerg Roedel 191ad8694baSJoerg Roedel enum iommu_init_state { 192ad8694baSJoerg Roedel IOMMU_START_STATE, 193ad8694baSJoerg Roedel IOMMU_IVRS_DETECTED, 194ad8694baSJoerg Roedel IOMMU_ACPI_FINISHED, 195ad8694baSJoerg Roedel IOMMU_ENABLED, 196ad8694baSJoerg Roedel IOMMU_PCI_INIT, 197ad8694baSJoerg Roedel IOMMU_INTERRUPTS_EN, 198ad8694baSJoerg Roedel IOMMU_INITIALIZED, 199ad8694baSJoerg Roedel IOMMU_NOT_FOUND, 200ad8694baSJoerg Roedel IOMMU_INIT_ERROR, 201ad8694baSJoerg Roedel IOMMU_CMDLINE_DISABLED, 202ad8694baSJoerg Roedel }; 203ad8694baSJoerg Roedel 204ad8694baSJoerg Roedel /* Early ioapic and hpet maps from kernel command line */ 205ad8694baSJoerg Roedel #define EARLY_MAP_SIZE 4 206ad8694baSJoerg Roedel static struct devid_map __initdata early_ioapic_map[EARLY_MAP_SIZE]; 207ad8694baSJoerg Roedel static struct devid_map __initdata early_hpet_map[EARLY_MAP_SIZE]; 208ad8694baSJoerg Roedel static struct acpihid_map_entry __initdata early_acpihid_map[EARLY_MAP_SIZE]; 209ad8694baSJoerg Roedel 210ad8694baSJoerg Roedel static int __initdata early_ioapic_map_size; 211ad8694baSJoerg Roedel static int __initdata early_hpet_map_size; 212ad8694baSJoerg Roedel static int __initdata early_acpihid_map_size; 213ad8694baSJoerg Roedel 214ad8694baSJoerg Roedel static bool __initdata cmdline_maps; 215ad8694baSJoerg Roedel 216ad8694baSJoerg Roedel static enum iommu_init_state init_state = IOMMU_START_STATE; 217ad8694baSJoerg Roedel 218ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void); 219ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state); 2201ab5a153SSuravee Suthikulpanit static void init_device_table_dma(struct amd_iommu_pci_seg *pci_seg); 221ad8694baSJoerg Roedel 222ad8694baSJoerg Roedel static bool amd_iommu_pre_enabled = true; 223ad8694baSJoerg Roedel 224a44092e3SSuravee Suthikulpanit static u32 amd_iommu_ivinfo __initdata; 225a44092e3SSuravee Suthikulpanit 226ad8694baSJoerg Roedel bool translation_pre_enabled(struct amd_iommu *iommu) 227ad8694baSJoerg Roedel { 228ad8694baSJoerg Roedel return (iommu->flags & AMD_IOMMU_FLAG_TRANS_PRE_ENABLED); 229ad8694baSJoerg Roedel } 230ad8694baSJoerg Roedel 231ad8694baSJoerg Roedel static void clear_translation_pre_enabled(struct amd_iommu *iommu) 232ad8694baSJoerg Roedel { 233ad8694baSJoerg Roedel iommu->flags &= ~AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 234ad8694baSJoerg Roedel } 235ad8694baSJoerg Roedel 236ad8694baSJoerg Roedel static void init_translation_status(struct amd_iommu *iommu) 237ad8694baSJoerg Roedel { 238ad8694baSJoerg Roedel u64 ctrl; 239ad8694baSJoerg Roedel 240ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 241ad8694baSJoerg Roedel if (ctrl & (1<<CONTROL_IOMMU_EN)) 242ad8694baSJoerg Roedel iommu->flags |= AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 243ad8694baSJoerg Roedel } 244ad8694baSJoerg Roedel 245401360ecSSuravee Suthikulpanit static inline unsigned long tbl_size(int entry_size, int last_bdf) 246ad8694baSJoerg Roedel { 247ad8694baSJoerg Roedel unsigned shift = PAGE_SHIFT + 248401360ecSSuravee Suthikulpanit get_order((last_bdf + 1) * entry_size); 249ad8694baSJoerg Roedel 250ad8694baSJoerg Roedel return 1UL << shift; 251ad8694baSJoerg Roedel } 252ad8694baSJoerg Roedel 253ad8694baSJoerg Roedel int amd_iommu_get_num_iommus(void) 254ad8694baSJoerg Roedel { 255ad8694baSJoerg Roedel return amd_iommus_present; 256ad8694baSJoerg Roedel } 257ad8694baSJoerg Roedel 258c3811a50SWei Huang #ifdef CONFIG_IRQ_REMAP 259c3811a50SWei Huang static bool check_feature_on_all_iommus(u64 mask) 260c3811a50SWei Huang { 261c3811a50SWei Huang bool ret = false; 262c3811a50SWei Huang struct amd_iommu *iommu; 263c3811a50SWei Huang 264c3811a50SWei Huang for_each_iommu(iommu) { 265c3811a50SWei Huang ret = iommu_feature(iommu, mask); 266c3811a50SWei Huang if (!ret) 267c3811a50SWei Huang return false; 268c3811a50SWei Huang } 269c3811a50SWei Huang 270c3811a50SWei Huang return true; 271c3811a50SWei Huang } 272c3811a50SWei Huang #endif 273c3811a50SWei Huang 274a44092e3SSuravee Suthikulpanit /* 275a44092e3SSuravee Suthikulpanit * For IVHD type 0x11/0x40, EFR is also available via IVHD. 276a44092e3SSuravee Suthikulpanit * Default to IVHD EFR since it is available sooner 277a44092e3SSuravee Suthikulpanit * (i.e. before PCI init). 278a44092e3SSuravee Suthikulpanit */ 279a44092e3SSuravee Suthikulpanit static void __init early_iommu_features_init(struct amd_iommu *iommu, 280a44092e3SSuravee Suthikulpanit struct ivhd_header *h) 281a44092e3SSuravee Suthikulpanit { 282a44092e3SSuravee Suthikulpanit if (amd_iommu_ivinfo & IOMMU_IVINFO_EFRSUP) 283a44092e3SSuravee Suthikulpanit iommu->features = h->efr_reg; 284f1ca7071SMario Limonciello if (amd_iommu_ivinfo & IOMMU_IVINFO_DMA_REMAP) 285f1ca7071SMario Limonciello amdr_ivrs_remap_support = true; 286a44092e3SSuravee Suthikulpanit } 287a44092e3SSuravee Suthikulpanit 288ad8694baSJoerg Roedel /* Access to l1 and l2 indexed register spaces */ 289ad8694baSJoerg Roedel 290ad8694baSJoerg Roedel static u32 iommu_read_l1(struct amd_iommu *iommu, u16 l1, u8 address) 291ad8694baSJoerg Roedel { 292ad8694baSJoerg Roedel u32 val; 293ad8694baSJoerg Roedel 294ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 295ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xfc, &val); 296ad8694baSJoerg Roedel return val; 297ad8694baSJoerg Roedel } 298ad8694baSJoerg Roedel 299ad8694baSJoerg Roedel static void iommu_write_l1(struct amd_iommu *iommu, u16 l1, u8 address, u32 val) 300ad8694baSJoerg Roedel { 301ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16 | 1 << 31)); 302ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xfc, val); 303ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 304ad8694baSJoerg Roedel } 305ad8694baSJoerg Roedel 306ad8694baSJoerg Roedel static u32 iommu_read_l2(struct amd_iommu *iommu, u8 address) 307ad8694baSJoerg Roedel { 308ad8694baSJoerg Roedel u32 val; 309ad8694baSJoerg Roedel 310ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, address); 311ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &val); 312ad8694baSJoerg Roedel return val; 313ad8694baSJoerg Roedel } 314ad8694baSJoerg Roedel 315ad8694baSJoerg Roedel static void iommu_write_l2(struct amd_iommu *iommu, u8 address, u32 val) 316ad8694baSJoerg Roedel { 317ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, (address | 1 << 8)); 318ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, val); 319ad8694baSJoerg Roedel } 320ad8694baSJoerg Roedel 321ad8694baSJoerg Roedel /**************************************************************************** 322ad8694baSJoerg Roedel * 323ad8694baSJoerg Roedel * AMD IOMMU MMIO register space handling functions 324ad8694baSJoerg Roedel * 325ad8694baSJoerg Roedel * These functions are used to program the IOMMU device registers in 326ad8694baSJoerg Roedel * MMIO space required for that driver. 327ad8694baSJoerg Roedel * 328ad8694baSJoerg Roedel ****************************************************************************/ 329ad8694baSJoerg Roedel 330ad8694baSJoerg Roedel /* 331ad8694baSJoerg Roedel * This function set the exclusion range in the IOMMU. DMA accesses to the 332ad8694baSJoerg Roedel * exclusion range are passed through untranslated 333ad8694baSJoerg Roedel */ 334ad8694baSJoerg Roedel static void iommu_set_exclusion_range(struct amd_iommu *iommu) 335ad8694baSJoerg Roedel { 336ad8694baSJoerg Roedel u64 start = iommu->exclusion_start & PAGE_MASK; 337ad8694baSJoerg Roedel u64 limit = (start + iommu->exclusion_length - 1) & PAGE_MASK; 338ad8694baSJoerg Roedel u64 entry; 339ad8694baSJoerg Roedel 340ad8694baSJoerg Roedel if (!iommu->exclusion_start) 341ad8694baSJoerg Roedel return; 342ad8694baSJoerg Roedel 343ad8694baSJoerg Roedel entry = start | MMIO_EXCL_ENABLE_MASK; 344ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 345ad8694baSJoerg Roedel &entry, sizeof(entry)); 346ad8694baSJoerg Roedel 347ad8694baSJoerg Roedel entry = limit; 348ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 349ad8694baSJoerg Roedel &entry, sizeof(entry)); 350ad8694baSJoerg Roedel } 351ad8694baSJoerg Roedel 35254ce12e0SSuravee Suthikulpanit static void iommu_set_cwwb_range(struct amd_iommu *iommu) 35354ce12e0SSuravee Suthikulpanit { 35454ce12e0SSuravee Suthikulpanit u64 start = iommu_virt_to_phys((void *)iommu->cmd_sem); 35554ce12e0SSuravee Suthikulpanit u64 entry = start & PM_ADDR_MASK; 35654ce12e0SSuravee Suthikulpanit 35754ce12e0SSuravee Suthikulpanit if (!iommu_feature(iommu, FEATURE_SNP)) 35854ce12e0SSuravee Suthikulpanit return; 35954ce12e0SSuravee Suthikulpanit 36054ce12e0SSuravee Suthikulpanit /* Note: 36154ce12e0SSuravee Suthikulpanit * Re-purpose Exclusion base/limit registers for Completion wait 36254ce12e0SSuravee Suthikulpanit * write-back base/limit. 36354ce12e0SSuravee Suthikulpanit */ 36454ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 36554ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 36654ce12e0SSuravee Suthikulpanit 36754ce12e0SSuravee Suthikulpanit /* Note: 36854ce12e0SSuravee Suthikulpanit * Default to 4 Kbytes, which can be specified by setting base 36954ce12e0SSuravee Suthikulpanit * address equal to the limit address. 37054ce12e0SSuravee Suthikulpanit */ 37154ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 37254ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 37354ce12e0SSuravee Suthikulpanit } 37454ce12e0SSuravee Suthikulpanit 375ad8694baSJoerg Roedel /* Programs the physical address of the device table into the IOMMU hardware */ 376ad8694baSJoerg Roedel static void iommu_set_device_table(struct amd_iommu *iommu) 377ad8694baSJoerg Roedel { 378ad8694baSJoerg Roedel u64 entry; 379b5c85290SVasant Hegde u32 dev_table_size = iommu->pci_seg->dev_table_size; 380401360ecSSuravee Suthikulpanit void *dev_table = (void *)get_dev_table(iommu); 381ad8694baSJoerg Roedel 382ad8694baSJoerg Roedel BUG_ON(iommu->mmio_base == NULL); 383ad8694baSJoerg Roedel 384401360ecSSuravee Suthikulpanit entry = iommu_virt_to_phys(dev_table); 385ad8694baSJoerg Roedel entry |= (dev_table_size >> 12) - 1; 386ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET, 387ad8694baSJoerg Roedel &entry, sizeof(entry)); 388ad8694baSJoerg Roedel } 389ad8694baSJoerg Roedel 390ad8694baSJoerg Roedel /* Generic functions to enable/disable certain features of the IOMMU. */ 391ad8694baSJoerg Roedel static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit) 392ad8694baSJoerg Roedel { 393ad8694baSJoerg Roedel u64 ctrl; 394ad8694baSJoerg Roedel 395ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 396ad8694baSJoerg Roedel ctrl |= (1ULL << bit); 397ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 398ad8694baSJoerg Roedel } 399ad8694baSJoerg Roedel 400ad8694baSJoerg Roedel static void iommu_feature_disable(struct amd_iommu *iommu, u8 bit) 401ad8694baSJoerg Roedel { 402ad8694baSJoerg Roedel u64 ctrl; 403ad8694baSJoerg Roedel 404ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 405ad8694baSJoerg Roedel ctrl &= ~(1ULL << bit); 406ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 407ad8694baSJoerg Roedel } 408ad8694baSJoerg Roedel 409ad8694baSJoerg Roedel static void iommu_set_inv_tlb_timeout(struct amd_iommu *iommu, int timeout) 410ad8694baSJoerg Roedel { 411ad8694baSJoerg Roedel u64 ctrl; 412ad8694baSJoerg Roedel 413ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 414ad8694baSJoerg Roedel ctrl &= ~CTRL_INV_TO_MASK; 415ad8694baSJoerg Roedel ctrl |= (timeout << CONTROL_INV_TIMEOUT) & CTRL_INV_TO_MASK; 416ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 417ad8694baSJoerg Roedel } 418ad8694baSJoerg Roedel 419ad8694baSJoerg Roedel /* Function to enable the hardware */ 420ad8694baSJoerg Roedel static void iommu_enable(struct amd_iommu *iommu) 421ad8694baSJoerg Roedel { 422ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_IOMMU_EN); 423ad8694baSJoerg Roedel } 424ad8694baSJoerg Roedel 425ad8694baSJoerg Roedel static void iommu_disable(struct amd_iommu *iommu) 426ad8694baSJoerg Roedel { 427ad8694baSJoerg Roedel if (!iommu->mmio_base) 428ad8694baSJoerg Roedel return; 429ad8694baSJoerg Roedel 430ad8694baSJoerg Roedel /* Disable command buffer */ 431ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 432ad8694baSJoerg Roedel 433ad8694baSJoerg Roedel /* Disable event logging and event interrupts */ 434ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_INT_EN); 435ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 436ad8694baSJoerg Roedel 437ad8694baSJoerg Roedel /* Disable IOMMU GA_LOG */ 438ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GALOG_EN); 439ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GAINT_EN); 440ad8694baSJoerg Roedel 441ad8694baSJoerg Roedel /* Disable IOMMU hardware itself */ 442ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_IOMMU_EN); 443ad8694baSJoerg Roedel } 444ad8694baSJoerg Roedel 445ad8694baSJoerg Roedel /* 446ad8694baSJoerg Roedel * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in 447ad8694baSJoerg Roedel * the system has one. 448ad8694baSJoerg Roedel */ 449ad8694baSJoerg Roedel static u8 __iomem * __init iommu_map_mmio_space(u64 address, u64 end) 450ad8694baSJoerg Roedel { 451ad8694baSJoerg Roedel if (!request_mem_region(address, end, "amd_iommu")) { 452ad8694baSJoerg Roedel pr_err("Can not reserve memory region %llx-%llx for mmio\n", 453ad8694baSJoerg Roedel address, end); 454ad8694baSJoerg Roedel pr_err("This is a BIOS bug. Please contact your hardware vendor\n"); 455ad8694baSJoerg Roedel return NULL; 456ad8694baSJoerg Roedel } 457ad8694baSJoerg Roedel 458ad8694baSJoerg Roedel return (u8 __iomem *)ioremap(address, end); 459ad8694baSJoerg Roedel } 460ad8694baSJoerg Roedel 461ad8694baSJoerg Roedel static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu) 462ad8694baSJoerg Roedel { 463ad8694baSJoerg Roedel if (iommu->mmio_base) 464ad8694baSJoerg Roedel iounmap(iommu->mmio_base); 465ad8694baSJoerg Roedel release_mem_region(iommu->mmio_phys, iommu->mmio_phys_end); 466ad8694baSJoerg Roedel } 467ad8694baSJoerg Roedel 468ad8694baSJoerg Roedel static inline u32 get_ivhd_header_size(struct ivhd_header *h) 469ad8694baSJoerg Roedel { 470ad8694baSJoerg Roedel u32 size = 0; 471ad8694baSJoerg Roedel 472ad8694baSJoerg Roedel switch (h->type) { 473ad8694baSJoerg Roedel case 0x10: 474ad8694baSJoerg Roedel size = 24; 475ad8694baSJoerg Roedel break; 476ad8694baSJoerg Roedel case 0x11: 477ad8694baSJoerg Roedel case 0x40: 478ad8694baSJoerg Roedel size = 40; 479ad8694baSJoerg Roedel break; 480ad8694baSJoerg Roedel } 481ad8694baSJoerg Roedel return size; 482ad8694baSJoerg Roedel } 483ad8694baSJoerg Roedel 484ad8694baSJoerg Roedel /**************************************************************************** 485ad8694baSJoerg Roedel * 486ad8694baSJoerg Roedel * The functions below belong to the first pass of AMD IOMMU ACPI table 487ad8694baSJoerg Roedel * parsing. In this pass we try to find out the highest device id this 488ad8694baSJoerg Roedel * code has to handle. Upon this information the size of the shared data 489ad8694baSJoerg Roedel * structures is determined later. 490ad8694baSJoerg Roedel * 491ad8694baSJoerg Roedel ****************************************************************************/ 492ad8694baSJoerg Roedel 493ad8694baSJoerg Roedel /* 494ad8694baSJoerg Roedel * This function calculates the length of a given IVHD entry 495ad8694baSJoerg Roedel */ 496ad8694baSJoerg Roedel static inline int ivhd_entry_length(u8 *ivhd) 497ad8694baSJoerg Roedel { 498ad8694baSJoerg Roedel u32 type = ((struct ivhd_entry *)ivhd)->type; 499ad8694baSJoerg Roedel 500ad8694baSJoerg Roedel if (type < 0x80) { 501ad8694baSJoerg Roedel return 0x04 << (*ivhd >> 6); 502ad8694baSJoerg Roedel } else if (type == IVHD_DEV_ACPI_HID) { 503ad8694baSJoerg Roedel /* For ACPI_HID, offset 21 is uid len */ 504ad8694baSJoerg Roedel return *((u8 *)ivhd + 21) + 22; 505ad8694baSJoerg Roedel } 506ad8694baSJoerg Roedel return 0; 507ad8694baSJoerg Roedel } 508ad8694baSJoerg Roedel 509ad8694baSJoerg Roedel /* 510ad8694baSJoerg Roedel * After reading the highest device id from the IOMMU PCI capability header 511ad8694baSJoerg Roedel * this function looks if there is a higher device id defined in the ACPI table 512ad8694baSJoerg Roedel */ 513ad8694baSJoerg Roedel static int __init find_last_devid_from_ivhd(struct ivhd_header *h) 514ad8694baSJoerg Roedel { 515ad8694baSJoerg Roedel u8 *p = (void *)h, *end = (void *)h; 516ad8694baSJoerg Roedel struct ivhd_entry *dev; 51730795900SVasant Hegde int last_devid = -EINVAL; 518ad8694baSJoerg Roedel 519ad8694baSJoerg Roedel u32 ivhd_size = get_ivhd_header_size(h); 520ad8694baSJoerg Roedel 521ad8694baSJoerg Roedel if (!ivhd_size) { 522ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 523ad8694baSJoerg Roedel return -EINVAL; 524ad8694baSJoerg Roedel } 525ad8694baSJoerg Roedel 526ad8694baSJoerg Roedel p += ivhd_size; 527ad8694baSJoerg Roedel end += h->length; 528ad8694baSJoerg Roedel 529ad8694baSJoerg Roedel while (p < end) { 530ad8694baSJoerg Roedel dev = (struct ivhd_entry *)p; 531ad8694baSJoerg Roedel switch (dev->type) { 532ad8694baSJoerg Roedel case IVHD_DEV_ALL: 533ad8694baSJoerg Roedel /* Use maximum BDF value for DEV_ALL */ 53430795900SVasant Hegde return 0xffff; 535ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 536ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 537ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 538ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 539ad8694baSJoerg Roedel /* all the above subfield types refer to device ids */ 54030795900SVasant Hegde if (dev->devid > last_devid) 54130795900SVasant Hegde last_devid = dev->devid; 542ad8694baSJoerg Roedel break; 543ad8694baSJoerg Roedel default: 544ad8694baSJoerg Roedel break; 545ad8694baSJoerg Roedel } 546ad8694baSJoerg Roedel p += ivhd_entry_length(p); 547ad8694baSJoerg Roedel } 548ad8694baSJoerg Roedel 549ad8694baSJoerg Roedel WARN_ON(p != end); 550ad8694baSJoerg Roedel 55130795900SVasant Hegde return last_devid; 552ad8694baSJoerg Roedel } 553ad8694baSJoerg Roedel 554ad8694baSJoerg Roedel static int __init check_ivrs_checksum(struct acpi_table_header *table) 555ad8694baSJoerg Roedel { 556ad8694baSJoerg Roedel int i; 557ad8694baSJoerg Roedel u8 checksum = 0, *p = (u8 *)table; 558ad8694baSJoerg Roedel 559ad8694baSJoerg Roedel for (i = 0; i < table->length; ++i) 560ad8694baSJoerg Roedel checksum += p[i]; 561ad8694baSJoerg Roedel if (checksum != 0) { 562ad8694baSJoerg Roedel /* ACPI table corrupt */ 563ad8694baSJoerg Roedel pr_err(FW_BUG "IVRS invalid checksum\n"); 564ad8694baSJoerg Roedel return -ENODEV; 565ad8694baSJoerg Roedel } 566ad8694baSJoerg Roedel 567ad8694baSJoerg Roedel return 0; 568ad8694baSJoerg Roedel } 569ad8694baSJoerg Roedel 570ad8694baSJoerg Roedel /* 571ad8694baSJoerg Roedel * Iterate over all IVHD entries in the ACPI table and find the highest device 572ad8694baSJoerg Roedel * id which we need to handle. This is the first of three functions which parse 573ad8694baSJoerg Roedel * the ACPI table. So we check the checksum here. 574ad8694baSJoerg Roedel */ 57530795900SVasant Hegde static int __init find_last_devid_acpi(struct acpi_table_header *table, u16 pci_seg) 576ad8694baSJoerg Roedel { 577ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 578ad8694baSJoerg Roedel struct ivhd_header *h; 57930795900SVasant Hegde int last_devid, last_bdf = 0; 580ad8694baSJoerg Roedel 581ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 582ad8694baSJoerg Roedel 583ad8694baSJoerg Roedel end += table->length; 584ad8694baSJoerg Roedel while (p < end) { 585ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 58630795900SVasant Hegde if (h->pci_seg == pci_seg && 58730795900SVasant Hegde h->type == amd_iommu_target_ivhd_type) { 58830795900SVasant Hegde last_devid = find_last_devid_from_ivhd(h); 589ad8694baSJoerg Roedel 59030795900SVasant Hegde if (last_devid < 0) 59130795900SVasant Hegde return -EINVAL; 59230795900SVasant Hegde if (last_devid > last_bdf) 59330795900SVasant Hegde last_bdf = last_devid; 594ad8694baSJoerg Roedel } 595ad8694baSJoerg Roedel p += h->length; 596ad8694baSJoerg Roedel } 597ad8694baSJoerg Roedel WARN_ON(p != end); 598ad8694baSJoerg Roedel 59930795900SVasant Hegde return last_bdf; 600ad8694baSJoerg Roedel } 601ad8694baSJoerg Roedel 602ad8694baSJoerg Roedel /**************************************************************************** 603ad8694baSJoerg Roedel * 604ad8694baSJoerg Roedel * The following functions belong to the code path which parses the ACPI table 605ad8694baSJoerg Roedel * the second time. In this ACPI parsing iteration we allocate IOMMU specific 60604230c11SSuravee Suthikulpanit * data structures, initialize the per PCI segment device/alias/rlookup table 60704230c11SSuravee Suthikulpanit * and also basically initialize the hardware. 608ad8694baSJoerg Roedel * 609ad8694baSJoerg Roedel ****************************************************************************/ 610ad8694baSJoerg Roedel 61104230c11SSuravee Suthikulpanit /* Allocate per PCI segment device table */ 61204230c11SSuravee Suthikulpanit static inline int __init alloc_dev_table(struct amd_iommu_pci_seg *pci_seg) 61304230c11SSuravee Suthikulpanit { 61404230c11SSuravee Suthikulpanit pci_seg->dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO | GFP_DMA32, 615b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 61604230c11SSuravee Suthikulpanit if (!pci_seg->dev_table) 61704230c11SSuravee Suthikulpanit return -ENOMEM; 61804230c11SSuravee Suthikulpanit 61904230c11SSuravee Suthikulpanit return 0; 62004230c11SSuravee Suthikulpanit } 62104230c11SSuravee Suthikulpanit 62204230c11SSuravee Suthikulpanit static inline void free_dev_table(struct amd_iommu_pci_seg *pci_seg) 62304230c11SSuravee Suthikulpanit { 62404230c11SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->dev_table, 625b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 62604230c11SSuravee Suthikulpanit pci_seg->dev_table = NULL; 62704230c11SSuravee Suthikulpanit } 62804230c11SSuravee Suthikulpanit 629eda797a2SSuravee Suthikulpanit /* Allocate per PCI segment IOMMU rlookup table. */ 630eda797a2SSuravee Suthikulpanit static inline int __init alloc_rlookup_table(struct amd_iommu_pci_seg *pci_seg) 631eda797a2SSuravee Suthikulpanit { 632eda797a2SSuravee Suthikulpanit pci_seg->rlookup_table = (void *)__get_free_pages( 633eda797a2SSuravee Suthikulpanit GFP_KERNEL | __GFP_ZERO, 634ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 635eda797a2SSuravee Suthikulpanit if (pci_seg->rlookup_table == NULL) 636eda797a2SSuravee Suthikulpanit return -ENOMEM; 637eda797a2SSuravee Suthikulpanit 638eda797a2SSuravee Suthikulpanit return 0; 639eda797a2SSuravee Suthikulpanit } 640eda797a2SSuravee Suthikulpanit 641eda797a2SSuravee Suthikulpanit static inline void free_rlookup_table(struct amd_iommu_pci_seg *pci_seg) 642eda797a2SSuravee Suthikulpanit { 643eda797a2SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->rlookup_table, 644ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 645eda797a2SSuravee Suthikulpanit pci_seg->rlookup_table = NULL; 646eda797a2SSuravee Suthikulpanit } 647eda797a2SSuravee Suthikulpanit 648333e581bSVasant Hegde static inline int __init alloc_irq_lookup_table(struct amd_iommu_pci_seg *pci_seg) 649333e581bSVasant Hegde { 650333e581bSVasant Hegde pci_seg->irq_lookup_table = (void *)__get_free_pages( 651333e581bSVasant Hegde GFP_KERNEL | __GFP_ZERO, 652ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 653333e581bSVasant Hegde kmemleak_alloc(pci_seg->irq_lookup_table, 654ec12dd13SVasant Hegde pci_seg->rlookup_table_size, 1, GFP_KERNEL); 655333e581bSVasant Hegde if (pci_seg->irq_lookup_table == NULL) 656333e581bSVasant Hegde return -ENOMEM; 657333e581bSVasant Hegde 658333e581bSVasant Hegde return 0; 659333e581bSVasant Hegde } 660333e581bSVasant Hegde 661333e581bSVasant Hegde static inline void free_irq_lookup_table(struct amd_iommu_pci_seg *pci_seg) 662333e581bSVasant Hegde { 663333e581bSVasant Hegde kmemleak_free(pci_seg->irq_lookup_table); 664333e581bSVasant Hegde free_pages((unsigned long)pci_seg->irq_lookup_table, 665ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 666333e581bSVasant Hegde pci_seg->irq_lookup_table = NULL; 667333e581bSVasant Hegde } 668eda797a2SSuravee Suthikulpanit 66999fc4ac3SSuravee Suthikulpanit static int __init alloc_alias_table(struct amd_iommu_pci_seg *pci_seg) 67099fc4ac3SSuravee Suthikulpanit { 67199fc4ac3SSuravee Suthikulpanit int i; 67299fc4ac3SSuravee Suthikulpanit 67399fc4ac3SSuravee Suthikulpanit pci_seg->alias_table = (void *)__get_free_pages(GFP_KERNEL, 67474ce42a9SVasant Hegde get_order(pci_seg->alias_table_size)); 67599fc4ac3SSuravee Suthikulpanit if (!pci_seg->alias_table) 67699fc4ac3SSuravee Suthikulpanit return -ENOMEM; 67799fc4ac3SSuravee Suthikulpanit 67899fc4ac3SSuravee Suthikulpanit /* 67999fc4ac3SSuravee Suthikulpanit * let all alias entries point to itself 68099fc4ac3SSuravee Suthikulpanit */ 681401360ecSSuravee Suthikulpanit for (i = 0; i <= pci_seg->last_bdf; ++i) 68299fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[i] = i; 68399fc4ac3SSuravee Suthikulpanit 68499fc4ac3SSuravee Suthikulpanit return 0; 68599fc4ac3SSuravee Suthikulpanit } 68699fc4ac3SSuravee Suthikulpanit 68799fc4ac3SSuravee Suthikulpanit static void __init free_alias_table(struct amd_iommu_pci_seg *pci_seg) 68899fc4ac3SSuravee Suthikulpanit { 68999fc4ac3SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->alias_table, 69074ce42a9SVasant Hegde get_order(pci_seg->alias_table_size)); 69199fc4ac3SSuravee Suthikulpanit pci_seg->alias_table = NULL; 69299fc4ac3SSuravee Suthikulpanit } 69399fc4ac3SSuravee Suthikulpanit 694ad8694baSJoerg Roedel /* 695ad8694baSJoerg Roedel * Allocates the command buffer. This buffer is per AMD IOMMU. We can 696ad8694baSJoerg Roedel * write commands to that buffer later and the IOMMU will execute them 697ad8694baSJoerg Roedel * asynchronously 698ad8694baSJoerg Roedel */ 699ad8694baSJoerg Roedel static int __init alloc_command_buffer(struct amd_iommu *iommu) 700ad8694baSJoerg Roedel { 701ad8694baSJoerg Roedel iommu->cmd_buf = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 702ad8694baSJoerg Roedel get_order(CMD_BUFFER_SIZE)); 703ad8694baSJoerg Roedel 704ad8694baSJoerg Roedel return iommu->cmd_buf ? 0 : -ENOMEM; 705ad8694baSJoerg Roedel } 706ad8694baSJoerg Roedel 707ad8694baSJoerg Roedel /* 7085ce97f4eSLennert Buytenhek * This function restarts event logging in case the IOMMU experienced 7095ce97f4eSLennert Buytenhek * an event log buffer overflow. 7105ce97f4eSLennert Buytenhek */ 7115ce97f4eSLennert Buytenhek void amd_iommu_restart_event_logging(struct amd_iommu *iommu) 7125ce97f4eSLennert Buytenhek { 7135ce97f4eSLennert Buytenhek iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 7145ce97f4eSLennert Buytenhek iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN); 7155ce97f4eSLennert Buytenhek } 7165ce97f4eSLennert Buytenhek 7175ce97f4eSLennert Buytenhek /* 718ad8694baSJoerg Roedel * This function resets the command buffer if the IOMMU stopped fetching 719ad8694baSJoerg Roedel * commands from it. 720ad8694baSJoerg Roedel */ 7213bf01426SVasant Hegde static void amd_iommu_reset_cmd_buffer(struct amd_iommu *iommu) 722ad8694baSJoerg Roedel { 723ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 724ad8694baSJoerg Roedel 725ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET); 726ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET); 727ad8694baSJoerg Roedel iommu->cmd_buf_head = 0; 728ad8694baSJoerg Roedel iommu->cmd_buf_tail = 0; 729ad8694baSJoerg Roedel 730ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_CMDBUF_EN); 731ad8694baSJoerg Roedel } 732ad8694baSJoerg Roedel 733ad8694baSJoerg Roedel /* 734ad8694baSJoerg Roedel * This function writes the command buffer address to the hardware and 735ad8694baSJoerg Roedel * enables it. 736ad8694baSJoerg Roedel */ 737ad8694baSJoerg Roedel static void iommu_enable_command_buffer(struct amd_iommu *iommu) 738ad8694baSJoerg Roedel { 739ad8694baSJoerg Roedel u64 entry; 740ad8694baSJoerg Roedel 741ad8694baSJoerg Roedel BUG_ON(iommu->cmd_buf == NULL); 742ad8694baSJoerg Roedel 743ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->cmd_buf); 744ad8694baSJoerg Roedel entry |= MMIO_CMD_SIZE_512; 745ad8694baSJoerg Roedel 746ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET, 747ad8694baSJoerg Roedel &entry, sizeof(entry)); 748ad8694baSJoerg Roedel 749ad8694baSJoerg Roedel amd_iommu_reset_cmd_buffer(iommu); 750ad8694baSJoerg Roedel } 751ad8694baSJoerg Roedel 752ad8694baSJoerg Roedel /* 753ad8694baSJoerg Roedel * This function disables the command buffer 754ad8694baSJoerg Roedel */ 755ad8694baSJoerg Roedel static void iommu_disable_command_buffer(struct amd_iommu *iommu) 756ad8694baSJoerg Roedel { 757ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 758ad8694baSJoerg Roedel } 759ad8694baSJoerg Roedel 760ad8694baSJoerg Roedel static void __init free_command_buffer(struct amd_iommu *iommu) 761ad8694baSJoerg Roedel { 762ad8694baSJoerg Roedel free_pages((unsigned long)iommu->cmd_buf, get_order(CMD_BUFFER_SIZE)); 763ad8694baSJoerg Roedel } 764ad8694baSJoerg Roedel 7656d39bdeeSSuravee Suthikulpanit static void *__init iommu_alloc_4k_pages(struct amd_iommu *iommu, 7666d39bdeeSSuravee Suthikulpanit gfp_t gfp, size_t size) 7676d39bdeeSSuravee Suthikulpanit { 7686d39bdeeSSuravee Suthikulpanit int order = get_order(size); 7696d39bdeeSSuravee Suthikulpanit void *buf = (void *)__get_free_pages(gfp, order); 7706d39bdeeSSuravee Suthikulpanit 7716d39bdeeSSuravee Suthikulpanit if (buf && 7726d39bdeeSSuravee Suthikulpanit iommu_feature(iommu, FEATURE_SNP) && 7736d39bdeeSSuravee Suthikulpanit set_memory_4k((unsigned long)buf, (1 << order))) { 7746d39bdeeSSuravee Suthikulpanit free_pages((unsigned long)buf, order); 7756d39bdeeSSuravee Suthikulpanit buf = NULL; 7766d39bdeeSSuravee Suthikulpanit } 7776d39bdeeSSuravee Suthikulpanit 7786d39bdeeSSuravee Suthikulpanit return buf; 7796d39bdeeSSuravee Suthikulpanit } 7806d39bdeeSSuravee Suthikulpanit 781ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 782ad8694baSJoerg Roedel static int __init alloc_event_buffer(struct amd_iommu *iommu) 783ad8694baSJoerg Roedel { 7846d39bdeeSSuravee Suthikulpanit iommu->evt_buf = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 7856d39bdeeSSuravee Suthikulpanit EVT_BUFFER_SIZE); 786ad8694baSJoerg Roedel 787ad8694baSJoerg Roedel return iommu->evt_buf ? 0 : -ENOMEM; 788ad8694baSJoerg Roedel } 789ad8694baSJoerg Roedel 790ad8694baSJoerg Roedel static void iommu_enable_event_buffer(struct amd_iommu *iommu) 791ad8694baSJoerg Roedel { 792ad8694baSJoerg Roedel u64 entry; 793ad8694baSJoerg Roedel 794ad8694baSJoerg Roedel BUG_ON(iommu->evt_buf == NULL); 795ad8694baSJoerg Roedel 796ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK; 797ad8694baSJoerg Roedel 798ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET, 799ad8694baSJoerg Roedel &entry, sizeof(entry)); 800ad8694baSJoerg Roedel 801ad8694baSJoerg Roedel /* set head and tail to zero manually */ 802ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET); 803ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_TAIL_OFFSET); 804ad8694baSJoerg Roedel 805ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN); 806ad8694baSJoerg Roedel } 807ad8694baSJoerg Roedel 808ad8694baSJoerg Roedel /* 809ad8694baSJoerg Roedel * This function disables the event log buffer 810ad8694baSJoerg Roedel */ 811ad8694baSJoerg Roedel static void iommu_disable_event_buffer(struct amd_iommu *iommu) 812ad8694baSJoerg Roedel { 813ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 814ad8694baSJoerg Roedel } 815ad8694baSJoerg Roedel 816ad8694baSJoerg Roedel static void __init free_event_buffer(struct amd_iommu *iommu) 817ad8694baSJoerg Roedel { 818ad8694baSJoerg Roedel free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE)); 819ad8694baSJoerg Roedel } 820ad8694baSJoerg Roedel 821ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 822ad8694baSJoerg Roedel static int __init alloc_ppr_log(struct amd_iommu *iommu) 823ad8694baSJoerg Roedel { 8246d39bdeeSSuravee Suthikulpanit iommu->ppr_log = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 8256d39bdeeSSuravee Suthikulpanit PPR_LOG_SIZE); 826ad8694baSJoerg Roedel 827ad8694baSJoerg Roedel return iommu->ppr_log ? 0 : -ENOMEM; 828ad8694baSJoerg Roedel } 829ad8694baSJoerg Roedel 830ad8694baSJoerg Roedel static void iommu_enable_ppr_log(struct amd_iommu *iommu) 831ad8694baSJoerg Roedel { 832ad8694baSJoerg Roedel u64 entry; 833ad8694baSJoerg Roedel 834ad8694baSJoerg Roedel if (iommu->ppr_log == NULL) 835ad8694baSJoerg Roedel return; 836ad8694baSJoerg Roedel 837ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->ppr_log) | PPR_LOG_SIZE_512; 838ad8694baSJoerg Roedel 839ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_PPR_LOG_OFFSET, 840ad8694baSJoerg Roedel &entry, sizeof(entry)); 841ad8694baSJoerg Roedel 842ad8694baSJoerg Roedel /* set head and tail to zero manually */ 843ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_HEAD_OFFSET); 844ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_TAIL_OFFSET); 845ad8694baSJoerg Roedel 846ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRLOG_EN); 847ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPR_EN); 848ad8694baSJoerg Roedel } 849ad8694baSJoerg Roedel 850ad8694baSJoerg Roedel static void __init free_ppr_log(struct amd_iommu *iommu) 851ad8694baSJoerg Roedel { 852ad8694baSJoerg Roedel free_pages((unsigned long)iommu->ppr_log, get_order(PPR_LOG_SIZE)); 853ad8694baSJoerg Roedel } 854ad8694baSJoerg Roedel 855ad8694baSJoerg Roedel static void free_ga_log(struct amd_iommu *iommu) 856ad8694baSJoerg Roedel { 857ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 858092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log, get_order(GA_LOG_SIZE)); 859092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log_tail, get_order(8)); 860ad8694baSJoerg Roedel #endif 861ad8694baSJoerg Roedel } 862ad8694baSJoerg Roedel 863ad8694baSJoerg Roedel static int iommu_ga_log_enable(struct amd_iommu *iommu) 864ad8694baSJoerg Roedel { 865ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 866ad8694baSJoerg Roedel u32 status, i; 867a8d4a37dSMaxim Levitsky u64 entry; 868ad8694baSJoerg Roedel 869ad8694baSJoerg Roedel if (!iommu->ga_log) 870ad8694baSJoerg Roedel return -EINVAL; 871ad8694baSJoerg Roedel 872ad8694baSJoerg Roedel /* Check if already running */ 873a8d4a37dSMaxim Levitsky status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 874a8d4a37dSMaxim Levitsky if (WARN_ON(status & (MMIO_STATUS_GALOG_RUN_MASK))) 875ad8694baSJoerg Roedel return 0; 876ad8694baSJoerg Roedel 877a8d4a37dSMaxim Levitsky entry = iommu_virt_to_phys(iommu->ga_log) | GA_LOG_SIZE_512; 878a8d4a37dSMaxim Levitsky memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_BASE_OFFSET, 879a8d4a37dSMaxim Levitsky &entry, sizeof(entry)); 880a8d4a37dSMaxim Levitsky entry = (iommu_virt_to_phys(iommu->ga_log_tail) & 881a8d4a37dSMaxim Levitsky (BIT_ULL(52)-1)) & ~7ULL; 882a8d4a37dSMaxim Levitsky memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_TAIL_OFFSET, 883a8d4a37dSMaxim Levitsky &entry, sizeof(entry)); 884a8d4a37dSMaxim Levitsky writel(0x00, iommu->mmio_base + MMIO_GA_HEAD_OFFSET); 885a8d4a37dSMaxim Levitsky writel(0x00, iommu->mmio_base + MMIO_GA_TAIL_OFFSET); 886a8d4a37dSMaxim Levitsky 887a8d4a37dSMaxim Levitsky 888ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GAINT_EN); 889ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GALOG_EN); 890ad8694baSJoerg Roedel 891ad8694baSJoerg Roedel for (i = 0; i < LOOP_TIMEOUT; ++i) { 892ad8694baSJoerg Roedel status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 893ad8694baSJoerg Roedel if (status & (MMIO_STATUS_GALOG_RUN_MASK)) 894ad8694baSJoerg Roedel break; 8959b45a773SJoerg Roedel udelay(10); 896ad8694baSJoerg Roedel } 897ad8694baSJoerg Roedel 898a8d4a37dSMaxim Levitsky if (WARN_ON(i >= LOOP_TIMEOUT)) 899ad8694baSJoerg Roedel return -EINVAL; 900ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 901ad8694baSJoerg Roedel return 0; 902ad8694baSJoerg Roedel } 903ad8694baSJoerg Roedel 904ad8694baSJoerg Roedel static int iommu_init_ga_log(struct amd_iommu *iommu) 905ad8694baSJoerg Roedel { 906eb03f2d2SSuravee Suthikulpanit #ifdef CONFIG_IRQ_REMAP 907ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 908ad8694baSJoerg Roedel return 0; 909ad8694baSJoerg Roedel 910ad8694baSJoerg Roedel iommu->ga_log = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 911ad8694baSJoerg Roedel get_order(GA_LOG_SIZE)); 912ad8694baSJoerg Roedel if (!iommu->ga_log) 913ad8694baSJoerg Roedel goto err_out; 914ad8694baSJoerg Roedel 915ad8694baSJoerg Roedel iommu->ga_log_tail = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 916ad8694baSJoerg Roedel get_order(8)); 917ad8694baSJoerg Roedel if (!iommu->ga_log_tail) 918ad8694baSJoerg Roedel goto err_out; 919ad8694baSJoerg Roedel 920ad8694baSJoerg Roedel return 0; 921ad8694baSJoerg Roedel err_out: 922ad8694baSJoerg Roedel free_ga_log(iommu); 923ad8694baSJoerg Roedel return -EINVAL; 924eb03f2d2SSuravee Suthikulpanit #else 925eb03f2d2SSuravee Suthikulpanit return 0; 926ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 927ad8694baSJoerg Roedel } 928ad8694baSJoerg Roedel 929c69d89afSSuravee Suthikulpanit static int __init alloc_cwwb_sem(struct amd_iommu *iommu) 930c69d89afSSuravee Suthikulpanit { 9316d39bdeeSSuravee Suthikulpanit iommu->cmd_sem = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 1); 932c69d89afSSuravee Suthikulpanit 933c69d89afSSuravee Suthikulpanit return iommu->cmd_sem ? 0 : -ENOMEM; 934c69d89afSSuravee Suthikulpanit } 935c69d89afSSuravee Suthikulpanit 936c69d89afSSuravee Suthikulpanit static void __init free_cwwb_sem(struct amd_iommu *iommu) 937c69d89afSSuravee Suthikulpanit { 938c69d89afSSuravee Suthikulpanit if (iommu->cmd_sem) 939c69d89afSSuravee Suthikulpanit free_page((unsigned long)iommu->cmd_sem); 940c69d89afSSuravee Suthikulpanit } 941c69d89afSSuravee Suthikulpanit 942ad8694baSJoerg Roedel static void iommu_enable_xt(struct amd_iommu *iommu) 943ad8694baSJoerg Roedel { 944ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 945ad8694baSJoerg Roedel /* 946ad8694baSJoerg Roedel * XT mode (32-bit APIC destination ID) requires 947ad8694baSJoerg Roedel * GA mode (128-bit IRTE support) as a prerequisite. 948ad8694baSJoerg Roedel */ 949ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir) && 950ad8694baSJoerg Roedel amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 951ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_XT_EN); 952ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 953ad8694baSJoerg Roedel } 954ad8694baSJoerg Roedel 955ad8694baSJoerg Roedel static void iommu_enable_gt(struct amd_iommu *iommu) 956ad8694baSJoerg Roedel { 957ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_GT)) 958ad8694baSJoerg Roedel return; 959ad8694baSJoerg Roedel 960ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GT_EN); 961ad8694baSJoerg Roedel } 962ad8694baSJoerg Roedel 963ad8694baSJoerg Roedel /* sets a specific bit in the device table entry. */ 96456fb7951SSuravee Suthikulpanit static void __set_dev_entry_bit(struct dev_table_entry *dev_table, 96556fb7951SSuravee Suthikulpanit u16 devid, u8 bit) 966ad8694baSJoerg Roedel { 967ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 968ad8694baSJoerg Roedel int _bit = bit & 0x3f; 969ad8694baSJoerg Roedel 97056fb7951SSuravee Suthikulpanit dev_table[devid].data[i] |= (1UL << _bit); 971ad8694baSJoerg Roedel } 972ad8694baSJoerg Roedel 97356fb7951SSuravee Suthikulpanit static void set_dev_entry_bit(struct amd_iommu *iommu, u16 devid, u8 bit) 97456fb7951SSuravee Suthikulpanit { 97556fb7951SSuravee Suthikulpanit struct dev_table_entry *dev_table = get_dev_table(iommu); 97656fb7951SSuravee Suthikulpanit 97756fb7951SSuravee Suthikulpanit return __set_dev_entry_bit(dev_table, devid, bit); 97856fb7951SSuravee Suthikulpanit } 97956fb7951SSuravee Suthikulpanit 98056fb7951SSuravee Suthikulpanit static int __get_dev_entry_bit(struct dev_table_entry *dev_table, 98156fb7951SSuravee Suthikulpanit u16 devid, u8 bit) 982ad8694baSJoerg Roedel { 983ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 984ad8694baSJoerg Roedel int _bit = bit & 0x3f; 985ad8694baSJoerg Roedel 98656fb7951SSuravee Suthikulpanit return (dev_table[devid].data[i] & (1UL << _bit)) >> _bit; 987ad8694baSJoerg Roedel } 988ad8694baSJoerg Roedel 98956fb7951SSuravee Suthikulpanit static int get_dev_entry_bit(struct amd_iommu *iommu, u16 devid, u8 bit) 99056fb7951SSuravee Suthikulpanit { 99156fb7951SSuravee Suthikulpanit struct dev_table_entry *dev_table = get_dev_table(iommu); 99256fb7951SSuravee Suthikulpanit 99356fb7951SSuravee Suthikulpanit return __get_dev_entry_bit(dev_table, devid, bit); 99456fb7951SSuravee Suthikulpanit } 995ad8694baSJoerg Roedel 996eb21ef02SSuravee Suthikulpanit static bool __copy_device_table(struct amd_iommu *iommu) 997ad8694baSJoerg Roedel { 998eb21ef02SSuravee Suthikulpanit u64 int_ctl, int_tab_len, entry = 0; 999eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg = iommu->pci_seg; 1000ad8694baSJoerg Roedel struct dev_table_entry *old_devtb = NULL; 1001ad8694baSJoerg Roedel u32 lo, hi, devid, old_devtb_size; 1002ad8694baSJoerg Roedel phys_addr_t old_devtb_phys; 1003ad8694baSJoerg Roedel u16 dom_id, dte_v, irq_v; 1004ad8694baSJoerg Roedel gfp_t gfp_flag; 1005ad8694baSJoerg Roedel u64 tmp; 1006ad8694baSJoerg Roedel 1007eb21ef02SSuravee Suthikulpanit /* Each IOMMU use separate device table with the same size */ 1008ad8694baSJoerg Roedel lo = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET); 1009ad8694baSJoerg Roedel hi = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET + 4); 1010ad8694baSJoerg Roedel entry = (((u64) hi) << 32) + lo; 1011ad8694baSJoerg Roedel 1012ad8694baSJoerg Roedel old_devtb_size = ((entry & ~PAGE_MASK) + 1) << 12; 1013b5c85290SVasant Hegde if (old_devtb_size != pci_seg->dev_table_size) { 1014ad8694baSJoerg Roedel pr_err("The device table size of IOMMU:%d is not expected!\n", 1015ad8694baSJoerg Roedel iommu->index); 1016ad8694baSJoerg Roedel return false; 1017ad8694baSJoerg Roedel } 1018ad8694baSJoerg Roedel 1019ad8694baSJoerg Roedel /* 1020ad8694baSJoerg Roedel * When SME is enabled in the first kernel, the entry includes the 1021ad8694baSJoerg Roedel * memory encryption mask(sme_me_mask), we must remove the memory 1022ad8694baSJoerg Roedel * encryption mask to obtain the true physical address in kdump kernel. 1023ad8694baSJoerg Roedel */ 1024ad8694baSJoerg Roedel old_devtb_phys = __sme_clr(entry) & PAGE_MASK; 1025ad8694baSJoerg Roedel 1026ad8694baSJoerg Roedel if (old_devtb_phys >= 0x100000000ULL) { 1027ad8694baSJoerg Roedel pr_err("The address of old device table is above 4G, not trustworthy!\n"); 1028ad8694baSJoerg Roedel return false; 1029ad8694baSJoerg Roedel } 103032cb4d02STom Lendacky old_devtb = (cc_platform_has(CC_ATTR_HOST_MEM_ENCRYPT) && is_kdump_kernel()) 1031ad8694baSJoerg Roedel ? (__force void *)ioremap_encrypted(old_devtb_phys, 1032b5c85290SVasant Hegde pci_seg->dev_table_size) 1033b5c85290SVasant Hegde : memremap(old_devtb_phys, pci_seg->dev_table_size, MEMREMAP_WB); 1034ad8694baSJoerg Roedel 1035ad8694baSJoerg Roedel if (!old_devtb) 1036ad8694baSJoerg Roedel return false; 1037ad8694baSJoerg Roedel 1038ad8694baSJoerg Roedel gfp_flag = GFP_KERNEL | __GFP_ZERO | GFP_DMA32; 1039eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy = (void *)__get_free_pages(gfp_flag, 1040b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 1041eb21ef02SSuravee Suthikulpanit if (pci_seg->old_dev_tbl_cpy == NULL) { 1042ad8694baSJoerg Roedel pr_err("Failed to allocate memory for copying old device table!\n"); 1043434d2defSVasant Hegde memunmap(old_devtb); 1044ad8694baSJoerg Roedel return false; 1045ad8694baSJoerg Roedel } 1046ad8694baSJoerg Roedel 1047401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) { 1048eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid] = old_devtb[devid]; 1049ad8694baSJoerg Roedel dom_id = old_devtb[devid].data[1] & DEV_DOMID_MASK; 1050ad8694baSJoerg Roedel dte_v = old_devtb[devid].data[0] & DTE_FLAG_V; 1051ad8694baSJoerg Roedel 1052ad8694baSJoerg Roedel if (dte_v && dom_id) { 1053eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[0] = old_devtb[devid].data[0]; 1054eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[1] = old_devtb[devid].data[1]; 1055ad8694baSJoerg Roedel __set_bit(dom_id, amd_iommu_pd_alloc_bitmap); 1056ad8694baSJoerg Roedel /* If gcr3 table existed, mask it out */ 1057ad8694baSJoerg Roedel if (old_devtb[devid].data[0] & DTE_FLAG_GV) { 1058ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_B(~0ULL) << DTE_GCR3_SHIFT_B; 1059ad8694baSJoerg Roedel tmp |= DTE_GCR3_VAL_C(~0ULL) << DTE_GCR3_SHIFT_C; 1060eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[1] &= ~tmp; 1061ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_A(~0ULL) << DTE_GCR3_SHIFT_A; 1062ad8694baSJoerg Roedel tmp |= DTE_FLAG_GV; 1063eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[0] &= ~tmp; 1064ad8694baSJoerg Roedel } 1065ad8694baSJoerg Roedel } 1066ad8694baSJoerg Roedel 1067ad8694baSJoerg Roedel irq_v = old_devtb[devid].data[2] & DTE_IRQ_REMAP_ENABLE; 1068ad8694baSJoerg Roedel int_ctl = old_devtb[devid].data[2] & DTE_IRQ_REMAP_INTCTL_MASK; 10695ae9a046SSuravee Suthikulpanit int_tab_len = old_devtb[devid].data[2] & DTE_INTTABLEN_MASK; 1070ad8694baSJoerg Roedel if (irq_v && (int_ctl || int_tab_len)) { 1071ad8694baSJoerg Roedel if ((int_ctl != DTE_IRQ_REMAP_INTCTL) || 10725ae9a046SSuravee Suthikulpanit (int_tab_len != DTE_INTTABLEN)) { 1073ad8694baSJoerg Roedel pr_err("Wrong old irq remapping flag: %#x\n", devid); 1074434d2defSVasant Hegde memunmap(old_devtb); 1075ad8694baSJoerg Roedel return false; 1076ad8694baSJoerg Roedel } 1077ad8694baSJoerg Roedel 1078eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[2] = old_devtb[devid].data[2]; 1079ad8694baSJoerg Roedel } 1080ad8694baSJoerg Roedel } 1081ad8694baSJoerg Roedel memunmap(old_devtb); 1082ad8694baSJoerg Roedel 1083ad8694baSJoerg Roedel return true; 1084ad8694baSJoerg Roedel } 1085ad8694baSJoerg Roedel 1086eb21ef02SSuravee Suthikulpanit static bool copy_device_table(void) 1087eb21ef02SSuravee Suthikulpanit { 1088eb21ef02SSuravee Suthikulpanit struct amd_iommu *iommu; 1089eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 1090eb21ef02SSuravee Suthikulpanit 1091eb21ef02SSuravee Suthikulpanit if (!amd_iommu_pre_enabled) 1092eb21ef02SSuravee Suthikulpanit return false; 1093eb21ef02SSuravee Suthikulpanit 1094eb21ef02SSuravee Suthikulpanit pr_warn("Translation is already enabled - trying to copy translation structures\n"); 1095eb21ef02SSuravee Suthikulpanit 1096eb21ef02SSuravee Suthikulpanit /* 1097eb21ef02SSuravee Suthikulpanit * All IOMMUs within PCI segment shares common device table. 1098eb21ef02SSuravee Suthikulpanit * Hence copy device table only once per PCI segment. 1099eb21ef02SSuravee Suthikulpanit */ 1100eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 1101eb21ef02SSuravee Suthikulpanit for_each_iommu(iommu) { 1102eb21ef02SSuravee Suthikulpanit if (pci_seg->id != iommu->pci_seg->id) 1103eb21ef02SSuravee Suthikulpanit continue; 1104eb21ef02SSuravee Suthikulpanit if (!__copy_device_table(iommu)) 1105eb21ef02SSuravee Suthikulpanit return false; 1106eb21ef02SSuravee Suthikulpanit break; 1107eb21ef02SSuravee Suthikulpanit } 1108eb21ef02SSuravee Suthikulpanit } 1109eb21ef02SSuravee Suthikulpanit 1110eb21ef02SSuravee Suthikulpanit return true; 1111eb21ef02SSuravee Suthikulpanit } 1112eb21ef02SSuravee Suthikulpanit 111356fb7951SSuravee Suthikulpanit void amd_iommu_apply_erratum_63(struct amd_iommu *iommu, u16 devid) 1114ad8694baSJoerg Roedel { 1115ad8694baSJoerg Roedel int sysmgt; 1116ad8694baSJoerg Roedel 111756fb7951SSuravee Suthikulpanit sysmgt = get_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT1) | 111856fb7951SSuravee Suthikulpanit (get_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT2) << 1); 1119ad8694baSJoerg Roedel 1120ad8694baSJoerg Roedel if (sysmgt == 0x01) 112156fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_IW); 1122ad8694baSJoerg Roedel } 1123ad8694baSJoerg Roedel 1124ad8694baSJoerg Roedel /* 1125ad8694baSJoerg Roedel * This function takes the device specific flags read from the ACPI 1126ad8694baSJoerg Roedel * table and sets up the device table entry with that information 1127ad8694baSJoerg Roedel */ 1128ad8694baSJoerg Roedel static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu, 1129ad8694baSJoerg Roedel u16 devid, u32 flags, u32 ext_flags) 1130ad8694baSJoerg Roedel { 1131ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_INITPASS) 113256fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_INIT_PASS); 1133ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_EXTINT) 113456fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_EINT_PASS); 1135ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_NMI) 113656fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_NMI_PASS); 1137ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT1) 113856fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT1); 1139ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT2) 114056fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT2); 1141ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT0) 114256fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_LINT0_PASS); 1143ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT1) 114456fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_LINT1_PASS); 1145ad8694baSJoerg Roedel 114656fb7951SSuravee Suthikulpanit amd_iommu_apply_erratum_63(iommu, devid); 1147ad8694baSJoerg Roedel 1148401360ecSSuravee Suthikulpanit amd_iommu_set_rlookup_table(iommu, devid); 1149ad8694baSJoerg Roedel } 1150ad8694baSJoerg Roedel 1151*a45627baSSuravee Suthikulpanit int __init add_special_device(u8 type, u8 id, u32 *devid, bool cmd_line) 1152ad8694baSJoerg Roedel { 1153ad8694baSJoerg Roedel struct devid_map *entry; 1154ad8694baSJoerg Roedel struct list_head *list; 1155ad8694baSJoerg Roedel 1156ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1157ad8694baSJoerg Roedel list = &ioapic_map; 1158ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1159ad8694baSJoerg Roedel list = &hpet_map; 1160ad8694baSJoerg Roedel else 1161ad8694baSJoerg Roedel return -EINVAL; 1162ad8694baSJoerg Roedel 1163ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1164ad8694baSJoerg Roedel if (!(entry->id == id && entry->cmd_line)) 1165ad8694baSJoerg Roedel continue; 1166ad8694baSJoerg Roedel 1167ad8694baSJoerg Roedel pr_info("Command-line override present for %s id %d - ignoring\n", 1168ad8694baSJoerg Roedel type == IVHD_SPECIAL_IOAPIC ? "IOAPIC" : "HPET", id); 1169ad8694baSJoerg Roedel 1170ad8694baSJoerg Roedel *devid = entry->devid; 1171ad8694baSJoerg Roedel 1172ad8694baSJoerg Roedel return 0; 1173ad8694baSJoerg Roedel } 1174ad8694baSJoerg Roedel 1175ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1176ad8694baSJoerg Roedel if (!entry) 1177ad8694baSJoerg Roedel return -ENOMEM; 1178ad8694baSJoerg Roedel 1179ad8694baSJoerg Roedel entry->id = id; 1180ad8694baSJoerg Roedel entry->devid = *devid; 1181ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1182ad8694baSJoerg Roedel 1183ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1184ad8694baSJoerg Roedel 1185ad8694baSJoerg Roedel return 0; 1186ad8694baSJoerg Roedel } 1187ad8694baSJoerg Roedel 1188*a45627baSSuravee Suthikulpanit static int __init add_acpi_hid_device(u8 *hid, u8 *uid, u32 *devid, 1189ad8694baSJoerg Roedel bool cmd_line) 1190ad8694baSJoerg Roedel { 1191ad8694baSJoerg Roedel struct acpihid_map_entry *entry; 1192ad8694baSJoerg Roedel struct list_head *list = &acpihid_map; 1193ad8694baSJoerg Roedel 1194ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1195ad8694baSJoerg Roedel if (strcmp(entry->hid, hid) || 1196ad8694baSJoerg Roedel (*uid && *entry->uid && strcmp(entry->uid, uid)) || 1197ad8694baSJoerg Roedel !entry->cmd_line) 1198ad8694baSJoerg Roedel continue; 1199ad8694baSJoerg Roedel 1200ad8694baSJoerg Roedel pr_info("Command-line override for hid:%s uid:%s\n", 1201ad8694baSJoerg Roedel hid, uid); 1202ad8694baSJoerg Roedel *devid = entry->devid; 1203ad8694baSJoerg Roedel return 0; 1204ad8694baSJoerg Roedel } 1205ad8694baSJoerg Roedel 1206ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1207ad8694baSJoerg Roedel if (!entry) 1208ad8694baSJoerg Roedel return -ENOMEM; 1209ad8694baSJoerg Roedel 1210ad8694baSJoerg Roedel memcpy(entry->uid, uid, strlen(uid)); 1211ad8694baSJoerg Roedel memcpy(entry->hid, hid, strlen(hid)); 1212ad8694baSJoerg Roedel entry->devid = *devid; 1213ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1214ad8694baSJoerg Roedel entry->root_devid = (entry->devid & (~0x7)); 1215ad8694baSJoerg Roedel 1216ad8694baSJoerg Roedel pr_info("%s, add hid:%s, uid:%s, rdevid:%d\n", 1217ad8694baSJoerg Roedel entry->cmd_line ? "cmd" : "ivrs", 1218ad8694baSJoerg Roedel entry->hid, entry->uid, entry->root_devid); 1219ad8694baSJoerg Roedel 1220ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1221ad8694baSJoerg Roedel return 0; 1222ad8694baSJoerg Roedel } 1223ad8694baSJoerg Roedel 1224ad8694baSJoerg Roedel static int __init add_early_maps(void) 1225ad8694baSJoerg Roedel { 1226ad8694baSJoerg Roedel int i, ret; 1227ad8694baSJoerg Roedel 1228ad8694baSJoerg Roedel for (i = 0; i < early_ioapic_map_size; ++i) { 1229ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_IOAPIC, 1230ad8694baSJoerg Roedel early_ioapic_map[i].id, 1231ad8694baSJoerg Roedel &early_ioapic_map[i].devid, 1232ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line); 1233ad8694baSJoerg Roedel if (ret) 1234ad8694baSJoerg Roedel return ret; 1235ad8694baSJoerg Roedel } 1236ad8694baSJoerg Roedel 1237ad8694baSJoerg Roedel for (i = 0; i < early_hpet_map_size; ++i) { 1238ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_HPET, 1239ad8694baSJoerg Roedel early_hpet_map[i].id, 1240ad8694baSJoerg Roedel &early_hpet_map[i].devid, 1241ad8694baSJoerg Roedel early_hpet_map[i].cmd_line); 1242ad8694baSJoerg Roedel if (ret) 1243ad8694baSJoerg Roedel return ret; 1244ad8694baSJoerg Roedel } 1245ad8694baSJoerg Roedel 1246ad8694baSJoerg Roedel for (i = 0; i < early_acpihid_map_size; ++i) { 1247ad8694baSJoerg Roedel ret = add_acpi_hid_device(early_acpihid_map[i].hid, 1248ad8694baSJoerg Roedel early_acpihid_map[i].uid, 1249ad8694baSJoerg Roedel &early_acpihid_map[i].devid, 1250ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line); 1251ad8694baSJoerg Roedel if (ret) 1252ad8694baSJoerg Roedel return ret; 1253ad8694baSJoerg Roedel } 1254ad8694baSJoerg Roedel 1255ad8694baSJoerg Roedel return 0; 1256ad8694baSJoerg Roedel } 1257ad8694baSJoerg Roedel 1258ad8694baSJoerg Roedel /* 1259ad8694baSJoerg Roedel * Takes a pointer to an AMD IOMMU entry in the ACPI table and 1260ad8694baSJoerg Roedel * initializes the hardware and our data structures with it. 1261ad8694baSJoerg Roedel */ 1262ad8694baSJoerg Roedel static int __init init_iommu_from_acpi(struct amd_iommu *iommu, 1263ad8694baSJoerg Roedel struct ivhd_header *h) 1264ad8694baSJoerg Roedel { 1265ad8694baSJoerg Roedel u8 *p = (u8 *)h; 1266ad8694baSJoerg Roedel u8 *end = p, flags = 0; 1267*a45627baSSuravee Suthikulpanit u16 devid = 0, devid_start = 0, devid_to = 0, seg_id; 1268ad8694baSJoerg Roedel u32 dev_i, ext_flags = 0; 1269ad8694baSJoerg Roedel bool alias = false; 1270ad8694baSJoerg Roedel struct ivhd_entry *e; 127199fc4ac3SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg = iommu->pci_seg; 1272ad8694baSJoerg Roedel u32 ivhd_size; 1273ad8694baSJoerg Roedel int ret; 1274ad8694baSJoerg Roedel 1275ad8694baSJoerg Roedel 1276ad8694baSJoerg Roedel ret = add_early_maps(); 1277ad8694baSJoerg Roedel if (ret) 1278ad8694baSJoerg Roedel return ret; 1279ad8694baSJoerg Roedel 1280ad8694baSJoerg Roedel amd_iommu_apply_ivrs_quirks(); 1281ad8694baSJoerg Roedel 1282ad8694baSJoerg Roedel /* 1283ad8694baSJoerg Roedel * First save the recommended feature enable bits from ACPI 1284ad8694baSJoerg Roedel */ 1285ad8694baSJoerg Roedel iommu->acpi_flags = h->flags; 1286ad8694baSJoerg Roedel 1287ad8694baSJoerg Roedel /* 1288ad8694baSJoerg Roedel * Done. Now parse the device entries 1289ad8694baSJoerg Roedel */ 1290ad8694baSJoerg Roedel ivhd_size = get_ivhd_header_size(h); 1291ad8694baSJoerg Roedel if (!ivhd_size) { 1292ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 1293ad8694baSJoerg Roedel return -EINVAL; 1294ad8694baSJoerg Roedel } 1295ad8694baSJoerg Roedel 1296ad8694baSJoerg Roedel p += ivhd_size; 1297ad8694baSJoerg Roedel 1298ad8694baSJoerg Roedel end += h->length; 1299ad8694baSJoerg Roedel 1300ad8694baSJoerg Roedel 1301ad8694baSJoerg Roedel while (p < end) { 1302ad8694baSJoerg Roedel e = (struct ivhd_entry *)p; 1303*a45627baSSuravee Suthikulpanit seg_id = pci_seg->id; 1304*a45627baSSuravee Suthikulpanit 1305ad8694baSJoerg Roedel switch (e->type) { 1306ad8694baSJoerg Roedel case IVHD_DEV_ALL: 1307ad8694baSJoerg Roedel 1308ad8694baSJoerg Roedel DUMP_printk(" DEV_ALL\t\t\tflags: %02x\n", e->flags); 1309ad8694baSJoerg Roedel 1310401360ecSSuravee Suthikulpanit for (dev_i = 0; dev_i <= pci_seg->last_bdf; ++dev_i) 1311ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, e->flags, 0); 1312ad8694baSJoerg Roedel break; 1313ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 1314ad8694baSJoerg Roedel 1315*a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_SELECT\t\t\t devid: %04x:%02x:%02x.%x " 1316ad8694baSJoerg Roedel "flags: %02x\n", 1317*a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1318ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1319ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1320ad8694baSJoerg Roedel e->flags); 1321ad8694baSJoerg Roedel 1322ad8694baSJoerg Roedel devid = e->devid; 1323ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1324ad8694baSJoerg Roedel break; 1325ad8694baSJoerg Roedel case IVHD_DEV_SELECT_RANGE_START: 1326ad8694baSJoerg Roedel 1327ad8694baSJoerg Roedel DUMP_printk(" DEV_SELECT_RANGE_START\t " 1328*a45627baSSuravee Suthikulpanit "devid: %04x:%02x:%02x.%x flags: %02x\n", 1329*a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1330ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1331ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1332ad8694baSJoerg Roedel e->flags); 1333ad8694baSJoerg Roedel 1334ad8694baSJoerg Roedel devid_start = e->devid; 1335ad8694baSJoerg Roedel flags = e->flags; 1336ad8694baSJoerg Roedel ext_flags = 0; 1337ad8694baSJoerg Roedel alias = false; 1338ad8694baSJoerg Roedel break; 1339ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 1340ad8694baSJoerg Roedel 1341*a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_ALIAS\t\t\t devid: %04x:%02x:%02x.%x " 1342ad8694baSJoerg Roedel "flags: %02x devid_to: %02x:%02x.%x\n", 1343*a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1344ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1345ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1346ad8694baSJoerg Roedel e->flags, 1347ad8694baSJoerg Roedel PCI_BUS_NUM(e->ext >> 8), 1348ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1349ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1350ad8694baSJoerg Roedel 1351ad8694baSJoerg Roedel devid = e->devid; 1352ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1353ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid , e->flags, 0); 1354ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid_to, e->flags, 0); 135599fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[devid] = devid_to; 1356ad8694baSJoerg Roedel break; 1357ad8694baSJoerg Roedel case IVHD_DEV_ALIAS_RANGE: 1358ad8694baSJoerg Roedel 1359ad8694baSJoerg Roedel DUMP_printk(" DEV_ALIAS_RANGE\t\t " 1360*a45627baSSuravee Suthikulpanit "devid: %04x:%02x:%02x.%x flags: %02x " 1361*a45627baSSuravee Suthikulpanit "devid_to: %04x:%02x:%02x.%x\n", 1362*a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1363ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1364ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1365ad8694baSJoerg Roedel e->flags, 1366*a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->ext >> 8), 1367ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1368ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1369ad8694baSJoerg Roedel 1370ad8694baSJoerg Roedel devid_start = e->devid; 1371ad8694baSJoerg Roedel flags = e->flags; 1372ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1373ad8694baSJoerg Roedel ext_flags = 0; 1374ad8694baSJoerg Roedel alias = true; 1375ad8694baSJoerg Roedel break; 1376ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 1377ad8694baSJoerg Roedel 1378*a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_EXT_SELECT\t\t devid: %04x:%02x:%02x.%x " 1379ad8694baSJoerg Roedel "flags: %02x ext: %08x\n", 1380*a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1381ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1382ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1383ad8694baSJoerg Roedel e->flags, e->ext); 1384ad8694baSJoerg Roedel 1385ad8694baSJoerg Roedel devid = e->devid; 1386ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 1387ad8694baSJoerg Roedel e->ext); 1388ad8694baSJoerg Roedel break; 1389ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT_RANGE: 1390ad8694baSJoerg Roedel 1391ad8694baSJoerg Roedel DUMP_printk(" DEV_EXT_SELECT_RANGE\t devid: " 1392*a45627baSSuravee Suthikulpanit "%04x:%02x:%02x.%x flags: %02x ext: %08x\n", 1393*a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1394ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1395ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1396ad8694baSJoerg Roedel e->flags, e->ext); 1397ad8694baSJoerg Roedel 1398ad8694baSJoerg Roedel devid_start = e->devid; 1399ad8694baSJoerg Roedel flags = e->flags; 1400ad8694baSJoerg Roedel ext_flags = e->ext; 1401ad8694baSJoerg Roedel alias = false; 1402ad8694baSJoerg Roedel break; 1403ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 1404ad8694baSJoerg Roedel 1405*a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_RANGE_END\t\t devid: %04x:%02x:%02x.%x\n", 1406*a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1407ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1408ad8694baSJoerg Roedel PCI_FUNC(e->devid)); 1409ad8694baSJoerg Roedel 1410ad8694baSJoerg Roedel devid = e->devid; 1411ad8694baSJoerg Roedel for (dev_i = devid_start; dev_i <= devid; ++dev_i) { 1412ad8694baSJoerg Roedel if (alias) { 141399fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[dev_i] = devid_to; 1414ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, 1415ad8694baSJoerg Roedel devid_to, flags, ext_flags); 1416ad8694baSJoerg Roedel } 1417ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, 1418ad8694baSJoerg Roedel flags, ext_flags); 1419ad8694baSJoerg Roedel } 1420ad8694baSJoerg Roedel break; 1421ad8694baSJoerg Roedel case IVHD_DEV_SPECIAL: { 1422ad8694baSJoerg Roedel u8 handle, type; 1423ad8694baSJoerg Roedel const char *var; 1424*a45627baSSuravee Suthikulpanit u32 devid; 1425ad8694baSJoerg Roedel int ret; 1426ad8694baSJoerg Roedel 1427ad8694baSJoerg Roedel handle = e->ext & 0xff; 1428*a45627baSSuravee Suthikulpanit devid = PCI_SEG_DEVID_TO_SBDF(seg_id, (e->ext >> 8)); 1429ad8694baSJoerg Roedel type = (e->ext >> 24) & 0xff; 1430ad8694baSJoerg Roedel 1431ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1432ad8694baSJoerg Roedel var = "IOAPIC"; 1433ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1434ad8694baSJoerg Roedel var = "HPET"; 1435ad8694baSJoerg Roedel else 1436ad8694baSJoerg Roedel var = "UNKNOWN"; 1437ad8694baSJoerg Roedel 1438*a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_SPECIAL(%s[%d])\t\tdevid: %04x:%02x:%02x.%x\n", 1439ad8694baSJoerg Roedel var, (int)handle, 1440*a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(devid), 1441ad8694baSJoerg Roedel PCI_SLOT(devid), 1442ad8694baSJoerg Roedel PCI_FUNC(devid)); 1443ad8694baSJoerg Roedel 1444ad8694baSJoerg Roedel ret = add_special_device(type, handle, &devid, false); 1445ad8694baSJoerg Roedel if (ret) 1446ad8694baSJoerg Roedel return ret; 1447ad8694baSJoerg Roedel 1448ad8694baSJoerg Roedel /* 1449ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1450ad8694baSJoerg Roedel * command-line override is present. So call 1451ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1452ad8694baSJoerg Roedel */ 1453ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1454ad8694baSJoerg Roedel 1455ad8694baSJoerg Roedel break; 1456ad8694baSJoerg Roedel } 1457ad8694baSJoerg Roedel case IVHD_DEV_ACPI_HID: { 1458*a45627baSSuravee Suthikulpanit u32 devid; 1459ad8694baSJoerg Roedel u8 hid[ACPIHID_HID_LEN]; 1460ad8694baSJoerg Roedel u8 uid[ACPIHID_UID_LEN]; 1461ad8694baSJoerg Roedel int ret; 1462ad8694baSJoerg Roedel 1463ad8694baSJoerg Roedel if (h->type != 0x40) { 1464ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid IVHD device type %#x\n", 1465ad8694baSJoerg Roedel e->type); 1466ad8694baSJoerg Roedel break; 1467ad8694baSJoerg Roedel } 1468ad8694baSJoerg Roedel 146943d83af8SKees Cook BUILD_BUG_ON(sizeof(e->ext_hid) != ACPIHID_HID_LEN - 1); 147043d83af8SKees Cook memcpy(hid, &e->ext_hid, ACPIHID_HID_LEN - 1); 1471ad8694baSJoerg Roedel hid[ACPIHID_HID_LEN - 1] = '\0'; 1472ad8694baSJoerg Roedel 1473ad8694baSJoerg Roedel if (!(*hid)) { 1474ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid HID.\n"); 1475ad8694baSJoerg Roedel break; 1476ad8694baSJoerg Roedel } 1477ad8694baSJoerg Roedel 1478ad8694baSJoerg Roedel uid[0] = '\0'; 1479ad8694baSJoerg Roedel switch (e->uidf) { 1480ad8694baSJoerg Roedel case UID_NOT_PRESENT: 1481ad8694baSJoerg Roedel 1482ad8694baSJoerg Roedel if (e->uidl != 0) 1483ad8694baSJoerg Roedel pr_warn(FW_BUG "Invalid UID length.\n"); 1484ad8694baSJoerg Roedel 1485ad8694baSJoerg Roedel break; 1486ad8694baSJoerg Roedel case UID_IS_INTEGER: 1487ad8694baSJoerg Roedel 1488ad8694baSJoerg Roedel sprintf(uid, "%d", e->uid); 1489ad8694baSJoerg Roedel 1490ad8694baSJoerg Roedel break; 1491ad8694baSJoerg Roedel case UID_IS_CHARACTER: 1492ad8694baSJoerg Roedel 1493ad8694baSJoerg Roedel memcpy(uid, &e->uid, e->uidl); 1494ad8694baSJoerg Roedel uid[e->uidl] = '\0'; 1495ad8694baSJoerg Roedel 1496ad8694baSJoerg Roedel break; 1497ad8694baSJoerg Roedel default: 1498ad8694baSJoerg Roedel break; 1499ad8694baSJoerg Roedel } 1500ad8694baSJoerg Roedel 1501*a45627baSSuravee Suthikulpanit devid = PCI_SEG_DEVID_TO_SBDF(seg_id, e->devid); 1502*a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_ACPI_HID(%s[%s])\t\tdevid: %04x:%02x:%02x.%x\n", 1503*a45627baSSuravee Suthikulpanit hid, uid, seg_id, 1504ad8694baSJoerg Roedel PCI_BUS_NUM(devid), 1505ad8694baSJoerg Roedel PCI_SLOT(devid), 1506ad8694baSJoerg Roedel PCI_FUNC(devid)); 1507ad8694baSJoerg Roedel 1508ad8694baSJoerg Roedel flags = e->flags; 1509ad8694baSJoerg Roedel 1510ad8694baSJoerg Roedel ret = add_acpi_hid_device(hid, uid, &devid, false); 1511ad8694baSJoerg Roedel if (ret) 1512ad8694baSJoerg Roedel return ret; 1513ad8694baSJoerg Roedel 1514ad8694baSJoerg Roedel /* 1515ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1516ad8694baSJoerg Roedel * command-line override is present. So call 1517ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1518ad8694baSJoerg Roedel */ 1519ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1520ad8694baSJoerg Roedel 1521ad8694baSJoerg Roedel break; 1522ad8694baSJoerg Roedel } 1523ad8694baSJoerg Roedel default: 1524ad8694baSJoerg Roedel break; 1525ad8694baSJoerg Roedel } 1526ad8694baSJoerg Roedel 1527ad8694baSJoerg Roedel p += ivhd_entry_length(p); 1528ad8694baSJoerg Roedel } 1529ad8694baSJoerg Roedel 1530ad8694baSJoerg Roedel return 0; 1531ad8694baSJoerg Roedel } 1532ad8694baSJoerg Roedel 1533404ec4e4SVasant Hegde /* Allocate PCI segment data structure */ 153430795900SVasant Hegde static struct amd_iommu_pci_seg *__init alloc_pci_segment(u16 id, 153530795900SVasant Hegde struct acpi_table_header *ivrs_base) 1536404ec4e4SVasant Hegde { 1537404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 153830795900SVasant Hegde int last_bdf; 153930795900SVasant Hegde 154030795900SVasant Hegde /* 154130795900SVasant Hegde * First parse ACPI tables to find the largest Bus/Dev/Func we need to 154230795900SVasant Hegde * handle in this PCI segment. Upon this information the shared data 154330795900SVasant Hegde * structures for the PCI segments in the system will be allocated. 154430795900SVasant Hegde */ 154530795900SVasant Hegde last_bdf = find_last_devid_acpi(ivrs_base, id); 154630795900SVasant Hegde if (last_bdf < 0) 154730795900SVasant Hegde return NULL; 1548404ec4e4SVasant Hegde 1549404ec4e4SVasant Hegde pci_seg = kzalloc(sizeof(struct amd_iommu_pci_seg), GFP_KERNEL); 1550404ec4e4SVasant Hegde if (pci_seg == NULL) 1551404ec4e4SVasant Hegde return NULL; 1552404ec4e4SVasant Hegde 155330795900SVasant Hegde pci_seg->last_bdf = last_bdf; 155430795900SVasant Hegde DUMP_printk("PCI segment : 0x%0x, last bdf : 0x%04x\n", id, last_bdf); 1555401360ecSSuravee Suthikulpanit pci_seg->dev_table_size = tbl_size(DEV_TABLE_ENTRY_SIZE, last_bdf); 1556401360ecSSuravee Suthikulpanit pci_seg->alias_table_size = tbl_size(ALIAS_TABLE_ENTRY_SIZE, last_bdf); 1557401360ecSSuravee Suthikulpanit pci_seg->rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE, last_bdf); 155830795900SVasant Hegde 1559404ec4e4SVasant Hegde pci_seg->id = id; 156039a303baSVasant Hegde init_llist_head(&pci_seg->dev_data_list); 1561b618ae62SVasant Hegde INIT_LIST_HEAD(&pci_seg->unity_map); 1562404ec4e4SVasant Hegde list_add_tail(&pci_seg->list, &amd_iommu_pci_seg_list); 1563404ec4e4SVasant Hegde 156404230c11SSuravee Suthikulpanit if (alloc_dev_table(pci_seg)) 156504230c11SSuravee Suthikulpanit return NULL; 156699fc4ac3SSuravee Suthikulpanit if (alloc_alias_table(pci_seg)) 156799fc4ac3SSuravee Suthikulpanit return NULL; 1568eda797a2SSuravee Suthikulpanit if (alloc_rlookup_table(pci_seg)) 1569eda797a2SSuravee Suthikulpanit return NULL; 157004230c11SSuravee Suthikulpanit 1571404ec4e4SVasant Hegde return pci_seg; 1572404ec4e4SVasant Hegde } 1573404ec4e4SVasant Hegde 157430795900SVasant Hegde static struct amd_iommu_pci_seg *__init get_pci_segment(u16 id, 157530795900SVasant Hegde struct acpi_table_header *ivrs_base) 1576404ec4e4SVasant Hegde { 1577404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 1578404ec4e4SVasant Hegde 1579404ec4e4SVasant Hegde for_each_pci_segment(pci_seg) { 1580404ec4e4SVasant Hegde if (pci_seg->id == id) 1581404ec4e4SVasant Hegde return pci_seg; 1582404ec4e4SVasant Hegde } 1583404ec4e4SVasant Hegde 158430795900SVasant Hegde return alloc_pci_segment(id, ivrs_base); 1585404ec4e4SVasant Hegde } 1586404ec4e4SVasant Hegde 1587404ec4e4SVasant Hegde static void __init free_pci_segments(void) 1588404ec4e4SVasant Hegde { 1589404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg, *next; 1590404ec4e4SVasant Hegde 1591404ec4e4SVasant Hegde for_each_pci_segment_safe(pci_seg, next) { 1592404ec4e4SVasant Hegde list_del(&pci_seg->list); 1593333e581bSVasant Hegde free_irq_lookup_table(pci_seg); 1594eda797a2SSuravee Suthikulpanit free_rlookup_table(pci_seg); 159599fc4ac3SSuravee Suthikulpanit free_alias_table(pci_seg); 159604230c11SSuravee Suthikulpanit free_dev_table(pci_seg); 1597404ec4e4SVasant Hegde kfree(pci_seg); 1598404ec4e4SVasant Hegde } 1599404ec4e4SVasant Hegde } 1600404ec4e4SVasant Hegde 1601ad8694baSJoerg Roedel static void __init free_iommu_one(struct amd_iommu *iommu) 1602ad8694baSJoerg Roedel { 1603c69d89afSSuravee Suthikulpanit free_cwwb_sem(iommu); 1604ad8694baSJoerg Roedel free_command_buffer(iommu); 1605ad8694baSJoerg Roedel free_event_buffer(iommu); 1606ad8694baSJoerg Roedel free_ppr_log(iommu); 1607ad8694baSJoerg Roedel free_ga_log(iommu); 1608ad8694baSJoerg Roedel iommu_unmap_mmio_space(iommu); 1609ad8694baSJoerg Roedel } 1610ad8694baSJoerg Roedel 1611ad8694baSJoerg Roedel static void __init free_iommu_all(void) 1612ad8694baSJoerg Roedel { 1613ad8694baSJoerg Roedel struct amd_iommu *iommu, *next; 1614ad8694baSJoerg Roedel 1615ad8694baSJoerg Roedel for_each_iommu_safe(iommu, next) { 1616ad8694baSJoerg Roedel list_del(&iommu->list); 1617ad8694baSJoerg Roedel free_iommu_one(iommu); 1618ad8694baSJoerg Roedel kfree(iommu); 1619ad8694baSJoerg Roedel } 1620ad8694baSJoerg Roedel } 1621ad8694baSJoerg Roedel 1622ad8694baSJoerg Roedel /* 1623ad8694baSJoerg Roedel * Family15h Model 10h-1fh erratum 746 (IOMMU Logging May Stall Translations) 1624ad8694baSJoerg Roedel * Workaround: 1625ad8694baSJoerg Roedel * BIOS should disable L2B micellaneous clock gating by setting 1626ad8694baSJoerg Roedel * L2_L2B_CK_GATE_CONTROL[CKGateL2BMiscDisable](D0F2xF4_x90[2]) = 1b 1627ad8694baSJoerg Roedel */ 1628ad8694baSJoerg Roedel static void amd_iommu_erratum_746_workaround(struct amd_iommu *iommu) 1629ad8694baSJoerg Roedel { 1630ad8694baSJoerg Roedel u32 value; 1631ad8694baSJoerg Roedel 1632ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1633ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x10) || 1634ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x1f)) 1635ad8694baSJoerg Roedel return; 1636ad8694baSJoerg Roedel 1637ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1638ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &value); 1639ad8694baSJoerg Roedel 1640ad8694baSJoerg Roedel if (value & BIT(2)) 1641ad8694baSJoerg Roedel return; 1642ad8694baSJoerg Roedel 1643ad8694baSJoerg Roedel /* Select NB indirect register 0x90 and enable writing */ 1644ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90 | (1 << 8)); 1645ad8694baSJoerg Roedel 1646ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, value | 0x4); 1647ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying erratum 746 workaround\n"); 1648ad8694baSJoerg Roedel 1649ad8694baSJoerg Roedel /* Clear the enable writing bit */ 1650ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1651ad8694baSJoerg Roedel } 1652ad8694baSJoerg Roedel 1653ad8694baSJoerg Roedel /* 1654ad8694baSJoerg Roedel * Family15h Model 30h-3fh (IOMMU Mishandles ATS Write Permission) 1655ad8694baSJoerg Roedel * Workaround: 1656ad8694baSJoerg Roedel * BIOS should enable ATS write permission check by setting 1657ad8694baSJoerg Roedel * L2_DEBUG_3[AtsIgnoreIWDis](D0F2xF4_x47[0]) = 1b 1658ad8694baSJoerg Roedel */ 1659ad8694baSJoerg Roedel static void amd_iommu_ats_write_check_workaround(struct amd_iommu *iommu) 1660ad8694baSJoerg Roedel { 1661ad8694baSJoerg Roedel u32 value; 1662ad8694baSJoerg Roedel 1663ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1664ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x30) || 1665ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x3f)) 1666ad8694baSJoerg Roedel return; 1667ad8694baSJoerg Roedel 1668ad8694baSJoerg Roedel /* Test L2_DEBUG_3[AtsIgnoreIWDis] == 1 */ 1669ad8694baSJoerg Roedel value = iommu_read_l2(iommu, 0x47); 1670ad8694baSJoerg Roedel 1671ad8694baSJoerg Roedel if (value & BIT(0)) 1672ad8694baSJoerg Roedel return; 1673ad8694baSJoerg Roedel 1674ad8694baSJoerg Roedel /* Set L2_DEBUG_3[AtsIgnoreIWDis] = 1 */ 1675ad8694baSJoerg Roedel iommu_write_l2(iommu, 0x47, value | BIT(0)); 1676ad8694baSJoerg Roedel 1677ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying ATS write check workaround\n"); 1678ad8694baSJoerg Roedel } 1679ad8694baSJoerg Roedel 1680ad8694baSJoerg Roedel /* 1681664c0b58SPaul Menzel * This function glues the initialization function for one IOMMU 1682ad8694baSJoerg Roedel * together and also allocates the command buffer and programs the 1683ad8694baSJoerg Roedel * hardware. It does NOT enable the IOMMU. This is done afterwards. 1684ad8694baSJoerg Roedel */ 168530795900SVasant Hegde static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h, 168630795900SVasant Hegde struct acpi_table_header *ivrs_base) 1687ad8694baSJoerg Roedel { 1688404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 1689ad8694baSJoerg Roedel int ret; 1690ad8694baSJoerg Roedel 169130795900SVasant Hegde pci_seg = get_pci_segment(h->pci_seg, ivrs_base); 1692404ec4e4SVasant Hegde if (pci_seg == NULL) 1693404ec4e4SVasant Hegde return -ENOMEM; 1694404ec4e4SVasant Hegde iommu->pci_seg = pci_seg; 1695404ec4e4SVasant Hegde 1696ad8694baSJoerg Roedel raw_spin_lock_init(&iommu->lock); 1697c69d89afSSuravee Suthikulpanit iommu->cmd_sem_val = 0; 1698ad8694baSJoerg Roedel 1699ad8694baSJoerg Roedel /* Add IOMMU to internal data structures */ 1700ad8694baSJoerg Roedel list_add_tail(&iommu->list, &amd_iommu_list); 1701ad8694baSJoerg Roedel iommu->index = amd_iommus_present++; 1702ad8694baSJoerg Roedel 1703ad8694baSJoerg Roedel if (unlikely(iommu->index >= MAX_IOMMUS)) { 1704ad8694baSJoerg Roedel WARN(1, "System has more IOMMUs than supported by this driver\n"); 1705ad8694baSJoerg Roedel return -ENOSYS; 1706ad8694baSJoerg Roedel } 1707ad8694baSJoerg Roedel 1708ad8694baSJoerg Roedel /* Index is fine - add IOMMU to the array */ 1709ad8694baSJoerg Roedel amd_iommus[iommu->index] = iommu; 1710ad8694baSJoerg Roedel 1711ad8694baSJoerg Roedel /* 1712ad8694baSJoerg Roedel * Copy data from ACPI table entry to the iommu struct 1713ad8694baSJoerg Roedel */ 1714ad8694baSJoerg Roedel iommu->devid = h->devid; 1715ad8694baSJoerg Roedel iommu->cap_ptr = h->cap_ptr; 1716ad8694baSJoerg Roedel iommu->mmio_phys = h->mmio_phys; 1717ad8694baSJoerg Roedel 1718ad8694baSJoerg Roedel switch (h->type) { 1719ad8694baSJoerg Roedel case 0x10: 1720ad8694baSJoerg Roedel /* Check if IVHD EFR contains proper max banks/counters */ 1721ad8694baSJoerg Roedel if ((h->efr_attr != 0) && 1722ad8694baSJoerg Roedel ((h->efr_attr & (0xF << 13)) != 0) && 1723ad8694baSJoerg Roedel ((h->efr_attr & (0x3F << 17)) != 0)) 1724ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1725ad8694baSJoerg Roedel else 1726ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1727e52d58d5SSuravee Suthikulpanit 1728e52d58d5SSuravee Suthikulpanit /* 1729e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1730e52d58d5SSuravee Suthikulpanit * GAM also requires GA mode. Therefore, we need to 1731e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling it. 1732e52d58d5SSuravee Suthikulpanit */ 1733e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1734e52d58d5SSuravee Suthikulpanit ((h->efr_attr & (0x1 << IOMMU_FEAT_GASUP_SHIFT)) == 0)) 1735ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1736ad8694baSJoerg Roedel break; 1737ad8694baSJoerg Roedel case 0x11: 1738ad8694baSJoerg Roedel case 0x40: 1739ad8694baSJoerg Roedel if (h->efr_reg & (1 << 9)) 1740ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1741ad8694baSJoerg Roedel else 1742ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1743e52d58d5SSuravee Suthikulpanit 1744e52d58d5SSuravee Suthikulpanit /* 1745e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1746e52d58d5SSuravee Suthikulpanit * XT, GAM also requires GA mode. Therefore, we need to 1747e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling them. 1748e52d58d5SSuravee Suthikulpanit */ 1749e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1750e52d58d5SSuravee Suthikulpanit ((h->efr_reg & (0x1 << IOMMU_EFR_GASUP_SHIFT)) == 0)) { 1751ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1752e52d58d5SSuravee Suthikulpanit break; 1753e52d58d5SSuravee Suthikulpanit } 1754e52d58d5SSuravee Suthikulpanit 1755d1adcfbbSDavid Woodhouse if (h->efr_reg & BIT(IOMMU_EFR_XTSUP_SHIFT)) 1756ad8694baSJoerg Roedel amd_iommu_xt_mode = IRQ_REMAP_X2APIC_MODE; 1757a44092e3SSuravee Suthikulpanit 1758a44092e3SSuravee Suthikulpanit early_iommu_features_init(iommu, h); 1759a44092e3SSuravee Suthikulpanit 1760ad8694baSJoerg Roedel break; 1761ad8694baSJoerg Roedel default: 1762ad8694baSJoerg Roedel return -EINVAL; 1763ad8694baSJoerg Roedel } 1764ad8694baSJoerg Roedel 1765ad8694baSJoerg Roedel iommu->mmio_base = iommu_map_mmio_space(iommu->mmio_phys, 1766ad8694baSJoerg Roedel iommu->mmio_phys_end); 1767ad8694baSJoerg Roedel if (!iommu->mmio_base) 1768ad8694baSJoerg Roedel return -ENOMEM; 1769ad8694baSJoerg Roedel 1770c69d89afSSuravee Suthikulpanit if (alloc_cwwb_sem(iommu)) 1771c69d89afSSuravee Suthikulpanit return -ENOMEM; 1772c69d89afSSuravee Suthikulpanit 1773ad8694baSJoerg Roedel if (alloc_command_buffer(iommu)) 1774ad8694baSJoerg Roedel return -ENOMEM; 1775ad8694baSJoerg Roedel 1776ad8694baSJoerg Roedel if (alloc_event_buffer(iommu)) 1777ad8694baSJoerg Roedel return -ENOMEM; 1778ad8694baSJoerg Roedel 1779ad8694baSJoerg Roedel iommu->int_enabled = false; 1780ad8694baSJoerg Roedel 1781ad8694baSJoerg Roedel init_translation_status(iommu); 1782ad8694baSJoerg Roedel if (translation_pre_enabled(iommu) && !is_kdump_kernel()) { 1783ad8694baSJoerg Roedel iommu_disable(iommu); 1784ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 1785ad8694baSJoerg Roedel pr_warn("Translation was enabled for IOMMU:%d but we are not in kdump mode\n", 1786ad8694baSJoerg Roedel iommu->index); 1787ad8694baSJoerg Roedel } 1788ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 1789ad8694baSJoerg Roedel amd_iommu_pre_enabled = translation_pre_enabled(iommu); 1790ad8694baSJoerg Roedel 1791ad8694baSJoerg Roedel ret = init_iommu_from_acpi(iommu, h); 1792ad8694baSJoerg Roedel if (ret) 1793ad8694baSJoerg Roedel return ret; 1794ad8694baSJoerg Roedel 17952df985f5SDavid Woodhouse if (amd_iommu_irq_remap) { 1796ad8694baSJoerg Roedel ret = amd_iommu_create_irq_domain(iommu); 1797ad8694baSJoerg Roedel if (ret) 1798ad8694baSJoerg Roedel return ret; 17992df985f5SDavid Woodhouse } 1800ad8694baSJoerg Roedel 1801ad8694baSJoerg Roedel /* 1802ad8694baSJoerg Roedel * Make sure IOMMU is not considered to translate itself. The IVRS 1803ad8694baSJoerg Roedel * table tells us so, but this is a lie! 1804ad8694baSJoerg Roedel */ 1805ccacd94fSVasant Hegde pci_seg->rlookup_table[iommu->devid] = NULL; 1806ad8694baSJoerg Roedel 1807ad8694baSJoerg Roedel return 0; 1808ad8694baSJoerg Roedel } 1809ad8694baSJoerg Roedel 1810ad8694baSJoerg Roedel /** 1811ad8694baSJoerg Roedel * get_highest_supported_ivhd_type - Look up the appropriate IVHD type 181206ce8a62SKrzysztof Kozlowski * @ivrs: Pointer to the IVRS header 1813ad8694baSJoerg Roedel * 1814ad8694baSJoerg Roedel * This function search through all IVDB of the maximum supported IVHD 1815ad8694baSJoerg Roedel */ 1816ad8694baSJoerg Roedel static u8 get_highest_supported_ivhd_type(struct acpi_table_header *ivrs) 1817ad8694baSJoerg Roedel { 1818ad8694baSJoerg Roedel u8 *base = (u8 *)ivrs; 1819ad8694baSJoerg Roedel struct ivhd_header *ivhd = (struct ivhd_header *) 1820ad8694baSJoerg Roedel (base + IVRS_HEADER_LENGTH); 1821ad8694baSJoerg Roedel u8 last_type = ivhd->type; 1822ad8694baSJoerg Roedel u16 devid = ivhd->devid; 1823ad8694baSJoerg Roedel 1824ad8694baSJoerg Roedel while (((u8 *)ivhd - base < ivrs->length) && 1825ad8694baSJoerg Roedel (ivhd->type <= ACPI_IVHD_TYPE_MAX_SUPPORTED)) { 1826ad8694baSJoerg Roedel u8 *p = (u8 *) ivhd; 1827ad8694baSJoerg Roedel 1828ad8694baSJoerg Roedel if (ivhd->devid == devid) 1829ad8694baSJoerg Roedel last_type = ivhd->type; 1830ad8694baSJoerg Roedel ivhd = (struct ivhd_header *)(p + ivhd->length); 1831ad8694baSJoerg Roedel } 1832ad8694baSJoerg Roedel 1833ad8694baSJoerg Roedel return last_type; 1834ad8694baSJoerg Roedel } 1835ad8694baSJoerg Roedel 1836ad8694baSJoerg Roedel /* 1837ad8694baSJoerg Roedel * Iterates over all IOMMU entries in the ACPI table, allocates the 1838ad8694baSJoerg Roedel * IOMMU structure and initializes it with init_iommu_one() 1839ad8694baSJoerg Roedel */ 1840ad8694baSJoerg Roedel static int __init init_iommu_all(struct acpi_table_header *table) 1841ad8694baSJoerg Roedel { 1842ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 1843ad8694baSJoerg Roedel struct ivhd_header *h; 1844ad8694baSJoerg Roedel struct amd_iommu *iommu; 1845ad8694baSJoerg Roedel int ret; 1846ad8694baSJoerg Roedel 1847ad8694baSJoerg Roedel end += table->length; 1848ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 1849ad8694baSJoerg Roedel 1850ad8694baSJoerg Roedel while (p < end) { 1851ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 1852ad8694baSJoerg Roedel if (*p == amd_iommu_target_ivhd_type) { 1853ad8694baSJoerg Roedel 1854ad8694baSJoerg Roedel DUMP_printk("device: %02x:%02x.%01x cap: %04x " 1855ad8694baSJoerg Roedel "seg: %d flags: %01x info %04x\n", 1856ad8694baSJoerg Roedel PCI_BUS_NUM(h->devid), PCI_SLOT(h->devid), 1857ad8694baSJoerg Roedel PCI_FUNC(h->devid), h->cap_ptr, 1858ad8694baSJoerg Roedel h->pci_seg, h->flags, h->info); 1859ad8694baSJoerg Roedel DUMP_printk(" mmio-addr: %016llx\n", 1860ad8694baSJoerg Roedel h->mmio_phys); 1861ad8694baSJoerg Roedel 1862ad8694baSJoerg Roedel iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL); 1863ad8694baSJoerg Roedel if (iommu == NULL) 1864ad8694baSJoerg Roedel return -ENOMEM; 1865ad8694baSJoerg Roedel 186630795900SVasant Hegde ret = init_iommu_one(iommu, h, table); 1867ad8694baSJoerg Roedel if (ret) 1868ad8694baSJoerg Roedel return ret; 1869ad8694baSJoerg Roedel } 1870ad8694baSJoerg Roedel p += h->length; 1871ad8694baSJoerg Roedel 1872ad8694baSJoerg Roedel } 1873ad8694baSJoerg Roedel WARN_ON(p != end); 1874ad8694baSJoerg Roedel 1875ad8694baSJoerg Roedel return 0; 1876ad8694baSJoerg Roedel } 1877ad8694baSJoerg Roedel 1878715601e4SPaul Menzel static void init_iommu_perf_ctr(struct amd_iommu *iommu) 1879ad8694baSJoerg Roedel { 1880994d6608SSuravee Suthikulpanit u64 val; 1881ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 1882ad8694baSJoerg Roedel 1883ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_PC)) 1884ad8694baSJoerg Roedel return; 1885ad8694baSJoerg Roedel 1886ad8694baSJoerg Roedel amd_iommu_pc_present = true; 1887ad8694baSJoerg Roedel 1888ad8694baSJoerg Roedel pci_info(pdev, "IOMMU performance counters supported\n"); 1889ad8694baSJoerg Roedel 1890ad8694baSJoerg Roedel val = readl(iommu->mmio_base + MMIO_CNTR_CONF_OFFSET); 1891ad8694baSJoerg Roedel iommu->max_banks = (u8) ((val >> 12) & 0x3f); 1892ad8694baSJoerg Roedel iommu->max_counters = (u8) ((val >> 7) & 0xf); 1893ad8694baSJoerg Roedel 1894ad8694baSJoerg Roedel return; 1895ad8694baSJoerg Roedel } 1896ad8694baSJoerg Roedel 1897ad8694baSJoerg Roedel static ssize_t amd_iommu_show_cap(struct device *dev, 1898ad8694baSJoerg Roedel struct device_attribute *attr, 1899ad8694baSJoerg Roedel char *buf) 1900ad8694baSJoerg Roedel { 1901ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 1902ad8694baSJoerg Roedel return sprintf(buf, "%x\n", iommu->cap); 1903ad8694baSJoerg Roedel } 1904ad8694baSJoerg Roedel static DEVICE_ATTR(cap, S_IRUGO, amd_iommu_show_cap, NULL); 1905ad8694baSJoerg Roedel 1906ad8694baSJoerg Roedel static ssize_t amd_iommu_show_features(struct device *dev, 1907ad8694baSJoerg Roedel struct device_attribute *attr, 1908ad8694baSJoerg Roedel char *buf) 1909ad8694baSJoerg Roedel { 1910ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 1911ad8694baSJoerg Roedel return sprintf(buf, "%llx\n", iommu->features); 1912ad8694baSJoerg Roedel } 1913ad8694baSJoerg Roedel static DEVICE_ATTR(features, S_IRUGO, amd_iommu_show_features, NULL); 1914ad8694baSJoerg Roedel 1915ad8694baSJoerg Roedel static struct attribute *amd_iommu_attrs[] = { 1916ad8694baSJoerg Roedel &dev_attr_cap.attr, 1917ad8694baSJoerg Roedel &dev_attr_features.attr, 1918ad8694baSJoerg Roedel NULL, 1919ad8694baSJoerg Roedel }; 1920ad8694baSJoerg Roedel 1921ad8694baSJoerg Roedel static struct attribute_group amd_iommu_group = { 1922ad8694baSJoerg Roedel .name = "amd-iommu", 1923ad8694baSJoerg Roedel .attrs = amd_iommu_attrs, 1924ad8694baSJoerg Roedel }; 1925ad8694baSJoerg Roedel 1926ad8694baSJoerg Roedel static const struct attribute_group *amd_iommu_groups[] = { 1927ad8694baSJoerg Roedel &amd_iommu_group, 1928ad8694baSJoerg Roedel NULL, 1929ad8694baSJoerg Roedel }; 1930ad8694baSJoerg Roedel 1931a44092e3SSuravee Suthikulpanit /* 1932a44092e3SSuravee Suthikulpanit * Note: IVHD 0x11 and 0x40 also contains exact copy 1933a44092e3SSuravee Suthikulpanit * of the IOMMU Extended Feature Register [MMIO Offset 0030h]. 1934a44092e3SSuravee Suthikulpanit * Default to EFR in IVHD since it is available sooner (i.e. before PCI init). 1935a44092e3SSuravee Suthikulpanit */ 1936a44092e3SSuravee Suthikulpanit static void __init late_iommu_features_init(struct amd_iommu *iommu) 1937a44092e3SSuravee Suthikulpanit { 1938a44092e3SSuravee Suthikulpanit u64 features; 1939a44092e3SSuravee Suthikulpanit 1940a44092e3SSuravee Suthikulpanit if (!(iommu->cap & (1 << IOMMU_CAP_EFR))) 1941a44092e3SSuravee Suthikulpanit return; 1942a44092e3SSuravee Suthikulpanit 1943a44092e3SSuravee Suthikulpanit /* read extended feature bits */ 1944a44092e3SSuravee Suthikulpanit features = readq(iommu->mmio_base + MMIO_EXT_FEATURES); 1945a44092e3SSuravee Suthikulpanit 1946a44092e3SSuravee Suthikulpanit if (!iommu->features) { 1947a44092e3SSuravee Suthikulpanit iommu->features = features; 1948a44092e3SSuravee Suthikulpanit return; 1949a44092e3SSuravee Suthikulpanit } 1950a44092e3SSuravee Suthikulpanit 1951a44092e3SSuravee Suthikulpanit /* 1952a44092e3SSuravee Suthikulpanit * Sanity check and warn if EFR values from 1953a44092e3SSuravee Suthikulpanit * IVHD and MMIO conflict. 1954a44092e3SSuravee Suthikulpanit */ 1955a44092e3SSuravee Suthikulpanit if (features != iommu->features) 1956304c73baSPaul Menzel pr_warn(FW_WARN "EFR mismatch. Use IVHD EFR (%#llx : %#llx).\n", 1957a44092e3SSuravee Suthikulpanit features, iommu->features); 1958a44092e3SSuravee Suthikulpanit } 1959a44092e3SSuravee Suthikulpanit 1960ad8694baSJoerg Roedel static int __init iommu_init_pci(struct amd_iommu *iommu) 1961ad8694baSJoerg Roedel { 1962ad8694baSJoerg Roedel int cap_ptr = iommu->cap_ptr; 1963ad8694baSJoerg Roedel int ret; 1964ad8694baSJoerg Roedel 1965ad8694baSJoerg Roedel iommu->dev = pci_get_domain_bus_and_slot(0, PCI_BUS_NUM(iommu->devid), 1966ad8694baSJoerg Roedel iommu->devid & 0xff); 1967ad8694baSJoerg Roedel if (!iommu->dev) 1968ad8694baSJoerg Roedel return -ENODEV; 1969ad8694baSJoerg Roedel 1970ad8694baSJoerg Roedel /* Prevent binding other PCI device drivers to IOMMU devices */ 1971ad8694baSJoerg Roedel iommu->dev->match_driver = false; 1972ad8694baSJoerg Roedel 1973ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET, 1974ad8694baSJoerg Roedel &iommu->cap); 1975ad8694baSJoerg Roedel 1976ad8694baSJoerg Roedel if (!(iommu->cap & (1 << IOMMU_CAP_IOTLB))) 1977ad8694baSJoerg Roedel amd_iommu_iotlb_sup = false; 1978ad8694baSJoerg Roedel 1979a44092e3SSuravee Suthikulpanit late_iommu_features_init(iommu); 1980ad8694baSJoerg Roedel 1981ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT)) { 1982ad8694baSJoerg Roedel int glxval; 1983ad8694baSJoerg Roedel u32 max_pasid; 1984ad8694baSJoerg Roedel u64 pasmax; 1985ad8694baSJoerg Roedel 1986ad8694baSJoerg Roedel pasmax = iommu->features & FEATURE_PASID_MASK; 1987ad8694baSJoerg Roedel pasmax >>= FEATURE_PASID_SHIFT; 1988ad8694baSJoerg Roedel max_pasid = (1 << (pasmax + 1)) - 1; 1989ad8694baSJoerg Roedel 1990ad8694baSJoerg Roedel amd_iommu_max_pasid = min(amd_iommu_max_pasid, max_pasid); 1991ad8694baSJoerg Roedel 1992ad8694baSJoerg Roedel BUG_ON(amd_iommu_max_pasid & ~PASID_MASK); 1993ad8694baSJoerg Roedel 1994ad8694baSJoerg Roedel glxval = iommu->features & FEATURE_GLXVAL_MASK; 1995ad8694baSJoerg Roedel glxval >>= FEATURE_GLXVAL_SHIFT; 1996ad8694baSJoerg Roedel 1997ad8694baSJoerg Roedel if (amd_iommu_max_glx_val == -1) 1998ad8694baSJoerg Roedel amd_iommu_max_glx_val = glxval; 1999ad8694baSJoerg Roedel else 2000ad8694baSJoerg Roedel amd_iommu_max_glx_val = min(amd_iommu_max_glx_val, glxval); 2001ad8694baSJoerg Roedel } 2002ad8694baSJoerg Roedel 2003ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT) && 2004ad8694baSJoerg Roedel iommu_feature(iommu, FEATURE_PPR)) { 2005ad8694baSJoerg Roedel iommu->is_iommu_v2 = true; 2006ad8694baSJoerg Roedel amd_iommu_v2_present = true; 2007ad8694baSJoerg Roedel } 2008ad8694baSJoerg Roedel 2009ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_PPR) && alloc_ppr_log(iommu)) 2010ad8694baSJoerg Roedel return -ENOMEM; 2011ad8694baSJoerg Roedel 2012eb03f2d2SSuravee Suthikulpanit ret = iommu_init_ga_log(iommu); 2013ad8694baSJoerg Roedel if (ret) 2014ad8694baSJoerg Roedel return ret; 2015ad8694baSJoerg Roedel 20166664340cSNadav Amit if (iommu->cap & (1UL << IOMMU_CAP_NPCACHE)) { 201747a70beaSJoerg Roedel pr_info("Using strict mode due to virtualization\n"); 201847a70beaSJoerg Roedel iommu_set_dma_strict(); 2019ad8694baSJoerg Roedel amd_iommu_np_cache = true; 20206664340cSNadav Amit } 2021ad8694baSJoerg Roedel 2022ad8694baSJoerg Roedel init_iommu_perf_ctr(iommu); 2023ad8694baSJoerg Roedel 2024ad8694baSJoerg Roedel if (is_rd890_iommu(iommu->dev)) { 2025ad8694baSJoerg Roedel int i, j; 2026ad8694baSJoerg Roedel 2027ad8694baSJoerg Roedel iommu->root_pdev = 2028ad8694baSJoerg Roedel pci_get_domain_bus_and_slot(0, iommu->dev->bus->number, 2029ad8694baSJoerg Roedel PCI_DEVFN(0, 0)); 2030ad8694baSJoerg Roedel 2031ad8694baSJoerg Roedel /* 2032ad8694baSJoerg Roedel * Some rd890 systems may not be fully reconfigured by the 2033ad8694baSJoerg Roedel * BIOS, so it's necessary for us to store this information so 2034ad8694baSJoerg Roedel * it can be reprogrammed on resume 2035ad8694baSJoerg Roedel */ 2036ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 4, 2037ad8694baSJoerg Roedel &iommu->stored_addr_lo); 2038ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 8, 2039ad8694baSJoerg Roedel &iommu->stored_addr_hi); 2040ad8694baSJoerg Roedel 2041ad8694baSJoerg Roedel /* Low bit locks writes to configuration space */ 2042ad8694baSJoerg Roedel iommu->stored_addr_lo &= ~1; 2043ad8694baSJoerg Roedel 2044ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 2045ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 2046ad8694baSJoerg Roedel iommu->stored_l1[i][j] = iommu_read_l1(iommu, i, j); 2047ad8694baSJoerg Roedel 2048ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 2049ad8694baSJoerg Roedel iommu->stored_l2[i] = iommu_read_l2(iommu, i); 2050ad8694baSJoerg Roedel } 2051ad8694baSJoerg Roedel 2052ad8694baSJoerg Roedel amd_iommu_erratum_746_workaround(iommu); 2053ad8694baSJoerg Roedel amd_iommu_ats_write_check_workaround(iommu); 2054ad8694baSJoerg Roedel 205583874d51SBo Liu ret = iommu_device_sysfs_add(&iommu->iommu, &iommu->dev->dev, 2056ad8694baSJoerg Roedel amd_iommu_groups, "ivhd%d", iommu->index); 205783874d51SBo Liu if (ret) 205883874d51SBo Liu return ret; 205983874d51SBo Liu 20602d471b20SRobin Murphy iommu_device_register(&iommu->iommu, &amd_iommu_ops, NULL); 2061ad8694baSJoerg Roedel 2062ad8694baSJoerg Roedel return pci_enable_device(iommu->dev); 2063ad8694baSJoerg Roedel } 2064ad8694baSJoerg Roedel 2065ad8694baSJoerg Roedel static void print_iommu_info(void) 2066ad8694baSJoerg Roedel { 2067ad8694baSJoerg Roedel static const char * const feat_str[] = { 2068ad8694baSJoerg Roedel "PreF", "PPR", "X2APIC", "NX", "GT", "[5]", 2069ad8694baSJoerg Roedel "IA", "GA", "HE", "PC" 2070ad8694baSJoerg Roedel }; 2071ad8694baSJoerg Roedel struct amd_iommu *iommu; 2072ad8694baSJoerg Roedel 2073ad8694baSJoerg Roedel for_each_iommu(iommu) { 2074ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 2075ad8694baSJoerg Roedel int i; 2076ad8694baSJoerg Roedel 20773703c839STom Rix pci_info(pdev, "Found IOMMU cap 0x%x\n", iommu->cap_ptr); 2078ad8694baSJoerg Roedel 2079ad8694baSJoerg Roedel if (iommu->cap & (1 << IOMMU_CAP_EFR)) { 20804b21a503SAlexander Monakov pr_info("Extended features (%#llx):", iommu->features); 20814b21a503SAlexander Monakov 2082ad8694baSJoerg Roedel for (i = 0; i < ARRAY_SIZE(feat_str); ++i) { 2083ad8694baSJoerg Roedel if (iommu_feature(iommu, (1ULL << i))) 2084ad8694baSJoerg Roedel pr_cont(" %s", feat_str[i]); 2085ad8694baSJoerg Roedel } 2086ad8694baSJoerg Roedel 2087ad8694baSJoerg Roedel if (iommu->features & FEATURE_GAM_VAPIC) 2088ad8694baSJoerg Roedel pr_cont(" GA_vAPIC"); 2089ad8694baSJoerg Roedel 2090ad8694baSJoerg Roedel pr_cont("\n"); 2091ad8694baSJoerg Roedel } 2092ad8694baSJoerg Roedel } 2093ad8694baSJoerg Roedel if (irq_remapping_enabled) { 2094ad8694baSJoerg Roedel pr_info("Interrupt remapping enabled\n"); 2095ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2096ad8694baSJoerg Roedel pr_info("Virtual APIC enabled\n"); 2097ad8694baSJoerg Roedel if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 2098ad8694baSJoerg Roedel pr_info("X2APIC enabled\n"); 2099ad8694baSJoerg Roedel } 2100ad8694baSJoerg Roedel } 2101ad8694baSJoerg Roedel 2102ad8694baSJoerg Roedel static int __init amd_iommu_init_pci(void) 2103ad8694baSJoerg Roedel { 2104ad8694baSJoerg Roedel struct amd_iommu *iommu; 21051ab5a153SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2106f8993dc6SAdrian Huang int ret; 2107ad8694baSJoerg Roedel 2108ad8694baSJoerg Roedel for_each_iommu(iommu) { 2109ad8694baSJoerg Roedel ret = iommu_init_pci(iommu); 211006687a03SSuravee Suthikulpanit if (ret) { 211106687a03SSuravee Suthikulpanit pr_err("IOMMU%d: Failed to initialize IOMMU Hardware (error=%d)!\n", 211206687a03SSuravee Suthikulpanit iommu->index, ret); 211306687a03SSuravee Suthikulpanit goto out; 211406687a03SSuravee Suthikulpanit } 211554ce12e0SSuravee Suthikulpanit /* Need to setup range after PCI init */ 211654ce12e0SSuravee Suthikulpanit iommu_set_cwwb_range(iommu); 2117ad8694baSJoerg Roedel } 2118ad8694baSJoerg Roedel 2119ad8694baSJoerg Roedel /* 2120ad8694baSJoerg Roedel * Order is important here to make sure any unity map requirements are 2121ad8694baSJoerg Roedel * fulfilled. The unity mappings are created and written to the device 2122ad8694baSJoerg Roedel * table during the amd_iommu_init_api() call. 2123ad8694baSJoerg Roedel * 2124ad8694baSJoerg Roedel * After that we call init_device_table_dma() to make sure any 2125ad8694baSJoerg Roedel * uninitialized DTE will block DMA, and in the end we flush the caches 2126ad8694baSJoerg Roedel * of all IOMMUs to make sure the changes to the device table are 2127ad8694baSJoerg Roedel * active. 2128ad8694baSJoerg Roedel */ 2129ad8694baSJoerg Roedel ret = amd_iommu_init_api(); 213006687a03SSuravee Suthikulpanit if (ret) { 213106687a03SSuravee Suthikulpanit pr_err("IOMMU: Failed to initialize IOMMU-API interface (error=%d)!\n", 213206687a03SSuravee Suthikulpanit ret); 213306687a03SSuravee Suthikulpanit goto out; 213406687a03SSuravee Suthikulpanit } 2135ad8694baSJoerg Roedel 21361ab5a153SSuravee Suthikulpanit for_each_pci_segment(pci_seg) 21371ab5a153SSuravee Suthikulpanit init_device_table_dma(pci_seg); 2138ad8694baSJoerg Roedel 2139ad8694baSJoerg Roedel for_each_iommu(iommu) 2140ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2141ad8694baSJoerg Roedel 2142ad8694baSJoerg Roedel print_iommu_info(); 2143ad8694baSJoerg Roedel 214406687a03SSuravee Suthikulpanit out: 2145ad8694baSJoerg Roedel return ret; 2146ad8694baSJoerg Roedel } 2147ad8694baSJoerg Roedel 2148ad8694baSJoerg Roedel /**************************************************************************** 2149ad8694baSJoerg Roedel * 2150ad8694baSJoerg Roedel * The following functions initialize the MSI interrupts for all IOMMUs 2151ad8694baSJoerg Roedel * in the system. It's a bit challenging because there could be multiple 2152ad8694baSJoerg Roedel * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per 2153ad8694baSJoerg Roedel * pci_dev. 2154ad8694baSJoerg Roedel * 2155ad8694baSJoerg Roedel ****************************************************************************/ 2156ad8694baSJoerg Roedel 2157ad8694baSJoerg Roedel static int iommu_setup_msi(struct amd_iommu *iommu) 2158ad8694baSJoerg Roedel { 2159ad8694baSJoerg Roedel int r; 2160ad8694baSJoerg Roedel 2161ad8694baSJoerg Roedel r = pci_enable_msi(iommu->dev); 2162ad8694baSJoerg Roedel if (r) 2163ad8694baSJoerg Roedel return r; 2164ad8694baSJoerg Roedel 2165ad8694baSJoerg Roedel r = request_threaded_irq(iommu->dev->irq, 2166ad8694baSJoerg Roedel amd_iommu_int_handler, 2167ad8694baSJoerg Roedel amd_iommu_int_thread, 2168ad8694baSJoerg Roedel 0, "AMD-Vi", 2169ad8694baSJoerg Roedel iommu); 2170ad8694baSJoerg Roedel 2171ad8694baSJoerg Roedel if (r) { 2172ad8694baSJoerg Roedel pci_disable_msi(iommu->dev); 2173ad8694baSJoerg Roedel return r; 2174ad8694baSJoerg Roedel } 2175ad8694baSJoerg Roedel 2176ad8694baSJoerg Roedel return 0; 2177ad8694baSJoerg Roedel } 2178ad8694baSJoerg Roedel 2179b5c3786eSThomas Gleixner union intcapxt { 2180b5c3786eSThomas Gleixner u64 capxt; 21812fb6acf3SDavid Woodhouse struct { 2182b5c3786eSThomas Gleixner u64 reserved_0 : 2, 2183b5c3786eSThomas Gleixner dest_mode_logical : 1, 2184b5c3786eSThomas Gleixner reserved_1 : 5, 2185b5c3786eSThomas Gleixner destid_0_23 : 24, 2186b5c3786eSThomas Gleixner vector : 8, 2187b5c3786eSThomas Gleixner reserved_2 : 16, 2188b5c3786eSThomas Gleixner destid_24_31 : 8; 21892fb6acf3SDavid Woodhouse }; 2190b5c3786eSThomas Gleixner } __attribute__ ((packed)); 2191ad8694baSJoerg Roedel 2192ad8694baSJoerg Roedel 2193d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller; 2194d1adcfbbSDavid Woodhouse 2195d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_activate(struct irq_domain *domain, 2196d1adcfbbSDavid Woodhouse struct irq_data *irqd, bool reserve) 2197d1adcfbbSDavid Woodhouse { 2198ad8694baSJoerg Roedel return 0; 2199d1adcfbbSDavid Woodhouse } 2200ad8694baSJoerg Roedel 2201d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_deactivate(struct irq_domain *domain, 2202d1adcfbbSDavid Woodhouse struct irq_data *irqd) 2203d1adcfbbSDavid Woodhouse { 2204d1adcfbbSDavid Woodhouse } 2205d1adcfbbSDavid Woodhouse 2206d1adcfbbSDavid Woodhouse 2207d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_alloc(struct irq_domain *domain, unsigned int virq, 2208d1adcfbbSDavid Woodhouse unsigned int nr_irqs, void *arg) 2209d1adcfbbSDavid Woodhouse { 2210d1adcfbbSDavid Woodhouse struct irq_alloc_info *info = arg; 2211d1adcfbbSDavid Woodhouse int i, ret; 2212d1adcfbbSDavid Woodhouse 2213d1adcfbbSDavid Woodhouse if (!info || info->type != X86_IRQ_ALLOC_TYPE_AMDVI) 2214d1adcfbbSDavid Woodhouse return -EINVAL; 2215d1adcfbbSDavid Woodhouse 2216d1adcfbbSDavid Woodhouse ret = irq_domain_alloc_irqs_parent(domain, virq, nr_irqs, arg); 2217d1adcfbbSDavid Woodhouse if (ret < 0) 2218d1adcfbbSDavid Woodhouse return ret; 2219d1adcfbbSDavid Woodhouse 2220d1adcfbbSDavid Woodhouse for (i = virq; i < virq + nr_irqs; i++) { 2221d1adcfbbSDavid Woodhouse struct irq_data *irqd = irq_domain_get_irq_data(domain, i); 2222d1adcfbbSDavid Woodhouse 2223d1adcfbbSDavid Woodhouse irqd->chip = &intcapxt_controller; 2224d1adcfbbSDavid Woodhouse irqd->chip_data = info->data; 2225d1adcfbbSDavid Woodhouse __irq_set_handler(i, handle_edge_irq, 0, "edge"); 2226d1adcfbbSDavid Woodhouse } 2227d1adcfbbSDavid Woodhouse 2228d1adcfbbSDavid Woodhouse return ret; 2229d1adcfbbSDavid Woodhouse } 2230d1adcfbbSDavid Woodhouse 2231d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_free(struct irq_domain *domain, unsigned int virq, 2232d1adcfbbSDavid Woodhouse unsigned int nr_irqs) 2233d1adcfbbSDavid Woodhouse { 2234d1adcfbbSDavid Woodhouse irq_domain_free_irqs_top(domain, virq, nr_irqs); 2235d1adcfbbSDavid Woodhouse } 2236d1adcfbbSDavid Woodhouse 22374691f79dSMaxim Levitsky 22384691f79dSMaxim Levitsky static void intcapxt_unmask_irq(struct irq_data *irqd) 22394691f79dSMaxim Levitsky { 22404691f79dSMaxim Levitsky struct amd_iommu *iommu = irqd->chip_data; 22414691f79dSMaxim Levitsky struct irq_cfg *cfg = irqd_cfg(irqd); 22424691f79dSMaxim Levitsky union intcapxt xt; 22434691f79dSMaxim Levitsky 22444691f79dSMaxim Levitsky xt.capxt = 0ULL; 22454691f79dSMaxim Levitsky xt.dest_mode_logical = apic->dest_mode_logical; 22464691f79dSMaxim Levitsky xt.vector = cfg->vector; 22474691f79dSMaxim Levitsky xt.destid_0_23 = cfg->dest_apicid & GENMASK(23, 0); 22484691f79dSMaxim Levitsky xt.destid_24_31 = cfg->dest_apicid >> 24; 22494691f79dSMaxim Levitsky 22504691f79dSMaxim Levitsky /** 22514691f79dSMaxim Levitsky * Current IOMMU implementation uses the same IRQ for all 22524691f79dSMaxim Levitsky * 3 IOMMU interrupts. 22534691f79dSMaxim Levitsky */ 22544691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_EVT_OFFSET); 22554691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_PPR_OFFSET); 22564691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_GALOG_OFFSET); 22574691f79dSMaxim Levitsky } 22584691f79dSMaxim Levitsky 22594691f79dSMaxim Levitsky static void intcapxt_mask_irq(struct irq_data *irqd) 22604691f79dSMaxim Levitsky { 22614691f79dSMaxim Levitsky struct amd_iommu *iommu = irqd->chip_data; 22624691f79dSMaxim Levitsky 22634691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_EVT_OFFSET); 22644691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_PPR_OFFSET); 22654691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_GALOG_OFFSET); 22664691f79dSMaxim Levitsky } 22674691f79dSMaxim Levitsky 22684691f79dSMaxim Levitsky 2269d1adcfbbSDavid Woodhouse static int intcapxt_set_affinity(struct irq_data *irqd, 2270d1adcfbbSDavid Woodhouse const struct cpumask *mask, bool force) 2271d1adcfbbSDavid Woodhouse { 2272d1adcfbbSDavid Woodhouse struct irq_data *parent = irqd->parent_data; 2273d1adcfbbSDavid Woodhouse int ret; 2274d1adcfbbSDavid Woodhouse 2275d1adcfbbSDavid Woodhouse ret = parent->chip->irq_set_affinity(parent, mask, force); 2276d1adcfbbSDavid Woodhouse if (ret < 0 || ret == IRQ_SET_MASK_OK_DONE) 2277d1adcfbbSDavid Woodhouse return ret; 22784691f79dSMaxim Levitsky return 0; 2279d1adcfbbSDavid Woodhouse } 2280d1adcfbbSDavid Woodhouse 22811980105eSMaxim Levitsky static int intcapxt_set_wake(struct irq_data *irqd, unsigned int on) 22821980105eSMaxim Levitsky { 22831980105eSMaxim Levitsky return on ? -EOPNOTSUPP : 0; 22841980105eSMaxim Levitsky } 22851980105eSMaxim Levitsky 2286d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller = { 2287d1adcfbbSDavid Woodhouse .name = "IOMMU-MSI", 2288d1adcfbbSDavid Woodhouse .irq_unmask = intcapxt_unmask_irq, 2289d1adcfbbSDavid Woodhouse .irq_mask = intcapxt_mask_irq, 2290d1adcfbbSDavid Woodhouse .irq_ack = irq_chip_ack_parent, 2291d1adcfbbSDavid Woodhouse .irq_retrigger = irq_chip_retrigger_hierarchy, 2292d1adcfbbSDavid Woodhouse .irq_set_affinity = intcapxt_set_affinity, 22931980105eSMaxim Levitsky .irq_set_wake = intcapxt_set_wake, 22941980105eSMaxim Levitsky .flags = IRQCHIP_MASK_ON_SUSPEND, 2295d1adcfbbSDavid Woodhouse }; 2296d1adcfbbSDavid Woodhouse 2297d1adcfbbSDavid Woodhouse static const struct irq_domain_ops intcapxt_domain_ops = { 2298d1adcfbbSDavid Woodhouse .alloc = intcapxt_irqdomain_alloc, 2299d1adcfbbSDavid Woodhouse .free = intcapxt_irqdomain_free, 2300d1adcfbbSDavid Woodhouse .activate = intcapxt_irqdomain_activate, 2301d1adcfbbSDavid Woodhouse .deactivate = intcapxt_irqdomain_deactivate, 2302d1adcfbbSDavid Woodhouse }; 2303d1adcfbbSDavid Woodhouse 2304d1adcfbbSDavid Woodhouse 2305d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_irqdomain; 2306d1adcfbbSDavid Woodhouse 2307d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_get_irqdomain(void) 2308d1adcfbbSDavid Woodhouse { 2309d1adcfbbSDavid Woodhouse struct fwnode_handle *fn; 2310d1adcfbbSDavid Woodhouse 2311d1adcfbbSDavid Woodhouse /* No need for locking here (yet) as the init is single-threaded */ 2312d1adcfbbSDavid Woodhouse if (iommu_irqdomain) 2313d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2314d1adcfbbSDavid Woodhouse 2315d1adcfbbSDavid Woodhouse fn = irq_domain_alloc_named_fwnode("AMD-Vi-MSI"); 2316d1adcfbbSDavid Woodhouse if (!fn) 2317d1adcfbbSDavid Woodhouse return NULL; 2318d1adcfbbSDavid Woodhouse 2319d1adcfbbSDavid Woodhouse iommu_irqdomain = irq_domain_create_hierarchy(x86_vector_domain, 0, 0, 2320d1adcfbbSDavid Woodhouse fn, &intcapxt_domain_ops, 2321d1adcfbbSDavid Woodhouse NULL); 2322d1adcfbbSDavid Woodhouse if (!iommu_irqdomain) 2323d1adcfbbSDavid Woodhouse irq_domain_free_fwnode(fn); 2324d1adcfbbSDavid Woodhouse 2325d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2326d1adcfbbSDavid Woodhouse } 2327d1adcfbbSDavid Woodhouse 2328d1adcfbbSDavid Woodhouse static int iommu_setup_intcapxt(struct amd_iommu *iommu) 2329d1adcfbbSDavid Woodhouse { 2330d1adcfbbSDavid Woodhouse struct irq_domain *domain; 2331d1adcfbbSDavid Woodhouse struct irq_alloc_info info; 2332d1adcfbbSDavid Woodhouse int irq, ret; 2333d1adcfbbSDavid Woodhouse 2334d1adcfbbSDavid Woodhouse domain = iommu_get_irqdomain(); 2335d1adcfbbSDavid Woodhouse if (!domain) 2336d1adcfbbSDavid Woodhouse return -ENXIO; 2337d1adcfbbSDavid Woodhouse 2338d1adcfbbSDavid Woodhouse init_irq_alloc_info(&info, NULL); 2339d1adcfbbSDavid Woodhouse info.type = X86_IRQ_ALLOC_TYPE_AMDVI; 2340d1adcfbbSDavid Woodhouse info.data = iommu; 2341d1adcfbbSDavid Woodhouse 2342d1adcfbbSDavid Woodhouse irq = irq_domain_alloc_irqs(domain, 1, NUMA_NO_NODE, &info); 2343d1adcfbbSDavid Woodhouse if (irq < 0) { 2344d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2345d1adcfbbSDavid Woodhouse return irq; 2346d1adcfbbSDavid Woodhouse } 2347d1adcfbbSDavid Woodhouse 2348d1adcfbbSDavid Woodhouse ret = request_threaded_irq(irq, amd_iommu_int_handler, 2349d1adcfbbSDavid Woodhouse amd_iommu_int_thread, 0, "AMD-Vi", iommu); 2350ad8694baSJoerg Roedel if (ret) { 2351d1adcfbbSDavid Woodhouse irq_domain_free_irqs(irq, 1); 2352d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2353ad8694baSJoerg Roedel return ret; 2354ad8694baSJoerg Roedel } 2355ad8694baSJoerg Roedel 2356d1adcfbbSDavid Woodhouse return 0; 2357ad8694baSJoerg Roedel } 2358ad8694baSJoerg Roedel 2359d1adcfbbSDavid Woodhouse static int iommu_init_irq(struct amd_iommu *iommu) 2360ad8694baSJoerg Roedel { 2361ad8694baSJoerg Roedel int ret; 2362ad8694baSJoerg Roedel 2363ad8694baSJoerg Roedel if (iommu->int_enabled) 2364ad8694baSJoerg Roedel goto enable_faults; 2365ad8694baSJoerg Roedel 2366d1adcfbbSDavid Woodhouse if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 2367d1adcfbbSDavid Woodhouse ret = iommu_setup_intcapxt(iommu); 2368d1adcfbbSDavid Woodhouse else if (iommu->dev->msi_cap) 2369ad8694baSJoerg Roedel ret = iommu_setup_msi(iommu); 2370ad8694baSJoerg Roedel else 2371ad8694baSJoerg Roedel ret = -ENODEV; 2372ad8694baSJoerg Roedel 2373ad8694baSJoerg Roedel if (ret) 2374ad8694baSJoerg Roedel return ret; 2375ad8694baSJoerg Roedel 237612bc4570SDavid Woodhouse iommu->int_enabled = true; 2377ad8694baSJoerg Roedel enable_faults: 237801b297a4SMaxim Levitsky 237901b297a4SMaxim Levitsky if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 238001b297a4SMaxim Levitsky iommu_feature_enable(iommu, CONTROL_INTCAPXT_EN); 238101b297a4SMaxim Levitsky 2382ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_INT_EN); 2383ad8694baSJoerg Roedel 2384ad8694baSJoerg Roedel if (iommu->ppr_log != NULL) 2385ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRINT_EN); 2386ad8694baSJoerg Roedel 2387ad8694baSJoerg Roedel iommu_ga_log_enable(iommu); 2388ad8694baSJoerg Roedel 2389ad8694baSJoerg Roedel return 0; 2390ad8694baSJoerg Roedel } 2391ad8694baSJoerg Roedel 2392ad8694baSJoerg Roedel /**************************************************************************** 2393ad8694baSJoerg Roedel * 2394ad8694baSJoerg Roedel * The next functions belong to the third pass of parsing the ACPI 2395ad8694baSJoerg Roedel * table. In this last pass the memory mapping requirements are 2396ad8694baSJoerg Roedel * gathered (like exclusion and unity mapping ranges). 2397ad8694baSJoerg Roedel * 2398ad8694baSJoerg Roedel ****************************************************************************/ 2399ad8694baSJoerg Roedel 2400ad8694baSJoerg Roedel static void __init free_unity_maps(void) 2401ad8694baSJoerg Roedel { 2402ad8694baSJoerg Roedel struct unity_map_entry *entry, *next; 2403b618ae62SVasant Hegde struct amd_iommu_pci_seg *p, *pci_seg; 2404ad8694baSJoerg Roedel 2405b618ae62SVasant Hegde for_each_pci_segment_safe(pci_seg, p) { 2406b618ae62SVasant Hegde list_for_each_entry_safe(entry, next, &pci_seg->unity_map, list) { 2407ad8694baSJoerg Roedel list_del(&entry->list); 2408ad8694baSJoerg Roedel kfree(entry); 2409ad8694baSJoerg Roedel } 2410ad8694baSJoerg Roedel } 2411b618ae62SVasant Hegde } 2412ad8694baSJoerg Roedel 2413ad8694baSJoerg Roedel /* called for unity map ACPI definition */ 241430795900SVasant Hegde static int __init init_unity_map_range(struct ivmd_header *m, 241530795900SVasant Hegde struct acpi_table_header *ivrs_base) 2416ad8694baSJoerg Roedel { 2417ad8694baSJoerg Roedel struct unity_map_entry *e = NULL; 2418b618ae62SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 2419ad8694baSJoerg Roedel char *s; 2420ad8694baSJoerg Roedel 242130795900SVasant Hegde pci_seg = get_pci_segment(m->pci_seg, ivrs_base); 2422b618ae62SVasant Hegde if (pci_seg == NULL) 2423b618ae62SVasant Hegde return -ENOMEM; 2424b618ae62SVasant Hegde 2425ad8694baSJoerg Roedel e = kzalloc(sizeof(*e), GFP_KERNEL); 2426ad8694baSJoerg Roedel if (e == NULL) 2427ad8694baSJoerg Roedel return -ENOMEM; 2428ad8694baSJoerg Roedel 2429ad8694baSJoerg Roedel switch (m->type) { 2430ad8694baSJoerg Roedel default: 2431ad8694baSJoerg Roedel kfree(e); 2432ad8694baSJoerg Roedel return 0; 2433ad8694baSJoerg Roedel case ACPI_IVMD_TYPE: 2434ad8694baSJoerg Roedel s = "IVMD_TYPEi\t\t\t"; 2435ad8694baSJoerg Roedel e->devid_start = e->devid_end = m->devid; 2436ad8694baSJoerg Roedel break; 2437ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_ALL: 2438ad8694baSJoerg Roedel s = "IVMD_TYPE_ALL\t\t"; 2439ad8694baSJoerg Roedel e->devid_start = 0; 2440401360ecSSuravee Suthikulpanit e->devid_end = pci_seg->last_bdf; 2441ad8694baSJoerg Roedel break; 2442ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_RANGE: 2443ad8694baSJoerg Roedel s = "IVMD_TYPE_RANGE\t\t"; 2444ad8694baSJoerg Roedel e->devid_start = m->devid; 2445ad8694baSJoerg Roedel e->devid_end = m->aux; 2446ad8694baSJoerg Roedel break; 2447ad8694baSJoerg Roedel } 2448ad8694baSJoerg Roedel e->address_start = PAGE_ALIGN(m->range_start); 2449ad8694baSJoerg Roedel e->address_end = e->address_start + PAGE_ALIGN(m->range_length); 2450ad8694baSJoerg Roedel e->prot = m->flags >> 1; 2451ad8694baSJoerg Roedel 24520bbe4cedSAdrian Huang /* 24530bbe4cedSAdrian Huang * Treat per-device exclusion ranges as r/w unity-mapped regions 24540bbe4cedSAdrian Huang * since some buggy BIOSes might lead to the overwritten exclusion 24550bbe4cedSAdrian Huang * range (exclusion_start and exclusion_length members). This 24560bbe4cedSAdrian Huang * happens when there are multiple exclusion ranges (IVMD entries) 24570bbe4cedSAdrian Huang * defined in ACPI table. 24580bbe4cedSAdrian Huang */ 24590bbe4cedSAdrian Huang if (m->flags & IVMD_FLAG_EXCL_RANGE) 24600bbe4cedSAdrian Huang e->prot = (IVMD_FLAG_IW | IVMD_FLAG_IR) >> 1; 24610bbe4cedSAdrian Huang 2462b618ae62SVasant Hegde DUMP_printk("%s devid_start: %04x:%02x:%02x.%x devid_end: " 2463b618ae62SVasant Hegde "%04x:%02x:%02x.%x range_start: %016llx range_end: %016llx" 2464b618ae62SVasant Hegde " flags: %x\n", s, m->pci_seg, 2465ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid_start), PCI_SLOT(e->devid_start), 2466b618ae62SVasant Hegde PCI_FUNC(e->devid_start), m->pci_seg, 2467b618ae62SVasant Hegde PCI_BUS_NUM(e->devid_end), 2468ad8694baSJoerg Roedel PCI_SLOT(e->devid_end), PCI_FUNC(e->devid_end), 2469ad8694baSJoerg Roedel e->address_start, e->address_end, m->flags); 2470ad8694baSJoerg Roedel 2471b618ae62SVasant Hegde list_add_tail(&e->list, &pci_seg->unity_map); 2472ad8694baSJoerg Roedel 2473ad8694baSJoerg Roedel return 0; 2474ad8694baSJoerg Roedel } 2475ad8694baSJoerg Roedel 2476ad8694baSJoerg Roedel /* iterates over all memory definitions we find in the ACPI table */ 2477ad8694baSJoerg Roedel static int __init init_memory_definitions(struct acpi_table_header *table) 2478ad8694baSJoerg Roedel { 2479ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 2480ad8694baSJoerg Roedel struct ivmd_header *m; 2481ad8694baSJoerg Roedel 2482ad8694baSJoerg Roedel end += table->length; 2483ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 2484ad8694baSJoerg Roedel 2485ad8694baSJoerg Roedel while (p < end) { 2486ad8694baSJoerg Roedel m = (struct ivmd_header *)p; 2487ad8694baSJoerg Roedel if (m->flags & (IVMD_FLAG_UNITY_MAP | IVMD_FLAG_EXCL_RANGE)) 248830795900SVasant Hegde init_unity_map_range(m, table); 2489ad8694baSJoerg Roedel 2490ad8694baSJoerg Roedel p += m->length; 2491ad8694baSJoerg Roedel } 2492ad8694baSJoerg Roedel 2493ad8694baSJoerg Roedel return 0; 2494ad8694baSJoerg Roedel } 2495ad8694baSJoerg Roedel 2496ad8694baSJoerg Roedel /* 2497ad8694baSJoerg Roedel * Init the device table to not allow DMA access for devices 2498ad8694baSJoerg Roedel */ 24991ab5a153SSuravee Suthikulpanit static void init_device_table_dma(struct amd_iommu_pci_seg *pci_seg) 2500ad8694baSJoerg Roedel { 2501ad8694baSJoerg Roedel u32 devid; 25021ab5a153SSuravee Suthikulpanit struct dev_table_entry *dev_table = pci_seg->dev_table; 25031ab5a153SSuravee Suthikulpanit 25041ab5a153SSuravee Suthikulpanit if (dev_table == NULL) 25051ab5a153SSuravee Suthikulpanit return; 2506ad8694baSJoerg Roedel 2507401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) { 250856fb7951SSuravee Suthikulpanit __set_dev_entry_bit(dev_table, devid, DEV_ENTRY_VALID); 250956fb7951SSuravee Suthikulpanit __set_dev_entry_bit(dev_table, devid, DEV_ENTRY_TRANSLATION); 2510ad8694baSJoerg Roedel } 2511ad8694baSJoerg Roedel } 2512ad8694baSJoerg Roedel 25131ab5a153SSuravee Suthikulpanit static void __init uninit_device_table_dma(struct amd_iommu_pci_seg *pci_seg) 2514ad8694baSJoerg Roedel { 2515ad8694baSJoerg Roedel u32 devid; 25161ab5a153SSuravee Suthikulpanit struct dev_table_entry *dev_table = pci_seg->dev_table; 25171ab5a153SSuravee Suthikulpanit 25181ab5a153SSuravee Suthikulpanit if (dev_table == NULL) 25191ab5a153SSuravee Suthikulpanit return; 2520ad8694baSJoerg Roedel 2521401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) { 25221ab5a153SSuravee Suthikulpanit dev_table[devid].data[0] = 0ULL; 25231ab5a153SSuravee Suthikulpanit dev_table[devid].data[1] = 0ULL; 2524ad8694baSJoerg Roedel } 2525ad8694baSJoerg Roedel } 2526ad8694baSJoerg Roedel 2527ad8694baSJoerg Roedel static void init_device_table(void) 2528ad8694baSJoerg Roedel { 252956fb7951SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2530ad8694baSJoerg Roedel u32 devid; 2531ad8694baSJoerg Roedel 2532ad8694baSJoerg Roedel if (!amd_iommu_irq_remap) 2533ad8694baSJoerg Roedel return; 2534ad8694baSJoerg Roedel 253556fb7951SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2536401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) 253756fb7951SSuravee Suthikulpanit __set_dev_entry_bit(pci_seg->dev_table, 253856fb7951SSuravee Suthikulpanit devid, DEV_ENTRY_IRQ_TBL_EN); 253956fb7951SSuravee Suthikulpanit } 2540ad8694baSJoerg Roedel } 2541ad8694baSJoerg Roedel 2542ad8694baSJoerg Roedel static void iommu_init_flags(struct amd_iommu *iommu) 2543ad8694baSJoerg Roedel { 2544ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_HT_TUN_EN_MASK ? 2545ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) : 2546ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_HT_TUN_EN); 2547ad8694baSJoerg Roedel 2548ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_PASSPW_EN_MASK ? 2549ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PASSPW_EN) : 2550ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_PASSPW_EN); 2551ad8694baSJoerg Roedel 2552ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_RESPASSPW_EN_MASK ? 2553ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) : 2554ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN); 2555ad8694baSJoerg Roedel 2556ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_ISOC_EN_MASK ? 2557ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_ISOC_EN) : 2558ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_ISOC_EN); 2559ad8694baSJoerg Roedel 2560ad8694baSJoerg Roedel /* 2561ad8694baSJoerg Roedel * make IOMMU memory accesses cache coherent 2562ad8694baSJoerg Roedel */ 2563ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_COHERENT_EN); 2564ad8694baSJoerg Roedel 2565ad8694baSJoerg Roedel /* Set IOTLB invalidation timeout to 1s */ 2566ad8694baSJoerg Roedel iommu_set_inv_tlb_timeout(iommu, CTRL_INV_TO_1S); 2567ad8694baSJoerg Roedel } 2568ad8694baSJoerg Roedel 2569ad8694baSJoerg Roedel static void iommu_apply_resume_quirks(struct amd_iommu *iommu) 2570ad8694baSJoerg Roedel { 2571ad8694baSJoerg Roedel int i, j; 2572ad8694baSJoerg Roedel u32 ioc_feature_control; 2573ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->root_pdev; 2574ad8694baSJoerg Roedel 2575ad8694baSJoerg Roedel /* RD890 BIOSes may not have completely reconfigured the iommu */ 2576ad8694baSJoerg Roedel if (!is_rd890_iommu(iommu->dev) || !pdev) 2577ad8694baSJoerg Roedel return; 2578ad8694baSJoerg Roedel 2579ad8694baSJoerg Roedel /* 2580ad8694baSJoerg Roedel * First, we need to ensure that the iommu is enabled. This is 2581ad8694baSJoerg Roedel * controlled by a register in the northbridge 2582ad8694baSJoerg Roedel */ 2583ad8694baSJoerg Roedel 2584ad8694baSJoerg Roedel /* Select Northbridge indirect register 0x75 and enable writing */ 2585ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x60, 0x75 | (1 << 7)); 2586ad8694baSJoerg Roedel pci_read_config_dword(pdev, 0x64, &ioc_feature_control); 2587ad8694baSJoerg Roedel 2588ad8694baSJoerg Roedel /* Enable the iommu */ 2589ad8694baSJoerg Roedel if (!(ioc_feature_control & 0x1)) 2590ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x64, ioc_feature_control | 1); 2591ad8694baSJoerg Roedel 2592ad8694baSJoerg Roedel /* Restore the iommu BAR */ 2593ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2594ad8694baSJoerg Roedel iommu->stored_addr_lo); 2595ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 8, 2596ad8694baSJoerg Roedel iommu->stored_addr_hi); 2597ad8694baSJoerg Roedel 2598ad8694baSJoerg Roedel /* Restore the l1 indirect regs for each of the 6 l1s */ 2599ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 2600ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 2601ad8694baSJoerg Roedel iommu_write_l1(iommu, i, j, iommu->stored_l1[i][j]); 2602ad8694baSJoerg Roedel 2603ad8694baSJoerg Roedel /* Restore the l2 indirect regs */ 2604ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 2605ad8694baSJoerg Roedel iommu_write_l2(iommu, i, iommu->stored_l2[i]); 2606ad8694baSJoerg Roedel 2607ad8694baSJoerg Roedel /* Lock PCI setup registers */ 2608ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2609ad8694baSJoerg Roedel iommu->stored_addr_lo | 1); 2610ad8694baSJoerg Roedel } 2611ad8694baSJoerg Roedel 2612ad8694baSJoerg Roedel static void iommu_enable_ga(struct amd_iommu *iommu) 2613ad8694baSJoerg Roedel { 2614ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2615ad8694baSJoerg Roedel switch (amd_iommu_guest_ir) { 2616ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_VAPIC: 2617ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GAM_EN); 2618df561f66SGustavo A. R. Silva fallthrough; 2619ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_LEGACY_GA: 2620ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GA_EN); 2621ad8694baSJoerg Roedel iommu->irte_ops = &irte_128_ops; 2622ad8694baSJoerg Roedel break; 2623ad8694baSJoerg Roedel default: 2624ad8694baSJoerg Roedel iommu->irte_ops = &irte_32_ops; 2625ad8694baSJoerg Roedel break; 2626ad8694baSJoerg Roedel } 2627ad8694baSJoerg Roedel #endif 2628ad8694baSJoerg Roedel } 2629ad8694baSJoerg Roedel 2630ad8694baSJoerg Roedel static void early_enable_iommu(struct amd_iommu *iommu) 2631ad8694baSJoerg Roedel { 2632ad8694baSJoerg Roedel iommu_disable(iommu); 2633ad8694baSJoerg Roedel iommu_init_flags(iommu); 2634ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2635ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2636ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2637ad8694baSJoerg Roedel iommu_set_exclusion_range(iommu); 2638ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2639ad8694baSJoerg Roedel iommu_enable_xt(iommu); 2640ad8694baSJoerg Roedel iommu_enable(iommu); 2641ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2642ad8694baSJoerg Roedel } 2643ad8694baSJoerg Roedel 2644ad8694baSJoerg Roedel /* 2645ad8694baSJoerg Roedel * This function finally enables all IOMMUs found in the system after 2646ad8694baSJoerg Roedel * they have been initialized. 2647ad8694baSJoerg Roedel * 2648ad8694baSJoerg Roedel * Or if in kdump kernel and IOMMUs are all pre-enabled, try to copy 2649ad8694baSJoerg Roedel * the old content of device table entries. Not this case or copy failed, 2650ad8694baSJoerg Roedel * just continue as normal kernel does. 2651ad8694baSJoerg Roedel */ 2652ad8694baSJoerg Roedel static void early_enable_iommus(void) 2653ad8694baSJoerg Roedel { 2654ad8694baSJoerg Roedel struct amd_iommu *iommu; 2655eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2656ad8694baSJoerg Roedel 2657ad8694baSJoerg Roedel if (!copy_device_table()) { 2658ad8694baSJoerg Roedel /* 2659ad8694baSJoerg Roedel * If come here because of failure in copying device table from old 2660ad8694baSJoerg Roedel * kernel with all IOMMUs enabled, print error message and try to 2661ad8694baSJoerg Roedel * free allocated old_dev_tbl_cpy. 2662ad8694baSJoerg Roedel */ 2663ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 2664ad8694baSJoerg Roedel pr_err("Failed to copy DEV table from previous kernel.\n"); 2665eb21ef02SSuravee Suthikulpanit 2666eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2667eb21ef02SSuravee Suthikulpanit if (pci_seg->old_dev_tbl_cpy != NULL) { 2668eb21ef02SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->old_dev_tbl_cpy, 2669b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 2670eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy = NULL; 2671eb21ef02SSuravee Suthikulpanit } 2672eb21ef02SSuravee Suthikulpanit } 2673ad8694baSJoerg Roedel 2674ad8694baSJoerg Roedel for_each_iommu(iommu) { 2675ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 2676ad8694baSJoerg Roedel early_enable_iommu(iommu); 2677ad8694baSJoerg Roedel } 2678ad8694baSJoerg Roedel } else { 2679ad8694baSJoerg Roedel pr_info("Copied DEV table from previous kernel.\n"); 2680eb21ef02SSuravee Suthikulpanit 2681eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2682eb21ef02SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->dev_table, 2683b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 2684eb21ef02SSuravee Suthikulpanit pci_seg->dev_table = pci_seg->old_dev_tbl_cpy; 2685eb21ef02SSuravee Suthikulpanit } 2686eb21ef02SSuravee Suthikulpanit 2687ad8694baSJoerg Roedel for_each_iommu(iommu) { 2688ad8694baSJoerg Roedel iommu_disable_command_buffer(iommu); 2689ad8694baSJoerg Roedel iommu_disable_event_buffer(iommu); 2690ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2691ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2692ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2693ad8694baSJoerg Roedel iommu_enable_xt(iommu); 2694ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2695ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2696ad8694baSJoerg Roedel } 2697ad8694baSJoerg Roedel } 2698ad8694baSJoerg Roedel 2699ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2700c3811a50SWei Huang /* 2701c3811a50SWei Huang * Note: We have already checked GASup from IVRS table. 2702c3811a50SWei Huang * Now, we need to make sure that GAMSup is set. 2703c3811a50SWei Huang */ 2704c3811a50SWei Huang if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir) && 2705c3811a50SWei Huang !check_feature_on_all_iommus(FEATURE_GAM_VAPIC)) 2706c3811a50SWei Huang amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 2707c3811a50SWei Huang 2708ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2709ad8694baSJoerg Roedel amd_iommu_irq_ops.capability |= (1 << IRQ_POSTING_CAP); 2710ad8694baSJoerg Roedel #endif 2711ad8694baSJoerg Roedel } 2712ad8694baSJoerg Roedel 2713ad8694baSJoerg Roedel static void enable_iommus_v2(void) 2714ad8694baSJoerg Roedel { 2715ad8694baSJoerg Roedel struct amd_iommu *iommu; 2716ad8694baSJoerg Roedel 2717ad8694baSJoerg Roedel for_each_iommu(iommu) { 2718ad8694baSJoerg Roedel iommu_enable_ppr_log(iommu); 2719ad8694baSJoerg Roedel iommu_enable_gt(iommu); 2720ad8694baSJoerg Roedel } 2721ad8694baSJoerg Roedel } 2722ad8694baSJoerg Roedel 2723ad8694baSJoerg Roedel static void enable_iommus(void) 2724ad8694baSJoerg Roedel { 2725ad8694baSJoerg Roedel early_enable_iommus(); 2726ad8694baSJoerg Roedel 2727ad8694baSJoerg Roedel enable_iommus_v2(); 2728ad8694baSJoerg Roedel } 2729ad8694baSJoerg Roedel 2730ad8694baSJoerg Roedel static void disable_iommus(void) 2731ad8694baSJoerg Roedel { 2732ad8694baSJoerg Roedel struct amd_iommu *iommu; 2733ad8694baSJoerg Roedel 2734ad8694baSJoerg Roedel for_each_iommu(iommu) 2735ad8694baSJoerg Roedel iommu_disable(iommu); 2736ad8694baSJoerg Roedel 2737ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2738ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2739ad8694baSJoerg Roedel amd_iommu_irq_ops.capability &= ~(1 << IRQ_POSTING_CAP); 2740ad8694baSJoerg Roedel #endif 2741ad8694baSJoerg Roedel } 2742ad8694baSJoerg Roedel 2743ad8694baSJoerg Roedel /* 2744ad8694baSJoerg Roedel * Suspend/Resume support 2745ad8694baSJoerg Roedel * disable suspend until real resume implemented 2746ad8694baSJoerg Roedel */ 2747ad8694baSJoerg Roedel 2748ad8694baSJoerg Roedel static void amd_iommu_resume(void) 2749ad8694baSJoerg Roedel { 2750ad8694baSJoerg Roedel struct amd_iommu *iommu; 2751ad8694baSJoerg Roedel 2752ad8694baSJoerg Roedel for_each_iommu(iommu) 2753ad8694baSJoerg Roedel iommu_apply_resume_quirks(iommu); 2754ad8694baSJoerg Roedel 2755ad8694baSJoerg Roedel /* re-load the hardware */ 2756ad8694baSJoerg Roedel enable_iommus(); 2757ad8694baSJoerg Roedel 2758ad8694baSJoerg Roedel amd_iommu_enable_interrupts(); 2759ad8694baSJoerg Roedel } 2760ad8694baSJoerg Roedel 2761ad8694baSJoerg Roedel static int amd_iommu_suspend(void) 2762ad8694baSJoerg Roedel { 2763ad8694baSJoerg Roedel /* disable IOMMUs to go out of the way for BIOS */ 2764ad8694baSJoerg Roedel disable_iommus(); 2765ad8694baSJoerg Roedel 2766ad8694baSJoerg Roedel return 0; 2767ad8694baSJoerg Roedel } 2768ad8694baSJoerg Roedel 2769ad8694baSJoerg Roedel static struct syscore_ops amd_iommu_syscore_ops = { 2770ad8694baSJoerg Roedel .suspend = amd_iommu_suspend, 2771ad8694baSJoerg Roedel .resume = amd_iommu_resume, 2772ad8694baSJoerg Roedel }; 2773ad8694baSJoerg Roedel 2774ad8694baSJoerg Roedel static void __init free_iommu_resources(void) 2775ad8694baSJoerg Roedel { 2776ad8694baSJoerg Roedel kmem_cache_destroy(amd_iommu_irq_cache); 2777ad8694baSJoerg Roedel amd_iommu_irq_cache = NULL; 2778ad8694baSJoerg Roedel 2779ad8694baSJoerg Roedel free_iommu_all(); 2780404ec4e4SVasant Hegde free_pci_segments(); 2781ad8694baSJoerg Roedel } 2782ad8694baSJoerg Roedel 2783ad8694baSJoerg Roedel /* SB IOAPIC is always on this device in AMD systems */ 2784ad8694baSJoerg Roedel #define IOAPIC_SB_DEVID ((0x00 << 8) | PCI_DEVFN(0x14, 0)) 2785ad8694baSJoerg Roedel 2786ad8694baSJoerg Roedel static bool __init check_ioapic_information(void) 2787ad8694baSJoerg Roedel { 2788ad8694baSJoerg Roedel const char *fw_bug = FW_BUG; 2789ad8694baSJoerg Roedel bool ret, has_sb_ioapic; 2790ad8694baSJoerg Roedel int idx; 2791ad8694baSJoerg Roedel 2792ad8694baSJoerg Roedel has_sb_ioapic = false; 2793ad8694baSJoerg Roedel ret = false; 2794ad8694baSJoerg Roedel 2795ad8694baSJoerg Roedel /* 2796ad8694baSJoerg Roedel * If we have map overrides on the kernel command line the 2797ad8694baSJoerg Roedel * messages in this function might not describe firmware bugs 2798ad8694baSJoerg Roedel * anymore - so be careful 2799ad8694baSJoerg Roedel */ 2800ad8694baSJoerg Roedel if (cmdline_maps) 2801ad8694baSJoerg Roedel fw_bug = ""; 2802ad8694baSJoerg Roedel 2803ad8694baSJoerg Roedel for (idx = 0; idx < nr_ioapics; idx++) { 2804ad8694baSJoerg Roedel int devid, id = mpc_ioapic_id(idx); 2805ad8694baSJoerg Roedel 2806ad8694baSJoerg Roedel devid = get_ioapic_devid(id); 2807ad8694baSJoerg Roedel if (devid < 0) { 2808ad8694baSJoerg Roedel pr_err("%s: IOAPIC[%d] not in IVRS table\n", 2809ad8694baSJoerg Roedel fw_bug, id); 2810ad8694baSJoerg Roedel ret = false; 2811ad8694baSJoerg Roedel } else if (devid == IOAPIC_SB_DEVID) { 2812ad8694baSJoerg Roedel has_sb_ioapic = true; 2813ad8694baSJoerg Roedel ret = true; 2814ad8694baSJoerg Roedel } 2815ad8694baSJoerg Roedel } 2816ad8694baSJoerg Roedel 2817ad8694baSJoerg Roedel if (!has_sb_ioapic) { 2818ad8694baSJoerg Roedel /* 2819ad8694baSJoerg Roedel * We expect the SB IOAPIC to be listed in the IVRS 2820ad8694baSJoerg Roedel * table. The system timer is connected to the SB IOAPIC 2821ad8694baSJoerg Roedel * and if we don't have it in the list the system will 2822ad8694baSJoerg Roedel * panic at boot time. This situation usually happens 2823ad8694baSJoerg Roedel * when the BIOS is buggy and provides us the wrong 2824ad8694baSJoerg Roedel * device id for the IOAPIC in the system. 2825ad8694baSJoerg Roedel */ 2826ad8694baSJoerg Roedel pr_err("%s: No southbridge IOAPIC found\n", fw_bug); 2827ad8694baSJoerg Roedel } 2828ad8694baSJoerg Roedel 2829ad8694baSJoerg Roedel if (!ret) 2830ad8694baSJoerg Roedel pr_err("Disabling interrupt remapping\n"); 2831ad8694baSJoerg Roedel 2832ad8694baSJoerg Roedel return ret; 2833ad8694baSJoerg Roedel } 2834ad8694baSJoerg Roedel 2835ad8694baSJoerg Roedel static void __init free_dma_resources(void) 2836ad8694baSJoerg Roedel { 2837ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_pd_alloc_bitmap, 2838ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 2839ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = NULL; 2840ad8694baSJoerg Roedel 2841ad8694baSJoerg Roedel free_unity_maps(); 2842ad8694baSJoerg Roedel } 2843ad8694baSJoerg Roedel 2844a44092e3SSuravee Suthikulpanit static void __init ivinfo_init(void *ivrs) 2845a44092e3SSuravee Suthikulpanit { 2846a44092e3SSuravee Suthikulpanit amd_iommu_ivinfo = *((u32 *)(ivrs + IOMMU_IVINFO_OFFSET)); 2847a44092e3SSuravee Suthikulpanit } 2848a44092e3SSuravee Suthikulpanit 2849ad8694baSJoerg Roedel /* 2850ad8694baSJoerg Roedel * This is the hardware init function for AMD IOMMU in the system. 2851ad8694baSJoerg Roedel * This function is called either from amd_iommu_init or from the interrupt 2852ad8694baSJoerg Roedel * remapping setup code. 2853ad8694baSJoerg Roedel * 2854ad8694baSJoerg Roedel * This function basically parses the ACPI table for AMD IOMMU (IVRS) 2855ad8694baSJoerg Roedel * four times: 2856ad8694baSJoerg Roedel * 2857ad8694baSJoerg Roedel * 1 pass) Discover the most comprehensive IVHD type to use. 2858ad8694baSJoerg Roedel * 2859ad8694baSJoerg Roedel * 2 pass) Find the highest PCI device id the driver has to handle. 2860ad8694baSJoerg Roedel * Upon this information the size of the data structures is 2861ad8694baSJoerg Roedel * determined that needs to be allocated. 2862ad8694baSJoerg Roedel * 2863ad8694baSJoerg Roedel * 3 pass) Initialize the data structures just allocated with the 2864ad8694baSJoerg Roedel * information in the ACPI table about available AMD IOMMUs 2865ad8694baSJoerg Roedel * in the system. It also maps the PCI devices in the 2866ad8694baSJoerg Roedel * system to specific IOMMUs 2867ad8694baSJoerg Roedel * 2868ad8694baSJoerg Roedel * 4 pass) After the basic data structures are allocated and 2869ad8694baSJoerg Roedel * initialized we update them with information about memory 2870ad8694baSJoerg Roedel * remapping requirements parsed out of the ACPI table in 2871ad8694baSJoerg Roedel * this last pass. 2872ad8694baSJoerg Roedel * 2873ad8694baSJoerg Roedel * After everything is set up the IOMMUs are enabled and the necessary 2874ad8694baSJoerg Roedel * hotplug and suspend notifiers are registered. 2875ad8694baSJoerg Roedel */ 2876ad8694baSJoerg Roedel static int __init early_amd_iommu_init(void) 2877ad8694baSJoerg Roedel { 2878ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 287999fc4ac3SSuravee Suthikulpanit int remap_cache_sz, ret; 2880ad8694baSJoerg Roedel acpi_status status; 2881ad8694baSJoerg Roedel 2882ad8694baSJoerg Roedel if (!amd_iommu_detected) 2883ad8694baSJoerg Roedel return -ENODEV; 2884ad8694baSJoerg Roedel 2885ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 2886ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 2887ad8694baSJoerg Roedel return -ENODEV; 2888ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 2889ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 2890ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 2891ad8694baSJoerg Roedel return -EINVAL; 2892ad8694baSJoerg Roedel } 2893ad8694baSJoerg Roedel 2894ad8694baSJoerg Roedel /* 2895ad8694baSJoerg Roedel * Validate checksum here so we don't need to do it when 2896ad8694baSJoerg Roedel * we actually parse the table 2897ad8694baSJoerg Roedel */ 2898ad8694baSJoerg Roedel ret = check_ivrs_checksum(ivrs_base); 2899ad8694baSJoerg Roedel if (ret) 2900ad8694baSJoerg Roedel goto out; 2901ad8694baSJoerg Roedel 2902a44092e3SSuravee Suthikulpanit ivinfo_init(ivrs_base); 2903a44092e3SSuravee Suthikulpanit 2904ad8694baSJoerg Roedel amd_iommu_target_ivhd_type = get_highest_supported_ivhd_type(ivrs_base); 2905ad8694baSJoerg Roedel DUMP_printk("Using IVHD type %#x\n", amd_iommu_target_ivhd_type); 2906ad8694baSJoerg Roedel 2907ad8694baSJoerg Roedel /* Device table - directly used by all IOMMUs */ 2908ad8694baSJoerg Roedel ret = -ENOMEM; 2909ad8694baSJoerg Roedel 2910ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages( 2911ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO, 2912ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 2913ad8694baSJoerg Roedel if (amd_iommu_pd_alloc_bitmap == NULL) 2914ad8694baSJoerg Roedel goto out; 2915ad8694baSJoerg Roedel 2916ad8694baSJoerg Roedel /* 2917ad8694baSJoerg Roedel * never allocate domain 0 because its used as the non-allocated and 2918ad8694baSJoerg Roedel * error value placeholder 2919ad8694baSJoerg Roedel */ 2920ad8694baSJoerg Roedel __set_bit(0, amd_iommu_pd_alloc_bitmap); 2921ad8694baSJoerg Roedel 2922ad8694baSJoerg Roedel /* 2923ad8694baSJoerg Roedel * now the data structures are allocated and basically initialized 2924ad8694baSJoerg Roedel * start the real acpi table scan 2925ad8694baSJoerg Roedel */ 2926ad8694baSJoerg Roedel ret = init_iommu_all(ivrs_base); 2927ad8694baSJoerg Roedel if (ret) 2928ad8694baSJoerg Roedel goto out; 2929ad8694baSJoerg Roedel 2930ad8694baSJoerg Roedel /* Disable any previously enabled IOMMUs */ 2931ad8694baSJoerg Roedel if (!is_kdump_kernel() || amd_iommu_disabled) 2932ad8694baSJoerg Roedel disable_iommus(); 2933ad8694baSJoerg Roedel 2934ad8694baSJoerg Roedel if (amd_iommu_irq_remap) 2935ad8694baSJoerg Roedel amd_iommu_irq_remap = check_ioapic_information(); 2936ad8694baSJoerg Roedel 2937ad8694baSJoerg Roedel if (amd_iommu_irq_remap) { 2938333e581bSVasant Hegde struct amd_iommu_pci_seg *pci_seg; 2939ad8694baSJoerg Roedel /* 2940ad8694baSJoerg Roedel * Interrupt remapping enabled, create kmem_cache for the 2941ad8694baSJoerg Roedel * remapping tables. 2942ad8694baSJoerg Roedel */ 2943ad8694baSJoerg Roedel ret = -ENOMEM; 2944ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir)) 2945ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * sizeof(u32); 2946ad8694baSJoerg Roedel else 2947ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * (sizeof(u64) * 2); 2948ad8694baSJoerg Roedel amd_iommu_irq_cache = kmem_cache_create("irq_remap_cache", 2949ad8694baSJoerg Roedel remap_cache_sz, 29505ae9a046SSuravee Suthikulpanit DTE_INTTAB_ALIGNMENT, 2951ad8694baSJoerg Roedel 0, NULL); 2952ad8694baSJoerg Roedel if (!amd_iommu_irq_cache) 2953ad8694baSJoerg Roedel goto out; 2954ad8694baSJoerg Roedel 2955333e581bSVasant Hegde for_each_pci_segment(pci_seg) { 2956333e581bSVasant Hegde if (alloc_irq_lookup_table(pci_seg)) 2957333e581bSVasant Hegde goto out; 2958333e581bSVasant Hegde } 2959ad8694baSJoerg Roedel } 2960ad8694baSJoerg Roedel 2961ad8694baSJoerg Roedel ret = init_memory_definitions(ivrs_base); 2962ad8694baSJoerg Roedel if (ret) 2963ad8694baSJoerg Roedel goto out; 2964ad8694baSJoerg Roedel 2965ad8694baSJoerg Roedel /* init the device table */ 2966ad8694baSJoerg Roedel init_device_table(); 2967ad8694baSJoerg Roedel 2968ad8694baSJoerg Roedel out: 2969ad8694baSJoerg Roedel /* Don't leak any ACPI memory */ 2970ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 2971ad8694baSJoerg Roedel 2972ad8694baSJoerg Roedel return ret; 2973ad8694baSJoerg Roedel } 2974ad8694baSJoerg Roedel 2975ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void) 2976ad8694baSJoerg Roedel { 2977ad8694baSJoerg Roedel struct amd_iommu *iommu; 2978ad8694baSJoerg Roedel int ret = 0; 2979ad8694baSJoerg Roedel 2980ad8694baSJoerg Roedel for_each_iommu(iommu) { 2981d1adcfbbSDavid Woodhouse ret = iommu_init_irq(iommu); 2982ad8694baSJoerg Roedel if (ret) 2983ad8694baSJoerg Roedel goto out; 2984ad8694baSJoerg Roedel } 2985ad8694baSJoerg Roedel 2986ad8694baSJoerg Roedel out: 2987ad8694baSJoerg Roedel return ret; 2988ad8694baSJoerg Roedel } 2989ad8694baSJoerg Roedel 2990b65412c2SJoerg Roedel static bool __init detect_ivrs(void) 2991ad8694baSJoerg Roedel { 2992ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 2993ad8694baSJoerg Roedel acpi_status status; 2994072a03e0SJoerg Roedel int i; 2995ad8694baSJoerg Roedel 2996ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 2997ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 2998ad8694baSJoerg Roedel return false; 2999ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 3000ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 3001ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 3002ad8694baSJoerg Roedel return false; 3003ad8694baSJoerg Roedel } 3004ad8694baSJoerg Roedel 3005ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 3006ad8694baSJoerg Roedel 3007b1e650dbSJoerg Roedel if (amd_iommu_force_enable) 3008b1e650dbSJoerg Roedel goto out; 3009b1e650dbSJoerg Roedel 3010072a03e0SJoerg Roedel /* Don't use IOMMU if there is Stoney Ridge graphics */ 3011072a03e0SJoerg Roedel for (i = 0; i < 32; i++) { 3012072a03e0SJoerg Roedel u32 pci_id; 3013072a03e0SJoerg Roedel 3014072a03e0SJoerg Roedel pci_id = read_pci_config(0, i, 0, 0); 3015072a03e0SJoerg Roedel if ((pci_id & 0xffff) == 0x1002 && (pci_id >> 16) == 0x98e4) { 3016072a03e0SJoerg Roedel pr_info("Disable IOMMU on Stoney Ridge\n"); 3017072a03e0SJoerg Roedel return false; 3018072a03e0SJoerg Roedel } 3019072a03e0SJoerg Roedel } 3020072a03e0SJoerg Roedel 3021b1e650dbSJoerg Roedel out: 3022ad8694baSJoerg Roedel /* Make sure ACS will be enabled during PCI probe */ 3023ad8694baSJoerg Roedel pci_request_acs(); 3024ad8694baSJoerg Roedel 3025ad8694baSJoerg Roedel return true; 3026ad8694baSJoerg Roedel } 3027ad8694baSJoerg Roedel 3028ad8694baSJoerg Roedel /**************************************************************************** 3029ad8694baSJoerg Roedel * 3030ad8694baSJoerg Roedel * AMD IOMMU Initialization State Machine 3031ad8694baSJoerg Roedel * 3032ad8694baSJoerg Roedel ****************************************************************************/ 3033ad8694baSJoerg Roedel 3034ad8694baSJoerg Roedel static int __init state_next(void) 3035ad8694baSJoerg Roedel { 3036ad8694baSJoerg Roedel int ret = 0; 3037ad8694baSJoerg Roedel 3038ad8694baSJoerg Roedel switch (init_state) { 3039ad8694baSJoerg Roedel case IOMMU_START_STATE: 3040ad8694baSJoerg Roedel if (!detect_ivrs()) { 3041ad8694baSJoerg Roedel init_state = IOMMU_NOT_FOUND; 3042ad8694baSJoerg Roedel ret = -ENODEV; 3043ad8694baSJoerg Roedel } else { 3044ad8694baSJoerg Roedel init_state = IOMMU_IVRS_DETECTED; 3045ad8694baSJoerg Roedel } 3046ad8694baSJoerg Roedel break; 3047ad8694baSJoerg Roedel case IOMMU_IVRS_DETECTED: 30489f81ca8dSJoerg Roedel if (amd_iommu_disabled) { 3049ad8694baSJoerg Roedel init_state = IOMMU_CMDLINE_DISABLED; 3050ad8694baSJoerg Roedel ret = -EINVAL; 30519f81ca8dSJoerg Roedel } else { 30529f81ca8dSJoerg Roedel ret = early_amd_iommu_init(); 30539f81ca8dSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_ACPI_FINISHED; 3054ad8694baSJoerg Roedel } 3055ad8694baSJoerg Roedel break; 3056ad8694baSJoerg Roedel case IOMMU_ACPI_FINISHED: 3057ad8694baSJoerg Roedel early_enable_iommus(); 3058ad8694baSJoerg Roedel x86_platform.iommu_shutdown = disable_iommus; 3059ad8694baSJoerg Roedel init_state = IOMMU_ENABLED; 3060ad8694baSJoerg Roedel break; 3061ad8694baSJoerg Roedel case IOMMU_ENABLED: 3062ad8694baSJoerg Roedel register_syscore_ops(&amd_iommu_syscore_ops); 3063ad8694baSJoerg Roedel ret = amd_iommu_init_pci(); 3064ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_PCI_INIT; 3065ad8694baSJoerg Roedel enable_iommus_v2(); 3066ad8694baSJoerg Roedel break; 3067ad8694baSJoerg Roedel case IOMMU_PCI_INIT: 3068ad8694baSJoerg Roedel ret = amd_iommu_enable_interrupts(); 3069ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_INTERRUPTS_EN; 3070ad8694baSJoerg Roedel break; 3071ad8694baSJoerg Roedel case IOMMU_INTERRUPTS_EN: 3072ad8694baSJoerg Roedel init_state = IOMMU_INITIALIZED; 3073ad8694baSJoerg Roedel break; 3074ad8694baSJoerg Roedel case IOMMU_INITIALIZED: 3075ad8694baSJoerg Roedel /* Nothing to do */ 3076ad8694baSJoerg Roedel break; 3077ad8694baSJoerg Roedel case IOMMU_NOT_FOUND: 3078ad8694baSJoerg Roedel case IOMMU_INIT_ERROR: 3079ad8694baSJoerg Roedel case IOMMU_CMDLINE_DISABLED: 3080ad8694baSJoerg Roedel /* Error states => do nothing */ 3081ad8694baSJoerg Roedel ret = -EINVAL; 3082ad8694baSJoerg Roedel break; 3083ad8694baSJoerg Roedel default: 3084ad8694baSJoerg Roedel /* Unknown state */ 3085ad8694baSJoerg Roedel BUG(); 3086ad8694baSJoerg Roedel } 3087ad8694baSJoerg Roedel 3088ad8694baSJoerg Roedel if (ret) { 3089ad8694baSJoerg Roedel free_dma_resources(); 3090ad8694baSJoerg Roedel if (!irq_remapping_enabled) { 3091ad8694baSJoerg Roedel disable_iommus(); 3092ad8694baSJoerg Roedel free_iommu_resources(); 3093ad8694baSJoerg Roedel } else { 3094ad8694baSJoerg Roedel struct amd_iommu *iommu; 30951ab5a153SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 3096ad8694baSJoerg Roedel 30971ab5a153SSuravee Suthikulpanit for_each_pci_segment(pci_seg) 30981ab5a153SSuravee Suthikulpanit uninit_device_table_dma(pci_seg); 30991ab5a153SSuravee Suthikulpanit 3100ad8694baSJoerg Roedel for_each_iommu(iommu) 3101ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 3102ad8694baSJoerg Roedel } 3103ad8694baSJoerg Roedel } 3104ad8694baSJoerg Roedel return ret; 3105ad8694baSJoerg Roedel } 3106ad8694baSJoerg Roedel 3107ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state) 3108ad8694baSJoerg Roedel { 3109ad8694baSJoerg Roedel int ret = -EINVAL; 3110ad8694baSJoerg Roedel 3111ad8694baSJoerg Roedel while (init_state != state) { 3112ad8694baSJoerg Roedel if (init_state == IOMMU_NOT_FOUND || 3113ad8694baSJoerg Roedel init_state == IOMMU_INIT_ERROR || 3114ad8694baSJoerg Roedel init_state == IOMMU_CMDLINE_DISABLED) 3115ad8694baSJoerg Roedel break; 3116ad8694baSJoerg Roedel ret = state_next(); 3117ad8694baSJoerg Roedel } 3118ad8694baSJoerg Roedel 3119ad8694baSJoerg Roedel return ret; 3120ad8694baSJoerg Roedel } 3121ad8694baSJoerg Roedel 3122ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 3123ad8694baSJoerg Roedel int __init amd_iommu_prepare(void) 3124ad8694baSJoerg Roedel { 3125ad8694baSJoerg Roedel int ret; 3126ad8694baSJoerg Roedel 3127ad8694baSJoerg Roedel amd_iommu_irq_remap = true; 3128ad8694baSJoerg Roedel 3129ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ACPI_FINISHED); 31304b8ef157SJoerg Roedel if (ret) { 31314b8ef157SJoerg Roedel amd_iommu_irq_remap = false; 3132ad8694baSJoerg Roedel return ret; 31334b8ef157SJoerg Roedel } 31344b8ef157SJoerg Roedel 3135ad8694baSJoerg Roedel return amd_iommu_irq_remap ? 0 : -ENODEV; 3136ad8694baSJoerg Roedel } 3137ad8694baSJoerg Roedel 3138ad8694baSJoerg Roedel int __init amd_iommu_enable(void) 3139ad8694baSJoerg Roedel { 3140ad8694baSJoerg Roedel int ret; 3141ad8694baSJoerg Roedel 3142ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ENABLED); 3143ad8694baSJoerg Roedel if (ret) 3144ad8694baSJoerg Roedel return ret; 3145ad8694baSJoerg Roedel 3146ad8694baSJoerg Roedel irq_remapping_enabled = 1; 3147ad8694baSJoerg Roedel return amd_iommu_xt_mode; 3148ad8694baSJoerg Roedel } 3149ad8694baSJoerg Roedel 3150ad8694baSJoerg Roedel void amd_iommu_disable(void) 3151ad8694baSJoerg Roedel { 3152ad8694baSJoerg Roedel amd_iommu_suspend(); 3153ad8694baSJoerg Roedel } 3154ad8694baSJoerg Roedel 3155ad8694baSJoerg Roedel int amd_iommu_reenable(int mode) 3156ad8694baSJoerg Roedel { 3157ad8694baSJoerg Roedel amd_iommu_resume(); 3158ad8694baSJoerg Roedel 3159ad8694baSJoerg Roedel return 0; 3160ad8694baSJoerg Roedel } 3161ad8694baSJoerg Roedel 3162ad8694baSJoerg Roedel int __init amd_iommu_enable_faulting(void) 3163ad8694baSJoerg Roedel { 3164ad8694baSJoerg Roedel /* We enable MSI later when PCI is initialized */ 3165ad8694baSJoerg Roedel return 0; 3166ad8694baSJoerg Roedel } 3167ad8694baSJoerg Roedel #endif 3168ad8694baSJoerg Roedel 3169ad8694baSJoerg Roedel /* 3170ad8694baSJoerg Roedel * This is the core init function for AMD IOMMU hardware in the system. 3171ad8694baSJoerg Roedel * This function is called from the generic x86 DMA layer initialization 3172ad8694baSJoerg Roedel * code. 3173ad8694baSJoerg Roedel */ 3174ad8694baSJoerg Roedel static int __init amd_iommu_init(void) 3175ad8694baSJoerg Roedel { 3176ad8694baSJoerg Roedel struct amd_iommu *iommu; 3177ad8694baSJoerg Roedel int ret; 3178ad8694baSJoerg Roedel 3179ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_INITIALIZED); 3180ad8694baSJoerg Roedel #ifdef CONFIG_GART_IOMMU 3181ad8694baSJoerg Roedel if (ret && list_empty(&amd_iommu_list)) { 3182ad8694baSJoerg Roedel /* 3183ad8694baSJoerg Roedel * We failed to initialize the AMD IOMMU - try fallback 3184ad8694baSJoerg Roedel * to GART if possible. 3185ad8694baSJoerg Roedel */ 3186ad8694baSJoerg Roedel gart_iommu_init(); 3187ad8694baSJoerg Roedel } 3188ad8694baSJoerg Roedel #endif 3189ad8694baSJoerg Roedel 3190ad8694baSJoerg Roedel for_each_iommu(iommu) 3191ad8694baSJoerg Roedel amd_iommu_debugfs_setup(iommu); 3192ad8694baSJoerg Roedel 3193ad8694baSJoerg Roedel return ret; 3194ad8694baSJoerg Roedel } 3195ad8694baSJoerg Roedel 3196ad8694baSJoerg Roedel static bool amd_iommu_sme_check(void) 3197ad8694baSJoerg Roedel { 319832cb4d02STom Lendacky if (!cc_platform_has(CC_ATTR_HOST_MEM_ENCRYPT) || 319932cb4d02STom Lendacky (boot_cpu_data.x86 != 0x17)) 3200ad8694baSJoerg Roedel return true; 3201ad8694baSJoerg Roedel 3202ad8694baSJoerg Roedel /* For Fam17h, a specific level of support is required */ 3203ad8694baSJoerg Roedel if (boot_cpu_data.microcode >= 0x08001205) 3204ad8694baSJoerg Roedel return true; 3205ad8694baSJoerg Roedel 3206ad8694baSJoerg Roedel if ((boot_cpu_data.microcode >= 0x08001126) && 3207ad8694baSJoerg Roedel (boot_cpu_data.microcode <= 0x080011ff)) 3208ad8694baSJoerg Roedel return true; 3209ad8694baSJoerg Roedel 3210ad8694baSJoerg Roedel pr_notice("IOMMU not currently supported when SME is active\n"); 3211ad8694baSJoerg Roedel 3212ad8694baSJoerg Roedel return false; 3213ad8694baSJoerg Roedel } 3214ad8694baSJoerg Roedel 3215ad8694baSJoerg Roedel /**************************************************************************** 3216ad8694baSJoerg Roedel * 3217ad8694baSJoerg Roedel * Early detect code. This code runs at IOMMU detection time in the DMA 3218ad8694baSJoerg Roedel * layer. It just looks if there is an IVRS ACPI table to detect AMD 3219ad8694baSJoerg Roedel * IOMMUs 3220ad8694baSJoerg Roedel * 3221ad8694baSJoerg Roedel ****************************************************************************/ 3222ad8694baSJoerg Roedel int __init amd_iommu_detect(void) 3223ad8694baSJoerg Roedel { 3224ad8694baSJoerg Roedel int ret; 3225ad8694baSJoerg Roedel 3226ad8694baSJoerg Roedel if (no_iommu || (iommu_detected && !gart_iommu_aperture)) 3227ad8694baSJoerg Roedel return -ENODEV; 3228ad8694baSJoerg Roedel 3229ad8694baSJoerg Roedel if (!amd_iommu_sme_check()) 3230ad8694baSJoerg Roedel return -ENODEV; 3231ad8694baSJoerg Roedel 3232ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_IVRS_DETECTED); 3233ad8694baSJoerg Roedel if (ret) 3234ad8694baSJoerg Roedel return ret; 3235ad8694baSJoerg Roedel 3236ad8694baSJoerg Roedel amd_iommu_detected = true; 3237ad8694baSJoerg Roedel iommu_detected = 1; 3238ad8694baSJoerg Roedel x86_init.iommu.iommu_init = amd_iommu_init; 3239ad8694baSJoerg Roedel 3240ad8694baSJoerg Roedel return 1; 3241ad8694baSJoerg Roedel } 3242ad8694baSJoerg Roedel 3243ad8694baSJoerg Roedel /**************************************************************************** 3244ad8694baSJoerg Roedel * 3245ad8694baSJoerg Roedel * Parsing functions for the AMD IOMMU specific kernel command line 3246ad8694baSJoerg Roedel * options. 3247ad8694baSJoerg Roedel * 3248ad8694baSJoerg Roedel ****************************************************************************/ 3249ad8694baSJoerg Roedel 3250ad8694baSJoerg Roedel static int __init parse_amd_iommu_dump(char *str) 3251ad8694baSJoerg Roedel { 3252ad8694baSJoerg Roedel amd_iommu_dump = true; 3253ad8694baSJoerg Roedel 3254ad8694baSJoerg Roedel return 1; 3255ad8694baSJoerg Roedel } 3256ad8694baSJoerg Roedel 3257ad8694baSJoerg Roedel static int __init parse_amd_iommu_intr(char *str) 3258ad8694baSJoerg Roedel { 3259ad8694baSJoerg Roedel for (; *str; ++str) { 3260ad8694baSJoerg Roedel if (strncmp(str, "legacy", 6) == 0) { 3261ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 3262ad8694baSJoerg Roedel break; 3263ad8694baSJoerg Roedel } 3264ad8694baSJoerg Roedel if (strncmp(str, "vapic", 5) == 0) { 3265ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 3266ad8694baSJoerg Roedel break; 3267ad8694baSJoerg Roedel } 3268ad8694baSJoerg Roedel } 3269ad8694baSJoerg Roedel return 1; 3270ad8694baSJoerg Roedel } 3271ad8694baSJoerg Roedel 3272ad8694baSJoerg Roedel static int __init parse_amd_iommu_options(char *str) 3273ad8694baSJoerg Roedel { 3274ad8694baSJoerg Roedel for (; *str; ++str) { 32751d479f16SJohn Garry if (strncmp(str, "fullflush", 9) == 0) { 32761d479f16SJohn Garry pr_warn("amd_iommu=fullflush deprecated; use iommu.strict=1 instead\n"); 3277308723e3SJohn Garry iommu_set_dma_strict(); 32781d479f16SJohn Garry } 3279b1e650dbSJoerg Roedel if (strncmp(str, "force_enable", 12) == 0) 3280b1e650dbSJoerg Roedel amd_iommu_force_enable = true; 3281ad8694baSJoerg Roedel if (strncmp(str, "off", 3) == 0) 3282ad8694baSJoerg Roedel amd_iommu_disabled = true; 3283ad8694baSJoerg Roedel if (strncmp(str, "force_isolation", 15) == 0) 3284ad8694baSJoerg Roedel amd_iommu_force_isolation = true; 3285ad8694baSJoerg Roedel } 3286ad8694baSJoerg Roedel 3287ad8694baSJoerg Roedel return 1; 3288ad8694baSJoerg Roedel } 3289ad8694baSJoerg Roedel 3290ad8694baSJoerg Roedel static int __init parse_ivrs_ioapic(char *str) 3291ad8694baSJoerg Roedel { 3292ad8694baSJoerg Roedel unsigned int bus, dev, fn; 3293ad8694baSJoerg Roedel int ret, id, i; 3294ad8694baSJoerg Roedel u16 devid; 3295ad8694baSJoerg Roedel 3296ad8694baSJoerg Roedel ret = sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn); 3297ad8694baSJoerg Roedel 3298ad8694baSJoerg Roedel if (ret != 4) { 3299ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_ioapic%s\n", str); 3300ad8694baSJoerg Roedel return 1; 3301ad8694baSJoerg Roedel } 3302ad8694baSJoerg Roedel 3303ad8694baSJoerg Roedel if (early_ioapic_map_size == EARLY_MAP_SIZE) { 3304ad8694baSJoerg Roedel pr_err("Early IOAPIC map overflow - ignoring ivrs_ioapic%s\n", 3305ad8694baSJoerg Roedel str); 3306ad8694baSJoerg Roedel return 1; 3307ad8694baSJoerg Roedel } 3308ad8694baSJoerg Roedel 3309ad8694baSJoerg Roedel devid = ((bus & 0xff) << 8) | ((dev & 0x1f) << 3) | (fn & 0x7); 3310ad8694baSJoerg Roedel 3311ad8694baSJoerg Roedel cmdline_maps = true; 3312ad8694baSJoerg Roedel i = early_ioapic_map_size++; 3313ad8694baSJoerg Roedel early_ioapic_map[i].id = id; 3314ad8694baSJoerg Roedel early_ioapic_map[i].devid = devid; 3315ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line = true; 3316ad8694baSJoerg Roedel 3317ad8694baSJoerg Roedel return 1; 3318ad8694baSJoerg Roedel } 3319ad8694baSJoerg Roedel 3320ad8694baSJoerg Roedel static int __init parse_ivrs_hpet(char *str) 3321ad8694baSJoerg Roedel { 3322ad8694baSJoerg Roedel unsigned int bus, dev, fn; 3323ad8694baSJoerg Roedel int ret, id, i; 3324ad8694baSJoerg Roedel u16 devid; 3325ad8694baSJoerg Roedel 3326ad8694baSJoerg Roedel ret = sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn); 3327ad8694baSJoerg Roedel 3328ad8694baSJoerg Roedel if (ret != 4) { 3329ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_hpet%s\n", str); 3330ad8694baSJoerg Roedel return 1; 3331ad8694baSJoerg Roedel } 3332ad8694baSJoerg Roedel 3333ad8694baSJoerg Roedel if (early_hpet_map_size == EARLY_MAP_SIZE) { 3334ad8694baSJoerg Roedel pr_err("Early HPET map overflow - ignoring ivrs_hpet%s\n", 3335ad8694baSJoerg Roedel str); 3336ad8694baSJoerg Roedel return 1; 3337ad8694baSJoerg Roedel } 3338ad8694baSJoerg Roedel 3339ad8694baSJoerg Roedel devid = ((bus & 0xff) << 8) | ((dev & 0x1f) << 3) | (fn & 0x7); 3340ad8694baSJoerg Roedel 3341ad8694baSJoerg Roedel cmdline_maps = true; 3342ad8694baSJoerg Roedel i = early_hpet_map_size++; 3343ad8694baSJoerg Roedel early_hpet_map[i].id = id; 3344ad8694baSJoerg Roedel early_hpet_map[i].devid = devid; 3345ad8694baSJoerg Roedel early_hpet_map[i].cmd_line = true; 3346ad8694baSJoerg Roedel 3347ad8694baSJoerg Roedel return 1; 3348ad8694baSJoerg Roedel } 3349ad8694baSJoerg Roedel 3350ad8694baSJoerg Roedel static int __init parse_ivrs_acpihid(char *str) 3351ad8694baSJoerg Roedel { 3352ad8694baSJoerg Roedel u32 bus, dev, fn; 3353ad8694baSJoerg Roedel char *hid, *uid, *p; 3354ad8694baSJoerg Roedel char acpiid[ACPIHID_UID_LEN + ACPIHID_HID_LEN] = {0}; 3355ad8694baSJoerg Roedel int ret, i; 3356ad8694baSJoerg Roedel 3357ad8694baSJoerg Roedel ret = sscanf(str, "[%x:%x.%x]=%s", &bus, &dev, &fn, acpiid); 3358ad8694baSJoerg Roedel if (ret != 4) { 3359ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_acpihid(%s)\n", str); 3360ad8694baSJoerg Roedel return 1; 3361ad8694baSJoerg Roedel } 3362ad8694baSJoerg Roedel 3363ad8694baSJoerg Roedel p = acpiid; 3364ad8694baSJoerg Roedel hid = strsep(&p, ":"); 3365ad8694baSJoerg Roedel uid = p; 3366ad8694baSJoerg Roedel 3367ad8694baSJoerg Roedel if (!hid || !(*hid) || !uid) { 3368ad8694baSJoerg Roedel pr_err("Invalid command line: hid or uid\n"); 3369ad8694baSJoerg Roedel return 1; 3370ad8694baSJoerg Roedel } 3371ad8694baSJoerg Roedel 3372ad8694baSJoerg Roedel i = early_acpihid_map_size++; 3373ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].hid, hid, strlen(hid)); 3374ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].uid, uid, strlen(uid)); 3375ad8694baSJoerg Roedel early_acpihid_map[i].devid = 3376ad8694baSJoerg Roedel ((bus & 0xff) << 8) | ((dev & 0x1f) << 3) | (fn & 0x7); 3377ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line = true; 3378ad8694baSJoerg Roedel 3379ad8694baSJoerg Roedel return 1; 3380ad8694baSJoerg Roedel } 3381ad8694baSJoerg Roedel 3382ad8694baSJoerg Roedel __setup("amd_iommu_dump", parse_amd_iommu_dump); 3383ad8694baSJoerg Roedel __setup("amd_iommu=", parse_amd_iommu_options); 3384ad8694baSJoerg Roedel __setup("amd_iommu_intr=", parse_amd_iommu_intr); 3385ad8694baSJoerg Roedel __setup("ivrs_ioapic", parse_ivrs_ioapic); 3386ad8694baSJoerg Roedel __setup("ivrs_hpet", parse_ivrs_hpet); 3387ad8694baSJoerg Roedel __setup("ivrs_acpihid", parse_ivrs_acpihid); 3388ad8694baSJoerg Roedel 3389ad8694baSJoerg Roedel bool amd_iommu_v2_supported(void) 3390ad8694baSJoerg Roedel { 3391ad8694baSJoerg Roedel return amd_iommu_v2_present; 3392ad8694baSJoerg Roedel } 3393ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_v2_supported); 3394ad8694baSJoerg Roedel 3395ad8694baSJoerg Roedel struct amd_iommu *get_amd_iommu(unsigned int idx) 3396ad8694baSJoerg Roedel { 3397ad8694baSJoerg Roedel unsigned int i = 0; 3398ad8694baSJoerg Roedel struct amd_iommu *iommu; 3399ad8694baSJoerg Roedel 3400ad8694baSJoerg Roedel for_each_iommu(iommu) 3401ad8694baSJoerg Roedel if (i++ == idx) 3402ad8694baSJoerg Roedel return iommu; 3403ad8694baSJoerg Roedel return NULL; 3404ad8694baSJoerg Roedel } 3405ad8694baSJoerg Roedel 3406ad8694baSJoerg Roedel /**************************************************************************** 3407ad8694baSJoerg Roedel * 3408ad8694baSJoerg Roedel * IOMMU EFR Performance Counter support functionality. This code allows 3409ad8694baSJoerg Roedel * access to the IOMMU PC functionality. 3410ad8694baSJoerg Roedel * 3411ad8694baSJoerg Roedel ****************************************************************************/ 3412ad8694baSJoerg Roedel 3413ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_banks(unsigned int idx) 3414ad8694baSJoerg Roedel { 3415ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3416ad8694baSJoerg Roedel 3417ad8694baSJoerg Roedel if (iommu) 3418ad8694baSJoerg Roedel return iommu->max_banks; 3419ad8694baSJoerg Roedel 3420ad8694baSJoerg Roedel return 0; 3421ad8694baSJoerg Roedel } 3422ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_banks); 3423ad8694baSJoerg Roedel 3424ad8694baSJoerg Roedel bool amd_iommu_pc_supported(void) 3425ad8694baSJoerg Roedel { 3426ad8694baSJoerg Roedel return amd_iommu_pc_present; 3427ad8694baSJoerg Roedel } 3428ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_supported); 3429ad8694baSJoerg Roedel 3430ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_counters(unsigned int idx) 3431ad8694baSJoerg Roedel { 3432ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3433ad8694baSJoerg Roedel 3434ad8694baSJoerg Roedel if (iommu) 3435ad8694baSJoerg Roedel return iommu->max_counters; 3436ad8694baSJoerg Roedel 3437ad8694baSJoerg Roedel return 0; 3438ad8694baSJoerg Roedel } 3439ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_counters); 3440ad8694baSJoerg Roedel 3441ad8694baSJoerg Roedel static int iommu_pc_get_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, 3442ad8694baSJoerg Roedel u8 fxn, u64 *value, bool is_write) 3443ad8694baSJoerg Roedel { 3444ad8694baSJoerg Roedel u32 offset; 3445ad8694baSJoerg Roedel u32 max_offset_lim; 3446ad8694baSJoerg Roedel 3447ad8694baSJoerg Roedel /* Make sure the IOMMU PC resource is available */ 3448ad8694baSJoerg Roedel if (!amd_iommu_pc_present) 3449ad8694baSJoerg Roedel return -ENODEV; 3450ad8694baSJoerg Roedel 3451ad8694baSJoerg Roedel /* Check for valid iommu and pc register indexing */ 3452ad8694baSJoerg Roedel if (WARN_ON(!iommu || (fxn > 0x28) || (fxn & 7))) 3453ad8694baSJoerg Roedel return -ENODEV; 3454ad8694baSJoerg Roedel 3455ad8694baSJoerg Roedel offset = (u32)(((0x40 | bank) << 12) | (cntr << 8) | fxn); 3456ad8694baSJoerg Roedel 3457ad8694baSJoerg Roedel /* Limit the offset to the hw defined mmio region aperture */ 3458ad8694baSJoerg Roedel max_offset_lim = (u32)(((0x40 | iommu->max_banks) << 12) | 3459ad8694baSJoerg Roedel (iommu->max_counters << 8) | 0x28); 3460ad8694baSJoerg Roedel if ((offset < MMIO_CNTR_REG_OFFSET) || 3461ad8694baSJoerg Roedel (offset > max_offset_lim)) 3462ad8694baSJoerg Roedel return -EINVAL; 3463ad8694baSJoerg Roedel 3464ad8694baSJoerg Roedel if (is_write) { 3465ad8694baSJoerg Roedel u64 val = *value & GENMASK_ULL(47, 0); 3466ad8694baSJoerg Roedel 3467ad8694baSJoerg Roedel writel((u32)val, iommu->mmio_base + offset); 3468ad8694baSJoerg Roedel writel((val >> 32), iommu->mmio_base + offset + 4); 3469ad8694baSJoerg Roedel } else { 3470ad8694baSJoerg Roedel *value = readl(iommu->mmio_base + offset + 4); 3471ad8694baSJoerg Roedel *value <<= 32; 3472ad8694baSJoerg Roedel *value |= readl(iommu->mmio_base + offset); 3473ad8694baSJoerg Roedel *value &= GENMASK_ULL(47, 0); 3474ad8694baSJoerg Roedel } 3475ad8694baSJoerg Roedel 3476ad8694baSJoerg Roedel return 0; 3477ad8694baSJoerg Roedel } 3478ad8694baSJoerg Roedel 3479ad8694baSJoerg Roedel int amd_iommu_pc_get_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3480ad8694baSJoerg Roedel { 3481ad8694baSJoerg Roedel if (!iommu) 3482ad8694baSJoerg Roedel return -EINVAL; 3483ad8694baSJoerg Roedel 3484ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, false); 3485ad8694baSJoerg Roedel } 3486ad8694baSJoerg Roedel 3487ad8694baSJoerg Roedel int amd_iommu_pc_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3488ad8694baSJoerg Roedel { 3489ad8694baSJoerg Roedel if (!iommu) 3490ad8694baSJoerg Roedel return -EINVAL; 3491ad8694baSJoerg Roedel 3492ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, true); 3493ad8694baSJoerg Roedel } 3494