1ad8694baSJoerg Roedel // SPDX-License-Identifier: GPL-2.0-only 2ad8694baSJoerg Roedel /* 3ad8694baSJoerg Roedel * Copyright (C) 2007-2010 Advanced Micro Devices, Inc. 4ad8694baSJoerg Roedel * Author: Joerg Roedel <jroedel@suse.de> 5ad8694baSJoerg Roedel * Leo Duran <leo.duran@amd.com> 6ad8694baSJoerg Roedel */ 7ad8694baSJoerg Roedel 8ad8694baSJoerg Roedel #define pr_fmt(fmt) "AMD-Vi: " fmt 9ad8694baSJoerg Roedel #define dev_fmt(fmt) pr_fmt(fmt) 10ad8694baSJoerg Roedel 11ad8694baSJoerg Roedel #include <linux/pci.h> 12ad8694baSJoerg Roedel #include <linux/acpi.h> 13ad8694baSJoerg Roedel #include <linux/list.h> 14ad8694baSJoerg Roedel #include <linux/bitmap.h> 15ad8694baSJoerg Roedel #include <linux/slab.h> 16ad8694baSJoerg Roedel #include <linux/syscore_ops.h> 17ad8694baSJoerg Roedel #include <linux/interrupt.h> 18ad8694baSJoerg Roedel #include <linux/msi.h> 19d1adcfbbSDavid Woodhouse #include <linux/irq.h> 20ad8694baSJoerg Roedel #include <linux/amd-iommu.h> 21ad8694baSJoerg Roedel #include <linux/export.h> 22ad8694baSJoerg Roedel #include <linux/kmemleak.h> 2332cb4d02STom Lendacky #include <linux/cc_platform.h> 249b45a773SJoerg Roedel #include <linux/iopoll.h> 25ad8694baSJoerg Roedel #include <asm/pci-direct.h> 26ad8694baSJoerg Roedel #include <asm/iommu.h> 27ad8694baSJoerg Roedel #include <asm/apic.h> 28ad8694baSJoerg Roedel #include <asm/gart.h> 29ad8694baSJoerg Roedel #include <asm/x86_init.h> 30ad8694baSJoerg Roedel #include <asm/io_apic.h> 31ad8694baSJoerg Roedel #include <asm/irq_remapping.h> 326d39bdeeSSuravee Suthikulpanit #include <asm/set_memory.h> 33ad8694baSJoerg Roedel 34ad8694baSJoerg Roedel #include <linux/crash_dump.h> 35ad8694baSJoerg Roedel 36ad8694baSJoerg Roedel #include "amd_iommu.h" 37ad8694baSJoerg Roedel #include "../irq_remapping.h" 38ad8694baSJoerg Roedel 39ad8694baSJoerg Roedel /* 40ad8694baSJoerg Roedel * definitions for the ACPI scanning code 41ad8694baSJoerg Roedel */ 42ad8694baSJoerg Roedel #define IVRS_HEADER_LENGTH 48 43ad8694baSJoerg Roedel 44ad8694baSJoerg Roedel #define ACPI_IVHD_TYPE_MAX_SUPPORTED 0x40 45ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_ALL 0x20 46ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE 0x21 47ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_RANGE 0x22 48ad8694baSJoerg Roedel 49ad8694baSJoerg Roedel #define IVHD_DEV_ALL 0x01 50ad8694baSJoerg Roedel #define IVHD_DEV_SELECT 0x02 51ad8694baSJoerg Roedel #define IVHD_DEV_SELECT_RANGE_START 0x03 52ad8694baSJoerg Roedel #define IVHD_DEV_RANGE_END 0x04 53ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS 0x42 54ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS_RANGE 0x43 55ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT 0x46 56ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT_RANGE 0x47 57ad8694baSJoerg Roedel #define IVHD_DEV_SPECIAL 0x48 58ad8694baSJoerg Roedel #define IVHD_DEV_ACPI_HID 0xf0 59ad8694baSJoerg Roedel 60ad8694baSJoerg Roedel #define UID_NOT_PRESENT 0 61ad8694baSJoerg Roedel #define UID_IS_INTEGER 1 62ad8694baSJoerg Roedel #define UID_IS_CHARACTER 2 63ad8694baSJoerg Roedel 64ad8694baSJoerg Roedel #define IVHD_SPECIAL_IOAPIC 1 65ad8694baSJoerg Roedel #define IVHD_SPECIAL_HPET 2 66ad8694baSJoerg Roedel 67ad8694baSJoerg Roedel #define IVHD_FLAG_HT_TUN_EN_MASK 0x01 68ad8694baSJoerg Roedel #define IVHD_FLAG_PASSPW_EN_MASK 0x02 69ad8694baSJoerg Roedel #define IVHD_FLAG_RESPASSPW_EN_MASK 0x04 70ad8694baSJoerg Roedel #define IVHD_FLAG_ISOC_EN_MASK 0x08 71ad8694baSJoerg Roedel 72ad8694baSJoerg Roedel #define IVMD_FLAG_EXCL_RANGE 0x08 73ad8694baSJoerg Roedel #define IVMD_FLAG_IW 0x04 74ad8694baSJoerg Roedel #define IVMD_FLAG_IR 0x02 75ad8694baSJoerg Roedel #define IVMD_FLAG_UNITY_MAP 0x01 76ad8694baSJoerg Roedel 77ad8694baSJoerg Roedel #define ACPI_DEVFLAG_INITPASS 0x01 78ad8694baSJoerg Roedel #define ACPI_DEVFLAG_EXTINT 0x02 79ad8694baSJoerg Roedel #define ACPI_DEVFLAG_NMI 0x04 80ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT1 0x10 81ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT2 0x20 82ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT0 0x40 83ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT1 0x80 84ad8694baSJoerg Roedel #define ACPI_DEVFLAG_ATSDIS 0x10000000 85ad8694baSJoerg Roedel 8642bb5aa0SJoerg Roedel #define LOOP_TIMEOUT 2000000 87ad8694baSJoerg Roedel /* 88ad8694baSJoerg Roedel * ACPI table definitions 89ad8694baSJoerg Roedel * 90ad8694baSJoerg Roedel * These data structures are laid over the table to parse the important values 91ad8694baSJoerg Roedel * out of it. 92ad8694baSJoerg Roedel */ 93ad8694baSJoerg Roedel 94ad8694baSJoerg Roedel extern const struct iommu_ops amd_iommu_ops; 95ad8694baSJoerg Roedel 96ad8694baSJoerg Roedel /* 97ad8694baSJoerg Roedel * structure describing one IOMMU in the ACPI table. Typically followed by one 98ad8694baSJoerg Roedel * or more ivhd_entrys. 99ad8694baSJoerg Roedel */ 100ad8694baSJoerg Roedel struct ivhd_header { 101ad8694baSJoerg Roedel u8 type; 102ad8694baSJoerg Roedel u8 flags; 103ad8694baSJoerg Roedel u16 length; 104ad8694baSJoerg Roedel u16 devid; 105ad8694baSJoerg Roedel u16 cap_ptr; 106ad8694baSJoerg Roedel u64 mmio_phys; 107ad8694baSJoerg Roedel u16 pci_seg; 108ad8694baSJoerg Roedel u16 info; 109ad8694baSJoerg Roedel u32 efr_attr; 110ad8694baSJoerg Roedel 111ad8694baSJoerg Roedel /* Following only valid on IVHD type 11h and 40h */ 112ad8694baSJoerg Roedel u64 efr_reg; /* Exact copy of MMIO_EXT_FEATURES */ 113ad8694baSJoerg Roedel u64 res; 114ad8694baSJoerg Roedel } __attribute__((packed)); 115ad8694baSJoerg Roedel 116ad8694baSJoerg Roedel /* 117ad8694baSJoerg Roedel * A device entry describing which devices a specific IOMMU translates and 118ad8694baSJoerg Roedel * which requestor ids they use. 119ad8694baSJoerg Roedel */ 120ad8694baSJoerg Roedel struct ivhd_entry { 121ad8694baSJoerg Roedel u8 type; 122ad8694baSJoerg Roedel u16 devid; 123ad8694baSJoerg Roedel u8 flags; 12443d83af8SKees Cook struct_group(ext_hid, 125ad8694baSJoerg Roedel u32 ext; 126ad8694baSJoerg Roedel u32 hidh; 12743d83af8SKees Cook ); 128ad8694baSJoerg Roedel u64 cid; 129ad8694baSJoerg Roedel u8 uidf; 130ad8694baSJoerg Roedel u8 uidl; 131ad8694baSJoerg Roedel u8 uid; 132ad8694baSJoerg Roedel } __attribute__((packed)); 133ad8694baSJoerg Roedel 134ad8694baSJoerg Roedel /* 135ad8694baSJoerg Roedel * An AMD IOMMU memory definition structure. It defines things like exclusion 136ad8694baSJoerg Roedel * ranges for devices and regions that should be unity mapped. 137ad8694baSJoerg Roedel */ 138ad8694baSJoerg Roedel struct ivmd_header { 139ad8694baSJoerg Roedel u8 type; 140ad8694baSJoerg Roedel u8 flags; 141ad8694baSJoerg Roedel u16 length; 142ad8694baSJoerg Roedel u16 devid; 143ad8694baSJoerg Roedel u16 aux; 144b618ae62SVasant Hegde u16 pci_seg; 145b618ae62SVasant Hegde u8 resv[6]; 146ad8694baSJoerg Roedel u64 range_start; 147ad8694baSJoerg Roedel u64 range_length; 148ad8694baSJoerg Roedel } __attribute__((packed)); 149ad8694baSJoerg Roedel 150ad8694baSJoerg Roedel bool amd_iommu_dump; 151ad8694baSJoerg Roedel bool amd_iommu_irq_remap __read_mostly; 152ad8694baSJoerg Roedel 15389c9a09cSSuravee Suthikulpanit enum io_pgtable_fmt amd_iommu_pgtable = AMD_IOMMU_V1; 15489c9a09cSSuravee Suthikulpanit 155ad8694baSJoerg Roedel int amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 156ad8694baSJoerg Roedel static int amd_iommu_xt_mode = IRQ_REMAP_XAPIC_MODE; 157ad8694baSJoerg Roedel 158ad8694baSJoerg Roedel static bool amd_iommu_detected; 159b1e650dbSJoerg Roedel static bool amd_iommu_disabled __initdata; 160b1e650dbSJoerg Roedel static bool amd_iommu_force_enable __initdata; 161ad8694baSJoerg Roedel static int amd_iommu_target_ivhd_type; 162ad8694baSJoerg Roedel 163ad8694baSJoerg Roedel u16 amd_iommu_last_bdf; /* largest PCI device id we have 164ad8694baSJoerg Roedel to handle */ 165ad8694baSJoerg Roedel 166404ec4e4SVasant Hegde LIST_HEAD(amd_iommu_pci_seg_list); /* list of all PCI segments */ 167ad8694baSJoerg Roedel LIST_HEAD(amd_iommu_list); /* list of all AMD IOMMUs in the 168ad8694baSJoerg Roedel system */ 169ad8694baSJoerg Roedel 170ad8694baSJoerg Roedel /* Array to assign indices to IOMMUs*/ 171ad8694baSJoerg Roedel struct amd_iommu *amd_iommus[MAX_IOMMUS]; 172ad8694baSJoerg Roedel 173ad8694baSJoerg Roedel /* Number of IOMMUs present in the system */ 174ad8694baSJoerg Roedel static int amd_iommus_present; 175ad8694baSJoerg Roedel 176ad8694baSJoerg Roedel /* IOMMUs have a non-present cache? */ 177ad8694baSJoerg Roedel bool amd_iommu_np_cache __read_mostly; 178ad8694baSJoerg Roedel bool amd_iommu_iotlb_sup __read_mostly = true; 179ad8694baSJoerg Roedel 180ad8694baSJoerg Roedel u32 amd_iommu_max_pasid __read_mostly = ~0; 181ad8694baSJoerg Roedel 182ad8694baSJoerg Roedel bool amd_iommu_v2_present __read_mostly; 183ad8694baSJoerg Roedel static bool amd_iommu_pc_present __read_mostly; 184f1ca7071SMario Limonciello bool amdr_ivrs_remap_support __read_mostly; 185ad8694baSJoerg Roedel 186ad8694baSJoerg Roedel bool amd_iommu_force_isolation __read_mostly; 187ad8694baSJoerg Roedel 188ad8694baSJoerg Roedel /* 189ad8694baSJoerg Roedel * Pointer to the device table which is shared by all AMD IOMMUs 190ad8694baSJoerg Roedel * it is indexed by the PCI device id or the HT unit id and contains 191ad8694baSJoerg Roedel * information about the domain the device belongs to as well as the 192ad8694baSJoerg Roedel * page table root pointer. 193ad8694baSJoerg Roedel */ 194ad8694baSJoerg Roedel struct dev_table_entry *amd_iommu_dev_table; 195ad8694baSJoerg Roedel 196ad8694baSJoerg Roedel /* 197ad8694baSJoerg Roedel * The alias table is a driver specific data structure which contains the 198ad8694baSJoerg Roedel * mappings of the PCI device ids to the actual requestor ids on the IOMMU. 199ad8694baSJoerg Roedel * More than one device can share the same requestor id. 200ad8694baSJoerg Roedel */ 201ad8694baSJoerg Roedel u16 *amd_iommu_alias_table; 202ad8694baSJoerg Roedel 203ad8694baSJoerg Roedel /* 204ad8694baSJoerg Roedel * AMD IOMMU allows up to 2^16 different protection domains. This is a bitmap 205ad8694baSJoerg Roedel * to know which ones are already in use. 206ad8694baSJoerg Roedel */ 207ad8694baSJoerg Roedel unsigned long *amd_iommu_pd_alloc_bitmap; 208ad8694baSJoerg Roedel 209ad8694baSJoerg Roedel static u32 dev_table_size; /* size of the device table */ 210ad8694baSJoerg Roedel static u32 alias_table_size; /* size of the alias table */ 211ad8694baSJoerg Roedel 212ad8694baSJoerg Roedel enum iommu_init_state { 213ad8694baSJoerg Roedel IOMMU_START_STATE, 214ad8694baSJoerg Roedel IOMMU_IVRS_DETECTED, 215ad8694baSJoerg Roedel IOMMU_ACPI_FINISHED, 216ad8694baSJoerg Roedel IOMMU_ENABLED, 217ad8694baSJoerg Roedel IOMMU_PCI_INIT, 218ad8694baSJoerg Roedel IOMMU_INTERRUPTS_EN, 219ad8694baSJoerg Roedel IOMMU_INITIALIZED, 220ad8694baSJoerg Roedel IOMMU_NOT_FOUND, 221ad8694baSJoerg Roedel IOMMU_INIT_ERROR, 222ad8694baSJoerg Roedel IOMMU_CMDLINE_DISABLED, 223ad8694baSJoerg Roedel }; 224ad8694baSJoerg Roedel 225ad8694baSJoerg Roedel /* Early ioapic and hpet maps from kernel command line */ 226ad8694baSJoerg Roedel #define EARLY_MAP_SIZE 4 227ad8694baSJoerg Roedel static struct devid_map __initdata early_ioapic_map[EARLY_MAP_SIZE]; 228ad8694baSJoerg Roedel static struct devid_map __initdata early_hpet_map[EARLY_MAP_SIZE]; 229ad8694baSJoerg Roedel static struct acpihid_map_entry __initdata early_acpihid_map[EARLY_MAP_SIZE]; 230ad8694baSJoerg Roedel 231ad8694baSJoerg Roedel static int __initdata early_ioapic_map_size; 232ad8694baSJoerg Roedel static int __initdata early_hpet_map_size; 233ad8694baSJoerg Roedel static int __initdata early_acpihid_map_size; 234ad8694baSJoerg Roedel 235ad8694baSJoerg Roedel static bool __initdata cmdline_maps; 236ad8694baSJoerg Roedel 237ad8694baSJoerg Roedel static enum iommu_init_state init_state = IOMMU_START_STATE; 238ad8694baSJoerg Roedel 239ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void); 240ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state); 2411ab5a153SSuravee Suthikulpanit static void init_device_table_dma(struct amd_iommu_pci_seg *pci_seg); 242ad8694baSJoerg Roedel 243ad8694baSJoerg Roedel static bool amd_iommu_pre_enabled = true; 244ad8694baSJoerg Roedel 245a44092e3SSuravee Suthikulpanit static u32 amd_iommu_ivinfo __initdata; 246a44092e3SSuravee Suthikulpanit 247ad8694baSJoerg Roedel bool translation_pre_enabled(struct amd_iommu *iommu) 248ad8694baSJoerg Roedel { 249ad8694baSJoerg Roedel return (iommu->flags & AMD_IOMMU_FLAG_TRANS_PRE_ENABLED); 250ad8694baSJoerg Roedel } 251ad8694baSJoerg Roedel 252ad8694baSJoerg Roedel static void clear_translation_pre_enabled(struct amd_iommu *iommu) 253ad8694baSJoerg Roedel { 254ad8694baSJoerg Roedel iommu->flags &= ~AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 255ad8694baSJoerg Roedel } 256ad8694baSJoerg Roedel 257ad8694baSJoerg Roedel static void init_translation_status(struct amd_iommu *iommu) 258ad8694baSJoerg Roedel { 259ad8694baSJoerg Roedel u64 ctrl; 260ad8694baSJoerg Roedel 261ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 262ad8694baSJoerg Roedel if (ctrl & (1<<CONTROL_IOMMU_EN)) 263ad8694baSJoerg Roedel iommu->flags |= AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 264ad8694baSJoerg Roedel } 265ad8694baSJoerg Roedel 266ad8694baSJoerg Roedel static inline void update_last_devid(u16 devid) 267ad8694baSJoerg Roedel { 268ad8694baSJoerg Roedel if (devid > amd_iommu_last_bdf) 269ad8694baSJoerg Roedel amd_iommu_last_bdf = devid; 270ad8694baSJoerg Roedel } 271ad8694baSJoerg Roedel 272ad8694baSJoerg Roedel static inline unsigned long tbl_size(int entry_size) 273ad8694baSJoerg Roedel { 274ad8694baSJoerg Roedel unsigned shift = PAGE_SHIFT + 275ad8694baSJoerg Roedel get_order(((int)amd_iommu_last_bdf + 1) * entry_size); 276ad8694baSJoerg Roedel 277ad8694baSJoerg Roedel return 1UL << shift; 278ad8694baSJoerg Roedel } 279ad8694baSJoerg Roedel 280ad8694baSJoerg Roedel int amd_iommu_get_num_iommus(void) 281ad8694baSJoerg Roedel { 282ad8694baSJoerg Roedel return amd_iommus_present; 283ad8694baSJoerg Roedel } 284ad8694baSJoerg Roedel 285c3811a50SWei Huang #ifdef CONFIG_IRQ_REMAP 286c3811a50SWei Huang static bool check_feature_on_all_iommus(u64 mask) 287c3811a50SWei Huang { 288c3811a50SWei Huang bool ret = false; 289c3811a50SWei Huang struct amd_iommu *iommu; 290c3811a50SWei Huang 291c3811a50SWei Huang for_each_iommu(iommu) { 292c3811a50SWei Huang ret = iommu_feature(iommu, mask); 293c3811a50SWei Huang if (!ret) 294c3811a50SWei Huang return false; 295c3811a50SWei Huang } 296c3811a50SWei Huang 297c3811a50SWei Huang return true; 298c3811a50SWei Huang } 299c3811a50SWei Huang #endif 300c3811a50SWei Huang 301a44092e3SSuravee Suthikulpanit /* 302a44092e3SSuravee Suthikulpanit * For IVHD type 0x11/0x40, EFR is also available via IVHD. 303a44092e3SSuravee Suthikulpanit * Default to IVHD EFR since it is available sooner 304a44092e3SSuravee Suthikulpanit * (i.e. before PCI init). 305a44092e3SSuravee Suthikulpanit */ 306a44092e3SSuravee Suthikulpanit static void __init early_iommu_features_init(struct amd_iommu *iommu, 307a44092e3SSuravee Suthikulpanit struct ivhd_header *h) 308a44092e3SSuravee Suthikulpanit { 309a44092e3SSuravee Suthikulpanit if (amd_iommu_ivinfo & IOMMU_IVINFO_EFRSUP) 310a44092e3SSuravee Suthikulpanit iommu->features = h->efr_reg; 311f1ca7071SMario Limonciello if (amd_iommu_ivinfo & IOMMU_IVINFO_DMA_REMAP) 312f1ca7071SMario Limonciello amdr_ivrs_remap_support = true; 313a44092e3SSuravee Suthikulpanit } 314a44092e3SSuravee Suthikulpanit 315ad8694baSJoerg Roedel /* Access to l1 and l2 indexed register spaces */ 316ad8694baSJoerg Roedel 317ad8694baSJoerg Roedel static u32 iommu_read_l1(struct amd_iommu *iommu, u16 l1, u8 address) 318ad8694baSJoerg Roedel { 319ad8694baSJoerg Roedel u32 val; 320ad8694baSJoerg Roedel 321ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 322ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xfc, &val); 323ad8694baSJoerg Roedel return val; 324ad8694baSJoerg Roedel } 325ad8694baSJoerg Roedel 326ad8694baSJoerg Roedel static void iommu_write_l1(struct amd_iommu *iommu, u16 l1, u8 address, u32 val) 327ad8694baSJoerg Roedel { 328ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16 | 1 << 31)); 329ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xfc, val); 330ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 331ad8694baSJoerg Roedel } 332ad8694baSJoerg Roedel 333ad8694baSJoerg Roedel static u32 iommu_read_l2(struct amd_iommu *iommu, u8 address) 334ad8694baSJoerg Roedel { 335ad8694baSJoerg Roedel u32 val; 336ad8694baSJoerg Roedel 337ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, address); 338ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &val); 339ad8694baSJoerg Roedel return val; 340ad8694baSJoerg Roedel } 341ad8694baSJoerg Roedel 342ad8694baSJoerg Roedel static void iommu_write_l2(struct amd_iommu *iommu, u8 address, u32 val) 343ad8694baSJoerg Roedel { 344ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, (address | 1 << 8)); 345ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, val); 346ad8694baSJoerg Roedel } 347ad8694baSJoerg Roedel 348ad8694baSJoerg Roedel /**************************************************************************** 349ad8694baSJoerg Roedel * 350ad8694baSJoerg Roedel * AMD IOMMU MMIO register space handling functions 351ad8694baSJoerg Roedel * 352ad8694baSJoerg Roedel * These functions are used to program the IOMMU device registers in 353ad8694baSJoerg Roedel * MMIO space required for that driver. 354ad8694baSJoerg Roedel * 355ad8694baSJoerg Roedel ****************************************************************************/ 356ad8694baSJoerg Roedel 357ad8694baSJoerg Roedel /* 358ad8694baSJoerg Roedel * This function set the exclusion range in the IOMMU. DMA accesses to the 359ad8694baSJoerg Roedel * exclusion range are passed through untranslated 360ad8694baSJoerg Roedel */ 361ad8694baSJoerg Roedel static void iommu_set_exclusion_range(struct amd_iommu *iommu) 362ad8694baSJoerg Roedel { 363ad8694baSJoerg Roedel u64 start = iommu->exclusion_start & PAGE_MASK; 364ad8694baSJoerg Roedel u64 limit = (start + iommu->exclusion_length - 1) & PAGE_MASK; 365ad8694baSJoerg Roedel u64 entry; 366ad8694baSJoerg Roedel 367ad8694baSJoerg Roedel if (!iommu->exclusion_start) 368ad8694baSJoerg Roedel return; 369ad8694baSJoerg Roedel 370ad8694baSJoerg Roedel entry = start | MMIO_EXCL_ENABLE_MASK; 371ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 372ad8694baSJoerg Roedel &entry, sizeof(entry)); 373ad8694baSJoerg Roedel 374ad8694baSJoerg Roedel entry = limit; 375ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 376ad8694baSJoerg Roedel &entry, sizeof(entry)); 377ad8694baSJoerg Roedel } 378ad8694baSJoerg Roedel 37954ce12e0SSuravee Suthikulpanit static void iommu_set_cwwb_range(struct amd_iommu *iommu) 38054ce12e0SSuravee Suthikulpanit { 38154ce12e0SSuravee Suthikulpanit u64 start = iommu_virt_to_phys((void *)iommu->cmd_sem); 38254ce12e0SSuravee Suthikulpanit u64 entry = start & PM_ADDR_MASK; 38354ce12e0SSuravee Suthikulpanit 38454ce12e0SSuravee Suthikulpanit if (!iommu_feature(iommu, FEATURE_SNP)) 38554ce12e0SSuravee Suthikulpanit return; 38654ce12e0SSuravee Suthikulpanit 38754ce12e0SSuravee Suthikulpanit /* Note: 38854ce12e0SSuravee Suthikulpanit * Re-purpose Exclusion base/limit registers for Completion wait 38954ce12e0SSuravee Suthikulpanit * write-back base/limit. 39054ce12e0SSuravee Suthikulpanit */ 39154ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 39254ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 39354ce12e0SSuravee Suthikulpanit 39454ce12e0SSuravee Suthikulpanit /* Note: 39554ce12e0SSuravee Suthikulpanit * Default to 4 Kbytes, which can be specified by setting base 39654ce12e0SSuravee Suthikulpanit * address equal to the limit address. 39754ce12e0SSuravee Suthikulpanit */ 39854ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 39954ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 40054ce12e0SSuravee Suthikulpanit } 40154ce12e0SSuravee Suthikulpanit 402ad8694baSJoerg Roedel /* Programs the physical address of the device table into the IOMMU hardware */ 403ad8694baSJoerg Roedel static void iommu_set_device_table(struct amd_iommu *iommu) 404ad8694baSJoerg Roedel { 405ad8694baSJoerg Roedel u64 entry; 406b5c85290SVasant Hegde u32 dev_table_size = iommu->pci_seg->dev_table_size; 407ad8694baSJoerg Roedel 408ad8694baSJoerg Roedel BUG_ON(iommu->mmio_base == NULL); 409ad8694baSJoerg Roedel 410ad8694baSJoerg Roedel entry = iommu_virt_to_phys(amd_iommu_dev_table); 411ad8694baSJoerg Roedel entry |= (dev_table_size >> 12) - 1; 412ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET, 413ad8694baSJoerg Roedel &entry, sizeof(entry)); 414ad8694baSJoerg Roedel } 415ad8694baSJoerg Roedel 416ad8694baSJoerg Roedel /* Generic functions to enable/disable certain features of the IOMMU. */ 417ad8694baSJoerg Roedel static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit) 418ad8694baSJoerg Roedel { 419ad8694baSJoerg Roedel u64 ctrl; 420ad8694baSJoerg Roedel 421ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 422ad8694baSJoerg Roedel ctrl |= (1ULL << bit); 423ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 424ad8694baSJoerg Roedel } 425ad8694baSJoerg Roedel 426ad8694baSJoerg Roedel static void iommu_feature_disable(struct amd_iommu *iommu, u8 bit) 427ad8694baSJoerg Roedel { 428ad8694baSJoerg Roedel u64 ctrl; 429ad8694baSJoerg Roedel 430ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 431ad8694baSJoerg Roedel ctrl &= ~(1ULL << bit); 432ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 433ad8694baSJoerg Roedel } 434ad8694baSJoerg Roedel 435ad8694baSJoerg Roedel static void iommu_set_inv_tlb_timeout(struct amd_iommu *iommu, int timeout) 436ad8694baSJoerg Roedel { 437ad8694baSJoerg Roedel u64 ctrl; 438ad8694baSJoerg Roedel 439ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 440ad8694baSJoerg Roedel ctrl &= ~CTRL_INV_TO_MASK; 441ad8694baSJoerg Roedel ctrl |= (timeout << CONTROL_INV_TIMEOUT) & CTRL_INV_TO_MASK; 442ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 443ad8694baSJoerg Roedel } 444ad8694baSJoerg Roedel 445ad8694baSJoerg Roedel /* Function to enable the hardware */ 446ad8694baSJoerg Roedel static void iommu_enable(struct amd_iommu *iommu) 447ad8694baSJoerg Roedel { 448ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_IOMMU_EN); 449ad8694baSJoerg Roedel } 450ad8694baSJoerg Roedel 451ad8694baSJoerg Roedel static void iommu_disable(struct amd_iommu *iommu) 452ad8694baSJoerg Roedel { 453ad8694baSJoerg Roedel if (!iommu->mmio_base) 454ad8694baSJoerg Roedel return; 455ad8694baSJoerg Roedel 456ad8694baSJoerg Roedel /* Disable command buffer */ 457ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 458ad8694baSJoerg Roedel 459ad8694baSJoerg Roedel /* Disable event logging and event interrupts */ 460ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_INT_EN); 461ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 462ad8694baSJoerg Roedel 463ad8694baSJoerg Roedel /* Disable IOMMU GA_LOG */ 464ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GALOG_EN); 465ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GAINT_EN); 466ad8694baSJoerg Roedel 467ad8694baSJoerg Roedel /* Disable IOMMU hardware itself */ 468ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_IOMMU_EN); 469ad8694baSJoerg Roedel } 470ad8694baSJoerg Roedel 471ad8694baSJoerg Roedel /* 472ad8694baSJoerg Roedel * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in 473ad8694baSJoerg Roedel * the system has one. 474ad8694baSJoerg Roedel */ 475ad8694baSJoerg Roedel static u8 __iomem * __init iommu_map_mmio_space(u64 address, u64 end) 476ad8694baSJoerg Roedel { 477ad8694baSJoerg Roedel if (!request_mem_region(address, end, "amd_iommu")) { 478ad8694baSJoerg Roedel pr_err("Can not reserve memory region %llx-%llx for mmio\n", 479ad8694baSJoerg Roedel address, end); 480ad8694baSJoerg Roedel pr_err("This is a BIOS bug. Please contact your hardware vendor\n"); 481ad8694baSJoerg Roedel return NULL; 482ad8694baSJoerg Roedel } 483ad8694baSJoerg Roedel 484ad8694baSJoerg Roedel return (u8 __iomem *)ioremap(address, end); 485ad8694baSJoerg Roedel } 486ad8694baSJoerg Roedel 487ad8694baSJoerg Roedel static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu) 488ad8694baSJoerg Roedel { 489ad8694baSJoerg Roedel if (iommu->mmio_base) 490ad8694baSJoerg Roedel iounmap(iommu->mmio_base); 491ad8694baSJoerg Roedel release_mem_region(iommu->mmio_phys, iommu->mmio_phys_end); 492ad8694baSJoerg Roedel } 493ad8694baSJoerg Roedel 494ad8694baSJoerg Roedel static inline u32 get_ivhd_header_size(struct ivhd_header *h) 495ad8694baSJoerg Roedel { 496ad8694baSJoerg Roedel u32 size = 0; 497ad8694baSJoerg Roedel 498ad8694baSJoerg Roedel switch (h->type) { 499ad8694baSJoerg Roedel case 0x10: 500ad8694baSJoerg Roedel size = 24; 501ad8694baSJoerg Roedel break; 502ad8694baSJoerg Roedel case 0x11: 503ad8694baSJoerg Roedel case 0x40: 504ad8694baSJoerg Roedel size = 40; 505ad8694baSJoerg Roedel break; 506ad8694baSJoerg Roedel } 507ad8694baSJoerg Roedel return size; 508ad8694baSJoerg Roedel } 509ad8694baSJoerg Roedel 510ad8694baSJoerg Roedel /**************************************************************************** 511ad8694baSJoerg Roedel * 512ad8694baSJoerg Roedel * The functions below belong to the first pass of AMD IOMMU ACPI table 513ad8694baSJoerg Roedel * parsing. In this pass we try to find out the highest device id this 514ad8694baSJoerg Roedel * code has to handle. Upon this information the size of the shared data 515ad8694baSJoerg Roedel * structures is determined later. 516ad8694baSJoerg Roedel * 517ad8694baSJoerg Roedel ****************************************************************************/ 518ad8694baSJoerg Roedel 519ad8694baSJoerg Roedel /* 520ad8694baSJoerg Roedel * This function calculates the length of a given IVHD entry 521ad8694baSJoerg Roedel */ 522ad8694baSJoerg Roedel static inline int ivhd_entry_length(u8 *ivhd) 523ad8694baSJoerg Roedel { 524ad8694baSJoerg Roedel u32 type = ((struct ivhd_entry *)ivhd)->type; 525ad8694baSJoerg Roedel 526ad8694baSJoerg Roedel if (type < 0x80) { 527ad8694baSJoerg Roedel return 0x04 << (*ivhd >> 6); 528ad8694baSJoerg Roedel } else if (type == IVHD_DEV_ACPI_HID) { 529ad8694baSJoerg Roedel /* For ACPI_HID, offset 21 is uid len */ 530ad8694baSJoerg Roedel return *((u8 *)ivhd + 21) + 22; 531ad8694baSJoerg Roedel } 532ad8694baSJoerg Roedel return 0; 533ad8694baSJoerg Roedel } 534ad8694baSJoerg Roedel 535ad8694baSJoerg Roedel /* 536ad8694baSJoerg Roedel * After reading the highest device id from the IOMMU PCI capability header 537ad8694baSJoerg Roedel * this function looks if there is a higher device id defined in the ACPI table 538ad8694baSJoerg Roedel */ 539ad8694baSJoerg Roedel static int __init find_last_devid_from_ivhd(struct ivhd_header *h) 540ad8694baSJoerg Roedel { 541ad8694baSJoerg Roedel u8 *p = (void *)h, *end = (void *)h; 542ad8694baSJoerg Roedel struct ivhd_entry *dev; 54330795900SVasant Hegde int last_devid = -EINVAL; 544ad8694baSJoerg Roedel 545ad8694baSJoerg Roedel u32 ivhd_size = get_ivhd_header_size(h); 546ad8694baSJoerg Roedel 547ad8694baSJoerg Roedel if (!ivhd_size) { 548ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 549ad8694baSJoerg Roedel return -EINVAL; 550ad8694baSJoerg Roedel } 551ad8694baSJoerg Roedel 552ad8694baSJoerg Roedel p += ivhd_size; 553ad8694baSJoerg Roedel end += h->length; 554ad8694baSJoerg Roedel 555ad8694baSJoerg Roedel while (p < end) { 556ad8694baSJoerg Roedel dev = (struct ivhd_entry *)p; 557ad8694baSJoerg Roedel switch (dev->type) { 558ad8694baSJoerg Roedel case IVHD_DEV_ALL: 559ad8694baSJoerg Roedel /* Use maximum BDF value for DEV_ALL */ 560ad8694baSJoerg Roedel update_last_devid(0xffff); 56130795900SVasant Hegde return 0xffff; 562ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 563ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 564ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 565ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 566ad8694baSJoerg Roedel /* all the above subfield types refer to device ids */ 567ad8694baSJoerg Roedel update_last_devid(dev->devid); 56830795900SVasant Hegde if (dev->devid > last_devid) 56930795900SVasant Hegde last_devid = dev->devid; 570ad8694baSJoerg Roedel break; 571ad8694baSJoerg Roedel default: 572ad8694baSJoerg Roedel break; 573ad8694baSJoerg Roedel } 574ad8694baSJoerg Roedel p += ivhd_entry_length(p); 575ad8694baSJoerg Roedel } 576ad8694baSJoerg Roedel 577ad8694baSJoerg Roedel WARN_ON(p != end); 578ad8694baSJoerg Roedel 57930795900SVasant Hegde return last_devid; 580ad8694baSJoerg Roedel } 581ad8694baSJoerg Roedel 582ad8694baSJoerg Roedel static int __init check_ivrs_checksum(struct acpi_table_header *table) 583ad8694baSJoerg Roedel { 584ad8694baSJoerg Roedel int i; 585ad8694baSJoerg Roedel u8 checksum = 0, *p = (u8 *)table; 586ad8694baSJoerg Roedel 587ad8694baSJoerg Roedel for (i = 0; i < table->length; ++i) 588ad8694baSJoerg Roedel checksum += p[i]; 589ad8694baSJoerg Roedel if (checksum != 0) { 590ad8694baSJoerg Roedel /* ACPI table corrupt */ 591ad8694baSJoerg Roedel pr_err(FW_BUG "IVRS invalid checksum\n"); 592ad8694baSJoerg Roedel return -ENODEV; 593ad8694baSJoerg Roedel } 594ad8694baSJoerg Roedel 595ad8694baSJoerg Roedel return 0; 596ad8694baSJoerg Roedel } 597ad8694baSJoerg Roedel 598ad8694baSJoerg Roedel /* 599ad8694baSJoerg Roedel * Iterate over all IVHD entries in the ACPI table and find the highest device 600ad8694baSJoerg Roedel * id which we need to handle. This is the first of three functions which parse 601ad8694baSJoerg Roedel * the ACPI table. So we check the checksum here. 602ad8694baSJoerg Roedel */ 60330795900SVasant Hegde static int __init find_last_devid_acpi(struct acpi_table_header *table, u16 pci_seg) 604ad8694baSJoerg Roedel { 605ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 606ad8694baSJoerg Roedel struct ivhd_header *h; 60730795900SVasant Hegde int last_devid, last_bdf = 0; 608ad8694baSJoerg Roedel 609ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 610ad8694baSJoerg Roedel 611ad8694baSJoerg Roedel end += table->length; 612ad8694baSJoerg Roedel while (p < end) { 613ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 61430795900SVasant Hegde if (h->pci_seg == pci_seg && 61530795900SVasant Hegde h->type == amd_iommu_target_ivhd_type) { 61630795900SVasant Hegde last_devid = find_last_devid_from_ivhd(h); 617ad8694baSJoerg Roedel 61830795900SVasant Hegde if (last_devid < 0) 61930795900SVasant Hegde return -EINVAL; 62030795900SVasant Hegde if (last_devid > last_bdf) 62130795900SVasant Hegde last_bdf = last_devid; 622ad8694baSJoerg Roedel } 623ad8694baSJoerg Roedel p += h->length; 624ad8694baSJoerg Roedel } 625ad8694baSJoerg Roedel WARN_ON(p != end); 626ad8694baSJoerg Roedel 62730795900SVasant Hegde return last_bdf; 628ad8694baSJoerg Roedel } 629ad8694baSJoerg Roedel 630ad8694baSJoerg Roedel /**************************************************************************** 631ad8694baSJoerg Roedel * 632ad8694baSJoerg Roedel * The following functions belong to the code path which parses the ACPI table 633ad8694baSJoerg Roedel * the second time. In this ACPI parsing iteration we allocate IOMMU specific 63404230c11SSuravee Suthikulpanit * data structures, initialize the per PCI segment device/alias/rlookup table 63504230c11SSuravee Suthikulpanit * and also basically initialize the hardware. 636ad8694baSJoerg Roedel * 637ad8694baSJoerg Roedel ****************************************************************************/ 638ad8694baSJoerg Roedel 63904230c11SSuravee Suthikulpanit /* Allocate per PCI segment device table */ 64004230c11SSuravee Suthikulpanit static inline int __init alloc_dev_table(struct amd_iommu_pci_seg *pci_seg) 64104230c11SSuravee Suthikulpanit { 64204230c11SSuravee Suthikulpanit pci_seg->dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO | GFP_DMA32, 643b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 64404230c11SSuravee Suthikulpanit if (!pci_seg->dev_table) 64504230c11SSuravee Suthikulpanit return -ENOMEM; 64604230c11SSuravee Suthikulpanit 64704230c11SSuravee Suthikulpanit return 0; 64804230c11SSuravee Suthikulpanit } 64904230c11SSuravee Suthikulpanit 65004230c11SSuravee Suthikulpanit static inline void free_dev_table(struct amd_iommu_pci_seg *pci_seg) 65104230c11SSuravee Suthikulpanit { 65204230c11SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->dev_table, 653b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 65404230c11SSuravee Suthikulpanit pci_seg->dev_table = NULL; 65504230c11SSuravee Suthikulpanit } 65604230c11SSuravee Suthikulpanit 657eda797a2SSuravee Suthikulpanit /* Allocate per PCI segment IOMMU rlookup table. */ 658eda797a2SSuravee Suthikulpanit static inline int __init alloc_rlookup_table(struct amd_iommu_pci_seg *pci_seg) 659eda797a2SSuravee Suthikulpanit { 660eda797a2SSuravee Suthikulpanit pci_seg->rlookup_table = (void *)__get_free_pages( 661eda797a2SSuravee Suthikulpanit GFP_KERNEL | __GFP_ZERO, 662ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 663eda797a2SSuravee Suthikulpanit if (pci_seg->rlookup_table == NULL) 664eda797a2SSuravee Suthikulpanit return -ENOMEM; 665eda797a2SSuravee Suthikulpanit 666eda797a2SSuravee Suthikulpanit return 0; 667eda797a2SSuravee Suthikulpanit } 668eda797a2SSuravee Suthikulpanit 669eda797a2SSuravee Suthikulpanit static inline void free_rlookup_table(struct amd_iommu_pci_seg *pci_seg) 670eda797a2SSuravee Suthikulpanit { 671eda797a2SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->rlookup_table, 672ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 673eda797a2SSuravee Suthikulpanit pci_seg->rlookup_table = NULL; 674eda797a2SSuravee Suthikulpanit } 675eda797a2SSuravee Suthikulpanit 676333e581bSVasant Hegde static inline int __init alloc_irq_lookup_table(struct amd_iommu_pci_seg *pci_seg) 677333e581bSVasant Hegde { 678333e581bSVasant Hegde pci_seg->irq_lookup_table = (void *)__get_free_pages( 679333e581bSVasant Hegde GFP_KERNEL | __GFP_ZERO, 680ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 681333e581bSVasant Hegde kmemleak_alloc(pci_seg->irq_lookup_table, 682ec12dd13SVasant Hegde pci_seg->rlookup_table_size, 1, GFP_KERNEL); 683333e581bSVasant Hegde if (pci_seg->irq_lookup_table == NULL) 684333e581bSVasant Hegde return -ENOMEM; 685333e581bSVasant Hegde 686333e581bSVasant Hegde return 0; 687333e581bSVasant Hegde } 688333e581bSVasant Hegde 689333e581bSVasant Hegde static inline void free_irq_lookup_table(struct amd_iommu_pci_seg *pci_seg) 690333e581bSVasant Hegde { 691333e581bSVasant Hegde kmemleak_free(pci_seg->irq_lookup_table); 692333e581bSVasant Hegde free_pages((unsigned long)pci_seg->irq_lookup_table, 693ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 694333e581bSVasant Hegde pci_seg->irq_lookup_table = NULL; 695333e581bSVasant Hegde } 696eda797a2SSuravee Suthikulpanit 69799fc4ac3SSuravee Suthikulpanit static int __init alloc_alias_table(struct amd_iommu_pci_seg *pci_seg) 69899fc4ac3SSuravee Suthikulpanit { 69999fc4ac3SSuravee Suthikulpanit int i; 70099fc4ac3SSuravee Suthikulpanit 70199fc4ac3SSuravee Suthikulpanit pci_seg->alias_table = (void *)__get_free_pages(GFP_KERNEL, 70274ce42a9SVasant Hegde get_order(pci_seg->alias_table_size)); 70399fc4ac3SSuravee Suthikulpanit if (!pci_seg->alias_table) 70499fc4ac3SSuravee Suthikulpanit return -ENOMEM; 70599fc4ac3SSuravee Suthikulpanit 70699fc4ac3SSuravee Suthikulpanit /* 70799fc4ac3SSuravee Suthikulpanit * let all alias entries point to itself 70899fc4ac3SSuravee Suthikulpanit */ 70999fc4ac3SSuravee Suthikulpanit for (i = 0; i <= amd_iommu_last_bdf; ++i) 71099fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[i] = i; 71199fc4ac3SSuravee Suthikulpanit 71299fc4ac3SSuravee Suthikulpanit return 0; 71399fc4ac3SSuravee Suthikulpanit } 71499fc4ac3SSuravee Suthikulpanit 71599fc4ac3SSuravee Suthikulpanit static void __init free_alias_table(struct amd_iommu_pci_seg *pci_seg) 71699fc4ac3SSuravee Suthikulpanit { 71799fc4ac3SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->alias_table, 71874ce42a9SVasant Hegde get_order(pci_seg->alias_table_size)); 71999fc4ac3SSuravee Suthikulpanit pci_seg->alias_table = NULL; 72099fc4ac3SSuravee Suthikulpanit } 72199fc4ac3SSuravee Suthikulpanit 722ad8694baSJoerg Roedel /* 723ad8694baSJoerg Roedel * Allocates the command buffer. This buffer is per AMD IOMMU. We can 724ad8694baSJoerg Roedel * write commands to that buffer later and the IOMMU will execute them 725ad8694baSJoerg Roedel * asynchronously 726ad8694baSJoerg Roedel */ 727ad8694baSJoerg Roedel static int __init alloc_command_buffer(struct amd_iommu *iommu) 728ad8694baSJoerg Roedel { 729ad8694baSJoerg Roedel iommu->cmd_buf = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 730ad8694baSJoerg Roedel get_order(CMD_BUFFER_SIZE)); 731ad8694baSJoerg Roedel 732ad8694baSJoerg Roedel return iommu->cmd_buf ? 0 : -ENOMEM; 733ad8694baSJoerg Roedel } 734ad8694baSJoerg Roedel 735ad8694baSJoerg Roedel /* 7365ce97f4eSLennert Buytenhek * This function restarts event logging in case the IOMMU experienced 7375ce97f4eSLennert Buytenhek * an event log buffer overflow. 7385ce97f4eSLennert Buytenhek */ 7395ce97f4eSLennert Buytenhek void amd_iommu_restart_event_logging(struct amd_iommu *iommu) 7405ce97f4eSLennert Buytenhek { 7415ce97f4eSLennert Buytenhek iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 7425ce97f4eSLennert Buytenhek iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN); 7435ce97f4eSLennert Buytenhek } 7445ce97f4eSLennert Buytenhek 7455ce97f4eSLennert Buytenhek /* 746ad8694baSJoerg Roedel * This function resets the command buffer if the IOMMU stopped fetching 747ad8694baSJoerg Roedel * commands from it. 748ad8694baSJoerg Roedel */ 7493bf01426SVasant Hegde static void amd_iommu_reset_cmd_buffer(struct amd_iommu *iommu) 750ad8694baSJoerg Roedel { 751ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 752ad8694baSJoerg Roedel 753ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET); 754ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET); 755ad8694baSJoerg Roedel iommu->cmd_buf_head = 0; 756ad8694baSJoerg Roedel iommu->cmd_buf_tail = 0; 757ad8694baSJoerg Roedel 758ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_CMDBUF_EN); 759ad8694baSJoerg Roedel } 760ad8694baSJoerg Roedel 761ad8694baSJoerg Roedel /* 762ad8694baSJoerg Roedel * This function writes the command buffer address to the hardware and 763ad8694baSJoerg Roedel * enables it. 764ad8694baSJoerg Roedel */ 765ad8694baSJoerg Roedel static void iommu_enable_command_buffer(struct amd_iommu *iommu) 766ad8694baSJoerg Roedel { 767ad8694baSJoerg Roedel u64 entry; 768ad8694baSJoerg Roedel 769ad8694baSJoerg Roedel BUG_ON(iommu->cmd_buf == NULL); 770ad8694baSJoerg Roedel 771ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->cmd_buf); 772ad8694baSJoerg Roedel entry |= MMIO_CMD_SIZE_512; 773ad8694baSJoerg Roedel 774ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET, 775ad8694baSJoerg Roedel &entry, sizeof(entry)); 776ad8694baSJoerg Roedel 777ad8694baSJoerg Roedel amd_iommu_reset_cmd_buffer(iommu); 778ad8694baSJoerg Roedel } 779ad8694baSJoerg Roedel 780ad8694baSJoerg Roedel /* 781ad8694baSJoerg Roedel * This function disables the command buffer 782ad8694baSJoerg Roedel */ 783ad8694baSJoerg Roedel static void iommu_disable_command_buffer(struct amd_iommu *iommu) 784ad8694baSJoerg Roedel { 785ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 786ad8694baSJoerg Roedel } 787ad8694baSJoerg Roedel 788ad8694baSJoerg Roedel static void __init free_command_buffer(struct amd_iommu *iommu) 789ad8694baSJoerg Roedel { 790ad8694baSJoerg Roedel free_pages((unsigned long)iommu->cmd_buf, get_order(CMD_BUFFER_SIZE)); 791ad8694baSJoerg Roedel } 792ad8694baSJoerg Roedel 7936d39bdeeSSuravee Suthikulpanit static void *__init iommu_alloc_4k_pages(struct amd_iommu *iommu, 7946d39bdeeSSuravee Suthikulpanit gfp_t gfp, size_t size) 7956d39bdeeSSuravee Suthikulpanit { 7966d39bdeeSSuravee Suthikulpanit int order = get_order(size); 7976d39bdeeSSuravee Suthikulpanit void *buf = (void *)__get_free_pages(gfp, order); 7986d39bdeeSSuravee Suthikulpanit 7996d39bdeeSSuravee Suthikulpanit if (buf && 8006d39bdeeSSuravee Suthikulpanit iommu_feature(iommu, FEATURE_SNP) && 8016d39bdeeSSuravee Suthikulpanit set_memory_4k((unsigned long)buf, (1 << order))) { 8026d39bdeeSSuravee Suthikulpanit free_pages((unsigned long)buf, order); 8036d39bdeeSSuravee Suthikulpanit buf = NULL; 8046d39bdeeSSuravee Suthikulpanit } 8056d39bdeeSSuravee Suthikulpanit 8066d39bdeeSSuravee Suthikulpanit return buf; 8076d39bdeeSSuravee Suthikulpanit } 8086d39bdeeSSuravee Suthikulpanit 809ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 810ad8694baSJoerg Roedel static int __init alloc_event_buffer(struct amd_iommu *iommu) 811ad8694baSJoerg Roedel { 8126d39bdeeSSuravee Suthikulpanit iommu->evt_buf = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 8136d39bdeeSSuravee Suthikulpanit EVT_BUFFER_SIZE); 814ad8694baSJoerg Roedel 815ad8694baSJoerg Roedel return iommu->evt_buf ? 0 : -ENOMEM; 816ad8694baSJoerg Roedel } 817ad8694baSJoerg Roedel 818ad8694baSJoerg Roedel static void iommu_enable_event_buffer(struct amd_iommu *iommu) 819ad8694baSJoerg Roedel { 820ad8694baSJoerg Roedel u64 entry; 821ad8694baSJoerg Roedel 822ad8694baSJoerg Roedel BUG_ON(iommu->evt_buf == NULL); 823ad8694baSJoerg Roedel 824ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK; 825ad8694baSJoerg Roedel 826ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET, 827ad8694baSJoerg Roedel &entry, sizeof(entry)); 828ad8694baSJoerg Roedel 829ad8694baSJoerg Roedel /* set head and tail to zero manually */ 830ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET); 831ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_TAIL_OFFSET); 832ad8694baSJoerg Roedel 833ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN); 834ad8694baSJoerg Roedel } 835ad8694baSJoerg Roedel 836ad8694baSJoerg Roedel /* 837ad8694baSJoerg Roedel * This function disables the event log buffer 838ad8694baSJoerg Roedel */ 839ad8694baSJoerg Roedel static void iommu_disable_event_buffer(struct amd_iommu *iommu) 840ad8694baSJoerg Roedel { 841ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 842ad8694baSJoerg Roedel } 843ad8694baSJoerg Roedel 844ad8694baSJoerg Roedel static void __init free_event_buffer(struct amd_iommu *iommu) 845ad8694baSJoerg Roedel { 846ad8694baSJoerg Roedel free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE)); 847ad8694baSJoerg Roedel } 848ad8694baSJoerg Roedel 849ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 850ad8694baSJoerg Roedel static int __init alloc_ppr_log(struct amd_iommu *iommu) 851ad8694baSJoerg Roedel { 8526d39bdeeSSuravee Suthikulpanit iommu->ppr_log = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 8536d39bdeeSSuravee Suthikulpanit PPR_LOG_SIZE); 854ad8694baSJoerg Roedel 855ad8694baSJoerg Roedel return iommu->ppr_log ? 0 : -ENOMEM; 856ad8694baSJoerg Roedel } 857ad8694baSJoerg Roedel 858ad8694baSJoerg Roedel static void iommu_enable_ppr_log(struct amd_iommu *iommu) 859ad8694baSJoerg Roedel { 860ad8694baSJoerg Roedel u64 entry; 861ad8694baSJoerg Roedel 862ad8694baSJoerg Roedel if (iommu->ppr_log == NULL) 863ad8694baSJoerg Roedel return; 864ad8694baSJoerg Roedel 865ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->ppr_log) | PPR_LOG_SIZE_512; 866ad8694baSJoerg Roedel 867ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_PPR_LOG_OFFSET, 868ad8694baSJoerg Roedel &entry, sizeof(entry)); 869ad8694baSJoerg Roedel 870ad8694baSJoerg Roedel /* set head and tail to zero manually */ 871ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_HEAD_OFFSET); 872ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_TAIL_OFFSET); 873ad8694baSJoerg Roedel 874ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRLOG_EN); 875ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPR_EN); 876ad8694baSJoerg Roedel } 877ad8694baSJoerg Roedel 878ad8694baSJoerg Roedel static void __init free_ppr_log(struct amd_iommu *iommu) 879ad8694baSJoerg Roedel { 880ad8694baSJoerg Roedel free_pages((unsigned long)iommu->ppr_log, get_order(PPR_LOG_SIZE)); 881ad8694baSJoerg Roedel } 882ad8694baSJoerg Roedel 883ad8694baSJoerg Roedel static void free_ga_log(struct amd_iommu *iommu) 884ad8694baSJoerg Roedel { 885ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 886092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log, get_order(GA_LOG_SIZE)); 887092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log_tail, get_order(8)); 888ad8694baSJoerg Roedel #endif 889ad8694baSJoerg Roedel } 890ad8694baSJoerg Roedel 891ad8694baSJoerg Roedel static int iommu_ga_log_enable(struct amd_iommu *iommu) 892ad8694baSJoerg Roedel { 893ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 894ad8694baSJoerg Roedel u32 status, i; 895a8d4a37dSMaxim Levitsky u64 entry; 896ad8694baSJoerg Roedel 897ad8694baSJoerg Roedel if (!iommu->ga_log) 898ad8694baSJoerg Roedel return -EINVAL; 899ad8694baSJoerg Roedel 900ad8694baSJoerg Roedel /* Check if already running */ 901a8d4a37dSMaxim Levitsky status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 902a8d4a37dSMaxim Levitsky if (WARN_ON(status & (MMIO_STATUS_GALOG_RUN_MASK))) 903ad8694baSJoerg Roedel return 0; 904ad8694baSJoerg Roedel 905a8d4a37dSMaxim Levitsky entry = iommu_virt_to_phys(iommu->ga_log) | GA_LOG_SIZE_512; 906a8d4a37dSMaxim Levitsky memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_BASE_OFFSET, 907a8d4a37dSMaxim Levitsky &entry, sizeof(entry)); 908a8d4a37dSMaxim Levitsky entry = (iommu_virt_to_phys(iommu->ga_log_tail) & 909a8d4a37dSMaxim Levitsky (BIT_ULL(52)-1)) & ~7ULL; 910a8d4a37dSMaxim Levitsky memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_TAIL_OFFSET, 911a8d4a37dSMaxim Levitsky &entry, sizeof(entry)); 912a8d4a37dSMaxim Levitsky writel(0x00, iommu->mmio_base + MMIO_GA_HEAD_OFFSET); 913a8d4a37dSMaxim Levitsky writel(0x00, iommu->mmio_base + MMIO_GA_TAIL_OFFSET); 914a8d4a37dSMaxim Levitsky 915a8d4a37dSMaxim Levitsky 916ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GAINT_EN); 917ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GALOG_EN); 918ad8694baSJoerg Roedel 919ad8694baSJoerg Roedel for (i = 0; i < LOOP_TIMEOUT; ++i) { 920ad8694baSJoerg Roedel status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 921ad8694baSJoerg Roedel if (status & (MMIO_STATUS_GALOG_RUN_MASK)) 922ad8694baSJoerg Roedel break; 9239b45a773SJoerg Roedel udelay(10); 924ad8694baSJoerg Roedel } 925ad8694baSJoerg Roedel 926a8d4a37dSMaxim Levitsky if (WARN_ON(i >= LOOP_TIMEOUT)) 927ad8694baSJoerg Roedel return -EINVAL; 928ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 929ad8694baSJoerg Roedel return 0; 930ad8694baSJoerg Roedel } 931ad8694baSJoerg Roedel 932ad8694baSJoerg Roedel static int iommu_init_ga_log(struct amd_iommu *iommu) 933ad8694baSJoerg Roedel { 934eb03f2d2SSuravee Suthikulpanit #ifdef CONFIG_IRQ_REMAP 935ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 936ad8694baSJoerg Roedel return 0; 937ad8694baSJoerg Roedel 938ad8694baSJoerg Roedel iommu->ga_log = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 939ad8694baSJoerg Roedel get_order(GA_LOG_SIZE)); 940ad8694baSJoerg Roedel if (!iommu->ga_log) 941ad8694baSJoerg Roedel goto err_out; 942ad8694baSJoerg Roedel 943ad8694baSJoerg Roedel iommu->ga_log_tail = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 944ad8694baSJoerg Roedel get_order(8)); 945ad8694baSJoerg Roedel if (!iommu->ga_log_tail) 946ad8694baSJoerg Roedel goto err_out; 947ad8694baSJoerg Roedel 948ad8694baSJoerg Roedel return 0; 949ad8694baSJoerg Roedel err_out: 950ad8694baSJoerg Roedel free_ga_log(iommu); 951ad8694baSJoerg Roedel return -EINVAL; 952eb03f2d2SSuravee Suthikulpanit #else 953eb03f2d2SSuravee Suthikulpanit return 0; 954ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 955ad8694baSJoerg Roedel } 956ad8694baSJoerg Roedel 957c69d89afSSuravee Suthikulpanit static int __init alloc_cwwb_sem(struct amd_iommu *iommu) 958c69d89afSSuravee Suthikulpanit { 9596d39bdeeSSuravee Suthikulpanit iommu->cmd_sem = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 1); 960c69d89afSSuravee Suthikulpanit 961c69d89afSSuravee Suthikulpanit return iommu->cmd_sem ? 0 : -ENOMEM; 962c69d89afSSuravee Suthikulpanit } 963c69d89afSSuravee Suthikulpanit 964c69d89afSSuravee Suthikulpanit static void __init free_cwwb_sem(struct amd_iommu *iommu) 965c69d89afSSuravee Suthikulpanit { 966c69d89afSSuravee Suthikulpanit if (iommu->cmd_sem) 967c69d89afSSuravee Suthikulpanit free_page((unsigned long)iommu->cmd_sem); 968c69d89afSSuravee Suthikulpanit } 969c69d89afSSuravee Suthikulpanit 970ad8694baSJoerg Roedel static void iommu_enable_xt(struct amd_iommu *iommu) 971ad8694baSJoerg Roedel { 972ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 973ad8694baSJoerg Roedel /* 974ad8694baSJoerg Roedel * XT mode (32-bit APIC destination ID) requires 975ad8694baSJoerg Roedel * GA mode (128-bit IRTE support) as a prerequisite. 976ad8694baSJoerg Roedel */ 977ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir) && 978ad8694baSJoerg Roedel amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 979ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_XT_EN); 980ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 981ad8694baSJoerg Roedel } 982ad8694baSJoerg Roedel 983ad8694baSJoerg Roedel static void iommu_enable_gt(struct amd_iommu *iommu) 984ad8694baSJoerg Roedel { 985ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_GT)) 986ad8694baSJoerg Roedel return; 987ad8694baSJoerg Roedel 988ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GT_EN); 989ad8694baSJoerg Roedel } 990ad8694baSJoerg Roedel 991ad8694baSJoerg Roedel /* sets a specific bit in the device table entry. */ 992*56fb7951SSuravee Suthikulpanit static void __set_dev_entry_bit(struct dev_table_entry *dev_table, 993*56fb7951SSuravee Suthikulpanit u16 devid, u8 bit) 994ad8694baSJoerg Roedel { 995ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 996ad8694baSJoerg Roedel int _bit = bit & 0x3f; 997ad8694baSJoerg Roedel 998*56fb7951SSuravee Suthikulpanit dev_table[devid].data[i] |= (1UL << _bit); 999ad8694baSJoerg Roedel } 1000ad8694baSJoerg Roedel 1001*56fb7951SSuravee Suthikulpanit static void set_dev_entry_bit(struct amd_iommu *iommu, u16 devid, u8 bit) 1002*56fb7951SSuravee Suthikulpanit { 1003*56fb7951SSuravee Suthikulpanit struct dev_table_entry *dev_table = get_dev_table(iommu); 1004*56fb7951SSuravee Suthikulpanit 1005*56fb7951SSuravee Suthikulpanit return __set_dev_entry_bit(dev_table, devid, bit); 1006*56fb7951SSuravee Suthikulpanit } 1007*56fb7951SSuravee Suthikulpanit 1008*56fb7951SSuravee Suthikulpanit static int __get_dev_entry_bit(struct dev_table_entry *dev_table, 1009*56fb7951SSuravee Suthikulpanit u16 devid, u8 bit) 1010ad8694baSJoerg Roedel { 1011ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 1012ad8694baSJoerg Roedel int _bit = bit & 0x3f; 1013ad8694baSJoerg Roedel 1014*56fb7951SSuravee Suthikulpanit return (dev_table[devid].data[i] & (1UL << _bit)) >> _bit; 1015ad8694baSJoerg Roedel } 1016ad8694baSJoerg Roedel 1017*56fb7951SSuravee Suthikulpanit static int get_dev_entry_bit(struct amd_iommu *iommu, u16 devid, u8 bit) 1018*56fb7951SSuravee Suthikulpanit { 1019*56fb7951SSuravee Suthikulpanit struct dev_table_entry *dev_table = get_dev_table(iommu); 1020*56fb7951SSuravee Suthikulpanit 1021*56fb7951SSuravee Suthikulpanit return __get_dev_entry_bit(dev_table, devid, bit); 1022*56fb7951SSuravee Suthikulpanit } 1023ad8694baSJoerg Roedel 1024eb21ef02SSuravee Suthikulpanit static bool __copy_device_table(struct amd_iommu *iommu) 1025ad8694baSJoerg Roedel { 1026eb21ef02SSuravee Suthikulpanit u64 int_ctl, int_tab_len, entry = 0; 1027eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg = iommu->pci_seg; 1028ad8694baSJoerg Roedel struct dev_table_entry *old_devtb = NULL; 1029ad8694baSJoerg Roedel u32 lo, hi, devid, old_devtb_size; 1030ad8694baSJoerg Roedel phys_addr_t old_devtb_phys; 1031ad8694baSJoerg Roedel u16 dom_id, dte_v, irq_v; 1032ad8694baSJoerg Roedel gfp_t gfp_flag; 1033ad8694baSJoerg Roedel u64 tmp; 1034ad8694baSJoerg Roedel 1035eb21ef02SSuravee Suthikulpanit /* Each IOMMU use separate device table with the same size */ 1036ad8694baSJoerg Roedel lo = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET); 1037ad8694baSJoerg Roedel hi = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET + 4); 1038ad8694baSJoerg Roedel entry = (((u64) hi) << 32) + lo; 1039ad8694baSJoerg Roedel 1040ad8694baSJoerg Roedel old_devtb_size = ((entry & ~PAGE_MASK) + 1) << 12; 1041b5c85290SVasant Hegde if (old_devtb_size != pci_seg->dev_table_size) { 1042ad8694baSJoerg Roedel pr_err("The device table size of IOMMU:%d is not expected!\n", 1043ad8694baSJoerg Roedel iommu->index); 1044ad8694baSJoerg Roedel return false; 1045ad8694baSJoerg Roedel } 1046ad8694baSJoerg Roedel 1047ad8694baSJoerg Roedel /* 1048ad8694baSJoerg Roedel * When SME is enabled in the first kernel, the entry includes the 1049ad8694baSJoerg Roedel * memory encryption mask(sme_me_mask), we must remove the memory 1050ad8694baSJoerg Roedel * encryption mask to obtain the true physical address in kdump kernel. 1051ad8694baSJoerg Roedel */ 1052ad8694baSJoerg Roedel old_devtb_phys = __sme_clr(entry) & PAGE_MASK; 1053ad8694baSJoerg Roedel 1054ad8694baSJoerg Roedel if (old_devtb_phys >= 0x100000000ULL) { 1055ad8694baSJoerg Roedel pr_err("The address of old device table is above 4G, not trustworthy!\n"); 1056ad8694baSJoerg Roedel return false; 1057ad8694baSJoerg Roedel } 105832cb4d02STom Lendacky old_devtb = (cc_platform_has(CC_ATTR_HOST_MEM_ENCRYPT) && is_kdump_kernel()) 1059ad8694baSJoerg Roedel ? (__force void *)ioremap_encrypted(old_devtb_phys, 1060b5c85290SVasant Hegde pci_seg->dev_table_size) 1061b5c85290SVasant Hegde : memremap(old_devtb_phys, pci_seg->dev_table_size, MEMREMAP_WB); 1062ad8694baSJoerg Roedel 1063ad8694baSJoerg Roedel if (!old_devtb) 1064ad8694baSJoerg Roedel return false; 1065ad8694baSJoerg Roedel 1066ad8694baSJoerg Roedel gfp_flag = GFP_KERNEL | __GFP_ZERO | GFP_DMA32; 1067eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy = (void *)__get_free_pages(gfp_flag, 1068b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 1069eb21ef02SSuravee Suthikulpanit if (pci_seg->old_dev_tbl_cpy == NULL) { 1070ad8694baSJoerg Roedel pr_err("Failed to allocate memory for copying old device table!\n"); 1071434d2defSVasant Hegde memunmap(old_devtb); 1072ad8694baSJoerg Roedel return false; 1073ad8694baSJoerg Roedel } 1074ad8694baSJoerg Roedel 1075ad8694baSJoerg Roedel for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) { 1076eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid] = old_devtb[devid]; 1077ad8694baSJoerg Roedel dom_id = old_devtb[devid].data[1] & DEV_DOMID_MASK; 1078ad8694baSJoerg Roedel dte_v = old_devtb[devid].data[0] & DTE_FLAG_V; 1079ad8694baSJoerg Roedel 1080ad8694baSJoerg Roedel if (dte_v && dom_id) { 1081eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[0] = old_devtb[devid].data[0]; 1082eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[1] = old_devtb[devid].data[1]; 1083ad8694baSJoerg Roedel __set_bit(dom_id, amd_iommu_pd_alloc_bitmap); 1084ad8694baSJoerg Roedel /* If gcr3 table existed, mask it out */ 1085ad8694baSJoerg Roedel if (old_devtb[devid].data[0] & DTE_FLAG_GV) { 1086ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_B(~0ULL) << DTE_GCR3_SHIFT_B; 1087ad8694baSJoerg Roedel tmp |= DTE_GCR3_VAL_C(~0ULL) << DTE_GCR3_SHIFT_C; 1088eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[1] &= ~tmp; 1089ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_A(~0ULL) << DTE_GCR3_SHIFT_A; 1090ad8694baSJoerg Roedel tmp |= DTE_FLAG_GV; 1091eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[0] &= ~tmp; 1092ad8694baSJoerg Roedel } 1093ad8694baSJoerg Roedel } 1094ad8694baSJoerg Roedel 1095ad8694baSJoerg Roedel irq_v = old_devtb[devid].data[2] & DTE_IRQ_REMAP_ENABLE; 1096ad8694baSJoerg Roedel int_ctl = old_devtb[devid].data[2] & DTE_IRQ_REMAP_INTCTL_MASK; 10975ae9a046SSuravee Suthikulpanit int_tab_len = old_devtb[devid].data[2] & DTE_INTTABLEN_MASK; 1098ad8694baSJoerg Roedel if (irq_v && (int_ctl || int_tab_len)) { 1099ad8694baSJoerg Roedel if ((int_ctl != DTE_IRQ_REMAP_INTCTL) || 11005ae9a046SSuravee Suthikulpanit (int_tab_len != DTE_INTTABLEN)) { 1101ad8694baSJoerg Roedel pr_err("Wrong old irq remapping flag: %#x\n", devid); 1102434d2defSVasant Hegde memunmap(old_devtb); 1103ad8694baSJoerg Roedel return false; 1104ad8694baSJoerg Roedel } 1105ad8694baSJoerg Roedel 1106eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[2] = old_devtb[devid].data[2]; 1107ad8694baSJoerg Roedel } 1108ad8694baSJoerg Roedel } 1109ad8694baSJoerg Roedel memunmap(old_devtb); 1110ad8694baSJoerg Roedel 1111ad8694baSJoerg Roedel return true; 1112ad8694baSJoerg Roedel } 1113ad8694baSJoerg Roedel 1114eb21ef02SSuravee Suthikulpanit static bool copy_device_table(void) 1115eb21ef02SSuravee Suthikulpanit { 1116eb21ef02SSuravee Suthikulpanit struct amd_iommu *iommu; 1117eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 1118eb21ef02SSuravee Suthikulpanit 1119eb21ef02SSuravee Suthikulpanit if (!amd_iommu_pre_enabled) 1120eb21ef02SSuravee Suthikulpanit return false; 1121eb21ef02SSuravee Suthikulpanit 1122eb21ef02SSuravee Suthikulpanit pr_warn("Translation is already enabled - trying to copy translation structures\n"); 1123eb21ef02SSuravee Suthikulpanit 1124eb21ef02SSuravee Suthikulpanit /* 1125eb21ef02SSuravee Suthikulpanit * All IOMMUs within PCI segment shares common device table. 1126eb21ef02SSuravee Suthikulpanit * Hence copy device table only once per PCI segment. 1127eb21ef02SSuravee Suthikulpanit */ 1128eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 1129eb21ef02SSuravee Suthikulpanit for_each_iommu(iommu) { 1130eb21ef02SSuravee Suthikulpanit if (pci_seg->id != iommu->pci_seg->id) 1131eb21ef02SSuravee Suthikulpanit continue; 1132eb21ef02SSuravee Suthikulpanit if (!__copy_device_table(iommu)) 1133eb21ef02SSuravee Suthikulpanit return false; 1134eb21ef02SSuravee Suthikulpanit break; 1135eb21ef02SSuravee Suthikulpanit } 1136eb21ef02SSuravee Suthikulpanit } 1137eb21ef02SSuravee Suthikulpanit 1138eb21ef02SSuravee Suthikulpanit return true; 1139eb21ef02SSuravee Suthikulpanit } 1140eb21ef02SSuravee Suthikulpanit 1141*56fb7951SSuravee Suthikulpanit void amd_iommu_apply_erratum_63(struct amd_iommu *iommu, u16 devid) 1142ad8694baSJoerg Roedel { 1143ad8694baSJoerg Roedel int sysmgt; 1144ad8694baSJoerg Roedel 1145*56fb7951SSuravee Suthikulpanit sysmgt = get_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT1) | 1146*56fb7951SSuravee Suthikulpanit (get_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT2) << 1); 1147ad8694baSJoerg Roedel 1148ad8694baSJoerg Roedel if (sysmgt == 0x01) 1149*56fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_IW); 1150ad8694baSJoerg Roedel } 1151ad8694baSJoerg Roedel 1152ad8694baSJoerg Roedel /* Writes the specific IOMMU for a device into the rlookup table */ 1153ad8694baSJoerg Roedel static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid) 1154ad8694baSJoerg Roedel { 1155ccacd94fSVasant Hegde iommu->pci_seg->rlookup_table[devid] = iommu; 1156ad8694baSJoerg Roedel } 1157ad8694baSJoerg Roedel 1158ad8694baSJoerg Roedel /* 1159ad8694baSJoerg Roedel * This function takes the device specific flags read from the ACPI 1160ad8694baSJoerg Roedel * table and sets up the device table entry with that information 1161ad8694baSJoerg Roedel */ 1162ad8694baSJoerg Roedel static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu, 1163ad8694baSJoerg Roedel u16 devid, u32 flags, u32 ext_flags) 1164ad8694baSJoerg Roedel { 1165ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_INITPASS) 1166*56fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_INIT_PASS); 1167ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_EXTINT) 1168*56fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_EINT_PASS); 1169ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_NMI) 1170*56fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_NMI_PASS); 1171ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT1) 1172*56fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT1); 1173ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT2) 1174*56fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT2); 1175ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT0) 1176*56fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_LINT0_PASS); 1177ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT1) 1178*56fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_LINT1_PASS); 1179ad8694baSJoerg Roedel 1180*56fb7951SSuravee Suthikulpanit amd_iommu_apply_erratum_63(iommu, devid); 1181ad8694baSJoerg Roedel 1182ad8694baSJoerg Roedel set_iommu_for_device(iommu, devid); 1183ad8694baSJoerg Roedel } 1184ad8694baSJoerg Roedel 1185ad8694baSJoerg Roedel int __init add_special_device(u8 type, u8 id, u16 *devid, bool cmd_line) 1186ad8694baSJoerg Roedel { 1187ad8694baSJoerg Roedel struct devid_map *entry; 1188ad8694baSJoerg Roedel struct list_head *list; 1189ad8694baSJoerg Roedel 1190ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1191ad8694baSJoerg Roedel list = &ioapic_map; 1192ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1193ad8694baSJoerg Roedel list = &hpet_map; 1194ad8694baSJoerg Roedel else 1195ad8694baSJoerg Roedel return -EINVAL; 1196ad8694baSJoerg Roedel 1197ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1198ad8694baSJoerg Roedel if (!(entry->id == id && entry->cmd_line)) 1199ad8694baSJoerg Roedel continue; 1200ad8694baSJoerg Roedel 1201ad8694baSJoerg Roedel pr_info("Command-line override present for %s id %d - ignoring\n", 1202ad8694baSJoerg Roedel type == IVHD_SPECIAL_IOAPIC ? "IOAPIC" : "HPET", id); 1203ad8694baSJoerg Roedel 1204ad8694baSJoerg Roedel *devid = entry->devid; 1205ad8694baSJoerg Roedel 1206ad8694baSJoerg Roedel return 0; 1207ad8694baSJoerg Roedel } 1208ad8694baSJoerg Roedel 1209ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1210ad8694baSJoerg Roedel if (!entry) 1211ad8694baSJoerg Roedel return -ENOMEM; 1212ad8694baSJoerg Roedel 1213ad8694baSJoerg Roedel entry->id = id; 1214ad8694baSJoerg Roedel entry->devid = *devid; 1215ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1216ad8694baSJoerg Roedel 1217ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1218ad8694baSJoerg Roedel 1219ad8694baSJoerg Roedel return 0; 1220ad8694baSJoerg Roedel } 1221ad8694baSJoerg Roedel 1222ad8694baSJoerg Roedel static int __init add_acpi_hid_device(u8 *hid, u8 *uid, u16 *devid, 1223ad8694baSJoerg Roedel bool cmd_line) 1224ad8694baSJoerg Roedel { 1225ad8694baSJoerg Roedel struct acpihid_map_entry *entry; 1226ad8694baSJoerg Roedel struct list_head *list = &acpihid_map; 1227ad8694baSJoerg Roedel 1228ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1229ad8694baSJoerg Roedel if (strcmp(entry->hid, hid) || 1230ad8694baSJoerg Roedel (*uid && *entry->uid && strcmp(entry->uid, uid)) || 1231ad8694baSJoerg Roedel !entry->cmd_line) 1232ad8694baSJoerg Roedel continue; 1233ad8694baSJoerg Roedel 1234ad8694baSJoerg Roedel pr_info("Command-line override for hid:%s uid:%s\n", 1235ad8694baSJoerg Roedel hid, uid); 1236ad8694baSJoerg Roedel *devid = entry->devid; 1237ad8694baSJoerg Roedel return 0; 1238ad8694baSJoerg Roedel } 1239ad8694baSJoerg Roedel 1240ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1241ad8694baSJoerg Roedel if (!entry) 1242ad8694baSJoerg Roedel return -ENOMEM; 1243ad8694baSJoerg Roedel 1244ad8694baSJoerg Roedel memcpy(entry->uid, uid, strlen(uid)); 1245ad8694baSJoerg Roedel memcpy(entry->hid, hid, strlen(hid)); 1246ad8694baSJoerg Roedel entry->devid = *devid; 1247ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1248ad8694baSJoerg Roedel entry->root_devid = (entry->devid & (~0x7)); 1249ad8694baSJoerg Roedel 1250ad8694baSJoerg Roedel pr_info("%s, add hid:%s, uid:%s, rdevid:%d\n", 1251ad8694baSJoerg Roedel entry->cmd_line ? "cmd" : "ivrs", 1252ad8694baSJoerg Roedel entry->hid, entry->uid, entry->root_devid); 1253ad8694baSJoerg Roedel 1254ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1255ad8694baSJoerg Roedel return 0; 1256ad8694baSJoerg Roedel } 1257ad8694baSJoerg Roedel 1258ad8694baSJoerg Roedel static int __init add_early_maps(void) 1259ad8694baSJoerg Roedel { 1260ad8694baSJoerg Roedel int i, ret; 1261ad8694baSJoerg Roedel 1262ad8694baSJoerg Roedel for (i = 0; i < early_ioapic_map_size; ++i) { 1263ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_IOAPIC, 1264ad8694baSJoerg Roedel early_ioapic_map[i].id, 1265ad8694baSJoerg Roedel &early_ioapic_map[i].devid, 1266ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line); 1267ad8694baSJoerg Roedel if (ret) 1268ad8694baSJoerg Roedel return ret; 1269ad8694baSJoerg Roedel } 1270ad8694baSJoerg Roedel 1271ad8694baSJoerg Roedel for (i = 0; i < early_hpet_map_size; ++i) { 1272ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_HPET, 1273ad8694baSJoerg Roedel early_hpet_map[i].id, 1274ad8694baSJoerg Roedel &early_hpet_map[i].devid, 1275ad8694baSJoerg Roedel early_hpet_map[i].cmd_line); 1276ad8694baSJoerg Roedel if (ret) 1277ad8694baSJoerg Roedel return ret; 1278ad8694baSJoerg Roedel } 1279ad8694baSJoerg Roedel 1280ad8694baSJoerg Roedel for (i = 0; i < early_acpihid_map_size; ++i) { 1281ad8694baSJoerg Roedel ret = add_acpi_hid_device(early_acpihid_map[i].hid, 1282ad8694baSJoerg Roedel early_acpihid_map[i].uid, 1283ad8694baSJoerg Roedel &early_acpihid_map[i].devid, 1284ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line); 1285ad8694baSJoerg Roedel if (ret) 1286ad8694baSJoerg Roedel return ret; 1287ad8694baSJoerg Roedel } 1288ad8694baSJoerg Roedel 1289ad8694baSJoerg Roedel return 0; 1290ad8694baSJoerg Roedel } 1291ad8694baSJoerg Roedel 1292ad8694baSJoerg Roedel /* 1293ad8694baSJoerg Roedel * Takes a pointer to an AMD IOMMU entry in the ACPI table and 1294ad8694baSJoerg Roedel * initializes the hardware and our data structures with it. 1295ad8694baSJoerg Roedel */ 1296ad8694baSJoerg Roedel static int __init init_iommu_from_acpi(struct amd_iommu *iommu, 1297ad8694baSJoerg Roedel struct ivhd_header *h) 1298ad8694baSJoerg Roedel { 1299ad8694baSJoerg Roedel u8 *p = (u8 *)h; 1300ad8694baSJoerg Roedel u8 *end = p, flags = 0; 1301ad8694baSJoerg Roedel u16 devid = 0, devid_start = 0, devid_to = 0; 1302ad8694baSJoerg Roedel u32 dev_i, ext_flags = 0; 1303ad8694baSJoerg Roedel bool alias = false; 1304ad8694baSJoerg Roedel struct ivhd_entry *e; 130599fc4ac3SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg = iommu->pci_seg; 1306ad8694baSJoerg Roedel u32 ivhd_size; 1307ad8694baSJoerg Roedel int ret; 1308ad8694baSJoerg Roedel 1309ad8694baSJoerg Roedel 1310ad8694baSJoerg Roedel ret = add_early_maps(); 1311ad8694baSJoerg Roedel if (ret) 1312ad8694baSJoerg Roedel return ret; 1313ad8694baSJoerg Roedel 1314ad8694baSJoerg Roedel amd_iommu_apply_ivrs_quirks(); 1315ad8694baSJoerg Roedel 1316ad8694baSJoerg Roedel /* 1317ad8694baSJoerg Roedel * First save the recommended feature enable bits from ACPI 1318ad8694baSJoerg Roedel */ 1319ad8694baSJoerg Roedel iommu->acpi_flags = h->flags; 1320ad8694baSJoerg Roedel 1321ad8694baSJoerg Roedel /* 1322ad8694baSJoerg Roedel * Done. Now parse the device entries 1323ad8694baSJoerg Roedel */ 1324ad8694baSJoerg Roedel ivhd_size = get_ivhd_header_size(h); 1325ad8694baSJoerg Roedel if (!ivhd_size) { 1326ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 1327ad8694baSJoerg Roedel return -EINVAL; 1328ad8694baSJoerg Roedel } 1329ad8694baSJoerg Roedel 1330ad8694baSJoerg Roedel p += ivhd_size; 1331ad8694baSJoerg Roedel 1332ad8694baSJoerg Roedel end += h->length; 1333ad8694baSJoerg Roedel 1334ad8694baSJoerg Roedel 1335ad8694baSJoerg Roedel while (p < end) { 1336ad8694baSJoerg Roedel e = (struct ivhd_entry *)p; 1337ad8694baSJoerg Roedel switch (e->type) { 1338ad8694baSJoerg Roedel case IVHD_DEV_ALL: 1339ad8694baSJoerg Roedel 1340ad8694baSJoerg Roedel DUMP_printk(" DEV_ALL\t\t\tflags: %02x\n", e->flags); 1341ad8694baSJoerg Roedel 1342ad8694baSJoerg Roedel for (dev_i = 0; dev_i <= amd_iommu_last_bdf; ++dev_i) 1343ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, e->flags, 0); 1344ad8694baSJoerg Roedel break; 1345ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 1346ad8694baSJoerg Roedel 1347ad8694baSJoerg Roedel DUMP_printk(" DEV_SELECT\t\t\t devid: %02x:%02x.%x " 1348ad8694baSJoerg Roedel "flags: %02x\n", 1349ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1350ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1351ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1352ad8694baSJoerg Roedel e->flags); 1353ad8694baSJoerg Roedel 1354ad8694baSJoerg Roedel devid = e->devid; 1355ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1356ad8694baSJoerg Roedel break; 1357ad8694baSJoerg Roedel case IVHD_DEV_SELECT_RANGE_START: 1358ad8694baSJoerg Roedel 1359ad8694baSJoerg Roedel DUMP_printk(" DEV_SELECT_RANGE_START\t " 1360ad8694baSJoerg Roedel "devid: %02x:%02x.%x flags: %02x\n", 1361ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1362ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1363ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1364ad8694baSJoerg Roedel e->flags); 1365ad8694baSJoerg Roedel 1366ad8694baSJoerg Roedel devid_start = e->devid; 1367ad8694baSJoerg Roedel flags = e->flags; 1368ad8694baSJoerg Roedel ext_flags = 0; 1369ad8694baSJoerg Roedel alias = false; 1370ad8694baSJoerg Roedel break; 1371ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 1372ad8694baSJoerg Roedel 1373ad8694baSJoerg Roedel DUMP_printk(" DEV_ALIAS\t\t\t devid: %02x:%02x.%x " 1374ad8694baSJoerg Roedel "flags: %02x devid_to: %02x:%02x.%x\n", 1375ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1376ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1377ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1378ad8694baSJoerg Roedel e->flags, 1379ad8694baSJoerg Roedel PCI_BUS_NUM(e->ext >> 8), 1380ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1381ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1382ad8694baSJoerg Roedel 1383ad8694baSJoerg Roedel devid = e->devid; 1384ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1385ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid , e->flags, 0); 1386ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid_to, e->flags, 0); 138799fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[devid] = devid_to; 1388ad8694baSJoerg Roedel break; 1389ad8694baSJoerg Roedel case IVHD_DEV_ALIAS_RANGE: 1390ad8694baSJoerg Roedel 1391ad8694baSJoerg Roedel DUMP_printk(" DEV_ALIAS_RANGE\t\t " 1392ad8694baSJoerg Roedel "devid: %02x:%02x.%x flags: %02x " 1393ad8694baSJoerg Roedel "devid_to: %02x:%02x.%x\n", 1394ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1395ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1396ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1397ad8694baSJoerg Roedel e->flags, 1398ad8694baSJoerg Roedel PCI_BUS_NUM(e->ext >> 8), 1399ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1400ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1401ad8694baSJoerg Roedel 1402ad8694baSJoerg Roedel devid_start = e->devid; 1403ad8694baSJoerg Roedel flags = e->flags; 1404ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1405ad8694baSJoerg Roedel ext_flags = 0; 1406ad8694baSJoerg Roedel alias = true; 1407ad8694baSJoerg Roedel break; 1408ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 1409ad8694baSJoerg Roedel 1410ad8694baSJoerg Roedel DUMP_printk(" DEV_EXT_SELECT\t\t devid: %02x:%02x.%x " 1411ad8694baSJoerg Roedel "flags: %02x ext: %08x\n", 1412ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1413ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1414ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1415ad8694baSJoerg Roedel e->flags, e->ext); 1416ad8694baSJoerg Roedel 1417ad8694baSJoerg Roedel devid = e->devid; 1418ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 1419ad8694baSJoerg Roedel e->ext); 1420ad8694baSJoerg Roedel break; 1421ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT_RANGE: 1422ad8694baSJoerg Roedel 1423ad8694baSJoerg Roedel DUMP_printk(" DEV_EXT_SELECT_RANGE\t devid: " 1424ad8694baSJoerg Roedel "%02x:%02x.%x flags: %02x ext: %08x\n", 1425ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1426ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1427ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1428ad8694baSJoerg Roedel e->flags, e->ext); 1429ad8694baSJoerg Roedel 1430ad8694baSJoerg Roedel devid_start = e->devid; 1431ad8694baSJoerg Roedel flags = e->flags; 1432ad8694baSJoerg Roedel ext_flags = e->ext; 1433ad8694baSJoerg Roedel alias = false; 1434ad8694baSJoerg Roedel break; 1435ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 1436ad8694baSJoerg Roedel 1437ad8694baSJoerg Roedel DUMP_printk(" DEV_RANGE_END\t\t devid: %02x:%02x.%x\n", 1438ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1439ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1440ad8694baSJoerg Roedel PCI_FUNC(e->devid)); 1441ad8694baSJoerg Roedel 1442ad8694baSJoerg Roedel devid = e->devid; 1443ad8694baSJoerg Roedel for (dev_i = devid_start; dev_i <= devid; ++dev_i) { 1444ad8694baSJoerg Roedel if (alias) { 144599fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[dev_i] = devid_to; 1446ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, 1447ad8694baSJoerg Roedel devid_to, flags, ext_flags); 1448ad8694baSJoerg Roedel } 1449ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, 1450ad8694baSJoerg Roedel flags, ext_flags); 1451ad8694baSJoerg Roedel } 1452ad8694baSJoerg Roedel break; 1453ad8694baSJoerg Roedel case IVHD_DEV_SPECIAL: { 1454ad8694baSJoerg Roedel u8 handle, type; 1455ad8694baSJoerg Roedel const char *var; 1456ad8694baSJoerg Roedel u16 devid; 1457ad8694baSJoerg Roedel int ret; 1458ad8694baSJoerg Roedel 1459ad8694baSJoerg Roedel handle = e->ext & 0xff; 1460ad8694baSJoerg Roedel devid = (e->ext >> 8) & 0xffff; 1461ad8694baSJoerg Roedel type = (e->ext >> 24) & 0xff; 1462ad8694baSJoerg Roedel 1463ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1464ad8694baSJoerg Roedel var = "IOAPIC"; 1465ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1466ad8694baSJoerg Roedel var = "HPET"; 1467ad8694baSJoerg Roedel else 1468ad8694baSJoerg Roedel var = "UNKNOWN"; 1469ad8694baSJoerg Roedel 1470ad8694baSJoerg Roedel DUMP_printk(" DEV_SPECIAL(%s[%d])\t\tdevid: %02x:%02x.%x\n", 1471ad8694baSJoerg Roedel var, (int)handle, 1472ad8694baSJoerg Roedel PCI_BUS_NUM(devid), 1473ad8694baSJoerg Roedel PCI_SLOT(devid), 1474ad8694baSJoerg Roedel PCI_FUNC(devid)); 1475ad8694baSJoerg Roedel 1476ad8694baSJoerg Roedel ret = add_special_device(type, handle, &devid, false); 1477ad8694baSJoerg Roedel if (ret) 1478ad8694baSJoerg Roedel return ret; 1479ad8694baSJoerg Roedel 1480ad8694baSJoerg Roedel /* 1481ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1482ad8694baSJoerg Roedel * command-line override is present. So call 1483ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1484ad8694baSJoerg Roedel */ 1485ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1486ad8694baSJoerg Roedel 1487ad8694baSJoerg Roedel break; 1488ad8694baSJoerg Roedel } 1489ad8694baSJoerg Roedel case IVHD_DEV_ACPI_HID: { 1490ad8694baSJoerg Roedel u16 devid; 1491ad8694baSJoerg Roedel u8 hid[ACPIHID_HID_LEN]; 1492ad8694baSJoerg Roedel u8 uid[ACPIHID_UID_LEN]; 1493ad8694baSJoerg Roedel int ret; 1494ad8694baSJoerg Roedel 1495ad8694baSJoerg Roedel if (h->type != 0x40) { 1496ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid IVHD device type %#x\n", 1497ad8694baSJoerg Roedel e->type); 1498ad8694baSJoerg Roedel break; 1499ad8694baSJoerg Roedel } 1500ad8694baSJoerg Roedel 150143d83af8SKees Cook BUILD_BUG_ON(sizeof(e->ext_hid) != ACPIHID_HID_LEN - 1); 150243d83af8SKees Cook memcpy(hid, &e->ext_hid, ACPIHID_HID_LEN - 1); 1503ad8694baSJoerg Roedel hid[ACPIHID_HID_LEN - 1] = '\0'; 1504ad8694baSJoerg Roedel 1505ad8694baSJoerg Roedel if (!(*hid)) { 1506ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid HID.\n"); 1507ad8694baSJoerg Roedel break; 1508ad8694baSJoerg Roedel } 1509ad8694baSJoerg Roedel 1510ad8694baSJoerg Roedel uid[0] = '\0'; 1511ad8694baSJoerg Roedel switch (e->uidf) { 1512ad8694baSJoerg Roedel case UID_NOT_PRESENT: 1513ad8694baSJoerg Roedel 1514ad8694baSJoerg Roedel if (e->uidl != 0) 1515ad8694baSJoerg Roedel pr_warn(FW_BUG "Invalid UID length.\n"); 1516ad8694baSJoerg Roedel 1517ad8694baSJoerg Roedel break; 1518ad8694baSJoerg Roedel case UID_IS_INTEGER: 1519ad8694baSJoerg Roedel 1520ad8694baSJoerg Roedel sprintf(uid, "%d", e->uid); 1521ad8694baSJoerg Roedel 1522ad8694baSJoerg Roedel break; 1523ad8694baSJoerg Roedel case UID_IS_CHARACTER: 1524ad8694baSJoerg Roedel 1525ad8694baSJoerg Roedel memcpy(uid, &e->uid, e->uidl); 1526ad8694baSJoerg Roedel uid[e->uidl] = '\0'; 1527ad8694baSJoerg Roedel 1528ad8694baSJoerg Roedel break; 1529ad8694baSJoerg Roedel default: 1530ad8694baSJoerg Roedel break; 1531ad8694baSJoerg Roedel } 1532ad8694baSJoerg Roedel 1533ad8694baSJoerg Roedel devid = e->devid; 1534ad8694baSJoerg Roedel DUMP_printk(" DEV_ACPI_HID(%s[%s])\t\tdevid: %02x:%02x.%x\n", 1535ad8694baSJoerg Roedel hid, uid, 1536ad8694baSJoerg Roedel PCI_BUS_NUM(devid), 1537ad8694baSJoerg Roedel PCI_SLOT(devid), 1538ad8694baSJoerg Roedel PCI_FUNC(devid)); 1539ad8694baSJoerg Roedel 1540ad8694baSJoerg Roedel flags = e->flags; 1541ad8694baSJoerg Roedel 1542ad8694baSJoerg Roedel ret = add_acpi_hid_device(hid, uid, &devid, false); 1543ad8694baSJoerg Roedel if (ret) 1544ad8694baSJoerg Roedel return ret; 1545ad8694baSJoerg Roedel 1546ad8694baSJoerg Roedel /* 1547ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1548ad8694baSJoerg Roedel * command-line override is present. So call 1549ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1550ad8694baSJoerg Roedel */ 1551ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1552ad8694baSJoerg Roedel 1553ad8694baSJoerg Roedel break; 1554ad8694baSJoerg Roedel } 1555ad8694baSJoerg Roedel default: 1556ad8694baSJoerg Roedel break; 1557ad8694baSJoerg Roedel } 1558ad8694baSJoerg Roedel 1559ad8694baSJoerg Roedel p += ivhd_entry_length(p); 1560ad8694baSJoerg Roedel } 1561ad8694baSJoerg Roedel 1562ad8694baSJoerg Roedel return 0; 1563ad8694baSJoerg Roedel } 1564ad8694baSJoerg Roedel 1565404ec4e4SVasant Hegde /* Allocate PCI segment data structure */ 156630795900SVasant Hegde static struct amd_iommu_pci_seg *__init alloc_pci_segment(u16 id, 156730795900SVasant Hegde struct acpi_table_header *ivrs_base) 1568404ec4e4SVasant Hegde { 1569404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 157030795900SVasant Hegde int last_bdf; 157130795900SVasant Hegde 157230795900SVasant Hegde /* 157330795900SVasant Hegde * First parse ACPI tables to find the largest Bus/Dev/Func we need to 157430795900SVasant Hegde * handle in this PCI segment. Upon this information the shared data 157530795900SVasant Hegde * structures for the PCI segments in the system will be allocated. 157630795900SVasant Hegde */ 157730795900SVasant Hegde last_bdf = find_last_devid_acpi(ivrs_base, id); 157830795900SVasant Hegde if (last_bdf < 0) 157930795900SVasant Hegde return NULL; 1580404ec4e4SVasant Hegde 1581404ec4e4SVasant Hegde pci_seg = kzalloc(sizeof(struct amd_iommu_pci_seg), GFP_KERNEL); 1582404ec4e4SVasant Hegde if (pci_seg == NULL) 1583404ec4e4SVasant Hegde return NULL; 1584404ec4e4SVasant Hegde 158530795900SVasant Hegde pci_seg->last_bdf = last_bdf; 158630795900SVasant Hegde DUMP_printk("PCI segment : 0x%0x, last bdf : 0x%04x\n", id, last_bdf); 1587b5c85290SVasant Hegde pci_seg->dev_table_size = tbl_size(DEV_TABLE_ENTRY_SIZE); 158874ce42a9SVasant Hegde pci_seg->alias_table_size = tbl_size(ALIAS_TABLE_ENTRY_SIZE); 1589ec12dd13SVasant Hegde pci_seg->rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE); 159030795900SVasant Hegde 1591404ec4e4SVasant Hegde pci_seg->id = id; 159239a303baSVasant Hegde init_llist_head(&pci_seg->dev_data_list); 1593b618ae62SVasant Hegde INIT_LIST_HEAD(&pci_seg->unity_map); 1594404ec4e4SVasant Hegde list_add_tail(&pci_seg->list, &amd_iommu_pci_seg_list); 1595404ec4e4SVasant Hegde 159604230c11SSuravee Suthikulpanit if (alloc_dev_table(pci_seg)) 159704230c11SSuravee Suthikulpanit return NULL; 159899fc4ac3SSuravee Suthikulpanit if (alloc_alias_table(pci_seg)) 159999fc4ac3SSuravee Suthikulpanit return NULL; 1600eda797a2SSuravee Suthikulpanit if (alloc_rlookup_table(pci_seg)) 1601eda797a2SSuravee Suthikulpanit return NULL; 160204230c11SSuravee Suthikulpanit 1603404ec4e4SVasant Hegde return pci_seg; 1604404ec4e4SVasant Hegde } 1605404ec4e4SVasant Hegde 160630795900SVasant Hegde static struct amd_iommu_pci_seg *__init get_pci_segment(u16 id, 160730795900SVasant Hegde struct acpi_table_header *ivrs_base) 1608404ec4e4SVasant Hegde { 1609404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 1610404ec4e4SVasant Hegde 1611404ec4e4SVasant Hegde for_each_pci_segment(pci_seg) { 1612404ec4e4SVasant Hegde if (pci_seg->id == id) 1613404ec4e4SVasant Hegde return pci_seg; 1614404ec4e4SVasant Hegde } 1615404ec4e4SVasant Hegde 161630795900SVasant Hegde return alloc_pci_segment(id, ivrs_base); 1617404ec4e4SVasant Hegde } 1618404ec4e4SVasant Hegde 1619404ec4e4SVasant Hegde static void __init free_pci_segments(void) 1620404ec4e4SVasant Hegde { 1621404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg, *next; 1622404ec4e4SVasant Hegde 1623404ec4e4SVasant Hegde for_each_pci_segment_safe(pci_seg, next) { 1624404ec4e4SVasant Hegde list_del(&pci_seg->list); 1625333e581bSVasant Hegde free_irq_lookup_table(pci_seg); 1626eda797a2SSuravee Suthikulpanit free_rlookup_table(pci_seg); 162799fc4ac3SSuravee Suthikulpanit free_alias_table(pci_seg); 162804230c11SSuravee Suthikulpanit free_dev_table(pci_seg); 1629404ec4e4SVasant Hegde kfree(pci_seg); 1630404ec4e4SVasant Hegde } 1631404ec4e4SVasant Hegde } 1632404ec4e4SVasant Hegde 1633ad8694baSJoerg Roedel static void __init free_iommu_one(struct amd_iommu *iommu) 1634ad8694baSJoerg Roedel { 1635c69d89afSSuravee Suthikulpanit free_cwwb_sem(iommu); 1636ad8694baSJoerg Roedel free_command_buffer(iommu); 1637ad8694baSJoerg Roedel free_event_buffer(iommu); 1638ad8694baSJoerg Roedel free_ppr_log(iommu); 1639ad8694baSJoerg Roedel free_ga_log(iommu); 1640ad8694baSJoerg Roedel iommu_unmap_mmio_space(iommu); 1641ad8694baSJoerg Roedel } 1642ad8694baSJoerg Roedel 1643ad8694baSJoerg Roedel static void __init free_iommu_all(void) 1644ad8694baSJoerg Roedel { 1645ad8694baSJoerg Roedel struct amd_iommu *iommu, *next; 1646ad8694baSJoerg Roedel 1647ad8694baSJoerg Roedel for_each_iommu_safe(iommu, next) { 1648ad8694baSJoerg Roedel list_del(&iommu->list); 1649ad8694baSJoerg Roedel free_iommu_one(iommu); 1650ad8694baSJoerg Roedel kfree(iommu); 1651ad8694baSJoerg Roedel } 1652ad8694baSJoerg Roedel } 1653ad8694baSJoerg Roedel 1654ad8694baSJoerg Roedel /* 1655ad8694baSJoerg Roedel * Family15h Model 10h-1fh erratum 746 (IOMMU Logging May Stall Translations) 1656ad8694baSJoerg Roedel * Workaround: 1657ad8694baSJoerg Roedel * BIOS should disable L2B micellaneous clock gating by setting 1658ad8694baSJoerg Roedel * L2_L2B_CK_GATE_CONTROL[CKGateL2BMiscDisable](D0F2xF4_x90[2]) = 1b 1659ad8694baSJoerg Roedel */ 1660ad8694baSJoerg Roedel static void amd_iommu_erratum_746_workaround(struct amd_iommu *iommu) 1661ad8694baSJoerg Roedel { 1662ad8694baSJoerg Roedel u32 value; 1663ad8694baSJoerg Roedel 1664ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1665ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x10) || 1666ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x1f)) 1667ad8694baSJoerg Roedel return; 1668ad8694baSJoerg Roedel 1669ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1670ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &value); 1671ad8694baSJoerg Roedel 1672ad8694baSJoerg Roedel if (value & BIT(2)) 1673ad8694baSJoerg Roedel return; 1674ad8694baSJoerg Roedel 1675ad8694baSJoerg Roedel /* Select NB indirect register 0x90 and enable writing */ 1676ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90 | (1 << 8)); 1677ad8694baSJoerg Roedel 1678ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, value | 0x4); 1679ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying erratum 746 workaround\n"); 1680ad8694baSJoerg Roedel 1681ad8694baSJoerg Roedel /* Clear the enable writing bit */ 1682ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1683ad8694baSJoerg Roedel } 1684ad8694baSJoerg Roedel 1685ad8694baSJoerg Roedel /* 1686ad8694baSJoerg Roedel * Family15h Model 30h-3fh (IOMMU Mishandles ATS Write Permission) 1687ad8694baSJoerg Roedel * Workaround: 1688ad8694baSJoerg Roedel * BIOS should enable ATS write permission check by setting 1689ad8694baSJoerg Roedel * L2_DEBUG_3[AtsIgnoreIWDis](D0F2xF4_x47[0]) = 1b 1690ad8694baSJoerg Roedel */ 1691ad8694baSJoerg Roedel static void amd_iommu_ats_write_check_workaround(struct amd_iommu *iommu) 1692ad8694baSJoerg Roedel { 1693ad8694baSJoerg Roedel u32 value; 1694ad8694baSJoerg Roedel 1695ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1696ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x30) || 1697ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x3f)) 1698ad8694baSJoerg Roedel return; 1699ad8694baSJoerg Roedel 1700ad8694baSJoerg Roedel /* Test L2_DEBUG_3[AtsIgnoreIWDis] == 1 */ 1701ad8694baSJoerg Roedel value = iommu_read_l2(iommu, 0x47); 1702ad8694baSJoerg Roedel 1703ad8694baSJoerg Roedel if (value & BIT(0)) 1704ad8694baSJoerg Roedel return; 1705ad8694baSJoerg Roedel 1706ad8694baSJoerg Roedel /* Set L2_DEBUG_3[AtsIgnoreIWDis] = 1 */ 1707ad8694baSJoerg Roedel iommu_write_l2(iommu, 0x47, value | BIT(0)); 1708ad8694baSJoerg Roedel 1709ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying ATS write check workaround\n"); 1710ad8694baSJoerg Roedel } 1711ad8694baSJoerg Roedel 1712ad8694baSJoerg Roedel /* 1713664c0b58SPaul Menzel * This function glues the initialization function for one IOMMU 1714ad8694baSJoerg Roedel * together and also allocates the command buffer and programs the 1715ad8694baSJoerg Roedel * hardware. It does NOT enable the IOMMU. This is done afterwards. 1716ad8694baSJoerg Roedel */ 171730795900SVasant Hegde static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h, 171830795900SVasant Hegde struct acpi_table_header *ivrs_base) 1719ad8694baSJoerg Roedel { 1720404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 1721ad8694baSJoerg Roedel int ret; 1722ad8694baSJoerg Roedel 172330795900SVasant Hegde pci_seg = get_pci_segment(h->pci_seg, ivrs_base); 1724404ec4e4SVasant Hegde if (pci_seg == NULL) 1725404ec4e4SVasant Hegde return -ENOMEM; 1726404ec4e4SVasant Hegde iommu->pci_seg = pci_seg; 1727404ec4e4SVasant Hegde 1728ad8694baSJoerg Roedel raw_spin_lock_init(&iommu->lock); 1729c69d89afSSuravee Suthikulpanit iommu->cmd_sem_val = 0; 1730ad8694baSJoerg Roedel 1731ad8694baSJoerg Roedel /* Add IOMMU to internal data structures */ 1732ad8694baSJoerg Roedel list_add_tail(&iommu->list, &amd_iommu_list); 1733ad8694baSJoerg Roedel iommu->index = amd_iommus_present++; 1734ad8694baSJoerg Roedel 1735ad8694baSJoerg Roedel if (unlikely(iommu->index >= MAX_IOMMUS)) { 1736ad8694baSJoerg Roedel WARN(1, "System has more IOMMUs than supported by this driver\n"); 1737ad8694baSJoerg Roedel return -ENOSYS; 1738ad8694baSJoerg Roedel } 1739ad8694baSJoerg Roedel 1740ad8694baSJoerg Roedel /* Index is fine - add IOMMU to the array */ 1741ad8694baSJoerg Roedel amd_iommus[iommu->index] = iommu; 1742ad8694baSJoerg Roedel 1743ad8694baSJoerg Roedel /* 1744ad8694baSJoerg Roedel * Copy data from ACPI table entry to the iommu struct 1745ad8694baSJoerg Roedel */ 1746ad8694baSJoerg Roedel iommu->devid = h->devid; 1747ad8694baSJoerg Roedel iommu->cap_ptr = h->cap_ptr; 1748ad8694baSJoerg Roedel iommu->mmio_phys = h->mmio_phys; 1749ad8694baSJoerg Roedel 1750ad8694baSJoerg Roedel switch (h->type) { 1751ad8694baSJoerg Roedel case 0x10: 1752ad8694baSJoerg Roedel /* Check if IVHD EFR contains proper max banks/counters */ 1753ad8694baSJoerg Roedel if ((h->efr_attr != 0) && 1754ad8694baSJoerg Roedel ((h->efr_attr & (0xF << 13)) != 0) && 1755ad8694baSJoerg Roedel ((h->efr_attr & (0x3F << 17)) != 0)) 1756ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1757ad8694baSJoerg Roedel else 1758ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1759e52d58d5SSuravee Suthikulpanit 1760e52d58d5SSuravee Suthikulpanit /* 1761e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1762e52d58d5SSuravee Suthikulpanit * GAM also requires GA mode. Therefore, we need to 1763e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling it. 1764e52d58d5SSuravee Suthikulpanit */ 1765e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1766e52d58d5SSuravee Suthikulpanit ((h->efr_attr & (0x1 << IOMMU_FEAT_GASUP_SHIFT)) == 0)) 1767ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1768ad8694baSJoerg Roedel break; 1769ad8694baSJoerg Roedel case 0x11: 1770ad8694baSJoerg Roedel case 0x40: 1771ad8694baSJoerg Roedel if (h->efr_reg & (1 << 9)) 1772ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1773ad8694baSJoerg Roedel else 1774ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1775e52d58d5SSuravee Suthikulpanit 1776e52d58d5SSuravee Suthikulpanit /* 1777e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1778e52d58d5SSuravee Suthikulpanit * XT, GAM also requires GA mode. Therefore, we need to 1779e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling them. 1780e52d58d5SSuravee Suthikulpanit */ 1781e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1782e52d58d5SSuravee Suthikulpanit ((h->efr_reg & (0x1 << IOMMU_EFR_GASUP_SHIFT)) == 0)) { 1783ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1784e52d58d5SSuravee Suthikulpanit break; 1785e52d58d5SSuravee Suthikulpanit } 1786e52d58d5SSuravee Suthikulpanit 1787d1adcfbbSDavid Woodhouse if (h->efr_reg & BIT(IOMMU_EFR_XTSUP_SHIFT)) 1788ad8694baSJoerg Roedel amd_iommu_xt_mode = IRQ_REMAP_X2APIC_MODE; 1789a44092e3SSuravee Suthikulpanit 1790a44092e3SSuravee Suthikulpanit early_iommu_features_init(iommu, h); 1791a44092e3SSuravee Suthikulpanit 1792ad8694baSJoerg Roedel break; 1793ad8694baSJoerg Roedel default: 1794ad8694baSJoerg Roedel return -EINVAL; 1795ad8694baSJoerg Roedel } 1796ad8694baSJoerg Roedel 1797ad8694baSJoerg Roedel iommu->mmio_base = iommu_map_mmio_space(iommu->mmio_phys, 1798ad8694baSJoerg Roedel iommu->mmio_phys_end); 1799ad8694baSJoerg Roedel if (!iommu->mmio_base) 1800ad8694baSJoerg Roedel return -ENOMEM; 1801ad8694baSJoerg Roedel 1802c69d89afSSuravee Suthikulpanit if (alloc_cwwb_sem(iommu)) 1803c69d89afSSuravee Suthikulpanit return -ENOMEM; 1804c69d89afSSuravee Suthikulpanit 1805ad8694baSJoerg Roedel if (alloc_command_buffer(iommu)) 1806ad8694baSJoerg Roedel return -ENOMEM; 1807ad8694baSJoerg Roedel 1808ad8694baSJoerg Roedel if (alloc_event_buffer(iommu)) 1809ad8694baSJoerg Roedel return -ENOMEM; 1810ad8694baSJoerg Roedel 1811ad8694baSJoerg Roedel iommu->int_enabled = false; 1812ad8694baSJoerg Roedel 1813ad8694baSJoerg Roedel init_translation_status(iommu); 1814ad8694baSJoerg Roedel if (translation_pre_enabled(iommu) && !is_kdump_kernel()) { 1815ad8694baSJoerg Roedel iommu_disable(iommu); 1816ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 1817ad8694baSJoerg Roedel pr_warn("Translation was enabled for IOMMU:%d but we are not in kdump mode\n", 1818ad8694baSJoerg Roedel iommu->index); 1819ad8694baSJoerg Roedel } 1820ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 1821ad8694baSJoerg Roedel amd_iommu_pre_enabled = translation_pre_enabled(iommu); 1822ad8694baSJoerg Roedel 1823ad8694baSJoerg Roedel ret = init_iommu_from_acpi(iommu, h); 1824ad8694baSJoerg Roedel if (ret) 1825ad8694baSJoerg Roedel return ret; 1826ad8694baSJoerg Roedel 18272df985f5SDavid Woodhouse if (amd_iommu_irq_remap) { 1828ad8694baSJoerg Roedel ret = amd_iommu_create_irq_domain(iommu); 1829ad8694baSJoerg Roedel if (ret) 1830ad8694baSJoerg Roedel return ret; 18312df985f5SDavid Woodhouse } 1832ad8694baSJoerg Roedel 1833ad8694baSJoerg Roedel /* 1834ad8694baSJoerg Roedel * Make sure IOMMU is not considered to translate itself. The IVRS 1835ad8694baSJoerg Roedel * table tells us so, but this is a lie! 1836ad8694baSJoerg Roedel */ 1837ccacd94fSVasant Hegde pci_seg->rlookup_table[iommu->devid] = NULL; 1838ad8694baSJoerg Roedel 1839ad8694baSJoerg Roedel return 0; 1840ad8694baSJoerg Roedel } 1841ad8694baSJoerg Roedel 1842ad8694baSJoerg Roedel /** 1843ad8694baSJoerg Roedel * get_highest_supported_ivhd_type - Look up the appropriate IVHD type 184406ce8a62SKrzysztof Kozlowski * @ivrs: Pointer to the IVRS header 1845ad8694baSJoerg Roedel * 1846ad8694baSJoerg Roedel * This function search through all IVDB of the maximum supported IVHD 1847ad8694baSJoerg Roedel */ 1848ad8694baSJoerg Roedel static u8 get_highest_supported_ivhd_type(struct acpi_table_header *ivrs) 1849ad8694baSJoerg Roedel { 1850ad8694baSJoerg Roedel u8 *base = (u8 *)ivrs; 1851ad8694baSJoerg Roedel struct ivhd_header *ivhd = (struct ivhd_header *) 1852ad8694baSJoerg Roedel (base + IVRS_HEADER_LENGTH); 1853ad8694baSJoerg Roedel u8 last_type = ivhd->type; 1854ad8694baSJoerg Roedel u16 devid = ivhd->devid; 1855ad8694baSJoerg Roedel 1856ad8694baSJoerg Roedel while (((u8 *)ivhd - base < ivrs->length) && 1857ad8694baSJoerg Roedel (ivhd->type <= ACPI_IVHD_TYPE_MAX_SUPPORTED)) { 1858ad8694baSJoerg Roedel u8 *p = (u8 *) ivhd; 1859ad8694baSJoerg Roedel 1860ad8694baSJoerg Roedel if (ivhd->devid == devid) 1861ad8694baSJoerg Roedel last_type = ivhd->type; 1862ad8694baSJoerg Roedel ivhd = (struct ivhd_header *)(p + ivhd->length); 1863ad8694baSJoerg Roedel } 1864ad8694baSJoerg Roedel 1865ad8694baSJoerg Roedel return last_type; 1866ad8694baSJoerg Roedel } 1867ad8694baSJoerg Roedel 1868ad8694baSJoerg Roedel /* 1869ad8694baSJoerg Roedel * Iterates over all IOMMU entries in the ACPI table, allocates the 1870ad8694baSJoerg Roedel * IOMMU structure and initializes it with init_iommu_one() 1871ad8694baSJoerg Roedel */ 1872ad8694baSJoerg Roedel static int __init init_iommu_all(struct acpi_table_header *table) 1873ad8694baSJoerg Roedel { 1874ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 1875ad8694baSJoerg Roedel struct ivhd_header *h; 1876ad8694baSJoerg Roedel struct amd_iommu *iommu; 1877ad8694baSJoerg Roedel int ret; 1878ad8694baSJoerg Roedel 1879ad8694baSJoerg Roedel end += table->length; 1880ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 1881ad8694baSJoerg Roedel 1882ad8694baSJoerg Roedel while (p < end) { 1883ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 1884ad8694baSJoerg Roedel if (*p == amd_iommu_target_ivhd_type) { 1885ad8694baSJoerg Roedel 1886ad8694baSJoerg Roedel DUMP_printk("device: %02x:%02x.%01x cap: %04x " 1887ad8694baSJoerg Roedel "seg: %d flags: %01x info %04x\n", 1888ad8694baSJoerg Roedel PCI_BUS_NUM(h->devid), PCI_SLOT(h->devid), 1889ad8694baSJoerg Roedel PCI_FUNC(h->devid), h->cap_ptr, 1890ad8694baSJoerg Roedel h->pci_seg, h->flags, h->info); 1891ad8694baSJoerg Roedel DUMP_printk(" mmio-addr: %016llx\n", 1892ad8694baSJoerg Roedel h->mmio_phys); 1893ad8694baSJoerg Roedel 1894ad8694baSJoerg Roedel iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL); 1895ad8694baSJoerg Roedel if (iommu == NULL) 1896ad8694baSJoerg Roedel return -ENOMEM; 1897ad8694baSJoerg Roedel 189830795900SVasant Hegde ret = init_iommu_one(iommu, h, table); 1899ad8694baSJoerg Roedel if (ret) 1900ad8694baSJoerg Roedel return ret; 1901ad8694baSJoerg Roedel } 1902ad8694baSJoerg Roedel p += h->length; 1903ad8694baSJoerg Roedel 1904ad8694baSJoerg Roedel } 1905ad8694baSJoerg Roedel WARN_ON(p != end); 1906ad8694baSJoerg Roedel 1907ad8694baSJoerg Roedel return 0; 1908ad8694baSJoerg Roedel } 1909ad8694baSJoerg Roedel 1910715601e4SPaul Menzel static void init_iommu_perf_ctr(struct amd_iommu *iommu) 1911ad8694baSJoerg Roedel { 1912994d6608SSuravee Suthikulpanit u64 val; 1913ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 1914ad8694baSJoerg Roedel 1915ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_PC)) 1916ad8694baSJoerg Roedel return; 1917ad8694baSJoerg Roedel 1918ad8694baSJoerg Roedel amd_iommu_pc_present = true; 1919ad8694baSJoerg Roedel 1920ad8694baSJoerg Roedel pci_info(pdev, "IOMMU performance counters supported\n"); 1921ad8694baSJoerg Roedel 1922ad8694baSJoerg Roedel val = readl(iommu->mmio_base + MMIO_CNTR_CONF_OFFSET); 1923ad8694baSJoerg Roedel iommu->max_banks = (u8) ((val >> 12) & 0x3f); 1924ad8694baSJoerg Roedel iommu->max_counters = (u8) ((val >> 7) & 0xf); 1925ad8694baSJoerg Roedel 1926ad8694baSJoerg Roedel return; 1927ad8694baSJoerg Roedel } 1928ad8694baSJoerg Roedel 1929ad8694baSJoerg Roedel static ssize_t amd_iommu_show_cap(struct device *dev, 1930ad8694baSJoerg Roedel struct device_attribute *attr, 1931ad8694baSJoerg Roedel char *buf) 1932ad8694baSJoerg Roedel { 1933ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 1934ad8694baSJoerg Roedel return sprintf(buf, "%x\n", iommu->cap); 1935ad8694baSJoerg Roedel } 1936ad8694baSJoerg Roedel static DEVICE_ATTR(cap, S_IRUGO, amd_iommu_show_cap, NULL); 1937ad8694baSJoerg Roedel 1938ad8694baSJoerg Roedel static ssize_t amd_iommu_show_features(struct device *dev, 1939ad8694baSJoerg Roedel struct device_attribute *attr, 1940ad8694baSJoerg Roedel char *buf) 1941ad8694baSJoerg Roedel { 1942ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 1943ad8694baSJoerg Roedel return sprintf(buf, "%llx\n", iommu->features); 1944ad8694baSJoerg Roedel } 1945ad8694baSJoerg Roedel static DEVICE_ATTR(features, S_IRUGO, amd_iommu_show_features, NULL); 1946ad8694baSJoerg Roedel 1947ad8694baSJoerg Roedel static struct attribute *amd_iommu_attrs[] = { 1948ad8694baSJoerg Roedel &dev_attr_cap.attr, 1949ad8694baSJoerg Roedel &dev_attr_features.attr, 1950ad8694baSJoerg Roedel NULL, 1951ad8694baSJoerg Roedel }; 1952ad8694baSJoerg Roedel 1953ad8694baSJoerg Roedel static struct attribute_group amd_iommu_group = { 1954ad8694baSJoerg Roedel .name = "amd-iommu", 1955ad8694baSJoerg Roedel .attrs = amd_iommu_attrs, 1956ad8694baSJoerg Roedel }; 1957ad8694baSJoerg Roedel 1958ad8694baSJoerg Roedel static const struct attribute_group *amd_iommu_groups[] = { 1959ad8694baSJoerg Roedel &amd_iommu_group, 1960ad8694baSJoerg Roedel NULL, 1961ad8694baSJoerg Roedel }; 1962ad8694baSJoerg Roedel 1963a44092e3SSuravee Suthikulpanit /* 1964a44092e3SSuravee Suthikulpanit * Note: IVHD 0x11 and 0x40 also contains exact copy 1965a44092e3SSuravee Suthikulpanit * of the IOMMU Extended Feature Register [MMIO Offset 0030h]. 1966a44092e3SSuravee Suthikulpanit * Default to EFR in IVHD since it is available sooner (i.e. before PCI init). 1967a44092e3SSuravee Suthikulpanit */ 1968a44092e3SSuravee Suthikulpanit static void __init late_iommu_features_init(struct amd_iommu *iommu) 1969a44092e3SSuravee Suthikulpanit { 1970a44092e3SSuravee Suthikulpanit u64 features; 1971a44092e3SSuravee Suthikulpanit 1972a44092e3SSuravee Suthikulpanit if (!(iommu->cap & (1 << IOMMU_CAP_EFR))) 1973a44092e3SSuravee Suthikulpanit return; 1974a44092e3SSuravee Suthikulpanit 1975a44092e3SSuravee Suthikulpanit /* read extended feature bits */ 1976a44092e3SSuravee Suthikulpanit features = readq(iommu->mmio_base + MMIO_EXT_FEATURES); 1977a44092e3SSuravee Suthikulpanit 1978a44092e3SSuravee Suthikulpanit if (!iommu->features) { 1979a44092e3SSuravee Suthikulpanit iommu->features = features; 1980a44092e3SSuravee Suthikulpanit return; 1981a44092e3SSuravee Suthikulpanit } 1982a44092e3SSuravee Suthikulpanit 1983a44092e3SSuravee Suthikulpanit /* 1984a44092e3SSuravee Suthikulpanit * Sanity check and warn if EFR values from 1985a44092e3SSuravee Suthikulpanit * IVHD and MMIO conflict. 1986a44092e3SSuravee Suthikulpanit */ 1987a44092e3SSuravee Suthikulpanit if (features != iommu->features) 1988304c73baSPaul Menzel pr_warn(FW_WARN "EFR mismatch. Use IVHD EFR (%#llx : %#llx).\n", 1989a44092e3SSuravee Suthikulpanit features, iommu->features); 1990a44092e3SSuravee Suthikulpanit } 1991a44092e3SSuravee Suthikulpanit 1992ad8694baSJoerg Roedel static int __init iommu_init_pci(struct amd_iommu *iommu) 1993ad8694baSJoerg Roedel { 1994ad8694baSJoerg Roedel int cap_ptr = iommu->cap_ptr; 1995ad8694baSJoerg Roedel int ret; 1996ad8694baSJoerg Roedel 1997ad8694baSJoerg Roedel iommu->dev = pci_get_domain_bus_and_slot(0, PCI_BUS_NUM(iommu->devid), 1998ad8694baSJoerg Roedel iommu->devid & 0xff); 1999ad8694baSJoerg Roedel if (!iommu->dev) 2000ad8694baSJoerg Roedel return -ENODEV; 2001ad8694baSJoerg Roedel 2002ad8694baSJoerg Roedel /* Prevent binding other PCI device drivers to IOMMU devices */ 2003ad8694baSJoerg Roedel iommu->dev->match_driver = false; 2004ad8694baSJoerg Roedel 2005ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET, 2006ad8694baSJoerg Roedel &iommu->cap); 2007ad8694baSJoerg Roedel 2008ad8694baSJoerg Roedel if (!(iommu->cap & (1 << IOMMU_CAP_IOTLB))) 2009ad8694baSJoerg Roedel amd_iommu_iotlb_sup = false; 2010ad8694baSJoerg Roedel 2011a44092e3SSuravee Suthikulpanit late_iommu_features_init(iommu); 2012ad8694baSJoerg Roedel 2013ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT)) { 2014ad8694baSJoerg Roedel int glxval; 2015ad8694baSJoerg Roedel u32 max_pasid; 2016ad8694baSJoerg Roedel u64 pasmax; 2017ad8694baSJoerg Roedel 2018ad8694baSJoerg Roedel pasmax = iommu->features & FEATURE_PASID_MASK; 2019ad8694baSJoerg Roedel pasmax >>= FEATURE_PASID_SHIFT; 2020ad8694baSJoerg Roedel max_pasid = (1 << (pasmax + 1)) - 1; 2021ad8694baSJoerg Roedel 2022ad8694baSJoerg Roedel amd_iommu_max_pasid = min(amd_iommu_max_pasid, max_pasid); 2023ad8694baSJoerg Roedel 2024ad8694baSJoerg Roedel BUG_ON(amd_iommu_max_pasid & ~PASID_MASK); 2025ad8694baSJoerg Roedel 2026ad8694baSJoerg Roedel glxval = iommu->features & FEATURE_GLXVAL_MASK; 2027ad8694baSJoerg Roedel glxval >>= FEATURE_GLXVAL_SHIFT; 2028ad8694baSJoerg Roedel 2029ad8694baSJoerg Roedel if (amd_iommu_max_glx_val == -1) 2030ad8694baSJoerg Roedel amd_iommu_max_glx_val = glxval; 2031ad8694baSJoerg Roedel else 2032ad8694baSJoerg Roedel amd_iommu_max_glx_val = min(amd_iommu_max_glx_val, glxval); 2033ad8694baSJoerg Roedel } 2034ad8694baSJoerg Roedel 2035ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT) && 2036ad8694baSJoerg Roedel iommu_feature(iommu, FEATURE_PPR)) { 2037ad8694baSJoerg Roedel iommu->is_iommu_v2 = true; 2038ad8694baSJoerg Roedel amd_iommu_v2_present = true; 2039ad8694baSJoerg Roedel } 2040ad8694baSJoerg Roedel 2041ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_PPR) && alloc_ppr_log(iommu)) 2042ad8694baSJoerg Roedel return -ENOMEM; 2043ad8694baSJoerg Roedel 2044eb03f2d2SSuravee Suthikulpanit ret = iommu_init_ga_log(iommu); 2045ad8694baSJoerg Roedel if (ret) 2046ad8694baSJoerg Roedel return ret; 2047ad8694baSJoerg Roedel 20486664340cSNadav Amit if (iommu->cap & (1UL << IOMMU_CAP_NPCACHE)) { 204947a70beaSJoerg Roedel pr_info("Using strict mode due to virtualization\n"); 205047a70beaSJoerg Roedel iommu_set_dma_strict(); 2051ad8694baSJoerg Roedel amd_iommu_np_cache = true; 20526664340cSNadav Amit } 2053ad8694baSJoerg Roedel 2054ad8694baSJoerg Roedel init_iommu_perf_ctr(iommu); 2055ad8694baSJoerg Roedel 2056ad8694baSJoerg Roedel if (is_rd890_iommu(iommu->dev)) { 2057ad8694baSJoerg Roedel int i, j; 2058ad8694baSJoerg Roedel 2059ad8694baSJoerg Roedel iommu->root_pdev = 2060ad8694baSJoerg Roedel pci_get_domain_bus_and_slot(0, iommu->dev->bus->number, 2061ad8694baSJoerg Roedel PCI_DEVFN(0, 0)); 2062ad8694baSJoerg Roedel 2063ad8694baSJoerg Roedel /* 2064ad8694baSJoerg Roedel * Some rd890 systems may not be fully reconfigured by the 2065ad8694baSJoerg Roedel * BIOS, so it's necessary for us to store this information so 2066ad8694baSJoerg Roedel * it can be reprogrammed on resume 2067ad8694baSJoerg Roedel */ 2068ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 4, 2069ad8694baSJoerg Roedel &iommu->stored_addr_lo); 2070ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 8, 2071ad8694baSJoerg Roedel &iommu->stored_addr_hi); 2072ad8694baSJoerg Roedel 2073ad8694baSJoerg Roedel /* Low bit locks writes to configuration space */ 2074ad8694baSJoerg Roedel iommu->stored_addr_lo &= ~1; 2075ad8694baSJoerg Roedel 2076ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 2077ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 2078ad8694baSJoerg Roedel iommu->stored_l1[i][j] = iommu_read_l1(iommu, i, j); 2079ad8694baSJoerg Roedel 2080ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 2081ad8694baSJoerg Roedel iommu->stored_l2[i] = iommu_read_l2(iommu, i); 2082ad8694baSJoerg Roedel } 2083ad8694baSJoerg Roedel 2084ad8694baSJoerg Roedel amd_iommu_erratum_746_workaround(iommu); 2085ad8694baSJoerg Roedel amd_iommu_ats_write_check_workaround(iommu); 2086ad8694baSJoerg Roedel 208783874d51SBo Liu ret = iommu_device_sysfs_add(&iommu->iommu, &iommu->dev->dev, 2088ad8694baSJoerg Roedel amd_iommu_groups, "ivhd%d", iommu->index); 208983874d51SBo Liu if (ret) 209083874d51SBo Liu return ret; 209183874d51SBo Liu 20922d471b20SRobin Murphy iommu_device_register(&iommu->iommu, &amd_iommu_ops, NULL); 2093ad8694baSJoerg Roedel 2094ad8694baSJoerg Roedel return pci_enable_device(iommu->dev); 2095ad8694baSJoerg Roedel } 2096ad8694baSJoerg Roedel 2097ad8694baSJoerg Roedel static void print_iommu_info(void) 2098ad8694baSJoerg Roedel { 2099ad8694baSJoerg Roedel static const char * const feat_str[] = { 2100ad8694baSJoerg Roedel "PreF", "PPR", "X2APIC", "NX", "GT", "[5]", 2101ad8694baSJoerg Roedel "IA", "GA", "HE", "PC" 2102ad8694baSJoerg Roedel }; 2103ad8694baSJoerg Roedel struct amd_iommu *iommu; 2104ad8694baSJoerg Roedel 2105ad8694baSJoerg Roedel for_each_iommu(iommu) { 2106ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 2107ad8694baSJoerg Roedel int i; 2108ad8694baSJoerg Roedel 21093703c839STom Rix pci_info(pdev, "Found IOMMU cap 0x%x\n", iommu->cap_ptr); 2110ad8694baSJoerg Roedel 2111ad8694baSJoerg Roedel if (iommu->cap & (1 << IOMMU_CAP_EFR)) { 21124b21a503SAlexander Monakov pr_info("Extended features (%#llx):", iommu->features); 21134b21a503SAlexander Monakov 2114ad8694baSJoerg Roedel for (i = 0; i < ARRAY_SIZE(feat_str); ++i) { 2115ad8694baSJoerg Roedel if (iommu_feature(iommu, (1ULL << i))) 2116ad8694baSJoerg Roedel pr_cont(" %s", feat_str[i]); 2117ad8694baSJoerg Roedel } 2118ad8694baSJoerg Roedel 2119ad8694baSJoerg Roedel if (iommu->features & FEATURE_GAM_VAPIC) 2120ad8694baSJoerg Roedel pr_cont(" GA_vAPIC"); 2121ad8694baSJoerg Roedel 2122ad8694baSJoerg Roedel pr_cont("\n"); 2123ad8694baSJoerg Roedel } 2124ad8694baSJoerg Roedel } 2125ad8694baSJoerg Roedel if (irq_remapping_enabled) { 2126ad8694baSJoerg Roedel pr_info("Interrupt remapping enabled\n"); 2127ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2128ad8694baSJoerg Roedel pr_info("Virtual APIC enabled\n"); 2129ad8694baSJoerg Roedel if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 2130ad8694baSJoerg Roedel pr_info("X2APIC enabled\n"); 2131ad8694baSJoerg Roedel } 2132ad8694baSJoerg Roedel } 2133ad8694baSJoerg Roedel 2134ad8694baSJoerg Roedel static int __init amd_iommu_init_pci(void) 2135ad8694baSJoerg Roedel { 2136ad8694baSJoerg Roedel struct amd_iommu *iommu; 21371ab5a153SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2138f8993dc6SAdrian Huang int ret; 2139ad8694baSJoerg Roedel 2140ad8694baSJoerg Roedel for_each_iommu(iommu) { 2141ad8694baSJoerg Roedel ret = iommu_init_pci(iommu); 214206687a03SSuravee Suthikulpanit if (ret) { 214306687a03SSuravee Suthikulpanit pr_err("IOMMU%d: Failed to initialize IOMMU Hardware (error=%d)!\n", 214406687a03SSuravee Suthikulpanit iommu->index, ret); 214506687a03SSuravee Suthikulpanit goto out; 214606687a03SSuravee Suthikulpanit } 214754ce12e0SSuravee Suthikulpanit /* Need to setup range after PCI init */ 214854ce12e0SSuravee Suthikulpanit iommu_set_cwwb_range(iommu); 2149ad8694baSJoerg Roedel } 2150ad8694baSJoerg Roedel 2151ad8694baSJoerg Roedel /* 2152ad8694baSJoerg Roedel * Order is important here to make sure any unity map requirements are 2153ad8694baSJoerg Roedel * fulfilled. The unity mappings are created and written to the device 2154ad8694baSJoerg Roedel * table during the amd_iommu_init_api() call. 2155ad8694baSJoerg Roedel * 2156ad8694baSJoerg Roedel * After that we call init_device_table_dma() to make sure any 2157ad8694baSJoerg Roedel * uninitialized DTE will block DMA, and in the end we flush the caches 2158ad8694baSJoerg Roedel * of all IOMMUs to make sure the changes to the device table are 2159ad8694baSJoerg Roedel * active. 2160ad8694baSJoerg Roedel */ 2161ad8694baSJoerg Roedel ret = amd_iommu_init_api(); 216206687a03SSuravee Suthikulpanit if (ret) { 216306687a03SSuravee Suthikulpanit pr_err("IOMMU: Failed to initialize IOMMU-API interface (error=%d)!\n", 216406687a03SSuravee Suthikulpanit ret); 216506687a03SSuravee Suthikulpanit goto out; 216606687a03SSuravee Suthikulpanit } 2167ad8694baSJoerg Roedel 21681ab5a153SSuravee Suthikulpanit for_each_pci_segment(pci_seg) 21691ab5a153SSuravee Suthikulpanit init_device_table_dma(pci_seg); 2170ad8694baSJoerg Roedel 2171ad8694baSJoerg Roedel for_each_iommu(iommu) 2172ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2173ad8694baSJoerg Roedel 2174ad8694baSJoerg Roedel print_iommu_info(); 2175ad8694baSJoerg Roedel 217606687a03SSuravee Suthikulpanit out: 2177ad8694baSJoerg Roedel return ret; 2178ad8694baSJoerg Roedel } 2179ad8694baSJoerg Roedel 2180ad8694baSJoerg Roedel /**************************************************************************** 2181ad8694baSJoerg Roedel * 2182ad8694baSJoerg Roedel * The following functions initialize the MSI interrupts for all IOMMUs 2183ad8694baSJoerg Roedel * in the system. It's a bit challenging because there could be multiple 2184ad8694baSJoerg Roedel * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per 2185ad8694baSJoerg Roedel * pci_dev. 2186ad8694baSJoerg Roedel * 2187ad8694baSJoerg Roedel ****************************************************************************/ 2188ad8694baSJoerg Roedel 2189ad8694baSJoerg Roedel static int iommu_setup_msi(struct amd_iommu *iommu) 2190ad8694baSJoerg Roedel { 2191ad8694baSJoerg Roedel int r; 2192ad8694baSJoerg Roedel 2193ad8694baSJoerg Roedel r = pci_enable_msi(iommu->dev); 2194ad8694baSJoerg Roedel if (r) 2195ad8694baSJoerg Roedel return r; 2196ad8694baSJoerg Roedel 2197ad8694baSJoerg Roedel r = request_threaded_irq(iommu->dev->irq, 2198ad8694baSJoerg Roedel amd_iommu_int_handler, 2199ad8694baSJoerg Roedel amd_iommu_int_thread, 2200ad8694baSJoerg Roedel 0, "AMD-Vi", 2201ad8694baSJoerg Roedel iommu); 2202ad8694baSJoerg Roedel 2203ad8694baSJoerg Roedel if (r) { 2204ad8694baSJoerg Roedel pci_disable_msi(iommu->dev); 2205ad8694baSJoerg Roedel return r; 2206ad8694baSJoerg Roedel } 2207ad8694baSJoerg Roedel 2208ad8694baSJoerg Roedel return 0; 2209ad8694baSJoerg Roedel } 2210ad8694baSJoerg Roedel 2211b5c3786eSThomas Gleixner union intcapxt { 2212b5c3786eSThomas Gleixner u64 capxt; 22132fb6acf3SDavid Woodhouse struct { 2214b5c3786eSThomas Gleixner u64 reserved_0 : 2, 2215b5c3786eSThomas Gleixner dest_mode_logical : 1, 2216b5c3786eSThomas Gleixner reserved_1 : 5, 2217b5c3786eSThomas Gleixner destid_0_23 : 24, 2218b5c3786eSThomas Gleixner vector : 8, 2219b5c3786eSThomas Gleixner reserved_2 : 16, 2220b5c3786eSThomas Gleixner destid_24_31 : 8; 22212fb6acf3SDavid Woodhouse }; 2222b5c3786eSThomas Gleixner } __attribute__ ((packed)); 2223ad8694baSJoerg Roedel 2224ad8694baSJoerg Roedel 2225d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller; 2226d1adcfbbSDavid Woodhouse 2227d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_activate(struct irq_domain *domain, 2228d1adcfbbSDavid Woodhouse struct irq_data *irqd, bool reserve) 2229d1adcfbbSDavid Woodhouse { 2230ad8694baSJoerg Roedel return 0; 2231d1adcfbbSDavid Woodhouse } 2232ad8694baSJoerg Roedel 2233d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_deactivate(struct irq_domain *domain, 2234d1adcfbbSDavid Woodhouse struct irq_data *irqd) 2235d1adcfbbSDavid Woodhouse { 2236d1adcfbbSDavid Woodhouse } 2237d1adcfbbSDavid Woodhouse 2238d1adcfbbSDavid Woodhouse 2239d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_alloc(struct irq_domain *domain, unsigned int virq, 2240d1adcfbbSDavid Woodhouse unsigned int nr_irqs, void *arg) 2241d1adcfbbSDavid Woodhouse { 2242d1adcfbbSDavid Woodhouse struct irq_alloc_info *info = arg; 2243d1adcfbbSDavid Woodhouse int i, ret; 2244d1adcfbbSDavid Woodhouse 2245d1adcfbbSDavid Woodhouse if (!info || info->type != X86_IRQ_ALLOC_TYPE_AMDVI) 2246d1adcfbbSDavid Woodhouse return -EINVAL; 2247d1adcfbbSDavid Woodhouse 2248d1adcfbbSDavid Woodhouse ret = irq_domain_alloc_irqs_parent(domain, virq, nr_irqs, arg); 2249d1adcfbbSDavid Woodhouse if (ret < 0) 2250d1adcfbbSDavid Woodhouse return ret; 2251d1adcfbbSDavid Woodhouse 2252d1adcfbbSDavid Woodhouse for (i = virq; i < virq + nr_irqs; i++) { 2253d1adcfbbSDavid Woodhouse struct irq_data *irqd = irq_domain_get_irq_data(domain, i); 2254d1adcfbbSDavid Woodhouse 2255d1adcfbbSDavid Woodhouse irqd->chip = &intcapxt_controller; 2256d1adcfbbSDavid Woodhouse irqd->chip_data = info->data; 2257d1adcfbbSDavid Woodhouse __irq_set_handler(i, handle_edge_irq, 0, "edge"); 2258d1adcfbbSDavid Woodhouse } 2259d1adcfbbSDavid Woodhouse 2260d1adcfbbSDavid Woodhouse return ret; 2261d1adcfbbSDavid Woodhouse } 2262d1adcfbbSDavid Woodhouse 2263d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_free(struct irq_domain *domain, unsigned int virq, 2264d1adcfbbSDavid Woodhouse unsigned int nr_irqs) 2265d1adcfbbSDavid Woodhouse { 2266d1adcfbbSDavid Woodhouse irq_domain_free_irqs_top(domain, virq, nr_irqs); 2267d1adcfbbSDavid Woodhouse } 2268d1adcfbbSDavid Woodhouse 22694691f79dSMaxim Levitsky 22704691f79dSMaxim Levitsky static void intcapxt_unmask_irq(struct irq_data *irqd) 22714691f79dSMaxim Levitsky { 22724691f79dSMaxim Levitsky struct amd_iommu *iommu = irqd->chip_data; 22734691f79dSMaxim Levitsky struct irq_cfg *cfg = irqd_cfg(irqd); 22744691f79dSMaxim Levitsky union intcapxt xt; 22754691f79dSMaxim Levitsky 22764691f79dSMaxim Levitsky xt.capxt = 0ULL; 22774691f79dSMaxim Levitsky xt.dest_mode_logical = apic->dest_mode_logical; 22784691f79dSMaxim Levitsky xt.vector = cfg->vector; 22794691f79dSMaxim Levitsky xt.destid_0_23 = cfg->dest_apicid & GENMASK(23, 0); 22804691f79dSMaxim Levitsky xt.destid_24_31 = cfg->dest_apicid >> 24; 22814691f79dSMaxim Levitsky 22824691f79dSMaxim Levitsky /** 22834691f79dSMaxim Levitsky * Current IOMMU implementation uses the same IRQ for all 22844691f79dSMaxim Levitsky * 3 IOMMU interrupts. 22854691f79dSMaxim Levitsky */ 22864691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_EVT_OFFSET); 22874691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_PPR_OFFSET); 22884691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_GALOG_OFFSET); 22894691f79dSMaxim Levitsky } 22904691f79dSMaxim Levitsky 22914691f79dSMaxim Levitsky static void intcapxt_mask_irq(struct irq_data *irqd) 22924691f79dSMaxim Levitsky { 22934691f79dSMaxim Levitsky struct amd_iommu *iommu = irqd->chip_data; 22944691f79dSMaxim Levitsky 22954691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_EVT_OFFSET); 22964691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_PPR_OFFSET); 22974691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_GALOG_OFFSET); 22984691f79dSMaxim Levitsky } 22994691f79dSMaxim Levitsky 23004691f79dSMaxim Levitsky 2301d1adcfbbSDavid Woodhouse static int intcapxt_set_affinity(struct irq_data *irqd, 2302d1adcfbbSDavid Woodhouse const struct cpumask *mask, bool force) 2303d1adcfbbSDavid Woodhouse { 2304d1adcfbbSDavid Woodhouse struct irq_data *parent = irqd->parent_data; 2305d1adcfbbSDavid Woodhouse int ret; 2306d1adcfbbSDavid Woodhouse 2307d1adcfbbSDavid Woodhouse ret = parent->chip->irq_set_affinity(parent, mask, force); 2308d1adcfbbSDavid Woodhouse if (ret < 0 || ret == IRQ_SET_MASK_OK_DONE) 2309d1adcfbbSDavid Woodhouse return ret; 23104691f79dSMaxim Levitsky return 0; 2311d1adcfbbSDavid Woodhouse } 2312d1adcfbbSDavid Woodhouse 23131980105eSMaxim Levitsky static int intcapxt_set_wake(struct irq_data *irqd, unsigned int on) 23141980105eSMaxim Levitsky { 23151980105eSMaxim Levitsky return on ? -EOPNOTSUPP : 0; 23161980105eSMaxim Levitsky } 23171980105eSMaxim Levitsky 2318d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller = { 2319d1adcfbbSDavid Woodhouse .name = "IOMMU-MSI", 2320d1adcfbbSDavid Woodhouse .irq_unmask = intcapxt_unmask_irq, 2321d1adcfbbSDavid Woodhouse .irq_mask = intcapxt_mask_irq, 2322d1adcfbbSDavid Woodhouse .irq_ack = irq_chip_ack_parent, 2323d1adcfbbSDavid Woodhouse .irq_retrigger = irq_chip_retrigger_hierarchy, 2324d1adcfbbSDavid Woodhouse .irq_set_affinity = intcapxt_set_affinity, 23251980105eSMaxim Levitsky .irq_set_wake = intcapxt_set_wake, 23261980105eSMaxim Levitsky .flags = IRQCHIP_MASK_ON_SUSPEND, 2327d1adcfbbSDavid Woodhouse }; 2328d1adcfbbSDavid Woodhouse 2329d1adcfbbSDavid Woodhouse static const struct irq_domain_ops intcapxt_domain_ops = { 2330d1adcfbbSDavid Woodhouse .alloc = intcapxt_irqdomain_alloc, 2331d1adcfbbSDavid Woodhouse .free = intcapxt_irqdomain_free, 2332d1adcfbbSDavid Woodhouse .activate = intcapxt_irqdomain_activate, 2333d1adcfbbSDavid Woodhouse .deactivate = intcapxt_irqdomain_deactivate, 2334d1adcfbbSDavid Woodhouse }; 2335d1adcfbbSDavid Woodhouse 2336d1adcfbbSDavid Woodhouse 2337d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_irqdomain; 2338d1adcfbbSDavid Woodhouse 2339d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_get_irqdomain(void) 2340d1adcfbbSDavid Woodhouse { 2341d1adcfbbSDavid Woodhouse struct fwnode_handle *fn; 2342d1adcfbbSDavid Woodhouse 2343d1adcfbbSDavid Woodhouse /* No need for locking here (yet) as the init is single-threaded */ 2344d1adcfbbSDavid Woodhouse if (iommu_irqdomain) 2345d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2346d1adcfbbSDavid Woodhouse 2347d1adcfbbSDavid Woodhouse fn = irq_domain_alloc_named_fwnode("AMD-Vi-MSI"); 2348d1adcfbbSDavid Woodhouse if (!fn) 2349d1adcfbbSDavid Woodhouse return NULL; 2350d1adcfbbSDavid Woodhouse 2351d1adcfbbSDavid Woodhouse iommu_irqdomain = irq_domain_create_hierarchy(x86_vector_domain, 0, 0, 2352d1adcfbbSDavid Woodhouse fn, &intcapxt_domain_ops, 2353d1adcfbbSDavid Woodhouse NULL); 2354d1adcfbbSDavid Woodhouse if (!iommu_irqdomain) 2355d1adcfbbSDavid Woodhouse irq_domain_free_fwnode(fn); 2356d1adcfbbSDavid Woodhouse 2357d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2358d1adcfbbSDavid Woodhouse } 2359d1adcfbbSDavid Woodhouse 2360d1adcfbbSDavid Woodhouse static int iommu_setup_intcapxt(struct amd_iommu *iommu) 2361d1adcfbbSDavid Woodhouse { 2362d1adcfbbSDavid Woodhouse struct irq_domain *domain; 2363d1adcfbbSDavid Woodhouse struct irq_alloc_info info; 2364d1adcfbbSDavid Woodhouse int irq, ret; 2365d1adcfbbSDavid Woodhouse 2366d1adcfbbSDavid Woodhouse domain = iommu_get_irqdomain(); 2367d1adcfbbSDavid Woodhouse if (!domain) 2368d1adcfbbSDavid Woodhouse return -ENXIO; 2369d1adcfbbSDavid Woodhouse 2370d1adcfbbSDavid Woodhouse init_irq_alloc_info(&info, NULL); 2371d1adcfbbSDavid Woodhouse info.type = X86_IRQ_ALLOC_TYPE_AMDVI; 2372d1adcfbbSDavid Woodhouse info.data = iommu; 2373d1adcfbbSDavid Woodhouse 2374d1adcfbbSDavid Woodhouse irq = irq_domain_alloc_irqs(domain, 1, NUMA_NO_NODE, &info); 2375d1adcfbbSDavid Woodhouse if (irq < 0) { 2376d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2377d1adcfbbSDavid Woodhouse return irq; 2378d1adcfbbSDavid Woodhouse } 2379d1adcfbbSDavid Woodhouse 2380d1adcfbbSDavid Woodhouse ret = request_threaded_irq(irq, amd_iommu_int_handler, 2381d1adcfbbSDavid Woodhouse amd_iommu_int_thread, 0, "AMD-Vi", iommu); 2382ad8694baSJoerg Roedel if (ret) { 2383d1adcfbbSDavid Woodhouse irq_domain_free_irqs(irq, 1); 2384d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2385ad8694baSJoerg Roedel return ret; 2386ad8694baSJoerg Roedel } 2387ad8694baSJoerg Roedel 2388d1adcfbbSDavid Woodhouse return 0; 2389ad8694baSJoerg Roedel } 2390ad8694baSJoerg Roedel 2391d1adcfbbSDavid Woodhouse static int iommu_init_irq(struct amd_iommu *iommu) 2392ad8694baSJoerg Roedel { 2393ad8694baSJoerg Roedel int ret; 2394ad8694baSJoerg Roedel 2395ad8694baSJoerg Roedel if (iommu->int_enabled) 2396ad8694baSJoerg Roedel goto enable_faults; 2397ad8694baSJoerg Roedel 2398d1adcfbbSDavid Woodhouse if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 2399d1adcfbbSDavid Woodhouse ret = iommu_setup_intcapxt(iommu); 2400d1adcfbbSDavid Woodhouse else if (iommu->dev->msi_cap) 2401ad8694baSJoerg Roedel ret = iommu_setup_msi(iommu); 2402ad8694baSJoerg Roedel else 2403ad8694baSJoerg Roedel ret = -ENODEV; 2404ad8694baSJoerg Roedel 2405ad8694baSJoerg Roedel if (ret) 2406ad8694baSJoerg Roedel return ret; 2407ad8694baSJoerg Roedel 240812bc4570SDavid Woodhouse iommu->int_enabled = true; 2409ad8694baSJoerg Roedel enable_faults: 241001b297a4SMaxim Levitsky 241101b297a4SMaxim Levitsky if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 241201b297a4SMaxim Levitsky iommu_feature_enable(iommu, CONTROL_INTCAPXT_EN); 241301b297a4SMaxim Levitsky 2414ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_INT_EN); 2415ad8694baSJoerg Roedel 2416ad8694baSJoerg Roedel if (iommu->ppr_log != NULL) 2417ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRINT_EN); 2418ad8694baSJoerg Roedel 2419ad8694baSJoerg Roedel iommu_ga_log_enable(iommu); 2420ad8694baSJoerg Roedel 2421ad8694baSJoerg Roedel return 0; 2422ad8694baSJoerg Roedel } 2423ad8694baSJoerg Roedel 2424ad8694baSJoerg Roedel /**************************************************************************** 2425ad8694baSJoerg Roedel * 2426ad8694baSJoerg Roedel * The next functions belong to the third pass of parsing the ACPI 2427ad8694baSJoerg Roedel * table. In this last pass the memory mapping requirements are 2428ad8694baSJoerg Roedel * gathered (like exclusion and unity mapping ranges). 2429ad8694baSJoerg Roedel * 2430ad8694baSJoerg Roedel ****************************************************************************/ 2431ad8694baSJoerg Roedel 2432ad8694baSJoerg Roedel static void __init free_unity_maps(void) 2433ad8694baSJoerg Roedel { 2434ad8694baSJoerg Roedel struct unity_map_entry *entry, *next; 2435b618ae62SVasant Hegde struct amd_iommu_pci_seg *p, *pci_seg; 2436ad8694baSJoerg Roedel 2437b618ae62SVasant Hegde for_each_pci_segment_safe(pci_seg, p) { 2438b618ae62SVasant Hegde list_for_each_entry_safe(entry, next, &pci_seg->unity_map, list) { 2439ad8694baSJoerg Roedel list_del(&entry->list); 2440ad8694baSJoerg Roedel kfree(entry); 2441ad8694baSJoerg Roedel } 2442ad8694baSJoerg Roedel } 2443b618ae62SVasant Hegde } 2444ad8694baSJoerg Roedel 2445ad8694baSJoerg Roedel /* called for unity map ACPI definition */ 244630795900SVasant Hegde static int __init init_unity_map_range(struct ivmd_header *m, 244730795900SVasant Hegde struct acpi_table_header *ivrs_base) 2448ad8694baSJoerg Roedel { 2449ad8694baSJoerg Roedel struct unity_map_entry *e = NULL; 2450b618ae62SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 2451ad8694baSJoerg Roedel char *s; 2452ad8694baSJoerg Roedel 245330795900SVasant Hegde pci_seg = get_pci_segment(m->pci_seg, ivrs_base); 2454b618ae62SVasant Hegde if (pci_seg == NULL) 2455b618ae62SVasant Hegde return -ENOMEM; 2456b618ae62SVasant Hegde 2457ad8694baSJoerg Roedel e = kzalloc(sizeof(*e), GFP_KERNEL); 2458ad8694baSJoerg Roedel if (e == NULL) 2459ad8694baSJoerg Roedel return -ENOMEM; 2460ad8694baSJoerg Roedel 2461ad8694baSJoerg Roedel switch (m->type) { 2462ad8694baSJoerg Roedel default: 2463ad8694baSJoerg Roedel kfree(e); 2464ad8694baSJoerg Roedel return 0; 2465ad8694baSJoerg Roedel case ACPI_IVMD_TYPE: 2466ad8694baSJoerg Roedel s = "IVMD_TYPEi\t\t\t"; 2467ad8694baSJoerg Roedel e->devid_start = e->devid_end = m->devid; 2468ad8694baSJoerg Roedel break; 2469ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_ALL: 2470ad8694baSJoerg Roedel s = "IVMD_TYPE_ALL\t\t"; 2471ad8694baSJoerg Roedel e->devid_start = 0; 2472ad8694baSJoerg Roedel e->devid_end = amd_iommu_last_bdf; 2473ad8694baSJoerg Roedel break; 2474ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_RANGE: 2475ad8694baSJoerg Roedel s = "IVMD_TYPE_RANGE\t\t"; 2476ad8694baSJoerg Roedel e->devid_start = m->devid; 2477ad8694baSJoerg Roedel e->devid_end = m->aux; 2478ad8694baSJoerg Roedel break; 2479ad8694baSJoerg Roedel } 2480ad8694baSJoerg Roedel e->address_start = PAGE_ALIGN(m->range_start); 2481ad8694baSJoerg Roedel e->address_end = e->address_start + PAGE_ALIGN(m->range_length); 2482ad8694baSJoerg Roedel e->prot = m->flags >> 1; 2483ad8694baSJoerg Roedel 24840bbe4cedSAdrian Huang /* 24850bbe4cedSAdrian Huang * Treat per-device exclusion ranges as r/w unity-mapped regions 24860bbe4cedSAdrian Huang * since some buggy BIOSes might lead to the overwritten exclusion 24870bbe4cedSAdrian Huang * range (exclusion_start and exclusion_length members). This 24880bbe4cedSAdrian Huang * happens when there are multiple exclusion ranges (IVMD entries) 24890bbe4cedSAdrian Huang * defined in ACPI table. 24900bbe4cedSAdrian Huang */ 24910bbe4cedSAdrian Huang if (m->flags & IVMD_FLAG_EXCL_RANGE) 24920bbe4cedSAdrian Huang e->prot = (IVMD_FLAG_IW | IVMD_FLAG_IR) >> 1; 24930bbe4cedSAdrian Huang 2494b618ae62SVasant Hegde DUMP_printk("%s devid_start: %04x:%02x:%02x.%x devid_end: " 2495b618ae62SVasant Hegde "%04x:%02x:%02x.%x range_start: %016llx range_end: %016llx" 2496b618ae62SVasant Hegde " flags: %x\n", s, m->pci_seg, 2497ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid_start), PCI_SLOT(e->devid_start), 2498b618ae62SVasant Hegde PCI_FUNC(e->devid_start), m->pci_seg, 2499b618ae62SVasant Hegde PCI_BUS_NUM(e->devid_end), 2500ad8694baSJoerg Roedel PCI_SLOT(e->devid_end), PCI_FUNC(e->devid_end), 2501ad8694baSJoerg Roedel e->address_start, e->address_end, m->flags); 2502ad8694baSJoerg Roedel 2503b618ae62SVasant Hegde list_add_tail(&e->list, &pci_seg->unity_map); 2504ad8694baSJoerg Roedel 2505ad8694baSJoerg Roedel return 0; 2506ad8694baSJoerg Roedel } 2507ad8694baSJoerg Roedel 2508ad8694baSJoerg Roedel /* iterates over all memory definitions we find in the ACPI table */ 2509ad8694baSJoerg Roedel static int __init init_memory_definitions(struct acpi_table_header *table) 2510ad8694baSJoerg Roedel { 2511ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 2512ad8694baSJoerg Roedel struct ivmd_header *m; 2513ad8694baSJoerg Roedel 2514ad8694baSJoerg Roedel end += table->length; 2515ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 2516ad8694baSJoerg Roedel 2517ad8694baSJoerg Roedel while (p < end) { 2518ad8694baSJoerg Roedel m = (struct ivmd_header *)p; 2519ad8694baSJoerg Roedel if (m->flags & (IVMD_FLAG_UNITY_MAP | IVMD_FLAG_EXCL_RANGE)) 252030795900SVasant Hegde init_unity_map_range(m, table); 2521ad8694baSJoerg Roedel 2522ad8694baSJoerg Roedel p += m->length; 2523ad8694baSJoerg Roedel } 2524ad8694baSJoerg Roedel 2525ad8694baSJoerg Roedel return 0; 2526ad8694baSJoerg Roedel } 2527ad8694baSJoerg Roedel 2528ad8694baSJoerg Roedel /* 2529ad8694baSJoerg Roedel * Init the device table to not allow DMA access for devices 2530ad8694baSJoerg Roedel */ 25311ab5a153SSuravee Suthikulpanit static void init_device_table_dma(struct amd_iommu_pci_seg *pci_seg) 2532ad8694baSJoerg Roedel { 2533ad8694baSJoerg Roedel u32 devid; 25341ab5a153SSuravee Suthikulpanit struct dev_table_entry *dev_table = pci_seg->dev_table; 25351ab5a153SSuravee Suthikulpanit 25361ab5a153SSuravee Suthikulpanit if (dev_table == NULL) 25371ab5a153SSuravee Suthikulpanit return; 2538ad8694baSJoerg Roedel 2539ad8694baSJoerg Roedel for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) { 2540*56fb7951SSuravee Suthikulpanit __set_dev_entry_bit(dev_table, devid, DEV_ENTRY_VALID); 2541*56fb7951SSuravee Suthikulpanit __set_dev_entry_bit(dev_table, devid, DEV_ENTRY_TRANSLATION); 2542ad8694baSJoerg Roedel } 2543ad8694baSJoerg Roedel } 2544ad8694baSJoerg Roedel 25451ab5a153SSuravee Suthikulpanit static void __init uninit_device_table_dma(struct amd_iommu_pci_seg *pci_seg) 2546ad8694baSJoerg Roedel { 2547ad8694baSJoerg Roedel u32 devid; 25481ab5a153SSuravee Suthikulpanit struct dev_table_entry *dev_table = pci_seg->dev_table; 25491ab5a153SSuravee Suthikulpanit 25501ab5a153SSuravee Suthikulpanit if (dev_table == NULL) 25511ab5a153SSuravee Suthikulpanit return; 2552ad8694baSJoerg Roedel 2553ad8694baSJoerg Roedel for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) { 25541ab5a153SSuravee Suthikulpanit dev_table[devid].data[0] = 0ULL; 25551ab5a153SSuravee Suthikulpanit dev_table[devid].data[1] = 0ULL; 2556ad8694baSJoerg Roedel } 2557ad8694baSJoerg Roedel } 2558ad8694baSJoerg Roedel 2559ad8694baSJoerg Roedel static void init_device_table(void) 2560ad8694baSJoerg Roedel { 2561*56fb7951SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2562ad8694baSJoerg Roedel u32 devid; 2563ad8694baSJoerg Roedel 2564ad8694baSJoerg Roedel if (!amd_iommu_irq_remap) 2565ad8694baSJoerg Roedel return; 2566ad8694baSJoerg Roedel 2567*56fb7951SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2568ad8694baSJoerg Roedel for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) 2569*56fb7951SSuravee Suthikulpanit __set_dev_entry_bit(pci_seg->dev_table, 2570*56fb7951SSuravee Suthikulpanit devid, DEV_ENTRY_IRQ_TBL_EN); 2571*56fb7951SSuravee Suthikulpanit } 2572ad8694baSJoerg Roedel } 2573ad8694baSJoerg Roedel 2574ad8694baSJoerg Roedel static void iommu_init_flags(struct amd_iommu *iommu) 2575ad8694baSJoerg Roedel { 2576ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_HT_TUN_EN_MASK ? 2577ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) : 2578ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_HT_TUN_EN); 2579ad8694baSJoerg Roedel 2580ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_PASSPW_EN_MASK ? 2581ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PASSPW_EN) : 2582ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_PASSPW_EN); 2583ad8694baSJoerg Roedel 2584ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_RESPASSPW_EN_MASK ? 2585ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) : 2586ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN); 2587ad8694baSJoerg Roedel 2588ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_ISOC_EN_MASK ? 2589ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_ISOC_EN) : 2590ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_ISOC_EN); 2591ad8694baSJoerg Roedel 2592ad8694baSJoerg Roedel /* 2593ad8694baSJoerg Roedel * make IOMMU memory accesses cache coherent 2594ad8694baSJoerg Roedel */ 2595ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_COHERENT_EN); 2596ad8694baSJoerg Roedel 2597ad8694baSJoerg Roedel /* Set IOTLB invalidation timeout to 1s */ 2598ad8694baSJoerg Roedel iommu_set_inv_tlb_timeout(iommu, CTRL_INV_TO_1S); 2599ad8694baSJoerg Roedel } 2600ad8694baSJoerg Roedel 2601ad8694baSJoerg Roedel static void iommu_apply_resume_quirks(struct amd_iommu *iommu) 2602ad8694baSJoerg Roedel { 2603ad8694baSJoerg Roedel int i, j; 2604ad8694baSJoerg Roedel u32 ioc_feature_control; 2605ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->root_pdev; 2606ad8694baSJoerg Roedel 2607ad8694baSJoerg Roedel /* RD890 BIOSes may not have completely reconfigured the iommu */ 2608ad8694baSJoerg Roedel if (!is_rd890_iommu(iommu->dev) || !pdev) 2609ad8694baSJoerg Roedel return; 2610ad8694baSJoerg Roedel 2611ad8694baSJoerg Roedel /* 2612ad8694baSJoerg Roedel * First, we need to ensure that the iommu is enabled. This is 2613ad8694baSJoerg Roedel * controlled by a register in the northbridge 2614ad8694baSJoerg Roedel */ 2615ad8694baSJoerg Roedel 2616ad8694baSJoerg Roedel /* Select Northbridge indirect register 0x75 and enable writing */ 2617ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x60, 0x75 | (1 << 7)); 2618ad8694baSJoerg Roedel pci_read_config_dword(pdev, 0x64, &ioc_feature_control); 2619ad8694baSJoerg Roedel 2620ad8694baSJoerg Roedel /* Enable the iommu */ 2621ad8694baSJoerg Roedel if (!(ioc_feature_control & 0x1)) 2622ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x64, ioc_feature_control | 1); 2623ad8694baSJoerg Roedel 2624ad8694baSJoerg Roedel /* Restore the iommu BAR */ 2625ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2626ad8694baSJoerg Roedel iommu->stored_addr_lo); 2627ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 8, 2628ad8694baSJoerg Roedel iommu->stored_addr_hi); 2629ad8694baSJoerg Roedel 2630ad8694baSJoerg Roedel /* Restore the l1 indirect regs for each of the 6 l1s */ 2631ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 2632ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 2633ad8694baSJoerg Roedel iommu_write_l1(iommu, i, j, iommu->stored_l1[i][j]); 2634ad8694baSJoerg Roedel 2635ad8694baSJoerg Roedel /* Restore the l2 indirect regs */ 2636ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 2637ad8694baSJoerg Roedel iommu_write_l2(iommu, i, iommu->stored_l2[i]); 2638ad8694baSJoerg Roedel 2639ad8694baSJoerg Roedel /* Lock PCI setup registers */ 2640ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2641ad8694baSJoerg Roedel iommu->stored_addr_lo | 1); 2642ad8694baSJoerg Roedel } 2643ad8694baSJoerg Roedel 2644ad8694baSJoerg Roedel static void iommu_enable_ga(struct amd_iommu *iommu) 2645ad8694baSJoerg Roedel { 2646ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2647ad8694baSJoerg Roedel switch (amd_iommu_guest_ir) { 2648ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_VAPIC: 2649ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GAM_EN); 2650df561f66SGustavo A. R. Silva fallthrough; 2651ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_LEGACY_GA: 2652ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GA_EN); 2653ad8694baSJoerg Roedel iommu->irte_ops = &irte_128_ops; 2654ad8694baSJoerg Roedel break; 2655ad8694baSJoerg Roedel default: 2656ad8694baSJoerg Roedel iommu->irte_ops = &irte_32_ops; 2657ad8694baSJoerg Roedel break; 2658ad8694baSJoerg Roedel } 2659ad8694baSJoerg Roedel #endif 2660ad8694baSJoerg Roedel } 2661ad8694baSJoerg Roedel 2662ad8694baSJoerg Roedel static void early_enable_iommu(struct amd_iommu *iommu) 2663ad8694baSJoerg Roedel { 2664ad8694baSJoerg Roedel iommu_disable(iommu); 2665ad8694baSJoerg Roedel iommu_init_flags(iommu); 2666ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2667ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2668ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2669ad8694baSJoerg Roedel iommu_set_exclusion_range(iommu); 2670ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2671ad8694baSJoerg Roedel iommu_enable_xt(iommu); 2672ad8694baSJoerg Roedel iommu_enable(iommu); 2673ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2674ad8694baSJoerg Roedel } 2675ad8694baSJoerg Roedel 2676ad8694baSJoerg Roedel /* 2677ad8694baSJoerg Roedel * This function finally enables all IOMMUs found in the system after 2678ad8694baSJoerg Roedel * they have been initialized. 2679ad8694baSJoerg Roedel * 2680ad8694baSJoerg Roedel * Or if in kdump kernel and IOMMUs are all pre-enabled, try to copy 2681ad8694baSJoerg Roedel * the old content of device table entries. Not this case or copy failed, 2682ad8694baSJoerg Roedel * just continue as normal kernel does. 2683ad8694baSJoerg Roedel */ 2684ad8694baSJoerg Roedel static void early_enable_iommus(void) 2685ad8694baSJoerg Roedel { 2686ad8694baSJoerg Roedel struct amd_iommu *iommu; 2687eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2688ad8694baSJoerg Roedel 2689ad8694baSJoerg Roedel if (!copy_device_table()) { 2690ad8694baSJoerg Roedel /* 2691ad8694baSJoerg Roedel * If come here because of failure in copying device table from old 2692ad8694baSJoerg Roedel * kernel with all IOMMUs enabled, print error message and try to 2693ad8694baSJoerg Roedel * free allocated old_dev_tbl_cpy. 2694ad8694baSJoerg Roedel */ 2695ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 2696ad8694baSJoerg Roedel pr_err("Failed to copy DEV table from previous kernel.\n"); 2697eb21ef02SSuravee Suthikulpanit 2698eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2699eb21ef02SSuravee Suthikulpanit if (pci_seg->old_dev_tbl_cpy != NULL) { 2700eb21ef02SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->old_dev_tbl_cpy, 2701b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 2702eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy = NULL; 2703eb21ef02SSuravee Suthikulpanit } 2704eb21ef02SSuravee Suthikulpanit } 2705ad8694baSJoerg Roedel 2706ad8694baSJoerg Roedel for_each_iommu(iommu) { 2707ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 2708ad8694baSJoerg Roedel early_enable_iommu(iommu); 2709ad8694baSJoerg Roedel } 2710ad8694baSJoerg Roedel } else { 2711ad8694baSJoerg Roedel pr_info("Copied DEV table from previous kernel.\n"); 2712eb21ef02SSuravee Suthikulpanit 2713eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2714eb21ef02SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->dev_table, 2715b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 2716eb21ef02SSuravee Suthikulpanit pci_seg->dev_table = pci_seg->old_dev_tbl_cpy; 2717eb21ef02SSuravee Suthikulpanit } 2718eb21ef02SSuravee Suthikulpanit 2719ad8694baSJoerg Roedel for_each_iommu(iommu) { 2720ad8694baSJoerg Roedel iommu_disable_command_buffer(iommu); 2721ad8694baSJoerg Roedel iommu_disable_event_buffer(iommu); 2722ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2723ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2724ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2725ad8694baSJoerg Roedel iommu_enable_xt(iommu); 2726ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2727ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2728ad8694baSJoerg Roedel } 2729ad8694baSJoerg Roedel } 2730ad8694baSJoerg Roedel 2731ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2732c3811a50SWei Huang /* 2733c3811a50SWei Huang * Note: We have already checked GASup from IVRS table. 2734c3811a50SWei Huang * Now, we need to make sure that GAMSup is set. 2735c3811a50SWei Huang */ 2736c3811a50SWei Huang if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir) && 2737c3811a50SWei Huang !check_feature_on_all_iommus(FEATURE_GAM_VAPIC)) 2738c3811a50SWei Huang amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 2739c3811a50SWei Huang 2740ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2741ad8694baSJoerg Roedel amd_iommu_irq_ops.capability |= (1 << IRQ_POSTING_CAP); 2742ad8694baSJoerg Roedel #endif 2743ad8694baSJoerg Roedel } 2744ad8694baSJoerg Roedel 2745ad8694baSJoerg Roedel static void enable_iommus_v2(void) 2746ad8694baSJoerg Roedel { 2747ad8694baSJoerg Roedel struct amd_iommu *iommu; 2748ad8694baSJoerg Roedel 2749ad8694baSJoerg Roedel for_each_iommu(iommu) { 2750ad8694baSJoerg Roedel iommu_enable_ppr_log(iommu); 2751ad8694baSJoerg Roedel iommu_enable_gt(iommu); 2752ad8694baSJoerg Roedel } 2753ad8694baSJoerg Roedel } 2754ad8694baSJoerg Roedel 2755ad8694baSJoerg Roedel static void enable_iommus(void) 2756ad8694baSJoerg Roedel { 2757ad8694baSJoerg Roedel early_enable_iommus(); 2758ad8694baSJoerg Roedel 2759ad8694baSJoerg Roedel enable_iommus_v2(); 2760ad8694baSJoerg Roedel } 2761ad8694baSJoerg Roedel 2762ad8694baSJoerg Roedel static void disable_iommus(void) 2763ad8694baSJoerg Roedel { 2764ad8694baSJoerg Roedel struct amd_iommu *iommu; 2765ad8694baSJoerg Roedel 2766ad8694baSJoerg Roedel for_each_iommu(iommu) 2767ad8694baSJoerg Roedel iommu_disable(iommu); 2768ad8694baSJoerg Roedel 2769ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2770ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2771ad8694baSJoerg Roedel amd_iommu_irq_ops.capability &= ~(1 << IRQ_POSTING_CAP); 2772ad8694baSJoerg Roedel #endif 2773ad8694baSJoerg Roedel } 2774ad8694baSJoerg Roedel 2775ad8694baSJoerg Roedel /* 2776ad8694baSJoerg Roedel * Suspend/Resume support 2777ad8694baSJoerg Roedel * disable suspend until real resume implemented 2778ad8694baSJoerg Roedel */ 2779ad8694baSJoerg Roedel 2780ad8694baSJoerg Roedel static void amd_iommu_resume(void) 2781ad8694baSJoerg Roedel { 2782ad8694baSJoerg Roedel struct amd_iommu *iommu; 2783ad8694baSJoerg Roedel 2784ad8694baSJoerg Roedel for_each_iommu(iommu) 2785ad8694baSJoerg Roedel iommu_apply_resume_quirks(iommu); 2786ad8694baSJoerg Roedel 2787ad8694baSJoerg Roedel /* re-load the hardware */ 2788ad8694baSJoerg Roedel enable_iommus(); 2789ad8694baSJoerg Roedel 2790ad8694baSJoerg Roedel amd_iommu_enable_interrupts(); 2791ad8694baSJoerg Roedel } 2792ad8694baSJoerg Roedel 2793ad8694baSJoerg Roedel static int amd_iommu_suspend(void) 2794ad8694baSJoerg Roedel { 2795ad8694baSJoerg Roedel /* disable IOMMUs to go out of the way for BIOS */ 2796ad8694baSJoerg Roedel disable_iommus(); 2797ad8694baSJoerg Roedel 2798ad8694baSJoerg Roedel return 0; 2799ad8694baSJoerg Roedel } 2800ad8694baSJoerg Roedel 2801ad8694baSJoerg Roedel static struct syscore_ops amd_iommu_syscore_ops = { 2802ad8694baSJoerg Roedel .suspend = amd_iommu_suspend, 2803ad8694baSJoerg Roedel .resume = amd_iommu_resume, 2804ad8694baSJoerg Roedel }; 2805ad8694baSJoerg Roedel 2806ad8694baSJoerg Roedel static void __init free_iommu_resources(void) 2807ad8694baSJoerg Roedel { 2808ad8694baSJoerg Roedel kmem_cache_destroy(amd_iommu_irq_cache); 2809ad8694baSJoerg Roedel amd_iommu_irq_cache = NULL; 2810ad8694baSJoerg Roedel 2811ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_alias_table, 2812ad8694baSJoerg Roedel get_order(alias_table_size)); 2813ad8694baSJoerg Roedel amd_iommu_alias_table = NULL; 2814ad8694baSJoerg Roedel 2815ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_dev_table, 2816ad8694baSJoerg Roedel get_order(dev_table_size)); 2817ad8694baSJoerg Roedel amd_iommu_dev_table = NULL; 2818ad8694baSJoerg Roedel 2819ad8694baSJoerg Roedel free_iommu_all(); 2820404ec4e4SVasant Hegde free_pci_segments(); 2821ad8694baSJoerg Roedel } 2822ad8694baSJoerg Roedel 2823ad8694baSJoerg Roedel /* SB IOAPIC is always on this device in AMD systems */ 2824ad8694baSJoerg Roedel #define IOAPIC_SB_DEVID ((0x00 << 8) | PCI_DEVFN(0x14, 0)) 2825ad8694baSJoerg Roedel 2826ad8694baSJoerg Roedel static bool __init check_ioapic_information(void) 2827ad8694baSJoerg Roedel { 2828ad8694baSJoerg Roedel const char *fw_bug = FW_BUG; 2829ad8694baSJoerg Roedel bool ret, has_sb_ioapic; 2830ad8694baSJoerg Roedel int idx; 2831ad8694baSJoerg Roedel 2832ad8694baSJoerg Roedel has_sb_ioapic = false; 2833ad8694baSJoerg Roedel ret = false; 2834ad8694baSJoerg Roedel 2835ad8694baSJoerg Roedel /* 2836ad8694baSJoerg Roedel * If we have map overrides on the kernel command line the 2837ad8694baSJoerg Roedel * messages in this function might not describe firmware bugs 2838ad8694baSJoerg Roedel * anymore - so be careful 2839ad8694baSJoerg Roedel */ 2840ad8694baSJoerg Roedel if (cmdline_maps) 2841ad8694baSJoerg Roedel fw_bug = ""; 2842ad8694baSJoerg Roedel 2843ad8694baSJoerg Roedel for (idx = 0; idx < nr_ioapics; idx++) { 2844ad8694baSJoerg Roedel int devid, id = mpc_ioapic_id(idx); 2845ad8694baSJoerg Roedel 2846ad8694baSJoerg Roedel devid = get_ioapic_devid(id); 2847ad8694baSJoerg Roedel if (devid < 0) { 2848ad8694baSJoerg Roedel pr_err("%s: IOAPIC[%d] not in IVRS table\n", 2849ad8694baSJoerg Roedel fw_bug, id); 2850ad8694baSJoerg Roedel ret = false; 2851ad8694baSJoerg Roedel } else if (devid == IOAPIC_SB_DEVID) { 2852ad8694baSJoerg Roedel has_sb_ioapic = true; 2853ad8694baSJoerg Roedel ret = true; 2854ad8694baSJoerg Roedel } 2855ad8694baSJoerg Roedel } 2856ad8694baSJoerg Roedel 2857ad8694baSJoerg Roedel if (!has_sb_ioapic) { 2858ad8694baSJoerg Roedel /* 2859ad8694baSJoerg Roedel * We expect the SB IOAPIC to be listed in the IVRS 2860ad8694baSJoerg Roedel * table. The system timer is connected to the SB IOAPIC 2861ad8694baSJoerg Roedel * and if we don't have it in the list the system will 2862ad8694baSJoerg Roedel * panic at boot time. This situation usually happens 2863ad8694baSJoerg Roedel * when the BIOS is buggy and provides us the wrong 2864ad8694baSJoerg Roedel * device id for the IOAPIC in the system. 2865ad8694baSJoerg Roedel */ 2866ad8694baSJoerg Roedel pr_err("%s: No southbridge IOAPIC found\n", fw_bug); 2867ad8694baSJoerg Roedel } 2868ad8694baSJoerg Roedel 2869ad8694baSJoerg Roedel if (!ret) 2870ad8694baSJoerg Roedel pr_err("Disabling interrupt remapping\n"); 2871ad8694baSJoerg Roedel 2872ad8694baSJoerg Roedel return ret; 2873ad8694baSJoerg Roedel } 2874ad8694baSJoerg Roedel 2875ad8694baSJoerg Roedel static void __init free_dma_resources(void) 2876ad8694baSJoerg Roedel { 2877ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_pd_alloc_bitmap, 2878ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 2879ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = NULL; 2880ad8694baSJoerg Roedel 2881ad8694baSJoerg Roedel free_unity_maps(); 2882ad8694baSJoerg Roedel } 2883ad8694baSJoerg Roedel 2884a44092e3SSuravee Suthikulpanit static void __init ivinfo_init(void *ivrs) 2885a44092e3SSuravee Suthikulpanit { 2886a44092e3SSuravee Suthikulpanit amd_iommu_ivinfo = *((u32 *)(ivrs + IOMMU_IVINFO_OFFSET)); 2887a44092e3SSuravee Suthikulpanit } 2888a44092e3SSuravee Suthikulpanit 2889ad8694baSJoerg Roedel /* 2890ad8694baSJoerg Roedel * This is the hardware init function for AMD IOMMU in the system. 2891ad8694baSJoerg Roedel * This function is called either from amd_iommu_init or from the interrupt 2892ad8694baSJoerg Roedel * remapping setup code. 2893ad8694baSJoerg Roedel * 2894ad8694baSJoerg Roedel * This function basically parses the ACPI table for AMD IOMMU (IVRS) 2895ad8694baSJoerg Roedel * four times: 2896ad8694baSJoerg Roedel * 2897ad8694baSJoerg Roedel * 1 pass) Discover the most comprehensive IVHD type to use. 2898ad8694baSJoerg Roedel * 2899ad8694baSJoerg Roedel * 2 pass) Find the highest PCI device id the driver has to handle. 2900ad8694baSJoerg Roedel * Upon this information the size of the data structures is 2901ad8694baSJoerg Roedel * determined that needs to be allocated. 2902ad8694baSJoerg Roedel * 2903ad8694baSJoerg Roedel * 3 pass) Initialize the data structures just allocated with the 2904ad8694baSJoerg Roedel * information in the ACPI table about available AMD IOMMUs 2905ad8694baSJoerg Roedel * in the system. It also maps the PCI devices in the 2906ad8694baSJoerg Roedel * system to specific IOMMUs 2907ad8694baSJoerg Roedel * 2908ad8694baSJoerg Roedel * 4 pass) After the basic data structures are allocated and 2909ad8694baSJoerg Roedel * initialized we update them with information about memory 2910ad8694baSJoerg Roedel * remapping requirements parsed out of the ACPI table in 2911ad8694baSJoerg Roedel * this last pass. 2912ad8694baSJoerg Roedel * 2913ad8694baSJoerg Roedel * After everything is set up the IOMMUs are enabled and the necessary 2914ad8694baSJoerg Roedel * hotplug and suspend notifiers are registered. 2915ad8694baSJoerg Roedel */ 2916ad8694baSJoerg Roedel static int __init early_amd_iommu_init(void) 2917ad8694baSJoerg Roedel { 2918ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 291999fc4ac3SSuravee Suthikulpanit int remap_cache_sz, ret; 2920ad8694baSJoerg Roedel acpi_status status; 2921ad8694baSJoerg Roedel 2922ad8694baSJoerg Roedel if (!amd_iommu_detected) 2923ad8694baSJoerg Roedel return -ENODEV; 2924ad8694baSJoerg Roedel 2925ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 2926ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 2927ad8694baSJoerg Roedel return -ENODEV; 2928ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 2929ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 2930ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 2931ad8694baSJoerg Roedel return -EINVAL; 2932ad8694baSJoerg Roedel } 2933ad8694baSJoerg Roedel 2934ad8694baSJoerg Roedel /* 2935ad8694baSJoerg Roedel * Validate checksum here so we don't need to do it when 2936ad8694baSJoerg Roedel * we actually parse the table 2937ad8694baSJoerg Roedel */ 2938ad8694baSJoerg Roedel ret = check_ivrs_checksum(ivrs_base); 2939ad8694baSJoerg Roedel if (ret) 2940ad8694baSJoerg Roedel goto out; 2941ad8694baSJoerg Roedel 2942a44092e3SSuravee Suthikulpanit ivinfo_init(ivrs_base); 2943a44092e3SSuravee Suthikulpanit 2944ad8694baSJoerg Roedel amd_iommu_target_ivhd_type = get_highest_supported_ivhd_type(ivrs_base); 2945ad8694baSJoerg Roedel DUMP_printk("Using IVHD type %#x\n", amd_iommu_target_ivhd_type); 2946ad8694baSJoerg Roedel 2947ad8694baSJoerg Roedel dev_table_size = tbl_size(DEV_TABLE_ENTRY_SIZE); 2948ad8694baSJoerg Roedel alias_table_size = tbl_size(ALIAS_TABLE_ENTRY_SIZE); 2949ad8694baSJoerg Roedel 2950ad8694baSJoerg Roedel /* Device table - directly used by all IOMMUs */ 2951ad8694baSJoerg Roedel ret = -ENOMEM; 2952ad8694baSJoerg Roedel amd_iommu_dev_table = (void *)__get_free_pages( 2953ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO | GFP_DMA32, 2954ad8694baSJoerg Roedel get_order(dev_table_size)); 2955ad8694baSJoerg Roedel if (amd_iommu_dev_table == NULL) 2956ad8694baSJoerg Roedel goto out; 2957ad8694baSJoerg Roedel 2958ad8694baSJoerg Roedel /* 2959ad8694baSJoerg Roedel * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the 2960ad8694baSJoerg Roedel * IOMMU see for that device 2961ad8694baSJoerg Roedel */ 2962ad8694baSJoerg Roedel amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL, 2963ad8694baSJoerg Roedel get_order(alias_table_size)); 2964ad8694baSJoerg Roedel if (amd_iommu_alias_table == NULL) 2965ad8694baSJoerg Roedel goto out; 2966ad8694baSJoerg Roedel 2967ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages( 2968ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO, 2969ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 2970ad8694baSJoerg Roedel if (amd_iommu_pd_alloc_bitmap == NULL) 2971ad8694baSJoerg Roedel goto out; 2972ad8694baSJoerg Roedel 2973ad8694baSJoerg Roedel /* 2974ad8694baSJoerg Roedel * never allocate domain 0 because its used as the non-allocated and 2975ad8694baSJoerg Roedel * error value placeholder 2976ad8694baSJoerg Roedel */ 2977ad8694baSJoerg Roedel __set_bit(0, amd_iommu_pd_alloc_bitmap); 2978ad8694baSJoerg Roedel 2979ad8694baSJoerg Roedel /* 2980ad8694baSJoerg Roedel * now the data structures are allocated and basically initialized 2981ad8694baSJoerg Roedel * start the real acpi table scan 2982ad8694baSJoerg Roedel */ 2983ad8694baSJoerg Roedel ret = init_iommu_all(ivrs_base); 2984ad8694baSJoerg Roedel if (ret) 2985ad8694baSJoerg Roedel goto out; 2986ad8694baSJoerg Roedel 2987ad8694baSJoerg Roedel /* Disable any previously enabled IOMMUs */ 2988ad8694baSJoerg Roedel if (!is_kdump_kernel() || amd_iommu_disabled) 2989ad8694baSJoerg Roedel disable_iommus(); 2990ad8694baSJoerg Roedel 2991ad8694baSJoerg Roedel if (amd_iommu_irq_remap) 2992ad8694baSJoerg Roedel amd_iommu_irq_remap = check_ioapic_information(); 2993ad8694baSJoerg Roedel 2994ad8694baSJoerg Roedel if (amd_iommu_irq_remap) { 2995333e581bSVasant Hegde struct amd_iommu_pci_seg *pci_seg; 2996ad8694baSJoerg Roedel /* 2997ad8694baSJoerg Roedel * Interrupt remapping enabled, create kmem_cache for the 2998ad8694baSJoerg Roedel * remapping tables. 2999ad8694baSJoerg Roedel */ 3000ad8694baSJoerg Roedel ret = -ENOMEM; 3001ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir)) 3002ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * sizeof(u32); 3003ad8694baSJoerg Roedel else 3004ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * (sizeof(u64) * 2); 3005ad8694baSJoerg Roedel amd_iommu_irq_cache = kmem_cache_create("irq_remap_cache", 3006ad8694baSJoerg Roedel remap_cache_sz, 30075ae9a046SSuravee Suthikulpanit DTE_INTTAB_ALIGNMENT, 3008ad8694baSJoerg Roedel 0, NULL); 3009ad8694baSJoerg Roedel if (!amd_iommu_irq_cache) 3010ad8694baSJoerg Roedel goto out; 3011ad8694baSJoerg Roedel 3012333e581bSVasant Hegde for_each_pci_segment(pci_seg) { 3013333e581bSVasant Hegde if (alloc_irq_lookup_table(pci_seg)) 3014333e581bSVasant Hegde goto out; 3015333e581bSVasant Hegde } 3016ad8694baSJoerg Roedel } 3017ad8694baSJoerg Roedel 3018ad8694baSJoerg Roedel ret = init_memory_definitions(ivrs_base); 3019ad8694baSJoerg Roedel if (ret) 3020ad8694baSJoerg Roedel goto out; 3021ad8694baSJoerg Roedel 3022ad8694baSJoerg Roedel /* init the device table */ 3023ad8694baSJoerg Roedel init_device_table(); 3024ad8694baSJoerg Roedel 3025ad8694baSJoerg Roedel out: 3026ad8694baSJoerg Roedel /* Don't leak any ACPI memory */ 3027ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 3028ad8694baSJoerg Roedel 3029ad8694baSJoerg Roedel return ret; 3030ad8694baSJoerg Roedel } 3031ad8694baSJoerg Roedel 3032ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void) 3033ad8694baSJoerg Roedel { 3034ad8694baSJoerg Roedel struct amd_iommu *iommu; 3035ad8694baSJoerg Roedel int ret = 0; 3036ad8694baSJoerg Roedel 3037ad8694baSJoerg Roedel for_each_iommu(iommu) { 3038d1adcfbbSDavid Woodhouse ret = iommu_init_irq(iommu); 3039ad8694baSJoerg Roedel if (ret) 3040ad8694baSJoerg Roedel goto out; 3041ad8694baSJoerg Roedel } 3042ad8694baSJoerg Roedel 3043ad8694baSJoerg Roedel out: 3044ad8694baSJoerg Roedel return ret; 3045ad8694baSJoerg Roedel } 3046ad8694baSJoerg Roedel 3047b65412c2SJoerg Roedel static bool __init detect_ivrs(void) 3048ad8694baSJoerg Roedel { 3049ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 3050ad8694baSJoerg Roedel acpi_status status; 3051072a03e0SJoerg Roedel int i; 3052ad8694baSJoerg Roedel 3053ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 3054ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 3055ad8694baSJoerg Roedel return false; 3056ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 3057ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 3058ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 3059ad8694baSJoerg Roedel return false; 3060ad8694baSJoerg Roedel } 3061ad8694baSJoerg Roedel 3062ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 3063ad8694baSJoerg Roedel 3064b1e650dbSJoerg Roedel if (amd_iommu_force_enable) 3065b1e650dbSJoerg Roedel goto out; 3066b1e650dbSJoerg Roedel 3067072a03e0SJoerg Roedel /* Don't use IOMMU if there is Stoney Ridge graphics */ 3068072a03e0SJoerg Roedel for (i = 0; i < 32; i++) { 3069072a03e0SJoerg Roedel u32 pci_id; 3070072a03e0SJoerg Roedel 3071072a03e0SJoerg Roedel pci_id = read_pci_config(0, i, 0, 0); 3072072a03e0SJoerg Roedel if ((pci_id & 0xffff) == 0x1002 && (pci_id >> 16) == 0x98e4) { 3073072a03e0SJoerg Roedel pr_info("Disable IOMMU on Stoney Ridge\n"); 3074072a03e0SJoerg Roedel return false; 3075072a03e0SJoerg Roedel } 3076072a03e0SJoerg Roedel } 3077072a03e0SJoerg Roedel 3078b1e650dbSJoerg Roedel out: 3079ad8694baSJoerg Roedel /* Make sure ACS will be enabled during PCI probe */ 3080ad8694baSJoerg Roedel pci_request_acs(); 3081ad8694baSJoerg Roedel 3082ad8694baSJoerg Roedel return true; 3083ad8694baSJoerg Roedel } 3084ad8694baSJoerg Roedel 3085ad8694baSJoerg Roedel /**************************************************************************** 3086ad8694baSJoerg Roedel * 3087ad8694baSJoerg Roedel * AMD IOMMU Initialization State Machine 3088ad8694baSJoerg Roedel * 3089ad8694baSJoerg Roedel ****************************************************************************/ 3090ad8694baSJoerg Roedel 3091ad8694baSJoerg Roedel static int __init state_next(void) 3092ad8694baSJoerg Roedel { 3093ad8694baSJoerg Roedel int ret = 0; 3094ad8694baSJoerg Roedel 3095ad8694baSJoerg Roedel switch (init_state) { 3096ad8694baSJoerg Roedel case IOMMU_START_STATE: 3097ad8694baSJoerg Roedel if (!detect_ivrs()) { 3098ad8694baSJoerg Roedel init_state = IOMMU_NOT_FOUND; 3099ad8694baSJoerg Roedel ret = -ENODEV; 3100ad8694baSJoerg Roedel } else { 3101ad8694baSJoerg Roedel init_state = IOMMU_IVRS_DETECTED; 3102ad8694baSJoerg Roedel } 3103ad8694baSJoerg Roedel break; 3104ad8694baSJoerg Roedel case IOMMU_IVRS_DETECTED: 31059f81ca8dSJoerg Roedel if (amd_iommu_disabled) { 3106ad8694baSJoerg Roedel init_state = IOMMU_CMDLINE_DISABLED; 3107ad8694baSJoerg Roedel ret = -EINVAL; 31089f81ca8dSJoerg Roedel } else { 31099f81ca8dSJoerg Roedel ret = early_amd_iommu_init(); 31109f81ca8dSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_ACPI_FINISHED; 3111ad8694baSJoerg Roedel } 3112ad8694baSJoerg Roedel break; 3113ad8694baSJoerg Roedel case IOMMU_ACPI_FINISHED: 3114ad8694baSJoerg Roedel early_enable_iommus(); 3115ad8694baSJoerg Roedel x86_platform.iommu_shutdown = disable_iommus; 3116ad8694baSJoerg Roedel init_state = IOMMU_ENABLED; 3117ad8694baSJoerg Roedel break; 3118ad8694baSJoerg Roedel case IOMMU_ENABLED: 3119ad8694baSJoerg Roedel register_syscore_ops(&amd_iommu_syscore_ops); 3120ad8694baSJoerg Roedel ret = amd_iommu_init_pci(); 3121ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_PCI_INIT; 3122ad8694baSJoerg Roedel enable_iommus_v2(); 3123ad8694baSJoerg Roedel break; 3124ad8694baSJoerg Roedel case IOMMU_PCI_INIT: 3125ad8694baSJoerg Roedel ret = amd_iommu_enable_interrupts(); 3126ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_INTERRUPTS_EN; 3127ad8694baSJoerg Roedel break; 3128ad8694baSJoerg Roedel case IOMMU_INTERRUPTS_EN: 3129ad8694baSJoerg Roedel init_state = IOMMU_INITIALIZED; 3130ad8694baSJoerg Roedel break; 3131ad8694baSJoerg Roedel case IOMMU_INITIALIZED: 3132ad8694baSJoerg Roedel /* Nothing to do */ 3133ad8694baSJoerg Roedel break; 3134ad8694baSJoerg Roedel case IOMMU_NOT_FOUND: 3135ad8694baSJoerg Roedel case IOMMU_INIT_ERROR: 3136ad8694baSJoerg Roedel case IOMMU_CMDLINE_DISABLED: 3137ad8694baSJoerg Roedel /* Error states => do nothing */ 3138ad8694baSJoerg Roedel ret = -EINVAL; 3139ad8694baSJoerg Roedel break; 3140ad8694baSJoerg Roedel default: 3141ad8694baSJoerg Roedel /* Unknown state */ 3142ad8694baSJoerg Roedel BUG(); 3143ad8694baSJoerg Roedel } 3144ad8694baSJoerg Roedel 3145ad8694baSJoerg Roedel if (ret) { 3146ad8694baSJoerg Roedel free_dma_resources(); 3147ad8694baSJoerg Roedel if (!irq_remapping_enabled) { 3148ad8694baSJoerg Roedel disable_iommus(); 3149ad8694baSJoerg Roedel free_iommu_resources(); 3150ad8694baSJoerg Roedel } else { 3151ad8694baSJoerg Roedel struct amd_iommu *iommu; 31521ab5a153SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 3153ad8694baSJoerg Roedel 31541ab5a153SSuravee Suthikulpanit for_each_pci_segment(pci_seg) 31551ab5a153SSuravee Suthikulpanit uninit_device_table_dma(pci_seg); 31561ab5a153SSuravee Suthikulpanit 3157ad8694baSJoerg Roedel for_each_iommu(iommu) 3158ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 3159ad8694baSJoerg Roedel } 3160ad8694baSJoerg Roedel } 3161ad8694baSJoerg Roedel return ret; 3162ad8694baSJoerg Roedel } 3163ad8694baSJoerg Roedel 3164ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state) 3165ad8694baSJoerg Roedel { 3166ad8694baSJoerg Roedel int ret = -EINVAL; 3167ad8694baSJoerg Roedel 3168ad8694baSJoerg Roedel while (init_state != state) { 3169ad8694baSJoerg Roedel if (init_state == IOMMU_NOT_FOUND || 3170ad8694baSJoerg Roedel init_state == IOMMU_INIT_ERROR || 3171ad8694baSJoerg Roedel init_state == IOMMU_CMDLINE_DISABLED) 3172ad8694baSJoerg Roedel break; 3173ad8694baSJoerg Roedel ret = state_next(); 3174ad8694baSJoerg Roedel } 3175ad8694baSJoerg Roedel 3176ad8694baSJoerg Roedel return ret; 3177ad8694baSJoerg Roedel } 3178ad8694baSJoerg Roedel 3179ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 3180ad8694baSJoerg Roedel int __init amd_iommu_prepare(void) 3181ad8694baSJoerg Roedel { 3182ad8694baSJoerg Roedel int ret; 3183ad8694baSJoerg Roedel 3184ad8694baSJoerg Roedel amd_iommu_irq_remap = true; 3185ad8694baSJoerg Roedel 3186ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ACPI_FINISHED); 31874b8ef157SJoerg Roedel if (ret) { 31884b8ef157SJoerg Roedel amd_iommu_irq_remap = false; 3189ad8694baSJoerg Roedel return ret; 31904b8ef157SJoerg Roedel } 31914b8ef157SJoerg Roedel 3192ad8694baSJoerg Roedel return amd_iommu_irq_remap ? 0 : -ENODEV; 3193ad8694baSJoerg Roedel } 3194ad8694baSJoerg Roedel 3195ad8694baSJoerg Roedel int __init amd_iommu_enable(void) 3196ad8694baSJoerg Roedel { 3197ad8694baSJoerg Roedel int ret; 3198ad8694baSJoerg Roedel 3199ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ENABLED); 3200ad8694baSJoerg Roedel if (ret) 3201ad8694baSJoerg Roedel return ret; 3202ad8694baSJoerg Roedel 3203ad8694baSJoerg Roedel irq_remapping_enabled = 1; 3204ad8694baSJoerg Roedel return amd_iommu_xt_mode; 3205ad8694baSJoerg Roedel } 3206ad8694baSJoerg Roedel 3207ad8694baSJoerg Roedel void amd_iommu_disable(void) 3208ad8694baSJoerg Roedel { 3209ad8694baSJoerg Roedel amd_iommu_suspend(); 3210ad8694baSJoerg Roedel } 3211ad8694baSJoerg Roedel 3212ad8694baSJoerg Roedel int amd_iommu_reenable(int mode) 3213ad8694baSJoerg Roedel { 3214ad8694baSJoerg Roedel amd_iommu_resume(); 3215ad8694baSJoerg Roedel 3216ad8694baSJoerg Roedel return 0; 3217ad8694baSJoerg Roedel } 3218ad8694baSJoerg Roedel 3219ad8694baSJoerg Roedel int __init amd_iommu_enable_faulting(void) 3220ad8694baSJoerg Roedel { 3221ad8694baSJoerg Roedel /* We enable MSI later when PCI is initialized */ 3222ad8694baSJoerg Roedel return 0; 3223ad8694baSJoerg Roedel } 3224ad8694baSJoerg Roedel #endif 3225ad8694baSJoerg Roedel 3226ad8694baSJoerg Roedel /* 3227ad8694baSJoerg Roedel * This is the core init function for AMD IOMMU hardware in the system. 3228ad8694baSJoerg Roedel * This function is called from the generic x86 DMA layer initialization 3229ad8694baSJoerg Roedel * code. 3230ad8694baSJoerg Roedel */ 3231ad8694baSJoerg Roedel static int __init amd_iommu_init(void) 3232ad8694baSJoerg Roedel { 3233ad8694baSJoerg Roedel struct amd_iommu *iommu; 3234ad8694baSJoerg Roedel int ret; 3235ad8694baSJoerg Roedel 3236ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_INITIALIZED); 3237ad8694baSJoerg Roedel #ifdef CONFIG_GART_IOMMU 3238ad8694baSJoerg Roedel if (ret && list_empty(&amd_iommu_list)) { 3239ad8694baSJoerg Roedel /* 3240ad8694baSJoerg Roedel * We failed to initialize the AMD IOMMU - try fallback 3241ad8694baSJoerg Roedel * to GART if possible. 3242ad8694baSJoerg Roedel */ 3243ad8694baSJoerg Roedel gart_iommu_init(); 3244ad8694baSJoerg Roedel } 3245ad8694baSJoerg Roedel #endif 3246ad8694baSJoerg Roedel 3247ad8694baSJoerg Roedel for_each_iommu(iommu) 3248ad8694baSJoerg Roedel amd_iommu_debugfs_setup(iommu); 3249ad8694baSJoerg Roedel 3250ad8694baSJoerg Roedel return ret; 3251ad8694baSJoerg Roedel } 3252ad8694baSJoerg Roedel 3253ad8694baSJoerg Roedel static bool amd_iommu_sme_check(void) 3254ad8694baSJoerg Roedel { 325532cb4d02STom Lendacky if (!cc_platform_has(CC_ATTR_HOST_MEM_ENCRYPT) || 325632cb4d02STom Lendacky (boot_cpu_data.x86 != 0x17)) 3257ad8694baSJoerg Roedel return true; 3258ad8694baSJoerg Roedel 3259ad8694baSJoerg Roedel /* For Fam17h, a specific level of support is required */ 3260ad8694baSJoerg Roedel if (boot_cpu_data.microcode >= 0x08001205) 3261ad8694baSJoerg Roedel return true; 3262ad8694baSJoerg Roedel 3263ad8694baSJoerg Roedel if ((boot_cpu_data.microcode >= 0x08001126) && 3264ad8694baSJoerg Roedel (boot_cpu_data.microcode <= 0x080011ff)) 3265ad8694baSJoerg Roedel return true; 3266ad8694baSJoerg Roedel 3267ad8694baSJoerg Roedel pr_notice("IOMMU not currently supported when SME is active\n"); 3268ad8694baSJoerg Roedel 3269ad8694baSJoerg Roedel return false; 3270ad8694baSJoerg Roedel } 3271ad8694baSJoerg Roedel 3272ad8694baSJoerg Roedel /**************************************************************************** 3273ad8694baSJoerg Roedel * 3274ad8694baSJoerg Roedel * Early detect code. This code runs at IOMMU detection time in the DMA 3275ad8694baSJoerg Roedel * layer. It just looks if there is an IVRS ACPI table to detect AMD 3276ad8694baSJoerg Roedel * IOMMUs 3277ad8694baSJoerg Roedel * 3278ad8694baSJoerg Roedel ****************************************************************************/ 3279ad8694baSJoerg Roedel int __init amd_iommu_detect(void) 3280ad8694baSJoerg Roedel { 3281ad8694baSJoerg Roedel int ret; 3282ad8694baSJoerg Roedel 3283ad8694baSJoerg Roedel if (no_iommu || (iommu_detected && !gart_iommu_aperture)) 3284ad8694baSJoerg Roedel return -ENODEV; 3285ad8694baSJoerg Roedel 3286ad8694baSJoerg Roedel if (!amd_iommu_sme_check()) 3287ad8694baSJoerg Roedel return -ENODEV; 3288ad8694baSJoerg Roedel 3289ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_IVRS_DETECTED); 3290ad8694baSJoerg Roedel if (ret) 3291ad8694baSJoerg Roedel return ret; 3292ad8694baSJoerg Roedel 3293ad8694baSJoerg Roedel amd_iommu_detected = true; 3294ad8694baSJoerg Roedel iommu_detected = 1; 3295ad8694baSJoerg Roedel x86_init.iommu.iommu_init = amd_iommu_init; 3296ad8694baSJoerg Roedel 3297ad8694baSJoerg Roedel return 1; 3298ad8694baSJoerg Roedel } 3299ad8694baSJoerg Roedel 3300ad8694baSJoerg Roedel /**************************************************************************** 3301ad8694baSJoerg Roedel * 3302ad8694baSJoerg Roedel * Parsing functions for the AMD IOMMU specific kernel command line 3303ad8694baSJoerg Roedel * options. 3304ad8694baSJoerg Roedel * 3305ad8694baSJoerg Roedel ****************************************************************************/ 3306ad8694baSJoerg Roedel 3307ad8694baSJoerg Roedel static int __init parse_amd_iommu_dump(char *str) 3308ad8694baSJoerg Roedel { 3309ad8694baSJoerg Roedel amd_iommu_dump = true; 3310ad8694baSJoerg Roedel 3311ad8694baSJoerg Roedel return 1; 3312ad8694baSJoerg Roedel } 3313ad8694baSJoerg Roedel 3314ad8694baSJoerg Roedel static int __init parse_amd_iommu_intr(char *str) 3315ad8694baSJoerg Roedel { 3316ad8694baSJoerg Roedel for (; *str; ++str) { 3317ad8694baSJoerg Roedel if (strncmp(str, "legacy", 6) == 0) { 3318ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 3319ad8694baSJoerg Roedel break; 3320ad8694baSJoerg Roedel } 3321ad8694baSJoerg Roedel if (strncmp(str, "vapic", 5) == 0) { 3322ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 3323ad8694baSJoerg Roedel break; 3324ad8694baSJoerg Roedel } 3325ad8694baSJoerg Roedel } 3326ad8694baSJoerg Roedel return 1; 3327ad8694baSJoerg Roedel } 3328ad8694baSJoerg Roedel 3329ad8694baSJoerg Roedel static int __init parse_amd_iommu_options(char *str) 3330ad8694baSJoerg Roedel { 3331ad8694baSJoerg Roedel for (; *str; ++str) { 33321d479f16SJohn Garry if (strncmp(str, "fullflush", 9) == 0) { 33331d479f16SJohn Garry pr_warn("amd_iommu=fullflush deprecated; use iommu.strict=1 instead\n"); 3334308723e3SJohn Garry iommu_set_dma_strict(); 33351d479f16SJohn Garry } 3336b1e650dbSJoerg Roedel if (strncmp(str, "force_enable", 12) == 0) 3337b1e650dbSJoerg Roedel amd_iommu_force_enable = true; 3338ad8694baSJoerg Roedel if (strncmp(str, "off", 3) == 0) 3339ad8694baSJoerg Roedel amd_iommu_disabled = true; 3340ad8694baSJoerg Roedel if (strncmp(str, "force_isolation", 15) == 0) 3341ad8694baSJoerg Roedel amd_iommu_force_isolation = true; 3342ad8694baSJoerg Roedel } 3343ad8694baSJoerg Roedel 3344ad8694baSJoerg Roedel return 1; 3345ad8694baSJoerg Roedel } 3346ad8694baSJoerg Roedel 3347ad8694baSJoerg Roedel static int __init parse_ivrs_ioapic(char *str) 3348ad8694baSJoerg Roedel { 3349ad8694baSJoerg Roedel unsigned int bus, dev, fn; 3350ad8694baSJoerg Roedel int ret, id, i; 3351ad8694baSJoerg Roedel u16 devid; 3352ad8694baSJoerg Roedel 3353ad8694baSJoerg Roedel ret = sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn); 3354ad8694baSJoerg Roedel 3355ad8694baSJoerg Roedel if (ret != 4) { 3356ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_ioapic%s\n", str); 3357ad8694baSJoerg Roedel return 1; 3358ad8694baSJoerg Roedel } 3359ad8694baSJoerg Roedel 3360ad8694baSJoerg Roedel if (early_ioapic_map_size == EARLY_MAP_SIZE) { 3361ad8694baSJoerg Roedel pr_err("Early IOAPIC map overflow - ignoring ivrs_ioapic%s\n", 3362ad8694baSJoerg Roedel str); 3363ad8694baSJoerg Roedel return 1; 3364ad8694baSJoerg Roedel } 3365ad8694baSJoerg Roedel 3366ad8694baSJoerg Roedel devid = ((bus & 0xff) << 8) | ((dev & 0x1f) << 3) | (fn & 0x7); 3367ad8694baSJoerg Roedel 3368ad8694baSJoerg Roedel cmdline_maps = true; 3369ad8694baSJoerg Roedel i = early_ioapic_map_size++; 3370ad8694baSJoerg Roedel early_ioapic_map[i].id = id; 3371ad8694baSJoerg Roedel early_ioapic_map[i].devid = devid; 3372ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line = true; 3373ad8694baSJoerg Roedel 3374ad8694baSJoerg Roedel return 1; 3375ad8694baSJoerg Roedel } 3376ad8694baSJoerg Roedel 3377ad8694baSJoerg Roedel static int __init parse_ivrs_hpet(char *str) 3378ad8694baSJoerg Roedel { 3379ad8694baSJoerg Roedel unsigned int bus, dev, fn; 3380ad8694baSJoerg Roedel int ret, id, i; 3381ad8694baSJoerg Roedel u16 devid; 3382ad8694baSJoerg Roedel 3383ad8694baSJoerg Roedel ret = sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn); 3384ad8694baSJoerg Roedel 3385ad8694baSJoerg Roedel if (ret != 4) { 3386ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_hpet%s\n", str); 3387ad8694baSJoerg Roedel return 1; 3388ad8694baSJoerg Roedel } 3389ad8694baSJoerg Roedel 3390ad8694baSJoerg Roedel if (early_hpet_map_size == EARLY_MAP_SIZE) { 3391ad8694baSJoerg Roedel pr_err("Early HPET map overflow - ignoring ivrs_hpet%s\n", 3392ad8694baSJoerg Roedel str); 3393ad8694baSJoerg Roedel return 1; 3394ad8694baSJoerg Roedel } 3395ad8694baSJoerg Roedel 3396ad8694baSJoerg Roedel devid = ((bus & 0xff) << 8) | ((dev & 0x1f) << 3) | (fn & 0x7); 3397ad8694baSJoerg Roedel 3398ad8694baSJoerg Roedel cmdline_maps = true; 3399ad8694baSJoerg Roedel i = early_hpet_map_size++; 3400ad8694baSJoerg Roedel early_hpet_map[i].id = id; 3401ad8694baSJoerg Roedel early_hpet_map[i].devid = devid; 3402ad8694baSJoerg Roedel early_hpet_map[i].cmd_line = true; 3403ad8694baSJoerg Roedel 3404ad8694baSJoerg Roedel return 1; 3405ad8694baSJoerg Roedel } 3406ad8694baSJoerg Roedel 3407ad8694baSJoerg Roedel static int __init parse_ivrs_acpihid(char *str) 3408ad8694baSJoerg Roedel { 3409ad8694baSJoerg Roedel u32 bus, dev, fn; 3410ad8694baSJoerg Roedel char *hid, *uid, *p; 3411ad8694baSJoerg Roedel char acpiid[ACPIHID_UID_LEN + ACPIHID_HID_LEN] = {0}; 3412ad8694baSJoerg Roedel int ret, i; 3413ad8694baSJoerg Roedel 3414ad8694baSJoerg Roedel ret = sscanf(str, "[%x:%x.%x]=%s", &bus, &dev, &fn, acpiid); 3415ad8694baSJoerg Roedel if (ret != 4) { 3416ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_acpihid(%s)\n", str); 3417ad8694baSJoerg Roedel return 1; 3418ad8694baSJoerg Roedel } 3419ad8694baSJoerg Roedel 3420ad8694baSJoerg Roedel p = acpiid; 3421ad8694baSJoerg Roedel hid = strsep(&p, ":"); 3422ad8694baSJoerg Roedel uid = p; 3423ad8694baSJoerg Roedel 3424ad8694baSJoerg Roedel if (!hid || !(*hid) || !uid) { 3425ad8694baSJoerg Roedel pr_err("Invalid command line: hid or uid\n"); 3426ad8694baSJoerg Roedel return 1; 3427ad8694baSJoerg Roedel } 3428ad8694baSJoerg Roedel 3429ad8694baSJoerg Roedel i = early_acpihid_map_size++; 3430ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].hid, hid, strlen(hid)); 3431ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].uid, uid, strlen(uid)); 3432ad8694baSJoerg Roedel early_acpihid_map[i].devid = 3433ad8694baSJoerg Roedel ((bus & 0xff) << 8) | ((dev & 0x1f) << 3) | (fn & 0x7); 3434ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line = true; 3435ad8694baSJoerg Roedel 3436ad8694baSJoerg Roedel return 1; 3437ad8694baSJoerg Roedel } 3438ad8694baSJoerg Roedel 3439ad8694baSJoerg Roedel __setup("amd_iommu_dump", parse_amd_iommu_dump); 3440ad8694baSJoerg Roedel __setup("amd_iommu=", parse_amd_iommu_options); 3441ad8694baSJoerg Roedel __setup("amd_iommu_intr=", parse_amd_iommu_intr); 3442ad8694baSJoerg Roedel __setup("ivrs_ioapic", parse_ivrs_ioapic); 3443ad8694baSJoerg Roedel __setup("ivrs_hpet", parse_ivrs_hpet); 3444ad8694baSJoerg Roedel __setup("ivrs_acpihid", parse_ivrs_acpihid); 3445ad8694baSJoerg Roedel 3446ad8694baSJoerg Roedel bool amd_iommu_v2_supported(void) 3447ad8694baSJoerg Roedel { 3448ad8694baSJoerg Roedel return amd_iommu_v2_present; 3449ad8694baSJoerg Roedel } 3450ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_v2_supported); 3451ad8694baSJoerg Roedel 3452ad8694baSJoerg Roedel struct amd_iommu *get_amd_iommu(unsigned int idx) 3453ad8694baSJoerg Roedel { 3454ad8694baSJoerg Roedel unsigned int i = 0; 3455ad8694baSJoerg Roedel struct amd_iommu *iommu; 3456ad8694baSJoerg Roedel 3457ad8694baSJoerg Roedel for_each_iommu(iommu) 3458ad8694baSJoerg Roedel if (i++ == idx) 3459ad8694baSJoerg Roedel return iommu; 3460ad8694baSJoerg Roedel return NULL; 3461ad8694baSJoerg Roedel } 3462ad8694baSJoerg Roedel 3463ad8694baSJoerg Roedel /**************************************************************************** 3464ad8694baSJoerg Roedel * 3465ad8694baSJoerg Roedel * IOMMU EFR Performance Counter support functionality. This code allows 3466ad8694baSJoerg Roedel * access to the IOMMU PC functionality. 3467ad8694baSJoerg Roedel * 3468ad8694baSJoerg Roedel ****************************************************************************/ 3469ad8694baSJoerg Roedel 3470ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_banks(unsigned int idx) 3471ad8694baSJoerg Roedel { 3472ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3473ad8694baSJoerg Roedel 3474ad8694baSJoerg Roedel if (iommu) 3475ad8694baSJoerg Roedel return iommu->max_banks; 3476ad8694baSJoerg Roedel 3477ad8694baSJoerg Roedel return 0; 3478ad8694baSJoerg Roedel } 3479ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_banks); 3480ad8694baSJoerg Roedel 3481ad8694baSJoerg Roedel bool amd_iommu_pc_supported(void) 3482ad8694baSJoerg Roedel { 3483ad8694baSJoerg Roedel return amd_iommu_pc_present; 3484ad8694baSJoerg Roedel } 3485ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_supported); 3486ad8694baSJoerg Roedel 3487ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_counters(unsigned int idx) 3488ad8694baSJoerg Roedel { 3489ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3490ad8694baSJoerg Roedel 3491ad8694baSJoerg Roedel if (iommu) 3492ad8694baSJoerg Roedel return iommu->max_counters; 3493ad8694baSJoerg Roedel 3494ad8694baSJoerg Roedel return 0; 3495ad8694baSJoerg Roedel } 3496ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_counters); 3497ad8694baSJoerg Roedel 3498ad8694baSJoerg Roedel static int iommu_pc_get_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, 3499ad8694baSJoerg Roedel u8 fxn, u64 *value, bool is_write) 3500ad8694baSJoerg Roedel { 3501ad8694baSJoerg Roedel u32 offset; 3502ad8694baSJoerg Roedel u32 max_offset_lim; 3503ad8694baSJoerg Roedel 3504ad8694baSJoerg Roedel /* Make sure the IOMMU PC resource is available */ 3505ad8694baSJoerg Roedel if (!amd_iommu_pc_present) 3506ad8694baSJoerg Roedel return -ENODEV; 3507ad8694baSJoerg Roedel 3508ad8694baSJoerg Roedel /* Check for valid iommu and pc register indexing */ 3509ad8694baSJoerg Roedel if (WARN_ON(!iommu || (fxn > 0x28) || (fxn & 7))) 3510ad8694baSJoerg Roedel return -ENODEV; 3511ad8694baSJoerg Roedel 3512ad8694baSJoerg Roedel offset = (u32)(((0x40 | bank) << 12) | (cntr << 8) | fxn); 3513ad8694baSJoerg Roedel 3514ad8694baSJoerg Roedel /* Limit the offset to the hw defined mmio region aperture */ 3515ad8694baSJoerg Roedel max_offset_lim = (u32)(((0x40 | iommu->max_banks) << 12) | 3516ad8694baSJoerg Roedel (iommu->max_counters << 8) | 0x28); 3517ad8694baSJoerg Roedel if ((offset < MMIO_CNTR_REG_OFFSET) || 3518ad8694baSJoerg Roedel (offset > max_offset_lim)) 3519ad8694baSJoerg Roedel return -EINVAL; 3520ad8694baSJoerg Roedel 3521ad8694baSJoerg Roedel if (is_write) { 3522ad8694baSJoerg Roedel u64 val = *value & GENMASK_ULL(47, 0); 3523ad8694baSJoerg Roedel 3524ad8694baSJoerg Roedel writel((u32)val, iommu->mmio_base + offset); 3525ad8694baSJoerg Roedel writel((val >> 32), iommu->mmio_base + offset + 4); 3526ad8694baSJoerg Roedel } else { 3527ad8694baSJoerg Roedel *value = readl(iommu->mmio_base + offset + 4); 3528ad8694baSJoerg Roedel *value <<= 32; 3529ad8694baSJoerg Roedel *value |= readl(iommu->mmio_base + offset); 3530ad8694baSJoerg Roedel *value &= GENMASK_ULL(47, 0); 3531ad8694baSJoerg Roedel } 3532ad8694baSJoerg Roedel 3533ad8694baSJoerg Roedel return 0; 3534ad8694baSJoerg Roedel } 3535ad8694baSJoerg Roedel 3536ad8694baSJoerg Roedel int amd_iommu_pc_get_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3537ad8694baSJoerg Roedel { 3538ad8694baSJoerg Roedel if (!iommu) 3539ad8694baSJoerg Roedel return -EINVAL; 3540ad8694baSJoerg Roedel 3541ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, false); 3542ad8694baSJoerg Roedel } 3543ad8694baSJoerg Roedel 3544ad8694baSJoerg Roedel int amd_iommu_pc_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3545ad8694baSJoerg Roedel { 3546ad8694baSJoerg Roedel if (!iommu) 3547ad8694baSJoerg Roedel return -EINVAL; 3548ad8694baSJoerg Roedel 3549ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, true); 3550ad8694baSJoerg Roedel } 3551