1ad8694baSJoerg Roedel // SPDX-License-Identifier: GPL-2.0-only 2ad8694baSJoerg Roedel /* 3ad8694baSJoerg Roedel * Copyright (C) 2007-2010 Advanced Micro Devices, Inc. 4ad8694baSJoerg Roedel * Author: Joerg Roedel <jroedel@suse.de> 5ad8694baSJoerg Roedel * Leo Duran <leo.duran@amd.com> 6ad8694baSJoerg Roedel */ 7ad8694baSJoerg Roedel 8ad8694baSJoerg Roedel #define pr_fmt(fmt) "AMD-Vi: " fmt 9ad8694baSJoerg Roedel #define dev_fmt(fmt) pr_fmt(fmt) 10ad8694baSJoerg Roedel 11ad8694baSJoerg Roedel #include <linux/pci.h> 12ad8694baSJoerg Roedel #include <linux/acpi.h> 13ad8694baSJoerg Roedel #include <linux/list.h> 14ad8694baSJoerg Roedel #include <linux/bitmap.h> 156778ff5bSSuravee Suthikulpanit #include <linux/delay.h> 16ad8694baSJoerg Roedel #include <linux/slab.h> 17ad8694baSJoerg Roedel #include <linux/syscore_ops.h> 18ad8694baSJoerg Roedel #include <linux/interrupt.h> 19ad8694baSJoerg Roedel #include <linux/msi.h> 20d1adcfbbSDavid Woodhouse #include <linux/irq.h> 21ad8694baSJoerg Roedel #include <linux/amd-iommu.h> 22ad8694baSJoerg Roedel #include <linux/export.h> 23ad8694baSJoerg Roedel #include <linux/kmemleak.h> 24ad8694baSJoerg Roedel #include <linux/mem_encrypt.h> 25ad8694baSJoerg Roedel #include <asm/pci-direct.h> 26ad8694baSJoerg Roedel #include <asm/iommu.h> 27ad8694baSJoerg Roedel #include <asm/apic.h> 28ad8694baSJoerg Roedel #include <asm/gart.h> 29ad8694baSJoerg Roedel #include <asm/x86_init.h> 30ad8694baSJoerg Roedel #include <asm/iommu_table.h> 31ad8694baSJoerg Roedel #include <asm/io_apic.h> 32ad8694baSJoerg Roedel #include <asm/irq_remapping.h> 336d39bdeeSSuravee Suthikulpanit #include <asm/set_memory.h> 34ad8694baSJoerg Roedel 35ad8694baSJoerg Roedel #include <linux/crash_dump.h> 36ad8694baSJoerg Roedel 37ad8694baSJoerg Roedel #include "amd_iommu.h" 38ad8694baSJoerg Roedel #include "../irq_remapping.h" 39ad8694baSJoerg Roedel 40ad8694baSJoerg Roedel /* 41ad8694baSJoerg Roedel * definitions for the ACPI scanning code 42ad8694baSJoerg Roedel */ 43ad8694baSJoerg Roedel #define IVRS_HEADER_LENGTH 48 44ad8694baSJoerg Roedel 45ad8694baSJoerg Roedel #define ACPI_IVHD_TYPE_MAX_SUPPORTED 0x40 46ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_ALL 0x20 47ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE 0x21 48ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_RANGE 0x22 49ad8694baSJoerg Roedel 50ad8694baSJoerg Roedel #define IVHD_DEV_ALL 0x01 51ad8694baSJoerg Roedel #define IVHD_DEV_SELECT 0x02 52ad8694baSJoerg Roedel #define IVHD_DEV_SELECT_RANGE_START 0x03 53ad8694baSJoerg Roedel #define IVHD_DEV_RANGE_END 0x04 54ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS 0x42 55ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS_RANGE 0x43 56ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT 0x46 57ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT_RANGE 0x47 58ad8694baSJoerg Roedel #define IVHD_DEV_SPECIAL 0x48 59ad8694baSJoerg Roedel #define IVHD_DEV_ACPI_HID 0xf0 60ad8694baSJoerg Roedel 61ad8694baSJoerg Roedel #define UID_NOT_PRESENT 0 62ad8694baSJoerg Roedel #define UID_IS_INTEGER 1 63ad8694baSJoerg Roedel #define UID_IS_CHARACTER 2 64ad8694baSJoerg Roedel 65ad8694baSJoerg Roedel #define IVHD_SPECIAL_IOAPIC 1 66ad8694baSJoerg Roedel #define IVHD_SPECIAL_HPET 2 67ad8694baSJoerg Roedel 68ad8694baSJoerg Roedel #define IVHD_FLAG_HT_TUN_EN_MASK 0x01 69ad8694baSJoerg Roedel #define IVHD_FLAG_PASSPW_EN_MASK 0x02 70ad8694baSJoerg Roedel #define IVHD_FLAG_RESPASSPW_EN_MASK 0x04 71ad8694baSJoerg Roedel #define IVHD_FLAG_ISOC_EN_MASK 0x08 72ad8694baSJoerg Roedel 73ad8694baSJoerg Roedel #define IVMD_FLAG_EXCL_RANGE 0x08 74ad8694baSJoerg Roedel #define IVMD_FLAG_IW 0x04 75ad8694baSJoerg Roedel #define IVMD_FLAG_IR 0x02 76ad8694baSJoerg Roedel #define IVMD_FLAG_UNITY_MAP 0x01 77ad8694baSJoerg Roedel 78ad8694baSJoerg Roedel #define ACPI_DEVFLAG_INITPASS 0x01 79ad8694baSJoerg Roedel #define ACPI_DEVFLAG_EXTINT 0x02 80ad8694baSJoerg Roedel #define ACPI_DEVFLAG_NMI 0x04 81ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT1 0x10 82ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT2 0x20 83ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT0 0x40 84ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT1 0x80 85ad8694baSJoerg Roedel #define ACPI_DEVFLAG_ATSDIS 0x10000000 86ad8694baSJoerg Roedel 87ad8694baSJoerg Roedel #define LOOP_TIMEOUT 100000 88ad8694baSJoerg Roedel /* 89ad8694baSJoerg Roedel * ACPI table definitions 90ad8694baSJoerg Roedel * 91ad8694baSJoerg Roedel * These data structures are laid over the table to parse the important values 92ad8694baSJoerg Roedel * out of it. 93ad8694baSJoerg Roedel */ 94ad8694baSJoerg Roedel 95ad8694baSJoerg Roedel extern const struct iommu_ops amd_iommu_ops; 96ad8694baSJoerg Roedel 97ad8694baSJoerg Roedel /* 98ad8694baSJoerg Roedel * structure describing one IOMMU in the ACPI table. Typically followed by one 99ad8694baSJoerg Roedel * or more ivhd_entrys. 100ad8694baSJoerg Roedel */ 101ad8694baSJoerg Roedel struct ivhd_header { 102ad8694baSJoerg Roedel u8 type; 103ad8694baSJoerg Roedel u8 flags; 104ad8694baSJoerg Roedel u16 length; 105ad8694baSJoerg Roedel u16 devid; 106ad8694baSJoerg Roedel u16 cap_ptr; 107ad8694baSJoerg Roedel u64 mmio_phys; 108ad8694baSJoerg Roedel u16 pci_seg; 109ad8694baSJoerg Roedel u16 info; 110ad8694baSJoerg Roedel u32 efr_attr; 111ad8694baSJoerg Roedel 112ad8694baSJoerg Roedel /* Following only valid on IVHD type 11h and 40h */ 113ad8694baSJoerg Roedel u64 efr_reg; /* Exact copy of MMIO_EXT_FEATURES */ 114ad8694baSJoerg Roedel u64 res; 115ad8694baSJoerg Roedel } __attribute__((packed)); 116ad8694baSJoerg Roedel 117ad8694baSJoerg Roedel /* 118ad8694baSJoerg Roedel * A device entry describing which devices a specific IOMMU translates and 119ad8694baSJoerg Roedel * which requestor ids they use. 120ad8694baSJoerg Roedel */ 121ad8694baSJoerg Roedel struct ivhd_entry { 122ad8694baSJoerg Roedel u8 type; 123ad8694baSJoerg Roedel u16 devid; 124ad8694baSJoerg Roedel u8 flags; 125ad8694baSJoerg Roedel u32 ext; 126ad8694baSJoerg Roedel u32 hidh; 127ad8694baSJoerg Roedel u64 cid; 128ad8694baSJoerg Roedel u8 uidf; 129ad8694baSJoerg Roedel u8 uidl; 130ad8694baSJoerg Roedel u8 uid; 131ad8694baSJoerg Roedel } __attribute__((packed)); 132ad8694baSJoerg Roedel 133ad8694baSJoerg Roedel /* 134ad8694baSJoerg Roedel * An AMD IOMMU memory definition structure. It defines things like exclusion 135ad8694baSJoerg Roedel * ranges for devices and regions that should be unity mapped. 136ad8694baSJoerg Roedel */ 137ad8694baSJoerg Roedel struct ivmd_header { 138ad8694baSJoerg Roedel u8 type; 139ad8694baSJoerg Roedel u8 flags; 140ad8694baSJoerg Roedel u16 length; 141ad8694baSJoerg Roedel u16 devid; 142ad8694baSJoerg Roedel u16 aux; 143ad8694baSJoerg Roedel u64 resv; 144ad8694baSJoerg Roedel u64 range_start; 145ad8694baSJoerg Roedel u64 range_length; 146ad8694baSJoerg Roedel } __attribute__((packed)); 147ad8694baSJoerg Roedel 148ad8694baSJoerg Roedel bool amd_iommu_dump; 149ad8694baSJoerg Roedel bool amd_iommu_irq_remap __read_mostly; 150ad8694baSJoerg Roedel 15189c9a09cSSuravee Suthikulpanit enum io_pgtable_fmt amd_iommu_pgtable = AMD_IOMMU_V1; 15289c9a09cSSuravee Suthikulpanit 153ad8694baSJoerg Roedel int amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 154ad8694baSJoerg Roedel static int amd_iommu_xt_mode = IRQ_REMAP_XAPIC_MODE; 155ad8694baSJoerg Roedel 156ad8694baSJoerg Roedel static bool amd_iommu_detected; 157ad8694baSJoerg Roedel static bool __initdata amd_iommu_disabled; 158ad8694baSJoerg Roedel static int amd_iommu_target_ivhd_type; 159ad8694baSJoerg Roedel 160ad8694baSJoerg Roedel u16 amd_iommu_last_bdf; /* largest PCI device id we have 161ad8694baSJoerg Roedel to handle */ 162ad8694baSJoerg Roedel LIST_HEAD(amd_iommu_unity_map); /* a list of required unity mappings 163ad8694baSJoerg Roedel we find in ACPI */ 164ad8694baSJoerg Roedel bool amd_iommu_unmap_flush; /* if true, flush on every unmap */ 165ad8694baSJoerg Roedel 166ad8694baSJoerg Roedel LIST_HEAD(amd_iommu_list); /* list of all AMD IOMMUs in the 167ad8694baSJoerg Roedel system */ 168ad8694baSJoerg Roedel 169ad8694baSJoerg Roedel /* Array to assign indices to IOMMUs*/ 170ad8694baSJoerg Roedel struct amd_iommu *amd_iommus[MAX_IOMMUS]; 171ad8694baSJoerg Roedel 172ad8694baSJoerg Roedel /* Number of IOMMUs present in the system */ 173ad8694baSJoerg Roedel static int amd_iommus_present; 174ad8694baSJoerg Roedel 175ad8694baSJoerg Roedel /* IOMMUs have a non-present cache? */ 176ad8694baSJoerg Roedel bool amd_iommu_np_cache __read_mostly; 177ad8694baSJoerg Roedel bool amd_iommu_iotlb_sup __read_mostly = true; 178ad8694baSJoerg Roedel 179ad8694baSJoerg Roedel u32 amd_iommu_max_pasid __read_mostly = ~0; 180ad8694baSJoerg Roedel 181ad8694baSJoerg Roedel bool amd_iommu_v2_present __read_mostly; 182ad8694baSJoerg Roedel static bool amd_iommu_pc_present __read_mostly; 183ad8694baSJoerg Roedel 184ad8694baSJoerg Roedel bool amd_iommu_force_isolation __read_mostly; 185ad8694baSJoerg Roedel 186ad8694baSJoerg Roedel /* 187ad8694baSJoerg Roedel * Pointer to the device table which is shared by all AMD IOMMUs 188ad8694baSJoerg Roedel * it is indexed by the PCI device id or the HT unit id and contains 189ad8694baSJoerg Roedel * information about the domain the device belongs to as well as the 190ad8694baSJoerg Roedel * page table root pointer. 191ad8694baSJoerg Roedel */ 192ad8694baSJoerg Roedel struct dev_table_entry *amd_iommu_dev_table; 193ad8694baSJoerg Roedel /* 194ad8694baSJoerg Roedel * Pointer to a device table which the content of old device table 195ad8694baSJoerg Roedel * will be copied to. It's only be used in kdump kernel. 196ad8694baSJoerg Roedel */ 197ad8694baSJoerg Roedel static struct dev_table_entry *old_dev_tbl_cpy; 198ad8694baSJoerg Roedel 199ad8694baSJoerg Roedel /* 200ad8694baSJoerg Roedel * The alias table is a driver specific data structure which contains the 201ad8694baSJoerg Roedel * mappings of the PCI device ids to the actual requestor ids on the IOMMU. 202ad8694baSJoerg Roedel * More than one device can share the same requestor id. 203ad8694baSJoerg Roedel */ 204ad8694baSJoerg Roedel u16 *amd_iommu_alias_table; 205ad8694baSJoerg Roedel 206ad8694baSJoerg Roedel /* 207ad8694baSJoerg Roedel * The rlookup table is used to find the IOMMU which is responsible 208ad8694baSJoerg Roedel * for a specific device. It is also indexed by the PCI device id. 209ad8694baSJoerg Roedel */ 210ad8694baSJoerg Roedel struct amd_iommu **amd_iommu_rlookup_table; 211ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_rlookup_table); 212ad8694baSJoerg Roedel 213ad8694baSJoerg Roedel /* 214ad8694baSJoerg Roedel * This table is used to find the irq remapping table for a given device id 215ad8694baSJoerg Roedel * quickly. 216ad8694baSJoerg Roedel */ 217ad8694baSJoerg Roedel struct irq_remap_table **irq_lookup_table; 218ad8694baSJoerg Roedel 219ad8694baSJoerg Roedel /* 220ad8694baSJoerg Roedel * AMD IOMMU allows up to 2^16 different protection domains. This is a bitmap 221ad8694baSJoerg Roedel * to know which ones are already in use. 222ad8694baSJoerg Roedel */ 223ad8694baSJoerg Roedel unsigned long *amd_iommu_pd_alloc_bitmap; 224ad8694baSJoerg Roedel 225ad8694baSJoerg Roedel static u32 dev_table_size; /* size of the device table */ 226ad8694baSJoerg Roedel static u32 alias_table_size; /* size of the alias table */ 227ad8694baSJoerg Roedel static u32 rlookup_table_size; /* size if the rlookup table */ 228ad8694baSJoerg Roedel 229ad8694baSJoerg Roedel enum iommu_init_state { 230ad8694baSJoerg Roedel IOMMU_START_STATE, 231ad8694baSJoerg Roedel IOMMU_IVRS_DETECTED, 232ad8694baSJoerg Roedel IOMMU_ACPI_FINISHED, 233ad8694baSJoerg Roedel IOMMU_ENABLED, 234ad8694baSJoerg Roedel IOMMU_PCI_INIT, 235ad8694baSJoerg Roedel IOMMU_INTERRUPTS_EN, 236ad8694baSJoerg Roedel IOMMU_DMA_OPS, 237ad8694baSJoerg Roedel IOMMU_INITIALIZED, 238ad8694baSJoerg Roedel IOMMU_NOT_FOUND, 239ad8694baSJoerg Roedel IOMMU_INIT_ERROR, 240ad8694baSJoerg Roedel IOMMU_CMDLINE_DISABLED, 241ad8694baSJoerg Roedel }; 242ad8694baSJoerg Roedel 243ad8694baSJoerg Roedel /* Early ioapic and hpet maps from kernel command line */ 244ad8694baSJoerg Roedel #define EARLY_MAP_SIZE 4 245ad8694baSJoerg Roedel static struct devid_map __initdata early_ioapic_map[EARLY_MAP_SIZE]; 246ad8694baSJoerg Roedel static struct devid_map __initdata early_hpet_map[EARLY_MAP_SIZE]; 247ad8694baSJoerg Roedel static struct acpihid_map_entry __initdata early_acpihid_map[EARLY_MAP_SIZE]; 248ad8694baSJoerg Roedel 249ad8694baSJoerg Roedel static int __initdata early_ioapic_map_size; 250ad8694baSJoerg Roedel static int __initdata early_hpet_map_size; 251ad8694baSJoerg Roedel static int __initdata early_acpihid_map_size; 252ad8694baSJoerg Roedel 253ad8694baSJoerg Roedel static bool __initdata cmdline_maps; 254ad8694baSJoerg Roedel 255ad8694baSJoerg Roedel static enum iommu_init_state init_state = IOMMU_START_STATE; 256ad8694baSJoerg Roedel 257ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void); 258ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state); 259ad8694baSJoerg Roedel static void init_device_table_dma(void); 2606778ff5bSSuravee Suthikulpanit static int iommu_pc_get_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, 2616778ff5bSSuravee Suthikulpanit u8 fxn, u64 *value, bool is_write); 262ad8694baSJoerg Roedel 263ad8694baSJoerg Roedel static bool amd_iommu_pre_enabled = true; 264ad8694baSJoerg Roedel 265a44092e3SSuravee Suthikulpanit static u32 amd_iommu_ivinfo __initdata; 266a44092e3SSuravee Suthikulpanit 267ad8694baSJoerg Roedel bool translation_pre_enabled(struct amd_iommu *iommu) 268ad8694baSJoerg Roedel { 269ad8694baSJoerg Roedel return (iommu->flags & AMD_IOMMU_FLAG_TRANS_PRE_ENABLED); 270ad8694baSJoerg Roedel } 271ad8694baSJoerg Roedel EXPORT_SYMBOL(translation_pre_enabled); 272ad8694baSJoerg Roedel 273ad8694baSJoerg Roedel static void clear_translation_pre_enabled(struct amd_iommu *iommu) 274ad8694baSJoerg Roedel { 275ad8694baSJoerg Roedel iommu->flags &= ~AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 276ad8694baSJoerg Roedel } 277ad8694baSJoerg Roedel 278ad8694baSJoerg Roedel static void init_translation_status(struct amd_iommu *iommu) 279ad8694baSJoerg Roedel { 280ad8694baSJoerg Roedel u64 ctrl; 281ad8694baSJoerg Roedel 282ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 283ad8694baSJoerg Roedel if (ctrl & (1<<CONTROL_IOMMU_EN)) 284ad8694baSJoerg Roedel iommu->flags |= AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 285ad8694baSJoerg Roedel } 286ad8694baSJoerg Roedel 287ad8694baSJoerg Roedel static inline void update_last_devid(u16 devid) 288ad8694baSJoerg Roedel { 289ad8694baSJoerg Roedel if (devid > amd_iommu_last_bdf) 290ad8694baSJoerg Roedel amd_iommu_last_bdf = devid; 291ad8694baSJoerg Roedel } 292ad8694baSJoerg Roedel 293ad8694baSJoerg Roedel static inline unsigned long tbl_size(int entry_size) 294ad8694baSJoerg Roedel { 295ad8694baSJoerg Roedel unsigned shift = PAGE_SHIFT + 296ad8694baSJoerg Roedel get_order(((int)amd_iommu_last_bdf + 1) * entry_size); 297ad8694baSJoerg Roedel 298ad8694baSJoerg Roedel return 1UL << shift; 299ad8694baSJoerg Roedel } 300ad8694baSJoerg Roedel 301ad8694baSJoerg Roedel int amd_iommu_get_num_iommus(void) 302ad8694baSJoerg Roedel { 303ad8694baSJoerg Roedel return amd_iommus_present; 304ad8694baSJoerg Roedel } 305ad8694baSJoerg Roedel 306a44092e3SSuravee Suthikulpanit /* 307a44092e3SSuravee Suthikulpanit * For IVHD type 0x11/0x40, EFR is also available via IVHD. 308a44092e3SSuravee Suthikulpanit * Default to IVHD EFR since it is available sooner 309a44092e3SSuravee Suthikulpanit * (i.e. before PCI init). 310a44092e3SSuravee Suthikulpanit */ 311a44092e3SSuravee Suthikulpanit static void __init early_iommu_features_init(struct amd_iommu *iommu, 312a44092e3SSuravee Suthikulpanit struct ivhd_header *h) 313a44092e3SSuravee Suthikulpanit { 314a44092e3SSuravee Suthikulpanit if (amd_iommu_ivinfo & IOMMU_IVINFO_EFRSUP) 315a44092e3SSuravee Suthikulpanit iommu->features = h->efr_reg; 316a44092e3SSuravee Suthikulpanit } 317a44092e3SSuravee Suthikulpanit 318ad8694baSJoerg Roedel /* Access to l1 and l2 indexed register spaces */ 319ad8694baSJoerg Roedel 320ad8694baSJoerg Roedel static u32 iommu_read_l1(struct amd_iommu *iommu, u16 l1, u8 address) 321ad8694baSJoerg Roedel { 322ad8694baSJoerg Roedel u32 val; 323ad8694baSJoerg Roedel 324ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 325ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xfc, &val); 326ad8694baSJoerg Roedel return val; 327ad8694baSJoerg Roedel } 328ad8694baSJoerg Roedel 329ad8694baSJoerg Roedel static void iommu_write_l1(struct amd_iommu *iommu, u16 l1, u8 address, u32 val) 330ad8694baSJoerg Roedel { 331ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16 | 1 << 31)); 332ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xfc, val); 333ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 334ad8694baSJoerg Roedel } 335ad8694baSJoerg Roedel 336ad8694baSJoerg Roedel static u32 iommu_read_l2(struct amd_iommu *iommu, u8 address) 337ad8694baSJoerg Roedel { 338ad8694baSJoerg Roedel u32 val; 339ad8694baSJoerg Roedel 340ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, address); 341ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &val); 342ad8694baSJoerg Roedel return val; 343ad8694baSJoerg Roedel } 344ad8694baSJoerg Roedel 345ad8694baSJoerg Roedel static void iommu_write_l2(struct amd_iommu *iommu, u8 address, u32 val) 346ad8694baSJoerg Roedel { 347ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, (address | 1 << 8)); 348ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, val); 349ad8694baSJoerg Roedel } 350ad8694baSJoerg Roedel 351ad8694baSJoerg Roedel /**************************************************************************** 352ad8694baSJoerg Roedel * 353ad8694baSJoerg Roedel * AMD IOMMU MMIO register space handling functions 354ad8694baSJoerg Roedel * 355ad8694baSJoerg Roedel * These functions are used to program the IOMMU device registers in 356ad8694baSJoerg Roedel * MMIO space required for that driver. 357ad8694baSJoerg Roedel * 358ad8694baSJoerg Roedel ****************************************************************************/ 359ad8694baSJoerg Roedel 360ad8694baSJoerg Roedel /* 361ad8694baSJoerg Roedel * This function set the exclusion range in the IOMMU. DMA accesses to the 362ad8694baSJoerg Roedel * exclusion range are passed through untranslated 363ad8694baSJoerg Roedel */ 364ad8694baSJoerg Roedel static void iommu_set_exclusion_range(struct amd_iommu *iommu) 365ad8694baSJoerg Roedel { 366ad8694baSJoerg Roedel u64 start = iommu->exclusion_start & PAGE_MASK; 367ad8694baSJoerg Roedel u64 limit = (start + iommu->exclusion_length - 1) & PAGE_MASK; 368ad8694baSJoerg Roedel u64 entry; 369ad8694baSJoerg Roedel 370ad8694baSJoerg Roedel if (!iommu->exclusion_start) 371ad8694baSJoerg Roedel return; 372ad8694baSJoerg Roedel 373ad8694baSJoerg Roedel entry = start | MMIO_EXCL_ENABLE_MASK; 374ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 375ad8694baSJoerg Roedel &entry, sizeof(entry)); 376ad8694baSJoerg Roedel 377ad8694baSJoerg Roedel entry = limit; 378ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 379ad8694baSJoerg Roedel &entry, sizeof(entry)); 380ad8694baSJoerg Roedel } 381ad8694baSJoerg Roedel 38254ce12e0SSuravee Suthikulpanit static void iommu_set_cwwb_range(struct amd_iommu *iommu) 38354ce12e0SSuravee Suthikulpanit { 38454ce12e0SSuravee Suthikulpanit u64 start = iommu_virt_to_phys((void *)iommu->cmd_sem); 38554ce12e0SSuravee Suthikulpanit u64 entry = start & PM_ADDR_MASK; 38654ce12e0SSuravee Suthikulpanit 38754ce12e0SSuravee Suthikulpanit if (!iommu_feature(iommu, FEATURE_SNP)) 38854ce12e0SSuravee Suthikulpanit return; 38954ce12e0SSuravee Suthikulpanit 39054ce12e0SSuravee Suthikulpanit /* Note: 39154ce12e0SSuravee Suthikulpanit * Re-purpose Exclusion base/limit registers for Completion wait 39254ce12e0SSuravee Suthikulpanit * write-back base/limit. 39354ce12e0SSuravee Suthikulpanit */ 39454ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 39554ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 39654ce12e0SSuravee Suthikulpanit 39754ce12e0SSuravee Suthikulpanit /* Note: 39854ce12e0SSuravee Suthikulpanit * Default to 4 Kbytes, which can be specified by setting base 39954ce12e0SSuravee Suthikulpanit * address equal to the limit address. 40054ce12e0SSuravee Suthikulpanit */ 40154ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 40254ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 40354ce12e0SSuravee Suthikulpanit } 40454ce12e0SSuravee Suthikulpanit 405ad8694baSJoerg Roedel /* Programs the physical address of the device table into the IOMMU hardware */ 406ad8694baSJoerg Roedel static void iommu_set_device_table(struct amd_iommu *iommu) 407ad8694baSJoerg Roedel { 408ad8694baSJoerg Roedel u64 entry; 409ad8694baSJoerg Roedel 410ad8694baSJoerg Roedel BUG_ON(iommu->mmio_base == NULL); 411ad8694baSJoerg Roedel 412ad8694baSJoerg Roedel entry = iommu_virt_to_phys(amd_iommu_dev_table); 413ad8694baSJoerg Roedel entry |= (dev_table_size >> 12) - 1; 414ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET, 415ad8694baSJoerg Roedel &entry, sizeof(entry)); 416ad8694baSJoerg Roedel } 417ad8694baSJoerg Roedel 418ad8694baSJoerg Roedel /* Generic functions to enable/disable certain features of the IOMMU. */ 419ad8694baSJoerg Roedel static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit) 420ad8694baSJoerg Roedel { 421ad8694baSJoerg Roedel u64 ctrl; 422ad8694baSJoerg Roedel 423ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 424ad8694baSJoerg Roedel ctrl |= (1ULL << bit); 425ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 426ad8694baSJoerg Roedel } 427ad8694baSJoerg Roedel 428ad8694baSJoerg Roedel static void iommu_feature_disable(struct amd_iommu *iommu, u8 bit) 429ad8694baSJoerg Roedel { 430ad8694baSJoerg Roedel u64 ctrl; 431ad8694baSJoerg Roedel 432ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 433ad8694baSJoerg Roedel ctrl &= ~(1ULL << bit); 434ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 435ad8694baSJoerg Roedel } 436ad8694baSJoerg Roedel 437ad8694baSJoerg Roedel static void iommu_set_inv_tlb_timeout(struct amd_iommu *iommu, int timeout) 438ad8694baSJoerg Roedel { 439ad8694baSJoerg Roedel u64 ctrl; 440ad8694baSJoerg Roedel 441ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 442ad8694baSJoerg Roedel ctrl &= ~CTRL_INV_TO_MASK; 443ad8694baSJoerg Roedel ctrl |= (timeout << CONTROL_INV_TIMEOUT) & CTRL_INV_TO_MASK; 444ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 445ad8694baSJoerg Roedel } 446ad8694baSJoerg Roedel 447ad8694baSJoerg Roedel /* Function to enable the hardware */ 448ad8694baSJoerg Roedel static void iommu_enable(struct amd_iommu *iommu) 449ad8694baSJoerg Roedel { 450ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_IOMMU_EN); 451ad8694baSJoerg Roedel } 452ad8694baSJoerg Roedel 453ad8694baSJoerg Roedel static void iommu_disable(struct amd_iommu *iommu) 454ad8694baSJoerg Roedel { 455ad8694baSJoerg Roedel if (!iommu->mmio_base) 456ad8694baSJoerg Roedel return; 457ad8694baSJoerg Roedel 458ad8694baSJoerg Roedel /* Disable command buffer */ 459ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 460ad8694baSJoerg Roedel 461ad8694baSJoerg Roedel /* Disable event logging and event interrupts */ 462ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_INT_EN); 463ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 464ad8694baSJoerg Roedel 465ad8694baSJoerg Roedel /* Disable IOMMU GA_LOG */ 466ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GALOG_EN); 467ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GAINT_EN); 468ad8694baSJoerg Roedel 469ad8694baSJoerg Roedel /* Disable IOMMU hardware itself */ 470ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_IOMMU_EN); 471ad8694baSJoerg Roedel } 472ad8694baSJoerg Roedel 473ad8694baSJoerg Roedel /* 474ad8694baSJoerg Roedel * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in 475ad8694baSJoerg Roedel * the system has one. 476ad8694baSJoerg Roedel */ 477ad8694baSJoerg Roedel static u8 __iomem * __init iommu_map_mmio_space(u64 address, u64 end) 478ad8694baSJoerg Roedel { 479ad8694baSJoerg Roedel if (!request_mem_region(address, end, "amd_iommu")) { 480ad8694baSJoerg Roedel pr_err("Can not reserve memory region %llx-%llx for mmio\n", 481ad8694baSJoerg Roedel address, end); 482ad8694baSJoerg Roedel pr_err("This is a BIOS bug. Please contact your hardware vendor\n"); 483ad8694baSJoerg Roedel return NULL; 484ad8694baSJoerg Roedel } 485ad8694baSJoerg Roedel 486ad8694baSJoerg Roedel return (u8 __iomem *)ioremap(address, end); 487ad8694baSJoerg Roedel } 488ad8694baSJoerg Roedel 489ad8694baSJoerg Roedel static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu) 490ad8694baSJoerg Roedel { 491ad8694baSJoerg Roedel if (iommu->mmio_base) 492ad8694baSJoerg Roedel iounmap(iommu->mmio_base); 493ad8694baSJoerg Roedel release_mem_region(iommu->mmio_phys, iommu->mmio_phys_end); 494ad8694baSJoerg Roedel } 495ad8694baSJoerg Roedel 496ad8694baSJoerg Roedel static inline u32 get_ivhd_header_size(struct ivhd_header *h) 497ad8694baSJoerg Roedel { 498ad8694baSJoerg Roedel u32 size = 0; 499ad8694baSJoerg Roedel 500ad8694baSJoerg Roedel switch (h->type) { 501ad8694baSJoerg Roedel case 0x10: 502ad8694baSJoerg Roedel size = 24; 503ad8694baSJoerg Roedel break; 504ad8694baSJoerg Roedel case 0x11: 505ad8694baSJoerg Roedel case 0x40: 506ad8694baSJoerg Roedel size = 40; 507ad8694baSJoerg Roedel break; 508ad8694baSJoerg Roedel } 509ad8694baSJoerg Roedel return size; 510ad8694baSJoerg Roedel } 511ad8694baSJoerg Roedel 512ad8694baSJoerg Roedel /**************************************************************************** 513ad8694baSJoerg Roedel * 514ad8694baSJoerg Roedel * The functions below belong to the first pass of AMD IOMMU ACPI table 515ad8694baSJoerg Roedel * parsing. In this pass we try to find out the highest device id this 516ad8694baSJoerg Roedel * code has to handle. Upon this information the size of the shared data 517ad8694baSJoerg Roedel * structures is determined later. 518ad8694baSJoerg Roedel * 519ad8694baSJoerg Roedel ****************************************************************************/ 520ad8694baSJoerg Roedel 521ad8694baSJoerg Roedel /* 522ad8694baSJoerg Roedel * This function calculates the length of a given IVHD entry 523ad8694baSJoerg Roedel */ 524ad8694baSJoerg Roedel static inline int ivhd_entry_length(u8 *ivhd) 525ad8694baSJoerg Roedel { 526ad8694baSJoerg Roedel u32 type = ((struct ivhd_entry *)ivhd)->type; 527ad8694baSJoerg Roedel 528ad8694baSJoerg Roedel if (type < 0x80) { 529ad8694baSJoerg Roedel return 0x04 << (*ivhd >> 6); 530ad8694baSJoerg Roedel } else if (type == IVHD_DEV_ACPI_HID) { 531ad8694baSJoerg Roedel /* For ACPI_HID, offset 21 is uid len */ 532ad8694baSJoerg Roedel return *((u8 *)ivhd + 21) + 22; 533ad8694baSJoerg Roedel } 534ad8694baSJoerg Roedel return 0; 535ad8694baSJoerg Roedel } 536ad8694baSJoerg Roedel 537ad8694baSJoerg Roedel /* 538ad8694baSJoerg Roedel * After reading the highest device id from the IOMMU PCI capability header 539ad8694baSJoerg Roedel * this function looks if there is a higher device id defined in the ACPI table 540ad8694baSJoerg Roedel */ 541ad8694baSJoerg Roedel static int __init find_last_devid_from_ivhd(struct ivhd_header *h) 542ad8694baSJoerg Roedel { 543ad8694baSJoerg Roedel u8 *p = (void *)h, *end = (void *)h; 544ad8694baSJoerg Roedel struct ivhd_entry *dev; 545ad8694baSJoerg Roedel 546ad8694baSJoerg Roedel u32 ivhd_size = get_ivhd_header_size(h); 547ad8694baSJoerg Roedel 548ad8694baSJoerg Roedel if (!ivhd_size) { 549ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 550ad8694baSJoerg Roedel return -EINVAL; 551ad8694baSJoerg Roedel } 552ad8694baSJoerg Roedel 553ad8694baSJoerg Roedel p += ivhd_size; 554ad8694baSJoerg Roedel end += h->length; 555ad8694baSJoerg Roedel 556ad8694baSJoerg Roedel while (p < end) { 557ad8694baSJoerg Roedel dev = (struct ivhd_entry *)p; 558ad8694baSJoerg Roedel switch (dev->type) { 559ad8694baSJoerg Roedel case IVHD_DEV_ALL: 560ad8694baSJoerg Roedel /* Use maximum BDF value for DEV_ALL */ 561ad8694baSJoerg Roedel update_last_devid(0xffff); 562ad8694baSJoerg Roedel break; 563ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 564ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 565ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 566ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 567ad8694baSJoerg Roedel /* all the above subfield types refer to device ids */ 568ad8694baSJoerg Roedel update_last_devid(dev->devid); 569ad8694baSJoerg Roedel break; 570ad8694baSJoerg Roedel default: 571ad8694baSJoerg Roedel break; 572ad8694baSJoerg Roedel } 573ad8694baSJoerg Roedel p += ivhd_entry_length(p); 574ad8694baSJoerg Roedel } 575ad8694baSJoerg Roedel 576ad8694baSJoerg Roedel WARN_ON(p != end); 577ad8694baSJoerg Roedel 578ad8694baSJoerg Roedel return 0; 579ad8694baSJoerg Roedel } 580ad8694baSJoerg Roedel 581ad8694baSJoerg Roedel static int __init check_ivrs_checksum(struct acpi_table_header *table) 582ad8694baSJoerg Roedel { 583ad8694baSJoerg Roedel int i; 584ad8694baSJoerg Roedel u8 checksum = 0, *p = (u8 *)table; 585ad8694baSJoerg Roedel 586ad8694baSJoerg Roedel for (i = 0; i < table->length; ++i) 587ad8694baSJoerg Roedel checksum += p[i]; 588ad8694baSJoerg Roedel if (checksum != 0) { 589ad8694baSJoerg Roedel /* ACPI table corrupt */ 590ad8694baSJoerg Roedel pr_err(FW_BUG "IVRS invalid checksum\n"); 591ad8694baSJoerg Roedel return -ENODEV; 592ad8694baSJoerg Roedel } 593ad8694baSJoerg Roedel 594ad8694baSJoerg Roedel return 0; 595ad8694baSJoerg Roedel } 596ad8694baSJoerg Roedel 597ad8694baSJoerg Roedel /* 598ad8694baSJoerg Roedel * Iterate over all IVHD entries in the ACPI table and find the highest device 599ad8694baSJoerg Roedel * id which we need to handle. This is the first of three functions which parse 600ad8694baSJoerg Roedel * the ACPI table. So we check the checksum here. 601ad8694baSJoerg Roedel */ 602ad8694baSJoerg Roedel static int __init find_last_devid_acpi(struct acpi_table_header *table) 603ad8694baSJoerg Roedel { 604ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 605ad8694baSJoerg Roedel struct ivhd_header *h; 606ad8694baSJoerg Roedel 607ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 608ad8694baSJoerg Roedel 609ad8694baSJoerg Roedel end += table->length; 610ad8694baSJoerg Roedel while (p < end) { 611ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 612ad8694baSJoerg Roedel if (h->type == amd_iommu_target_ivhd_type) { 613ad8694baSJoerg Roedel int ret = find_last_devid_from_ivhd(h); 614ad8694baSJoerg Roedel 615ad8694baSJoerg Roedel if (ret) 616ad8694baSJoerg Roedel return ret; 617ad8694baSJoerg Roedel } 618ad8694baSJoerg Roedel p += h->length; 619ad8694baSJoerg Roedel } 620ad8694baSJoerg Roedel WARN_ON(p != end); 621ad8694baSJoerg Roedel 622ad8694baSJoerg Roedel return 0; 623ad8694baSJoerg Roedel } 624ad8694baSJoerg Roedel 625ad8694baSJoerg Roedel /**************************************************************************** 626ad8694baSJoerg Roedel * 627ad8694baSJoerg Roedel * The following functions belong to the code path which parses the ACPI table 628ad8694baSJoerg Roedel * the second time. In this ACPI parsing iteration we allocate IOMMU specific 629ad8694baSJoerg Roedel * data structures, initialize the device/alias/rlookup table and also 630ad8694baSJoerg Roedel * basically initialize the hardware. 631ad8694baSJoerg Roedel * 632ad8694baSJoerg Roedel ****************************************************************************/ 633ad8694baSJoerg Roedel 634ad8694baSJoerg Roedel /* 635ad8694baSJoerg Roedel * Allocates the command buffer. This buffer is per AMD IOMMU. We can 636ad8694baSJoerg Roedel * write commands to that buffer later and the IOMMU will execute them 637ad8694baSJoerg Roedel * asynchronously 638ad8694baSJoerg Roedel */ 639ad8694baSJoerg Roedel static int __init alloc_command_buffer(struct amd_iommu *iommu) 640ad8694baSJoerg Roedel { 641ad8694baSJoerg Roedel iommu->cmd_buf = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 642ad8694baSJoerg Roedel get_order(CMD_BUFFER_SIZE)); 643ad8694baSJoerg Roedel 644ad8694baSJoerg Roedel return iommu->cmd_buf ? 0 : -ENOMEM; 645ad8694baSJoerg Roedel } 646ad8694baSJoerg Roedel 647ad8694baSJoerg Roedel /* 648ad8694baSJoerg Roedel * This function resets the command buffer if the IOMMU stopped fetching 649ad8694baSJoerg Roedel * commands from it. 650ad8694baSJoerg Roedel */ 651ad8694baSJoerg Roedel void amd_iommu_reset_cmd_buffer(struct amd_iommu *iommu) 652ad8694baSJoerg Roedel { 653ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 654ad8694baSJoerg Roedel 655ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET); 656ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET); 657ad8694baSJoerg Roedel iommu->cmd_buf_head = 0; 658ad8694baSJoerg Roedel iommu->cmd_buf_tail = 0; 659ad8694baSJoerg Roedel 660ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_CMDBUF_EN); 661ad8694baSJoerg Roedel } 662ad8694baSJoerg Roedel 663ad8694baSJoerg Roedel /* 664ad8694baSJoerg Roedel * This function writes the command buffer address to the hardware and 665ad8694baSJoerg Roedel * enables it. 666ad8694baSJoerg Roedel */ 667ad8694baSJoerg Roedel static void iommu_enable_command_buffer(struct amd_iommu *iommu) 668ad8694baSJoerg Roedel { 669ad8694baSJoerg Roedel u64 entry; 670ad8694baSJoerg Roedel 671ad8694baSJoerg Roedel BUG_ON(iommu->cmd_buf == NULL); 672ad8694baSJoerg Roedel 673ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->cmd_buf); 674ad8694baSJoerg Roedel entry |= MMIO_CMD_SIZE_512; 675ad8694baSJoerg Roedel 676ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET, 677ad8694baSJoerg Roedel &entry, sizeof(entry)); 678ad8694baSJoerg Roedel 679ad8694baSJoerg Roedel amd_iommu_reset_cmd_buffer(iommu); 680ad8694baSJoerg Roedel } 681ad8694baSJoerg Roedel 682ad8694baSJoerg Roedel /* 683ad8694baSJoerg Roedel * This function disables the command buffer 684ad8694baSJoerg Roedel */ 685ad8694baSJoerg Roedel static void iommu_disable_command_buffer(struct amd_iommu *iommu) 686ad8694baSJoerg Roedel { 687ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 688ad8694baSJoerg Roedel } 689ad8694baSJoerg Roedel 690ad8694baSJoerg Roedel static void __init free_command_buffer(struct amd_iommu *iommu) 691ad8694baSJoerg Roedel { 692ad8694baSJoerg Roedel free_pages((unsigned long)iommu->cmd_buf, get_order(CMD_BUFFER_SIZE)); 693ad8694baSJoerg Roedel } 694ad8694baSJoerg Roedel 6956d39bdeeSSuravee Suthikulpanit static void *__init iommu_alloc_4k_pages(struct amd_iommu *iommu, 6966d39bdeeSSuravee Suthikulpanit gfp_t gfp, size_t size) 6976d39bdeeSSuravee Suthikulpanit { 6986d39bdeeSSuravee Suthikulpanit int order = get_order(size); 6996d39bdeeSSuravee Suthikulpanit void *buf = (void *)__get_free_pages(gfp, order); 7006d39bdeeSSuravee Suthikulpanit 7016d39bdeeSSuravee Suthikulpanit if (buf && 7026d39bdeeSSuravee Suthikulpanit iommu_feature(iommu, FEATURE_SNP) && 7036d39bdeeSSuravee Suthikulpanit set_memory_4k((unsigned long)buf, (1 << order))) { 7046d39bdeeSSuravee Suthikulpanit free_pages((unsigned long)buf, order); 7056d39bdeeSSuravee Suthikulpanit buf = NULL; 7066d39bdeeSSuravee Suthikulpanit } 7076d39bdeeSSuravee Suthikulpanit 7086d39bdeeSSuravee Suthikulpanit return buf; 7096d39bdeeSSuravee Suthikulpanit } 7106d39bdeeSSuravee Suthikulpanit 711ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 712ad8694baSJoerg Roedel static int __init alloc_event_buffer(struct amd_iommu *iommu) 713ad8694baSJoerg Roedel { 7146d39bdeeSSuravee Suthikulpanit iommu->evt_buf = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 7156d39bdeeSSuravee Suthikulpanit EVT_BUFFER_SIZE); 716ad8694baSJoerg Roedel 717ad8694baSJoerg Roedel return iommu->evt_buf ? 0 : -ENOMEM; 718ad8694baSJoerg Roedel } 719ad8694baSJoerg Roedel 720ad8694baSJoerg Roedel static void iommu_enable_event_buffer(struct amd_iommu *iommu) 721ad8694baSJoerg Roedel { 722ad8694baSJoerg Roedel u64 entry; 723ad8694baSJoerg Roedel 724ad8694baSJoerg Roedel BUG_ON(iommu->evt_buf == NULL); 725ad8694baSJoerg Roedel 726ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK; 727ad8694baSJoerg Roedel 728ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET, 729ad8694baSJoerg Roedel &entry, sizeof(entry)); 730ad8694baSJoerg Roedel 731ad8694baSJoerg Roedel /* set head and tail to zero manually */ 732ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET); 733ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_TAIL_OFFSET); 734ad8694baSJoerg Roedel 735ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN); 736ad8694baSJoerg Roedel } 737ad8694baSJoerg Roedel 738ad8694baSJoerg Roedel /* 739ad8694baSJoerg Roedel * This function disables the event log buffer 740ad8694baSJoerg Roedel */ 741ad8694baSJoerg Roedel static void iommu_disable_event_buffer(struct amd_iommu *iommu) 742ad8694baSJoerg Roedel { 743ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 744ad8694baSJoerg Roedel } 745ad8694baSJoerg Roedel 746ad8694baSJoerg Roedel static void __init free_event_buffer(struct amd_iommu *iommu) 747ad8694baSJoerg Roedel { 748ad8694baSJoerg Roedel free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE)); 749ad8694baSJoerg Roedel } 750ad8694baSJoerg Roedel 751ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 752ad8694baSJoerg Roedel static int __init alloc_ppr_log(struct amd_iommu *iommu) 753ad8694baSJoerg Roedel { 7546d39bdeeSSuravee Suthikulpanit iommu->ppr_log = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 7556d39bdeeSSuravee Suthikulpanit PPR_LOG_SIZE); 756ad8694baSJoerg Roedel 757ad8694baSJoerg Roedel return iommu->ppr_log ? 0 : -ENOMEM; 758ad8694baSJoerg Roedel } 759ad8694baSJoerg Roedel 760ad8694baSJoerg Roedel static void iommu_enable_ppr_log(struct amd_iommu *iommu) 761ad8694baSJoerg Roedel { 762ad8694baSJoerg Roedel u64 entry; 763ad8694baSJoerg Roedel 764ad8694baSJoerg Roedel if (iommu->ppr_log == NULL) 765ad8694baSJoerg Roedel return; 766ad8694baSJoerg Roedel 767ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->ppr_log) | PPR_LOG_SIZE_512; 768ad8694baSJoerg Roedel 769ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_PPR_LOG_OFFSET, 770ad8694baSJoerg Roedel &entry, sizeof(entry)); 771ad8694baSJoerg Roedel 772ad8694baSJoerg Roedel /* set head and tail to zero manually */ 773ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_HEAD_OFFSET); 774ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_TAIL_OFFSET); 775ad8694baSJoerg Roedel 776ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRLOG_EN); 777ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPR_EN); 778ad8694baSJoerg Roedel } 779ad8694baSJoerg Roedel 780ad8694baSJoerg Roedel static void __init free_ppr_log(struct amd_iommu *iommu) 781ad8694baSJoerg Roedel { 782ad8694baSJoerg Roedel free_pages((unsigned long)iommu->ppr_log, get_order(PPR_LOG_SIZE)); 783ad8694baSJoerg Roedel } 784ad8694baSJoerg Roedel 785ad8694baSJoerg Roedel static void free_ga_log(struct amd_iommu *iommu) 786ad8694baSJoerg Roedel { 787ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 788092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log, get_order(GA_LOG_SIZE)); 789092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log_tail, get_order(8)); 790ad8694baSJoerg Roedel #endif 791ad8694baSJoerg Roedel } 792ad8694baSJoerg Roedel 793ad8694baSJoerg Roedel static int iommu_ga_log_enable(struct amd_iommu *iommu) 794ad8694baSJoerg Roedel { 795ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 796ad8694baSJoerg Roedel u32 status, i; 797ad8694baSJoerg Roedel 798ad8694baSJoerg Roedel if (!iommu->ga_log) 799ad8694baSJoerg Roedel return -EINVAL; 800ad8694baSJoerg Roedel 801ad8694baSJoerg Roedel status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 802ad8694baSJoerg Roedel 803ad8694baSJoerg Roedel /* Check if already running */ 804ad8694baSJoerg Roedel if (status & (MMIO_STATUS_GALOG_RUN_MASK)) 805ad8694baSJoerg Roedel return 0; 806ad8694baSJoerg Roedel 807ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GAINT_EN); 808ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GALOG_EN); 809ad8694baSJoerg Roedel 810ad8694baSJoerg Roedel for (i = 0; i < LOOP_TIMEOUT; ++i) { 811ad8694baSJoerg Roedel status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 812ad8694baSJoerg Roedel if (status & (MMIO_STATUS_GALOG_RUN_MASK)) 813ad8694baSJoerg Roedel break; 814ad8694baSJoerg Roedel } 815ad8694baSJoerg Roedel 816ad8694baSJoerg Roedel if (i >= LOOP_TIMEOUT) 817ad8694baSJoerg Roedel return -EINVAL; 818ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 819ad8694baSJoerg Roedel return 0; 820ad8694baSJoerg Roedel } 821ad8694baSJoerg Roedel 822ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 823ad8694baSJoerg Roedel static int iommu_init_ga_log(struct amd_iommu *iommu) 824ad8694baSJoerg Roedel { 825ad8694baSJoerg Roedel u64 entry; 826ad8694baSJoerg Roedel 827ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 828ad8694baSJoerg Roedel return 0; 829ad8694baSJoerg Roedel 830ad8694baSJoerg Roedel iommu->ga_log = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 831ad8694baSJoerg Roedel get_order(GA_LOG_SIZE)); 832ad8694baSJoerg Roedel if (!iommu->ga_log) 833ad8694baSJoerg Roedel goto err_out; 834ad8694baSJoerg Roedel 835ad8694baSJoerg Roedel iommu->ga_log_tail = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 836ad8694baSJoerg Roedel get_order(8)); 837ad8694baSJoerg Roedel if (!iommu->ga_log_tail) 838ad8694baSJoerg Roedel goto err_out; 839ad8694baSJoerg Roedel 840ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->ga_log) | GA_LOG_SIZE_512; 841ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_BASE_OFFSET, 842ad8694baSJoerg Roedel &entry, sizeof(entry)); 843ad8694baSJoerg Roedel entry = (iommu_virt_to_phys(iommu->ga_log_tail) & 844ad8694baSJoerg Roedel (BIT_ULL(52)-1)) & ~7ULL; 845ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_TAIL_OFFSET, 846ad8694baSJoerg Roedel &entry, sizeof(entry)); 847ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_GA_HEAD_OFFSET); 848ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_GA_TAIL_OFFSET); 849ad8694baSJoerg Roedel 850ad8694baSJoerg Roedel return 0; 851ad8694baSJoerg Roedel err_out: 852ad8694baSJoerg Roedel free_ga_log(iommu); 853ad8694baSJoerg Roedel return -EINVAL; 854ad8694baSJoerg Roedel } 855ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 856ad8694baSJoerg Roedel 857ad8694baSJoerg Roedel static int iommu_init_ga(struct amd_iommu *iommu) 858ad8694baSJoerg Roedel { 859ad8694baSJoerg Roedel int ret = 0; 860ad8694baSJoerg Roedel 861ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 862ad8694baSJoerg Roedel /* Note: We have already checked GASup from IVRS table. 863ad8694baSJoerg Roedel * Now, we need to make sure that GAMSup is set. 864ad8694baSJoerg Roedel */ 865ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir) && 866ad8694baSJoerg Roedel !iommu_feature(iommu, FEATURE_GAM_VAPIC)) 867ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 868ad8694baSJoerg Roedel 869ad8694baSJoerg Roedel ret = iommu_init_ga_log(iommu); 870ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 871ad8694baSJoerg Roedel 872ad8694baSJoerg Roedel return ret; 873ad8694baSJoerg Roedel } 874ad8694baSJoerg Roedel 875c69d89afSSuravee Suthikulpanit static int __init alloc_cwwb_sem(struct amd_iommu *iommu) 876c69d89afSSuravee Suthikulpanit { 8776d39bdeeSSuravee Suthikulpanit iommu->cmd_sem = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 1); 878c69d89afSSuravee Suthikulpanit 879c69d89afSSuravee Suthikulpanit return iommu->cmd_sem ? 0 : -ENOMEM; 880c69d89afSSuravee Suthikulpanit } 881c69d89afSSuravee Suthikulpanit 882c69d89afSSuravee Suthikulpanit static void __init free_cwwb_sem(struct amd_iommu *iommu) 883c69d89afSSuravee Suthikulpanit { 884c69d89afSSuravee Suthikulpanit if (iommu->cmd_sem) 885c69d89afSSuravee Suthikulpanit free_page((unsigned long)iommu->cmd_sem); 886c69d89afSSuravee Suthikulpanit } 887c69d89afSSuravee Suthikulpanit 888ad8694baSJoerg Roedel static void iommu_enable_xt(struct amd_iommu *iommu) 889ad8694baSJoerg Roedel { 890ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 891ad8694baSJoerg Roedel /* 892ad8694baSJoerg Roedel * XT mode (32-bit APIC destination ID) requires 893ad8694baSJoerg Roedel * GA mode (128-bit IRTE support) as a prerequisite. 894ad8694baSJoerg Roedel */ 895ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir) && 896ad8694baSJoerg Roedel amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 897ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_XT_EN); 898ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 899ad8694baSJoerg Roedel } 900ad8694baSJoerg Roedel 901ad8694baSJoerg Roedel static void iommu_enable_gt(struct amd_iommu *iommu) 902ad8694baSJoerg Roedel { 903ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_GT)) 904ad8694baSJoerg Roedel return; 905ad8694baSJoerg Roedel 906ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GT_EN); 907ad8694baSJoerg Roedel } 908ad8694baSJoerg Roedel 909ad8694baSJoerg Roedel /* sets a specific bit in the device table entry. */ 910ad8694baSJoerg Roedel static void set_dev_entry_bit(u16 devid, u8 bit) 911ad8694baSJoerg Roedel { 912ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 913ad8694baSJoerg Roedel int _bit = bit & 0x3f; 914ad8694baSJoerg Roedel 915ad8694baSJoerg Roedel amd_iommu_dev_table[devid].data[i] |= (1UL << _bit); 916ad8694baSJoerg Roedel } 917ad8694baSJoerg Roedel 918ad8694baSJoerg Roedel static int get_dev_entry_bit(u16 devid, u8 bit) 919ad8694baSJoerg Roedel { 920ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 921ad8694baSJoerg Roedel int _bit = bit & 0x3f; 922ad8694baSJoerg Roedel 923ad8694baSJoerg Roedel return (amd_iommu_dev_table[devid].data[i] & (1UL << _bit)) >> _bit; 924ad8694baSJoerg Roedel } 925ad8694baSJoerg Roedel 926ad8694baSJoerg Roedel 927ad8694baSJoerg Roedel static bool copy_device_table(void) 928ad8694baSJoerg Roedel { 929ad8694baSJoerg Roedel u64 int_ctl, int_tab_len, entry = 0, last_entry = 0; 930ad8694baSJoerg Roedel struct dev_table_entry *old_devtb = NULL; 931ad8694baSJoerg Roedel u32 lo, hi, devid, old_devtb_size; 932ad8694baSJoerg Roedel phys_addr_t old_devtb_phys; 933ad8694baSJoerg Roedel struct amd_iommu *iommu; 934ad8694baSJoerg Roedel u16 dom_id, dte_v, irq_v; 935ad8694baSJoerg Roedel gfp_t gfp_flag; 936ad8694baSJoerg Roedel u64 tmp; 937ad8694baSJoerg Roedel 938ad8694baSJoerg Roedel if (!amd_iommu_pre_enabled) 939ad8694baSJoerg Roedel return false; 940ad8694baSJoerg Roedel 941ad8694baSJoerg Roedel pr_warn("Translation is already enabled - trying to copy translation structures\n"); 942ad8694baSJoerg Roedel for_each_iommu(iommu) { 943ad8694baSJoerg Roedel /* All IOMMUs should use the same device table with the same size */ 944ad8694baSJoerg Roedel lo = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET); 945ad8694baSJoerg Roedel hi = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET + 4); 946ad8694baSJoerg Roedel entry = (((u64) hi) << 32) + lo; 947ad8694baSJoerg Roedel if (last_entry && last_entry != entry) { 948ad8694baSJoerg Roedel pr_err("IOMMU:%d should use the same dev table as others!\n", 949ad8694baSJoerg Roedel iommu->index); 950ad8694baSJoerg Roedel return false; 951ad8694baSJoerg Roedel } 952ad8694baSJoerg Roedel last_entry = entry; 953ad8694baSJoerg Roedel 954ad8694baSJoerg Roedel old_devtb_size = ((entry & ~PAGE_MASK) + 1) << 12; 955ad8694baSJoerg Roedel if (old_devtb_size != dev_table_size) { 956ad8694baSJoerg Roedel pr_err("The device table size of IOMMU:%d is not expected!\n", 957ad8694baSJoerg Roedel iommu->index); 958ad8694baSJoerg Roedel return false; 959ad8694baSJoerg Roedel } 960ad8694baSJoerg Roedel } 961ad8694baSJoerg Roedel 962ad8694baSJoerg Roedel /* 963ad8694baSJoerg Roedel * When SME is enabled in the first kernel, the entry includes the 964ad8694baSJoerg Roedel * memory encryption mask(sme_me_mask), we must remove the memory 965ad8694baSJoerg Roedel * encryption mask to obtain the true physical address in kdump kernel. 966ad8694baSJoerg Roedel */ 967ad8694baSJoerg Roedel old_devtb_phys = __sme_clr(entry) & PAGE_MASK; 968ad8694baSJoerg Roedel 969ad8694baSJoerg Roedel if (old_devtb_phys >= 0x100000000ULL) { 970ad8694baSJoerg Roedel pr_err("The address of old device table is above 4G, not trustworthy!\n"); 971ad8694baSJoerg Roedel return false; 972ad8694baSJoerg Roedel } 973ad8694baSJoerg Roedel old_devtb = (sme_active() && is_kdump_kernel()) 974ad8694baSJoerg Roedel ? (__force void *)ioremap_encrypted(old_devtb_phys, 975ad8694baSJoerg Roedel dev_table_size) 976ad8694baSJoerg Roedel : memremap(old_devtb_phys, dev_table_size, MEMREMAP_WB); 977ad8694baSJoerg Roedel 978ad8694baSJoerg Roedel if (!old_devtb) 979ad8694baSJoerg Roedel return false; 980ad8694baSJoerg Roedel 981ad8694baSJoerg Roedel gfp_flag = GFP_KERNEL | __GFP_ZERO | GFP_DMA32; 982ad8694baSJoerg Roedel old_dev_tbl_cpy = (void *)__get_free_pages(gfp_flag, 983ad8694baSJoerg Roedel get_order(dev_table_size)); 984ad8694baSJoerg Roedel if (old_dev_tbl_cpy == NULL) { 985ad8694baSJoerg Roedel pr_err("Failed to allocate memory for copying old device table!\n"); 986ad8694baSJoerg Roedel return false; 987ad8694baSJoerg Roedel } 988ad8694baSJoerg Roedel 989ad8694baSJoerg Roedel for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) { 990ad8694baSJoerg Roedel old_dev_tbl_cpy[devid] = old_devtb[devid]; 991ad8694baSJoerg Roedel dom_id = old_devtb[devid].data[1] & DEV_DOMID_MASK; 992ad8694baSJoerg Roedel dte_v = old_devtb[devid].data[0] & DTE_FLAG_V; 993ad8694baSJoerg Roedel 994ad8694baSJoerg Roedel if (dte_v && dom_id) { 995ad8694baSJoerg Roedel old_dev_tbl_cpy[devid].data[0] = old_devtb[devid].data[0]; 996ad8694baSJoerg Roedel old_dev_tbl_cpy[devid].data[1] = old_devtb[devid].data[1]; 997ad8694baSJoerg Roedel __set_bit(dom_id, amd_iommu_pd_alloc_bitmap); 998ad8694baSJoerg Roedel /* If gcr3 table existed, mask it out */ 999ad8694baSJoerg Roedel if (old_devtb[devid].data[0] & DTE_FLAG_GV) { 1000ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_B(~0ULL) << DTE_GCR3_SHIFT_B; 1001ad8694baSJoerg Roedel tmp |= DTE_GCR3_VAL_C(~0ULL) << DTE_GCR3_SHIFT_C; 1002ad8694baSJoerg Roedel old_dev_tbl_cpy[devid].data[1] &= ~tmp; 1003ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_A(~0ULL) << DTE_GCR3_SHIFT_A; 1004ad8694baSJoerg Roedel tmp |= DTE_FLAG_GV; 1005ad8694baSJoerg Roedel old_dev_tbl_cpy[devid].data[0] &= ~tmp; 1006ad8694baSJoerg Roedel } 1007ad8694baSJoerg Roedel } 1008ad8694baSJoerg Roedel 1009ad8694baSJoerg Roedel irq_v = old_devtb[devid].data[2] & DTE_IRQ_REMAP_ENABLE; 1010ad8694baSJoerg Roedel int_ctl = old_devtb[devid].data[2] & DTE_IRQ_REMAP_INTCTL_MASK; 10115ae9a046SSuravee Suthikulpanit int_tab_len = old_devtb[devid].data[2] & DTE_INTTABLEN_MASK; 1012ad8694baSJoerg Roedel if (irq_v && (int_ctl || int_tab_len)) { 1013ad8694baSJoerg Roedel if ((int_ctl != DTE_IRQ_REMAP_INTCTL) || 10145ae9a046SSuravee Suthikulpanit (int_tab_len != DTE_INTTABLEN)) { 1015ad8694baSJoerg Roedel pr_err("Wrong old irq remapping flag: %#x\n", devid); 1016ad8694baSJoerg Roedel return false; 1017ad8694baSJoerg Roedel } 1018ad8694baSJoerg Roedel 1019ad8694baSJoerg Roedel old_dev_tbl_cpy[devid].data[2] = old_devtb[devid].data[2]; 1020ad8694baSJoerg Roedel } 1021ad8694baSJoerg Roedel } 1022ad8694baSJoerg Roedel memunmap(old_devtb); 1023ad8694baSJoerg Roedel 1024ad8694baSJoerg Roedel return true; 1025ad8694baSJoerg Roedel } 1026ad8694baSJoerg Roedel 1027ad8694baSJoerg Roedel void amd_iommu_apply_erratum_63(u16 devid) 1028ad8694baSJoerg Roedel { 1029ad8694baSJoerg Roedel int sysmgt; 1030ad8694baSJoerg Roedel 1031ad8694baSJoerg Roedel sysmgt = get_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1) | 1032ad8694baSJoerg Roedel (get_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2) << 1); 1033ad8694baSJoerg Roedel 1034ad8694baSJoerg Roedel if (sysmgt == 0x01) 1035ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_IW); 1036ad8694baSJoerg Roedel } 1037ad8694baSJoerg Roedel 1038ad8694baSJoerg Roedel /* Writes the specific IOMMU for a device into the rlookup table */ 1039ad8694baSJoerg Roedel static void __init set_iommu_for_device(struct amd_iommu *iommu, u16 devid) 1040ad8694baSJoerg Roedel { 1041ad8694baSJoerg Roedel amd_iommu_rlookup_table[devid] = iommu; 1042ad8694baSJoerg Roedel } 1043ad8694baSJoerg Roedel 1044ad8694baSJoerg Roedel /* 1045ad8694baSJoerg Roedel * This function takes the device specific flags read from the ACPI 1046ad8694baSJoerg Roedel * table and sets up the device table entry with that information 1047ad8694baSJoerg Roedel */ 1048ad8694baSJoerg Roedel static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu, 1049ad8694baSJoerg Roedel u16 devid, u32 flags, u32 ext_flags) 1050ad8694baSJoerg Roedel { 1051ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_INITPASS) 1052ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_INIT_PASS); 1053ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_EXTINT) 1054ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_EINT_PASS); 1055ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_NMI) 1056ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_NMI_PASS); 1057ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT1) 1058ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT1); 1059ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT2) 1060ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_SYSMGT2); 1061ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT0) 1062ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_LINT0_PASS); 1063ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT1) 1064ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_LINT1_PASS); 1065ad8694baSJoerg Roedel 1066ad8694baSJoerg Roedel amd_iommu_apply_erratum_63(devid); 1067ad8694baSJoerg Roedel 1068ad8694baSJoerg Roedel set_iommu_for_device(iommu, devid); 1069ad8694baSJoerg Roedel } 1070ad8694baSJoerg Roedel 1071ad8694baSJoerg Roedel int __init add_special_device(u8 type, u8 id, u16 *devid, bool cmd_line) 1072ad8694baSJoerg Roedel { 1073ad8694baSJoerg Roedel struct devid_map *entry; 1074ad8694baSJoerg Roedel struct list_head *list; 1075ad8694baSJoerg Roedel 1076ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1077ad8694baSJoerg Roedel list = &ioapic_map; 1078ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1079ad8694baSJoerg Roedel list = &hpet_map; 1080ad8694baSJoerg Roedel else 1081ad8694baSJoerg Roedel return -EINVAL; 1082ad8694baSJoerg Roedel 1083ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1084ad8694baSJoerg Roedel if (!(entry->id == id && entry->cmd_line)) 1085ad8694baSJoerg Roedel continue; 1086ad8694baSJoerg Roedel 1087ad8694baSJoerg Roedel pr_info("Command-line override present for %s id %d - ignoring\n", 1088ad8694baSJoerg Roedel type == IVHD_SPECIAL_IOAPIC ? "IOAPIC" : "HPET", id); 1089ad8694baSJoerg Roedel 1090ad8694baSJoerg Roedel *devid = entry->devid; 1091ad8694baSJoerg Roedel 1092ad8694baSJoerg Roedel return 0; 1093ad8694baSJoerg Roedel } 1094ad8694baSJoerg Roedel 1095ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1096ad8694baSJoerg Roedel if (!entry) 1097ad8694baSJoerg Roedel return -ENOMEM; 1098ad8694baSJoerg Roedel 1099ad8694baSJoerg Roedel entry->id = id; 1100ad8694baSJoerg Roedel entry->devid = *devid; 1101ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1102ad8694baSJoerg Roedel 1103ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1104ad8694baSJoerg Roedel 1105ad8694baSJoerg Roedel return 0; 1106ad8694baSJoerg Roedel } 1107ad8694baSJoerg Roedel 1108ad8694baSJoerg Roedel static int __init add_acpi_hid_device(u8 *hid, u8 *uid, u16 *devid, 1109ad8694baSJoerg Roedel bool cmd_line) 1110ad8694baSJoerg Roedel { 1111ad8694baSJoerg Roedel struct acpihid_map_entry *entry; 1112ad8694baSJoerg Roedel struct list_head *list = &acpihid_map; 1113ad8694baSJoerg Roedel 1114ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1115ad8694baSJoerg Roedel if (strcmp(entry->hid, hid) || 1116ad8694baSJoerg Roedel (*uid && *entry->uid && strcmp(entry->uid, uid)) || 1117ad8694baSJoerg Roedel !entry->cmd_line) 1118ad8694baSJoerg Roedel continue; 1119ad8694baSJoerg Roedel 1120ad8694baSJoerg Roedel pr_info("Command-line override for hid:%s uid:%s\n", 1121ad8694baSJoerg Roedel hid, uid); 1122ad8694baSJoerg Roedel *devid = entry->devid; 1123ad8694baSJoerg Roedel return 0; 1124ad8694baSJoerg Roedel } 1125ad8694baSJoerg Roedel 1126ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1127ad8694baSJoerg Roedel if (!entry) 1128ad8694baSJoerg Roedel return -ENOMEM; 1129ad8694baSJoerg Roedel 1130ad8694baSJoerg Roedel memcpy(entry->uid, uid, strlen(uid)); 1131ad8694baSJoerg Roedel memcpy(entry->hid, hid, strlen(hid)); 1132ad8694baSJoerg Roedel entry->devid = *devid; 1133ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1134ad8694baSJoerg Roedel entry->root_devid = (entry->devid & (~0x7)); 1135ad8694baSJoerg Roedel 1136ad8694baSJoerg Roedel pr_info("%s, add hid:%s, uid:%s, rdevid:%d\n", 1137ad8694baSJoerg Roedel entry->cmd_line ? "cmd" : "ivrs", 1138ad8694baSJoerg Roedel entry->hid, entry->uid, entry->root_devid); 1139ad8694baSJoerg Roedel 1140ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1141ad8694baSJoerg Roedel return 0; 1142ad8694baSJoerg Roedel } 1143ad8694baSJoerg Roedel 1144ad8694baSJoerg Roedel static int __init add_early_maps(void) 1145ad8694baSJoerg Roedel { 1146ad8694baSJoerg Roedel int i, ret; 1147ad8694baSJoerg Roedel 1148ad8694baSJoerg Roedel for (i = 0; i < early_ioapic_map_size; ++i) { 1149ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_IOAPIC, 1150ad8694baSJoerg Roedel early_ioapic_map[i].id, 1151ad8694baSJoerg Roedel &early_ioapic_map[i].devid, 1152ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line); 1153ad8694baSJoerg Roedel if (ret) 1154ad8694baSJoerg Roedel return ret; 1155ad8694baSJoerg Roedel } 1156ad8694baSJoerg Roedel 1157ad8694baSJoerg Roedel for (i = 0; i < early_hpet_map_size; ++i) { 1158ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_HPET, 1159ad8694baSJoerg Roedel early_hpet_map[i].id, 1160ad8694baSJoerg Roedel &early_hpet_map[i].devid, 1161ad8694baSJoerg Roedel early_hpet_map[i].cmd_line); 1162ad8694baSJoerg Roedel if (ret) 1163ad8694baSJoerg Roedel return ret; 1164ad8694baSJoerg Roedel } 1165ad8694baSJoerg Roedel 1166ad8694baSJoerg Roedel for (i = 0; i < early_acpihid_map_size; ++i) { 1167ad8694baSJoerg Roedel ret = add_acpi_hid_device(early_acpihid_map[i].hid, 1168ad8694baSJoerg Roedel early_acpihid_map[i].uid, 1169ad8694baSJoerg Roedel &early_acpihid_map[i].devid, 1170ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line); 1171ad8694baSJoerg Roedel if (ret) 1172ad8694baSJoerg Roedel return ret; 1173ad8694baSJoerg Roedel } 1174ad8694baSJoerg Roedel 1175ad8694baSJoerg Roedel return 0; 1176ad8694baSJoerg Roedel } 1177ad8694baSJoerg Roedel 1178ad8694baSJoerg Roedel /* 1179ad8694baSJoerg Roedel * Takes a pointer to an AMD IOMMU entry in the ACPI table and 1180ad8694baSJoerg Roedel * initializes the hardware and our data structures with it. 1181ad8694baSJoerg Roedel */ 1182ad8694baSJoerg Roedel static int __init init_iommu_from_acpi(struct amd_iommu *iommu, 1183ad8694baSJoerg Roedel struct ivhd_header *h) 1184ad8694baSJoerg Roedel { 1185ad8694baSJoerg Roedel u8 *p = (u8 *)h; 1186ad8694baSJoerg Roedel u8 *end = p, flags = 0; 1187ad8694baSJoerg Roedel u16 devid = 0, devid_start = 0, devid_to = 0; 1188ad8694baSJoerg Roedel u32 dev_i, ext_flags = 0; 1189ad8694baSJoerg Roedel bool alias = false; 1190ad8694baSJoerg Roedel struct ivhd_entry *e; 1191ad8694baSJoerg Roedel u32 ivhd_size; 1192ad8694baSJoerg Roedel int ret; 1193ad8694baSJoerg Roedel 1194ad8694baSJoerg Roedel 1195ad8694baSJoerg Roedel ret = add_early_maps(); 1196ad8694baSJoerg Roedel if (ret) 1197ad8694baSJoerg Roedel return ret; 1198ad8694baSJoerg Roedel 1199ad8694baSJoerg Roedel amd_iommu_apply_ivrs_quirks(); 1200ad8694baSJoerg Roedel 1201ad8694baSJoerg Roedel /* 1202ad8694baSJoerg Roedel * First save the recommended feature enable bits from ACPI 1203ad8694baSJoerg Roedel */ 1204ad8694baSJoerg Roedel iommu->acpi_flags = h->flags; 1205ad8694baSJoerg Roedel 1206ad8694baSJoerg Roedel /* 1207ad8694baSJoerg Roedel * Done. Now parse the device entries 1208ad8694baSJoerg Roedel */ 1209ad8694baSJoerg Roedel ivhd_size = get_ivhd_header_size(h); 1210ad8694baSJoerg Roedel if (!ivhd_size) { 1211ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 1212ad8694baSJoerg Roedel return -EINVAL; 1213ad8694baSJoerg Roedel } 1214ad8694baSJoerg Roedel 1215ad8694baSJoerg Roedel p += ivhd_size; 1216ad8694baSJoerg Roedel 1217ad8694baSJoerg Roedel end += h->length; 1218ad8694baSJoerg Roedel 1219ad8694baSJoerg Roedel 1220ad8694baSJoerg Roedel while (p < end) { 1221ad8694baSJoerg Roedel e = (struct ivhd_entry *)p; 1222ad8694baSJoerg Roedel switch (e->type) { 1223ad8694baSJoerg Roedel case IVHD_DEV_ALL: 1224ad8694baSJoerg Roedel 1225ad8694baSJoerg Roedel DUMP_printk(" DEV_ALL\t\t\tflags: %02x\n", e->flags); 1226ad8694baSJoerg Roedel 1227ad8694baSJoerg Roedel for (dev_i = 0; dev_i <= amd_iommu_last_bdf; ++dev_i) 1228ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, e->flags, 0); 1229ad8694baSJoerg Roedel break; 1230ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 1231ad8694baSJoerg Roedel 1232ad8694baSJoerg Roedel DUMP_printk(" DEV_SELECT\t\t\t devid: %02x:%02x.%x " 1233ad8694baSJoerg Roedel "flags: %02x\n", 1234ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1235ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1236ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1237ad8694baSJoerg Roedel e->flags); 1238ad8694baSJoerg Roedel 1239ad8694baSJoerg Roedel devid = e->devid; 1240ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1241ad8694baSJoerg Roedel break; 1242ad8694baSJoerg Roedel case IVHD_DEV_SELECT_RANGE_START: 1243ad8694baSJoerg Roedel 1244ad8694baSJoerg Roedel DUMP_printk(" DEV_SELECT_RANGE_START\t " 1245ad8694baSJoerg Roedel "devid: %02x:%02x.%x flags: %02x\n", 1246ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1247ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1248ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1249ad8694baSJoerg Roedel e->flags); 1250ad8694baSJoerg Roedel 1251ad8694baSJoerg Roedel devid_start = e->devid; 1252ad8694baSJoerg Roedel flags = e->flags; 1253ad8694baSJoerg Roedel ext_flags = 0; 1254ad8694baSJoerg Roedel alias = false; 1255ad8694baSJoerg Roedel break; 1256ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 1257ad8694baSJoerg Roedel 1258ad8694baSJoerg Roedel DUMP_printk(" DEV_ALIAS\t\t\t devid: %02x:%02x.%x " 1259ad8694baSJoerg Roedel "flags: %02x devid_to: %02x:%02x.%x\n", 1260ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1261ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1262ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1263ad8694baSJoerg Roedel e->flags, 1264ad8694baSJoerg Roedel PCI_BUS_NUM(e->ext >> 8), 1265ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1266ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1267ad8694baSJoerg Roedel 1268ad8694baSJoerg Roedel devid = e->devid; 1269ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1270ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid , e->flags, 0); 1271ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid_to, e->flags, 0); 1272ad8694baSJoerg Roedel amd_iommu_alias_table[devid] = devid_to; 1273ad8694baSJoerg Roedel break; 1274ad8694baSJoerg Roedel case IVHD_DEV_ALIAS_RANGE: 1275ad8694baSJoerg Roedel 1276ad8694baSJoerg Roedel DUMP_printk(" DEV_ALIAS_RANGE\t\t " 1277ad8694baSJoerg Roedel "devid: %02x:%02x.%x flags: %02x " 1278ad8694baSJoerg Roedel "devid_to: %02x:%02x.%x\n", 1279ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1280ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1281ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1282ad8694baSJoerg Roedel e->flags, 1283ad8694baSJoerg Roedel PCI_BUS_NUM(e->ext >> 8), 1284ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1285ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1286ad8694baSJoerg Roedel 1287ad8694baSJoerg Roedel devid_start = e->devid; 1288ad8694baSJoerg Roedel flags = e->flags; 1289ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1290ad8694baSJoerg Roedel ext_flags = 0; 1291ad8694baSJoerg Roedel alias = true; 1292ad8694baSJoerg Roedel break; 1293ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 1294ad8694baSJoerg Roedel 1295ad8694baSJoerg Roedel DUMP_printk(" DEV_EXT_SELECT\t\t devid: %02x:%02x.%x " 1296ad8694baSJoerg Roedel "flags: %02x ext: %08x\n", 1297ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1298ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1299ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1300ad8694baSJoerg Roedel e->flags, e->ext); 1301ad8694baSJoerg Roedel 1302ad8694baSJoerg Roedel devid = e->devid; 1303ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 1304ad8694baSJoerg Roedel e->ext); 1305ad8694baSJoerg Roedel break; 1306ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT_RANGE: 1307ad8694baSJoerg Roedel 1308ad8694baSJoerg Roedel DUMP_printk(" DEV_EXT_SELECT_RANGE\t devid: " 1309ad8694baSJoerg Roedel "%02x:%02x.%x flags: %02x ext: %08x\n", 1310ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1311ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1312ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1313ad8694baSJoerg Roedel e->flags, e->ext); 1314ad8694baSJoerg Roedel 1315ad8694baSJoerg Roedel devid_start = e->devid; 1316ad8694baSJoerg Roedel flags = e->flags; 1317ad8694baSJoerg Roedel ext_flags = e->ext; 1318ad8694baSJoerg Roedel alias = false; 1319ad8694baSJoerg Roedel break; 1320ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 1321ad8694baSJoerg Roedel 1322ad8694baSJoerg Roedel DUMP_printk(" DEV_RANGE_END\t\t devid: %02x:%02x.%x\n", 1323ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid), 1324ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1325ad8694baSJoerg Roedel PCI_FUNC(e->devid)); 1326ad8694baSJoerg Roedel 1327ad8694baSJoerg Roedel devid = e->devid; 1328ad8694baSJoerg Roedel for (dev_i = devid_start; dev_i <= devid; ++dev_i) { 1329ad8694baSJoerg Roedel if (alias) { 1330ad8694baSJoerg Roedel amd_iommu_alias_table[dev_i] = devid_to; 1331ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, 1332ad8694baSJoerg Roedel devid_to, flags, ext_flags); 1333ad8694baSJoerg Roedel } 1334ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, 1335ad8694baSJoerg Roedel flags, ext_flags); 1336ad8694baSJoerg Roedel } 1337ad8694baSJoerg Roedel break; 1338ad8694baSJoerg Roedel case IVHD_DEV_SPECIAL: { 1339ad8694baSJoerg Roedel u8 handle, type; 1340ad8694baSJoerg Roedel const char *var; 1341ad8694baSJoerg Roedel u16 devid; 1342ad8694baSJoerg Roedel int ret; 1343ad8694baSJoerg Roedel 1344ad8694baSJoerg Roedel handle = e->ext & 0xff; 1345ad8694baSJoerg Roedel devid = (e->ext >> 8) & 0xffff; 1346ad8694baSJoerg Roedel type = (e->ext >> 24) & 0xff; 1347ad8694baSJoerg Roedel 1348ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1349ad8694baSJoerg Roedel var = "IOAPIC"; 1350ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1351ad8694baSJoerg Roedel var = "HPET"; 1352ad8694baSJoerg Roedel else 1353ad8694baSJoerg Roedel var = "UNKNOWN"; 1354ad8694baSJoerg Roedel 1355ad8694baSJoerg Roedel DUMP_printk(" DEV_SPECIAL(%s[%d])\t\tdevid: %02x:%02x.%x\n", 1356ad8694baSJoerg Roedel var, (int)handle, 1357ad8694baSJoerg Roedel PCI_BUS_NUM(devid), 1358ad8694baSJoerg Roedel PCI_SLOT(devid), 1359ad8694baSJoerg Roedel PCI_FUNC(devid)); 1360ad8694baSJoerg Roedel 1361ad8694baSJoerg Roedel ret = add_special_device(type, handle, &devid, false); 1362ad8694baSJoerg Roedel if (ret) 1363ad8694baSJoerg Roedel return ret; 1364ad8694baSJoerg Roedel 1365ad8694baSJoerg Roedel /* 1366ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1367ad8694baSJoerg Roedel * command-line override is present. So call 1368ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1369ad8694baSJoerg Roedel */ 1370ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1371ad8694baSJoerg Roedel 1372ad8694baSJoerg Roedel break; 1373ad8694baSJoerg Roedel } 1374ad8694baSJoerg Roedel case IVHD_DEV_ACPI_HID: { 1375ad8694baSJoerg Roedel u16 devid; 1376ad8694baSJoerg Roedel u8 hid[ACPIHID_HID_LEN]; 1377ad8694baSJoerg Roedel u8 uid[ACPIHID_UID_LEN]; 1378ad8694baSJoerg Roedel int ret; 1379ad8694baSJoerg Roedel 1380ad8694baSJoerg Roedel if (h->type != 0x40) { 1381ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid IVHD device type %#x\n", 1382ad8694baSJoerg Roedel e->type); 1383ad8694baSJoerg Roedel break; 1384ad8694baSJoerg Roedel } 1385ad8694baSJoerg Roedel 1386ad8694baSJoerg Roedel memcpy(hid, (u8 *)(&e->ext), ACPIHID_HID_LEN - 1); 1387ad8694baSJoerg Roedel hid[ACPIHID_HID_LEN - 1] = '\0'; 1388ad8694baSJoerg Roedel 1389ad8694baSJoerg Roedel if (!(*hid)) { 1390ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid HID.\n"); 1391ad8694baSJoerg Roedel break; 1392ad8694baSJoerg Roedel } 1393ad8694baSJoerg Roedel 1394ad8694baSJoerg Roedel uid[0] = '\0'; 1395ad8694baSJoerg Roedel switch (e->uidf) { 1396ad8694baSJoerg Roedel case UID_NOT_PRESENT: 1397ad8694baSJoerg Roedel 1398ad8694baSJoerg Roedel if (e->uidl != 0) 1399ad8694baSJoerg Roedel pr_warn(FW_BUG "Invalid UID length.\n"); 1400ad8694baSJoerg Roedel 1401ad8694baSJoerg Roedel break; 1402ad8694baSJoerg Roedel case UID_IS_INTEGER: 1403ad8694baSJoerg Roedel 1404ad8694baSJoerg Roedel sprintf(uid, "%d", e->uid); 1405ad8694baSJoerg Roedel 1406ad8694baSJoerg Roedel break; 1407ad8694baSJoerg Roedel case UID_IS_CHARACTER: 1408ad8694baSJoerg Roedel 1409ad8694baSJoerg Roedel memcpy(uid, &e->uid, e->uidl); 1410ad8694baSJoerg Roedel uid[e->uidl] = '\0'; 1411ad8694baSJoerg Roedel 1412ad8694baSJoerg Roedel break; 1413ad8694baSJoerg Roedel default: 1414ad8694baSJoerg Roedel break; 1415ad8694baSJoerg Roedel } 1416ad8694baSJoerg Roedel 1417ad8694baSJoerg Roedel devid = e->devid; 1418ad8694baSJoerg Roedel DUMP_printk(" DEV_ACPI_HID(%s[%s])\t\tdevid: %02x:%02x.%x\n", 1419ad8694baSJoerg Roedel hid, uid, 1420ad8694baSJoerg Roedel PCI_BUS_NUM(devid), 1421ad8694baSJoerg Roedel PCI_SLOT(devid), 1422ad8694baSJoerg Roedel PCI_FUNC(devid)); 1423ad8694baSJoerg Roedel 1424ad8694baSJoerg Roedel flags = e->flags; 1425ad8694baSJoerg Roedel 1426ad8694baSJoerg Roedel ret = add_acpi_hid_device(hid, uid, &devid, false); 1427ad8694baSJoerg Roedel if (ret) 1428ad8694baSJoerg Roedel return ret; 1429ad8694baSJoerg Roedel 1430ad8694baSJoerg Roedel /* 1431ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1432ad8694baSJoerg Roedel * command-line override is present. So call 1433ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1434ad8694baSJoerg Roedel */ 1435ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1436ad8694baSJoerg Roedel 1437ad8694baSJoerg Roedel break; 1438ad8694baSJoerg Roedel } 1439ad8694baSJoerg Roedel default: 1440ad8694baSJoerg Roedel break; 1441ad8694baSJoerg Roedel } 1442ad8694baSJoerg Roedel 1443ad8694baSJoerg Roedel p += ivhd_entry_length(p); 1444ad8694baSJoerg Roedel } 1445ad8694baSJoerg Roedel 1446ad8694baSJoerg Roedel return 0; 1447ad8694baSJoerg Roedel } 1448ad8694baSJoerg Roedel 1449ad8694baSJoerg Roedel static void __init free_iommu_one(struct amd_iommu *iommu) 1450ad8694baSJoerg Roedel { 1451c69d89afSSuravee Suthikulpanit free_cwwb_sem(iommu); 1452ad8694baSJoerg Roedel free_command_buffer(iommu); 1453ad8694baSJoerg Roedel free_event_buffer(iommu); 1454ad8694baSJoerg Roedel free_ppr_log(iommu); 1455ad8694baSJoerg Roedel free_ga_log(iommu); 1456ad8694baSJoerg Roedel iommu_unmap_mmio_space(iommu); 1457ad8694baSJoerg Roedel } 1458ad8694baSJoerg Roedel 1459ad8694baSJoerg Roedel static void __init free_iommu_all(void) 1460ad8694baSJoerg Roedel { 1461ad8694baSJoerg Roedel struct amd_iommu *iommu, *next; 1462ad8694baSJoerg Roedel 1463ad8694baSJoerg Roedel for_each_iommu_safe(iommu, next) { 1464ad8694baSJoerg Roedel list_del(&iommu->list); 1465ad8694baSJoerg Roedel free_iommu_one(iommu); 1466ad8694baSJoerg Roedel kfree(iommu); 1467ad8694baSJoerg Roedel } 1468ad8694baSJoerg Roedel } 1469ad8694baSJoerg Roedel 1470ad8694baSJoerg Roedel /* 1471ad8694baSJoerg Roedel * Family15h Model 10h-1fh erratum 746 (IOMMU Logging May Stall Translations) 1472ad8694baSJoerg Roedel * Workaround: 1473ad8694baSJoerg Roedel * BIOS should disable L2B micellaneous clock gating by setting 1474ad8694baSJoerg Roedel * L2_L2B_CK_GATE_CONTROL[CKGateL2BMiscDisable](D0F2xF4_x90[2]) = 1b 1475ad8694baSJoerg Roedel */ 1476ad8694baSJoerg Roedel static void amd_iommu_erratum_746_workaround(struct amd_iommu *iommu) 1477ad8694baSJoerg Roedel { 1478ad8694baSJoerg Roedel u32 value; 1479ad8694baSJoerg Roedel 1480ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1481ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x10) || 1482ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x1f)) 1483ad8694baSJoerg Roedel return; 1484ad8694baSJoerg Roedel 1485ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1486ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &value); 1487ad8694baSJoerg Roedel 1488ad8694baSJoerg Roedel if (value & BIT(2)) 1489ad8694baSJoerg Roedel return; 1490ad8694baSJoerg Roedel 1491ad8694baSJoerg Roedel /* Select NB indirect register 0x90 and enable writing */ 1492ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90 | (1 << 8)); 1493ad8694baSJoerg Roedel 1494ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, value | 0x4); 1495ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying erratum 746 workaround\n"); 1496ad8694baSJoerg Roedel 1497ad8694baSJoerg Roedel /* Clear the enable writing bit */ 1498ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1499ad8694baSJoerg Roedel } 1500ad8694baSJoerg Roedel 1501ad8694baSJoerg Roedel /* 1502ad8694baSJoerg Roedel * Family15h Model 30h-3fh (IOMMU Mishandles ATS Write Permission) 1503ad8694baSJoerg Roedel * Workaround: 1504ad8694baSJoerg Roedel * BIOS should enable ATS write permission check by setting 1505ad8694baSJoerg Roedel * L2_DEBUG_3[AtsIgnoreIWDis](D0F2xF4_x47[0]) = 1b 1506ad8694baSJoerg Roedel */ 1507ad8694baSJoerg Roedel static void amd_iommu_ats_write_check_workaround(struct amd_iommu *iommu) 1508ad8694baSJoerg Roedel { 1509ad8694baSJoerg Roedel u32 value; 1510ad8694baSJoerg Roedel 1511ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1512ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x30) || 1513ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x3f)) 1514ad8694baSJoerg Roedel return; 1515ad8694baSJoerg Roedel 1516ad8694baSJoerg Roedel /* Test L2_DEBUG_3[AtsIgnoreIWDis] == 1 */ 1517ad8694baSJoerg Roedel value = iommu_read_l2(iommu, 0x47); 1518ad8694baSJoerg Roedel 1519ad8694baSJoerg Roedel if (value & BIT(0)) 1520ad8694baSJoerg Roedel return; 1521ad8694baSJoerg Roedel 1522ad8694baSJoerg Roedel /* Set L2_DEBUG_3[AtsIgnoreIWDis] = 1 */ 1523ad8694baSJoerg Roedel iommu_write_l2(iommu, 0x47, value | BIT(0)); 1524ad8694baSJoerg Roedel 1525ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying ATS write check workaround\n"); 1526ad8694baSJoerg Roedel } 1527ad8694baSJoerg Roedel 1528ad8694baSJoerg Roedel /* 1529ad8694baSJoerg Roedel * This function clues the initialization function for one IOMMU 1530ad8694baSJoerg Roedel * together and also allocates the command buffer and programs the 1531ad8694baSJoerg Roedel * hardware. It does NOT enable the IOMMU. This is done afterwards. 1532ad8694baSJoerg Roedel */ 1533ad8694baSJoerg Roedel static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h) 1534ad8694baSJoerg Roedel { 1535ad8694baSJoerg Roedel int ret; 1536ad8694baSJoerg Roedel 1537ad8694baSJoerg Roedel raw_spin_lock_init(&iommu->lock); 1538c69d89afSSuravee Suthikulpanit iommu->cmd_sem_val = 0; 1539ad8694baSJoerg Roedel 1540ad8694baSJoerg Roedel /* Add IOMMU to internal data structures */ 1541ad8694baSJoerg Roedel list_add_tail(&iommu->list, &amd_iommu_list); 1542ad8694baSJoerg Roedel iommu->index = amd_iommus_present++; 1543ad8694baSJoerg Roedel 1544ad8694baSJoerg Roedel if (unlikely(iommu->index >= MAX_IOMMUS)) { 1545ad8694baSJoerg Roedel WARN(1, "System has more IOMMUs than supported by this driver\n"); 1546ad8694baSJoerg Roedel return -ENOSYS; 1547ad8694baSJoerg Roedel } 1548ad8694baSJoerg Roedel 1549ad8694baSJoerg Roedel /* Index is fine - add IOMMU to the array */ 1550ad8694baSJoerg Roedel amd_iommus[iommu->index] = iommu; 1551ad8694baSJoerg Roedel 1552ad8694baSJoerg Roedel /* 1553ad8694baSJoerg Roedel * Copy data from ACPI table entry to the iommu struct 1554ad8694baSJoerg Roedel */ 1555ad8694baSJoerg Roedel iommu->devid = h->devid; 1556ad8694baSJoerg Roedel iommu->cap_ptr = h->cap_ptr; 1557ad8694baSJoerg Roedel iommu->pci_seg = h->pci_seg; 1558ad8694baSJoerg Roedel iommu->mmio_phys = h->mmio_phys; 1559ad8694baSJoerg Roedel 1560ad8694baSJoerg Roedel switch (h->type) { 1561ad8694baSJoerg Roedel case 0x10: 1562ad8694baSJoerg Roedel /* Check if IVHD EFR contains proper max banks/counters */ 1563ad8694baSJoerg Roedel if ((h->efr_attr != 0) && 1564ad8694baSJoerg Roedel ((h->efr_attr & (0xF << 13)) != 0) && 1565ad8694baSJoerg Roedel ((h->efr_attr & (0x3F << 17)) != 0)) 1566ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1567ad8694baSJoerg Roedel else 1568ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1569e52d58d5SSuravee Suthikulpanit 1570e52d58d5SSuravee Suthikulpanit /* 1571e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1572e52d58d5SSuravee Suthikulpanit * GAM also requires GA mode. Therefore, we need to 1573e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling it. 1574e52d58d5SSuravee Suthikulpanit */ 1575e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1576e52d58d5SSuravee Suthikulpanit ((h->efr_attr & (0x1 << IOMMU_FEAT_GASUP_SHIFT)) == 0)) 1577ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1578ad8694baSJoerg Roedel break; 1579ad8694baSJoerg Roedel case 0x11: 1580ad8694baSJoerg Roedel case 0x40: 1581ad8694baSJoerg Roedel if (h->efr_reg & (1 << 9)) 1582ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1583ad8694baSJoerg Roedel else 1584ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1585e52d58d5SSuravee Suthikulpanit 1586e52d58d5SSuravee Suthikulpanit /* 1587e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1588e52d58d5SSuravee Suthikulpanit * XT, GAM also requires GA mode. Therefore, we need to 1589e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling them. 1590e52d58d5SSuravee Suthikulpanit */ 1591e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1592e52d58d5SSuravee Suthikulpanit ((h->efr_reg & (0x1 << IOMMU_EFR_GASUP_SHIFT)) == 0)) { 1593ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1594e52d58d5SSuravee Suthikulpanit break; 1595e52d58d5SSuravee Suthikulpanit } 1596e52d58d5SSuravee Suthikulpanit 1597d1adcfbbSDavid Woodhouse if (h->efr_reg & BIT(IOMMU_EFR_XTSUP_SHIFT)) 1598ad8694baSJoerg Roedel amd_iommu_xt_mode = IRQ_REMAP_X2APIC_MODE; 1599a44092e3SSuravee Suthikulpanit 1600a44092e3SSuravee Suthikulpanit early_iommu_features_init(iommu, h); 1601a44092e3SSuravee Suthikulpanit 1602ad8694baSJoerg Roedel break; 1603ad8694baSJoerg Roedel default: 1604ad8694baSJoerg Roedel return -EINVAL; 1605ad8694baSJoerg Roedel } 1606ad8694baSJoerg Roedel 1607ad8694baSJoerg Roedel iommu->mmio_base = iommu_map_mmio_space(iommu->mmio_phys, 1608ad8694baSJoerg Roedel iommu->mmio_phys_end); 1609ad8694baSJoerg Roedel if (!iommu->mmio_base) 1610ad8694baSJoerg Roedel return -ENOMEM; 1611ad8694baSJoerg Roedel 1612c69d89afSSuravee Suthikulpanit if (alloc_cwwb_sem(iommu)) 1613c69d89afSSuravee Suthikulpanit return -ENOMEM; 1614c69d89afSSuravee Suthikulpanit 1615ad8694baSJoerg Roedel if (alloc_command_buffer(iommu)) 1616ad8694baSJoerg Roedel return -ENOMEM; 1617ad8694baSJoerg Roedel 1618ad8694baSJoerg Roedel if (alloc_event_buffer(iommu)) 1619ad8694baSJoerg Roedel return -ENOMEM; 1620ad8694baSJoerg Roedel 1621ad8694baSJoerg Roedel iommu->int_enabled = false; 1622ad8694baSJoerg Roedel 1623ad8694baSJoerg Roedel init_translation_status(iommu); 1624ad8694baSJoerg Roedel if (translation_pre_enabled(iommu) && !is_kdump_kernel()) { 1625ad8694baSJoerg Roedel iommu_disable(iommu); 1626ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 1627ad8694baSJoerg Roedel pr_warn("Translation was enabled for IOMMU:%d but we are not in kdump mode\n", 1628ad8694baSJoerg Roedel iommu->index); 1629ad8694baSJoerg Roedel } 1630ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 1631ad8694baSJoerg Roedel amd_iommu_pre_enabled = translation_pre_enabled(iommu); 1632ad8694baSJoerg Roedel 1633ad8694baSJoerg Roedel ret = init_iommu_from_acpi(iommu, h); 1634ad8694baSJoerg Roedel if (ret) 1635ad8694baSJoerg Roedel return ret; 1636ad8694baSJoerg Roedel 16372df985f5SDavid Woodhouse if (amd_iommu_irq_remap) { 1638ad8694baSJoerg Roedel ret = amd_iommu_create_irq_domain(iommu); 1639ad8694baSJoerg Roedel if (ret) 1640ad8694baSJoerg Roedel return ret; 16412df985f5SDavid Woodhouse } 1642ad8694baSJoerg Roedel 1643ad8694baSJoerg Roedel /* 1644ad8694baSJoerg Roedel * Make sure IOMMU is not considered to translate itself. The IVRS 1645ad8694baSJoerg Roedel * table tells us so, but this is a lie! 1646ad8694baSJoerg Roedel */ 1647ad8694baSJoerg Roedel amd_iommu_rlookup_table[iommu->devid] = NULL; 1648ad8694baSJoerg Roedel 1649ad8694baSJoerg Roedel return 0; 1650ad8694baSJoerg Roedel } 1651ad8694baSJoerg Roedel 1652ad8694baSJoerg Roedel /** 1653ad8694baSJoerg Roedel * get_highest_supported_ivhd_type - Look up the appropriate IVHD type 165406ce8a62SKrzysztof Kozlowski * @ivrs: Pointer to the IVRS header 1655ad8694baSJoerg Roedel * 1656ad8694baSJoerg Roedel * This function search through all IVDB of the maximum supported IVHD 1657ad8694baSJoerg Roedel */ 1658ad8694baSJoerg Roedel static u8 get_highest_supported_ivhd_type(struct acpi_table_header *ivrs) 1659ad8694baSJoerg Roedel { 1660ad8694baSJoerg Roedel u8 *base = (u8 *)ivrs; 1661ad8694baSJoerg Roedel struct ivhd_header *ivhd = (struct ivhd_header *) 1662ad8694baSJoerg Roedel (base + IVRS_HEADER_LENGTH); 1663ad8694baSJoerg Roedel u8 last_type = ivhd->type; 1664ad8694baSJoerg Roedel u16 devid = ivhd->devid; 1665ad8694baSJoerg Roedel 1666ad8694baSJoerg Roedel while (((u8 *)ivhd - base < ivrs->length) && 1667ad8694baSJoerg Roedel (ivhd->type <= ACPI_IVHD_TYPE_MAX_SUPPORTED)) { 1668ad8694baSJoerg Roedel u8 *p = (u8 *) ivhd; 1669ad8694baSJoerg Roedel 1670ad8694baSJoerg Roedel if (ivhd->devid == devid) 1671ad8694baSJoerg Roedel last_type = ivhd->type; 1672ad8694baSJoerg Roedel ivhd = (struct ivhd_header *)(p + ivhd->length); 1673ad8694baSJoerg Roedel } 1674ad8694baSJoerg Roedel 1675ad8694baSJoerg Roedel return last_type; 1676ad8694baSJoerg Roedel } 1677ad8694baSJoerg Roedel 1678ad8694baSJoerg Roedel /* 1679ad8694baSJoerg Roedel * Iterates over all IOMMU entries in the ACPI table, allocates the 1680ad8694baSJoerg Roedel * IOMMU structure and initializes it with init_iommu_one() 1681ad8694baSJoerg Roedel */ 1682ad8694baSJoerg Roedel static int __init init_iommu_all(struct acpi_table_header *table) 1683ad8694baSJoerg Roedel { 1684ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 1685ad8694baSJoerg Roedel struct ivhd_header *h; 1686ad8694baSJoerg Roedel struct amd_iommu *iommu; 1687ad8694baSJoerg Roedel int ret; 1688ad8694baSJoerg Roedel 1689ad8694baSJoerg Roedel end += table->length; 1690ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 1691ad8694baSJoerg Roedel 1692ad8694baSJoerg Roedel while (p < end) { 1693ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 1694ad8694baSJoerg Roedel if (*p == amd_iommu_target_ivhd_type) { 1695ad8694baSJoerg Roedel 1696ad8694baSJoerg Roedel DUMP_printk("device: %02x:%02x.%01x cap: %04x " 1697ad8694baSJoerg Roedel "seg: %d flags: %01x info %04x\n", 1698ad8694baSJoerg Roedel PCI_BUS_NUM(h->devid), PCI_SLOT(h->devid), 1699ad8694baSJoerg Roedel PCI_FUNC(h->devid), h->cap_ptr, 1700ad8694baSJoerg Roedel h->pci_seg, h->flags, h->info); 1701ad8694baSJoerg Roedel DUMP_printk(" mmio-addr: %016llx\n", 1702ad8694baSJoerg Roedel h->mmio_phys); 1703ad8694baSJoerg Roedel 1704ad8694baSJoerg Roedel iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL); 1705ad8694baSJoerg Roedel if (iommu == NULL) 1706ad8694baSJoerg Roedel return -ENOMEM; 1707ad8694baSJoerg Roedel 1708ad8694baSJoerg Roedel ret = init_iommu_one(iommu, h); 1709ad8694baSJoerg Roedel if (ret) 1710ad8694baSJoerg Roedel return ret; 1711ad8694baSJoerg Roedel } 1712ad8694baSJoerg Roedel p += h->length; 1713ad8694baSJoerg Roedel 1714ad8694baSJoerg Roedel } 1715ad8694baSJoerg Roedel WARN_ON(p != end); 1716ad8694baSJoerg Roedel 1717ad8694baSJoerg Roedel return 0; 1718ad8694baSJoerg Roedel } 1719ad8694baSJoerg Roedel 17206778ff5bSSuravee Suthikulpanit static void __init init_iommu_perf_ctr(struct amd_iommu *iommu) 1721ad8694baSJoerg Roedel { 17226778ff5bSSuravee Suthikulpanit int retry; 1723ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 17246778ff5bSSuravee Suthikulpanit u64 val = 0xabcd, val2 = 0, save_reg, save_src; 1725ad8694baSJoerg Roedel 1726ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_PC)) 1727ad8694baSJoerg Roedel return; 1728ad8694baSJoerg Roedel 1729ad8694baSJoerg Roedel amd_iommu_pc_present = true; 1730ad8694baSJoerg Roedel 1731ad8694baSJoerg Roedel /* save the value to restore, if writable */ 17326778ff5bSSuravee Suthikulpanit if (iommu_pc_get_set_reg(iommu, 0, 0, 0, &save_reg, false) || 17336778ff5bSSuravee Suthikulpanit iommu_pc_get_set_reg(iommu, 0, 0, 8, &save_src, false)) 17346778ff5bSSuravee Suthikulpanit goto pc_false; 17356778ff5bSSuravee Suthikulpanit 17366778ff5bSSuravee Suthikulpanit /* 17376778ff5bSSuravee Suthikulpanit * Disable power gating by programing the performance counter 17386778ff5bSSuravee Suthikulpanit * source to 20 (i.e. counts the reads and writes from/to IOMMU 17396778ff5bSSuravee Suthikulpanit * Reserved Register [MMIO Offset 1FF8h] that are ignored.), 17406778ff5bSSuravee Suthikulpanit * which never get incremented during this init phase. 17416778ff5bSSuravee Suthikulpanit * (Note: The event is also deprecated.) 17426778ff5bSSuravee Suthikulpanit */ 17436778ff5bSSuravee Suthikulpanit val = 20; 17446778ff5bSSuravee Suthikulpanit if (iommu_pc_get_set_reg(iommu, 0, 0, 8, &val, true)) 1745ad8694baSJoerg Roedel goto pc_false; 1746ad8694baSJoerg Roedel 1747ad8694baSJoerg Roedel /* Check if the performance counters can be written to */ 17486778ff5bSSuravee Suthikulpanit val = 0xabcd; 17496778ff5bSSuravee Suthikulpanit for (retry = 5; retry; retry--) { 17506778ff5bSSuravee Suthikulpanit if (iommu_pc_get_set_reg(iommu, 0, 0, 0, &val, true) || 17516778ff5bSSuravee Suthikulpanit iommu_pc_get_set_reg(iommu, 0, 0, 0, &val2, false) || 17526778ff5bSSuravee Suthikulpanit val2) 17536778ff5bSSuravee Suthikulpanit break; 17546778ff5bSSuravee Suthikulpanit 17556778ff5bSSuravee Suthikulpanit /* Wait about 20 msec for power gating to disable and retry. */ 17566778ff5bSSuravee Suthikulpanit msleep(20); 17576778ff5bSSuravee Suthikulpanit } 1758ad8694baSJoerg Roedel 1759ad8694baSJoerg Roedel /* restore */ 17606778ff5bSSuravee Suthikulpanit if (iommu_pc_get_set_reg(iommu, 0, 0, 0, &save_reg, true) || 17616778ff5bSSuravee Suthikulpanit iommu_pc_get_set_reg(iommu, 0, 0, 8, &save_src, true)) 17626778ff5bSSuravee Suthikulpanit goto pc_false; 17636778ff5bSSuravee Suthikulpanit 17646778ff5bSSuravee Suthikulpanit if (val != val2) 1765ad8694baSJoerg Roedel goto pc_false; 1766ad8694baSJoerg Roedel 1767ad8694baSJoerg Roedel pci_info(pdev, "IOMMU performance counters supported\n"); 1768ad8694baSJoerg Roedel 1769ad8694baSJoerg Roedel val = readl(iommu->mmio_base + MMIO_CNTR_CONF_OFFSET); 1770ad8694baSJoerg Roedel iommu->max_banks = (u8) ((val >> 12) & 0x3f); 1771ad8694baSJoerg Roedel iommu->max_counters = (u8) ((val >> 7) & 0xf); 1772ad8694baSJoerg Roedel 1773ad8694baSJoerg Roedel return; 1774ad8694baSJoerg Roedel 1775ad8694baSJoerg Roedel pc_false: 1776ad8694baSJoerg Roedel pci_err(pdev, "Unable to read/write to IOMMU perf counter.\n"); 1777ad8694baSJoerg Roedel amd_iommu_pc_present = false; 1778ad8694baSJoerg Roedel return; 1779ad8694baSJoerg Roedel } 1780ad8694baSJoerg Roedel 1781ad8694baSJoerg Roedel static ssize_t amd_iommu_show_cap(struct device *dev, 1782ad8694baSJoerg Roedel struct device_attribute *attr, 1783ad8694baSJoerg Roedel char *buf) 1784ad8694baSJoerg Roedel { 1785ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 1786ad8694baSJoerg Roedel return sprintf(buf, "%x\n", iommu->cap); 1787ad8694baSJoerg Roedel } 1788ad8694baSJoerg Roedel static DEVICE_ATTR(cap, S_IRUGO, amd_iommu_show_cap, NULL); 1789ad8694baSJoerg Roedel 1790ad8694baSJoerg Roedel static ssize_t amd_iommu_show_features(struct device *dev, 1791ad8694baSJoerg Roedel struct device_attribute *attr, 1792ad8694baSJoerg Roedel char *buf) 1793ad8694baSJoerg Roedel { 1794ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 1795ad8694baSJoerg Roedel return sprintf(buf, "%llx\n", iommu->features); 1796ad8694baSJoerg Roedel } 1797ad8694baSJoerg Roedel static DEVICE_ATTR(features, S_IRUGO, amd_iommu_show_features, NULL); 1798ad8694baSJoerg Roedel 1799ad8694baSJoerg Roedel static struct attribute *amd_iommu_attrs[] = { 1800ad8694baSJoerg Roedel &dev_attr_cap.attr, 1801ad8694baSJoerg Roedel &dev_attr_features.attr, 1802ad8694baSJoerg Roedel NULL, 1803ad8694baSJoerg Roedel }; 1804ad8694baSJoerg Roedel 1805ad8694baSJoerg Roedel static struct attribute_group amd_iommu_group = { 1806ad8694baSJoerg Roedel .name = "amd-iommu", 1807ad8694baSJoerg Roedel .attrs = amd_iommu_attrs, 1808ad8694baSJoerg Roedel }; 1809ad8694baSJoerg Roedel 1810ad8694baSJoerg Roedel static const struct attribute_group *amd_iommu_groups[] = { 1811ad8694baSJoerg Roedel &amd_iommu_group, 1812ad8694baSJoerg Roedel NULL, 1813ad8694baSJoerg Roedel }; 1814ad8694baSJoerg Roedel 1815a44092e3SSuravee Suthikulpanit /* 1816a44092e3SSuravee Suthikulpanit * Note: IVHD 0x11 and 0x40 also contains exact copy 1817a44092e3SSuravee Suthikulpanit * of the IOMMU Extended Feature Register [MMIO Offset 0030h]. 1818a44092e3SSuravee Suthikulpanit * Default to EFR in IVHD since it is available sooner (i.e. before PCI init). 1819a44092e3SSuravee Suthikulpanit */ 1820a44092e3SSuravee Suthikulpanit static void __init late_iommu_features_init(struct amd_iommu *iommu) 1821a44092e3SSuravee Suthikulpanit { 1822a44092e3SSuravee Suthikulpanit u64 features; 1823a44092e3SSuravee Suthikulpanit 1824a44092e3SSuravee Suthikulpanit if (!(iommu->cap & (1 << IOMMU_CAP_EFR))) 1825a44092e3SSuravee Suthikulpanit return; 1826a44092e3SSuravee Suthikulpanit 1827a44092e3SSuravee Suthikulpanit /* read extended feature bits */ 1828a44092e3SSuravee Suthikulpanit features = readq(iommu->mmio_base + MMIO_EXT_FEATURES); 1829a44092e3SSuravee Suthikulpanit 1830a44092e3SSuravee Suthikulpanit if (!iommu->features) { 1831a44092e3SSuravee Suthikulpanit iommu->features = features; 1832a44092e3SSuravee Suthikulpanit return; 1833a44092e3SSuravee Suthikulpanit } 1834a44092e3SSuravee Suthikulpanit 1835a44092e3SSuravee Suthikulpanit /* 1836a44092e3SSuravee Suthikulpanit * Sanity check and warn if EFR values from 1837a44092e3SSuravee Suthikulpanit * IVHD and MMIO conflict. 1838a44092e3SSuravee Suthikulpanit */ 1839a44092e3SSuravee Suthikulpanit if (features != iommu->features) 1840a44092e3SSuravee Suthikulpanit pr_warn(FW_WARN "EFR mismatch. Use IVHD EFR (%#llx : %#llx\n).", 1841a44092e3SSuravee Suthikulpanit features, iommu->features); 1842a44092e3SSuravee Suthikulpanit } 1843a44092e3SSuravee Suthikulpanit 1844ad8694baSJoerg Roedel static int __init iommu_init_pci(struct amd_iommu *iommu) 1845ad8694baSJoerg Roedel { 1846ad8694baSJoerg Roedel int cap_ptr = iommu->cap_ptr; 1847ad8694baSJoerg Roedel int ret; 1848ad8694baSJoerg Roedel 1849ad8694baSJoerg Roedel iommu->dev = pci_get_domain_bus_and_slot(0, PCI_BUS_NUM(iommu->devid), 1850ad8694baSJoerg Roedel iommu->devid & 0xff); 1851ad8694baSJoerg Roedel if (!iommu->dev) 1852ad8694baSJoerg Roedel return -ENODEV; 1853ad8694baSJoerg Roedel 1854ad8694baSJoerg Roedel /* Prevent binding other PCI device drivers to IOMMU devices */ 1855ad8694baSJoerg Roedel iommu->dev->match_driver = false; 1856ad8694baSJoerg Roedel 1857ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET, 1858ad8694baSJoerg Roedel &iommu->cap); 1859ad8694baSJoerg Roedel 1860ad8694baSJoerg Roedel if (!(iommu->cap & (1 << IOMMU_CAP_IOTLB))) 1861ad8694baSJoerg Roedel amd_iommu_iotlb_sup = false; 1862ad8694baSJoerg Roedel 1863a44092e3SSuravee Suthikulpanit late_iommu_features_init(iommu); 1864ad8694baSJoerg Roedel 1865ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT)) { 1866ad8694baSJoerg Roedel int glxval; 1867ad8694baSJoerg Roedel u32 max_pasid; 1868ad8694baSJoerg Roedel u64 pasmax; 1869ad8694baSJoerg Roedel 1870ad8694baSJoerg Roedel pasmax = iommu->features & FEATURE_PASID_MASK; 1871ad8694baSJoerg Roedel pasmax >>= FEATURE_PASID_SHIFT; 1872ad8694baSJoerg Roedel max_pasid = (1 << (pasmax + 1)) - 1; 1873ad8694baSJoerg Roedel 1874ad8694baSJoerg Roedel amd_iommu_max_pasid = min(amd_iommu_max_pasid, max_pasid); 1875ad8694baSJoerg Roedel 1876ad8694baSJoerg Roedel BUG_ON(amd_iommu_max_pasid & ~PASID_MASK); 1877ad8694baSJoerg Roedel 1878ad8694baSJoerg Roedel glxval = iommu->features & FEATURE_GLXVAL_MASK; 1879ad8694baSJoerg Roedel glxval >>= FEATURE_GLXVAL_SHIFT; 1880ad8694baSJoerg Roedel 1881ad8694baSJoerg Roedel if (amd_iommu_max_glx_val == -1) 1882ad8694baSJoerg Roedel amd_iommu_max_glx_val = glxval; 1883ad8694baSJoerg Roedel else 1884ad8694baSJoerg Roedel amd_iommu_max_glx_val = min(amd_iommu_max_glx_val, glxval); 1885ad8694baSJoerg Roedel } 1886ad8694baSJoerg Roedel 1887ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT) && 1888ad8694baSJoerg Roedel iommu_feature(iommu, FEATURE_PPR)) { 1889ad8694baSJoerg Roedel iommu->is_iommu_v2 = true; 1890ad8694baSJoerg Roedel amd_iommu_v2_present = true; 1891ad8694baSJoerg Roedel } 1892ad8694baSJoerg Roedel 1893ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_PPR) && alloc_ppr_log(iommu)) 1894ad8694baSJoerg Roedel return -ENOMEM; 1895ad8694baSJoerg Roedel 1896ad8694baSJoerg Roedel ret = iommu_init_ga(iommu); 1897ad8694baSJoerg Roedel if (ret) 1898ad8694baSJoerg Roedel return ret; 1899ad8694baSJoerg Roedel 1900ad8694baSJoerg Roedel if (iommu->cap & (1UL << IOMMU_CAP_NPCACHE)) 1901ad8694baSJoerg Roedel amd_iommu_np_cache = true; 1902ad8694baSJoerg Roedel 1903ad8694baSJoerg Roedel init_iommu_perf_ctr(iommu); 1904ad8694baSJoerg Roedel 1905ad8694baSJoerg Roedel if (is_rd890_iommu(iommu->dev)) { 1906ad8694baSJoerg Roedel int i, j; 1907ad8694baSJoerg Roedel 1908ad8694baSJoerg Roedel iommu->root_pdev = 1909ad8694baSJoerg Roedel pci_get_domain_bus_and_slot(0, iommu->dev->bus->number, 1910ad8694baSJoerg Roedel PCI_DEVFN(0, 0)); 1911ad8694baSJoerg Roedel 1912ad8694baSJoerg Roedel /* 1913ad8694baSJoerg Roedel * Some rd890 systems may not be fully reconfigured by the 1914ad8694baSJoerg Roedel * BIOS, so it's necessary for us to store this information so 1915ad8694baSJoerg Roedel * it can be reprogrammed on resume 1916ad8694baSJoerg Roedel */ 1917ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 4, 1918ad8694baSJoerg Roedel &iommu->stored_addr_lo); 1919ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 8, 1920ad8694baSJoerg Roedel &iommu->stored_addr_hi); 1921ad8694baSJoerg Roedel 1922ad8694baSJoerg Roedel /* Low bit locks writes to configuration space */ 1923ad8694baSJoerg Roedel iommu->stored_addr_lo &= ~1; 1924ad8694baSJoerg Roedel 1925ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 1926ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 1927ad8694baSJoerg Roedel iommu->stored_l1[i][j] = iommu_read_l1(iommu, i, j); 1928ad8694baSJoerg Roedel 1929ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 1930ad8694baSJoerg Roedel iommu->stored_l2[i] = iommu_read_l2(iommu, i); 1931ad8694baSJoerg Roedel } 1932ad8694baSJoerg Roedel 1933ad8694baSJoerg Roedel amd_iommu_erratum_746_workaround(iommu); 1934ad8694baSJoerg Roedel amd_iommu_ats_write_check_workaround(iommu); 1935ad8694baSJoerg Roedel 1936ad8694baSJoerg Roedel iommu_device_sysfs_add(&iommu->iommu, &iommu->dev->dev, 1937ad8694baSJoerg Roedel amd_iommu_groups, "ivhd%d", iommu->index); 1938ad8694baSJoerg Roedel iommu_device_set_ops(&iommu->iommu, &amd_iommu_ops); 1939ad8694baSJoerg Roedel iommu_device_register(&iommu->iommu); 1940ad8694baSJoerg Roedel 1941ad8694baSJoerg Roedel return pci_enable_device(iommu->dev); 1942ad8694baSJoerg Roedel } 1943ad8694baSJoerg Roedel 1944ad8694baSJoerg Roedel static void print_iommu_info(void) 1945ad8694baSJoerg Roedel { 1946ad8694baSJoerg Roedel static const char * const feat_str[] = { 1947ad8694baSJoerg Roedel "PreF", "PPR", "X2APIC", "NX", "GT", "[5]", 1948ad8694baSJoerg Roedel "IA", "GA", "HE", "PC" 1949ad8694baSJoerg Roedel }; 1950ad8694baSJoerg Roedel struct amd_iommu *iommu; 1951ad8694baSJoerg Roedel 1952ad8694baSJoerg Roedel for_each_iommu(iommu) { 1953ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 1954ad8694baSJoerg Roedel int i; 1955ad8694baSJoerg Roedel 19563703c839STom Rix pci_info(pdev, "Found IOMMU cap 0x%x\n", iommu->cap_ptr); 1957ad8694baSJoerg Roedel 1958ad8694baSJoerg Roedel if (iommu->cap & (1 << IOMMU_CAP_EFR)) { 19599a295ff0SPaul Menzel pci_info(pdev, "Extended features (%#llx):", 1960ad8694baSJoerg Roedel iommu->features); 1961ad8694baSJoerg Roedel for (i = 0; i < ARRAY_SIZE(feat_str); ++i) { 1962ad8694baSJoerg Roedel if (iommu_feature(iommu, (1ULL << i))) 1963ad8694baSJoerg Roedel pr_cont(" %s", feat_str[i]); 1964ad8694baSJoerg Roedel } 1965ad8694baSJoerg Roedel 1966ad8694baSJoerg Roedel if (iommu->features & FEATURE_GAM_VAPIC) 1967ad8694baSJoerg Roedel pr_cont(" GA_vAPIC"); 1968ad8694baSJoerg Roedel 1969ad8694baSJoerg Roedel pr_cont("\n"); 1970ad8694baSJoerg Roedel } 1971ad8694baSJoerg Roedel } 1972ad8694baSJoerg Roedel if (irq_remapping_enabled) { 1973ad8694baSJoerg Roedel pr_info("Interrupt remapping enabled\n"); 1974ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 1975ad8694baSJoerg Roedel pr_info("Virtual APIC enabled\n"); 1976ad8694baSJoerg Roedel if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 1977ad8694baSJoerg Roedel pr_info("X2APIC enabled\n"); 1978ad8694baSJoerg Roedel } 1979ad8694baSJoerg Roedel } 1980ad8694baSJoerg Roedel 1981ad8694baSJoerg Roedel static int __init amd_iommu_init_pci(void) 1982ad8694baSJoerg Roedel { 1983ad8694baSJoerg Roedel struct amd_iommu *iommu; 1984f8993dc6SAdrian Huang int ret; 1985ad8694baSJoerg Roedel 1986ad8694baSJoerg Roedel for_each_iommu(iommu) { 1987ad8694baSJoerg Roedel ret = iommu_init_pci(iommu); 1988ad8694baSJoerg Roedel if (ret) 1989ad8694baSJoerg Roedel break; 199054ce12e0SSuravee Suthikulpanit 199154ce12e0SSuravee Suthikulpanit /* Need to setup range after PCI init */ 199254ce12e0SSuravee Suthikulpanit iommu_set_cwwb_range(iommu); 1993ad8694baSJoerg Roedel } 1994ad8694baSJoerg Roedel 1995ad8694baSJoerg Roedel /* 1996ad8694baSJoerg Roedel * Order is important here to make sure any unity map requirements are 1997ad8694baSJoerg Roedel * fulfilled. The unity mappings are created and written to the device 1998ad8694baSJoerg Roedel * table during the amd_iommu_init_api() call. 1999ad8694baSJoerg Roedel * 2000ad8694baSJoerg Roedel * After that we call init_device_table_dma() to make sure any 2001ad8694baSJoerg Roedel * uninitialized DTE will block DMA, and in the end we flush the caches 2002ad8694baSJoerg Roedel * of all IOMMUs to make sure the changes to the device table are 2003ad8694baSJoerg Roedel * active. 2004ad8694baSJoerg Roedel */ 2005ad8694baSJoerg Roedel ret = amd_iommu_init_api(); 2006ad8694baSJoerg Roedel 2007ad8694baSJoerg Roedel init_device_table_dma(); 2008ad8694baSJoerg Roedel 2009ad8694baSJoerg Roedel for_each_iommu(iommu) 2010ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2011ad8694baSJoerg Roedel 2012ad8694baSJoerg Roedel if (!ret) 2013ad8694baSJoerg Roedel print_iommu_info(); 2014ad8694baSJoerg Roedel 2015ad8694baSJoerg Roedel return ret; 2016ad8694baSJoerg Roedel } 2017ad8694baSJoerg Roedel 2018ad8694baSJoerg Roedel /**************************************************************************** 2019ad8694baSJoerg Roedel * 2020ad8694baSJoerg Roedel * The following functions initialize the MSI interrupts for all IOMMUs 2021ad8694baSJoerg Roedel * in the system. It's a bit challenging because there could be multiple 2022ad8694baSJoerg Roedel * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per 2023ad8694baSJoerg Roedel * pci_dev. 2024ad8694baSJoerg Roedel * 2025ad8694baSJoerg Roedel ****************************************************************************/ 2026ad8694baSJoerg Roedel 2027ad8694baSJoerg Roedel static int iommu_setup_msi(struct amd_iommu *iommu) 2028ad8694baSJoerg Roedel { 2029ad8694baSJoerg Roedel int r; 2030ad8694baSJoerg Roedel 2031ad8694baSJoerg Roedel r = pci_enable_msi(iommu->dev); 2032ad8694baSJoerg Roedel if (r) 2033ad8694baSJoerg Roedel return r; 2034ad8694baSJoerg Roedel 2035ad8694baSJoerg Roedel r = request_threaded_irq(iommu->dev->irq, 2036ad8694baSJoerg Roedel amd_iommu_int_handler, 2037ad8694baSJoerg Roedel amd_iommu_int_thread, 2038ad8694baSJoerg Roedel 0, "AMD-Vi", 2039ad8694baSJoerg Roedel iommu); 2040ad8694baSJoerg Roedel 2041ad8694baSJoerg Roedel if (r) { 2042ad8694baSJoerg Roedel pci_disable_msi(iommu->dev); 2043ad8694baSJoerg Roedel return r; 2044ad8694baSJoerg Roedel } 2045ad8694baSJoerg Roedel 2046ad8694baSJoerg Roedel return 0; 2047ad8694baSJoerg Roedel } 2048ad8694baSJoerg Roedel 2049b5c3786eSThomas Gleixner union intcapxt { 2050b5c3786eSThomas Gleixner u64 capxt; 20512fb6acf3SDavid Woodhouse struct { 2052b5c3786eSThomas Gleixner u64 reserved_0 : 2, 2053b5c3786eSThomas Gleixner dest_mode_logical : 1, 2054b5c3786eSThomas Gleixner reserved_1 : 5, 2055b5c3786eSThomas Gleixner destid_0_23 : 24, 2056b5c3786eSThomas Gleixner vector : 8, 2057b5c3786eSThomas Gleixner reserved_2 : 16, 2058b5c3786eSThomas Gleixner destid_24_31 : 8; 20592fb6acf3SDavid Woodhouse }; 2060b5c3786eSThomas Gleixner } __attribute__ ((packed)); 2061ad8694baSJoerg Roedel 206206ce8a62SKrzysztof Kozlowski /* 2063d1adcfbbSDavid Woodhouse * There isn't really any need to mask/unmask at the irqchip level because 2064d1adcfbbSDavid Woodhouse * the 64-bit INTCAPXT registers can be updated atomically without tearing 2065d1adcfbbSDavid Woodhouse * when the affinity is being updated. 2066ad8694baSJoerg Roedel */ 2067d1adcfbbSDavid Woodhouse static void intcapxt_unmask_irq(struct irq_data *data) 2068ad8694baSJoerg Roedel { 2069d1adcfbbSDavid Woodhouse } 2070ad8694baSJoerg Roedel 2071d1adcfbbSDavid Woodhouse static void intcapxt_mask_irq(struct irq_data *data) 2072d1adcfbbSDavid Woodhouse { 2073d1adcfbbSDavid Woodhouse } 2074ad8694baSJoerg Roedel 2075d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller; 2076d1adcfbbSDavid Woodhouse 2077d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_activate(struct irq_domain *domain, 2078d1adcfbbSDavid Woodhouse struct irq_data *irqd, bool reserve) 2079d1adcfbbSDavid Woodhouse { 2080d1adcfbbSDavid Woodhouse struct amd_iommu *iommu = irqd->chip_data; 2081d1adcfbbSDavid Woodhouse struct irq_cfg *cfg = irqd_cfg(irqd); 2082b5c3786eSThomas Gleixner union intcapxt xt; 2083b5c3786eSThomas Gleixner 2084b5c3786eSThomas Gleixner xt.capxt = 0ULL; 2085d1adcfbbSDavid Woodhouse xt.dest_mode_logical = apic->dest_mode_logical; 2086d1adcfbbSDavid Woodhouse xt.vector = cfg->vector; 2087d1adcfbbSDavid Woodhouse xt.destid_0_23 = cfg->dest_apicid & GENMASK(23, 0); 2088d1adcfbbSDavid Woodhouse xt.destid_24_31 = cfg->dest_apicid >> 24; 2089ad8694baSJoerg Roedel 2090ad8694baSJoerg Roedel /** 2091ad8694baSJoerg Roedel * Current IOMMU implemtation uses the same IRQ for all 2092ad8694baSJoerg Roedel * 3 IOMMU interrupts. 2093ad8694baSJoerg Roedel */ 2094b5c3786eSThomas Gleixner writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_EVT_OFFSET); 2095b5c3786eSThomas Gleixner writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_PPR_OFFSET); 2096b5c3786eSThomas Gleixner writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_GALOG_OFFSET); 2097ad8694baSJoerg Roedel return 0; 2098d1adcfbbSDavid Woodhouse } 2099ad8694baSJoerg Roedel 2100d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_deactivate(struct irq_domain *domain, 2101d1adcfbbSDavid Woodhouse struct irq_data *irqd) 2102d1adcfbbSDavid Woodhouse { 2103d1adcfbbSDavid Woodhouse intcapxt_mask_irq(irqd); 2104d1adcfbbSDavid Woodhouse } 2105d1adcfbbSDavid Woodhouse 2106d1adcfbbSDavid Woodhouse 2107d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_alloc(struct irq_domain *domain, unsigned int virq, 2108d1adcfbbSDavid Woodhouse unsigned int nr_irqs, void *arg) 2109d1adcfbbSDavid Woodhouse { 2110d1adcfbbSDavid Woodhouse struct irq_alloc_info *info = arg; 2111d1adcfbbSDavid Woodhouse int i, ret; 2112d1adcfbbSDavid Woodhouse 2113d1adcfbbSDavid Woodhouse if (!info || info->type != X86_IRQ_ALLOC_TYPE_AMDVI) 2114d1adcfbbSDavid Woodhouse return -EINVAL; 2115d1adcfbbSDavid Woodhouse 2116d1adcfbbSDavid Woodhouse ret = irq_domain_alloc_irqs_parent(domain, virq, nr_irqs, arg); 2117d1adcfbbSDavid Woodhouse if (ret < 0) 2118d1adcfbbSDavid Woodhouse return ret; 2119d1adcfbbSDavid Woodhouse 2120d1adcfbbSDavid Woodhouse for (i = virq; i < virq + nr_irqs; i++) { 2121d1adcfbbSDavid Woodhouse struct irq_data *irqd = irq_domain_get_irq_data(domain, i); 2122d1adcfbbSDavid Woodhouse 2123d1adcfbbSDavid Woodhouse irqd->chip = &intcapxt_controller; 2124d1adcfbbSDavid Woodhouse irqd->chip_data = info->data; 2125d1adcfbbSDavid Woodhouse __irq_set_handler(i, handle_edge_irq, 0, "edge"); 2126d1adcfbbSDavid Woodhouse } 2127d1adcfbbSDavid Woodhouse 2128d1adcfbbSDavid Woodhouse return ret; 2129d1adcfbbSDavid Woodhouse } 2130d1adcfbbSDavid Woodhouse 2131d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_free(struct irq_domain *domain, unsigned int virq, 2132d1adcfbbSDavid Woodhouse unsigned int nr_irqs) 2133d1adcfbbSDavid Woodhouse { 2134d1adcfbbSDavid Woodhouse irq_domain_free_irqs_top(domain, virq, nr_irqs); 2135d1adcfbbSDavid Woodhouse } 2136d1adcfbbSDavid Woodhouse 2137d1adcfbbSDavid Woodhouse static int intcapxt_set_affinity(struct irq_data *irqd, 2138d1adcfbbSDavid Woodhouse const struct cpumask *mask, bool force) 2139d1adcfbbSDavid Woodhouse { 2140d1adcfbbSDavid Woodhouse struct irq_data *parent = irqd->parent_data; 2141d1adcfbbSDavid Woodhouse int ret; 2142d1adcfbbSDavid Woodhouse 2143d1adcfbbSDavid Woodhouse ret = parent->chip->irq_set_affinity(parent, mask, force); 2144d1adcfbbSDavid Woodhouse if (ret < 0 || ret == IRQ_SET_MASK_OK_DONE) 2145d1adcfbbSDavid Woodhouse return ret; 2146d1adcfbbSDavid Woodhouse 2147d1adcfbbSDavid Woodhouse return intcapxt_irqdomain_activate(irqd->domain, irqd, false); 2148d1adcfbbSDavid Woodhouse } 2149d1adcfbbSDavid Woodhouse 2150d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller = { 2151d1adcfbbSDavid Woodhouse .name = "IOMMU-MSI", 2152d1adcfbbSDavid Woodhouse .irq_unmask = intcapxt_unmask_irq, 2153d1adcfbbSDavid Woodhouse .irq_mask = intcapxt_mask_irq, 2154d1adcfbbSDavid Woodhouse .irq_ack = irq_chip_ack_parent, 2155d1adcfbbSDavid Woodhouse .irq_retrigger = irq_chip_retrigger_hierarchy, 2156d1adcfbbSDavid Woodhouse .irq_set_affinity = intcapxt_set_affinity, 2157d1adcfbbSDavid Woodhouse .flags = IRQCHIP_SKIP_SET_WAKE, 2158d1adcfbbSDavid Woodhouse }; 2159d1adcfbbSDavid Woodhouse 2160d1adcfbbSDavid Woodhouse static const struct irq_domain_ops intcapxt_domain_ops = { 2161d1adcfbbSDavid Woodhouse .alloc = intcapxt_irqdomain_alloc, 2162d1adcfbbSDavid Woodhouse .free = intcapxt_irqdomain_free, 2163d1adcfbbSDavid Woodhouse .activate = intcapxt_irqdomain_activate, 2164d1adcfbbSDavid Woodhouse .deactivate = intcapxt_irqdomain_deactivate, 2165d1adcfbbSDavid Woodhouse }; 2166d1adcfbbSDavid Woodhouse 2167d1adcfbbSDavid Woodhouse 2168d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_irqdomain; 2169d1adcfbbSDavid Woodhouse 2170d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_get_irqdomain(void) 2171d1adcfbbSDavid Woodhouse { 2172d1adcfbbSDavid Woodhouse struct fwnode_handle *fn; 2173d1adcfbbSDavid Woodhouse 2174d1adcfbbSDavid Woodhouse /* No need for locking here (yet) as the init is single-threaded */ 2175d1adcfbbSDavid Woodhouse if (iommu_irqdomain) 2176d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2177d1adcfbbSDavid Woodhouse 2178d1adcfbbSDavid Woodhouse fn = irq_domain_alloc_named_fwnode("AMD-Vi-MSI"); 2179d1adcfbbSDavid Woodhouse if (!fn) 2180d1adcfbbSDavid Woodhouse return NULL; 2181d1adcfbbSDavid Woodhouse 2182d1adcfbbSDavid Woodhouse iommu_irqdomain = irq_domain_create_hierarchy(x86_vector_domain, 0, 0, 2183d1adcfbbSDavid Woodhouse fn, &intcapxt_domain_ops, 2184d1adcfbbSDavid Woodhouse NULL); 2185d1adcfbbSDavid Woodhouse if (!iommu_irqdomain) 2186d1adcfbbSDavid Woodhouse irq_domain_free_fwnode(fn); 2187d1adcfbbSDavid Woodhouse 2188d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2189d1adcfbbSDavid Woodhouse } 2190d1adcfbbSDavid Woodhouse 2191d1adcfbbSDavid Woodhouse static int iommu_setup_intcapxt(struct amd_iommu *iommu) 2192d1adcfbbSDavid Woodhouse { 2193d1adcfbbSDavid Woodhouse struct irq_domain *domain; 2194d1adcfbbSDavid Woodhouse struct irq_alloc_info info; 2195d1adcfbbSDavid Woodhouse int irq, ret; 2196d1adcfbbSDavid Woodhouse 2197d1adcfbbSDavid Woodhouse domain = iommu_get_irqdomain(); 2198d1adcfbbSDavid Woodhouse if (!domain) 2199d1adcfbbSDavid Woodhouse return -ENXIO; 2200d1adcfbbSDavid Woodhouse 2201d1adcfbbSDavid Woodhouse init_irq_alloc_info(&info, NULL); 2202d1adcfbbSDavid Woodhouse info.type = X86_IRQ_ALLOC_TYPE_AMDVI; 2203d1adcfbbSDavid Woodhouse info.data = iommu; 2204d1adcfbbSDavid Woodhouse 2205d1adcfbbSDavid Woodhouse irq = irq_domain_alloc_irqs(domain, 1, NUMA_NO_NODE, &info); 2206d1adcfbbSDavid Woodhouse if (irq < 0) { 2207d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2208d1adcfbbSDavid Woodhouse return irq; 2209d1adcfbbSDavid Woodhouse } 2210d1adcfbbSDavid Woodhouse 2211d1adcfbbSDavid Woodhouse ret = request_threaded_irq(irq, amd_iommu_int_handler, 2212d1adcfbbSDavid Woodhouse amd_iommu_int_thread, 0, "AMD-Vi", iommu); 2213ad8694baSJoerg Roedel if (ret) { 2214d1adcfbbSDavid Woodhouse irq_domain_free_irqs(irq, 1); 2215d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2216ad8694baSJoerg Roedel return ret; 2217ad8694baSJoerg Roedel } 2218ad8694baSJoerg Roedel 2219ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_INTCAPXT_EN); 2220d1adcfbbSDavid Woodhouse return 0; 2221ad8694baSJoerg Roedel } 2222ad8694baSJoerg Roedel 2223d1adcfbbSDavid Woodhouse static int iommu_init_irq(struct amd_iommu *iommu) 2224ad8694baSJoerg Roedel { 2225ad8694baSJoerg Roedel int ret; 2226ad8694baSJoerg Roedel 2227ad8694baSJoerg Roedel if (iommu->int_enabled) 2228ad8694baSJoerg Roedel goto enable_faults; 2229ad8694baSJoerg Roedel 2230d1adcfbbSDavid Woodhouse if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 2231d1adcfbbSDavid Woodhouse ret = iommu_setup_intcapxt(iommu); 2232d1adcfbbSDavid Woodhouse else if (iommu->dev->msi_cap) 2233ad8694baSJoerg Roedel ret = iommu_setup_msi(iommu); 2234ad8694baSJoerg Roedel else 2235ad8694baSJoerg Roedel ret = -ENODEV; 2236ad8694baSJoerg Roedel 2237ad8694baSJoerg Roedel if (ret) 2238ad8694baSJoerg Roedel return ret; 2239ad8694baSJoerg Roedel 224012bc4570SDavid Woodhouse iommu->int_enabled = true; 2241ad8694baSJoerg Roedel enable_faults: 2242ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_INT_EN); 2243ad8694baSJoerg Roedel 2244ad8694baSJoerg Roedel if (iommu->ppr_log != NULL) 2245ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRINT_EN); 2246ad8694baSJoerg Roedel 2247ad8694baSJoerg Roedel iommu_ga_log_enable(iommu); 2248ad8694baSJoerg Roedel 2249ad8694baSJoerg Roedel return 0; 2250ad8694baSJoerg Roedel } 2251ad8694baSJoerg Roedel 2252ad8694baSJoerg Roedel /**************************************************************************** 2253ad8694baSJoerg Roedel * 2254ad8694baSJoerg Roedel * The next functions belong to the third pass of parsing the ACPI 2255ad8694baSJoerg Roedel * table. In this last pass the memory mapping requirements are 2256ad8694baSJoerg Roedel * gathered (like exclusion and unity mapping ranges). 2257ad8694baSJoerg Roedel * 2258ad8694baSJoerg Roedel ****************************************************************************/ 2259ad8694baSJoerg Roedel 2260ad8694baSJoerg Roedel static void __init free_unity_maps(void) 2261ad8694baSJoerg Roedel { 2262ad8694baSJoerg Roedel struct unity_map_entry *entry, *next; 2263ad8694baSJoerg Roedel 2264ad8694baSJoerg Roedel list_for_each_entry_safe(entry, next, &amd_iommu_unity_map, list) { 2265ad8694baSJoerg Roedel list_del(&entry->list); 2266ad8694baSJoerg Roedel kfree(entry); 2267ad8694baSJoerg Roedel } 2268ad8694baSJoerg Roedel } 2269ad8694baSJoerg Roedel 2270ad8694baSJoerg Roedel /* called for unity map ACPI definition */ 2271ad8694baSJoerg Roedel static int __init init_unity_map_range(struct ivmd_header *m) 2272ad8694baSJoerg Roedel { 2273ad8694baSJoerg Roedel struct unity_map_entry *e = NULL; 2274ad8694baSJoerg Roedel char *s; 2275ad8694baSJoerg Roedel 2276ad8694baSJoerg Roedel e = kzalloc(sizeof(*e), GFP_KERNEL); 2277ad8694baSJoerg Roedel if (e == NULL) 2278ad8694baSJoerg Roedel return -ENOMEM; 2279ad8694baSJoerg Roedel 2280ad8694baSJoerg Roedel switch (m->type) { 2281ad8694baSJoerg Roedel default: 2282ad8694baSJoerg Roedel kfree(e); 2283ad8694baSJoerg Roedel return 0; 2284ad8694baSJoerg Roedel case ACPI_IVMD_TYPE: 2285ad8694baSJoerg Roedel s = "IVMD_TYPEi\t\t\t"; 2286ad8694baSJoerg Roedel e->devid_start = e->devid_end = m->devid; 2287ad8694baSJoerg Roedel break; 2288ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_ALL: 2289ad8694baSJoerg Roedel s = "IVMD_TYPE_ALL\t\t"; 2290ad8694baSJoerg Roedel e->devid_start = 0; 2291ad8694baSJoerg Roedel e->devid_end = amd_iommu_last_bdf; 2292ad8694baSJoerg Roedel break; 2293ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_RANGE: 2294ad8694baSJoerg Roedel s = "IVMD_TYPE_RANGE\t\t"; 2295ad8694baSJoerg Roedel e->devid_start = m->devid; 2296ad8694baSJoerg Roedel e->devid_end = m->aux; 2297ad8694baSJoerg Roedel break; 2298ad8694baSJoerg Roedel } 2299ad8694baSJoerg Roedel e->address_start = PAGE_ALIGN(m->range_start); 2300ad8694baSJoerg Roedel e->address_end = e->address_start + PAGE_ALIGN(m->range_length); 2301ad8694baSJoerg Roedel e->prot = m->flags >> 1; 2302ad8694baSJoerg Roedel 23030bbe4cedSAdrian Huang /* 23040bbe4cedSAdrian Huang * Treat per-device exclusion ranges as r/w unity-mapped regions 23050bbe4cedSAdrian Huang * since some buggy BIOSes might lead to the overwritten exclusion 23060bbe4cedSAdrian Huang * range (exclusion_start and exclusion_length members). This 23070bbe4cedSAdrian Huang * happens when there are multiple exclusion ranges (IVMD entries) 23080bbe4cedSAdrian Huang * defined in ACPI table. 23090bbe4cedSAdrian Huang */ 23100bbe4cedSAdrian Huang if (m->flags & IVMD_FLAG_EXCL_RANGE) 23110bbe4cedSAdrian Huang e->prot = (IVMD_FLAG_IW | IVMD_FLAG_IR) >> 1; 23120bbe4cedSAdrian Huang 2313ad8694baSJoerg Roedel DUMP_printk("%s devid_start: %02x:%02x.%x devid_end: %02x:%02x.%x" 2314ad8694baSJoerg Roedel " range_start: %016llx range_end: %016llx flags: %x\n", s, 2315ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid_start), PCI_SLOT(e->devid_start), 2316ad8694baSJoerg Roedel PCI_FUNC(e->devid_start), PCI_BUS_NUM(e->devid_end), 2317ad8694baSJoerg Roedel PCI_SLOT(e->devid_end), PCI_FUNC(e->devid_end), 2318ad8694baSJoerg Roedel e->address_start, e->address_end, m->flags); 2319ad8694baSJoerg Roedel 2320ad8694baSJoerg Roedel list_add_tail(&e->list, &amd_iommu_unity_map); 2321ad8694baSJoerg Roedel 2322ad8694baSJoerg Roedel return 0; 2323ad8694baSJoerg Roedel } 2324ad8694baSJoerg Roedel 2325ad8694baSJoerg Roedel /* iterates over all memory definitions we find in the ACPI table */ 2326ad8694baSJoerg Roedel static int __init init_memory_definitions(struct acpi_table_header *table) 2327ad8694baSJoerg Roedel { 2328ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 2329ad8694baSJoerg Roedel struct ivmd_header *m; 2330ad8694baSJoerg Roedel 2331ad8694baSJoerg Roedel end += table->length; 2332ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 2333ad8694baSJoerg Roedel 2334ad8694baSJoerg Roedel while (p < end) { 2335ad8694baSJoerg Roedel m = (struct ivmd_header *)p; 2336ad8694baSJoerg Roedel if (m->flags & (IVMD_FLAG_UNITY_MAP | IVMD_FLAG_EXCL_RANGE)) 2337ad8694baSJoerg Roedel init_unity_map_range(m); 2338ad8694baSJoerg Roedel 2339ad8694baSJoerg Roedel p += m->length; 2340ad8694baSJoerg Roedel } 2341ad8694baSJoerg Roedel 2342ad8694baSJoerg Roedel return 0; 2343ad8694baSJoerg Roedel } 2344ad8694baSJoerg Roedel 2345ad8694baSJoerg Roedel /* 2346ad8694baSJoerg Roedel * Init the device table to not allow DMA access for devices 2347ad8694baSJoerg Roedel */ 2348ad8694baSJoerg Roedel static void init_device_table_dma(void) 2349ad8694baSJoerg Roedel { 2350ad8694baSJoerg Roedel u32 devid; 2351ad8694baSJoerg Roedel 2352ad8694baSJoerg Roedel for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) { 2353ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_VALID); 2354ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_TRANSLATION); 2355ad8694baSJoerg Roedel } 2356ad8694baSJoerg Roedel } 2357ad8694baSJoerg Roedel 2358ad8694baSJoerg Roedel static void __init uninit_device_table_dma(void) 2359ad8694baSJoerg Roedel { 2360ad8694baSJoerg Roedel u32 devid; 2361ad8694baSJoerg Roedel 2362ad8694baSJoerg Roedel for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) { 2363ad8694baSJoerg Roedel amd_iommu_dev_table[devid].data[0] = 0ULL; 2364ad8694baSJoerg Roedel amd_iommu_dev_table[devid].data[1] = 0ULL; 2365ad8694baSJoerg Roedel } 2366ad8694baSJoerg Roedel } 2367ad8694baSJoerg Roedel 2368ad8694baSJoerg Roedel static void init_device_table(void) 2369ad8694baSJoerg Roedel { 2370ad8694baSJoerg Roedel u32 devid; 2371ad8694baSJoerg Roedel 2372ad8694baSJoerg Roedel if (!amd_iommu_irq_remap) 2373ad8694baSJoerg Roedel return; 2374ad8694baSJoerg Roedel 2375ad8694baSJoerg Roedel for (devid = 0; devid <= amd_iommu_last_bdf; ++devid) 2376ad8694baSJoerg Roedel set_dev_entry_bit(devid, DEV_ENTRY_IRQ_TBL_EN); 2377ad8694baSJoerg Roedel } 2378ad8694baSJoerg Roedel 2379ad8694baSJoerg Roedel static void iommu_init_flags(struct amd_iommu *iommu) 2380ad8694baSJoerg Roedel { 2381ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_HT_TUN_EN_MASK ? 2382ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) : 2383ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_HT_TUN_EN); 2384ad8694baSJoerg Roedel 2385ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_PASSPW_EN_MASK ? 2386ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PASSPW_EN) : 2387ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_PASSPW_EN); 2388ad8694baSJoerg Roedel 2389ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_RESPASSPW_EN_MASK ? 2390ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) : 2391ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN); 2392ad8694baSJoerg Roedel 2393ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_ISOC_EN_MASK ? 2394ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_ISOC_EN) : 2395ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_ISOC_EN); 2396ad8694baSJoerg Roedel 2397ad8694baSJoerg Roedel /* 2398ad8694baSJoerg Roedel * make IOMMU memory accesses cache coherent 2399ad8694baSJoerg Roedel */ 2400ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_COHERENT_EN); 2401ad8694baSJoerg Roedel 2402ad8694baSJoerg Roedel /* Set IOTLB invalidation timeout to 1s */ 2403ad8694baSJoerg Roedel iommu_set_inv_tlb_timeout(iommu, CTRL_INV_TO_1S); 2404ad8694baSJoerg Roedel } 2405ad8694baSJoerg Roedel 2406ad8694baSJoerg Roedel static void iommu_apply_resume_quirks(struct amd_iommu *iommu) 2407ad8694baSJoerg Roedel { 2408ad8694baSJoerg Roedel int i, j; 2409ad8694baSJoerg Roedel u32 ioc_feature_control; 2410ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->root_pdev; 2411ad8694baSJoerg Roedel 2412ad8694baSJoerg Roedel /* RD890 BIOSes may not have completely reconfigured the iommu */ 2413ad8694baSJoerg Roedel if (!is_rd890_iommu(iommu->dev) || !pdev) 2414ad8694baSJoerg Roedel return; 2415ad8694baSJoerg Roedel 2416ad8694baSJoerg Roedel /* 2417ad8694baSJoerg Roedel * First, we need to ensure that the iommu is enabled. This is 2418ad8694baSJoerg Roedel * controlled by a register in the northbridge 2419ad8694baSJoerg Roedel */ 2420ad8694baSJoerg Roedel 2421ad8694baSJoerg Roedel /* Select Northbridge indirect register 0x75 and enable writing */ 2422ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x60, 0x75 | (1 << 7)); 2423ad8694baSJoerg Roedel pci_read_config_dword(pdev, 0x64, &ioc_feature_control); 2424ad8694baSJoerg Roedel 2425ad8694baSJoerg Roedel /* Enable the iommu */ 2426ad8694baSJoerg Roedel if (!(ioc_feature_control & 0x1)) 2427ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x64, ioc_feature_control | 1); 2428ad8694baSJoerg Roedel 2429ad8694baSJoerg Roedel /* Restore the iommu BAR */ 2430ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2431ad8694baSJoerg Roedel iommu->stored_addr_lo); 2432ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 8, 2433ad8694baSJoerg Roedel iommu->stored_addr_hi); 2434ad8694baSJoerg Roedel 2435ad8694baSJoerg Roedel /* Restore the l1 indirect regs for each of the 6 l1s */ 2436ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 2437ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 2438ad8694baSJoerg Roedel iommu_write_l1(iommu, i, j, iommu->stored_l1[i][j]); 2439ad8694baSJoerg Roedel 2440ad8694baSJoerg Roedel /* Restore the l2 indirect regs */ 2441ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 2442ad8694baSJoerg Roedel iommu_write_l2(iommu, i, iommu->stored_l2[i]); 2443ad8694baSJoerg Roedel 2444ad8694baSJoerg Roedel /* Lock PCI setup registers */ 2445ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2446ad8694baSJoerg Roedel iommu->stored_addr_lo | 1); 2447ad8694baSJoerg Roedel } 2448ad8694baSJoerg Roedel 2449ad8694baSJoerg Roedel static void iommu_enable_ga(struct amd_iommu *iommu) 2450ad8694baSJoerg Roedel { 2451ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2452ad8694baSJoerg Roedel switch (amd_iommu_guest_ir) { 2453ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_VAPIC: 2454ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GAM_EN); 2455df561f66SGustavo A. R. Silva fallthrough; 2456ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_LEGACY_GA: 2457ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GA_EN); 2458ad8694baSJoerg Roedel iommu->irte_ops = &irte_128_ops; 2459ad8694baSJoerg Roedel break; 2460ad8694baSJoerg Roedel default: 2461ad8694baSJoerg Roedel iommu->irte_ops = &irte_32_ops; 2462ad8694baSJoerg Roedel break; 2463ad8694baSJoerg Roedel } 2464ad8694baSJoerg Roedel #endif 2465ad8694baSJoerg Roedel } 2466ad8694baSJoerg Roedel 2467ad8694baSJoerg Roedel static void early_enable_iommu(struct amd_iommu *iommu) 2468ad8694baSJoerg Roedel { 2469ad8694baSJoerg Roedel iommu_disable(iommu); 2470ad8694baSJoerg Roedel iommu_init_flags(iommu); 2471ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2472ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2473ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2474ad8694baSJoerg Roedel iommu_set_exclusion_range(iommu); 2475ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2476ad8694baSJoerg Roedel iommu_enable_xt(iommu); 2477ad8694baSJoerg Roedel iommu_enable(iommu); 2478ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2479ad8694baSJoerg Roedel } 2480ad8694baSJoerg Roedel 2481ad8694baSJoerg Roedel /* 2482ad8694baSJoerg Roedel * This function finally enables all IOMMUs found in the system after 2483ad8694baSJoerg Roedel * they have been initialized. 2484ad8694baSJoerg Roedel * 2485ad8694baSJoerg Roedel * Or if in kdump kernel and IOMMUs are all pre-enabled, try to copy 2486ad8694baSJoerg Roedel * the old content of device table entries. Not this case or copy failed, 2487ad8694baSJoerg Roedel * just continue as normal kernel does. 2488ad8694baSJoerg Roedel */ 2489ad8694baSJoerg Roedel static void early_enable_iommus(void) 2490ad8694baSJoerg Roedel { 2491ad8694baSJoerg Roedel struct amd_iommu *iommu; 2492ad8694baSJoerg Roedel 2493ad8694baSJoerg Roedel 2494ad8694baSJoerg Roedel if (!copy_device_table()) { 2495ad8694baSJoerg Roedel /* 2496ad8694baSJoerg Roedel * If come here because of failure in copying device table from old 2497ad8694baSJoerg Roedel * kernel with all IOMMUs enabled, print error message and try to 2498ad8694baSJoerg Roedel * free allocated old_dev_tbl_cpy. 2499ad8694baSJoerg Roedel */ 2500ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 2501ad8694baSJoerg Roedel pr_err("Failed to copy DEV table from previous kernel.\n"); 2502ad8694baSJoerg Roedel if (old_dev_tbl_cpy != NULL) 2503ad8694baSJoerg Roedel free_pages((unsigned long)old_dev_tbl_cpy, 2504ad8694baSJoerg Roedel get_order(dev_table_size)); 2505ad8694baSJoerg Roedel 2506ad8694baSJoerg Roedel for_each_iommu(iommu) { 2507ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 2508ad8694baSJoerg Roedel early_enable_iommu(iommu); 2509ad8694baSJoerg Roedel } 2510ad8694baSJoerg Roedel } else { 2511ad8694baSJoerg Roedel pr_info("Copied DEV table from previous kernel.\n"); 2512ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_dev_table, 2513ad8694baSJoerg Roedel get_order(dev_table_size)); 2514ad8694baSJoerg Roedel amd_iommu_dev_table = old_dev_tbl_cpy; 2515ad8694baSJoerg Roedel for_each_iommu(iommu) { 2516ad8694baSJoerg Roedel iommu_disable_command_buffer(iommu); 2517ad8694baSJoerg Roedel iommu_disable_event_buffer(iommu); 2518ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2519ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2520ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2521ad8694baSJoerg Roedel iommu_enable_xt(iommu); 2522ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2523ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2524ad8694baSJoerg Roedel } 2525ad8694baSJoerg Roedel } 2526ad8694baSJoerg Roedel 2527ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2528ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2529ad8694baSJoerg Roedel amd_iommu_irq_ops.capability |= (1 << IRQ_POSTING_CAP); 2530ad8694baSJoerg Roedel #endif 2531ad8694baSJoerg Roedel } 2532ad8694baSJoerg Roedel 2533ad8694baSJoerg Roedel static void enable_iommus_v2(void) 2534ad8694baSJoerg Roedel { 2535ad8694baSJoerg Roedel struct amd_iommu *iommu; 2536ad8694baSJoerg Roedel 2537ad8694baSJoerg Roedel for_each_iommu(iommu) { 2538ad8694baSJoerg Roedel iommu_enable_ppr_log(iommu); 2539ad8694baSJoerg Roedel iommu_enable_gt(iommu); 2540ad8694baSJoerg Roedel } 2541ad8694baSJoerg Roedel } 2542ad8694baSJoerg Roedel 2543ad8694baSJoerg Roedel static void enable_iommus(void) 2544ad8694baSJoerg Roedel { 2545ad8694baSJoerg Roedel early_enable_iommus(); 2546ad8694baSJoerg Roedel 2547ad8694baSJoerg Roedel enable_iommus_v2(); 2548ad8694baSJoerg Roedel } 2549ad8694baSJoerg Roedel 2550ad8694baSJoerg Roedel static void disable_iommus(void) 2551ad8694baSJoerg Roedel { 2552ad8694baSJoerg Roedel struct amd_iommu *iommu; 2553ad8694baSJoerg Roedel 2554ad8694baSJoerg Roedel for_each_iommu(iommu) 2555ad8694baSJoerg Roedel iommu_disable(iommu); 2556ad8694baSJoerg Roedel 2557ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2558ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2559ad8694baSJoerg Roedel amd_iommu_irq_ops.capability &= ~(1 << IRQ_POSTING_CAP); 2560ad8694baSJoerg Roedel #endif 2561ad8694baSJoerg Roedel } 2562ad8694baSJoerg Roedel 2563ad8694baSJoerg Roedel /* 2564ad8694baSJoerg Roedel * Suspend/Resume support 2565ad8694baSJoerg Roedel * disable suspend until real resume implemented 2566ad8694baSJoerg Roedel */ 2567ad8694baSJoerg Roedel 2568ad8694baSJoerg Roedel static void amd_iommu_resume(void) 2569ad8694baSJoerg Roedel { 2570ad8694baSJoerg Roedel struct amd_iommu *iommu; 2571ad8694baSJoerg Roedel 2572ad8694baSJoerg Roedel for_each_iommu(iommu) 2573ad8694baSJoerg Roedel iommu_apply_resume_quirks(iommu); 2574ad8694baSJoerg Roedel 2575ad8694baSJoerg Roedel /* re-load the hardware */ 2576ad8694baSJoerg Roedel enable_iommus(); 2577ad8694baSJoerg Roedel 2578ad8694baSJoerg Roedel amd_iommu_enable_interrupts(); 2579ad8694baSJoerg Roedel } 2580ad8694baSJoerg Roedel 2581ad8694baSJoerg Roedel static int amd_iommu_suspend(void) 2582ad8694baSJoerg Roedel { 2583ad8694baSJoerg Roedel /* disable IOMMUs to go out of the way for BIOS */ 2584ad8694baSJoerg Roedel disable_iommus(); 2585ad8694baSJoerg Roedel 2586ad8694baSJoerg Roedel return 0; 2587ad8694baSJoerg Roedel } 2588ad8694baSJoerg Roedel 2589ad8694baSJoerg Roedel static struct syscore_ops amd_iommu_syscore_ops = { 2590ad8694baSJoerg Roedel .suspend = amd_iommu_suspend, 2591ad8694baSJoerg Roedel .resume = amd_iommu_resume, 2592ad8694baSJoerg Roedel }; 2593ad8694baSJoerg Roedel 2594ad8694baSJoerg Roedel static void __init free_iommu_resources(void) 2595ad8694baSJoerg Roedel { 2596ad8694baSJoerg Roedel kmemleak_free(irq_lookup_table); 2597ad8694baSJoerg Roedel free_pages((unsigned long)irq_lookup_table, 2598ad8694baSJoerg Roedel get_order(rlookup_table_size)); 2599ad8694baSJoerg Roedel irq_lookup_table = NULL; 2600ad8694baSJoerg Roedel 2601ad8694baSJoerg Roedel kmem_cache_destroy(amd_iommu_irq_cache); 2602ad8694baSJoerg Roedel amd_iommu_irq_cache = NULL; 2603ad8694baSJoerg Roedel 2604ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_rlookup_table, 2605ad8694baSJoerg Roedel get_order(rlookup_table_size)); 2606ad8694baSJoerg Roedel amd_iommu_rlookup_table = NULL; 2607ad8694baSJoerg Roedel 2608ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_alias_table, 2609ad8694baSJoerg Roedel get_order(alias_table_size)); 2610ad8694baSJoerg Roedel amd_iommu_alias_table = NULL; 2611ad8694baSJoerg Roedel 2612ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_dev_table, 2613ad8694baSJoerg Roedel get_order(dev_table_size)); 2614ad8694baSJoerg Roedel amd_iommu_dev_table = NULL; 2615ad8694baSJoerg Roedel 2616ad8694baSJoerg Roedel free_iommu_all(); 2617ad8694baSJoerg Roedel } 2618ad8694baSJoerg Roedel 2619ad8694baSJoerg Roedel /* SB IOAPIC is always on this device in AMD systems */ 2620ad8694baSJoerg Roedel #define IOAPIC_SB_DEVID ((0x00 << 8) | PCI_DEVFN(0x14, 0)) 2621ad8694baSJoerg Roedel 2622ad8694baSJoerg Roedel static bool __init check_ioapic_information(void) 2623ad8694baSJoerg Roedel { 2624ad8694baSJoerg Roedel const char *fw_bug = FW_BUG; 2625ad8694baSJoerg Roedel bool ret, has_sb_ioapic; 2626ad8694baSJoerg Roedel int idx; 2627ad8694baSJoerg Roedel 2628ad8694baSJoerg Roedel has_sb_ioapic = false; 2629ad8694baSJoerg Roedel ret = false; 2630ad8694baSJoerg Roedel 2631ad8694baSJoerg Roedel /* 2632ad8694baSJoerg Roedel * If we have map overrides on the kernel command line the 2633ad8694baSJoerg Roedel * messages in this function might not describe firmware bugs 2634ad8694baSJoerg Roedel * anymore - so be careful 2635ad8694baSJoerg Roedel */ 2636ad8694baSJoerg Roedel if (cmdline_maps) 2637ad8694baSJoerg Roedel fw_bug = ""; 2638ad8694baSJoerg Roedel 2639ad8694baSJoerg Roedel for (idx = 0; idx < nr_ioapics; idx++) { 2640ad8694baSJoerg Roedel int devid, id = mpc_ioapic_id(idx); 2641ad8694baSJoerg Roedel 2642ad8694baSJoerg Roedel devid = get_ioapic_devid(id); 2643ad8694baSJoerg Roedel if (devid < 0) { 2644ad8694baSJoerg Roedel pr_err("%s: IOAPIC[%d] not in IVRS table\n", 2645ad8694baSJoerg Roedel fw_bug, id); 2646ad8694baSJoerg Roedel ret = false; 2647ad8694baSJoerg Roedel } else if (devid == IOAPIC_SB_DEVID) { 2648ad8694baSJoerg Roedel has_sb_ioapic = true; 2649ad8694baSJoerg Roedel ret = true; 2650ad8694baSJoerg Roedel } 2651ad8694baSJoerg Roedel } 2652ad8694baSJoerg Roedel 2653ad8694baSJoerg Roedel if (!has_sb_ioapic) { 2654ad8694baSJoerg Roedel /* 2655ad8694baSJoerg Roedel * We expect the SB IOAPIC to be listed in the IVRS 2656ad8694baSJoerg Roedel * table. The system timer is connected to the SB IOAPIC 2657ad8694baSJoerg Roedel * and if we don't have it in the list the system will 2658ad8694baSJoerg Roedel * panic at boot time. This situation usually happens 2659ad8694baSJoerg Roedel * when the BIOS is buggy and provides us the wrong 2660ad8694baSJoerg Roedel * device id for the IOAPIC in the system. 2661ad8694baSJoerg Roedel */ 2662ad8694baSJoerg Roedel pr_err("%s: No southbridge IOAPIC found\n", fw_bug); 2663ad8694baSJoerg Roedel } 2664ad8694baSJoerg Roedel 2665ad8694baSJoerg Roedel if (!ret) 2666ad8694baSJoerg Roedel pr_err("Disabling interrupt remapping\n"); 2667ad8694baSJoerg Roedel 2668ad8694baSJoerg Roedel return ret; 2669ad8694baSJoerg Roedel } 2670ad8694baSJoerg Roedel 2671ad8694baSJoerg Roedel static void __init free_dma_resources(void) 2672ad8694baSJoerg Roedel { 2673ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_pd_alloc_bitmap, 2674ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 2675ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = NULL; 2676ad8694baSJoerg Roedel 2677ad8694baSJoerg Roedel free_unity_maps(); 2678ad8694baSJoerg Roedel } 2679ad8694baSJoerg Roedel 2680a44092e3SSuravee Suthikulpanit static void __init ivinfo_init(void *ivrs) 2681a44092e3SSuravee Suthikulpanit { 2682a44092e3SSuravee Suthikulpanit amd_iommu_ivinfo = *((u32 *)(ivrs + IOMMU_IVINFO_OFFSET)); 2683a44092e3SSuravee Suthikulpanit } 2684a44092e3SSuravee Suthikulpanit 2685ad8694baSJoerg Roedel /* 2686ad8694baSJoerg Roedel * This is the hardware init function for AMD IOMMU in the system. 2687ad8694baSJoerg Roedel * This function is called either from amd_iommu_init or from the interrupt 2688ad8694baSJoerg Roedel * remapping setup code. 2689ad8694baSJoerg Roedel * 2690ad8694baSJoerg Roedel * This function basically parses the ACPI table for AMD IOMMU (IVRS) 2691ad8694baSJoerg Roedel * four times: 2692ad8694baSJoerg Roedel * 2693ad8694baSJoerg Roedel * 1 pass) Discover the most comprehensive IVHD type to use. 2694ad8694baSJoerg Roedel * 2695ad8694baSJoerg Roedel * 2 pass) Find the highest PCI device id the driver has to handle. 2696ad8694baSJoerg Roedel * Upon this information the size of the data structures is 2697ad8694baSJoerg Roedel * determined that needs to be allocated. 2698ad8694baSJoerg Roedel * 2699ad8694baSJoerg Roedel * 3 pass) Initialize the data structures just allocated with the 2700ad8694baSJoerg Roedel * information in the ACPI table about available AMD IOMMUs 2701ad8694baSJoerg Roedel * in the system. It also maps the PCI devices in the 2702ad8694baSJoerg Roedel * system to specific IOMMUs 2703ad8694baSJoerg Roedel * 2704ad8694baSJoerg Roedel * 4 pass) After the basic data structures are allocated and 2705ad8694baSJoerg Roedel * initialized we update them with information about memory 2706ad8694baSJoerg Roedel * remapping requirements parsed out of the ACPI table in 2707ad8694baSJoerg Roedel * this last pass. 2708ad8694baSJoerg Roedel * 2709ad8694baSJoerg Roedel * After everything is set up the IOMMUs are enabled and the necessary 2710ad8694baSJoerg Roedel * hotplug and suspend notifiers are registered. 2711ad8694baSJoerg Roedel */ 2712ad8694baSJoerg Roedel static int __init early_amd_iommu_init(void) 2713ad8694baSJoerg Roedel { 2714ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 2715f8993dc6SAdrian Huang int i, remap_cache_sz, ret; 2716ad8694baSJoerg Roedel acpi_status status; 2717ad8694baSJoerg Roedel 2718ad8694baSJoerg Roedel if (!amd_iommu_detected) 2719ad8694baSJoerg Roedel return -ENODEV; 2720ad8694baSJoerg Roedel 2721ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 2722ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 2723ad8694baSJoerg Roedel return -ENODEV; 2724ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 2725ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 2726ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 2727ad8694baSJoerg Roedel return -EINVAL; 2728ad8694baSJoerg Roedel } 2729ad8694baSJoerg Roedel 2730ad8694baSJoerg Roedel /* 2731ad8694baSJoerg Roedel * Validate checksum here so we don't need to do it when 2732ad8694baSJoerg Roedel * we actually parse the table 2733ad8694baSJoerg Roedel */ 2734ad8694baSJoerg Roedel ret = check_ivrs_checksum(ivrs_base); 2735ad8694baSJoerg Roedel if (ret) 2736ad8694baSJoerg Roedel goto out; 2737ad8694baSJoerg Roedel 2738a44092e3SSuravee Suthikulpanit ivinfo_init(ivrs_base); 2739a44092e3SSuravee Suthikulpanit 2740ad8694baSJoerg Roedel amd_iommu_target_ivhd_type = get_highest_supported_ivhd_type(ivrs_base); 2741ad8694baSJoerg Roedel DUMP_printk("Using IVHD type %#x\n", amd_iommu_target_ivhd_type); 2742ad8694baSJoerg Roedel 2743ad8694baSJoerg Roedel /* 2744ad8694baSJoerg Roedel * First parse ACPI tables to find the largest Bus/Dev/Func 2745ad8694baSJoerg Roedel * we need to handle. Upon this information the shared data 2746ad8694baSJoerg Roedel * structures for the IOMMUs in the system will be allocated 2747ad8694baSJoerg Roedel */ 2748ad8694baSJoerg Roedel ret = find_last_devid_acpi(ivrs_base); 2749ad8694baSJoerg Roedel if (ret) 2750ad8694baSJoerg Roedel goto out; 2751ad8694baSJoerg Roedel 2752ad8694baSJoerg Roedel dev_table_size = tbl_size(DEV_TABLE_ENTRY_SIZE); 2753ad8694baSJoerg Roedel alias_table_size = tbl_size(ALIAS_TABLE_ENTRY_SIZE); 2754ad8694baSJoerg Roedel rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE); 2755ad8694baSJoerg Roedel 2756ad8694baSJoerg Roedel /* Device table - directly used by all IOMMUs */ 2757ad8694baSJoerg Roedel ret = -ENOMEM; 2758ad8694baSJoerg Roedel amd_iommu_dev_table = (void *)__get_free_pages( 2759ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO | GFP_DMA32, 2760ad8694baSJoerg Roedel get_order(dev_table_size)); 2761ad8694baSJoerg Roedel if (amd_iommu_dev_table == NULL) 2762ad8694baSJoerg Roedel goto out; 2763ad8694baSJoerg Roedel 2764ad8694baSJoerg Roedel /* 2765ad8694baSJoerg Roedel * Alias table - map PCI Bus/Dev/Func to Bus/Dev/Func the 2766ad8694baSJoerg Roedel * IOMMU see for that device 2767ad8694baSJoerg Roedel */ 2768ad8694baSJoerg Roedel amd_iommu_alias_table = (void *)__get_free_pages(GFP_KERNEL, 2769ad8694baSJoerg Roedel get_order(alias_table_size)); 2770ad8694baSJoerg Roedel if (amd_iommu_alias_table == NULL) 2771ad8694baSJoerg Roedel goto out; 2772ad8694baSJoerg Roedel 2773ad8694baSJoerg Roedel /* IOMMU rlookup table - find the IOMMU for a specific device */ 2774ad8694baSJoerg Roedel amd_iommu_rlookup_table = (void *)__get_free_pages( 2775ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO, 2776ad8694baSJoerg Roedel get_order(rlookup_table_size)); 2777ad8694baSJoerg Roedel if (amd_iommu_rlookup_table == NULL) 2778ad8694baSJoerg Roedel goto out; 2779ad8694baSJoerg Roedel 2780ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages( 2781ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO, 2782ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 2783ad8694baSJoerg Roedel if (amd_iommu_pd_alloc_bitmap == NULL) 2784ad8694baSJoerg Roedel goto out; 2785ad8694baSJoerg Roedel 2786ad8694baSJoerg Roedel /* 2787ad8694baSJoerg Roedel * let all alias entries point to itself 2788ad8694baSJoerg Roedel */ 2789ad8694baSJoerg Roedel for (i = 0; i <= amd_iommu_last_bdf; ++i) 2790ad8694baSJoerg Roedel amd_iommu_alias_table[i] = i; 2791ad8694baSJoerg Roedel 2792ad8694baSJoerg Roedel /* 2793ad8694baSJoerg Roedel * never allocate domain 0 because its used as the non-allocated and 2794ad8694baSJoerg Roedel * error value placeholder 2795ad8694baSJoerg Roedel */ 2796ad8694baSJoerg Roedel __set_bit(0, amd_iommu_pd_alloc_bitmap); 2797ad8694baSJoerg Roedel 2798ad8694baSJoerg Roedel /* 2799ad8694baSJoerg Roedel * now the data structures are allocated and basically initialized 2800ad8694baSJoerg Roedel * start the real acpi table scan 2801ad8694baSJoerg Roedel */ 2802ad8694baSJoerg Roedel ret = init_iommu_all(ivrs_base); 2803ad8694baSJoerg Roedel if (ret) 2804ad8694baSJoerg Roedel goto out; 2805ad8694baSJoerg Roedel 2806ad8694baSJoerg Roedel /* Disable any previously enabled IOMMUs */ 2807ad8694baSJoerg Roedel if (!is_kdump_kernel() || amd_iommu_disabled) 2808ad8694baSJoerg Roedel disable_iommus(); 2809ad8694baSJoerg Roedel 2810ad8694baSJoerg Roedel if (amd_iommu_irq_remap) 2811ad8694baSJoerg Roedel amd_iommu_irq_remap = check_ioapic_information(); 2812ad8694baSJoerg Roedel 2813ad8694baSJoerg Roedel if (amd_iommu_irq_remap) { 2814ad8694baSJoerg Roedel /* 2815ad8694baSJoerg Roedel * Interrupt remapping enabled, create kmem_cache for the 2816ad8694baSJoerg Roedel * remapping tables. 2817ad8694baSJoerg Roedel */ 2818ad8694baSJoerg Roedel ret = -ENOMEM; 2819ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir)) 2820ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * sizeof(u32); 2821ad8694baSJoerg Roedel else 2822ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * (sizeof(u64) * 2); 2823ad8694baSJoerg Roedel amd_iommu_irq_cache = kmem_cache_create("irq_remap_cache", 2824ad8694baSJoerg Roedel remap_cache_sz, 28255ae9a046SSuravee Suthikulpanit DTE_INTTAB_ALIGNMENT, 2826ad8694baSJoerg Roedel 0, NULL); 2827ad8694baSJoerg Roedel if (!amd_iommu_irq_cache) 2828ad8694baSJoerg Roedel goto out; 2829ad8694baSJoerg Roedel 2830ad8694baSJoerg Roedel irq_lookup_table = (void *)__get_free_pages( 2831ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO, 2832ad8694baSJoerg Roedel get_order(rlookup_table_size)); 2833ad8694baSJoerg Roedel kmemleak_alloc(irq_lookup_table, rlookup_table_size, 2834ad8694baSJoerg Roedel 1, GFP_KERNEL); 2835ad8694baSJoerg Roedel if (!irq_lookup_table) 2836ad8694baSJoerg Roedel goto out; 2837ad8694baSJoerg Roedel } 2838ad8694baSJoerg Roedel 2839ad8694baSJoerg Roedel ret = init_memory_definitions(ivrs_base); 2840ad8694baSJoerg Roedel if (ret) 2841ad8694baSJoerg Roedel goto out; 2842ad8694baSJoerg Roedel 2843ad8694baSJoerg Roedel /* init the device table */ 2844ad8694baSJoerg Roedel init_device_table(); 2845ad8694baSJoerg Roedel 2846ad8694baSJoerg Roedel out: 2847ad8694baSJoerg Roedel /* Don't leak any ACPI memory */ 2848ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 2849ad8694baSJoerg Roedel 2850ad8694baSJoerg Roedel return ret; 2851ad8694baSJoerg Roedel } 2852ad8694baSJoerg Roedel 2853ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void) 2854ad8694baSJoerg Roedel { 2855ad8694baSJoerg Roedel struct amd_iommu *iommu; 2856ad8694baSJoerg Roedel int ret = 0; 2857ad8694baSJoerg Roedel 2858ad8694baSJoerg Roedel for_each_iommu(iommu) { 2859d1adcfbbSDavid Woodhouse ret = iommu_init_irq(iommu); 2860ad8694baSJoerg Roedel if (ret) 2861ad8694baSJoerg Roedel goto out; 2862ad8694baSJoerg Roedel } 2863ad8694baSJoerg Roedel 2864ad8694baSJoerg Roedel out: 2865ad8694baSJoerg Roedel return ret; 2866ad8694baSJoerg Roedel } 2867ad8694baSJoerg Roedel 2868ad8694baSJoerg Roedel static bool detect_ivrs(void) 2869ad8694baSJoerg Roedel { 2870ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 2871ad8694baSJoerg Roedel acpi_status status; 2872072a03e0SJoerg Roedel int i; 2873ad8694baSJoerg Roedel 2874ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 2875ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 2876ad8694baSJoerg Roedel return false; 2877ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 2878ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 2879ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 2880ad8694baSJoerg Roedel return false; 2881ad8694baSJoerg Roedel } 2882ad8694baSJoerg Roedel 2883ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 2884ad8694baSJoerg Roedel 2885072a03e0SJoerg Roedel /* Don't use IOMMU if there is Stoney Ridge graphics */ 2886072a03e0SJoerg Roedel for (i = 0; i < 32; i++) { 2887072a03e0SJoerg Roedel u32 pci_id; 2888072a03e0SJoerg Roedel 2889072a03e0SJoerg Roedel pci_id = read_pci_config(0, i, 0, 0); 2890072a03e0SJoerg Roedel if ((pci_id & 0xffff) == 0x1002 && (pci_id >> 16) == 0x98e4) { 2891072a03e0SJoerg Roedel pr_info("Disable IOMMU on Stoney Ridge\n"); 2892072a03e0SJoerg Roedel return false; 2893072a03e0SJoerg Roedel } 2894072a03e0SJoerg Roedel } 2895072a03e0SJoerg Roedel 2896ad8694baSJoerg Roedel /* Make sure ACS will be enabled during PCI probe */ 2897ad8694baSJoerg Roedel pci_request_acs(); 2898ad8694baSJoerg Roedel 2899ad8694baSJoerg Roedel return true; 2900ad8694baSJoerg Roedel } 2901ad8694baSJoerg Roedel 2902ad8694baSJoerg Roedel /**************************************************************************** 2903ad8694baSJoerg Roedel * 2904ad8694baSJoerg Roedel * AMD IOMMU Initialization State Machine 2905ad8694baSJoerg Roedel * 2906ad8694baSJoerg Roedel ****************************************************************************/ 2907ad8694baSJoerg Roedel 2908ad8694baSJoerg Roedel static int __init state_next(void) 2909ad8694baSJoerg Roedel { 2910ad8694baSJoerg Roedel int ret = 0; 2911ad8694baSJoerg Roedel 2912ad8694baSJoerg Roedel switch (init_state) { 2913ad8694baSJoerg Roedel case IOMMU_START_STATE: 2914ad8694baSJoerg Roedel if (!detect_ivrs()) { 2915ad8694baSJoerg Roedel init_state = IOMMU_NOT_FOUND; 2916ad8694baSJoerg Roedel ret = -ENODEV; 2917ad8694baSJoerg Roedel } else { 2918ad8694baSJoerg Roedel init_state = IOMMU_IVRS_DETECTED; 2919ad8694baSJoerg Roedel } 2920ad8694baSJoerg Roedel break; 2921ad8694baSJoerg Roedel case IOMMU_IVRS_DETECTED: 29229f81ca8dSJoerg Roedel if (amd_iommu_disabled) { 2923ad8694baSJoerg Roedel init_state = IOMMU_CMDLINE_DISABLED; 2924ad8694baSJoerg Roedel ret = -EINVAL; 29259f81ca8dSJoerg Roedel } else { 29269f81ca8dSJoerg Roedel ret = early_amd_iommu_init(); 29279f81ca8dSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_ACPI_FINISHED; 2928ad8694baSJoerg Roedel } 2929ad8694baSJoerg Roedel break; 2930ad8694baSJoerg Roedel case IOMMU_ACPI_FINISHED: 2931ad8694baSJoerg Roedel early_enable_iommus(); 2932ad8694baSJoerg Roedel x86_platform.iommu_shutdown = disable_iommus; 2933ad8694baSJoerg Roedel init_state = IOMMU_ENABLED; 2934ad8694baSJoerg Roedel break; 2935ad8694baSJoerg Roedel case IOMMU_ENABLED: 2936ad8694baSJoerg Roedel register_syscore_ops(&amd_iommu_syscore_ops); 2937ad8694baSJoerg Roedel ret = amd_iommu_init_pci(); 2938ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_PCI_INIT; 2939ad8694baSJoerg Roedel enable_iommus_v2(); 2940ad8694baSJoerg Roedel break; 2941ad8694baSJoerg Roedel case IOMMU_PCI_INIT: 2942ad8694baSJoerg Roedel ret = amd_iommu_enable_interrupts(); 2943ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_INTERRUPTS_EN; 2944ad8694baSJoerg Roedel break; 2945ad8694baSJoerg Roedel case IOMMU_INTERRUPTS_EN: 2946ad8694baSJoerg Roedel ret = amd_iommu_init_dma_ops(); 2947ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_DMA_OPS; 2948ad8694baSJoerg Roedel break; 2949ad8694baSJoerg Roedel case IOMMU_DMA_OPS: 2950ad8694baSJoerg Roedel init_state = IOMMU_INITIALIZED; 2951ad8694baSJoerg Roedel break; 2952ad8694baSJoerg Roedel case IOMMU_INITIALIZED: 2953ad8694baSJoerg Roedel /* Nothing to do */ 2954ad8694baSJoerg Roedel break; 2955ad8694baSJoerg Roedel case IOMMU_NOT_FOUND: 2956ad8694baSJoerg Roedel case IOMMU_INIT_ERROR: 2957ad8694baSJoerg Roedel case IOMMU_CMDLINE_DISABLED: 2958ad8694baSJoerg Roedel /* Error states => do nothing */ 2959ad8694baSJoerg Roedel ret = -EINVAL; 2960ad8694baSJoerg Roedel break; 2961ad8694baSJoerg Roedel default: 2962ad8694baSJoerg Roedel /* Unknown state */ 2963ad8694baSJoerg Roedel BUG(); 2964ad8694baSJoerg Roedel } 2965ad8694baSJoerg Roedel 2966ad8694baSJoerg Roedel if (ret) { 2967ad8694baSJoerg Roedel free_dma_resources(); 2968ad8694baSJoerg Roedel if (!irq_remapping_enabled) { 2969ad8694baSJoerg Roedel disable_iommus(); 2970ad8694baSJoerg Roedel free_iommu_resources(); 2971ad8694baSJoerg Roedel } else { 2972ad8694baSJoerg Roedel struct amd_iommu *iommu; 2973ad8694baSJoerg Roedel 2974ad8694baSJoerg Roedel uninit_device_table_dma(); 2975ad8694baSJoerg Roedel for_each_iommu(iommu) 2976ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2977ad8694baSJoerg Roedel } 2978ad8694baSJoerg Roedel } 2979ad8694baSJoerg Roedel return ret; 2980ad8694baSJoerg Roedel } 2981ad8694baSJoerg Roedel 2982ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state) 2983ad8694baSJoerg Roedel { 2984ad8694baSJoerg Roedel int ret = -EINVAL; 2985ad8694baSJoerg Roedel 2986ad8694baSJoerg Roedel while (init_state != state) { 2987ad8694baSJoerg Roedel if (init_state == IOMMU_NOT_FOUND || 2988ad8694baSJoerg Roedel init_state == IOMMU_INIT_ERROR || 2989ad8694baSJoerg Roedel init_state == IOMMU_CMDLINE_DISABLED) 2990ad8694baSJoerg Roedel break; 2991ad8694baSJoerg Roedel ret = state_next(); 2992ad8694baSJoerg Roedel } 2993ad8694baSJoerg Roedel 2994ad8694baSJoerg Roedel return ret; 2995ad8694baSJoerg Roedel } 2996ad8694baSJoerg Roedel 2997ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2998ad8694baSJoerg Roedel int __init amd_iommu_prepare(void) 2999ad8694baSJoerg Roedel { 3000ad8694baSJoerg Roedel int ret; 3001ad8694baSJoerg Roedel 3002ad8694baSJoerg Roedel amd_iommu_irq_remap = true; 3003ad8694baSJoerg Roedel 3004ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ACPI_FINISHED); 3005*4b8ef157SJoerg Roedel if (ret) { 3006*4b8ef157SJoerg Roedel amd_iommu_irq_remap = false; 3007ad8694baSJoerg Roedel return ret; 3008*4b8ef157SJoerg Roedel } 3009*4b8ef157SJoerg Roedel 3010ad8694baSJoerg Roedel return amd_iommu_irq_remap ? 0 : -ENODEV; 3011ad8694baSJoerg Roedel } 3012ad8694baSJoerg Roedel 3013ad8694baSJoerg Roedel int __init amd_iommu_enable(void) 3014ad8694baSJoerg Roedel { 3015ad8694baSJoerg Roedel int ret; 3016ad8694baSJoerg Roedel 3017ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ENABLED); 3018ad8694baSJoerg Roedel if (ret) 3019ad8694baSJoerg Roedel return ret; 3020ad8694baSJoerg Roedel 3021ad8694baSJoerg Roedel irq_remapping_enabled = 1; 3022ad8694baSJoerg Roedel return amd_iommu_xt_mode; 3023ad8694baSJoerg Roedel } 3024ad8694baSJoerg Roedel 3025ad8694baSJoerg Roedel void amd_iommu_disable(void) 3026ad8694baSJoerg Roedel { 3027ad8694baSJoerg Roedel amd_iommu_suspend(); 3028ad8694baSJoerg Roedel } 3029ad8694baSJoerg Roedel 3030ad8694baSJoerg Roedel int amd_iommu_reenable(int mode) 3031ad8694baSJoerg Roedel { 3032ad8694baSJoerg Roedel amd_iommu_resume(); 3033ad8694baSJoerg Roedel 3034ad8694baSJoerg Roedel return 0; 3035ad8694baSJoerg Roedel } 3036ad8694baSJoerg Roedel 3037ad8694baSJoerg Roedel int __init amd_iommu_enable_faulting(void) 3038ad8694baSJoerg Roedel { 3039ad8694baSJoerg Roedel /* We enable MSI later when PCI is initialized */ 3040ad8694baSJoerg Roedel return 0; 3041ad8694baSJoerg Roedel } 3042ad8694baSJoerg Roedel #endif 3043ad8694baSJoerg Roedel 3044ad8694baSJoerg Roedel /* 3045ad8694baSJoerg Roedel * This is the core init function for AMD IOMMU hardware in the system. 3046ad8694baSJoerg Roedel * This function is called from the generic x86 DMA layer initialization 3047ad8694baSJoerg Roedel * code. 3048ad8694baSJoerg Roedel */ 3049ad8694baSJoerg Roedel static int __init amd_iommu_init(void) 3050ad8694baSJoerg Roedel { 3051ad8694baSJoerg Roedel struct amd_iommu *iommu; 3052ad8694baSJoerg Roedel int ret; 3053ad8694baSJoerg Roedel 3054ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_INITIALIZED); 3055ad8694baSJoerg Roedel #ifdef CONFIG_GART_IOMMU 3056ad8694baSJoerg Roedel if (ret && list_empty(&amd_iommu_list)) { 3057ad8694baSJoerg Roedel /* 3058ad8694baSJoerg Roedel * We failed to initialize the AMD IOMMU - try fallback 3059ad8694baSJoerg Roedel * to GART if possible. 3060ad8694baSJoerg Roedel */ 3061ad8694baSJoerg Roedel gart_iommu_init(); 3062ad8694baSJoerg Roedel } 3063ad8694baSJoerg Roedel #endif 3064ad8694baSJoerg Roedel 3065ad8694baSJoerg Roedel for_each_iommu(iommu) 3066ad8694baSJoerg Roedel amd_iommu_debugfs_setup(iommu); 3067ad8694baSJoerg Roedel 3068ad8694baSJoerg Roedel return ret; 3069ad8694baSJoerg Roedel } 3070ad8694baSJoerg Roedel 3071ad8694baSJoerg Roedel static bool amd_iommu_sme_check(void) 3072ad8694baSJoerg Roedel { 3073ad8694baSJoerg Roedel if (!sme_active() || (boot_cpu_data.x86 != 0x17)) 3074ad8694baSJoerg Roedel return true; 3075ad8694baSJoerg Roedel 3076ad8694baSJoerg Roedel /* For Fam17h, a specific level of support is required */ 3077ad8694baSJoerg Roedel if (boot_cpu_data.microcode >= 0x08001205) 3078ad8694baSJoerg Roedel return true; 3079ad8694baSJoerg Roedel 3080ad8694baSJoerg Roedel if ((boot_cpu_data.microcode >= 0x08001126) && 3081ad8694baSJoerg Roedel (boot_cpu_data.microcode <= 0x080011ff)) 3082ad8694baSJoerg Roedel return true; 3083ad8694baSJoerg Roedel 3084ad8694baSJoerg Roedel pr_notice("IOMMU not currently supported when SME is active\n"); 3085ad8694baSJoerg Roedel 3086ad8694baSJoerg Roedel return false; 3087ad8694baSJoerg Roedel } 3088ad8694baSJoerg Roedel 3089ad8694baSJoerg Roedel /**************************************************************************** 3090ad8694baSJoerg Roedel * 3091ad8694baSJoerg Roedel * Early detect code. This code runs at IOMMU detection time in the DMA 3092ad8694baSJoerg Roedel * layer. It just looks if there is an IVRS ACPI table to detect AMD 3093ad8694baSJoerg Roedel * IOMMUs 3094ad8694baSJoerg Roedel * 3095ad8694baSJoerg Roedel ****************************************************************************/ 3096ad8694baSJoerg Roedel int __init amd_iommu_detect(void) 3097ad8694baSJoerg Roedel { 3098ad8694baSJoerg Roedel int ret; 3099ad8694baSJoerg Roedel 3100ad8694baSJoerg Roedel if (no_iommu || (iommu_detected && !gart_iommu_aperture)) 3101ad8694baSJoerg Roedel return -ENODEV; 3102ad8694baSJoerg Roedel 3103ad8694baSJoerg Roedel if (!amd_iommu_sme_check()) 3104ad8694baSJoerg Roedel return -ENODEV; 3105ad8694baSJoerg Roedel 3106ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_IVRS_DETECTED); 3107ad8694baSJoerg Roedel if (ret) 3108ad8694baSJoerg Roedel return ret; 3109ad8694baSJoerg Roedel 3110ad8694baSJoerg Roedel amd_iommu_detected = true; 3111ad8694baSJoerg Roedel iommu_detected = 1; 3112ad8694baSJoerg Roedel x86_init.iommu.iommu_init = amd_iommu_init; 3113ad8694baSJoerg Roedel 3114ad8694baSJoerg Roedel return 1; 3115ad8694baSJoerg Roedel } 3116ad8694baSJoerg Roedel 3117ad8694baSJoerg Roedel /**************************************************************************** 3118ad8694baSJoerg Roedel * 3119ad8694baSJoerg Roedel * Parsing functions for the AMD IOMMU specific kernel command line 3120ad8694baSJoerg Roedel * options. 3121ad8694baSJoerg Roedel * 3122ad8694baSJoerg Roedel ****************************************************************************/ 3123ad8694baSJoerg Roedel 3124ad8694baSJoerg Roedel static int __init parse_amd_iommu_dump(char *str) 3125ad8694baSJoerg Roedel { 3126ad8694baSJoerg Roedel amd_iommu_dump = true; 3127ad8694baSJoerg Roedel 3128ad8694baSJoerg Roedel return 1; 3129ad8694baSJoerg Roedel } 3130ad8694baSJoerg Roedel 3131ad8694baSJoerg Roedel static int __init parse_amd_iommu_intr(char *str) 3132ad8694baSJoerg Roedel { 3133ad8694baSJoerg Roedel for (; *str; ++str) { 3134ad8694baSJoerg Roedel if (strncmp(str, "legacy", 6) == 0) { 3135ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 3136ad8694baSJoerg Roedel break; 3137ad8694baSJoerg Roedel } 3138ad8694baSJoerg Roedel if (strncmp(str, "vapic", 5) == 0) { 3139ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 3140ad8694baSJoerg Roedel break; 3141ad8694baSJoerg Roedel } 3142ad8694baSJoerg Roedel } 3143ad8694baSJoerg Roedel return 1; 3144ad8694baSJoerg Roedel } 3145ad8694baSJoerg Roedel 3146ad8694baSJoerg Roedel static int __init parse_amd_iommu_options(char *str) 3147ad8694baSJoerg Roedel { 3148ad8694baSJoerg Roedel for (; *str; ++str) { 3149ad8694baSJoerg Roedel if (strncmp(str, "fullflush", 9) == 0) 3150ad8694baSJoerg Roedel amd_iommu_unmap_flush = true; 3151ad8694baSJoerg Roedel if (strncmp(str, "off", 3) == 0) 3152ad8694baSJoerg Roedel amd_iommu_disabled = true; 3153ad8694baSJoerg Roedel if (strncmp(str, "force_isolation", 15) == 0) 3154ad8694baSJoerg Roedel amd_iommu_force_isolation = true; 3155ad8694baSJoerg Roedel } 3156ad8694baSJoerg Roedel 3157ad8694baSJoerg Roedel return 1; 3158ad8694baSJoerg Roedel } 3159ad8694baSJoerg Roedel 3160ad8694baSJoerg Roedel static int __init parse_ivrs_ioapic(char *str) 3161ad8694baSJoerg Roedel { 3162ad8694baSJoerg Roedel unsigned int bus, dev, fn; 3163ad8694baSJoerg Roedel int ret, id, i; 3164ad8694baSJoerg Roedel u16 devid; 3165ad8694baSJoerg Roedel 3166ad8694baSJoerg Roedel ret = sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn); 3167ad8694baSJoerg Roedel 3168ad8694baSJoerg Roedel if (ret != 4) { 3169ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_ioapic%s\n", str); 3170ad8694baSJoerg Roedel return 1; 3171ad8694baSJoerg Roedel } 3172ad8694baSJoerg Roedel 3173ad8694baSJoerg Roedel if (early_ioapic_map_size == EARLY_MAP_SIZE) { 3174ad8694baSJoerg Roedel pr_err("Early IOAPIC map overflow - ignoring ivrs_ioapic%s\n", 3175ad8694baSJoerg Roedel str); 3176ad8694baSJoerg Roedel return 1; 3177ad8694baSJoerg Roedel } 3178ad8694baSJoerg Roedel 3179ad8694baSJoerg Roedel devid = ((bus & 0xff) << 8) | ((dev & 0x1f) << 3) | (fn & 0x7); 3180ad8694baSJoerg Roedel 3181ad8694baSJoerg Roedel cmdline_maps = true; 3182ad8694baSJoerg Roedel i = early_ioapic_map_size++; 3183ad8694baSJoerg Roedel early_ioapic_map[i].id = id; 3184ad8694baSJoerg Roedel early_ioapic_map[i].devid = devid; 3185ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line = true; 3186ad8694baSJoerg Roedel 3187ad8694baSJoerg Roedel return 1; 3188ad8694baSJoerg Roedel } 3189ad8694baSJoerg Roedel 3190ad8694baSJoerg Roedel static int __init parse_ivrs_hpet(char *str) 3191ad8694baSJoerg Roedel { 3192ad8694baSJoerg Roedel unsigned int bus, dev, fn; 3193ad8694baSJoerg Roedel int ret, id, i; 3194ad8694baSJoerg Roedel u16 devid; 3195ad8694baSJoerg Roedel 3196ad8694baSJoerg Roedel ret = sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn); 3197ad8694baSJoerg Roedel 3198ad8694baSJoerg Roedel if (ret != 4) { 3199ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_hpet%s\n", str); 3200ad8694baSJoerg Roedel return 1; 3201ad8694baSJoerg Roedel } 3202ad8694baSJoerg Roedel 3203ad8694baSJoerg Roedel if (early_hpet_map_size == EARLY_MAP_SIZE) { 3204ad8694baSJoerg Roedel pr_err("Early HPET map overflow - ignoring ivrs_hpet%s\n", 3205ad8694baSJoerg Roedel str); 3206ad8694baSJoerg Roedel return 1; 3207ad8694baSJoerg Roedel } 3208ad8694baSJoerg Roedel 3209ad8694baSJoerg Roedel devid = ((bus & 0xff) << 8) | ((dev & 0x1f) << 3) | (fn & 0x7); 3210ad8694baSJoerg Roedel 3211ad8694baSJoerg Roedel cmdline_maps = true; 3212ad8694baSJoerg Roedel i = early_hpet_map_size++; 3213ad8694baSJoerg Roedel early_hpet_map[i].id = id; 3214ad8694baSJoerg Roedel early_hpet_map[i].devid = devid; 3215ad8694baSJoerg Roedel early_hpet_map[i].cmd_line = true; 3216ad8694baSJoerg Roedel 3217ad8694baSJoerg Roedel return 1; 3218ad8694baSJoerg Roedel } 3219ad8694baSJoerg Roedel 3220ad8694baSJoerg Roedel static int __init parse_ivrs_acpihid(char *str) 3221ad8694baSJoerg Roedel { 3222ad8694baSJoerg Roedel u32 bus, dev, fn; 3223ad8694baSJoerg Roedel char *hid, *uid, *p; 3224ad8694baSJoerg Roedel char acpiid[ACPIHID_UID_LEN + ACPIHID_HID_LEN] = {0}; 3225ad8694baSJoerg Roedel int ret, i; 3226ad8694baSJoerg Roedel 3227ad8694baSJoerg Roedel ret = sscanf(str, "[%x:%x.%x]=%s", &bus, &dev, &fn, acpiid); 3228ad8694baSJoerg Roedel if (ret != 4) { 3229ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_acpihid(%s)\n", str); 3230ad8694baSJoerg Roedel return 1; 3231ad8694baSJoerg Roedel } 3232ad8694baSJoerg Roedel 3233ad8694baSJoerg Roedel p = acpiid; 3234ad8694baSJoerg Roedel hid = strsep(&p, ":"); 3235ad8694baSJoerg Roedel uid = p; 3236ad8694baSJoerg Roedel 3237ad8694baSJoerg Roedel if (!hid || !(*hid) || !uid) { 3238ad8694baSJoerg Roedel pr_err("Invalid command line: hid or uid\n"); 3239ad8694baSJoerg Roedel return 1; 3240ad8694baSJoerg Roedel } 3241ad8694baSJoerg Roedel 3242ad8694baSJoerg Roedel i = early_acpihid_map_size++; 3243ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].hid, hid, strlen(hid)); 3244ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].uid, uid, strlen(uid)); 3245ad8694baSJoerg Roedel early_acpihid_map[i].devid = 3246ad8694baSJoerg Roedel ((bus & 0xff) << 8) | ((dev & 0x1f) << 3) | (fn & 0x7); 3247ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line = true; 3248ad8694baSJoerg Roedel 3249ad8694baSJoerg Roedel return 1; 3250ad8694baSJoerg Roedel } 3251ad8694baSJoerg Roedel 3252ad8694baSJoerg Roedel __setup("amd_iommu_dump", parse_amd_iommu_dump); 3253ad8694baSJoerg Roedel __setup("amd_iommu=", parse_amd_iommu_options); 3254ad8694baSJoerg Roedel __setup("amd_iommu_intr=", parse_amd_iommu_intr); 3255ad8694baSJoerg Roedel __setup("ivrs_ioapic", parse_ivrs_ioapic); 3256ad8694baSJoerg Roedel __setup("ivrs_hpet", parse_ivrs_hpet); 3257ad8694baSJoerg Roedel __setup("ivrs_acpihid", parse_ivrs_acpihid); 3258ad8694baSJoerg Roedel 3259ad8694baSJoerg Roedel IOMMU_INIT_FINISH(amd_iommu_detect, 3260ad8694baSJoerg Roedel gart_iommu_hole_init, 3261ad8694baSJoerg Roedel NULL, 3262ad8694baSJoerg Roedel NULL); 3263ad8694baSJoerg Roedel 3264ad8694baSJoerg Roedel bool amd_iommu_v2_supported(void) 3265ad8694baSJoerg Roedel { 3266ad8694baSJoerg Roedel return amd_iommu_v2_present; 3267ad8694baSJoerg Roedel } 3268ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_v2_supported); 3269ad8694baSJoerg Roedel 3270ad8694baSJoerg Roedel struct amd_iommu *get_amd_iommu(unsigned int idx) 3271ad8694baSJoerg Roedel { 3272ad8694baSJoerg Roedel unsigned int i = 0; 3273ad8694baSJoerg Roedel struct amd_iommu *iommu; 3274ad8694baSJoerg Roedel 3275ad8694baSJoerg Roedel for_each_iommu(iommu) 3276ad8694baSJoerg Roedel if (i++ == idx) 3277ad8694baSJoerg Roedel return iommu; 3278ad8694baSJoerg Roedel return NULL; 3279ad8694baSJoerg Roedel } 3280ad8694baSJoerg Roedel EXPORT_SYMBOL(get_amd_iommu); 3281ad8694baSJoerg Roedel 3282ad8694baSJoerg Roedel /**************************************************************************** 3283ad8694baSJoerg Roedel * 3284ad8694baSJoerg Roedel * IOMMU EFR Performance Counter support functionality. This code allows 3285ad8694baSJoerg Roedel * access to the IOMMU PC functionality. 3286ad8694baSJoerg Roedel * 3287ad8694baSJoerg Roedel ****************************************************************************/ 3288ad8694baSJoerg Roedel 3289ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_banks(unsigned int idx) 3290ad8694baSJoerg Roedel { 3291ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3292ad8694baSJoerg Roedel 3293ad8694baSJoerg Roedel if (iommu) 3294ad8694baSJoerg Roedel return iommu->max_banks; 3295ad8694baSJoerg Roedel 3296ad8694baSJoerg Roedel return 0; 3297ad8694baSJoerg Roedel } 3298ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_banks); 3299ad8694baSJoerg Roedel 3300ad8694baSJoerg Roedel bool amd_iommu_pc_supported(void) 3301ad8694baSJoerg Roedel { 3302ad8694baSJoerg Roedel return amd_iommu_pc_present; 3303ad8694baSJoerg Roedel } 3304ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_supported); 3305ad8694baSJoerg Roedel 3306ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_counters(unsigned int idx) 3307ad8694baSJoerg Roedel { 3308ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3309ad8694baSJoerg Roedel 3310ad8694baSJoerg Roedel if (iommu) 3311ad8694baSJoerg Roedel return iommu->max_counters; 3312ad8694baSJoerg Roedel 3313ad8694baSJoerg Roedel return 0; 3314ad8694baSJoerg Roedel } 3315ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_counters); 3316ad8694baSJoerg Roedel 3317ad8694baSJoerg Roedel static int iommu_pc_get_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, 3318ad8694baSJoerg Roedel u8 fxn, u64 *value, bool is_write) 3319ad8694baSJoerg Roedel { 3320ad8694baSJoerg Roedel u32 offset; 3321ad8694baSJoerg Roedel u32 max_offset_lim; 3322ad8694baSJoerg Roedel 3323ad8694baSJoerg Roedel /* Make sure the IOMMU PC resource is available */ 3324ad8694baSJoerg Roedel if (!amd_iommu_pc_present) 3325ad8694baSJoerg Roedel return -ENODEV; 3326ad8694baSJoerg Roedel 3327ad8694baSJoerg Roedel /* Check for valid iommu and pc register indexing */ 3328ad8694baSJoerg Roedel if (WARN_ON(!iommu || (fxn > 0x28) || (fxn & 7))) 3329ad8694baSJoerg Roedel return -ENODEV; 3330ad8694baSJoerg Roedel 3331ad8694baSJoerg Roedel offset = (u32)(((0x40 | bank) << 12) | (cntr << 8) | fxn); 3332ad8694baSJoerg Roedel 3333ad8694baSJoerg Roedel /* Limit the offset to the hw defined mmio region aperture */ 3334ad8694baSJoerg Roedel max_offset_lim = (u32)(((0x40 | iommu->max_banks) << 12) | 3335ad8694baSJoerg Roedel (iommu->max_counters << 8) | 0x28); 3336ad8694baSJoerg Roedel if ((offset < MMIO_CNTR_REG_OFFSET) || 3337ad8694baSJoerg Roedel (offset > max_offset_lim)) 3338ad8694baSJoerg Roedel return -EINVAL; 3339ad8694baSJoerg Roedel 3340ad8694baSJoerg Roedel if (is_write) { 3341ad8694baSJoerg Roedel u64 val = *value & GENMASK_ULL(47, 0); 3342ad8694baSJoerg Roedel 3343ad8694baSJoerg Roedel writel((u32)val, iommu->mmio_base + offset); 3344ad8694baSJoerg Roedel writel((val >> 32), iommu->mmio_base + offset + 4); 3345ad8694baSJoerg Roedel } else { 3346ad8694baSJoerg Roedel *value = readl(iommu->mmio_base + offset + 4); 3347ad8694baSJoerg Roedel *value <<= 32; 3348ad8694baSJoerg Roedel *value |= readl(iommu->mmio_base + offset); 3349ad8694baSJoerg Roedel *value &= GENMASK_ULL(47, 0); 3350ad8694baSJoerg Roedel } 3351ad8694baSJoerg Roedel 3352ad8694baSJoerg Roedel return 0; 3353ad8694baSJoerg Roedel } 3354ad8694baSJoerg Roedel 3355ad8694baSJoerg Roedel int amd_iommu_pc_get_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3356ad8694baSJoerg Roedel { 3357ad8694baSJoerg Roedel if (!iommu) 3358ad8694baSJoerg Roedel return -EINVAL; 3359ad8694baSJoerg Roedel 3360ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, false); 3361ad8694baSJoerg Roedel } 3362ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_reg); 3363ad8694baSJoerg Roedel 3364ad8694baSJoerg Roedel int amd_iommu_pc_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3365ad8694baSJoerg Roedel { 3366ad8694baSJoerg Roedel if (!iommu) 3367ad8694baSJoerg Roedel return -EINVAL; 3368ad8694baSJoerg Roedel 3369ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, true); 3370ad8694baSJoerg Roedel } 3371ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_set_reg); 3372