1ad8694baSJoerg Roedel // SPDX-License-Identifier: GPL-2.0-only 2ad8694baSJoerg Roedel /* 3ad8694baSJoerg Roedel * Copyright (C) 2007-2010 Advanced Micro Devices, Inc. 4ad8694baSJoerg Roedel * Author: Joerg Roedel <jroedel@suse.de> 5ad8694baSJoerg Roedel * Leo Duran <leo.duran@amd.com> 6ad8694baSJoerg Roedel */ 7ad8694baSJoerg Roedel 8ad8694baSJoerg Roedel #define pr_fmt(fmt) "AMD-Vi: " fmt 9ad8694baSJoerg Roedel #define dev_fmt(fmt) pr_fmt(fmt) 10ad8694baSJoerg Roedel 11ad8694baSJoerg Roedel #include <linux/pci.h> 12ad8694baSJoerg Roedel #include <linux/acpi.h> 13ad8694baSJoerg Roedel #include <linux/list.h> 14ad8694baSJoerg Roedel #include <linux/bitmap.h> 15ad8694baSJoerg Roedel #include <linux/slab.h> 16ad8694baSJoerg Roedel #include <linux/syscore_ops.h> 17ad8694baSJoerg Roedel #include <linux/interrupt.h> 18ad8694baSJoerg Roedel #include <linux/msi.h> 19d1adcfbbSDavid Woodhouse #include <linux/irq.h> 20ad8694baSJoerg Roedel #include <linux/amd-iommu.h> 21ad8694baSJoerg Roedel #include <linux/export.h> 22ad8694baSJoerg Roedel #include <linux/kmemleak.h> 2332cb4d02STom Lendacky #include <linux/cc_platform.h> 249b45a773SJoerg Roedel #include <linux/iopoll.h> 25ad8694baSJoerg Roedel #include <asm/pci-direct.h> 26ad8694baSJoerg Roedel #include <asm/iommu.h> 27ad8694baSJoerg Roedel #include <asm/apic.h> 28ad8694baSJoerg Roedel #include <asm/gart.h> 29ad8694baSJoerg Roedel #include <asm/x86_init.h> 30ad8694baSJoerg Roedel #include <asm/io_apic.h> 31ad8694baSJoerg Roedel #include <asm/irq_remapping.h> 326d39bdeeSSuravee Suthikulpanit #include <asm/set_memory.h> 33ad8694baSJoerg Roedel 34ad8694baSJoerg Roedel #include <linux/crash_dump.h> 35ad8694baSJoerg Roedel 36ad8694baSJoerg Roedel #include "amd_iommu.h" 37ad8694baSJoerg Roedel #include "../irq_remapping.h" 38ad8694baSJoerg Roedel 39ad8694baSJoerg Roedel /* 40ad8694baSJoerg Roedel * definitions for the ACPI scanning code 41ad8694baSJoerg Roedel */ 42ad8694baSJoerg Roedel #define IVRS_HEADER_LENGTH 48 43ad8694baSJoerg Roedel 44ad8694baSJoerg Roedel #define ACPI_IVHD_TYPE_MAX_SUPPORTED 0x40 45ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_ALL 0x20 46ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE 0x21 47ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_RANGE 0x22 48ad8694baSJoerg Roedel 49ad8694baSJoerg Roedel #define IVHD_DEV_ALL 0x01 50ad8694baSJoerg Roedel #define IVHD_DEV_SELECT 0x02 51ad8694baSJoerg Roedel #define IVHD_DEV_SELECT_RANGE_START 0x03 52ad8694baSJoerg Roedel #define IVHD_DEV_RANGE_END 0x04 53ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS 0x42 54ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS_RANGE 0x43 55ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT 0x46 56ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT_RANGE 0x47 57ad8694baSJoerg Roedel #define IVHD_DEV_SPECIAL 0x48 58ad8694baSJoerg Roedel #define IVHD_DEV_ACPI_HID 0xf0 59ad8694baSJoerg Roedel 60ad8694baSJoerg Roedel #define UID_NOT_PRESENT 0 61ad8694baSJoerg Roedel #define UID_IS_INTEGER 1 62ad8694baSJoerg Roedel #define UID_IS_CHARACTER 2 63ad8694baSJoerg Roedel 64ad8694baSJoerg Roedel #define IVHD_SPECIAL_IOAPIC 1 65ad8694baSJoerg Roedel #define IVHD_SPECIAL_HPET 2 66ad8694baSJoerg Roedel 67ad8694baSJoerg Roedel #define IVHD_FLAG_HT_TUN_EN_MASK 0x01 68ad8694baSJoerg Roedel #define IVHD_FLAG_PASSPW_EN_MASK 0x02 69ad8694baSJoerg Roedel #define IVHD_FLAG_RESPASSPW_EN_MASK 0x04 70ad8694baSJoerg Roedel #define IVHD_FLAG_ISOC_EN_MASK 0x08 71ad8694baSJoerg Roedel 72ad8694baSJoerg Roedel #define IVMD_FLAG_EXCL_RANGE 0x08 73ad8694baSJoerg Roedel #define IVMD_FLAG_IW 0x04 74ad8694baSJoerg Roedel #define IVMD_FLAG_IR 0x02 75ad8694baSJoerg Roedel #define IVMD_FLAG_UNITY_MAP 0x01 76ad8694baSJoerg Roedel 77ad8694baSJoerg Roedel #define ACPI_DEVFLAG_INITPASS 0x01 78ad8694baSJoerg Roedel #define ACPI_DEVFLAG_EXTINT 0x02 79ad8694baSJoerg Roedel #define ACPI_DEVFLAG_NMI 0x04 80ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT1 0x10 81ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT2 0x20 82ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT0 0x40 83ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT1 0x80 84ad8694baSJoerg Roedel #define ACPI_DEVFLAG_ATSDIS 0x10000000 85ad8694baSJoerg Roedel 8642bb5aa0SJoerg Roedel #define LOOP_TIMEOUT 2000000 87bbe3a106SSuravee Suthikulpanit 8888699c02SMichael Forney #define IVRS_GET_SBDF_ID(seg, bus, dev, fn) (((seg & 0xffff) << 16) | ((bus & 0xff) << 8) \ 89bbe3a106SSuravee Suthikulpanit | ((dev & 0x1f) << 3) | (fn & 0x7)) 90bbe3a106SSuravee Suthikulpanit 91ad8694baSJoerg Roedel /* 92ad8694baSJoerg Roedel * ACPI table definitions 93ad8694baSJoerg Roedel * 94ad8694baSJoerg Roedel * These data structures are laid over the table to parse the important values 95ad8694baSJoerg Roedel * out of it. 96ad8694baSJoerg Roedel */ 97ad8694baSJoerg Roedel 98ad8694baSJoerg Roedel /* 99ad8694baSJoerg Roedel * structure describing one IOMMU in the ACPI table. Typically followed by one 100ad8694baSJoerg Roedel * or more ivhd_entrys. 101ad8694baSJoerg Roedel */ 102ad8694baSJoerg Roedel struct ivhd_header { 103ad8694baSJoerg Roedel u8 type; 104ad8694baSJoerg Roedel u8 flags; 105ad8694baSJoerg Roedel u16 length; 106ad8694baSJoerg Roedel u16 devid; 107ad8694baSJoerg Roedel u16 cap_ptr; 108ad8694baSJoerg Roedel u64 mmio_phys; 109ad8694baSJoerg Roedel u16 pci_seg; 110ad8694baSJoerg Roedel u16 info; 111ad8694baSJoerg Roedel u32 efr_attr; 112ad8694baSJoerg Roedel 113ad8694baSJoerg Roedel /* Following only valid on IVHD type 11h and 40h */ 114ad8694baSJoerg Roedel u64 efr_reg; /* Exact copy of MMIO_EXT_FEATURES */ 1151e98a35dSSuravee Suthikulpanit u64 efr_reg2; 116ad8694baSJoerg Roedel } __attribute__((packed)); 117ad8694baSJoerg Roedel 118ad8694baSJoerg Roedel /* 119ad8694baSJoerg Roedel * A device entry describing which devices a specific IOMMU translates and 120ad8694baSJoerg Roedel * which requestor ids they use. 121ad8694baSJoerg Roedel */ 122ad8694baSJoerg Roedel struct ivhd_entry { 123ad8694baSJoerg Roedel u8 type; 124ad8694baSJoerg Roedel u16 devid; 125ad8694baSJoerg Roedel u8 flags; 12643d83af8SKees Cook struct_group(ext_hid, 127ad8694baSJoerg Roedel u32 ext; 128ad8694baSJoerg Roedel u32 hidh; 12943d83af8SKees Cook ); 130ad8694baSJoerg Roedel u64 cid; 131ad8694baSJoerg Roedel u8 uidf; 132ad8694baSJoerg Roedel u8 uidl; 133ad8694baSJoerg Roedel u8 uid; 134ad8694baSJoerg Roedel } __attribute__((packed)); 135ad8694baSJoerg Roedel 136ad8694baSJoerg Roedel /* 137ad8694baSJoerg Roedel * An AMD IOMMU memory definition structure. It defines things like exclusion 138ad8694baSJoerg Roedel * ranges for devices and regions that should be unity mapped. 139ad8694baSJoerg Roedel */ 140ad8694baSJoerg Roedel struct ivmd_header { 141ad8694baSJoerg Roedel u8 type; 142ad8694baSJoerg Roedel u8 flags; 143ad8694baSJoerg Roedel u16 length; 144ad8694baSJoerg Roedel u16 devid; 145ad8694baSJoerg Roedel u16 aux; 146b618ae62SVasant Hegde u16 pci_seg; 147b618ae62SVasant Hegde u8 resv[6]; 148ad8694baSJoerg Roedel u64 range_start; 149ad8694baSJoerg Roedel u64 range_length; 150ad8694baSJoerg Roedel } __attribute__((packed)); 151ad8694baSJoerg Roedel 152ad8694baSJoerg Roedel bool amd_iommu_dump; 153ad8694baSJoerg Roedel bool amd_iommu_irq_remap __read_mostly; 154ad8694baSJoerg Roedel 15589c9a09cSSuravee Suthikulpanit enum io_pgtable_fmt amd_iommu_pgtable = AMD_IOMMU_V1; 156f5944964SVasant Hegde /* Guest page table level */ 157f5944964SVasant Hegde int amd_iommu_gpt_level = PAGE_MODE_4_LEVEL; 15889c9a09cSSuravee Suthikulpanit 159ad8694baSJoerg Roedel int amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 160ad8694baSJoerg Roedel static int amd_iommu_xt_mode = IRQ_REMAP_XAPIC_MODE; 161ad8694baSJoerg Roedel 162ad8694baSJoerg Roedel static bool amd_iommu_detected; 163b1e650dbSJoerg Roedel static bool amd_iommu_disabled __initdata; 164b1e650dbSJoerg Roedel static bool amd_iommu_force_enable __initdata; 16566419036SSuravee Suthikulpanit static bool amd_iommu_irtcachedis; 166ad8694baSJoerg Roedel static int amd_iommu_target_ivhd_type; 167ad8694baSJoerg Roedel 1689dd299d8SSuravee Suthikulpanit /* Global EFR and EFR2 registers */ 1699dd299d8SSuravee Suthikulpanit u64 amd_iommu_efr; 1709dd299d8SSuravee Suthikulpanit u64 amd_iommu_efr2; 1719dd299d8SSuravee Suthikulpanit 172fb2accadSBrijesh Singh /* SNP is enabled on the system? */ 173fb2accadSBrijesh Singh bool amd_iommu_snp_en; 174fb2accadSBrijesh Singh EXPORT_SYMBOL(amd_iommu_snp_en); 175fb2accadSBrijesh Singh 176404ec4e4SVasant Hegde LIST_HEAD(amd_iommu_pci_seg_list); /* list of all PCI segments */ 177ad8694baSJoerg Roedel LIST_HEAD(amd_iommu_list); /* list of all AMD IOMMUs in the 178ad8694baSJoerg Roedel system */ 179ad8694baSJoerg Roedel 180ad8694baSJoerg Roedel /* Array to assign indices to IOMMUs*/ 181ad8694baSJoerg Roedel struct amd_iommu *amd_iommus[MAX_IOMMUS]; 182ad8694baSJoerg Roedel 183ad8694baSJoerg Roedel /* Number of IOMMUs present in the system */ 184ad8694baSJoerg Roedel static int amd_iommus_present; 185ad8694baSJoerg Roedel 186ad8694baSJoerg Roedel /* IOMMUs have a non-present cache? */ 187ad8694baSJoerg Roedel bool amd_iommu_np_cache __read_mostly; 188ad8694baSJoerg Roedel bool amd_iommu_iotlb_sup __read_mostly = true; 189ad8694baSJoerg Roedel 190ad8694baSJoerg Roedel u32 amd_iommu_max_pasid __read_mostly = ~0; 191ad8694baSJoerg Roedel 192ad8694baSJoerg Roedel bool amd_iommu_v2_present __read_mostly; 193ad8694baSJoerg Roedel static bool amd_iommu_pc_present __read_mostly; 194f1ca7071SMario Limonciello bool amdr_ivrs_remap_support __read_mostly; 195ad8694baSJoerg Roedel 196ad8694baSJoerg Roedel bool amd_iommu_force_isolation __read_mostly; 197ad8694baSJoerg Roedel 198ad8694baSJoerg Roedel /* 199ad8694baSJoerg Roedel * AMD IOMMU allows up to 2^16 different protection domains. This is a bitmap 200ad8694baSJoerg Roedel * to know which ones are already in use. 201ad8694baSJoerg Roedel */ 202ad8694baSJoerg Roedel unsigned long *amd_iommu_pd_alloc_bitmap; 203ad8694baSJoerg Roedel 204ad8694baSJoerg Roedel enum iommu_init_state { 205ad8694baSJoerg Roedel IOMMU_START_STATE, 206ad8694baSJoerg Roedel IOMMU_IVRS_DETECTED, 207ad8694baSJoerg Roedel IOMMU_ACPI_FINISHED, 208ad8694baSJoerg Roedel IOMMU_ENABLED, 209ad8694baSJoerg Roedel IOMMU_PCI_INIT, 210ad8694baSJoerg Roedel IOMMU_INTERRUPTS_EN, 211ad8694baSJoerg Roedel IOMMU_INITIALIZED, 212ad8694baSJoerg Roedel IOMMU_NOT_FOUND, 213ad8694baSJoerg Roedel IOMMU_INIT_ERROR, 214ad8694baSJoerg Roedel IOMMU_CMDLINE_DISABLED, 215ad8694baSJoerg Roedel }; 216ad8694baSJoerg Roedel 217ad8694baSJoerg Roedel /* Early ioapic and hpet maps from kernel command line */ 218ad8694baSJoerg Roedel #define EARLY_MAP_SIZE 4 219ad8694baSJoerg Roedel static struct devid_map __initdata early_ioapic_map[EARLY_MAP_SIZE]; 220ad8694baSJoerg Roedel static struct devid_map __initdata early_hpet_map[EARLY_MAP_SIZE]; 221ad8694baSJoerg Roedel static struct acpihid_map_entry __initdata early_acpihid_map[EARLY_MAP_SIZE]; 222ad8694baSJoerg Roedel 223ad8694baSJoerg Roedel static int __initdata early_ioapic_map_size; 224ad8694baSJoerg Roedel static int __initdata early_hpet_map_size; 225ad8694baSJoerg Roedel static int __initdata early_acpihid_map_size; 226ad8694baSJoerg Roedel 227ad8694baSJoerg Roedel static bool __initdata cmdline_maps; 228ad8694baSJoerg Roedel 229ad8694baSJoerg Roedel static enum iommu_init_state init_state = IOMMU_START_STATE; 230ad8694baSJoerg Roedel 231ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void); 232ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state); 2331ab5a153SSuravee Suthikulpanit static void init_device_table_dma(struct amd_iommu_pci_seg *pci_seg); 234ad8694baSJoerg Roedel 235ad8694baSJoerg Roedel static bool amd_iommu_pre_enabled = true; 236ad8694baSJoerg Roedel 237a44092e3SSuravee Suthikulpanit static u32 amd_iommu_ivinfo __initdata; 238a44092e3SSuravee Suthikulpanit 239ad8694baSJoerg Roedel bool translation_pre_enabled(struct amd_iommu *iommu) 240ad8694baSJoerg Roedel { 241ad8694baSJoerg Roedel return (iommu->flags & AMD_IOMMU_FLAG_TRANS_PRE_ENABLED); 242ad8694baSJoerg Roedel } 243ad8694baSJoerg Roedel 244ad8694baSJoerg Roedel static void clear_translation_pre_enabled(struct amd_iommu *iommu) 245ad8694baSJoerg Roedel { 246ad8694baSJoerg Roedel iommu->flags &= ~AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 247ad8694baSJoerg Roedel } 248ad8694baSJoerg Roedel 249ad8694baSJoerg Roedel static void init_translation_status(struct amd_iommu *iommu) 250ad8694baSJoerg Roedel { 251ad8694baSJoerg Roedel u64 ctrl; 252ad8694baSJoerg Roedel 253ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 254ad8694baSJoerg Roedel if (ctrl & (1<<CONTROL_IOMMU_EN)) 255ad8694baSJoerg Roedel iommu->flags |= AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 256ad8694baSJoerg Roedel } 257ad8694baSJoerg Roedel 258401360ecSSuravee Suthikulpanit static inline unsigned long tbl_size(int entry_size, int last_bdf) 259ad8694baSJoerg Roedel { 260ad8694baSJoerg Roedel unsigned shift = PAGE_SHIFT + 261401360ecSSuravee Suthikulpanit get_order((last_bdf + 1) * entry_size); 262ad8694baSJoerg Roedel 263ad8694baSJoerg Roedel return 1UL << shift; 264ad8694baSJoerg Roedel } 265ad8694baSJoerg Roedel 266ad8694baSJoerg Roedel int amd_iommu_get_num_iommus(void) 267ad8694baSJoerg Roedel { 268ad8694baSJoerg Roedel return amd_iommus_present; 269ad8694baSJoerg Roedel } 270ad8694baSJoerg Roedel 2719dd299d8SSuravee Suthikulpanit /* 2729dd299d8SSuravee Suthikulpanit * Iterate through all the IOMMUs to get common EFR 2739dd299d8SSuravee Suthikulpanit * masks among all IOMMUs and warn if found inconsistency. 2749dd299d8SSuravee Suthikulpanit */ 2759dd299d8SSuravee Suthikulpanit static void get_global_efr(void) 276c3811a50SWei Huang { 277c3811a50SWei Huang struct amd_iommu *iommu; 278c3811a50SWei Huang 279c3811a50SWei Huang for_each_iommu(iommu) { 2809dd299d8SSuravee Suthikulpanit u64 tmp = iommu->features; 2819dd299d8SSuravee Suthikulpanit u64 tmp2 = iommu->features2; 2829dd299d8SSuravee Suthikulpanit 2839dd299d8SSuravee Suthikulpanit if (list_is_first(&iommu->list, &amd_iommu_list)) { 2849dd299d8SSuravee Suthikulpanit amd_iommu_efr = tmp; 2859dd299d8SSuravee Suthikulpanit amd_iommu_efr2 = tmp2; 2869dd299d8SSuravee Suthikulpanit continue; 287c3811a50SWei Huang } 288c3811a50SWei Huang 2899dd299d8SSuravee Suthikulpanit if (amd_iommu_efr == tmp && 2909dd299d8SSuravee Suthikulpanit amd_iommu_efr2 == tmp2) 2919dd299d8SSuravee Suthikulpanit continue; 2929dd299d8SSuravee Suthikulpanit 2939dd299d8SSuravee Suthikulpanit pr_err(FW_BUG 2949dd299d8SSuravee Suthikulpanit "Found inconsistent EFR/EFR2 %#llx,%#llx (global %#llx,%#llx) on iommu%d (%04x:%02x:%02x.%01x).\n", 2959dd299d8SSuravee Suthikulpanit tmp, tmp2, amd_iommu_efr, amd_iommu_efr2, 2969dd299d8SSuravee Suthikulpanit iommu->index, iommu->pci_seg->id, 2979dd299d8SSuravee Suthikulpanit PCI_BUS_NUM(iommu->devid), PCI_SLOT(iommu->devid), 2989dd299d8SSuravee Suthikulpanit PCI_FUNC(iommu->devid)); 2999dd299d8SSuravee Suthikulpanit 3009dd299d8SSuravee Suthikulpanit amd_iommu_efr &= tmp; 3019dd299d8SSuravee Suthikulpanit amd_iommu_efr2 &= tmp2; 302c3811a50SWei Huang } 3039dd299d8SSuravee Suthikulpanit 3049dd299d8SSuravee Suthikulpanit pr_info("Using global IVHD EFR:%#llx, EFR2:%#llx\n", amd_iommu_efr, amd_iommu_efr2); 3059dd299d8SSuravee Suthikulpanit } 3069dd299d8SSuravee Suthikulpanit 3079dd299d8SSuravee Suthikulpanit static bool check_feature_on_all_iommus(u64 mask) 3089dd299d8SSuravee Suthikulpanit { 3099dd299d8SSuravee Suthikulpanit return !!(amd_iommu_efr & mask); 3109dd299d8SSuravee Suthikulpanit } 311c3811a50SWei Huang 312f5944964SVasant Hegde static inline int check_feature_gpt_level(void) 313f5944964SVasant Hegde { 314f5944964SVasant Hegde return ((amd_iommu_efr >> FEATURE_GATS_SHIFT) & FEATURE_GATS_MASK); 315f5944964SVasant Hegde } 316f5944964SVasant Hegde 317a44092e3SSuravee Suthikulpanit /* 318a44092e3SSuravee Suthikulpanit * For IVHD type 0x11/0x40, EFR is also available via IVHD. 319a44092e3SSuravee Suthikulpanit * Default to IVHD EFR since it is available sooner 320a44092e3SSuravee Suthikulpanit * (i.e. before PCI init). 321a44092e3SSuravee Suthikulpanit */ 322a44092e3SSuravee Suthikulpanit static void __init early_iommu_features_init(struct amd_iommu *iommu, 323a44092e3SSuravee Suthikulpanit struct ivhd_header *h) 324a44092e3SSuravee Suthikulpanit { 3251e98a35dSSuravee Suthikulpanit if (amd_iommu_ivinfo & IOMMU_IVINFO_EFRSUP) { 326a44092e3SSuravee Suthikulpanit iommu->features = h->efr_reg; 3271e98a35dSSuravee Suthikulpanit iommu->features2 = h->efr_reg2; 3281e98a35dSSuravee Suthikulpanit } 329f1ca7071SMario Limonciello if (amd_iommu_ivinfo & IOMMU_IVINFO_DMA_REMAP) 330f1ca7071SMario Limonciello amdr_ivrs_remap_support = true; 331a44092e3SSuravee Suthikulpanit } 332a44092e3SSuravee Suthikulpanit 333ad8694baSJoerg Roedel /* Access to l1 and l2 indexed register spaces */ 334ad8694baSJoerg Roedel 335ad8694baSJoerg Roedel static u32 iommu_read_l1(struct amd_iommu *iommu, u16 l1, u8 address) 336ad8694baSJoerg Roedel { 337ad8694baSJoerg Roedel u32 val; 338ad8694baSJoerg Roedel 339ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 340ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xfc, &val); 341ad8694baSJoerg Roedel return val; 342ad8694baSJoerg Roedel } 343ad8694baSJoerg Roedel 344ad8694baSJoerg Roedel static void iommu_write_l1(struct amd_iommu *iommu, u16 l1, u8 address, u32 val) 345ad8694baSJoerg Roedel { 346ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16 | 1 << 31)); 347ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xfc, val); 348ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 349ad8694baSJoerg Roedel } 350ad8694baSJoerg Roedel 351ad8694baSJoerg Roedel static u32 iommu_read_l2(struct amd_iommu *iommu, u8 address) 352ad8694baSJoerg Roedel { 353ad8694baSJoerg Roedel u32 val; 354ad8694baSJoerg Roedel 355ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, address); 356ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &val); 357ad8694baSJoerg Roedel return val; 358ad8694baSJoerg Roedel } 359ad8694baSJoerg Roedel 360ad8694baSJoerg Roedel static void iommu_write_l2(struct amd_iommu *iommu, u8 address, u32 val) 361ad8694baSJoerg Roedel { 362ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, (address | 1 << 8)); 363ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, val); 364ad8694baSJoerg Roedel } 365ad8694baSJoerg Roedel 366ad8694baSJoerg Roedel /**************************************************************************** 367ad8694baSJoerg Roedel * 368ad8694baSJoerg Roedel * AMD IOMMU MMIO register space handling functions 369ad8694baSJoerg Roedel * 370ad8694baSJoerg Roedel * These functions are used to program the IOMMU device registers in 371ad8694baSJoerg Roedel * MMIO space required for that driver. 372ad8694baSJoerg Roedel * 373ad8694baSJoerg Roedel ****************************************************************************/ 374ad8694baSJoerg Roedel 375ad8694baSJoerg Roedel /* 376ad8694baSJoerg Roedel * This function set the exclusion range in the IOMMU. DMA accesses to the 377ad8694baSJoerg Roedel * exclusion range are passed through untranslated 378ad8694baSJoerg Roedel */ 379ad8694baSJoerg Roedel static void iommu_set_exclusion_range(struct amd_iommu *iommu) 380ad8694baSJoerg Roedel { 381ad8694baSJoerg Roedel u64 start = iommu->exclusion_start & PAGE_MASK; 382ad8694baSJoerg Roedel u64 limit = (start + iommu->exclusion_length - 1) & PAGE_MASK; 383ad8694baSJoerg Roedel u64 entry; 384ad8694baSJoerg Roedel 385ad8694baSJoerg Roedel if (!iommu->exclusion_start) 386ad8694baSJoerg Roedel return; 387ad8694baSJoerg Roedel 388ad8694baSJoerg Roedel entry = start | MMIO_EXCL_ENABLE_MASK; 389ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 390ad8694baSJoerg Roedel &entry, sizeof(entry)); 391ad8694baSJoerg Roedel 392ad8694baSJoerg Roedel entry = limit; 393ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 394ad8694baSJoerg Roedel &entry, sizeof(entry)); 395ad8694baSJoerg Roedel } 396ad8694baSJoerg Roedel 39754ce12e0SSuravee Suthikulpanit static void iommu_set_cwwb_range(struct amd_iommu *iommu) 39854ce12e0SSuravee Suthikulpanit { 39954ce12e0SSuravee Suthikulpanit u64 start = iommu_virt_to_phys((void *)iommu->cmd_sem); 40054ce12e0SSuravee Suthikulpanit u64 entry = start & PM_ADDR_MASK; 40154ce12e0SSuravee Suthikulpanit 40202c6f31dSSuravee Suthikulpanit if (!check_feature_on_all_iommus(FEATURE_SNP)) 40354ce12e0SSuravee Suthikulpanit return; 40454ce12e0SSuravee Suthikulpanit 40554ce12e0SSuravee Suthikulpanit /* Note: 40654ce12e0SSuravee Suthikulpanit * Re-purpose Exclusion base/limit registers for Completion wait 40754ce12e0SSuravee Suthikulpanit * write-back base/limit. 40854ce12e0SSuravee Suthikulpanit */ 40954ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 41054ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 41154ce12e0SSuravee Suthikulpanit 41254ce12e0SSuravee Suthikulpanit /* Note: 41354ce12e0SSuravee Suthikulpanit * Default to 4 Kbytes, which can be specified by setting base 41454ce12e0SSuravee Suthikulpanit * address equal to the limit address. 41554ce12e0SSuravee Suthikulpanit */ 41654ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 41754ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 41854ce12e0SSuravee Suthikulpanit } 41954ce12e0SSuravee Suthikulpanit 420ad8694baSJoerg Roedel /* Programs the physical address of the device table into the IOMMU hardware */ 421ad8694baSJoerg Roedel static void iommu_set_device_table(struct amd_iommu *iommu) 422ad8694baSJoerg Roedel { 423ad8694baSJoerg Roedel u64 entry; 424b5c85290SVasant Hegde u32 dev_table_size = iommu->pci_seg->dev_table_size; 425401360ecSSuravee Suthikulpanit void *dev_table = (void *)get_dev_table(iommu); 426ad8694baSJoerg Roedel 427ad8694baSJoerg Roedel BUG_ON(iommu->mmio_base == NULL); 428ad8694baSJoerg Roedel 429401360ecSSuravee Suthikulpanit entry = iommu_virt_to_phys(dev_table); 430ad8694baSJoerg Roedel entry |= (dev_table_size >> 12) - 1; 431ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET, 432ad8694baSJoerg Roedel &entry, sizeof(entry)); 433ad8694baSJoerg Roedel } 434ad8694baSJoerg Roedel 435ad8694baSJoerg Roedel /* Generic functions to enable/disable certain features of the IOMMU. */ 436ad8694baSJoerg Roedel static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit) 437ad8694baSJoerg Roedel { 438ad8694baSJoerg Roedel u64 ctrl; 439ad8694baSJoerg Roedel 440ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 441ad8694baSJoerg Roedel ctrl |= (1ULL << bit); 442ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 443ad8694baSJoerg Roedel } 444ad8694baSJoerg Roedel 445ad8694baSJoerg Roedel static void iommu_feature_disable(struct amd_iommu *iommu, u8 bit) 446ad8694baSJoerg Roedel { 447ad8694baSJoerg Roedel u64 ctrl; 448ad8694baSJoerg Roedel 449ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 450ad8694baSJoerg Roedel ctrl &= ~(1ULL << bit); 451ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 452ad8694baSJoerg Roedel } 453ad8694baSJoerg Roedel 454ad8694baSJoerg Roedel static void iommu_set_inv_tlb_timeout(struct amd_iommu *iommu, int timeout) 455ad8694baSJoerg Roedel { 456ad8694baSJoerg Roedel u64 ctrl; 457ad8694baSJoerg Roedel 458ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 459ad8694baSJoerg Roedel ctrl &= ~CTRL_INV_TO_MASK; 460ad8694baSJoerg Roedel ctrl |= (timeout << CONTROL_INV_TIMEOUT) & CTRL_INV_TO_MASK; 461ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 462ad8694baSJoerg Roedel } 463ad8694baSJoerg Roedel 464ad8694baSJoerg Roedel /* Function to enable the hardware */ 465ad8694baSJoerg Roedel static void iommu_enable(struct amd_iommu *iommu) 466ad8694baSJoerg Roedel { 467ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_IOMMU_EN); 468ad8694baSJoerg Roedel } 469ad8694baSJoerg Roedel 470ad8694baSJoerg Roedel static void iommu_disable(struct amd_iommu *iommu) 471ad8694baSJoerg Roedel { 472ad8694baSJoerg Roedel if (!iommu->mmio_base) 473ad8694baSJoerg Roedel return; 474ad8694baSJoerg Roedel 475ad8694baSJoerg Roedel /* Disable command buffer */ 476ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 477ad8694baSJoerg Roedel 478ad8694baSJoerg Roedel /* Disable event logging and event interrupts */ 479ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_INT_EN); 480ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 481ad8694baSJoerg Roedel 482ad8694baSJoerg Roedel /* Disable IOMMU GA_LOG */ 483ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GALOG_EN); 484ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GAINT_EN); 485ad8694baSJoerg Roedel 486ad8694baSJoerg Roedel /* Disable IOMMU hardware itself */ 487ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_IOMMU_EN); 48866419036SSuravee Suthikulpanit 48966419036SSuravee Suthikulpanit /* Clear IRTE cache disabling bit */ 49066419036SSuravee Suthikulpanit iommu_feature_disable(iommu, CONTROL_IRTCACHEDIS); 491ad8694baSJoerg Roedel } 492ad8694baSJoerg Roedel 493ad8694baSJoerg Roedel /* 494ad8694baSJoerg Roedel * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in 495ad8694baSJoerg Roedel * the system has one. 496ad8694baSJoerg Roedel */ 497ad8694baSJoerg Roedel static u8 __iomem * __init iommu_map_mmio_space(u64 address, u64 end) 498ad8694baSJoerg Roedel { 499ad8694baSJoerg Roedel if (!request_mem_region(address, end, "amd_iommu")) { 500ad8694baSJoerg Roedel pr_err("Can not reserve memory region %llx-%llx for mmio\n", 501ad8694baSJoerg Roedel address, end); 502ad8694baSJoerg Roedel pr_err("This is a BIOS bug. Please contact your hardware vendor\n"); 503ad8694baSJoerg Roedel return NULL; 504ad8694baSJoerg Roedel } 505ad8694baSJoerg Roedel 506ad8694baSJoerg Roedel return (u8 __iomem *)ioremap(address, end); 507ad8694baSJoerg Roedel } 508ad8694baSJoerg Roedel 509ad8694baSJoerg Roedel static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu) 510ad8694baSJoerg Roedel { 511ad8694baSJoerg Roedel if (iommu->mmio_base) 512ad8694baSJoerg Roedel iounmap(iommu->mmio_base); 513ad8694baSJoerg Roedel release_mem_region(iommu->mmio_phys, iommu->mmio_phys_end); 514ad8694baSJoerg Roedel } 515ad8694baSJoerg Roedel 516ad8694baSJoerg Roedel static inline u32 get_ivhd_header_size(struct ivhd_header *h) 517ad8694baSJoerg Roedel { 518ad8694baSJoerg Roedel u32 size = 0; 519ad8694baSJoerg Roedel 520ad8694baSJoerg Roedel switch (h->type) { 521ad8694baSJoerg Roedel case 0x10: 522ad8694baSJoerg Roedel size = 24; 523ad8694baSJoerg Roedel break; 524ad8694baSJoerg Roedel case 0x11: 525ad8694baSJoerg Roedel case 0x40: 526ad8694baSJoerg Roedel size = 40; 527ad8694baSJoerg Roedel break; 528ad8694baSJoerg Roedel } 529ad8694baSJoerg Roedel return size; 530ad8694baSJoerg Roedel } 531ad8694baSJoerg Roedel 532ad8694baSJoerg Roedel /**************************************************************************** 533ad8694baSJoerg Roedel * 534ad8694baSJoerg Roedel * The functions below belong to the first pass of AMD IOMMU ACPI table 535ad8694baSJoerg Roedel * parsing. In this pass we try to find out the highest device id this 536ad8694baSJoerg Roedel * code has to handle. Upon this information the size of the shared data 537ad8694baSJoerg Roedel * structures is determined later. 538ad8694baSJoerg Roedel * 539ad8694baSJoerg Roedel ****************************************************************************/ 540ad8694baSJoerg Roedel 541ad8694baSJoerg Roedel /* 542ad8694baSJoerg Roedel * This function calculates the length of a given IVHD entry 543ad8694baSJoerg Roedel */ 544ad8694baSJoerg Roedel static inline int ivhd_entry_length(u8 *ivhd) 545ad8694baSJoerg Roedel { 546ad8694baSJoerg Roedel u32 type = ((struct ivhd_entry *)ivhd)->type; 547ad8694baSJoerg Roedel 548ad8694baSJoerg Roedel if (type < 0x80) { 549ad8694baSJoerg Roedel return 0x04 << (*ivhd >> 6); 550ad8694baSJoerg Roedel } else if (type == IVHD_DEV_ACPI_HID) { 551ad8694baSJoerg Roedel /* For ACPI_HID, offset 21 is uid len */ 552ad8694baSJoerg Roedel return *((u8 *)ivhd + 21) + 22; 553ad8694baSJoerg Roedel } 554ad8694baSJoerg Roedel return 0; 555ad8694baSJoerg Roedel } 556ad8694baSJoerg Roedel 557ad8694baSJoerg Roedel /* 558ad8694baSJoerg Roedel * After reading the highest device id from the IOMMU PCI capability header 559ad8694baSJoerg Roedel * this function looks if there is a higher device id defined in the ACPI table 560ad8694baSJoerg Roedel */ 561ad8694baSJoerg Roedel static int __init find_last_devid_from_ivhd(struct ivhd_header *h) 562ad8694baSJoerg Roedel { 563ad8694baSJoerg Roedel u8 *p = (void *)h, *end = (void *)h; 564ad8694baSJoerg Roedel struct ivhd_entry *dev; 56530795900SVasant Hegde int last_devid = -EINVAL; 566ad8694baSJoerg Roedel 567ad8694baSJoerg Roedel u32 ivhd_size = get_ivhd_header_size(h); 568ad8694baSJoerg Roedel 569ad8694baSJoerg Roedel if (!ivhd_size) { 570ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 571ad8694baSJoerg Roedel return -EINVAL; 572ad8694baSJoerg Roedel } 573ad8694baSJoerg Roedel 574ad8694baSJoerg Roedel p += ivhd_size; 575ad8694baSJoerg Roedel end += h->length; 576ad8694baSJoerg Roedel 577ad8694baSJoerg Roedel while (p < end) { 578ad8694baSJoerg Roedel dev = (struct ivhd_entry *)p; 579ad8694baSJoerg Roedel switch (dev->type) { 580ad8694baSJoerg Roedel case IVHD_DEV_ALL: 581ad8694baSJoerg Roedel /* Use maximum BDF value for DEV_ALL */ 58230795900SVasant Hegde return 0xffff; 583ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 584ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 585ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 586ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 587ad8694baSJoerg Roedel /* all the above subfield types refer to device ids */ 58830795900SVasant Hegde if (dev->devid > last_devid) 58930795900SVasant Hegde last_devid = dev->devid; 590ad8694baSJoerg Roedel break; 591ad8694baSJoerg Roedel default: 592ad8694baSJoerg Roedel break; 593ad8694baSJoerg Roedel } 594ad8694baSJoerg Roedel p += ivhd_entry_length(p); 595ad8694baSJoerg Roedel } 596ad8694baSJoerg Roedel 597ad8694baSJoerg Roedel WARN_ON(p != end); 598ad8694baSJoerg Roedel 59930795900SVasant Hegde return last_devid; 600ad8694baSJoerg Roedel } 601ad8694baSJoerg Roedel 602ad8694baSJoerg Roedel static int __init check_ivrs_checksum(struct acpi_table_header *table) 603ad8694baSJoerg Roedel { 604ad8694baSJoerg Roedel int i; 605ad8694baSJoerg Roedel u8 checksum = 0, *p = (u8 *)table; 606ad8694baSJoerg Roedel 607ad8694baSJoerg Roedel for (i = 0; i < table->length; ++i) 608ad8694baSJoerg Roedel checksum += p[i]; 609ad8694baSJoerg Roedel if (checksum != 0) { 610ad8694baSJoerg Roedel /* ACPI table corrupt */ 611ad8694baSJoerg Roedel pr_err(FW_BUG "IVRS invalid checksum\n"); 612ad8694baSJoerg Roedel return -ENODEV; 613ad8694baSJoerg Roedel } 614ad8694baSJoerg Roedel 615ad8694baSJoerg Roedel return 0; 616ad8694baSJoerg Roedel } 617ad8694baSJoerg Roedel 618ad8694baSJoerg Roedel /* 619ad8694baSJoerg Roedel * Iterate over all IVHD entries in the ACPI table and find the highest device 620ad8694baSJoerg Roedel * id which we need to handle. This is the first of three functions which parse 621ad8694baSJoerg Roedel * the ACPI table. So we check the checksum here. 622ad8694baSJoerg Roedel */ 62330795900SVasant Hegde static int __init find_last_devid_acpi(struct acpi_table_header *table, u16 pci_seg) 624ad8694baSJoerg Roedel { 625ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 626ad8694baSJoerg Roedel struct ivhd_header *h; 62730795900SVasant Hegde int last_devid, last_bdf = 0; 628ad8694baSJoerg Roedel 629ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 630ad8694baSJoerg Roedel 631ad8694baSJoerg Roedel end += table->length; 632ad8694baSJoerg Roedel while (p < end) { 633ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 63430795900SVasant Hegde if (h->pci_seg == pci_seg && 63530795900SVasant Hegde h->type == amd_iommu_target_ivhd_type) { 63630795900SVasant Hegde last_devid = find_last_devid_from_ivhd(h); 637ad8694baSJoerg Roedel 63830795900SVasant Hegde if (last_devid < 0) 63930795900SVasant Hegde return -EINVAL; 64030795900SVasant Hegde if (last_devid > last_bdf) 64130795900SVasant Hegde last_bdf = last_devid; 642ad8694baSJoerg Roedel } 643ad8694baSJoerg Roedel p += h->length; 644ad8694baSJoerg Roedel } 645ad8694baSJoerg Roedel WARN_ON(p != end); 646ad8694baSJoerg Roedel 64730795900SVasant Hegde return last_bdf; 648ad8694baSJoerg Roedel } 649ad8694baSJoerg Roedel 650ad8694baSJoerg Roedel /**************************************************************************** 651ad8694baSJoerg Roedel * 652ad8694baSJoerg Roedel * The following functions belong to the code path which parses the ACPI table 653ad8694baSJoerg Roedel * the second time. In this ACPI parsing iteration we allocate IOMMU specific 65404230c11SSuravee Suthikulpanit * data structures, initialize the per PCI segment device/alias/rlookup table 65504230c11SSuravee Suthikulpanit * and also basically initialize the hardware. 656ad8694baSJoerg Roedel * 657ad8694baSJoerg Roedel ****************************************************************************/ 658ad8694baSJoerg Roedel 65904230c11SSuravee Suthikulpanit /* Allocate per PCI segment device table */ 66004230c11SSuravee Suthikulpanit static inline int __init alloc_dev_table(struct amd_iommu_pci_seg *pci_seg) 66104230c11SSuravee Suthikulpanit { 66204230c11SSuravee Suthikulpanit pci_seg->dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO | GFP_DMA32, 663b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 66404230c11SSuravee Suthikulpanit if (!pci_seg->dev_table) 66504230c11SSuravee Suthikulpanit return -ENOMEM; 66604230c11SSuravee Suthikulpanit 66704230c11SSuravee Suthikulpanit return 0; 66804230c11SSuravee Suthikulpanit } 66904230c11SSuravee Suthikulpanit 67004230c11SSuravee Suthikulpanit static inline void free_dev_table(struct amd_iommu_pci_seg *pci_seg) 67104230c11SSuravee Suthikulpanit { 67204230c11SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->dev_table, 673b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 67404230c11SSuravee Suthikulpanit pci_seg->dev_table = NULL; 67504230c11SSuravee Suthikulpanit } 67604230c11SSuravee Suthikulpanit 677eda797a2SSuravee Suthikulpanit /* Allocate per PCI segment IOMMU rlookup table. */ 678eda797a2SSuravee Suthikulpanit static inline int __init alloc_rlookup_table(struct amd_iommu_pci_seg *pci_seg) 679eda797a2SSuravee Suthikulpanit { 680eda797a2SSuravee Suthikulpanit pci_seg->rlookup_table = (void *)__get_free_pages( 681eda797a2SSuravee Suthikulpanit GFP_KERNEL | __GFP_ZERO, 682ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 683eda797a2SSuravee Suthikulpanit if (pci_seg->rlookup_table == NULL) 684eda797a2SSuravee Suthikulpanit return -ENOMEM; 685eda797a2SSuravee Suthikulpanit 686eda797a2SSuravee Suthikulpanit return 0; 687eda797a2SSuravee Suthikulpanit } 688eda797a2SSuravee Suthikulpanit 689eda797a2SSuravee Suthikulpanit static inline void free_rlookup_table(struct amd_iommu_pci_seg *pci_seg) 690eda797a2SSuravee Suthikulpanit { 691eda797a2SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->rlookup_table, 692ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 693eda797a2SSuravee Suthikulpanit pci_seg->rlookup_table = NULL; 694eda797a2SSuravee Suthikulpanit } 695eda797a2SSuravee Suthikulpanit 696333e581bSVasant Hegde static inline int __init alloc_irq_lookup_table(struct amd_iommu_pci_seg *pci_seg) 697333e581bSVasant Hegde { 698333e581bSVasant Hegde pci_seg->irq_lookup_table = (void *)__get_free_pages( 699333e581bSVasant Hegde GFP_KERNEL | __GFP_ZERO, 700ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 701333e581bSVasant Hegde kmemleak_alloc(pci_seg->irq_lookup_table, 702ec12dd13SVasant Hegde pci_seg->rlookup_table_size, 1, GFP_KERNEL); 703333e581bSVasant Hegde if (pci_seg->irq_lookup_table == NULL) 704333e581bSVasant Hegde return -ENOMEM; 705333e581bSVasant Hegde 706333e581bSVasant Hegde return 0; 707333e581bSVasant Hegde } 708333e581bSVasant Hegde 709333e581bSVasant Hegde static inline void free_irq_lookup_table(struct amd_iommu_pci_seg *pci_seg) 710333e581bSVasant Hegde { 711333e581bSVasant Hegde kmemleak_free(pci_seg->irq_lookup_table); 712333e581bSVasant Hegde free_pages((unsigned long)pci_seg->irq_lookup_table, 713ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 714333e581bSVasant Hegde pci_seg->irq_lookup_table = NULL; 715333e581bSVasant Hegde } 716eda797a2SSuravee Suthikulpanit 71799fc4ac3SSuravee Suthikulpanit static int __init alloc_alias_table(struct amd_iommu_pci_seg *pci_seg) 71899fc4ac3SSuravee Suthikulpanit { 71999fc4ac3SSuravee Suthikulpanit int i; 72099fc4ac3SSuravee Suthikulpanit 72199fc4ac3SSuravee Suthikulpanit pci_seg->alias_table = (void *)__get_free_pages(GFP_KERNEL, 72274ce42a9SVasant Hegde get_order(pci_seg->alias_table_size)); 72399fc4ac3SSuravee Suthikulpanit if (!pci_seg->alias_table) 72499fc4ac3SSuravee Suthikulpanit return -ENOMEM; 72599fc4ac3SSuravee Suthikulpanit 72699fc4ac3SSuravee Suthikulpanit /* 72799fc4ac3SSuravee Suthikulpanit * let all alias entries point to itself 72899fc4ac3SSuravee Suthikulpanit */ 729401360ecSSuravee Suthikulpanit for (i = 0; i <= pci_seg->last_bdf; ++i) 73099fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[i] = i; 73199fc4ac3SSuravee Suthikulpanit 73299fc4ac3SSuravee Suthikulpanit return 0; 73399fc4ac3SSuravee Suthikulpanit } 73499fc4ac3SSuravee Suthikulpanit 73599fc4ac3SSuravee Suthikulpanit static void __init free_alias_table(struct amd_iommu_pci_seg *pci_seg) 73699fc4ac3SSuravee Suthikulpanit { 73799fc4ac3SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->alias_table, 73874ce42a9SVasant Hegde get_order(pci_seg->alias_table_size)); 73999fc4ac3SSuravee Suthikulpanit pci_seg->alias_table = NULL; 74099fc4ac3SSuravee Suthikulpanit } 74199fc4ac3SSuravee Suthikulpanit 742ad8694baSJoerg Roedel /* 743ad8694baSJoerg Roedel * Allocates the command buffer. This buffer is per AMD IOMMU. We can 744ad8694baSJoerg Roedel * write commands to that buffer later and the IOMMU will execute them 745ad8694baSJoerg Roedel * asynchronously 746ad8694baSJoerg Roedel */ 747ad8694baSJoerg Roedel static int __init alloc_command_buffer(struct amd_iommu *iommu) 748ad8694baSJoerg Roedel { 749ad8694baSJoerg Roedel iommu->cmd_buf = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 750ad8694baSJoerg Roedel get_order(CMD_BUFFER_SIZE)); 751ad8694baSJoerg Roedel 752ad8694baSJoerg Roedel return iommu->cmd_buf ? 0 : -ENOMEM; 753ad8694baSJoerg Roedel } 754ad8694baSJoerg Roedel 755ad8694baSJoerg Roedel /* 756386ae59bSVasant Hegde * Interrupt handler has processed all pending events and adjusted head 757386ae59bSVasant Hegde * and tail pointer. Reset overflow mask and restart logging again. 758386ae59bSVasant Hegde */ 759386ae59bSVasant Hegde static void amd_iommu_restart_log(struct amd_iommu *iommu, const char *evt_type, 760386ae59bSVasant Hegde u8 cntrl_intr, u8 cntrl_log, 761386ae59bSVasant Hegde u32 status_run_mask, u32 status_overflow_mask) 762386ae59bSVasant Hegde { 763386ae59bSVasant Hegde u32 status; 764386ae59bSVasant Hegde 765386ae59bSVasant Hegde status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 766386ae59bSVasant Hegde if (status & status_run_mask) 767386ae59bSVasant Hegde return; 768386ae59bSVasant Hegde 769386ae59bSVasant Hegde pr_info_ratelimited("IOMMU %s log restarting\n", evt_type); 770386ae59bSVasant Hegde 771386ae59bSVasant Hegde iommu_feature_disable(iommu, cntrl_log); 772386ae59bSVasant Hegde iommu_feature_disable(iommu, cntrl_intr); 773386ae59bSVasant Hegde 774386ae59bSVasant Hegde writel(status_overflow_mask, iommu->mmio_base + MMIO_STATUS_OFFSET); 775386ae59bSVasant Hegde 776386ae59bSVasant Hegde iommu_feature_enable(iommu, cntrl_intr); 777386ae59bSVasant Hegde iommu_feature_enable(iommu, cntrl_log); 778386ae59bSVasant Hegde } 779386ae59bSVasant Hegde 780386ae59bSVasant Hegde /* 7815ce97f4eSLennert Buytenhek * This function restarts event logging in case the IOMMU experienced 7825ce97f4eSLennert Buytenhek * an event log buffer overflow. 7835ce97f4eSLennert Buytenhek */ 7845ce97f4eSLennert Buytenhek void amd_iommu_restart_event_logging(struct amd_iommu *iommu) 7855ce97f4eSLennert Buytenhek { 786386ae59bSVasant Hegde amd_iommu_restart_log(iommu, "Event", CONTROL_EVT_INT_EN, 787386ae59bSVasant Hegde CONTROL_EVT_LOG_EN, MMIO_STATUS_EVT_RUN_MASK, 788386ae59bSVasant Hegde MMIO_STATUS_EVT_OVERFLOW_MASK); 7895ce97f4eSLennert Buytenhek } 7905ce97f4eSLennert Buytenhek 7915ce97f4eSLennert Buytenhek /* 792af47b0a2SJoao Martins * This function restarts event logging in case the IOMMU experienced 793386ae59bSVasant Hegde * GA log overflow. 794af47b0a2SJoao Martins */ 795af47b0a2SJoao Martins void amd_iommu_restart_ga_log(struct amd_iommu *iommu) 796af47b0a2SJoao Martins { 797386ae59bSVasant Hegde amd_iommu_restart_log(iommu, "GA", CONTROL_GAINT_EN, 798386ae59bSVasant Hegde CONTROL_GALOG_EN, MMIO_STATUS_GALOG_RUN_MASK, 799386ae59bSVasant Hegde MMIO_STATUS_GALOG_OVERFLOW_MASK); 800af47b0a2SJoao Martins } 801af47b0a2SJoao Martins 802af47b0a2SJoao Martins /* 803*274c2218SVasant Hegde * This function restarts ppr logging in case the IOMMU experienced 804*274c2218SVasant Hegde * PPR log overflow. 805*274c2218SVasant Hegde */ 806*274c2218SVasant Hegde void amd_iommu_restart_ppr_log(struct amd_iommu *iommu) 807*274c2218SVasant Hegde { 808*274c2218SVasant Hegde amd_iommu_restart_log(iommu, "PPR", CONTROL_PPRINT_EN, 809*274c2218SVasant Hegde CONTROL_PPRLOG_EN, MMIO_STATUS_PPR_RUN_MASK, 810*274c2218SVasant Hegde MMIO_STATUS_PPR_OVERFLOW_MASK); 811*274c2218SVasant Hegde } 812*274c2218SVasant Hegde 813*274c2218SVasant Hegde /* 814ad8694baSJoerg Roedel * This function resets the command buffer if the IOMMU stopped fetching 815ad8694baSJoerg Roedel * commands from it. 816ad8694baSJoerg Roedel */ 8173bf01426SVasant Hegde static void amd_iommu_reset_cmd_buffer(struct amd_iommu *iommu) 818ad8694baSJoerg Roedel { 819ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 820ad8694baSJoerg Roedel 821ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET); 822ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET); 823ad8694baSJoerg Roedel iommu->cmd_buf_head = 0; 824ad8694baSJoerg Roedel iommu->cmd_buf_tail = 0; 825ad8694baSJoerg Roedel 826ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_CMDBUF_EN); 827ad8694baSJoerg Roedel } 828ad8694baSJoerg Roedel 829ad8694baSJoerg Roedel /* 830ad8694baSJoerg Roedel * This function writes the command buffer address to the hardware and 831ad8694baSJoerg Roedel * enables it. 832ad8694baSJoerg Roedel */ 833ad8694baSJoerg Roedel static void iommu_enable_command_buffer(struct amd_iommu *iommu) 834ad8694baSJoerg Roedel { 835ad8694baSJoerg Roedel u64 entry; 836ad8694baSJoerg Roedel 837ad8694baSJoerg Roedel BUG_ON(iommu->cmd_buf == NULL); 838ad8694baSJoerg Roedel 839ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->cmd_buf); 840ad8694baSJoerg Roedel entry |= MMIO_CMD_SIZE_512; 841ad8694baSJoerg Roedel 842ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET, 843ad8694baSJoerg Roedel &entry, sizeof(entry)); 844ad8694baSJoerg Roedel 845ad8694baSJoerg Roedel amd_iommu_reset_cmd_buffer(iommu); 846ad8694baSJoerg Roedel } 847ad8694baSJoerg Roedel 848ad8694baSJoerg Roedel /* 849ad8694baSJoerg Roedel * This function disables the command buffer 850ad8694baSJoerg Roedel */ 851ad8694baSJoerg Roedel static void iommu_disable_command_buffer(struct amd_iommu *iommu) 852ad8694baSJoerg Roedel { 853ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 854ad8694baSJoerg Roedel } 855ad8694baSJoerg Roedel 856ad8694baSJoerg Roedel static void __init free_command_buffer(struct amd_iommu *iommu) 857ad8694baSJoerg Roedel { 858ad8694baSJoerg Roedel free_pages((unsigned long)iommu->cmd_buf, get_order(CMD_BUFFER_SIZE)); 859ad8694baSJoerg Roedel } 860ad8694baSJoerg Roedel 8616d39bdeeSSuravee Suthikulpanit static void *__init iommu_alloc_4k_pages(struct amd_iommu *iommu, 8626d39bdeeSSuravee Suthikulpanit gfp_t gfp, size_t size) 8636d39bdeeSSuravee Suthikulpanit { 8646d39bdeeSSuravee Suthikulpanit int order = get_order(size); 8656d39bdeeSSuravee Suthikulpanit void *buf = (void *)__get_free_pages(gfp, order); 8666d39bdeeSSuravee Suthikulpanit 8676d39bdeeSSuravee Suthikulpanit if (buf && 86802c6f31dSSuravee Suthikulpanit check_feature_on_all_iommus(FEATURE_SNP) && 8696d39bdeeSSuravee Suthikulpanit set_memory_4k((unsigned long)buf, (1 << order))) { 8706d39bdeeSSuravee Suthikulpanit free_pages((unsigned long)buf, order); 8716d39bdeeSSuravee Suthikulpanit buf = NULL; 8726d39bdeeSSuravee Suthikulpanit } 8736d39bdeeSSuravee Suthikulpanit 8746d39bdeeSSuravee Suthikulpanit return buf; 8756d39bdeeSSuravee Suthikulpanit } 8766d39bdeeSSuravee Suthikulpanit 877ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 878ad8694baSJoerg Roedel static int __init alloc_event_buffer(struct amd_iommu *iommu) 879ad8694baSJoerg Roedel { 8806d39bdeeSSuravee Suthikulpanit iommu->evt_buf = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 8816d39bdeeSSuravee Suthikulpanit EVT_BUFFER_SIZE); 882ad8694baSJoerg Roedel 883ad8694baSJoerg Roedel return iommu->evt_buf ? 0 : -ENOMEM; 884ad8694baSJoerg Roedel } 885ad8694baSJoerg Roedel 886ad8694baSJoerg Roedel static void iommu_enable_event_buffer(struct amd_iommu *iommu) 887ad8694baSJoerg Roedel { 888ad8694baSJoerg Roedel u64 entry; 889ad8694baSJoerg Roedel 890ad8694baSJoerg Roedel BUG_ON(iommu->evt_buf == NULL); 891ad8694baSJoerg Roedel 892ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK; 893ad8694baSJoerg Roedel 894ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET, 895ad8694baSJoerg Roedel &entry, sizeof(entry)); 896ad8694baSJoerg Roedel 897ad8694baSJoerg Roedel /* set head and tail to zero manually */ 898ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET); 899ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_TAIL_OFFSET); 900ad8694baSJoerg Roedel 901ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN); 902ad8694baSJoerg Roedel } 903ad8694baSJoerg Roedel 904ad8694baSJoerg Roedel /* 905ad8694baSJoerg Roedel * This function disables the event log buffer 906ad8694baSJoerg Roedel */ 907ad8694baSJoerg Roedel static void iommu_disable_event_buffer(struct amd_iommu *iommu) 908ad8694baSJoerg Roedel { 909ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 910ad8694baSJoerg Roedel } 911ad8694baSJoerg Roedel 912ad8694baSJoerg Roedel static void __init free_event_buffer(struct amd_iommu *iommu) 913ad8694baSJoerg Roedel { 914ad8694baSJoerg Roedel free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE)); 915ad8694baSJoerg Roedel } 916ad8694baSJoerg Roedel 917ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 918ad8694baSJoerg Roedel static int __init alloc_ppr_log(struct amd_iommu *iommu) 919ad8694baSJoerg Roedel { 9206d39bdeeSSuravee Suthikulpanit iommu->ppr_log = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 9216d39bdeeSSuravee Suthikulpanit PPR_LOG_SIZE); 922ad8694baSJoerg Roedel 923ad8694baSJoerg Roedel return iommu->ppr_log ? 0 : -ENOMEM; 924ad8694baSJoerg Roedel } 925ad8694baSJoerg Roedel 926ad8694baSJoerg Roedel static void iommu_enable_ppr_log(struct amd_iommu *iommu) 927ad8694baSJoerg Roedel { 928ad8694baSJoerg Roedel u64 entry; 929ad8694baSJoerg Roedel 930ad8694baSJoerg Roedel if (iommu->ppr_log == NULL) 931ad8694baSJoerg Roedel return; 932ad8694baSJoerg Roedel 933ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->ppr_log) | PPR_LOG_SIZE_512; 934ad8694baSJoerg Roedel 935ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_PPR_LOG_OFFSET, 936ad8694baSJoerg Roedel &entry, sizeof(entry)); 937ad8694baSJoerg Roedel 938ad8694baSJoerg Roedel /* set head and tail to zero manually */ 939ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_HEAD_OFFSET); 940ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_TAIL_OFFSET); 941ad8694baSJoerg Roedel 942ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRLOG_EN); 943ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPR_EN); 944ad8694baSJoerg Roedel } 945ad8694baSJoerg Roedel 946ad8694baSJoerg Roedel static void __init free_ppr_log(struct amd_iommu *iommu) 947ad8694baSJoerg Roedel { 948ad8694baSJoerg Roedel free_pages((unsigned long)iommu->ppr_log, get_order(PPR_LOG_SIZE)); 949ad8694baSJoerg Roedel } 950ad8694baSJoerg Roedel 951ad8694baSJoerg Roedel static void free_ga_log(struct amd_iommu *iommu) 952ad8694baSJoerg Roedel { 953ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 954092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log, get_order(GA_LOG_SIZE)); 955092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log_tail, get_order(8)); 956ad8694baSJoerg Roedel #endif 957ad8694baSJoerg Roedel } 958ad8694baSJoerg Roedel 959be280ea7SJoerg Roedel #ifdef CONFIG_IRQ_REMAP 960ad8694baSJoerg Roedel static int iommu_ga_log_enable(struct amd_iommu *iommu) 961ad8694baSJoerg Roedel { 962ad8694baSJoerg Roedel u32 status, i; 963a8d4a37dSMaxim Levitsky u64 entry; 964ad8694baSJoerg Roedel 965ad8694baSJoerg Roedel if (!iommu->ga_log) 966ad8694baSJoerg Roedel return -EINVAL; 967ad8694baSJoerg Roedel 968a8d4a37dSMaxim Levitsky entry = iommu_virt_to_phys(iommu->ga_log) | GA_LOG_SIZE_512; 969a8d4a37dSMaxim Levitsky memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_BASE_OFFSET, 970a8d4a37dSMaxim Levitsky &entry, sizeof(entry)); 971a8d4a37dSMaxim Levitsky entry = (iommu_virt_to_phys(iommu->ga_log_tail) & 972a8d4a37dSMaxim Levitsky (BIT_ULL(52)-1)) & ~7ULL; 973a8d4a37dSMaxim Levitsky memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_TAIL_OFFSET, 974a8d4a37dSMaxim Levitsky &entry, sizeof(entry)); 975a8d4a37dSMaxim Levitsky writel(0x00, iommu->mmio_base + MMIO_GA_HEAD_OFFSET); 976a8d4a37dSMaxim Levitsky writel(0x00, iommu->mmio_base + MMIO_GA_TAIL_OFFSET); 977a8d4a37dSMaxim Levitsky 978a8d4a37dSMaxim Levitsky 979ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GAINT_EN); 980ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GALOG_EN); 981ad8694baSJoerg Roedel 982ad8694baSJoerg Roedel for (i = 0; i < LOOP_TIMEOUT; ++i) { 983ad8694baSJoerg Roedel status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 984ad8694baSJoerg Roedel if (status & (MMIO_STATUS_GALOG_RUN_MASK)) 985ad8694baSJoerg Roedel break; 9869b45a773SJoerg Roedel udelay(10); 987ad8694baSJoerg Roedel } 988ad8694baSJoerg Roedel 989a8d4a37dSMaxim Levitsky if (WARN_ON(i >= LOOP_TIMEOUT)) 990ad8694baSJoerg Roedel return -EINVAL; 991be280ea7SJoerg Roedel 992ad8694baSJoerg Roedel return 0; 993ad8694baSJoerg Roedel } 994ad8694baSJoerg Roedel 995ad8694baSJoerg Roedel static int iommu_init_ga_log(struct amd_iommu *iommu) 996ad8694baSJoerg Roedel { 997ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 998ad8694baSJoerg Roedel return 0; 999ad8694baSJoerg Roedel 1000ad8694baSJoerg Roedel iommu->ga_log = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 1001ad8694baSJoerg Roedel get_order(GA_LOG_SIZE)); 1002ad8694baSJoerg Roedel if (!iommu->ga_log) 1003ad8694baSJoerg Roedel goto err_out; 1004ad8694baSJoerg Roedel 1005ad8694baSJoerg Roedel iommu->ga_log_tail = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 1006ad8694baSJoerg Roedel get_order(8)); 1007ad8694baSJoerg Roedel if (!iommu->ga_log_tail) 1008ad8694baSJoerg Roedel goto err_out; 1009ad8694baSJoerg Roedel 1010ad8694baSJoerg Roedel return 0; 1011ad8694baSJoerg Roedel err_out: 1012ad8694baSJoerg Roedel free_ga_log(iommu); 1013ad8694baSJoerg Roedel return -EINVAL; 1014ad8694baSJoerg Roedel } 1015be280ea7SJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 1016ad8694baSJoerg Roedel 1017c69d89afSSuravee Suthikulpanit static int __init alloc_cwwb_sem(struct amd_iommu *iommu) 1018c69d89afSSuravee Suthikulpanit { 10196d39bdeeSSuravee Suthikulpanit iommu->cmd_sem = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 1); 1020c69d89afSSuravee Suthikulpanit 1021c69d89afSSuravee Suthikulpanit return iommu->cmd_sem ? 0 : -ENOMEM; 1022c69d89afSSuravee Suthikulpanit } 1023c69d89afSSuravee Suthikulpanit 1024c69d89afSSuravee Suthikulpanit static void __init free_cwwb_sem(struct amd_iommu *iommu) 1025c69d89afSSuravee Suthikulpanit { 1026c69d89afSSuravee Suthikulpanit if (iommu->cmd_sem) 1027c69d89afSSuravee Suthikulpanit free_page((unsigned long)iommu->cmd_sem); 1028c69d89afSSuravee Suthikulpanit } 1029c69d89afSSuravee Suthikulpanit 1030ad8694baSJoerg Roedel static void iommu_enable_xt(struct amd_iommu *iommu) 1031ad8694baSJoerg Roedel { 1032ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 1033ad8694baSJoerg Roedel /* 1034ad8694baSJoerg Roedel * XT mode (32-bit APIC destination ID) requires 1035ad8694baSJoerg Roedel * GA mode (128-bit IRTE support) as a prerequisite. 1036ad8694baSJoerg Roedel */ 1037ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir) && 1038ad8694baSJoerg Roedel amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 1039ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_XT_EN); 1040ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 1041ad8694baSJoerg Roedel } 1042ad8694baSJoerg Roedel 1043ad8694baSJoerg Roedel static void iommu_enable_gt(struct amd_iommu *iommu) 1044ad8694baSJoerg Roedel { 1045ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_GT)) 1046ad8694baSJoerg Roedel return; 1047ad8694baSJoerg Roedel 1048ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GT_EN); 1049ad8694baSJoerg Roedel } 1050ad8694baSJoerg Roedel 1051ad8694baSJoerg Roedel /* sets a specific bit in the device table entry. */ 105256fb7951SSuravee Suthikulpanit static void __set_dev_entry_bit(struct dev_table_entry *dev_table, 105356fb7951SSuravee Suthikulpanit u16 devid, u8 bit) 1054ad8694baSJoerg Roedel { 1055ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 1056ad8694baSJoerg Roedel int _bit = bit & 0x3f; 1057ad8694baSJoerg Roedel 105856fb7951SSuravee Suthikulpanit dev_table[devid].data[i] |= (1UL << _bit); 1059ad8694baSJoerg Roedel } 1060ad8694baSJoerg Roedel 106156fb7951SSuravee Suthikulpanit static void set_dev_entry_bit(struct amd_iommu *iommu, u16 devid, u8 bit) 106256fb7951SSuravee Suthikulpanit { 106356fb7951SSuravee Suthikulpanit struct dev_table_entry *dev_table = get_dev_table(iommu); 106456fb7951SSuravee Suthikulpanit 106556fb7951SSuravee Suthikulpanit return __set_dev_entry_bit(dev_table, devid, bit); 106656fb7951SSuravee Suthikulpanit } 106756fb7951SSuravee Suthikulpanit 106856fb7951SSuravee Suthikulpanit static int __get_dev_entry_bit(struct dev_table_entry *dev_table, 106956fb7951SSuravee Suthikulpanit u16 devid, u8 bit) 1070ad8694baSJoerg Roedel { 1071ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 1072ad8694baSJoerg Roedel int _bit = bit & 0x3f; 1073ad8694baSJoerg Roedel 107456fb7951SSuravee Suthikulpanit return (dev_table[devid].data[i] & (1UL << _bit)) >> _bit; 1075ad8694baSJoerg Roedel } 1076ad8694baSJoerg Roedel 107756fb7951SSuravee Suthikulpanit static int get_dev_entry_bit(struct amd_iommu *iommu, u16 devid, u8 bit) 107856fb7951SSuravee Suthikulpanit { 107956fb7951SSuravee Suthikulpanit struct dev_table_entry *dev_table = get_dev_table(iommu); 108056fb7951SSuravee Suthikulpanit 108156fb7951SSuravee Suthikulpanit return __get_dev_entry_bit(dev_table, devid, bit); 108256fb7951SSuravee Suthikulpanit } 1083ad8694baSJoerg Roedel 1084eb21ef02SSuravee Suthikulpanit static bool __copy_device_table(struct amd_iommu *iommu) 1085ad8694baSJoerg Roedel { 1086eb21ef02SSuravee Suthikulpanit u64 int_ctl, int_tab_len, entry = 0; 1087eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg = iommu->pci_seg; 1088ad8694baSJoerg Roedel struct dev_table_entry *old_devtb = NULL; 1089ad8694baSJoerg Roedel u32 lo, hi, devid, old_devtb_size; 1090ad8694baSJoerg Roedel phys_addr_t old_devtb_phys; 1091ad8694baSJoerg Roedel u16 dom_id, dte_v, irq_v; 1092ad8694baSJoerg Roedel gfp_t gfp_flag; 1093ad8694baSJoerg Roedel u64 tmp; 1094ad8694baSJoerg Roedel 1095eb21ef02SSuravee Suthikulpanit /* Each IOMMU use separate device table with the same size */ 1096ad8694baSJoerg Roedel lo = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET); 1097ad8694baSJoerg Roedel hi = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET + 4); 1098ad8694baSJoerg Roedel entry = (((u64) hi) << 32) + lo; 1099ad8694baSJoerg Roedel 1100ad8694baSJoerg Roedel old_devtb_size = ((entry & ~PAGE_MASK) + 1) << 12; 1101b5c85290SVasant Hegde if (old_devtb_size != pci_seg->dev_table_size) { 1102ad8694baSJoerg Roedel pr_err("The device table size of IOMMU:%d is not expected!\n", 1103ad8694baSJoerg Roedel iommu->index); 1104ad8694baSJoerg Roedel return false; 1105ad8694baSJoerg Roedel } 1106ad8694baSJoerg Roedel 1107ad8694baSJoerg Roedel /* 1108ad8694baSJoerg Roedel * When SME is enabled in the first kernel, the entry includes the 1109ad8694baSJoerg Roedel * memory encryption mask(sme_me_mask), we must remove the memory 1110ad8694baSJoerg Roedel * encryption mask to obtain the true physical address in kdump kernel. 1111ad8694baSJoerg Roedel */ 1112ad8694baSJoerg Roedel old_devtb_phys = __sme_clr(entry) & PAGE_MASK; 1113ad8694baSJoerg Roedel 1114ad8694baSJoerg Roedel if (old_devtb_phys >= 0x100000000ULL) { 1115ad8694baSJoerg Roedel pr_err("The address of old device table is above 4G, not trustworthy!\n"); 1116ad8694baSJoerg Roedel return false; 1117ad8694baSJoerg Roedel } 111832cb4d02STom Lendacky old_devtb = (cc_platform_has(CC_ATTR_HOST_MEM_ENCRYPT) && is_kdump_kernel()) 1119ad8694baSJoerg Roedel ? (__force void *)ioremap_encrypted(old_devtb_phys, 1120b5c85290SVasant Hegde pci_seg->dev_table_size) 1121b5c85290SVasant Hegde : memremap(old_devtb_phys, pci_seg->dev_table_size, MEMREMAP_WB); 1122ad8694baSJoerg Roedel 1123ad8694baSJoerg Roedel if (!old_devtb) 1124ad8694baSJoerg Roedel return false; 1125ad8694baSJoerg Roedel 1126ad8694baSJoerg Roedel gfp_flag = GFP_KERNEL | __GFP_ZERO | GFP_DMA32; 1127eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy = (void *)__get_free_pages(gfp_flag, 1128b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 1129eb21ef02SSuravee Suthikulpanit if (pci_seg->old_dev_tbl_cpy == NULL) { 1130ad8694baSJoerg Roedel pr_err("Failed to allocate memory for copying old device table!\n"); 1131434d2defSVasant Hegde memunmap(old_devtb); 1132ad8694baSJoerg Roedel return false; 1133ad8694baSJoerg Roedel } 1134ad8694baSJoerg Roedel 1135401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) { 1136eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid] = old_devtb[devid]; 1137ad8694baSJoerg Roedel dom_id = old_devtb[devid].data[1] & DEV_DOMID_MASK; 1138ad8694baSJoerg Roedel dte_v = old_devtb[devid].data[0] & DTE_FLAG_V; 1139ad8694baSJoerg Roedel 1140ad8694baSJoerg Roedel if (dte_v && dom_id) { 1141eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[0] = old_devtb[devid].data[0]; 1142eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[1] = old_devtb[devid].data[1]; 1143ad8694baSJoerg Roedel __set_bit(dom_id, amd_iommu_pd_alloc_bitmap); 1144ad8694baSJoerg Roedel /* If gcr3 table existed, mask it out */ 1145ad8694baSJoerg Roedel if (old_devtb[devid].data[0] & DTE_FLAG_GV) { 1146ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_B(~0ULL) << DTE_GCR3_SHIFT_B; 1147ad8694baSJoerg Roedel tmp |= DTE_GCR3_VAL_C(~0ULL) << DTE_GCR3_SHIFT_C; 1148eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[1] &= ~tmp; 1149ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_A(~0ULL) << DTE_GCR3_SHIFT_A; 1150ad8694baSJoerg Roedel tmp |= DTE_FLAG_GV; 1151eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[0] &= ~tmp; 1152ad8694baSJoerg Roedel } 1153ad8694baSJoerg Roedel } 1154ad8694baSJoerg Roedel 1155ad8694baSJoerg Roedel irq_v = old_devtb[devid].data[2] & DTE_IRQ_REMAP_ENABLE; 1156ad8694baSJoerg Roedel int_ctl = old_devtb[devid].data[2] & DTE_IRQ_REMAP_INTCTL_MASK; 11575ae9a046SSuravee Suthikulpanit int_tab_len = old_devtb[devid].data[2] & DTE_INTTABLEN_MASK; 1158ad8694baSJoerg Roedel if (irq_v && (int_ctl || int_tab_len)) { 1159ad8694baSJoerg Roedel if ((int_ctl != DTE_IRQ_REMAP_INTCTL) || 11605ae9a046SSuravee Suthikulpanit (int_tab_len != DTE_INTTABLEN)) { 1161ad8694baSJoerg Roedel pr_err("Wrong old irq remapping flag: %#x\n", devid); 1162434d2defSVasant Hegde memunmap(old_devtb); 1163ad8694baSJoerg Roedel return false; 1164ad8694baSJoerg Roedel } 1165ad8694baSJoerg Roedel 1166eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[2] = old_devtb[devid].data[2]; 1167ad8694baSJoerg Roedel } 1168ad8694baSJoerg Roedel } 1169ad8694baSJoerg Roedel memunmap(old_devtb); 1170ad8694baSJoerg Roedel 1171ad8694baSJoerg Roedel return true; 1172ad8694baSJoerg Roedel } 1173ad8694baSJoerg Roedel 1174eb21ef02SSuravee Suthikulpanit static bool copy_device_table(void) 1175eb21ef02SSuravee Suthikulpanit { 1176eb21ef02SSuravee Suthikulpanit struct amd_iommu *iommu; 1177eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 1178eb21ef02SSuravee Suthikulpanit 1179eb21ef02SSuravee Suthikulpanit if (!amd_iommu_pre_enabled) 1180eb21ef02SSuravee Suthikulpanit return false; 1181eb21ef02SSuravee Suthikulpanit 1182eb21ef02SSuravee Suthikulpanit pr_warn("Translation is already enabled - trying to copy translation structures\n"); 1183eb21ef02SSuravee Suthikulpanit 1184eb21ef02SSuravee Suthikulpanit /* 1185eb21ef02SSuravee Suthikulpanit * All IOMMUs within PCI segment shares common device table. 1186eb21ef02SSuravee Suthikulpanit * Hence copy device table only once per PCI segment. 1187eb21ef02SSuravee Suthikulpanit */ 1188eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 1189eb21ef02SSuravee Suthikulpanit for_each_iommu(iommu) { 1190eb21ef02SSuravee Suthikulpanit if (pci_seg->id != iommu->pci_seg->id) 1191eb21ef02SSuravee Suthikulpanit continue; 1192eb21ef02SSuravee Suthikulpanit if (!__copy_device_table(iommu)) 1193eb21ef02SSuravee Suthikulpanit return false; 1194eb21ef02SSuravee Suthikulpanit break; 1195eb21ef02SSuravee Suthikulpanit } 1196eb21ef02SSuravee Suthikulpanit } 1197eb21ef02SSuravee Suthikulpanit 1198eb21ef02SSuravee Suthikulpanit return true; 1199eb21ef02SSuravee Suthikulpanit } 1200eb21ef02SSuravee Suthikulpanit 120156fb7951SSuravee Suthikulpanit void amd_iommu_apply_erratum_63(struct amd_iommu *iommu, u16 devid) 1202ad8694baSJoerg Roedel { 1203ad8694baSJoerg Roedel int sysmgt; 1204ad8694baSJoerg Roedel 120556fb7951SSuravee Suthikulpanit sysmgt = get_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT1) | 120656fb7951SSuravee Suthikulpanit (get_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT2) << 1); 1207ad8694baSJoerg Roedel 1208ad8694baSJoerg Roedel if (sysmgt == 0x01) 120956fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_IW); 1210ad8694baSJoerg Roedel } 1211ad8694baSJoerg Roedel 1212ad8694baSJoerg Roedel /* 1213ad8694baSJoerg Roedel * This function takes the device specific flags read from the ACPI 1214ad8694baSJoerg Roedel * table and sets up the device table entry with that information 1215ad8694baSJoerg Roedel */ 1216ad8694baSJoerg Roedel static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu, 1217ad8694baSJoerg Roedel u16 devid, u32 flags, u32 ext_flags) 1218ad8694baSJoerg Roedel { 1219ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_INITPASS) 122056fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_INIT_PASS); 1221ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_EXTINT) 122256fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_EINT_PASS); 1223ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_NMI) 122456fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_NMI_PASS); 1225ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT1) 122656fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT1); 1227ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT2) 122856fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT2); 1229ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT0) 123056fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_LINT0_PASS); 1231ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT1) 123256fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_LINT1_PASS); 1233ad8694baSJoerg Roedel 123456fb7951SSuravee Suthikulpanit amd_iommu_apply_erratum_63(iommu, devid); 1235ad8694baSJoerg Roedel 1236401360ecSSuravee Suthikulpanit amd_iommu_set_rlookup_table(iommu, devid); 1237ad8694baSJoerg Roedel } 1238ad8694baSJoerg Roedel 1239a45627baSSuravee Suthikulpanit int __init add_special_device(u8 type, u8 id, u32 *devid, bool cmd_line) 1240ad8694baSJoerg Roedel { 1241ad8694baSJoerg Roedel struct devid_map *entry; 1242ad8694baSJoerg Roedel struct list_head *list; 1243ad8694baSJoerg Roedel 1244ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1245ad8694baSJoerg Roedel list = &ioapic_map; 1246ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1247ad8694baSJoerg Roedel list = &hpet_map; 1248ad8694baSJoerg Roedel else 1249ad8694baSJoerg Roedel return -EINVAL; 1250ad8694baSJoerg Roedel 1251ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1252ad8694baSJoerg Roedel if (!(entry->id == id && entry->cmd_line)) 1253ad8694baSJoerg Roedel continue; 1254ad8694baSJoerg Roedel 1255ad8694baSJoerg Roedel pr_info("Command-line override present for %s id %d - ignoring\n", 1256ad8694baSJoerg Roedel type == IVHD_SPECIAL_IOAPIC ? "IOAPIC" : "HPET", id); 1257ad8694baSJoerg Roedel 1258ad8694baSJoerg Roedel *devid = entry->devid; 1259ad8694baSJoerg Roedel 1260ad8694baSJoerg Roedel return 0; 1261ad8694baSJoerg Roedel } 1262ad8694baSJoerg Roedel 1263ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1264ad8694baSJoerg Roedel if (!entry) 1265ad8694baSJoerg Roedel return -ENOMEM; 1266ad8694baSJoerg Roedel 1267ad8694baSJoerg Roedel entry->id = id; 1268ad8694baSJoerg Roedel entry->devid = *devid; 1269ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1270ad8694baSJoerg Roedel 1271ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1272ad8694baSJoerg Roedel 1273ad8694baSJoerg Roedel return 0; 1274ad8694baSJoerg Roedel } 1275ad8694baSJoerg Roedel 1276a45627baSSuravee Suthikulpanit static int __init add_acpi_hid_device(u8 *hid, u8 *uid, u32 *devid, 1277ad8694baSJoerg Roedel bool cmd_line) 1278ad8694baSJoerg Roedel { 1279ad8694baSJoerg Roedel struct acpihid_map_entry *entry; 1280ad8694baSJoerg Roedel struct list_head *list = &acpihid_map; 1281ad8694baSJoerg Roedel 1282ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1283ad8694baSJoerg Roedel if (strcmp(entry->hid, hid) || 1284ad8694baSJoerg Roedel (*uid && *entry->uid && strcmp(entry->uid, uid)) || 1285ad8694baSJoerg Roedel !entry->cmd_line) 1286ad8694baSJoerg Roedel continue; 1287ad8694baSJoerg Roedel 1288ad8694baSJoerg Roedel pr_info("Command-line override for hid:%s uid:%s\n", 1289ad8694baSJoerg Roedel hid, uid); 1290ad8694baSJoerg Roedel *devid = entry->devid; 1291ad8694baSJoerg Roedel return 0; 1292ad8694baSJoerg Roedel } 1293ad8694baSJoerg Roedel 1294ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1295ad8694baSJoerg Roedel if (!entry) 1296ad8694baSJoerg Roedel return -ENOMEM; 1297ad8694baSJoerg Roedel 1298ad8694baSJoerg Roedel memcpy(entry->uid, uid, strlen(uid)); 1299ad8694baSJoerg Roedel memcpy(entry->hid, hid, strlen(hid)); 1300ad8694baSJoerg Roedel entry->devid = *devid; 1301ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1302ad8694baSJoerg Roedel entry->root_devid = (entry->devid & (~0x7)); 1303ad8694baSJoerg Roedel 1304ad8694baSJoerg Roedel pr_info("%s, add hid:%s, uid:%s, rdevid:%d\n", 1305ad8694baSJoerg Roedel entry->cmd_line ? "cmd" : "ivrs", 1306ad8694baSJoerg Roedel entry->hid, entry->uid, entry->root_devid); 1307ad8694baSJoerg Roedel 1308ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1309ad8694baSJoerg Roedel return 0; 1310ad8694baSJoerg Roedel } 1311ad8694baSJoerg Roedel 1312ad8694baSJoerg Roedel static int __init add_early_maps(void) 1313ad8694baSJoerg Roedel { 1314ad8694baSJoerg Roedel int i, ret; 1315ad8694baSJoerg Roedel 1316ad8694baSJoerg Roedel for (i = 0; i < early_ioapic_map_size; ++i) { 1317ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_IOAPIC, 1318ad8694baSJoerg Roedel early_ioapic_map[i].id, 1319ad8694baSJoerg Roedel &early_ioapic_map[i].devid, 1320ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line); 1321ad8694baSJoerg Roedel if (ret) 1322ad8694baSJoerg Roedel return ret; 1323ad8694baSJoerg Roedel } 1324ad8694baSJoerg Roedel 1325ad8694baSJoerg Roedel for (i = 0; i < early_hpet_map_size; ++i) { 1326ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_HPET, 1327ad8694baSJoerg Roedel early_hpet_map[i].id, 1328ad8694baSJoerg Roedel &early_hpet_map[i].devid, 1329ad8694baSJoerg Roedel early_hpet_map[i].cmd_line); 1330ad8694baSJoerg Roedel if (ret) 1331ad8694baSJoerg Roedel return ret; 1332ad8694baSJoerg Roedel } 1333ad8694baSJoerg Roedel 1334ad8694baSJoerg Roedel for (i = 0; i < early_acpihid_map_size; ++i) { 1335ad8694baSJoerg Roedel ret = add_acpi_hid_device(early_acpihid_map[i].hid, 1336ad8694baSJoerg Roedel early_acpihid_map[i].uid, 1337ad8694baSJoerg Roedel &early_acpihid_map[i].devid, 1338ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line); 1339ad8694baSJoerg Roedel if (ret) 1340ad8694baSJoerg Roedel return ret; 1341ad8694baSJoerg Roedel } 1342ad8694baSJoerg Roedel 1343ad8694baSJoerg Roedel return 0; 1344ad8694baSJoerg Roedel } 1345ad8694baSJoerg Roedel 1346ad8694baSJoerg Roedel /* 1347ad8694baSJoerg Roedel * Takes a pointer to an AMD IOMMU entry in the ACPI table and 1348ad8694baSJoerg Roedel * initializes the hardware and our data structures with it. 1349ad8694baSJoerg Roedel */ 1350ad8694baSJoerg Roedel static int __init init_iommu_from_acpi(struct amd_iommu *iommu, 1351ad8694baSJoerg Roedel struct ivhd_header *h) 1352ad8694baSJoerg Roedel { 1353ad8694baSJoerg Roedel u8 *p = (u8 *)h; 1354ad8694baSJoerg Roedel u8 *end = p, flags = 0; 1355a45627baSSuravee Suthikulpanit u16 devid = 0, devid_start = 0, devid_to = 0, seg_id; 1356ad8694baSJoerg Roedel u32 dev_i, ext_flags = 0; 1357ad8694baSJoerg Roedel bool alias = false; 1358ad8694baSJoerg Roedel struct ivhd_entry *e; 135999fc4ac3SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg = iommu->pci_seg; 1360ad8694baSJoerg Roedel u32 ivhd_size; 1361ad8694baSJoerg Roedel int ret; 1362ad8694baSJoerg Roedel 1363ad8694baSJoerg Roedel 1364ad8694baSJoerg Roedel ret = add_early_maps(); 1365ad8694baSJoerg Roedel if (ret) 1366ad8694baSJoerg Roedel return ret; 1367ad8694baSJoerg Roedel 1368ad8694baSJoerg Roedel amd_iommu_apply_ivrs_quirks(); 1369ad8694baSJoerg Roedel 1370ad8694baSJoerg Roedel /* 1371ad8694baSJoerg Roedel * First save the recommended feature enable bits from ACPI 1372ad8694baSJoerg Roedel */ 1373ad8694baSJoerg Roedel iommu->acpi_flags = h->flags; 1374ad8694baSJoerg Roedel 1375ad8694baSJoerg Roedel /* 1376ad8694baSJoerg Roedel * Done. Now parse the device entries 1377ad8694baSJoerg Roedel */ 1378ad8694baSJoerg Roedel ivhd_size = get_ivhd_header_size(h); 1379ad8694baSJoerg Roedel if (!ivhd_size) { 1380ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 1381ad8694baSJoerg Roedel return -EINVAL; 1382ad8694baSJoerg Roedel } 1383ad8694baSJoerg Roedel 1384ad8694baSJoerg Roedel p += ivhd_size; 1385ad8694baSJoerg Roedel 1386ad8694baSJoerg Roedel end += h->length; 1387ad8694baSJoerg Roedel 1388ad8694baSJoerg Roedel 1389ad8694baSJoerg Roedel while (p < end) { 1390ad8694baSJoerg Roedel e = (struct ivhd_entry *)p; 1391a45627baSSuravee Suthikulpanit seg_id = pci_seg->id; 1392a45627baSSuravee Suthikulpanit 1393ad8694baSJoerg Roedel switch (e->type) { 1394ad8694baSJoerg Roedel case IVHD_DEV_ALL: 1395ad8694baSJoerg Roedel 1396ad8694baSJoerg Roedel DUMP_printk(" DEV_ALL\t\t\tflags: %02x\n", e->flags); 1397ad8694baSJoerg Roedel 1398401360ecSSuravee Suthikulpanit for (dev_i = 0; dev_i <= pci_seg->last_bdf; ++dev_i) 1399ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, e->flags, 0); 1400ad8694baSJoerg Roedel break; 1401ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 1402ad8694baSJoerg Roedel 1403a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_SELECT\t\t\t devid: %04x:%02x:%02x.%x " 1404ad8694baSJoerg Roedel "flags: %02x\n", 1405a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1406ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1407ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1408ad8694baSJoerg Roedel e->flags); 1409ad8694baSJoerg Roedel 1410ad8694baSJoerg Roedel devid = e->devid; 1411ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1412ad8694baSJoerg Roedel break; 1413ad8694baSJoerg Roedel case IVHD_DEV_SELECT_RANGE_START: 1414ad8694baSJoerg Roedel 1415ad8694baSJoerg Roedel DUMP_printk(" DEV_SELECT_RANGE_START\t " 1416a45627baSSuravee Suthikulpanit "devid: %04x:%02x:%02x.%x flags: %02x\n", 1417a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1418ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1419ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1420ad8694baSJoerg Roedel e->flags); 1421ad8694baSJoerg Roedel 1422ad8694baSJoerg Roedel devid_start = e->devid; 1423ad8694baSJoerg Roedel flags = e->flags; 1424ad8694baSJoerg Roedel ext_flags = 0; 1425ad8694baSJoerg Roedel alias = false; 1426ad8694baSJoerg Roedel break; 1427ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 1428ad8694baSJoerg Roedel 1429a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_ALIAS\t\t\t devid: %04x:%02x:%02x.%x " 1430ad8694baSJoerg Roedel "flags: %02x devid_to: %02x:%02x.%x\n", 1431a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1432ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1433ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1434ad8694baSJoerg Roedel e->flags, 1435ad8694baSJoerg Roedel PCI_BUS_NUM(e->ext >> 8), 1436ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1437ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1438ad8694baSJoerg Roedel 1439ad8694baSJoerg Roedel devid = e->devid; 1440ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1441ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid , e->flags, 0); 1442ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid_to, e->flags, 0); 144399fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[devid] = devid_to; 1444ad8694baSJoerg Roedel break; 1445ad8694baSJoerg Roedel case IVHD_DEV_ALIAS_RANGE: 1446ad8694baSJoerg Roedel 1447ad8694baSJoerg Roedel DUMP_printk(" DEV_ALIAS_RANGE\t\t " 1448a45627baSSuravee Suthikulpanit "devid: %04x:%02x:%02x.%x flags: %02x " 1449a45627baSSuravee Suthikulpanit "devid_to: %04x:%02x:%02x.%x\n", 1450a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1451ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1452ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1453ad8694baSJoerg Roedel e->flags, 1454a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->ext >> 8), 1455ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1456ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1457ad8694baSJoerg Roedel 1458ad8694baSJoerg Roedel devid_start = e->devid; 1459ad8694baSJoerg Roedel flags = e->flags; 1460ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1461ad8694baSJoerg Roedel ext_flags = 0; 1462ad8694baSJoerg Roedel alias = true; 1463ad8694baSJoerg Roedel break; 1464ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 1465ad8694baSJoerg Roedel 1466a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_EXT_SELECT\t\t devid: %04x:%02x:%02x.%x " 1467ad8694baSJoerg Roedel "flags: %02x ext: %08x\n", 1468a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1469ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1470ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1471ad8694baSJoerg Roedel e->flags, e->ext); 1472ad8694baSJoerg Roedel 1473ad8694baSJoerg Roedel devid = e->devid; 1474ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 1475ad8694baSJoerg Roedel e->ext); 1476ad8694baSJoerg Roedel break; 1477ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT_RANGE: 1478ad8694baSJoerg Roedel 1479ad8694baSJoerg Roedel DUMP_printk(" DEV_EXT_SELECT_RANGE\t devid: " 1480a45627baSSuravee Suthikulpanit "%04x:%02x:%02x.%x flags: %02x ext: %08x\n", 1481a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1482ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1483ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1484ad8694baSJoerg Roedel e->flags, e->ext); 1485ad8694baSJoerg Roedel 1486ad8694baSJoerg Roedel devid_start = e->devid; 1487ad8694baSJoerg Roedel flags = e->flags; 1488ad8694baSJoerg Roedel ext_flags = e->ext; 1489ad8694baSJoerg Roedel alias = false; 1490ad8694baSJoerg Roedel break; 1491ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 1492ad8694baSJoerg Roedel 1493a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_RANGE_END\t\t devid: %04x:%02x:%02x.%x\n", 1494a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1495ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1496ad8694baSJoerg Roedel PCI_FUNC(e->devid)); 1497ad8694baSJoerg Roedel 1498ad8694baSJoerg Roedel devid = e->devid; 1499ad8694baSJoerg Roedel for (dev_i = devid_start; dev_i <= devid; ++dev_i) { 1500ad8694baSJoerg Roedel if (alias) { 150199fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[dev_i] = devid_to; 1502ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, 1503ad8694baSJoerg Roedel devid_to, flags, ext_flags); 1504ad8694baSJoerg Roedel } 1505ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, 1506ad8694baSJoerg Roedel flags, ext_flags); 1507ad8694baSJoerg Roedel } 1508ad8694baSJoerg Roedel break; 1509ad8694baSJoerg Roedel case IVHD_DEV_SPECIAL: { 1510ad8694baSJoerg Roedel u8 handle, type; 1511ad8694baSJoerg Roedel const char *var; 1512a45627baSSuravee Suthikulpanit u32 devid; 1513ad8694baSJoerg Roedel int ret; 1514ad8694baSJoerg Roedel 1515ad8694baSJoerg Roedel handle = e->ext & 0xff; 1516a45627baSSuravee Suthikulpanit devid = PCI_SEG_DEVID_TO_SBDF(seg_id, (e->ext >> 8)); 1517ad8694baSJoerg Roedel type = (e->ext >> 24) & 0xff; 1518ad8694baSJoerg Roedel 1519ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1520ad8694baSJoerg Roedel var = "IOAPIC"; 1521ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1522ad8694baSJoerg Roedel var = "HPET"; 1523ad8694baSJoerg Roedel else 1524ad8694baSJoerg Roedel var = "UNKNOWN"; 1525ad8694baSJoerg Roedel 1526a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_SPECIAL(%s[%d])\t\tdevid: %04x:%02x:%02x.%x\n", 1527ad8694baSJoerg Roedel var, (int)handle, 1528a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(devid), 1529ad8694baSJoerg Roedel PCI_SLOT(devid), 1530ad8694baSJoerg Roedel PCI_FUNC(devid)); 1531ad8694baSJoerg Roedel 1532ad8694baSJoerg Roedel ret = add_special_device(type, handle, &devid, false); 1533ad8694baSJoerg Roedel if (ret) 1534ad8694baSJoerg Roedel return ret; 1535ad8694baSJoerg Roedel 1536ad8694baSJoerg Roedel /* 1537ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1538ad8694baSJoerg Roedel * command-line override is present. So call 1539ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1540ad8694baSJoerg Roedel */ 1541ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1542ad8694baSJoerg Roedel 1543ad8694baSJoerg Roedel break; 1544ad8694baSJoerg Roedel } 1545ad8694baSJoerg Roedel case IVHD_DEV_ACPI_HID: { 1546a45627baSSuravee Suthikulpanit u32 devid; 1547ad8694baSJoerg Roedel u8 hid[ACPIHID_HID_LEN]; 1548ad8694baSJoerg Roedel u8 uid[ACPIHID_UID_LEN]; 1549ad8694baSJoerg Roedel int ret; 1550ad8694baSJoerg Roedel 1551ad8694baSJoerg Roedel if (h->type != 0x40) { 1552ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid IVHD device type %#x\n", 1553ad8694baSJoerg Roedel e->type); 1554ad8694baSJoerg Roedel break; 1555ad8694baSJoerg Roedel } 1556ad8694baSJoerg Roedel 155743d83af8SKees Cook BUILD_BUG_ON(sizeof(e->ext_hid) != ACPIHID_HID_LEN - 1); 155843d83af8SKees Cook memcpy(hid, &e->ext_hid, ACPIHID_HID_LEN - 1); 1559ad8694baSJoerg Roedel hid[ACPIHID_HID_LEN - 1] = '\0'; 1560ad8694baSJoerg Roedel 1561ad8694baSJoerg Roedel if (!(*hid)) { 1562ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid HID.\n"); 1563ad8694baSJoerg Roedel break; 1564ad8694baSJoerg Roedel } 1565ad8694baSJoerg Roedel 1566ad8694baSJoerg Roedel uid[0] = '\0'; 1567ad8694baSJoerg Roedel switch (e->uidf) { 1568ad8694baSJoerg Roedel case UID_NOT_PRESENT: 1569ad8694baSJoerg Roedel 1570ad8694baSJoerg Roedel if (e->uidl != 0) 1571ad8694baSJoerg Roedel pr_warn(FW_BUG "Invalid UID length.\n"); 1572ad8694baSJoerg Roedel 1573ad8694baSJoerg Roedel break; 1574ad8694baSJoerg Roedel case UID_IS_INTEGER: 1575ad8694baSJoerg Roedel 1576ad8694baSJoerg Roedel sprintf(uid, "%d", e->uid); 1577ad8694baSJoerg Roedel 1578ad8694baSJoerg Roedel break; 1579ad8694baSJoerg Roedel case UID_IS_CHARACTER: 1580ad8694baSJoerg Roedel 1581ad8694baSJoerg Roedel memcpy(uid, &e->uid, e->uidl); 1582ad8694baSJoerg Roedel uid[e->uidl] = '\0'; 1583ad8694baSJoerg Roedel 1584ad8694baSJoerg Roedel break; 1585ad8694baSJoerg Roedel default: 1586ad8694baSJoerg Roedel break; 1587ad8694baSJoerg Roedel } 1588ad8694baSJoerg Roedel 1589a45627baSSuravee Suthikulpanit devid = PCI_SEG_DEVID_TO_SBDF(seg_id, e->devid); 1590a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_ACPI_HID(%s[%s])\t\tdevid: %04x:%02x:%02x.%x\n", 1591a45627baSSuravee Suthikulpanit hid, uid, seg_id, 1592ad8694baSJoerg Roedel PCI_BUS_NUM(devid), 1593ad8694baSJoerg Roedel PCI_SLOT(devid), 1594ad8694baSJoerg Roedel PCI_FUNC(devid)); 1595ad8694baSJoerg Roedel 1596ad8694baSJoerg Roedel flags = e->flags; 1597ad8694baSJoerg Roedel 1598ad8694baSJoerg Roedel ret = add_acpi_hid_device(hid, uid, &devid, false); 1599ad8694baSJoerg Roedel if (ret) 1600ad8694baSJoerg Roedel return ret; 1601ad8694baSJoerg Roedel 1602ad8694baSJoerg Roedel /* 1603ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1604ad8694baSJoerg Roedel * command-line override is present. So call 1605ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1606ad8694baSJoerg Roedel */ 1607ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1608ad8694baSJoerg Roedel 1609ad8694baSJoerg Roedel break; 1610ad8694baSJoerg Roedel } 1611ad8694baSJoerg Roedel default: 1612ad8694baSJoerg Roedel break; 1613ad8694baSJoerg Roedel } 1614ad8694baSJoerg Roedel 1615ad8694baSJoerg Roedel p += ivhd_entry_length(p); 1616ad8694baSJoerg Roedel } 1617ad8694baSJoerg Roedel 1618ad8694baSJoerg Roedel return 0; 1619ad8694baSJoerg Roedel } 1620ad8694baSJoerg Roedel 1621404ec4e4SVasant Hegde /* Allocate PCI segment data structure */ 162230795900SVasant Hegde static struct amd_iommu_pci_seg *__init alloc_pci_segment(u16 id, 162330795900SVasant Hegde struct acpi_table_header *ivrs_base) 1624404ec4e4SVasant Hegde { 1625404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 162630795900SVasant Hegde int last_bdf; 162730795900SVasant Hegde 162830795900SVasant Hegde /* 162930795900SVasant Hegde * First parse ACPI tables to find the largest Bus/Dev/Func we need to 163030795900SVasant Hegde * handle in this PCI segment. Upon this information the shared data 163130795900SVasant Hegde * structures for the PCI segments in the system will be allocated. 163230795900SVasant Hegde */ 163330795900SVasant Hegde last_bdf = find_last_devid_acpi(ivrs_base, id); 163430795900SVasant Hegde if (last_bdf < 0) 163530795900SVasant Hegde return NULL; 1636404ec4e4SVasant Hegde 1637404ec4e4SVasant Hegde pci_seg = kzalloc(sizeof(struct amd_iommu_pci_seg), GFP_KERNEL); 1638404ec4e4SVasant Hegde if (pci_seg == NULL) 1639404ec4e4SVasant Hegde return NULL; 1640404ec4e4SVasant Hegde 164130795900SVasant Hegde pci_seg->last_bdf = last_bdf; 164230795900SVasant Hegde DUMP_printk("PCI segment : 0x%0x, last bdf : 0x%04x\n", id, last_bdf); 1643401360ecSSuravee Suthikulpanit pci_seg->dev_table_size = tbl_size(DEV_TABLE_ENTRY_SIZE, last_bdf); 1644401360ecSSuravee Suthikulpanit pci_seg->alias_table_size = tbl_size(ALIAS_TABLE_ENTRY_SIZE, last_bdf); 1645401360ecSSuravee Suthikulpanit pci_seg->rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE, last_bdf); 164630795900SVasant Hegde 1647404ec4e4SVasant Hegde pci_seg->id = id; 164839a303baSVasant Hegde init_llist_head(&pci_seg->dev_data_list); 1649b618ae62SVasant Hegde INIT_LIST_HEAD(&pci_seg->unity_map); 1650404ec4e4SVasant Hegde list_add_tail(&pci_seg->list, &amd_iommu_pci_seg_list); 1651404ec4e4SVasant Hegde 165204230c11SSuravee Suthikulpanit if (alloc_dev_table(pci_seg)) 165304230c11SSuravee Suthikulpanit return NULL; 165499fc4ac3SSuravee Suthikulpanit if (alloc_alias_table(pci_seg)) 165599fc4ac3SSuravee Suthikulpanit return NULL; 1656eda797a2SSuravee Suthikulpanit if (alloc_rlookup_table(pci_seg)) 1657eda797a2SSuravee Suthikulpanit return NULL; 165804230c11SSuravee Suthikulpanit 1659404ec4e4SVasant Hegde return pci_seg; 1660404ec4e4SVasant Hegde } 1661404ec4e4SVasant Hegde 166230795900SVasant Hegde static struct amd_iommu_pci_seg *__init get_pci_segment(u16 id, 166330795900SVasant Hegde struct acpi_table_header *ivrs_base) 1664404ec4e4SVasant Hegde { 1665404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 1666404ec4e4SVasant Hegde 1667404ec4e4SVasant Hegde for_each_pci_segment(pci_seg) { 1668404ec4e4SVasant Hegde if (pci_seg->id == id) 1669404ec4e4SVasant Hegde return pci_seg; 1670404ec4e4SVasant Hegde } 1671404ec4e4SVasant Hegde 167230795900SVasant Hegde return alloc_pci_segment(id, ivrs_base); 1673404ec4e4SVasant Hegde } 1674404ec4e4SVasant Hegde 1675404ec4e4SVasant Hegde static void __init free_pci_segments(void) 1676404ec4e4SVasant Hegde { 1677404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg, *next; 1678404ec4e4SVasant Hegde 1679404ec4e4SVasant Hegde for_each_pci_segment_safe(pci_seg, next) { 1680404ec4e4SVasant Hegde list_del(&pci_seg->list); 1681333e581bSVasant Hegde free_irq_lookup_table(pci_seg); 1682eda797a2SSuravee Suthikulpanit free_rlookup_table(pci_seg); 168399fc4ac3SSuravee Suthikulpanit free_alias_table(pci_seg); 168404230c11SSuravee Suthikulpanit free_dev_table(pci_seg); 1685404ec4e4SVasant Hegde kfree(pci_seg); 1686404ec4e4SVasant Hegde } 1687404ec4e4SVasant Hegde } 1688404ec4e4SVasant Hegde 1689ad8694baSJoerg Roedel static void __init free_iommu_one(struct amd_iommu *iommu) 1690ad8694baSJoerg Roedel { 1691c69d89afSSuravee Suthikulpanit free_cwwb_sem(iommu); 1692ad8694baSJoerg Roedel free_command_buffer(iommu); 1693ad8694baSJoerg Roedel free_event_buffer(iommu); 1694ad8694baSJoerg Roedel free_ppr_log(iommu); 1695ad8694baSJoerg Roedel free_ga_log(iommu); 1696ad8694baSJoerg Roedel iommu_unmap_mmio_space(iommu); 1697ad8694baSJoerg Roedel } 1698ad8694baSJoerg Roedel 1699ad8694baSJoerg Roedel static void __init free_iommu_all(void) 1700ad8694baSJoerg Roedel { 1701ad8694baSJoerg Roedel struct amd_iommu *iommu, *next; 1702ad8694baSJoerg Roedel 1703ad8694baSJoerg Roedel for_each_iommu_safe(iommu, next) { 1704ad8694baSJoerg Roedel list_del(&iommu->list); 1705ad8694baSJoerg Roedel free_iommu_one(iommu); 1706ad8694baSJoerg Roedel kfree(iommu); 1707ad8694baSJoerg Roedel } 1708ad8694baSJoerg Roedel } 1709ad8694baSJoerg Roedel 1710ad8694baSJoerg Roedel /* 1711ad8694baSJoerg Roedel * Family15h Model 10h-1fh erratum 746 (IOMMU Logging May Stall Translations) 1712ad8694baSJoerg Roedel * Workaround: 1713ad8694baSJoerg Roedel * BIOS should disable L2B micellaneous clock gating by setting 1714ad8694baSJoerg Roedel * L2_L2B_CK_GATE_CONTROL[CKGateL2BMiscDisable](D0F2xF4_x90[2]) = 1b 1715ad8694baSJoerg Roedel */ 1716ad8694baSJoerg Roedel static void amd_iommu_erratum_746_workaround(struct amd_iommu *iommu) 1717ad8694baSJoerg Roedel { 1718ad8694baSJoerg Roedel u32 value; 1719ad8694baSJoerg Roedel 1720ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1721ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x10) || 1722ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x1f)) 1723ad8694baSJoerg Roedel return; 1724ad8694baSJoerg Roedel 1725ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1726ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &value); 1727ad8694baSJoerg Roedel 1728ad8694baSJoerg Roedel if (value & BIT(2)) 1729ad8694baSJoerg Roedel return; 1730ad8694baSJoerg Roedel 1731ad8694baSJoerg Roedel /* Select NB indirect register 0x90 and enable writing */ 1732ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90 | (1 << 8)); 1733ad8694baSJoerg Roedel 1734ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, value | 0x4); 1735ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying erratum 746 workaround\n"); 1736ad8694baSJoerg Roedel 1737ad8694baSJoerg Roedel /* Clear the enable writing bit */ 1738ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1739ad8694baSJoerg Roedel } 1740ad8694baSJoerg Roedel 1741ad8694baSJoerg Roedel /* 1742ad8694baSJoerg Roedel * Family15h Model 30h-3fh (IOMMU Mishandles ATS Write Permission) 1743ad8694baSJoerg Roedel * Workaround: 1744ad8694baSJoerg Roedel * BIOS should enable ATS write permission check by setting 1745ad8694baSJoerg Roedel * L2_DEBUG_3[AtsIgnoreIWDis](D0F2xF4_x47[0]) = 1b 1746ad8694baSJoerg Roedel */ 1747ad8694baSJoerg Roedel static void amd_iommu_ats_write_check_workaround(struct amd_iommu *iommu) 1748ad8694baSJoerg Roedel { 1749ad8694baSJoerg Roedel u32 value; 1750ad8694baSJoerg Roedel 1751ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1752ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x30) || 1753ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x3f)) 1754ad8694baSJoerg Roedel return; 1755ad8694baSJoerg Roedel 1756ad8694baSJoerg Roedel /* Test L2_DEBUG_3[AtsIgnoreIWDis] == 1 */ 1757ad8694baSJoerg Roedel value = iommu_read_l2(iommu, 0x47); 1758ad8694baSJoerg Roedel 1759ad8694baSJoerg Roedel if (value & BIT(0)) 1760ad8694baSJoerg Roedel return; 1761ad8694baSJoerg Roedel 1762ad8694baSJoerg Roedel /* Set L2_DEBUG_3[AtsIgnoreIWDis] = 1 */ 1763ad8694baSJoerg Roedel iommu_write_l2(iommu, 0x47, value | BIT(0)); 1764ad8694baSJoerg Roedel 1765ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying ATS write check workaround\n"); 1766ad8694baSJoerg Roedel } 1767ad8694baSJoerg Roedel 1768ad8694baSJoerg Roedel /* 1769664c0b58SPaul Menzel * This function glues the initialization function for one IOMMU 1770ad8694baSJoerg Roedel * together and also allocates the command buffer and programs the 1771ad8694baSJoerg Roedel * hardware. It does NOT enable the IOMMU. This is done afterwards. 1772ad8694baSJoerg Roedel */ 177330795900SVasant Hegde static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h, 177430795900SVasant Hegde struct acpi_table_header *ivrs_base) 1775ad8694baSJoerg Roedel { 1776404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 1777ad8694baSJoerg Roedel 177830795900SVasant Hegde pci_seg = get_pci_segment(h->pci_seg, ivrs_base); 1779404ec4e4SVasant Hegde if (pci_seg == NULL) 1780404ec4e4SVasant Hegde return -ENOMEM; 1781404ec4e4SVasant Hegde iommu->pci_seg = pci_seg; 1782404ec4e4SVasant Hegde 1783ad8694baSJoerg Roedel raw_spin_lock_init(&iommu->lock); 1784bccc37a8SSuravee Suthikulpanit atomic64_set(&iommu->cmd_sem_val, 0); 1785ad8694baSJoerg Roedel 1786ad8694baSJoerg Roedel /* Add IOMMU to internal data structures */ 1787ad8694baSJoerg Roedel list_add_tail(&iommu->list, &amd_iommu_list); 1788ad8694baSJoerg Roedel iommu->index = amd_iommus_present++; 1789ad8694baSJoerg Roedel 1790ad8694baSJoerg Roedel if (unlikely(iommu->index >= MAX_IOMMUS)) { 1791ad8694baSJoerg Roedel WARN(1, "System has more IOMMUs than supported by this driver\n"); 1792ad8694baSJoerg Roedel return -ENOSYS; 1793ad8694baSJoerg Roedel } 1794ad8694baSJoerg Roedel 1795ad8694baSJoerg Roedel /* Index is fine - add IOMMU to the array */ 1796ad8694baSJoerg Roedel amd_iommus[iommu->index] = iommu; 1797ad8694baSJoerg Roedel 1798ad8694baSJoerg Roedel /* 1799ad8694baSJoerg Roedel * Copy data from ACPI table entry to the iommu struct 1800ad8694baSJoerg Roedel */ 1801ad8694baSJoerg Roedel iommu->devid = h->devid; 1802ad8694baSJoerg Roedel iommu->cap_ptr = h->cap_ptr; 1803ad8694baSJoerg Roedel iommu->mmio_phys = h->mmio_phys; 1804ad8694baSJoerg Roedel 1805ad8694baSJoerg Roedel switch (h->type) { 1806ad8694baSJoerg Roedel case 0x10: 1807ad8694baSJoerg Roedel /* Check if IVHD EFR contains proper max banks/counters */ 1808ad8694baSJoerg Roedel if ((h->efr_attr != 0) && 1809ad8694baSJoerg Roedel ((h->efr_attr & (0xF << 13)) != 0) && 1810ad8694baSJoerg Roedel ((h->efr_attr & (0x3F << 17)) != 0)) 1811ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1812ad8694baSJoerg Roedel else 1813ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1814e52d58d5SSuravee Suthikulpanit 1815e52d58d5SSuravee Suthikulpanit /* 1816e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1817e52d58d5SSuravee Suthikulpanit * GAM also requires GA mode. Therefore, we need to 1818e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling it. 1819e52d58d5SSuravee Suthikulpanit */ 1820e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1821e52d58d5SSuravee Suthikulpanit ((h->efr_attr & (0x1 << IOMMU_FEAT_GASUP_SHIFT)) == 0)) 1822ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1823ad8694baSJoerg Roedel break; 1824ad8694baSJoerg Roedel case 0x11: 1825ad8694baSJoerg Roedel case 0x40: 1826ad8694baSJoerg Roedel if (h->efr_reg & (1 << 9)) 1827ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1828ad8694baSJoerg Roedel else 1829ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1830e52d58d5SSuravee Suthikulpanit 1831e52d58d5SSuravee Suthikulpanit /* 1832e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1833e52d58d5SSuravee Suthikulpanit * XT, GAM also requires GA mode. Therefore, we need to 1834e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling them. 1835e52d58d5SSuravee Suthikulpanit */ 1836e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1837e52d58d5SSuravee Suthikulpanit ((h->efr_reg & (0x1 << IOMMU_EFR_GASUP_SHIFT)) == 0)) { 1838ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1839e52d58d5SSuravee Suthikulpanit break; 1840e52d58d5SSuravee Suthikulpanit } 1841e52d58d5SSuravee Suthikulpanit 1842d1adcfbbSDavid Woodhouse if (h->efr_reg & BIT(IOMMU_EFR_XTSUP_SHIFT)) 1843ad8694baSJoerg Roedel amd_iommu_xt_mode = IRQ_REMAP_X2APIC_MODE; 1844a44092e3SSuravee Suthikulpanit 1845a44092e3SSuravee Suthikulpanit early_iommu_features_init(iommu, h); 1846a44092e3SSuravee Suthikulpanit 1847ad8694baSJoerg Roedel break; 1848ad8694baSJoerg Roedel default: 1849ad8694baSJoerg Roedel return -EINVAL; 1850ad8694baSJoerg Roedel } 1851ad8694baSJoerg Roedel 1852ad8694baSJoerg Roedel iommu->mmio_base = iommu_map_mmio_space(iommu->mmio_phys, 1853ad8694baSJoerg Roedel iommu->mmio_phys_end); 1854ad8694baSJoerg Roedel if (!iommu->mmio_base) 1855ad8694baSJoerg Roedel return -ENOMEM; 1856ad8694baSJoerg Roedel 1857ae180ba4SSuravee Suthikulpanit return init_iommu_from_acpi(iommu, h); 1858ae180ba4SSuravee Suthikulpanit } 1859ae180ba4SSuravee Suthikulpanit 1860ae180ba4SSuravee Suthikulpanit static int __init init_iommu_one_late(struct amd_iommu *iommu) 1861ae180ba4SSuravee Suthikulpanit { 1862ae180ba4SSuravee Suthikulpanit int ret; 1863ae180ba4SSuravee Suthikulpanit 1864c69d89afSSuravee Suthikulpanit if (alloc_cwwb_sem(iommu)) 1865c69d89afSSuravee Suthikulpanit return -ENOMEM; 1866c69d89afSSuravee Suthikulpanit 1867ad8694baSJoerg Roedel if (alloc_command_buffer(iommu)) 1868ad8694baSJoerg Roedel return -ENOMEM; 1869ad8694baSJoerg Roedel 1870ad8694baSJoerg Roedel if (alloc_event_buffer(iommu)) 1871ad8694baSJoerg Roedel return -ENOMEM; 1872ad8694baSJoerg Roedel 1873ad8694baSJoerg Roedel iommu->int_enabled = false; 1874ad8694baSJoerg Roedel 1875ad8694baSJoerg Roedel init_translation_status(iommu); 1876ad8694baSJoerg Roedel if (translation_pre_enabled(iommu) && !is_kdump_kernel()) { 1877ad8694baSJoerg Roedel iommu_disable(iommu); 1878ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 1879ad8694baSJoerg Roedel pr_warn("Translation was enabled for IOMMU:%d but we are not in kdump mode\n", 1880ad8694baSJoerg Roedel iommu->index); 1881ad8694baSJoerg Roedel } 1882ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 1883ad8694baSJoerg Roedel amd_iommu_pre_enabled = translation_pre_enabled(iommu); 1884ad8694baSJoerg Roedel 18852df985f5SDavid Woodhouse if (amd_iommu_irq_remap) { 1886ad8694baSJoerg Roedel ret = amd_iommu_create_irq_domain(iommu); 1887ad8694baSJoerg Roedel if (ret) 1888ad8694baSJoerg Roedel return ret; 18892df985f5SDavid Woodhouse } 1890ad8694baSJoerg Roedel 1891ad8694baSJoerg Roedel /* 1892ad8694baSJoerg Roedel * Make sure IOMMU is not considered to translate itself. The IVRS 1893ad8694baSJoerg Roedel * table tells us so, but this is a lie! 1894ad8694baSJoerg Roedel */ 1895ae180ba4SSuravee Suthikulpanit iommu->pci_seg->rlookup_table[iommu->devid] = NULL; 1896ad8694baSJoerg Roedel 1897ad8694baSJoerg Roedel return 0; 1898ad8694baSJoerg Roedel } 1899ad8694baSJoerg Roedel 1900ad8694baSJoerg Roedel /** 1901ad8694baSJoerg Roedel * get_highest_supported_ivhd_type - Look up the appropriate IVHD type 190206ce8a62SKrzysztof Kozlowski * @ivrs: Pointer to the IVRS header 1903ad8694baSJoerg Roedel * 1904ad8694baSJoerg Roedel * This function search through all IVDB of the maximum supported IVHD 1905ad8694baSJoerg Roedel */ 1906ad8694baSJoerg Roedel static u8 get_highest_supported_ivhd_type(struct acpi_table_header *ivrs) 1907ad8694baSJoerg Roedel { 1908ad8694baSJoerg Roedel u8 *base = (u8 *)ivrs; 1909ad8694baSJoerg Roedel struct ivhd_header *ivhd = (struct ivhd_header *) 1910ad8694baSJoerg Roedel (base + IVRS_HEADER_LENGTH); 1911ad8694baSJoerg Roedel u8 last_type = ivhd->type; 1912ad8694baSJoerg Roedel u16 devid = ivhd->devid; 1913ad8694baSJoerg Roedel 1914ad8694baSJoerg Roedel while (((u8 *)ivhd - base < ivrs->length) && 1915ad8694baSJoerg Roedel (ivhd->type <= ACPI_IVHD_TYPE_MAX_SUPPORTED)) { 1916ad8694baSJoerg Roedel u8 *p = (u8 *) ivhd; 1917ad8694baSJoerg Roedel 1918ad8694baSJoerg Roedel if (ivhd->devid == devid) 1919ad8694baSJoerg Roedel last_type = ivhd->type; 1920ad8694baSJoerg Roedel ivhd = (struct ivhd_header *)(p + ivhd->length); 1921ad8694baSJoerg Roedel } 1922ad8694baSJoerg Roedel 1923ad8694baSJoerg Roedel return last_type; 1924ad8694baSJoerg Roedel } 1925ad8694baSJoerg Roedel 1926ad8694baSJoerg Roedel /* 1927ad8694baSJoerg Roedel * Iterates over all IOMMU entries in the ACPI table, allocates the 1928ad8694baSJoerg Roedel * IOMMU structure and initializes it with init_iommu_one() 1929ad8694baSJoerg Roedel */ 1930ad8694baSJoerg Roedel static int __init init_iommu_all(struct acpi_table_header *table) 1931ad8694baSJoerg Roedel { 1932ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 1933ad8694baSJoerg Roedel struct ivhd_header *h; 1934ad8694baSJoerg Roedel struct amd_iommu *iommu; 1935ad8694baSJoerg Roedel int ret; 1936ad8694baSJoerg Roedel 1937ad8694baSJoerg Roedel end += table->length; 1938ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 1939ad8694baSJoerg Roedel 1940ae180ba4SSuravee Suthikulpanit /* Phase 1: Process all IVHD blocks */ 1941ad8694baSJoerg Roedel while (p < end) { 1942ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 1943ad8694baSJoerg Roedel if (*p == amd_iommu_target_ivhd_type) { 1944ad8694baSJoerg Roedel 1945b36a5b0fSVasant Hegde DUMP_printk("device: %04x:%02x:%02x.%01x cap: %04x " 1946b36a5b0fSVasant Hegde "flags: %01x info %04x\n", 1947b36a5b0fSVasant Hegde h->pci_seg, PCI_BUS_NUM(h->devid), 1948b36a5b0fSVasant Hegde PCI_SLOT(h->devid), PCI_FUNC(h->devid), 1949b36a5b0fSVasant Hegde h->cap_ptr, h->flags, h->info); 1950ad8694baSJoerg Roedel DUMP_printk(" mmio-addr: %016llx\n", 1951ad8694baSJoerg Roedel h->mmio_phys); 1952ad8694baSJoerg Roedel 1953ad8694baSJoerg Roedel iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL); 1954ad8694baSJoerg Roedel if (iommu == NULL) 1955ad8694baSJoerg Roedel return -ENOMEM; 1956ad8694baSJoerg Roedel 195730795900SVasant Hegde ret = init_iommu_one(iommu, h, table); 1958ad8694baSJoerg Roedel if (ret) 1959ad8694baSJoerg Roedel return ret; 1960ad8694baSJoerg Roedel } 1961ad8694baSJoerg Roedel p += h->length; 1962ad8694baSJoerg Roedel 1963ad8694baSJoerg Roedel } 1964ad8694baSJoerg Roedel WARN_ON(p != end); 1965ad8694baSJoerg Roedel 1966ae180ba4SSuravee Suthikulpanit /* Phase 2 : Early feature support check */ 1967ae180ba4SSuravee Suthikulpanit get_global_efr(); 1968ae180ba4SSuravee Suthikulpanit 1969ae180ba4SSuravee Suthikulpanit /* Phase 3 : Enabling IOMMU features */ 1970ae180ba4SSuravee Suthikulpanit for_each_iommu(iommu) { 1971ae180ba4SSuravee Suthikulpanit ret = init_iommu_one_late(iommu); 1972ae180ba4SSuravee Suthikulpanit if (ret) 1973ae180ba4SSuravee Suthikulpanit return ret; 1974ae180ba4SSuravee Suthikulpanit } 1975ae180ba4SSuravee Suthikulpanit 1976ad8694baSJoerg Roedel return 0; 1977ad8694baSJoerg Roedel } 1978ad8694baSJoerg Roedel 1979715601e4SPaul Menzel static void init_iommu_perf_ctr(struct amd_iommu *iommu) 1980ad8694baSJoerg Roedel { 1981994d6608SSuravee Suthikulpanit u64 val; 1982ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 1983ad8694baSJoerg Roedel 1984ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_PC)) 1985ad8694baSJoerg Roedel return; 1986ad8694baSJoerg Roedel 1987ad8694baSJoerg Roedel amd_iommu_pc_present = true; 1988ad8694baSJoerg Roedel 1989ad8694baSJoerg Roedel pci_info(pdev, "IOMMU performance counters supported\n"); 1990ad8694baSJoerg Roedel 1991ad8694baSJoerg Roedel val = readl(iommu->mmio_base + MMIO_CNTR_CONF_OFFSET); 1992ad8694baSJoerg Roedel iommu->max_banks = (u8) ((val >> 12) & 0x3f); 1993ad8694baSJoerg Roedel iommu->max_counters = (u8) ((val >> 7) & 0xf); 1994ad8694baSJoerg Roedel 1995ad8694baSJoerg Roedel return; 1996ad8694baSJoerg Roedel } 1997ad8694baSJoerg Roedel 1998ad8694baSJoerg Roedel static ssize_t amd_iommu_show_cap(struct device *dev, 1999ad8694baSJoerg Roedel struct device_attribute *attr, 2000ad8694baSJoerg Roedel char *buf) 2001ad8694baSJoerg Roedel { 2002ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 2003c33fcc13SLu Baolu return sysfs_emit(buf, "%x\n", iommu->cap); 2004ad8694baSJoerg Roedel } 2005ad8694baSJoerg Roedel static DEVICE_ATTR(cap, S_IRUGO, amd_iommu_show_cap, NULL); 2006ad8694baSJoerg Roedel 2007ad8694baSJoerg Roedel static ssize_t amd_iommu_show_features(struct device *dev, 2008ad8694baSJoerg Roedel struct device_attribute *attr, 2009ad8694baSJoerg Roedel char *buf) 2010ad8694baSJoerg Roedel { 2011ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 2012c33fcc13SLu Baolu return sysfs_emit(buf, "%llx:%llx\n", iommu->features2, iommu->features); 2013ad8694baSJoerg Roedel } 2014ad8694baSJoerg Roedel static DEVICE_ATTR(features, S_IRUGO, amd_iommu_show_features, NULL); 2015ad8694baSJoerg Roedel 2016ad8694baSJoerg Roedel static struct attribute *amd_iommu_attrs[] = { 2017ad8694baSJoerg Roedel &dev_attr_cap.attr, 2018ad8694baSJoerg Roedel &dev_attr_features.attr, 2019ad8694baSJoerg Roedel NULL, 2020ad8694baSJoerg Roedel }; 2021ad8694baSJoerg Roedel 2022ad8694baSJoerg Roedel static struct attribute_group amd_iommu_group = { 2023ad8694baSJoerg Roedel .name = "amd-iommu", 2024ad8694baSJoerg Roedel .attrs = amd_iommu_attrs, 2025ad8694baSJoerg Roedel }; 2026ad8694baSJoerg Roedel 2027ad8694baSJoerg Roedel static const struct attribute_group *amd_iommu_groups[] = { 2028ad8694baSJoerg Roedel &amd_iommu_group, 2029ad8694baSJoerg Roedel NULL, 2030ad8694baSJoerg Roedel }; 2031ad8694baSJoerg Roedel 2032a44092e3SSuravee Suthikulpanit /* 2033a44092e3SSuravee Suthikulpanit * Note: IVHD 0x11 and 0x40 also contains exact copy 2034a44092e3SSuravee Suthikulpanit * of the IOMMU Extended Feature Register [MMIO Offset 0030h]. 2035a44092e3SSuravee Suthikulpanit * Default to EFR in IVHD since it is available sooner (i.e. before PCI init). 2036a44092e3SSuravee Suthikulpanit */ 2037a44092e3SSuravee Suthikulpanit static void __init late_iommu_features_init(struct amd_iommu *iommu) 2038a44092e3SSuravee Suthikulpanit { 20391e98a35dSSuravee Suthikulpanit u64 features, features2; 2040a44092e3SSuravee Suthikulpanit 2041a44092e3SSuravee Suthikulpanit if (!(iommu->cap & (1 << IOMMU_CAP_EFR))) 2042a44092e3SSuravee Suthikulpanit return; 2043a44092e3SSuravee Suthikulpanit 2044a44092e3SSuravee Suthikulpanit /* read extended feature bits */ 2045a44092e3SSuravee Suthikulpanit features = readq(iommu->mmio_base + MMIO_EXT_FEATURES); 20461e98a35dSSuravee Suthikulpanit features2 = readq(iommu->mmio_base + MMIO_EXT_FEATURES2); 2047a44092e3SSuravee Suthikulpanit 2048a44092e3SSuravee Suthikulpanit if (!iommu->features) { 2049a44092e3SSuravee Suthikulpanit iommu->features = features; 20501e98a35dSSuravee Suthikulpanit iommu->features2 = features2; 2051a44092e3SSuravee Suthikulpanit return; 2052a44092e3SSuravee Suthikulpanit } 2053a44092e3SSuravee Suthikulpanit 2054a44092e3SSuravee Suthikulpanit /* 2055a44092e3SSuravee Suthikulpanit * Sanity check and warn if EFR values from 2056a44092e3SSuravee Suthikulpanit * IVHD and MMIO conflict. 2057a44092e3SSuravee Suthikulpanit */ 20581e98a35dSSuravee Suthikulpanit if (features != iommu->features || 20591e98a35dSSuravee Suthikulpanit features2 != iommu->features2) { 20601e98a35dSSuravee Suthikulpanit pr_warn(FW_WARN 20611e98a35dSSuravee Suthikulpanit "EFR mismatch. Use IVHD EFR (%#llx : %#llx), EFR2 (%#llx : %#llx).\n", 20621e98a35dSSuravee Suthikulpanit features, iommu->features, 20631e98a35dSSuravee Suthikulpanit features2, iommu->features2); 20641e98a35dSSuravee Suthikulpanit } 2065a44092e3SSuravee Suthikulpanit } 2066a44092e3SSuravee Suthikulpanit 2067ad8694baSJoerg Roedel static int __init iommu_init_pci(struct amd_iommu *iommu) 2068ad8694baSJoerg Roedel { 2069ad8694baSJoerg Roedel int cap_ptr = iommu->cap_ptr; 2070ad8694baSJoerg Roedel int ret; 2071ad8694baSJoerg Roedel 2072e5670e18SSuravee Suthikulpanit iommu->dev = pci_get_domain_bus_and_slot(iommu->pci_seg->id, 2073e5670e18SSuravee Suthikulpanit PCI_BUS_NUM(iommu->devid), 2074ad8694baSJoerg Roedel iommu->devid & 0xff); 2075ad8694baSJoerg Roedel if (!iommu->dev) 2076ad8694baSJoerg Roedel return -ENODEV; 2077ad8694baSJoerg Roedel 2078ad8694baSJoerg Roedel /* Prevent binding other PCI device drivers to IOMMU devices */ 2079ad8694baSJoerg Roedel iommu->dev->match_driver = false; 2080ad8694baSJoerg Roedel 2081ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET, 2082ad8694baSJoerg Roedel &iommu->cap); 2083ad8694baSJoerg Roedel 2084ad8694baSJoerg Roedel if (!(iommu->cap & (1 << IOMMU_CAP_IOTLB))) 2085ad8694baSJoerg Roedel amd_iommu_iotlb_sup = false; 2086ad8694baSJoerg Roedel 2087a44092e3SSuravee Suthikulpanit late_iommu_features_init(iommu); 2088ad8694baSJoerg Roedel 2089ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT)) { 2090ad8694baSJoerg Roedel int glxval; 2091ad8694baSJoerg Roedel u32 max_pasid; 2092ad8694baSJoerg Roedel u64 pasmax; 2093ad8694baSJoerg Roedel 2094ad8694baSJoerg Roedel pasmax = iommu->features & FEATURE_PASID_MASK; 2095ad8694baSJoerg Roedel pasmax >>= FEATURE_PASID_SHIFT; 2096ad8694baSJoerg Roedel max_pasid = (1 << (pasmax + 1)) - 1; 2097ad8694baSJoerg Roedel 2098ad8694baSJoerg Roedel amd_iommu_max_pasid = min(amd_iommu_max_pasid, max_pasid); 2099ad8694baSJoerg Roedel 2100ad8694baSJoerg Roedel BUG_ON(amd_iommu_max_pasid & ~PASID_MASK); 2101ad8694baSJoerg Roedel 2102ad8694baSJoerg Roedel glxval = iommu->features & FEATURE_GLXVAL_MASK; 2103ad8694baSJoerg Roedel glxval >>= FEATURE_GLXVAL_SHIFT; 2104ad8694baSJoerg Roedel 2105ad8694baSJoerg Roedel if (amd_iommu_max_glx_val == -1) 2106ad8694baSJoerg Roedel amd_iommu_max_glx_val = glxval; 2107ad8694baSJoerg Roedel else 2108ad8694baSJoerg Roedel amd_iommu_max_glx_val = min(amd_iommu_max_glx_val, glxval); 2109ad8694baSJoerg Roedel } 2110ad8694baSJoerg Roedel 2111ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT) && 2112ad8694baSJoerg Roedel iommu_feature(iommu, FEATURE_PPR)) { 2113ad8694baSJoerg Roedel iommu->is_iommu_v2 = true; 2114ad8694baSJoerg Roedel amd_iommu_v2_present = true; 2115ad8694baSJoerg Roedel } 2116ad8694baSJoerg Roedel 2117ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_PPR) && alloc_ppr_log(iommu)) 2118ad8694baSJoerg Roedel return -ENOMEM; 2119ad8694baSJoerg Roedel 21206664340cSNadav Amit if (iommu->cap & (1UL << IOMMU_CAP_NPCACHE)) { 212147a70beaSJoerg Roedel pr_info("Using strict mode due to virtualization\n"); 212247a70beaSJoerg Roedel iommu_set_dma_strict(); 2123ad8694baSJoerg Roedel amd_iommu_np_cache = true; 21246664340cSNadav Amit } 2125ad8694baSJoerg Roedel 2126ad8694baSJoerg Roedel init_iommu_perf_ctr(iommu); 2127ad8694baSJoerg Roedel 2128643feb00SSuravee Suthikulpanit if (amd_iommu_pgtable == AMD_IOMMU_V2) { 2129643feb00SSuravee Suthikulpanit if (!iommu_feature(iommu, FEATURE_GIOSUP) || 2130643feb00SSuravee Suthikulpanit !iommu_feature(iommu, FEATURE_GT)) { 2131643feb00SSuravee Suthikulpanit pr_warn("Cannot enable v2 page table for DMA-API. Fallback to v1.\n"); 2132643feb00SSuravee Suthikulpanit amd_iommu_pgtable = AMD_IOMMU_V1; 2133643feb00SSuravee Suthikulpanit } else if (iommu_default_passthrough()) { 2134643feb00SSuravee Suthikulpanit pr_warn("V2 page table doesn't support passthrough mode. Fallback to v1.\n"); 2135643feb00SSuravee Suthikulpanit amd_iommu_pgtable = AMD_IOMMU_V1; 2136643feb00SSuravee Suthikulpanit } 2137643feb00SSuravee Suthikulpanit } 2138643feb00SSuravee Suthikulpanit 2139ad8694baSJoerg Roedel if (is_rd890_iommu(iommu->dev)) { 2140ad8694baSJoerg Roedel int i, j; 2141ad8694baSJoerg Roedel 2142ad8694baSJoerg Roedel iommu->root_pdev = 2143e5670e18SSuravee Suthikulpanit pci_get_domain_bus_and_slot(iommu->pci_seg->id, 2144e5670e18SSuravee Suthikulpanit iommu->dev->bus->number, 2145ad8694baSJoerg Roedel PCI_DEVFN(0, 0)); 2146ad8694baSJoerg Roedel 2147ad8694baSJoerg Roedel /* 2148ad8694baSJoerg Roedel * Some rd890 systems may not be fully reconfigured by the 2149ad8694baSJoerg Roedel * BIOS, so it's necessary for us to store this information so 2150ad8694baSJoerg Roedel * it can be reprogrammed on resume 2151ad8694baSJoerg Roedel */ 2152ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 4, 2153ad8694baSJoerg Roedel &iommu->stored_addr_lo); 2154ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 8, 2155ad8694baSJoerg Roedel &iommu->stored_addr_hi); 2156ad8694baSJoerg Roedel 2157ad8694baSJoerg Roedel /* Low bit locks writes to configuration space */ 2158ad8694baSJoerg Roedel iommu->stored_addr_lo &= ~1; 2159ad8694baSJoerg Roedel 2160ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 2161ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 2162ad8694baSJoerg Roedel iommu->stored_l1[i][j] = iommu_read_l1(iommu, i, j); 2163ad8694baSJoerg Roedel 2164ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 2165ad8694baSJoerg Roedel iommu->stored_l2[i] = iommu_read_l2(iommu, i); 2166ad8694baSJoerg Roedel } 2167ad8694baSJoerg Roedel 2168ad8694baSJoerg Roedel amd_iommu_erratum_746_workaround(iommu); 2169ad8694baSJoerg Roedel amd_iommu_ats_write_check_workaround(iommu); 2170ad8694baSJoerg Roedel 217183874d51SBo Liu ret = iommu_device_sysfs_add(&iommu->iommu, &iommu->dev->dev, 2172ad8694baSJoerg Roedel amd_iommu_groups, "ivhd%d", iommu->index); 217383874d51SBo Liu if (ret) 217483874d51SBo Liu return ret; 217583874d51SBo Liu 21762d471b20SRobin Murphy iommu_device_register(&iommu->iommu, &amd_iommu_ops, NULL); 2177ad8694baSJoerg Roedel 2178ad8694baSJoerg Roedel return pci_enable_device(iommu->dev); 2179ad8694baSJoerg Roedel } 2180ad8694baSJoerg Roedel 2181ad8694baSJoerg Roedel static void print_iommu_info(void) 2182ad8694baSJoerg Roedel { 2183ad8694baSJoerg Roedel static const char * const feat_str[] = { 2184ad8694baSJoerg Roedel "PreF", "PPR", "X2APIC", "NX", "GT", "[5]", 2185ad8694baSJoerg Roedel "IA", "GA", "HE", "PC" 2186ad8694baSJoerg Roedel }; 2187ad8694baSJoerg Roedel struct amd_iommu *iommu; 2188ad8694baSJoerg Roedel 2189ad8694baSJoerg Roedel for_each_iommu(iommu) { 2190ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 2191ad8694baSJoerg Roedel int i; 2192ad8694baSJoerg Roedel 21933703c839STom Rix pci_info(pdev, "Found IOMMU cap 0x%x\n", iommu->cap_ptr); 2194ad8694baSJoerg Roedel 2195ad8694baSJoerg Roedel if (iommu->cap & (1 << IOMMU_CAP_EFR)) { 21961e98a35dSSuravee Suthikulpanit pr_info("Extended features (%#llx, %#llx):", iommu->features, iommu->features2); 21974b21a503SAlexander Monakov 2198ad8694baSJoerg Roedel for (i = 0; i < ARRAY_SIZE(feat_str); ++i) { 2199ad8694baSJoerg Roedel if (iommu_feature(iommu, (1ULL << i))) 2200ad8694baSJoerg Roedel pr_cont(" %s", feat_str[i]); 2201ad8694baSJoerg Roedel } 2202ad8694baSJoerg Roedel 2203ad8694baSJoerg Roedel if (iommu->features & FEATURE_GAM_VAPIC) 2204ad8694baSJoerg Roedel pr_cont(" GA_vAPIC"); 2205ad8694baSJoerg Roedel 220602c6f31dSSuravee Suthikulpanit if (iommu->features & FEATURE_SNP) 220702c6f31dSSuravee Suthikulpanit pr_cont(" SNP"); 220802c6f31dSSuravee Suthikulpanit 2209ad8694baSJoerg Roedel pr_cont("\n"); 2210ad8694baSJoerg Roedel } 2211ad8694baSJoerg Roedel } 2212ad8694baSJoerg Roedel if (irq_remapping_enabled) { 2213ad8694baSJoerg Roedel pr_info("Interrupt remapping enabled\n"); 2214ad8694baSJoerg Roedel if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 2215ad8694baSJoerg Roedel pr_info("X2APIC enabled\n"); 2216ad8694baSJoerg Roedel } 2217f5944964SVasant Hegde if (amd_iommu_pgtable == AMD_IOMMU_V2) { 2218f5944964SVasant Hegde pr_info("V2 page table enabled (Paging mode : %d level)\n", 2219f5944964SVasant Hegde amd_iommu_gpt_level); 2220f5944964SVasant Hegde } 2221ad8694baSJoerg Roedel } 2222ad8694baSJoerg Roedel 2223ad8694baSJoerg Roedel static int __init amd_iommu_init_pci(void) 2224ad8694baSJoerg Roedel { 2225ad8694baSJoerg Roedel struct amd_iommu *iommu; 22261ab5a153SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2227f8993dc6SAdrian Huang int ret; 2228ad8694baSJoerg Roedel 2229ad8694baSJoerg Roedel for_each_iommu(iommu) { 2230ad8694baSJoerg Roedel ret = iommu_init_pci(iommu); 223106687a03SSuravee Suthikulpanit if (ret) { 223206687a03SSuravee Suthikulpanit pr_err("IOMMU%d: Failed to initialize IOMMU Hardware (error=%d)!\n", 223306687a03SSuravee Suthikulpanit iommu->index, ret); 223406687a03SSuravee Suthikulpanit goto out; 223506687a03SSuravee Suthikulpanit } 223654ce12e0SSuravee Suthikulpanit /* Need to setup range after PCI init */ 223754ce12e0SSuravee Suthikulpanit iommu_set_cwwb_range(iommu); 2238ad8694baSJoerg Roedel } 2239ad8694baSJoerg Roedel 2240ad8694baSJoerg Roedel /* 2241ad8694baSJoerg Roedel * Order is important here to make sure any unity map requirements are 2242ad8694baSJoerg Roedel * fulfilled. The unity mappings are created and written to the device 224331ee890aSRobin Murphy * table during the iommu_init_pci() call. 2244ad8694baSJoerg Roedel * 2245ad8694baSJoerg Roedel * After that we call init_device_table_dma() to make sure any 2246ad8694baSJoerg Roedel * uninitialized DTE will block DMA, and in the end we flush the caches 2247ad8694baSJoerg Roedel * of all IOMMUs to make sure the changes to the device table are 2248ad8694baSJoerg Roedel * active. 2249ad8694baSJoerg Roedel */ 22501ab5a153SSuravee Suthikulpanit for_each_pci_segment(pci_seg) 22511ab5a153SSuravee Suthikulpanit init_device_table_dma(pci_seg); 2252ad8694baSJoerg Roedel 2253ad8694baSJoerg Roedel for_each_iommu(iommu) 2254ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2255ad8694baSJoerg Roedel 2256ad8694baSJoerg Roedel print_iommu_info(); 2257ad8694baSJoerg Roedel 225806687a03SSuravee Suthikulpanit out: 2259ad8694baSJoerg Roedel return ret; 2260ad8694baSJoerg Roedel } 2261ad8694baSJoerg Roedel 2262ad8694baSJoerg Roedel /**************************************************************************** 2263ad8694baSJoerg Roedel * 2264ad8694baSJoerg Roedel * The following functions initialize the MSI interrupts for all IOMMUs 2265ad8694baSJoerg Roedel * in the system. It's a bit challenging because there could be multiple 2266ad8694baSJoerg Roedel * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per 2267ad8694baSJoerg Roedel * pci_dev. 2268ad8694baSJoerg Roedel * 2269ad8694baSJoerg Roedel ****************************************************************************/ 2270ad8694baSJoerg Roedel 2271ad8694baSJoerg Roedel static int iommu_setup_msi(struct amd_iommu *iommu) 2272ad8694baSJoerg Roedel { 2273ad8694baSJoerg Roedel int r; 2274ad8694baSJoerg Roedel 2275ad8694baSJoerg Roedel r = pci_enable_msi(iommu->dev); 2276ad8694baSJoerg Roedel if (r) 2277ad8694baSJoerg Roedel return r; 2278ad8694baSJoerg Roedel 2279ad8694baSJoerg Roedel r = request_threaded_irq(iommu->dev->irq, 2280ad8694baSJoerg Roedel amd_iommu_int_handler, 2281ad8694baSJoerg Roedel amd_iommu_int_thread, 2282ad8694baSJoerg Roedel 0, "AMD-Vi", 2283ad8694baSJoerg Roedel iommu); 2284ad8694baSJoerg Roedel 2285ad8694baSJoerg Roedel if (r) { 2286ad8694baSJoerg Roedel pci_disable_msi(iommu->dev); 2287ad8694baSJoerg Roedel return r; 2288ad8694baSJoerg Roedel } 2289ad8694baSJoerg Roedel 2290ad8694baSJoerg Roedel return 0; 2291ad8694baSJoerg Roedel } 2292ad8694baSJoerg Roedel 2293b5c3786eSThomas Gleixner union intcapxt { 2294b5c3786eSThomas Gleixner u64 capxt; 22952fb6acf3SDavid Woodhouse struct { 2296b5c3786eSThomas Gleixner u64 reserved_0 : 2, 2297b5c3786eSThomas Gleixner dest_mode_logical : 1, 2298b5c3786eSThomas Gleixner reserved_1 : 5, 2299b5c3786eSThomas Gleixner destid_0_23 : 24, 2300b5c3786eSThomas Gleixner vector : 8, 2301b5c3786eSThomas Gleixner reserved_2 : 16, 2302b5c3786eSThomas Gleixner destid_24_31 : 8; 23032fb6acf3SDavid Woodhouse }; 2304b5c3786eSThomas Gleixner } __attribute__ ((packed)); 2305ad8694baSJoerg Roedel 2306ad8694baSJoerg Roedel 2307d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller; 2308d1adcfbbSDavid Woodhouse 2309d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_activate(struct irq_domain *domain, 2310d1adcfbbSDavid Woodhouse struct irq_data *irqd, bool reserve) 2311d1adcfbbSDavid Woodhouse { 2312ad8694baSJoerg Roedel return 0; 2313d1adcfbbSDavid Woodhouse } 2314ad8694baSJoerg Roedel 2315d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_deactivate(struct irq_domain *domain, 2316d1adcfbbSDavid Woodhouse struct irq_data *irqd) 2317d1adcfbbSDavid Woodhouse { 2318d1adcfbbSDavid Woodhouse } 2319d1adcfbbSDavid Woodhouse 2320d1adcfbbSDavid Woodhouse 2321d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_alloc(struct irq_domain *domain, unsigned int virq, 2322d1adcfbbSDavid Woodhouse unsigned int nr_irqs, void *arg) 2323d1adcfbbSDavid Woodhouse { 2324d1adcfbbSDavid Woodhouse struct irq_alloc_info *info = arg; 2325d1adcfbbSDavid Woodhouse int i, ret; 2326d1adcfbbSDavid Woodhouse 2327d1adcfbbSDavid Woodhouse if (!info || info->type != X86_IRQ_ALLOC_TYPE_AMDVI) 2328d1adcfbbSDavid Woodhouse return -EINVAL; 2329d1adcfbbSDavid Woodhouse 2330d1adcfbbSDavid Woodhouse ret = irq_domain_alloc_irqs_parent(domain, virq, nr_irqs, arg); 2331d1adcfbbSDavid Woodhouse if (ret < 0) 2332d1adcfbbSDavid Woodhouse return ret; 2333d1adcfbbSDavid Woodhouse 2334d1adcfbbSDavid Woodhouse for (i = virq; i < virq + nr_irqs; i++) { 2335d1adcfbbSDavid Woodhouse struct irq_data *irqd = irq_domain_get_irq_data(domain, i); 2336d1adcfbbSDavid Woodhouse 2337d1adcfbbSDavid Woodhouse irqd->chip = &intcapxt_controller; 2338d1adcfbbSDavid Woodhouse irqd->chip_data = info->data; 2339d1adcfbbSDavid Woodhouse __irq_set_handler(i, handle_edge_irq, 0, "edge"); 2340d1adcfbbSDavid Woodhouse } 2341d1adcfbbSDavid Woodhouse 2342d1adcfbbSDavid Woodhouse return ret; 2343d1adcfbbSDavid Woodhouse } 2344d1adcfbbSDavid Woodhouse 2345d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_free(struct irq_domain *domain, unsigned int virq, 2346d1adcfbbSDavid Woodhouse unsigned int nr_irqs) 2347d1adcfbbSDavid Woodhouse { 2348d1adcfbbSDavid Woodhouse irq_domain_free_irqs_top(domain, virq, nr_irqs); 2349d1adcfbbSDavid Woodhouse } 2350d1adcfbbSDavid Woodhouse 23514691f79dSMaxim Levitsky 23524691f79dSMaxim Levitsky static void intcapxt_unmask_irq(struct irq_data *irqd) 23534691f79dSMaxim Levitsky { 23544691f79dSMaxim Levitsky struct amd_iommu *iommu = irqd->chip_data; 23554691f79dSMaxim Levitsky struct irq_cfg *cfg = irqd_cfg(irqd); 23564691f79dSMaxim Levitsky union intcapxt xt; 23574691f79dSMaxim Levitsky 23584691f79dSMaxim Levitsky xt.capxt = 0ULL; 23594691f79dSMaxim Levitsky xt.dest_mode_logical = apic->dest_mode_logical; 23604691f79dSMaxim Levitsky xt.vector = cfg->vector; 23614691f79dSMaxim Levitsky xt.destid_0_23 = cfg->dest_apicid & GENMASK(23, 0); 23624691f79dSMaxim Levitsky xt.destid_24_31 = cfg->dest_apicid >> 24; 23634691f79dSMaxim Levitsky 23644691f79dSMaxim Levitsky /** 23654691f79dSMaxim Levitsky * Current IOMMU implementation uses the same IRQ for all 23664691f79dSMaxim Levitsky * 3 IOMMU interrupts. 23674691f79dSMaxim Levitsky */ 23684691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_EVT_OFFSET); 23694691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_PPR_OFFSET); 23704691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_GALOG_OFFSET); 23714691f79dSMaxim Levitsky } 23724691f79dSMaxim Levitsky 23734691f79dSMaxim Levitsky static void intcapxt_mask_irq(struct irq_data *irqd) 23744691f79dSMaxim Levitsky { 23754691f79dSMaxim Levitsky struct amd_iommu *iommu = irqd->chip_data; 23764691f79dSMaxim Levitsky 23774691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_EVT_OFFSET); 23784691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_PPR_OFFSET); 23794691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_GALOG_OFFSET); 23804691f79dSMaxim Levitsky } 23814691f79dSMaxim Levitsky 23824691f79dSMaxim Levitsky 2383d1adcfbbSDavid Woodhouse static int intcapxt_set_affinity(struct irq_data *irqd, 2384d1adcfbbSDavid Woodhouse const struct cpumask *mask, bool force) 2385d1adcfbbSDavid Woodhouse { 2386d1adcfbbSDavid Woodhouse struct irq_data *parent = irqd->parent_data; 2387d1adcfbbSDavid Woodhouse int ret; 2388d1adcfbbSDavid Woodhouse 2389d1adcfbbSDavid Woodhouse ret = parent->chip->irq_set_affinity(parent, mask, force); 2390d1adcfbbSDavid Woodhouse if (ret < 0 || ret == IRQ_SET_MASK_OK_DONE) 2391d1adcfbbSDavid Woodhouse return ret; 23924691f79dSMaxim Levitsky return 0; 2393d1adcfbbSDavid Woodhouse } 2394d1adcfbbSDavid Woodhouse 23951980105eSMaxim Levitsky static int intcapxt_set_wake(struct irq_data *irqd, unsigned int on) 23961980105eSMaxim Levitsky { 23971980105eSMaxim Levitsky return on ? -EOPNOTSUPP : 0; 23981980105eSMaxim Levitsky } 23991980105eSMaxim Levitsky 2400d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller = { 2401d1adcfbbSDavid Woodhouse .name = "IOMMU-MSI", 2402d1adcfbbSDavid Woodhouse .irq_unmask = intcapxt_unmask_irq, 2403d1adcfbbSDavid Woodhouse .irq_mask = intcapxt_mask_irq, 2404d1adcfbbSDavid Woodhouse .irq_ack = irq_chip_ack_parent, 2405d1adcfbbSDavid Woodhouse .irq_retrigger = irq_chip_retrigger_hierarchy, 2406d1adcfbbSDavid Woodhouse .irq_set_affinity = intcapxt_set_affinity, 24071980105eSMaxim Levitsky .irq_set_wake = intcapxt_set_wake, 24081980105eSMaxim Levitsky .flags = IRQCHIP_MASK_ON_SUSPEND, 2409d1adcfbbSDavid Woodhouse }; 2410d1adcfbbSDavid Woodhouse 2411d1adcfbbSDavid Woodhouse static const struct irq_domain_ops intcapxt_domain_ops = { 2412d1adcfbbSDavid Woodhouse .alloc = intcapxt_irqdomain_alloc, 2413d1adcfbbSDavid Woodhouse .free = intcapxt_irqdomain_free, 2414d1adcfbbSDavid Woodhouse .activate = intcapxt_irqdomain_activate, 2415d1adcfbbSDavid Woodhouse .deactivate = intcapxt_irqdomain_deactivate, 2416d1adcfbbSDavid Woodhouse }; 2417d1adcfbbSDavid Woodhouse 2418d1adcfbbSDavid Woodhouse 2419d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_irqdomain; 2420d1adcfbbSDavid Woodhouse 2421d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_get_irqdomain(void) 2422d1adcfbbSDavid Woodhouse { 2423d1adcfbbSDavid Woodhouse struct fwnode_handle *fn; 2424d1adcfbbSDavid Woodhouse 2425d1adcfbbSDavid Woodhouse /* No need for locking here (yet) as the init is single-threaded */ 2426d1adcfbbSDavid Woodhouse if (iommu_irqdomain) 2427d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2428d1adcfbbSDavid Woodhouse 2429d1adcfbbSDavid Woodhouse fn = irq_domain_alloc_named_fwnode("AMD-Vi-MSI"); 2430d1adcfbbSDavid Woodhouse if (!fn) 2431d1adcfbbSDavid Woodhouse return NULL; 2432d1adcfbbSDavid Woodhouse 2433d1adcfbbSDavid Woodhouse iommu_irqdomain = irq_domain_create_hierarchy(x86_vector_domain, 0, 0, 2434d1adcfbbSDavid Woodhouse fn, &intcapxt_domain_ops, 2435d1adcfbbSDavid Woodhouse NULL); 2436d1adcfbbSDavid Woodhouse if (!iommu_irqdomain) 2437d1adcfbbSDavid Woodhouse irq_domain_free_fwnode(fn); 2438d1adcfbbSDavid Woodhouse 2439d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2440d1adcfbbSDavid Woodhouse } 2441d1adcfbbSDavid Woodhouse 2442d1adcfbbSDavid Woodhouse static int iommu_setup_intcapxt(struct amd_iommu *iommu) 2443d1adcfbbSDavid Woodhouse { 2444d1adcfbbSDavid Woodhouse struct irq_domain *domain; 2445d1adcfbbSDavid Woodhouse struct irq_alloc_info info; 2446d1adcfbbSDavid Woodhouse int irq, ret; 24474d4a0dbaSVasant Hegde int node = dev_to_node(&iommu->dev->dev); 2448d1adcfbbSDavid Woodhouse 2449d1adcfbbSDavid Woodhouse domain = iommu_get_irqdomain(); 2450d1adcfbbSDavid Woodhouse if (!domain) 2451d1adcfbbSDavid Woodhouse return -ENXIO; 2452d1adcfbbSDavid Woodhouse 2453d1adcfbbSDavid Woodhouse init_irq_alloc_info(&info, NULL); 2454d1adcfbbSDavid Woodhouse info.type = X86_IRQ_ALLOC_TYPE_AMDVI; 2455d1adcfbbSDavid Woodhouse info.data = iommu; 2456d1adcfbbSDavid Woodhouse 24574d4a0dbaSVasant Hegde irq = irq_domain_alloc_irqs(domain, 1, node, &info); 2458d1adcfbbSDavid Woodhouse if (irq < 0) { 2459d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2460d1adcfbbSDavid Woodhouse return irq; 2461d1adcfbbSDavid Woodhouse } 2462d1adcfbbSDavid Woodhouse 2463d1adcfbbSDavid Woodhouse ret = request_threaded_irq(irq, amd_iommu_int_handler, 2464d1adcfbbSDavid Woodhouse amd_iommu_int_thread, 0, "AMD-Vi", iommu); 2465ad8694baSJoerg Roedel if (ret) { 2466d1adcfbbSDavid Woodhouse irq_domain_free_irqs(irq, 1); 2467d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2468ad8694baSJoerg Roedel return ret; 2469ad8694baSJoerg Roedel } 2470ad8694baSJoerg Roedel 2471d1adcfbbSDavid Woodhouse return 0; 2472ad8694baSJoerg Roedel } 2473ad8694baSJoerg Roedel 2474d1adcfbbSDavid Woodhouse static int iommu_init_irq(struct amd_iommu *iommu) 2475ad8694baSJoerg Roedel { 2476ad8694baSJoerg Roedel int ret; 2477ad8694baSJoerg Roedel 2478ad8694baSJoerg Roedel if (iommu->int_enabled) 2479ad8694baSJoerg Roedel goto enable_faults; 2480ad8694baSJoerg Roedel 2481d1adcfbbSDavid Woodhouse if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 2482d1adcfbbSDavid Woodhouse ret = iommu_setup_intcapxt(iommu); 2483d1adcfbbSDavid Woodhouse else if (iommu->dev->msi_cap) 2484ad8694baSJoerg Roedel ret = iommu_setup_msi(iommu); 2485ad8694baSJoerg Roedel else 2486ad8694baSJoerg Roedel ret = -ENODEV; 2487ad8694baSJoerg Roedel 2488ad8694baSJoerg Roedel if (ret) 2489ad8694baSJoerg Roedel return ret; 2490ad8694baSJoerg Roedel 249112bc4570SDavid Woodhouse iommu->int_enabled = true; 2492ad8694baSJoerg Roedel enable_faults: 249301b297a4SMaxim Levitsky 249401b297a4SMaxim Levitsky if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 249501b297a4SMaxim Levitsky iommu_feature_enable(iommu, CONTROL_INTCAPXT_EN); 249601b297a4SMaxim Levitsky 2497ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_INT_EN); 2498ad8694baSJoerg Roedel 2499ad8694baSJoerg Roedel if (iommu->ppr_log != NULL) 2500ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRINT_EN); 2501ad8694baSJoerg Roedel return 0; 2502ad8694baSJoerg Roedel } 2503ad8694baSJoerg Roedel 2504ad8694baSJoerg Roedel /**************************************************************************** 2505ad8694baSJoerg Roedel * 2506ad8694baSJoerg Roedel * The next functions belong to the third pass of parsing the ACPI 2507ad8694baSJoerg Roedel * table. In this last pass the memory mapping requirements are 2508ad8694baSJoerg Roedel * gathered (like exclusion and unity mapping ranges). 2509ad8694baSJoerg Roedel * 2510ad8694baSJoerg Roedel ****************************************************************************/ 2511ad8694baSJoerg Roedel 2512ad8694baSJoerg Roedel static void __init free_unity_maps(void) 2513ad8694baSJoerg Roedel { 2514ad8694baSJoerg Roedel struct unity_map_entry *entry, *next; 2515b618ae62SVasant Hegde struct amd_iommu_pci_seg *p, *pci_seg; 2516ad8694baSJoerg Roedel 2517b618ae62SVasant Hegde for_each_pci_segment_safe(pci_seg, p) { 2518b618ae62SVasant Hegde list_for_each_entry_safe(entry, next, &pci_seg->unity_map, list) { 2519ad8694baSJoerg Roedel list_del(&entry->list); 2520ad8694baSJoerg Roedel kfree(entry); 2521ad8694baSJoerg Roedel } 2522ad8694baSJoerg Roedel } 2523b618ae62SVasant Hegde } 2524ad8694baSJoerg Roedel 2525ad8694baSJoerg Roedel /* called for unity map ACPI definition */ 252630795900SVasant Hegde static int __init init_unity_map_range(struct ivmd_header *m, 252730795900SVasant Hegde struct acpi_table_header *ivrs_base) 2528ad8694baSJoerg Roedel { 2529ad8694baSJoerg Roedel struct unity_map_entry *e = NULL; 2530b618ae62SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 2531ad8694baSJoerg Roedel char *s; 2532ad8694baSJoerg Roedel 253330795900SVasant Hegde pci_seg = get_pci_segment(m->pci_seg, ivrs_base); 2534b618ae62SVasant Hegde if (pci_seg == NULL) 2535b618ae62SVasant Hegde return -ENOMEM; 2536b618ae62SVasant Hegde 2537ad8694baSJoerg Roedel e = kzalloc(sizeof(*e), GFP_KERNEL); 2538ad8694baSJoerg Roedel if (e == NULL) 2539ad8694baSJoerg Roedel return -ENOMEM; 2540ad8694baSJoerg Roedel 2541ad8694baSJoerg Roedel switch (m->type) { 2542ad8694baSJoerg Roedel default: 2543ad8694baSJoerg Roedel kfree(e); 2544ad8694baSJoerg Roedel return 0; 2545ad8694baSJoerg Roedel case ACPI_IVMD_TYPE: 2546ad8694baSJoerg Roedel s = "IVMD_TYPEi\t\t\t"; 2547ad8694baSJoerg Roedel e->devid_start = e->devid_end = m->devid; 2548ad8694baSJoerg Roedel break; 2549ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_ALL: 2550ad8694baSJoerg Roedel s = "IVMD_TYPE_ALL\t\t"; 2551ad8694baSJoerg Roedel e->devid_start = 0; 2552401360ecSSuravee Suthikulpanit e->devid_end = pci_seg->last_bdf; 2553ad8694baSJoerg Roedel break; 2554ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_RANGE: 2555ad8694baSJoerg Roedel s = "IVMD_TYPE_RANGE\t\t"; 2556ad8694baSJoerg Roedel e->devid_start = m->devid; 2557ad8694baSJoerg Roedel e->devid_end = m->aux; 2558ad8694baSJoerg Roedel break; 2559ad8694baSJoerg Roedel } 2560ad8694baSJoerg Roedel e->address_start = PAGE_ALIGN(m->range_start); 2561ad8694baSJoerg Roedel e->address_end = e->address_start + PAGE_ALIGN(m->range_length); 2562ad8694baSJoerg Roedel e->prot = m->flags >> 1; 2563ad8694baSJoerg Roedel 25640bbe4cedSAdrian Huang /* 25650bbe4cedSAdrian Huang * Treat per-device exclusion ranges as r/w unity-mapped regions 25660bbe4cedSAdrian Huang * since some buggy BIOSes might lead to the overwritten exclusion 25670bbe4cedSAdrian Huang * range (exclusion_start and exclusion_length members). This 25680bbe4cedSAdrian Huang * happens when there are multiple exclusion ranges (IVMD entries) 25690bbe4cedSAdrian Huang * defined in ACPI table. 25700bbe4cedSAdrian Huang */ 25710bbe4cedSAdrian Huang if (m->flags & IVMD_FLAG_EXCL_RANGE) 25720bbe4cedSAdrian Huang e->prot = (IVMD_FLAG_IW | IVMD_FLAG_IR) >> 1; 25730bbe4cedSAdrian Huang 2574b618ae62SVasant Hegde DUMP_printk("%s devid_start: %04x:%02x:%02x.%x devid_end: " 2575b618ae62SVasant Hegde "%04x:%02x:%02x.%x range_start: %016llx range_end: %016llx" 2576b618ae62SVasant Hegde " flags: %x\n", s, m->pci_seg, 2577ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid_start), PCI_SLOT(e->devid_start), 2578b618ae62SVasant Hegde PCI_FUNC(e->devid_start), m->pci_seg, 2579b618ae62SVasant Hegde PCI_BUS_NUM(e->devid_end), 2580ad8694baSJoerg Roedel PCI_SLOT(e->devid_end), PCI_FUNC(e->devid_end), 2581ad8694baSJoerg Roedel e->address_start, e->address_end, m->flags); 2582ad8694baSJoerg Roedel 2583b618ae62SVasant Hegde list_add_tail(&e->list, &pci_seg->unity_map); 2584ad8694baSJoerg Roedel 2585ad8694baSJoerg Roedel return 0; 2586ad8694baSJoerg Roedel } 2587ad8694baSJoerg Roedel 2588ad8694baSJoerg Roedel /* iterates over all memory definitions we find in the ACPI table */ 2589ad8694baSJoerg Roedel static int __init init_memory_definitions(struct acpi_table_header *table) 2590ad8694baSJoerg Roedel { 2591ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 2592ad8694baSJoerg Roedel struct ivmd_header *m; 2593ad8694baSJoerg Roedel 2594ad8694baSJoerg Roedel end += table->length; 2595ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 2596ad8694baSJoerg Roedel 2597ad8694baSJoerg Roedel while (p < end) { 2598ad8694baSJoerg Roedel m = (struct ivmd_header *)p; 2599ad8694baSJoerg Roedel if (m->flags & (IVMD_FLAG_UNITY_MAP | IVMD_FLAG_EXCL_RANGE)) 260030795900SVasant Hegde init_unity_map_range(m, table); 2601ad8694baSJoerg Roedel 2602ad8694baSJoerg Roedel p += m->length; 2603ad8694baSJoerg Roedel } 2604ad8694baSJoerg Roedel 2605ad8694baSJoerg Roedel return 0; 2606ad8694baSJoerg Roedel } 2607ad8694baSJoerg Roedel 2608ad8694baSJoerg Roedel /* 2609ad8694baSJoerg Roedel * Init the device table to not allow DMA access for devices 2610ad8694baSJoerg Roedel */ 26111ab5a153SSuravee Suthikulpanit static void init_device_table_dma(struct amd_iommu_pci_seg *pci_seg) 2612ad8694baSJoerg Roedel { 2613ad8694baSJoerg Roedel u32 devid; 26141ab5a153SSuravee Suthikulpanit struct dev_table_entry *dev_table = pci_seg->dev_table; 26151ab5a153SSuravee Suthikulpanit 26161ab5a153SSuravee Suthikulpanit if (dev_table == NULL) 26171ab5a153SSuravee Suthikulpanit return; 2618ad8694baSJoerg Roedel 2619401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) { 262056fb7951SSuravee Suthikulpanit __set_dev_entry_bit(dev_table, devid, DEV_ENTRY_VALID); 2621b9f0043eSSuravee Suthikulpanit if (!amd_iommu_snp_en) 262256fb7951SSuravee Suthikulpanit __set_dev_entry_bit(dev_table, devid, DEV_ENTRY_TRANSLATION); 2623ad8694baSJoerg Roedel } 2624ad8694baSJoerg Roedel } 2625ad8694baSJoerg Roedel 26261ab5a153SSuravee Suthikulpanit static void __init uninit_device_table_dma(struct amd_iommu_pci_seg *pci_seg) 2627ad8694baSJoerg Roedel { 2628ad8694baSJoerg Roedel u32 devid; 26291ab5a153SSuravee Suthikulpanit struct dev_table_entry *dev_table = pci_seg->dev_table; 26301ab5a153SSuravee Suthikulpanit 26311ab5a153SSuravee Suthikulpanit if (dev_table == NULL) 26321ab5a153SSuravee Suthikulpanit return; 2633ad8694baSJoerg Roedel 2634401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) { 26351ab5a153SSuravee Suthikulpanit dev_table[devid].data[0] = 0ULL; 26361ab5a153SSuravee Suthikulpanit dev_table[devid].data[1] = 0ULL; 2637ad8694baSJoerg Roedel } 2638ad8694baSJoerg Roedel } 2639ad8694baSJoerg Roedel 2640ad8694baSJoerg Roedel static void init_device_table(void) 2641ad8694baSJoerg Roedel { 264256fb7951SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2643ad8694baSJoerg Roedel u32 devid; 2644ad8694baSJoerg Roedel 2645ad8694baSJoerg Roedel if (!amd_iommu_irq_remap) 2646ad8694baSJoerg Roedel return; 2647ad8694baSJoerg Roedel 264856fb7951SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2649401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) 265056fb7951SSuravee Suthikulpanit __set_dev_entry_bit(pci_seg->dev_table, 265156fb7951SSuravee Suthikulpanit devid, DEV_ENTRY_IRQ_TBL_EN); 265256fb7951SSuravee Suthikulpanit } 2653ad8694baSJoerg Roedel } 2654ad8694baSJoerg Roedel 2655ad8694baSJoerg Roedel static void iommu_init_flags(struct amd_iommu *iommu) 2656ad8694baSJoerg Roedel { 2657ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_HT_TUN_EN_MASK ? 2658ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) : 2659ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_HT_TUN_EN); 2660ad8694baSJoerg Roedel 2661ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_PASSPW_EN_MASK ? 2662ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PASSPW_EN) : 2663ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_PASSPW_EN); 2664ad8694baSJoerg Roedel 2665ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_RESPASSPW_EN_MASK ? 2666ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) : 2667ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN); 2668ad8694baSJoerg Roedel 2669ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_ISOC_EN_MASK ? 2670ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_ISOC_EN) : 2671ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_ISOC_EN); 2672ad8694baSJoerg Roedel 2673ad8694baSJoerg Roedel /* 2674ad8694baSJoerg Roedel * make IOMMU memory accesses cache coherent 2675ad8694baSJoerg Roedel */ 2676ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_COHERENT_EN); 2677ad8694baSJoerg Roedel 2678ad8694baSJoerg Roedel /* Set IOTLB invalidation timeout to 1s */ 2679ad8694baSJoerg Roedel iommu_set_inv_tlb_timeout(iommu, CTRL_INV_TO_1S); 2680ad8694baSJoerg Roedel } 2681ad8694baSJoerg Roedel 2682ad8694baSJoerg Roedel static void iommu_apply_resume_quirks(struct amd_iommu *iommu) 2683ad8694baSJoerg Roedel { 2684ad8694baSJoerg Roedel int i, j; 2685ad8694baSJoerg Roedel u32 ioc_feature_control; 2686ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->root_pdev; 2687ad8694baSJoerg Roedel 2688ad8694baSJoerg Roedel /* RD890 BIOSes may not have completely reconfigured the iommu */ 2689ad8694baSJoerg Roedel if (!is_rd890_iommu(iommu->dev) || !pdev) 2690ad8694baSJoerg Roedel return; 2691ad8694baSJoerg Roedel 2692ad8694baSJoerg Roedel /* 2693ad8694baSJoerg Roedel * First, we need to ensure that the iommu is enabled. This is 2694ad8694baSJoerg Roedel * controlled by a register in the northbridge 2695ad8694baSJoerg Roedel */ 2696ad8694baSJoerg Roedel 2697ad8694baSJoerg Roedel /* Select Northbridge indirect register 0x75 and enable writing */ 2698ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x60, 0x75 | (1 << 7)); 2699ad8694baSJoerg Roedel pci_read_config_dword(pdev, 0x64, &ioc_feature_control); 2700ad8694baSJoerg Roedel 2701ad8694baSJoerg Roedel /* Enable the iommu */ 2702ad8694baSJoerg Roedel if (!(ioc_feature_control & 0x1)) 2703ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x64, ioc_feature_control | 1); 2704ad8694baSJoerg Roedel 2705ad8694baSJoerg Roedel /* Restore the iommu BAR */ 2706ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2707ad8694baSJoerg Roedel iommu->stored_addr_lo); 2708ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 8, 2709ad8694baSJoerg Roedel iommu->stored_addr_hi); 2710ad8694baSJoerg Roedel 2711ad8694baSJoerg Roedel /* Restore the l1 indirect regs for each of the 6 l1s */ 2712ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 2713ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 2714ad8694baSJoerg Roedel iommu_write_l1(iommu, i, j, iommu->stored_l1[i][j]); 2715ad8694baSJoerg Roedel 2716ad8694baSJoerg Roedel /* Restore the l2 indirect regs */ 2717ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 2718ad8694baSJoerg Roedel iommu_write_l2(iommu, i, iommu->stored_l2[i]); 2719ad8694baSJoerg Roedel 2720ad8694baSJoerg Roedel /* Lock PCI setup registers */ 2721ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2722ad8694baSJoerg Roedel iommu->stored_addr_lo | 1); 2723ad8694baSJoerg Roedel } 2724ad8694baSJoerg Roedel 2725ad8694baSJoerg Roedel static void iommu_enable_ga(struct amd_iommu *iommu) 2726ad8694baSJoerg Roedel { 2727ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2728ad8694baSJoerg Roedel switch (amd_iommu_guest_ir) { 2729ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_VAPIC: 2730ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_LEGACY_GA: 2731ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GA_EN); 2732ad8694baSJoerg Roedel iommu->irte_ops = &irte_128_ops; 2733ad8694baSJoerg Roedel break; 2734ad8694baSJoerg Roedel default: 2735ad8694baSJoerg Roedel iommu->irte_ops = &irte_32_ops; 2736ad8694baSJoerg Roedel break; 2737ad8694baSJoerg Roedel } 2738ad8694baSJoerg Roedel #endif 2739ad8694baSJoerg Roedel } 2740ad8694baSJoerg Roedel 274166419036SSuravee Suthikulpanit static void iommu_disable_irtcachedis(struct amd_iommu *iommu) 274266419036SSuravee Suthikulpanit { 274366419036SSuravee Suthikulpanit iommu_feature_disable(iommu, CONTROL_IRTCACHEDIS); 274466419036SSuravee Suthikulpanit } 274566419036SSuravee Suthikulpanit 274666419036SSuravee Suthikulpanit static void iommu_enable_irtcachedis(struct amd_iommu *iommu) 274766419036SSuravee Suthikulpanit { 274866419036SSuravee Suthikulpanit u64 ctrl; 274966419036SSuravee Suthikulpanit 275066419036SSuravee Suthikulpanit if (!amd_iommu_irtcachedis) 275166419036SSuravee Suthikulpanit return; 275266419036SSuravee Suthikulpanit 275366419036SSuravee Suthikulpanit /* 275466419036SSuravee Suthikulpanit * Note: 275566419036SSuravee Suthikulpanit * The support for IRTCacheDis feature is dertermined by 275666419036SSuravee Suthikulpanit * checking if the bit is writable. 275766419036SSuravee Suthikulpanit */ 275866419036SSuravee Suthikulpanit iommu_feature_enable(iommu, CONTROL_IRTCACHEDIS); 275966419036SSuravee Suthikulpanit ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 276066419036SSuravee Suthikulpanit ctrl &= (1ULL << CONTROL_IRTCACHEDIS); 276166419036SSuravee Suthikulpanit if (ctrl) 276266419036SSuravee Suthikulpanit iommu->irtcachedis_enabled = true; 276366419036SSuravee Suthikulpanit pr_info("iommu%d (%#06x) : IRT cache is %s\n", 276466419036SSuravee Suthikulpanit iommu->index, iommu->devid, 276566419036SSuravee Suthikulpanit iommu->irtcachedis_enabled ? "disabled" : "enabled"); 276666419036SSuravee Suthikulpanit } 276766419036SSuravee Suthikulpanit 2768ad8694baSJoerg Roedel static void early_enable_iommu(struct amd_iommu *iommu) 2769ad8694baSJoerg Roedel { 2770ad8694baSJoerg Roedel iommu_disable(iommu); 2771ad8694baSJoerg Roedel iommu_init_flags(iommu); 2772ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2773ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2774ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2775ad8694baSJoerg Roedel iommu_set_exclusion_range(iommu); 2776ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2777ad8694baSJoerg Roedel iommu_enable_xt(iommu); 277866419036SSuravee Suthikulpanit iommu_enable_irtcachedis(iommu); 2779ad8694baSJoerg Roedel iommu_enable(iommu); 2780ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2781ad8694baSJoerg Roedel } 2782ad8694baSJoerg Roedel 2783ad8694baSJoerg Roedel /* 2784ad8694baSJoerg Roedel * This function finally enables all IOMMUs found in the system after 2785ad8694baSJoerg Roedel * they have been initialized. 2786ad8694baSJoerg Roedel * 2787ad8694baSJoerg Roedel * Or if in kdump kernel and IOMMUs are all pre-enabled, try to copy 2788ad8694baSJoerg Roedel * the old content of device table entries. Not this case or copy failed, 2789ad8694baSJoerg Roedel * just continue as normal kernel does. 2790ad8694baSJoerg Roedel */ 2791ad8694baSJoerg Roedel static void early_enable_iommus(void) 2792ad8694baSJoerg Roedel { 2793ad8694baSJoerg Roedel struct amd_iommu *iommu; 2794eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2795ad8694baSJoerg Roedel 2796ad8694baSJoerg Roedel if (!copy_device_table()) { 2797ad8694baSJoerg Roedel /* 2798ad8694baSJoerg Roedel * If come here because of failure in copying device table from old 2799ad8694baSJoerg Roedel * kernel with all IOMMUs enabled, print error message and try to 2800ad8694baSJoerg Roedel * free allocated old_dev_tbl_cpy. 2801ad8694baSJoerg Roedel */ 2802ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 2803ad8694baSJoerg Roedel pr_err("Failed to copy DEV table from previous kernel.\n"); 2804eb21ef02SSuravee Suthikulpanit 2805eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2806eb21ef02SSuravee Suthikulpanit if (pci_seg->old_dev_tbl_cpy != NULL) { 2807eb21ef02SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->old_dev_tbl_cpy, 2808b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 2809eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy = NULL; 2810eb21ef02SSuravee Suthikulpanit } 2811eb21ef02SSuravee Suthikulpanit } 2812ad8694baSJoerg Roedel 2813ad8694baSJoerg Roedel for_each_iommu(iommu) { 2814ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 2815ad8694baSJoerg Roedel early_enable_iommu(iommu); 2816ad8694baSJoerg Roedel } 2817ad8694baSJoerg Roedel } else { 2818ad8694baSJoerg Roedel pr_info("Copied DEV table from previous kernel.\n"); 2819eb21ef02SSuravee Suthikulpanit 2820eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2821eb21ef02SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->dev_table, 2822b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 2823eb21ef02SSuravee Suthikulpanit pci_seg->dev_table = pci_seg->old_dev_tbl_cpy; 2824eb21ef02SSuravee Suthikulpanit } 2825eb21ef02SSuravee Suthikulpanit 2826ad8694baSJoerg Roedel for_each_iommu(iommu) { 2827ad8694baSJoerg Roedel iommu_disable_command_buffer(iommu); 2828ad8694baSJoerg Roedel iommu_disable_event_buffer(iommu); 282966419036SSuravee Suthikulpanit iommu_disable_irtcachedis(iommu); 2830ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2831ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2832ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2833ad8694baSJoerg Roedel iommu_enable_xt(iommu); 283466419036SSuravee Suthikulpanit iommu_enable_irtcachedis(iommu); 2835ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2836ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2837ad8694baSJoerg Roedel } 2838ad8694baSJoerg Roedel } 2839ad8694baSJoerg Roedel } 2840ad8694baSJoerg Roedel 2841ad8694baSJoerg Roedel static void enable_iommus_v2(void) 2842ad8694baSJoerg Roedel { 2843ad8694baSJoerg Roedel struct amd_iommu *iommu; 2844ad8694baSJoerg Roedel 2845ad8694baSJoerg Roedel for_each_iommu(iommu) { 2846ad8694baSJoerg Roedel iommu_enable_ppr_log(iommu); 2847ad8694baSJoerg Roedel iommu_enable_gt(iommu); 2848ad8694baSJoerg Roedel } 2849ad8694baSJoerg Roedel } 2850ad8694baSJoerg Roedel 2851c5e1a1ebSSuravee Suthikulpanit static void enable_iommus_vapic(void) 2852c5e1a1ebSSuravee Suthikulpanit { 2853c5e1a1ebSSuravee Suthikulpanit #ifdef CONFIG_IRQ_REMAP 2854c5e1a1ebSSuravee Suthikulpanit u32 status, i; 2855c5e1a1ebSSuravee Suthikulpanit struct amd_iommu *iommu; 2856c5e1a1ebSSuravee Suthikulpanit 2857c5e1a1ebSSuravee Suthikulpanit for_each_iommu(iommu) { 2858c5e1a1ebSSuravee Suthikulpanit /* 2859c5e1a1ebSSuravee Suthikulpanit * Disable GALog if already running. It could have been enabled 2860c5e1a1ebSSuravee Suthikulpanit * in the previous boot before kdump. 2861c5e1a1ebSSuravee Suthikulpanit */ 2862c5e1a1ebSSuravee Suthikulpanit status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 2863c5e1a1ebSSuravee Suthikulpanit if (!(status & MMIO_STATUS_GALOG_RUN_MASK)) 2864c5e1a1ebSSuravee Suthikulpanit continue; 2865c5e1a1ebSSuravee Suthikulpanit 2866c5e1a1ebSSuravee Suthikulpanit iommu_feature_disable(iommu, CONTROL_GALOG_EN); 2867c5e1a1ebSSuravee Suthikulpanit iommu_feature_disable(iommu, CONTROL_GAINT_EN); 2868c5e1a1ebSSuravee Suthikulpanit 2869c5e1a1ebSSuravee Suthikulpanit /* 2870c5e1a1ebSSuravee Suthikulpanit * Need to set and poll check the GALOGRun bit to zero before 2871c5e1a1ebSSuravee Suthikulpanit * we can set/ modify GA Log registers safely. 2872c5e1a1ebSSuravee Suthikulpanit */ 2873c5e1a1ebSSuravee Suthikulpanit for (i = 0; i < LOOP_TIMEOUT; ++i) { 2874c5e1a1ebSSuravee Suthikulpanit status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 2875c5e1a1ebSSuravee Suthikulpanit if (!(status & MMIO_STATUS_GALOG_RUN_MASK)) 2876c5e1a1ebSSuravee Suthikulpanit break; 2877c5e1a1ebSSuravee Suthikulpanit udelay(10); 2878c5e1a1ebSSuravee Suthikulpanit } 2879c5e1a1ebSSuravee Suthikulpanit 2880c5e1a1ebSSuravee Suthikulpanit if (WARN_ON(i >= LOOP_TIMEOUT)) 2881c5e1a1ebSSuravee Suthikulpanit return; 2882c5e1a1ebSSuravee Suthikulpanit } 2883c5e1a1ebSSuravee Suthikulpanit 2884c5e1a1ebSSuravee Suthikulpanit if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir) && 2885c5e1a1ebSSuravee Suthikulpanit !check_feature_on_all_iommus(FEATURE_GAM_VAPIC)) { 2886c5e1a1ebSSuravee Suthikulpanit amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 2887c5e1a1ebSSuravee Suthikulpanit return; 2888c5e1a1ebSSuravee Suthikulpanit } 2889c5e1a1ebSSuravee Suthikulpanit 2890432e5dfcSSuravee Suthikulpanit if (amd_iommu_snp_en && 2891432e5dfcSSuravee Suthikulpanit !FEATURE_SNPAVICSUP_GAM(amd_iommu_efr2)) { 2892432e5dfcSSuravee Suthikulpanit pr_warn("Force to disable Virtual APIC due to SNP\n"); 2893432e5dfcSSuravee Suthikulpanit amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 2894432e5dfcSSuravee Suthikulpanit return; 2895432e5dfcSSuravee Suthikulpanit } 2896432e5dfcSSuravee Suthikulpanit 2897432e5dfcSSuravee Suthikulpanit /* Enabling GAM and SNPAVIC support */ 2898c5e1a1ebSSuravee Suthikulpanit for_each_iommu(iommu) { 2899c5e1a1ebSSuravee Suthikulpanit if (iommu_init_ga_log(iommu) || 2900c5e1a1ebSSuravee Suthikulpanit iommu_ga_log_enable(iommu)) 2901c5e1a1ebSSuravee Suthikulpanit return; 2902c5e1a1ebSSuravee Suthikulpanit 2903c5e1a1ebSSuravee Suthikulpanit iommu_feature_enable(iommu, CONTROL_GAM_EN); 2904432e5dfcSSuravee Suthikulpanit if (amd_iommu_snp_en) 2905432e5dfcSSuravee Suthikulpanit iommu_feature_enable(iommu, CONTROL_SNPAVIC_EN); 2906c5e1a1ebSSuravee Suthikulpanit } 2907c5e1a1ebSSuravee Suthikulpanit 2908c5e1a1ebSSuravee Suthikulpanit amd_iommu_irq_ops.capability |= (1 << IRQ_POSTING_CAP); 2909c5e1a1ebSSuravee Suthikulpanit pr_info("Virtual APIC enabled\n"); 2910c5e1a1ebSSuravee Suthikulpanit #endif 2911c5e1a1ebSSuravee Suthikulpanit } 2912c5e1a1ebSSuravee Suthikulpanit 2913ad8694baSJoerg Roedel static void enable_iommus(void) 2914ad8694baSJoerg Roedel { 2915ad8694baSJoerg Roedel early_enable_iommus(); 2916c5e1a1ebSSuravee Suthikulpanit enable_iommus_vapic(); 2917ad8694baSJoerg Roedel enable_iommus_v2(); 2918ad8694baSJoerg Roedel } 2919ad8694baSJoerg Roedel 2920ad8694baSJoerg Roedel static void disable_iommus(void) 2921ad8694baSJoerg Roedel { 2922ad8694baSJoerg Roedel struct amd_iommu *iommu; 2923ad8694baSJoerg Roedel 2924ad8694baSJoerg Roedel for_each_iommu(iommu) 2925ad8694baSJoerg Roedel iommu_disable(iommu); 2926ad8694baSJoerg Roedel 2927ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2928ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2929ad8694baSJoerg Roedel amd_iommu_irq_ops.capability &= ~(1 << IRQ_POSTING_CAP); 2930ad8694baSJoerg Roedel #endif 2931ad8694baSJoerg Roedel } 2932ad8694baSJoerg Roedel 2933ad8694baSJoerg Roedel /* 2934ad8694baSJoerg Roedel * Suspend/Resume support 2935ad8694baSJoerg Roedel * disable suspend until real resume implemented 2936ad8694baSJoerg Roedel */ 2937ad8694baSJoerg Roedel 2938ad8694baSJoerg Roedel static void amd_iommu_resume(void) 2939ad8694baSJoerg Roedel { 2940ad8694baSJoerg Roedel struct amd_iommu *iommu; 2941ad8694baSJoerg Roedel 2942ad8694baSJoerg Roedel for_each_iommu(iommu) 2943ad8694baSJoerg Roedel iommu_apply_resume_quirks(iommu); 2944ad8694baSJoerg Roedel 2945ad8694baSJoerg Roedel /* re-load the hardware */ 2946ad8694baSJoerg Roedel enable_iommus(); 2947ad8694baSJoerg Roedel 2948ad8694baSJoerg Roedel amd_iommu_enable_interrupts(); 2949ad8694baSJoerg Roedel } 2950ad8694baSJoerg Roedel 2951ad8694baSJoerg Roedel static int amd_iommu_suspend(void) 2952ad8694baSJoerg Roedel { 2953ad8694baSJoerg Roedel /* disable IOMMUs to go out of the way for BIOS */ 2954ad8694baSJoerg Roedel disable_iommus(); 2955ad8694baSJoerg Roedel 2956ad8694baSJoerg Roedel return 0; 2957ad8694baSJoerg Roedel } 2958ad8694baSJoerg Roedel 2959ad8694baSJoerg Roedel static struct syscore_ops amd_iommu_syscore_ops = { 2960ad8694baSJoerg Roedel .suspend = amd_iommu_suspend, 2961ad8694baSJoerg Roedel .resume = amd_iommu_resume, 2962ad8694baSJoerg Roedel }; 2963ad8694baSJoerg Roedel 2964ad8694baSJoerg Roedel static void __init free_iommu_resources(void) 2965ad8694baSJoerg Roedel { 2966ad8694baSJoerg Roedel kmem_cache_destroy(amd_iommu_irq_cache); 2967ad8694baSJoerg Roedel amd_iommu_irq_cache = NULL; 2968ad8694baSJoerg Roedel 2969ad8694baSJoerg Roedel free_iommu_all(); 2970404ec4e4SVasant Hegde free_pci_segments(); 2971ad8694baSJoerg Roedel } 2972ad8694baSJoerg Roedel 2973ad8694baSJoerg Roedel /* SB IOAPIC is always on this device in AMD systems */ 2974ad8694baSJoerg Roedel #define IOAPIC_SB_DEVID ((0x00 << 8) | PCI_DEVFN(0x14, 0)) 2975ad8694baSJoerg Roedel 2976ad8694baSJoerg Roedel static bool __init check_ioapic_information(void) 2977ad8694baSJoerg Roedel { 2978ad8694baSJoerg Roedel const char *fw_bug = FW_BUG; 2979ad8694baSJoerg Roedel bool ret, has_sb_ioapic; 2980ad8694baSJoerg Roedel int idx; 2981ad8694baSJoerg Roedel 2982ad8694baSJoerg Roedel has_sb_ioapic = false; 2983ad8694baSJoerg Roedel ret = false; 2984ad8694baSJoerg Roedel 2985ad8694baSJoerg Roedel /* 2986ad8694baSJoerg Roedel * If we have map overrides on the kernel command line the 2987ad8694baSJoerg Roedel * messages in this function might not describe firmware bugs 2988ad8694baSJoerg Roedel * anymore - so be careful 2989ad8694baSJoerg Roedel */ 2990ad8694baSJoerg Roedel if (cmdline_maps) 2991ad8694baSJoerg Roedel fw_bug = ""; 2992ad8694baSJoerg Roedel 2993ad8694baSJoerg Roedel for (idx = 0; idx < nr_ioapics; idx++) { 2994ad8694baSJoerg Roedel int devid, id = mpc_ioapic_id(idx); 2995ad8694baSJoerg Roedel 2996ad8694baSJoerg Roedel devid = get_ioapic_devid(id); 2997ad8694baSJoerg Roedel if (devid < 0) { 2998ad8694baSJoerg Roedel pr_err("%s: IOAPIC[%d] not in IVRS table\n", 2999ad8694baSJoerg Roedel fw_bug, id); 3000ad8694baSJoerg Roedel ret = false; 3001ad8694baSJoerg Roedel } else if (devid == IOAPIC_SB_DEVID) { 3002ad8694baSJoerg Roedel has_sb_ioapic = true; 3003ad8694baSJoerg Roedel ret = true; 3004ad8694baSJoerg Roedel } 3005ad8694baSJoerg Roedel } 3006ad8694baSJoerg Roedel 3007ad8694baSJoerg Roedel if (!has_sb_ioapic) { 3008ad8694baSJoerg Roedel /* 3009ad8694baSJoerg Roedel * We expect the SB IOAPIC to be listed in the IVRS 3010ad8694baSJoerg Roedel * table. The system timer is connected to the SB IOAPIC 3011ad8694baSJoerg Roedel * and if we don't have it in the list the system will 3012ad8694baSJoerg Roedel * panic at boot time. This situation usually happens 3013ad8694baSJoerg Roedel * when the BIOS is buggy and provides us the wrong 3014ad8694baSJoerg Roedel * device id for the IOAPIC in the system. 3015ad8694baSJoerg Roedel */ 3016ad8694baSJoerg Roedel pr_err("%s: No southbridge IOAPIC found\n", fw_bug); 3017ad8694baSJoerg Roedel } 3018ad8694baSJoerg Roedel 3019ad8694baSJoerg Roedel if (!ret) 3020ad8694baSJoerg Roedel pr_err("Disabling interrupt remapping\n"); 3021ad8694baSJoerg Roedel 3022ad8694baSJoerg Roedel return ret; 3023ad8694baSJoerg Roedel } 3024ad8694baSJoerg Roedel 3025ad8694baSJoerg Roedel static void __init free_dma_resources(void) 3026ad8694baSJoerg Roedel { 3027ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_pd_alloc_bitmap, 3028ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 3029ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = NULL; 3030ad8694baSJoerg Roedel 3031ad8694baSJoerg Roedel free_unity_maps(); 3032ad8694baSJoerg Roedel } 3033ad8694baSJoerg Roedel 3034a44092e3SSuravee Suthikulpanit static void __init ivinfo_init(void *ivrs) 3035a44092e3SSuravee Suthikulpanit { 3036a44092e3SSuravee Suthikulpanit amd_iommu_ivinfo = *((u32 *)(ivrs + IOMMU_IVINFO_OFFSET)); 3037a44092e3SSuravee Suthikulpanit } 3038a44092e3SSuravee Suthikulpanit 3039ad8694baSJoerg Roedel /* 3040ad8694baSJoerg Roedel * This is the hardware init function for AMD IOMMU in the system. 3041ad8694baSJoerg Roedel * This function is called either from amd_iommu_init or from the interrupt 3042ad8694baSJoerg Roedel * remapping setup code. 3043ad8694baSJoerg Roedel * 3044ad8694baSJoerg Roedel * This function basically parses the ACPI table for AMD IOMMU (IVRS) 3045ad8694baSJoerg Roedel * four times: 3046ad8694baSJoerg Roedel * 3047ad8694baSJoerg Roedel * 1 pass) Discover the most comprehensive IVHD type to use. 3048ad8694baSJoerg Roedel * 3049ad8694baSJoerg Roedel * 2 pass) Find the highest PCI device id the driver has to handle. 3050ad8694baSJoerg Roedel * Upon this information the size of the data structures is 3051ad8694baSJoerg Roedel * determined that needs to be allocated. 3052ad8694baSJoerg Roedel * 3053ad8694baSJoerg Roedel * 3 pass) Initialize the data structures just allocated with the 3054ad8694baSJoerg Roedel * information in the ACPI table about available AMD IOMMUs 3055ad8694baSJoerg Roedel * in the system. It also maps the PCI devices in the 3056ad8694baSJoerg Roedel * system to specific IOMMUs 3057ad8694baSJoerg Roedel * 3058ad8694baSJoerg Roedel * 4 pass) After the basic data structures are allocated and 3059ad8694baSJoerg Roedel * initialized we update them with information about memory 3060ad8694baSJoerg Roedel * remapping requirements parsed out of the ACPI table in 3061ad8694baSJoerg Roedel * this last pass. 3062ad8694baSJoerg Roedel * 3063ad8694baSJoerg Roedel * After everything is set up the IOMMUs are enabled and the necessary 3064ad8694baSJoerg Roedel * hotplug and suspend notifiers are registered. 3065ad8694baSJoerg Roedel */ 3066ad8694baSJoerg Roedel static int __init early_amd_iommu_init(void) 3067ad8694baSJoerg Roedel { 3068ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 306999fc4ac3SSuravee Suthikulpanit int remap_cache_sz, ret; 3070ad8694baSJoerg Roedel acpi_status status; 3071ad8694baSJoerg Roedel 3072ad8694baSJoerg Roedel if (!amd_iommu_detected) 3073ad8694baSJoerg Roedel return -ENODEV; 3074ad8694baSJoerg Roedel 3075ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 3076ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 3077ad8694baSJoerg Roedel return -ENODEV; 3078ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 3079ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 3080ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 3081ad8694baSJoerg Roedel return -EINVAL; 3082ad8694baSJoerg Roedel } 3083ad8694baSJoerg Roedel 3084ad8694baSJoerg Roedel /* 3085ad8694baSJoerg Roedel * Validate checksum here so we don't need to do it when 3086ad8694baSJoerg Roedel * we actually parse the table 3087ad8694baSJoerg Roedel */ 3088ad8694baSJoerg Roedel ret = check_ivrs_checksum(ivrs_base); 3089ad8694baSJoerg Roedel if (ret) 3090ad8694baSJoerg Roedel goto out; 3091ad8694baSJoerg Roedel 3092a44092e3SSuravee Suthikulpanit ivinfo_init(ivrs_base); 3093a44092e3SSuravee Suthikulpanit 3094ad8694baSJoerg Roedel amd_iommu_target_ivhd_type = get_highest_supported_ivhd_type(ivrs_base); 3095ad8694baSJoerg Roedel DUMP_printk("Using IVHD type %#x\n", amd_iommu_target_ivhd_type); 3096ad8694baSJoerg Roedel 3097ad8694baSJoerg Roedel /* Device table - directly used by all IOMMUs */ 3098ad8694baSJoerg Roedel ret = -ENOMEM; 3099ad8694baSJoerg Roedel 3100ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages( 3101ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO, 3102ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 3103ad8694baSJoerg Roedel if (amd_iommu_pd_alloc_bitmap == NULL) 3104ad8694baSJoerg Roedel goto out; 3105ad8694baSJoerg Roedel 3106ad8694baSJoerg Roedel /* 3107ad8694baSJoerg Roedel * never allocate domain 0 because its used as the non-allocated and 3108ad8694baSJoerg Roedel * error value placeholder 3109ad8694baSJoerg Roedel */ 3110ad8694baSJoerg Roedel __set_bit(0, amd_iommu_pd_alloc_bitmap); 3111ad8694baSJoerg Roedel 3112ad8694baSJoerg Roedel /* 3113ad8694baSJoerg Roedel * now the data structures are allocated and basically initialized 3114ad8694baSJoerg Roedel * start the real acpi table scan 3115ad8694baSJoerg Roedel */ 3116ad8694baSJoerg Roedel ret = init_iommu_all(ivrs_base); 3117ad8694baSJoerg Roedel if (ret) 3118ad8694baSJoerg Roedel goto out; 3119ad8694baSJoerg Roedel 3120f5944964SVasant Hegde /* 5 level guest page table */ 3121f5944964SVasant Hegde if (cpu_feature_enabled(X86_FEATURE_LA57) && 3122f5944964SVasant Hegde check_feature_gpt_level() == GUEST_PGTABLE_5_LEVEL) 3123f5944964SVasant Hegde amd_iommu_gpt_level = PAGE_MODE_5_LEVEL; 3124f5944964SVasant Hegde 3125ad8694baSJoerg Roedel /* Disable any previously enabled IOMMUs */ 3126ad8694baSJoerg Roedel if (!is_kdump_kernel() || amd_iommu_disabled) 3127ad8694baSJoerg Roedel disable_iommus(); 3128ad8694baSJoerg Roedel 3129ad8694baSJoerg Roedel if (amd_iommu_irq_remap) 3130ad8694baSJoerg Roedel amd_iommu_irq_remap = check_ioapic_information(); 3131ad8694baSJoerg Roedel 3132ad8694baSJoerg Roedel if (amd_iommu_irq_remap) { 3133333e581bSVasant Hegde struct amd_iommu_pci_seg *pci_seg; 3134ad8694baSJoerg Roedel /* 3135ad8694baSJoerg Roedel * Interrupt remapping enabled, create kmem_cache for the 3136ad8694baSJoerg Roedel * remapping tables. 3137ad8694baSJoerg Roedel */ 3138ad8694baSJoerg Roedel ret = -ENOMEM; 3139ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir)) 3140ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * sizeof(u32); 3141ad8694baSJoerg Roedel else 3142ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * (sizeof(u64) * 2); 3143ad8694baSJoerg Roedel amd_iommu_irq_cache = kmem_cache_create("irq_remap_cache", 3144ad8694baSJoerg Roedel remap_cache_sz, 31455ae9a046SSuravee Suthikulpanit DTE_INTTAB_ALIGNMENT, 3146ad8694baSJoerg Roedel 0, NULL); 3147ad8694baSJoerg Roedel if (!amd_iommu_irq_cache) 3148ad8694baSJoerg Roedel goto out; 3149ad8694baSJoerg Roedel 3150333e581bSVasant Hegde for_each_pci_segment(pci_seg) { 3151333e581bSVasant Hegde if (alloc_irq_lookup_table(pci_seg)) 3152333e581bSVasant Hegde goto out; 3153333e581bSVasant Hegde } 3154ad8694baSJoerg Roedel } 3155ad8694baSJoerg Roedel 3156ad8694baSJoerg Roedel ret = init_memory_definitions(ivrs_base); 3157ad8694baSJoerg Roedel if (ret) 3158ad8694baSJoerg Roedel goto out; 3159ad8694baSJoerg Roedel 3160ad8694baSJoerg Roedel /* init the device table */ 3161ad8694baSJoerg Roedel init_device_table(); 3162ad8694baSJoerg Roedel 3163ad8694baSJoerg Roedel out: 3164ad8694baSJoerg Roedel /* Don't leak any ACPI memory */ 3165ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 3166ad8694baSJoerg Roedel 3167ad8694baSJoerg Roedel return ret; 3168ad8694baSJoerg Roedel } 3169ad8694baSJoerg Roedel 3170ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void) 3171ad8694baSJoerg Roedel { 3172ad8694baSJoerg Roedel struct amd_iommu *iommu; 3173ad8694baSJoerg Roedel int ret = 0; 3174ad8694baSJoerg Roedel 3175ad8694baSJoerg Roedel for_each_iommu(iommu) { 3176d1adcfbbSDavid Woodhouse ret = iommu_init_irq(iommu); 3177ad8694baSJoerg Roedel if (ret) 3178ad8694baSJoerg Roedel goto out; 3179ad8694baSJoerg Roedel } 3180ad8694baSJoerg Roedel 3181ad8694baSJoerg Roedel out: 3182ad8694baSJoerg Roedel return ret; 3183ad8694baSJoerg Roedel } 3184ad8694baSJoerg Roedel 3185b65412c2SJoerg Roedel static bool __init detect_ivrs(void) 3186ad8694baSJoerg Roedel { 3187ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 3188ad8694baSJoerg Roedel acpi_status status; 3189072a03e0SJoerg Roedel int i; 3190ad8694baSJoerg Roedel 3191ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 3192ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 3193ad8694baSJoerg Roedel return false; 3194ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 3195ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 3196ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 3197ad8694baSJoerg Roedel return false; 3198ad8694baSJoerg Roedel } 3199ad8694baSJoerg Roedel 3200ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 3201ad8694baSJoerg Roedel 3202b1e650dbSJoerg Roedel if (amd_iommu_force_enable) 3203b1e650dbSJoerg Roedel goto out; 3204b1e650dbSJoerg Roedel 3205072a03e0SJoerg Roedel /* Don't use IOMMU if there is Stoney Ridge graphics */ 3206072a03e0SJoerg Roedel for (i = 0; i < 32; i++) { 3207072a03e0SJoerg Roedel u32 pci_id; 3208072a03e0SJoerg Roedel 3209072a03e0SJoerg Roedel pci_id = read_pci_config(0, i, 0, 0); 3210072a03e0SJoerg Roedel if ((pci_id & 0xffff) == 0x1002 && (pci_id >> 16) == 0x98e4) { 3211072a03e0SJoerg Roedel pr_info("Disable IOMMU on Stoney Ridge\n"); 3212072a03e0SJoerg Roedel return false; 3213072a03e0SJoerg Roedel } 3214072a03e0SJoerg Roedel } 3215072a03e0SJoerg Roedel 3216b1e650dbSJoerg Roedel out: 3217ad8694baSJoerg Roedel /* Make sure ACS will be enabled during PCI probe */ 3218ad8694baSJoerg Roedel pci_request_acs(); 3219ad8694baSJoerg Roedel 3220ad8694baSJoerg Roedel return true; 3221ad8694baSJoerg Roedel } 3222ad8694baSJoerg Roedel 3223ad8694baSJoerg Roedel /**************************************************************************** 3224ad8694baSJoerg Roedel * 3225ad8694baSJoerg Roedel * AMD IOMMU Initialization State Machine 3226ad8694baSJoerg Roedel * 3227ad8694baSJoerg Roedel ****************************************************************************/ 3228ad8694baSJoerg Roedel 3229ad8694baSJoerg Roedel static int __init state_next(void) 3230ad8694baSJoerg Roedel { 3231ad8694baSJoerg Roedel int ret = 0; 3232ad8694baSJoerg Roedel 3233ad8694baSJoerg Roedel switch (init_state) { 3234ad8694baSJoerg Roedel case IOMMU_START_STATE: 3235ad8694baSJoerg Roedel if (!detect_ivrs()) { 3236ad8694baSJoerg Roedel init_state = IOMMU_NOT_FOUND; 3237ad8694baSJoerg Roedel ret = -ENODEV; 3238ad8694baSJoerg Roedel } else { 3239ad8694baSJoerg Roedel init_state = IOMMU_IVRS_DETECTED; 3240ad8694baSJoerg Roedel } 3241ad8694baSJoerg Roedel break; 3242ad8694baSJoerg Roedel case IOMMU_IVRS_DETECTED: 32439f81ca8dSJoerg Roedel if (amd_iommu_disabled) { 3244ad8694baSJoerg Roedel init_state = IOMMU_CMDLINE_DISABLED; 3245ad8694baSJoerg Roedel ret = -EINVAL; 32469f81ca8dSJoerg Roedel } else { 32479f81ca8dSJoerg Roedel ret = early_amd_iommu_init(); 32489f81ca8dSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_ACPI_FINISHED; 3249ad8694baSJoerg Roedel } 3250ad8694baSJoerg Roedel break; 3251ad8694baSJoerg Roedel case IOMMU_ACPI_FINISHED: 3252ad8694baSJoerg Roedel early_enable_iommus(); 3253ad8694baSJoerg Roedel x86_platform.iommu_shutdown = disable_iommus; 3254ad8694baSJoerg Roedel init_state = IOMMU_ENABLED; 3255ad8694baSJoerg Roedel break; 3256ad8694baSJoerg Roedel case IOMMU_ENABLED: 3257ad8694baSJoerg Roedel register_syscore_ops(&amd_iommu_syscore_ops); 3258ad8694baSJoerg Roedel ret = amd_iommu_init_pci(); 3259ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_PCI_INIT; 3260c5e1a1ebSSuravee Suthikulpanit enable_iommus_vapic(); 3261ad8694baSJoerg Roedel enable_iommus_v2(); 3262ad8694baSJoerg Roedel break; 3263ad8694baSJoerg Roedel case IOMMU_PCI_INIT: 3264ad8694baSJoerg Roedel ret = amd_iommu_enable_interrupts(); 3265ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_INTERRUPTS_EN; 3266ad8694baSJoerg Roedel break; 3267ad8694baSJoerg Roedel case IOMMU_INTERRUPTS_EN: 3268ad8694baSJoerg Roedel init_state = IOMMU_INITIALIZED; 3269ad8694baSJoerg Roedel break; 3270ad8694baSJoerg Roedel case IOMMU_INITIALIZED: 3271ad8694baSJoerg Roedel /* Nothing to do */ 3272ad8694baSJoerg Roedel break; 3273ad8694baSJoerg Roedel case IOMMU_NOT_FOUND: 3274ad8694baSJoerg Roedel case IOMMU_INIT_ERROR: 3275ad8694baSJoerg Roedel case IOMMU_CMDLINE_DISABLED: 3276ad8694baSJoerg Roedel /* Error states => do nothing */ 3277ad8694baSJoerg Roedel ret = -EINVAL; 3278ad8694baSJoerg Roedel break; 3279ad8694baSJoerg Roedel default: 3280ad8694baSJoerg Roedel /* Unknown state */ 3281ad8694baSJoerg Roedel BUG(); 3282ad8694baSJoerg Roedel } 3283ad8694baSJoerg Roedel 3284ad8694baSJoerg Roedel if (ret) { 3285ad8694baSJoerg Roedel free_dma_resources(); 3286ad8694baSJoerg Roedel if (!irq_remapping_enabled) { 3287ad8694baSJoerg Roedel disable_iommus(); 3288ad8694baSJoerg Roedel free_iommu_resources(); 3289ad8694baSJoerg Roedel } else { 3290ad8694baSJoerg Roedel struct amd_iommu *iommu; 32911ab5a153SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 3292ad8694baSJoerg Roedel 32931ab5a153SSuravee Suthikulpanit for_each_pci_segment(pci_seg) 32941ab5a153SSuravee Suthikulpanit uninit_device_table_dma(pci_seg); 32951ab5a153SSuravee Suthikulpanit 3296ad8694baSJoerg Roedel for_each_iommu(iommu) 3297ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 3298ad8694baSJoerg Roedel } 3299ad8694baSJoerg Roedel } 3300ad8694baSJoerg Roedel return ret; 3301ad8694baSJoerg Roedel } 3302ad8694baSJoerg Roedel 3303ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state) 3304ad8694baSJoerg Roedel { 3305ad8694baSJoerg Roedel int ret = -EINVAL; 3306ad8694baSJoerg Roedel 3307ad8694baSJoerg Roedel while (init_state != state) { 3308ad8694baSJoerg Roedel if (init_state == IOMMU_NOT_FOUND || 3309ad8694baSJoerg Roedel init_state == IOMMU_INIT_ERROR || 3310ad8694baSJoerg Roedel init_state == IOMMU_CMDLINE_DISABLED) 3311ad8694baSJoerg Roedel break; 3312ad8694baSJoerg Roedel ret = state_next(); 3313ad8694baSJoerg Roedel } 3314ad8694baSJoerg Roedel 3315ad8694baSJoerg Roedel return ret; 3316ad8694baSJoerg Roedel } 3317ad8694baSJoerg Roedel 3318ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 3319ad8694baSJoerg Roedel int __init amd_iommu_prepare(void) 3320ad8694baSJoerg Roedel { 3321ad8694baSJoerg Roedel int ret; 3322ad8694baSJoerg Roedel 3323ad8694baSJoerg Roedel amd_iommu_irq_remap = true; 3324ad8694baSJoerg Roedel 3325ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ACPI_FINISHED); 33264b8ef157SJoerg Roedel if (ret) { 33274b8ef157SJoerg Roedel amd_iommu_irq_remap = false; 3328ad8694baSJoerg Roedel return ret; 33294b8ef157SJoerg Roedel } 33304b8ef157SJoerg Roedel 3331ad8694baSJoerg Roedel return amd_iommu_irq_remap ? 0 : -ENODEV; 3332ad8694baSJoerg Roedel } 3333ad8694baSJoerg Roedel 3334ad8694baSJoerg Roedel int __init amd_iommu_enable(void) 3335ad8694baSJoerg Roedel { 3336ad8694baSJoerg Roedel int ret; 3337ad8694baSJoerg Roedel 3338ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ENABLED); 3339ad8694baSJoerg Roedel if (ret) 3340ad8694baSJoerg Roedel return ret; 3341ad8694baSJoerg Roedel 3342ad8694baSJoerg Roedel irq_remapping_enabled = 1; 3343ad8694baSJoerg Roedel return amd_iommu_xt_mode; 3344ad8694baSJoerg Roedel } 3345ad8694baSJoerg Roedel 3346ad8694baSJoerg Roedel void amd_iommu_disable(void) 3347ad8694baSJoerg Roedel { 3348ad8694baSJoerg Roedel amd_iommu_suspend(); 3349ad8694baSJoerg Roedel } 3350ad8694baSJoerg Roedel 3351ad8694baSJoerg Roedel int amd_iommu_reenable(int mode) 3352ad8694baSJoerg Roedel { 3353ad8694baSJoerg Roedel amd_iommu_resume(); 3354ad8694baSJoerg Roedel 3355ad8694baSJoerg Roedel return 0; 3356ad8694baSJoerg Roedel } 3357ad8694baSJoerg Roedel 3358ad8694baSJoerg Roedel int __init amd_iommu_enable_faulting(void) 3359ad8694baSJoerg Roedel { 3360ad8694baSJoerg Roedel /* We enable MSI later when PCI is initialized */ 3361ad8694baSJoerg Roedel return 0; 3362ad8694baSJoerg Roedel } 3363ad8694baSJoerg Roedel #endif 3364ad8694baSJoerg Roedel 3365ad8694baSJoerg Roedel /* 3366ad8694baSJoerg Roedel * This is the core init function for AMD IOMMU hardware in the system. 3367ad8694baSJoerg Roedel * This function is called from the generic x86 DMA layer initialization 3368ad8694baSJoerg Roedel * code. 3369ad8694baSJoerg Roedel */ 3370ad8694baSJoerg Roedel static int __init amd_iommu_init(void) 3371ad8694baSJoerg Roedel { 3372ad8694baSJoerg Roedel struct amd_iommu *iommu; 3373ad8694baSJoerg Roedel int ret; 3374ad8694baSJoerg Roedel 3375ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_INITIALIZED); 3376ad8694baSJoerg Roedel #ifdef CONFIG_GART_IOMMU 3377ad8694baSJoerg Roedel if (ret && list_empty(&amd_iommu_list)) { 3378ad8694baSJoerg Roedel /* 3379ad8694baSJoerg Roedel * We failed to initialize the AMD IOMMU - try fallback 3380ad8694baSJoerg Roedel * to GART if possible. 3381ad8694baSJoerg Roedel */ 3382ad8694baSJoerg Roedel gart_iommu_init(); 3383ad8694baSJoerg Roedel } 3384ad8694baSJoerg Roedel #endif 3385ad8694baSJoerg Roedel 3386ad8694baSJoerg Roedel for_each_iommu(iommu) 3387ad8694baSJoerg Roedel amd_iommu_debugfs_setup(iommu); 3388ad8694baSJoerg Roedel 3389ad8694baSJoerg Roedel return ret; 3390ad8694baSJoerg Roedel } 3391ad8694baSJoerg Roedel 3392ad8694baSJoerg Roedel static bool amd_iommu_sme_check(void) 3393ad8694baSJoerg Roedel { 339432cb4d02STom Lendacky if (!cc_platform_has(CC_ATTR_HOST_MEM_ENCRYPT) || 339532cb4d02STom Lendacky (boot_cpu_data.x86 != 0x17)) 3396ad8694baSJoerg Roedel return true; 3397ad8694baSJoerg Roedel 3398ad8694baSJoerg Roedel /* For Fam17h, a specific level of support is required */ 3399ad8694baSJoerg Roedel if (boot_cpu_data.microcode >= 0x08001205) 3400ad8694baSJoerg Roedel return true; 3401ad8694baSJoerg Roedel 3402ad8694baSJoerg Roedel if ((boot_cpu_data.microcode >= 0x08001126) && 3403ad8694baSJoerg Roedel (boot_cpu_data.microcode <= 0x080011ff)) 3404ad8694baSJoerg Roedel return true; 3405ad8694baSJoerg Roedel 3406ad8694baSJoerg Roedel pr_notice("IOMMU not currently supported when SME is active\n"); 3407ad8694baSJoerg Roedel 3408ad8694baSJoerg Roedel return false; 3409ad8694baSJoerg Roedel } 3410ad8694baSJoerg Roedel 3411ad8694baSJoerg Roedel /**************************************************************************** 3412ad8694baSJoerg Roedel * 3413ad8694baSJoerg Roedel * Early detect code. This code runs at IOMMU detection time in the DMA 3414ad8694baSJoerg Roedel * layer. It just looks if there is an IVRS ACPI table to detect AMD 3415ad8694baSJoerg Roedel * IOMMUs 3416ad8694baSJoerg Roedel * 3417ad8694baSJoerg Roedel ****************************************************************************/ 3418ad8694baSJoerg Roedel int __init amd_iommu_detect(void) 3419ad8694baSJoerg Roedel { 3420ad8694baSJoerg Roedel int ret; 3421ad8694baSJoerg Roedel 3422ad8694baSJoerg Roedel if (no_iommu || (iommu_detected && !gart_iommu_aperture)) 3423ad8694baSJoerg Roedel return -ENODEV; 3424ad8694baSJoerg Roedel 3425ad8694baSJoerg Roedel if (!amd_iommu_sme_check()) 3426ad8694baSJoerg Roedel return -ENODEV; 3427ad8694baSJoerg Roedel 3428ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_IVRS_DETECTED); 3429ad8694baSJoerg Roedel if (ret) 3430ad8694baSJoerg Roedel return ret; 3431ad8694baSJoerg Roedel 3432ad8694baSJoerg Roedel amd_iommu_detected = true; 3433ad8694baSJoerg Roedel iommu_detected = 1; 3434ad8694baSJoerg Roedel x86_init.iommu.iommu_init = amd_iommu_init; 3435ad8694baSJoerg Roedel 3436ad8694baSJoerg Roedel return 1; 3437ad8694baSJoerg Roedel } 3438ad8694baSJoerg Roedel 3439ad8694baSJoerg Roedel /**************************************************************************** 3440ad8694baSJoerg Roedel * 3441ad8694baSJoerg Roedel * Parsing functions for the AMD IOMMU specific kernel command line 3442ad8694baSJoerg Roedel * options. 3443ad8694baSJoerg Roedel * 3444ad8694baSJoerg Roedel ****************************************************************************/ 3445ad8694baSJoerg Roedel 3446ad8694baSJoerg Roedel static int __init parse_amd_iommu_dump(char *str) 3447ad8694baSJoerg Roedel { 3448ad8694baSJoerg Roedel amd_iommu_dump = true; 3449ad8694baSJoerg Roedel 3450ad8694baSJoerg Roedel return 1; 3451ad8694baSJoerg Roedel } 3452ad8694baSJoerg Roedel 3453ad8694baSJoerg Roedel static int __init parse_amd_iommu_intr(char *str) 3454ad8694baSJoerg Roedel { 3455ad8694baSJoerg Roedel for (; *str; ++str) { 3456ad8694baSJoerg Roedel if (strncmp(str, "legacy", 6) == 0) { 3457ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 3458ad8694baSJoerg Roedel break; 3459ad8694baSJoerg Roedel } 3460ad8694baSJoerg Roedel if (strncmp(str, "vapic", 5) == 0) { 3461ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 3462ad8694baSJoerg Roedel break; 3463ad8694baSJoerg Roedel } 3464ad8694baSJoerg Roedel } 3465ad8694baSJoerg Roedel return 1; 3466ad8694baSJoerg Roedel } 3467ad8694baSJoerg Roedel 3468ad8694baSJoerg Roedel static int __init parse_amd_iommu_options(char *str) 3469ad8694baSJoerg Roedel { 3470d799a183SVasant Hegde if (!str) 3471d799a183SVasant Hegde return -EINVAL; 3472d799a183SVasant Hegde 3473d799a183SVasant Hegde while (*str) { 34741d479f16SJohn Garry if (strncmp(str, "fullflush", 9) == 0) { 34751d479f16SJohn Garry pr_warn("amd_iommu=fullflush deprecated; use iommu.strict=1 instead\n"); 3476308723e3SJohn Garry iommu_set_dma_strict(); 3477d799a183SVasant Hegde } else if (strncmp(str, "force_enable", 12) == 0) { 3478b1e650dbSJoerg Roedel amd_iommu_force_enable = true; 3479d799a183SVasant Hegde } else if (strncmp(str, "off", 3) == 0) { 3480ad8694baSJoerg Roedel amd_iommu_disabled = true; 3481d799a183SVasant Hegde } else if (strncmp(str, "force_isolation", 15) == 0) { 3482ad8694baSJoerg Roedel amd_iommu_force_isolation = true; 3483d799a183SVasant Hegde } else if (strncmp(str, "pgtbl_v1", 8) == 0) { 3484d799a183SVasant Hegde amd_iommu_pgtable = AMD_IOMMU_V1; 3485d799a183SVasant Hegde } else if (strncmp(str, "pgtbl_v2", 8) == 0) { 3486d799a183SVasant Hegde amd_iommu_pgtable = AMD_IOMMU_V2; 348766419036SSuravee Suthikulpanit } else if (strncmp(str, "irtcachedis", 11) == 0) { 348866419036SSuravee Suthikulpanit amd_iommu_irtcachedis = true; 3489d799a183SVasant Hegde } else { 3490d799a183SVasant Hegde pr_notice("Unknown option - '%s'\n", str); 3491d799a183SVasant Hegde } 3492d799a183SVasant Hegde 3493d799a183SVasant Hegde str += strcspn(str, ","); 3494d799a183SVasant Hegde while (*str == ',') 3495d799a183SVasant Hegde str++; 3496ad8694baSJoerg Roedel } 3497ad8694baSJoerg Roedel 3498ad8694baSJoerg Roedel return 1; 3499ad8694baSJoerg Roedel } 3500ad8694baSJoerg Roedel 3501ad8694baSJoerg Roedel static int __init parse_ivrs_ioapic(char *str) 3502ad8694baSJoerg Roedel { 3503bbe3a106SSuravee Suthikulpanit u32 seg = 0, bus, dev, fn; 35041198d231SKim Phillips int id, i; 3505bbe3a106SSuravee Suthikulpanit u32 devid; 3506ad8694baSJoerg Roedel 35071198d231SKim Phillips if (sscanf(str, "=%d@%x:%x.%x", &id, &bus, &dev, &fn) == 4 || 35081198d231SKim Phillips sscanf(str, "=%d@%x:%x:%x.%x", &id, &seg, &bus, &dev, &fn) == 5) 35091198d231SKim Phillips goto found; 35101198d231SKim Phillips 35111198d231SKim Phillips if (sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn) == 4 || 35121198d231SKim Phillips sscanf(str, "[%d]=%x:%x:%x.%x", &id, &seg, &bus, &dev, &fn) == 5) { 35131198d231SKim Phillips pr_warn("ivrs_ioapic%s option format deprecated; use ivrs_ioapic=%d@%04x:%02x:%02x.%d instead\n", 35141198d231SKim Phillips str, id, seg, bus, dev, fn); 35151198d231SKim Phillips goto found; 3516bbe3a106SSuravee Suthikulpanit } 3517ad8694baSJoerg Roedel 35181198d231SKim Phillips pr_err("Invalid command line: ivrs_ioapic%s\n", str); 35191198d231SKim Phillips return 1; 35201198d231SKim Phillips 35211198d231SKim Phillips found: 3522ad8694baSJoerg Roedel if (early_ioapic_map_size == EARLY_MAP_SIZE) { 3523ad8694baSJoerg Roedel pr_err("Early IOAPIC map overflow - ignoring ivrs_ioapic%s\n", 3524ad8694baSJoerg Roedel str); 3525ad8694baSJoerg Roedel return 1; 3526ad8694baSJoerg Roedel } 3527ad8694baSJoerg Roedel 3528bbe3a106SSuravee Suthikulpanit devid = IVRS_GET_SBDF_ID(seg, bus, dev, fn); 3529ad8694baSJoerg Roedel 3530ad8694baSJoerg Roedel cmdline_maps = true; 3531ad8694baSJoerg Roedel i = early_ioapic_map_size++; 3532ad8694baSJoerg Roedel early_ioapic_map[i].id = id; 3533ad8694baSJoerg Roedel early_ioapic_map[i].devid = devid; 3534ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line = true; 3535ad8694baSJoerg Roedel 3536ad8694baSJoerg Roedel return 1; 3537ad8694baSJoerg Roedel } 3538ad8694baSJoerg Roedel 3539ad8694baSJoerg Roedel static int __init parse_ivrs_hpet(char *str) 3540ad8694baSJoerg Roedel { 3541bbe3a106SSuravee Suthikulpanit u32 seg = 0, bus, dev, fn; 35421198d231SKim Phillips int id, i; 3543bbe3a106SSuravee Suthikulpanit u32 devid; 3544ad8694baSJoerg Roedel 35451198d231SKim Phillips if (sscanf(str, "=%d@%x:%x.%x", &id, &bus, &dev, &fn) == 4 || 35461198d231SKim Phillips sscanf(str, "=%d@%x:%x:%x.%x", &id, &seg, &bus, &dev, &fn) == 5) 35471198d231SKim Phillips goto found; 35481198d231SKim Phillips 35491198d231SKim Phillips if (sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn) == 4 || 35501198d231SKim Phillips sscanf(str, "[%d]=%x:%x:%x.%x", &id, &seg, &bus, &dev, &fn) == 5) { 35511198d231SKim Phillips pr_warn("ivrs_hpet%s option format deprecated; use ivrs_hpet=%d@%04x:%02x:%02x.%d instead\n", 35521198d231SKim Phillips str, id, seg, bus, dev, fn); 35531198d231SKim Phillips goto found; 3554bbe3a106SSuravee Suthikulpanit } 3555ad8694baSJoerg Roedel 35561198d231SKim Phillips pr_err("Invalid command line: ivrs_hpet%s\n", str); 35571198d231SKim Phillips return 1; 35581198d231SKim Phillips 35591198d231SKim Phillips found: 3560ad8694baSJoerg Roedel if (early_hpet_map_size == EARLY_MAP_SIZE) { 3561ad8694baSJoerg Roedel pr_err("Early HPET map overflow - ignoring ivrs_hpet%s\n", 3562ad8694baSJoerg Roedel str); 3563ad8694baSJoerg Roedel return 1; 3564ad8694baSJoerg Roedel } 3565ad8694baSJoerg Roedel 3566bbe3a106SSuravee Suthikulpanit devid = IVRS_GET_SBDF_ID(seg, bus, dev, fn); 3567ad8694baSJoerg Roedel 3568ad8694baSJoerg Roedel cmdline_maps = true; 3569ad8694baSJoerg Roedel i = early_hpet_map_size++; 3570ad8694baSJoerg Roedel early_hpet_map[i].id = id; 3571ad8694baSJoerg Roedel early_hpet_map[i].devid = devid; 3572ad8694baSJoerg Roedel early_hpet_map[i].cmd_line = true; 3573ad8694baSJoerg Roedel 3574ad8694baSJoerg Roedel return 1; 3575ad8694baSJoerg Roedel } 3576ad8694baSJoerg Roedel 3577b6b26d86SGavrilov Ilia #define ACPIID_LEN (ACPIHID_UID_LEN + ACPIHID_HID_LEN) 3578b6b26d86SGavrilov Ilia 3579ad8694baSJoerg Roedel static int __init parse_ivrs_acpihid(char *str) 3580ad8694baSJoerg Roedel { 3581bbe3a106SSuravee Suthikulpanit u32 seg = 0, bus, dev, fn; 35821198d231SKim Phillips char *hid, *uid, *p, *addr; 3583b6b26d86SGavrilov Ilia char acpiid[ACPIID_LEN] = {0}; 35841198d231SKim Phillips int i; 3585ad8694baSJoerg Roedel 35861198d231SKim Phillips addr = strchr(str, '@'); 35871198d231SKim Phillips if (!addr) { 3588b6b26d86SGavrilov Ilia addr = strchr(str, '='); 3589b6b26d86SGavrilov Ilia if (!addr) 3590b6b26d86SGavrilov Ilia goto not_found; 3591b6b26d86SGavrilov Ilia 3592b6b26d86SGavrilov Ilia ++addr; 3593b6b26d86SGavrilov Ilia 3594b6b26d86SGavrilov Ilia if (strlen(addr) > ACPIID_LEN) 3595b6b26d86SGavrilov Ilia goto not_found; 3596b6b26d86SGavrilov Ilia 35971198d231SKim Phillips if (sscanf(str, "[%x:%x.%x]=%s", &bus, &dev, &fn, acpiid) == 4 || 35981198d231SKim Phillips sscanf(str, "[%x:%x:%x.%x]=%s", &seg, &bus, &dev, &fn, acpiid) == 5) { 35991198d231SKim Phillips pr_warn("ivrs_acpihid%s option format deprecated; use ivrs_acpihid=%s@%04x:%02x:%02x.%d instead\n", 36001198d231SKim Phillips str, acpiid, seg, bus, dev, fn); 36011198d231SKim Phillips goto found; 36021198d231SKim Phillips } 36031198d231SKim Phillips goto not_found; 36041198d231SKim Phillips } 36051198d231SKim Phillips 36061198d231SKim Phillips /* We have the '@', make it the terminator to get just the acpiid */ 36071198d231SKim Phillips *addr++ = 0; 36081198d231SKim Phillips 3609b6b26d86SGavrilov Ilia if (strlen(str) > ACPIID_LEN + 1) 3610b6b26d86SGavrilov Ilia goto not_found; 3611b6b26d86SGavrilov Ilia 36121198d231SKim Phillips if (sscanf(str, "=%s", acpiid) != 1) 36131198d231SKim Phillips goto not_found; 36141198d231SKim Phillips 36151198d231SKim Phillips if (sscanf(addr, "%x:%x.%x", &bus, &dev, &fn) == 3 || 36161198d231SKim Phillips sscanf(addr, "%x:%x:%x.%x", &seg, &bus, &dev, &fn) == 4) 36171198d231SKim Phillips goto found; 36181198d231SKim Phillips 36191198d231SKim Phillips not_found: 36201198d231SKim Phillips pr_err("Invalid command line: ivrs_acpihid%s\n", str); 3621ad8694baSJoerg Roedel return 1; 3622ad8694baSJoerg Roedel 36231198d231SKim Phillips found: 3624ad8694baSJoerg Roedel p = acpiid; 3625ad8694baSJoerg Roedel hid = strsep(&p, ":"); 3626ad8694baSJoerg Roedel uid = p; 3627ad8694baSJoerg Roedel 3628ad8694baSJoerg Roedel if (!hid || !(*hid) || !uid) { 3629ad8694baSJoerg Roedel pr_err("Invalid command line: hid or uid\n"); 3630ad8694baSJoerg Roedel return 1; 3631ad8694baSJoerg Roedel } 3632ad8694baSJoerg Roedel 36335f18e9f8SKim Phillips /* 36345f18e9f8SKim Phillips * Ignore leading zeroes after ':', so e.g., AMDI0095:00 36355f18e9f8SKim Phillips * will match AMDI0095:0 in the second strcmp in acpi_dev_hid_uid_match 36365f18e9f8SKim Phillips */ 36375f18e9f8SKim Phillips while (*uid == '0' && *(uid + 1)) 36385f18e9f8SKim Phillips uid++; 36395f18e9f8SKim Phillips 3640ad8694baSJoerg Roedel i = early_acpihid_map_size++; 3641ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].hid, hid, strlen(hid)); 3642ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].uid, uid, strlen(uid)); 3643bbe3a106SSuravee Suthikulpanit early_acpihid_map[i].devid = IVRS_GET_SBDF_ID(seg, bus, dev, fn); 3644ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line = true; 3645ad8694baSJoerg Roedel 3646ad8694baSJoerg Roedel return 1; 3647ad8694baSJoerg Roedel } 3648ad8694baSJoerg Roedel 3649ad8694baSJoerg Roedel __setup("amd_iommu_dump", parse_amd_iommu_dump); 3650ad8694baSJoerg Roedel __setup("amd_iommu=", parse_amd_iommu_options); 3651ad8694baSJoerg Roedel __setup("amd_iommu_intr=", parse_amd_iommu_intr); 3652ad8694baSJoerg Roedel __setup("ivrs_ioapic", parse_ivrs_ioapic); 3653ad8694baSJoerg Roedel __setup("ivrs_hpet", parse_ivrs_hpet); 3654ad8694baSJoerg Roedel __setup("ivrs_acpihid", parse_ivrs_acpihid); 3655ad8694baSJoerg Roedel 3656ad8694baSJoerg Roedel bool amd_iommu_v2_supported(void) 3657ad8694baSJoerg Roedel { 3658f5944964SVasant Hegde /* CPU page table size should match IOMMU guest page table size */ 3659f5944964SVasant Hegde if (cpu_feature_enabled(X86_FEATURE_LA57) && 3660f5944964SVasant Hegde amd_iommu_gpt_level != PAGE_MODE_5_LEVEL) 3661f5944964SVasant Hegde return false; 3662f5944964SVasant Hegde 366330315e71SSuravee Suthikulpanit /* 366430315e71SSuravee Suthikulpanit * Since DTE[Mode]=0 is prohibited on SNP-enabled system 366530315e71SSuravee Suthikulpanit * (i.e. EFR[SNPSup]=1), IOMMUv2 page table cannot be used without 366630315e71SSuravee Suthikulpanit * setting up IOMMUv1 page table. 366730315e71SSuravee Suthikulpanit */ 366830315e71SSuravee Suthikulpanit return amd_iommu_v2_present && !amd_iommu_snp_en; 3669ad8694baSJoerg Roedel } 3670ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_v2_supported); 3671ad8694baSJoerg Roedel 3672ad8694baSJoerg Roedel struct amd_iommu *get_amd_iommu(unsigned int idx) 3673ad8694baSJoerg Roedel { 3674ad8694baSJoerg Roedel unsigned int i = 0; 3675ad8694baSJoerg Roedel struct amd_iommu *iommu; 3676ad8694baSJoerg Roedel 3677ad8694baSJoerg Roedel for_each_iommu(iommu) 3678ad8694baSJoerg Roedel if (i++ == idx) 3679ad8694baSJoerg Roedel return iommu; 3680ad8694baSJoerg Roedel return NULL; 3681ad8694baSJoerg Roedel } 3682ad8694baSJoerg Roedel 3683ad8694baSJoerg Roedel /**************************************************************************** 3684ad8694baSJoerg Roedel * 3685ad8694baSJoerg Roedel * IOMMU EFR Performance Counter support functionality. This code allows 3686ad8694baSJoerg Roedel * access to the IOMMU PC functionality. 3687ad8694baSJoerg Roedel * 3688ad8694baSJoerg Roedel ****************************************************************************/ 3689ad8694baSJoerg Roedel 3690ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_banks(unsigned int idx) 3691ad8694baSJoerg Roedel { 3692ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3693ad8694baSJoerg Roedel 3694ad8694baSJoerg Roedel if (iommu) 3695ad8694baSJoerg Roedel return iommu->max_banks; 3696ad8694baSJoerg Roedel 3697ad8694baSJoerg Roedel return 0; 3698ad8694baSJoerg Roedel } 3699ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_banks); 3700ad8694baSJoerg Roedel 3701ad8694baSJoerg Roedel bool amd_iommu_pc_supported(void) 3702ad8694baSJoerg Roedel { 3703ad8694baSJoerg Roedel return amd_iommu_pc_present; 3704ad8694baSJoerg Roedel } 3705ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_supported); 3706ad8694baSJoerg Roedel 3707ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_counters(unsigned int idx) 3708ad8694baSJoerg Roedel { 3709ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3710ad8694baSJoerg Roedel 3711ad8694baSJoerg Roedel if (iommu) 3712ad8694baSJoerg Roedel return iommu->max_counters; 3713ad8694baSJoerg Roedel 3714ad8694baSJoerg Roedel return 0; 3715ad8694baSJoerg Roedel } 3716ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_counters); 3717ad8694baSJoerg Roedel 3718ad8694baSJoerg Roedel static int iommu_pc_get_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, 3719ad8694baSJoerg Roedel u8 fxn, u64 *value, bool is_write) 3720ad8694baSJoerg Roedel { 3721ad8694baSJoerg Roedel u32 offset; 3722ad8694baSJoerg Roedel u32 max_offset_lim; 3723ad8694baSJoerg Roedel 3724ad8694baSJoerg Roedel /* Make sure the IOMMU PC resource is available */ 3725ad8694baSJoerg Roedel if (!amd_iommu_pc_present) 3726ad8694baSJoerg Roedel return -ENODEV; 3727ad8694baSJoerg Roedel 3728ad8694baSJoerg Roedel /* Check for valid iommu and pc register indexing */ 3729ad8694baSJoerg Roedel if (WARN_ON(!iommu || (fxn > 0x28) || (fxn & 7))) 3730ad8694baSJoerg Roedel return -ENODEV; 3731ad8694baSJoerg Roedel 3732ad8694baSJoerg Roedel offset = (u32)(((0x40 | bank) << 12) | (cntr << 8) | fxn); 3733ad8694baSJoerg Roedel 3734ad8694baSJoerg Roedel /* Limit the offset to the hw defined mmio region aperture */ 3735ad8694baSJoerg Roedel max_offset_lim = (u32)(((0x40 | iommu->max_banks) << 12) | 3736ad8694baSJoerg Roedel (iommu->max_counters << 8) | 0x28); 3737ad8694baSJoerg Roedel if ((offset < MMIO_CNTR_REG_OFFSET) || 3738ad8694baSJoerg Roedel (offset > max_offset_lim)) 3739ad8694baSJoerg Roedel return -EINVAL; 3740ad8694baSJoerg Roedel 3741ad8694baSJoerg Roedel if (is_write) { 3742ad8694baSJoerg Roedel u64 val = *value & GENMASK_ULL(47, 0); 3743ad8694baSJoerg Roedel 3744ad8694baSJoerg Roedel writel((u32)val, iommu->mmio_base + offset); 3745ad8694baSJoerg Roedel writel((val >> 32), iommu->mmio_base + offset + 4); 3746ad8694baSJoerg Roedel } else { 3747ad8694baSJoerg Roedel *value = readl(iommu->mmio_base + offset + 4); 3748ad8694baSJoerg Roedel *value <<= 32; 3749ad8694baSJoerg Roedel *value |= readl(iommu->mmio_base + offset); 3750ad8694baSJoerg Roedel *value &= GENMASK_ULL(47, 0); 3751ad8694baSJoerg Roedel } 3752ad8694baSJoerg Roedel 3753ad8694baSJoerg Roedel return 0; 3754ad8694baSJoerg Roedel } 3755ad8694baSJoerg Roedel 3756ad8694baSJoerg Roedel int amd_iommu_pc_get_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3757ad8694baSJoerg Roedel { 3758ad8694baSJoerg Roedel if (!iommu) 3759ad8694baSJoerg Roedel return -EINVAL; 3760ad8694baSJoerg Roedel 3761ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, false); 3762ad8694baSJoerg Roedel } 3763ad8694baSJoerg Roedel 3764ad8694baSJoerg Roedel int amd_iommu_pc_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3765ad8694baSJoerg Roedel { 3766ad8694baSJoerg Roedel if (!iommu) 3767ad8694baSJoerg Roedel return -EINVAL; 3768ad8694baSJoerg Roedel 3769ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, true); 3770ad8694baSJoerg Roedel } 3771fb2accadSBrijesh Singh 3772fb2accadSBrijesh Singh #ifdef CONFIG_AMD_MEM_ENCRYPT 3773fb2accadSBrijesh Singh int amd_iommu_snp_enable(void) 3774fb2accadSBrijesh Singh { 3775fb2accadSBrijesh Singh /* 3776fb2accadSBrijesh Singh * The SNP support requires that IOMMU must be enabled, and is 3777fb2accadSBrijesh Singh * not configured in the passthrough mode. 3778fb2accadSBrijesh Singh */ 3779fb2accadSBrijesh Singh if (no_iommu || iommu_default_passthrough()) { 3780fb2accadSBrijesh Singh pr_err("SNP: IOMMU is disabled or configured in passthrough mode, SNP cannot be supported"); 3781fb2accadSBrijesh Singh return -EINVAL; 3782fb2accadSBrijesh Singh } 3783fb2accadSBrijesh Singh 3784fb2accadSBrijesh Singh /* 3785fb2accadSBrijesh Singh * Prevent enabling SNP after IOMMU_ENABLED state because this process 3786fb2accadSBrijesh Singh * affect how IOMMU driver sets up data structures and configures 3787fb2accadSBrijesh Singh * IOMMU hardware. 3788fb2accadSBrijesh Singh */ 3789fb2accadSBrijesh Singh if (init_state > IOMMU_ENABLED) { 3790fb2accadSBrijesh Singh pr_err("SNP: Too late to enable SNP for IOMMU.\n"); 3791fb2accadSBrijesh Singh return -EINVAL; 3792fb2accadSBrijesh Singh } 3793fb2accadSBrijesh Singh 3794fb2accadSBrijesh Singh amd_iommu_snp_en = check_feature_on_all_iommus(FEATURE_SNP); 3795fb2accadSBrijesh Singh if (!amd_iommu_snp_en) 3796fb2accadSBrijesh Singh return -EINVAL; 3797fb2accadSBrijesh Singh 3798fb2accadSBrijesh Singh pr_info("SNP enabled\n"); 3799fb2accadSBrijesh Singh 3800fb2accadSBrijesh Singh /* Enforce IOMMU v1 pagetable when SNP is enabled. */ 3801fb2accadSBrijesh Singh if (amd_iommu_pgtable != AMD_IOMMU_V1) { 3802fb2accadSBrijesh Singh pr_warn("Force to using AMD IOMMU v1 page table due to SNP\n"); 3803fb2accadSBrijesh Singh amd_iommu_pgtable = AMD_IOMMU_V1; 3804fb2accadSBrijesh Singh } 3805fb2accadSBrijesh Singh 3806fb2accadSBrijesh Singh return 0; 3807fb2accadSBrijesh Singh } 3808fb2accadSBrijesh Singh #endif 3809