1ad8694baSJoerg Roedel // SPDX-License-Identifier: GPL-2.0-only 2ad8694baSJoerg Roedel /* 3ad8694baSJoerg Roedel * Copyright (C) 2007-2010 Advanced Micro Devices, Inc. 4ad8694baSJoerg Roedel * Author: Joerg Roedel <jroedel@suse.de> 5ad8694baSJoerg Roedel * Leo Duran <leo.duran@amd.com> 6ad8694baSJoerg Roedel */ 7ad8694baSJoerg Roedel 8ad8694baSJoerg Roedel #define pr_fmt(fmt) "AMD-Vi: " fmt 9ad8694baSJoerg Roedel #define dev_fmt(fmt) pr_fmt(fmt) 10ad8694baSJoerg Roedel 11ad8694baSJoerg Roedel #include <linux/pci.h> 12ad8694baSJoerg Roedel #include <linux/acpi.h> 13ad8694baSJoerg Roedel #include <linux/list.h> 14ad8694baSJoerg Roedel #include <linux/bitmap.h> 15ad8694baSJoerg Roedel #include <linux/slab.h> 16ad8694baSJoerg Roedel #include <linux/syscore_ops.h> 17ad8694baSJoerg Roedel #include <linux/interrupt.h> 18ad8694baSJoerg Roedel #include <linux/msi.h> 19d1adcfbbSDavid Woodhouse #include <linux/irq.h> 20ad8694baSJoerg Roedel #include <linux/amd-iommu.h> 21ad8694baSJoerg Roedel #include <linux/export.h> 22ad8694baSJoerg Roedel #include <linux/kmemleak.h> 2332cb4d02STom Lendacky #include <linux/cc_platform.h> 249b45a773SJoerg Roedel #include <linux/iopoll.h> 25ad8694baSJoerg Roedel #include <asm/pci-direct.h> 26ad8694baSJoerg Roedel #include <asm/iommu.h> 27ad8694baSJoerg Roedel #include <asm/apic.h> 28ad8694baSJoerg Roedel #include <asm/gart.h> 29ad8694baSJoerg Roedel #include <asm/x86_init.h> 30ad8694baSJoerg Roedel #include <asm/io_apic.h> 31ad8694baSJoerg Roedel #include <asm/irq_remapping.h> 326d39bdeeSSuravee Suthikulpanit #include <asm/set_memory.h> 33ad8694baSJoerg Roedel 34ad8694baSJoerg Roedel #include <linux/crash_dump.h> 35ad8694baSJoerg Roedel 36ad8694baSJoerg Roedel #include "amd_iommu.h" 37ad8694baSJoerg Roedel #include "../irq_remapping.h" 38ad8694baSJoerg Roedel 39ad8694baSJoerg Roedel /* 40ad8694baSJoerg Roedel * definitions for the ACPI scanning code 41ad8694baSJoerg Roedel */ 42ad8694baSJoerg Roedel #define IVRS_HEADER_LENGTH 48 43ad8694baSJoerg Roedel 44ad8694baSJoerg Roedel #define ACPI_IVHD_TYPE_MAX_SUPPORTED 0x40 45ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_ALL 0x20 46ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE 0x21 47ad8694baSJoerg Roedel #define ACPI_IVMD_TYPE_RANGE 0x22 48ad8694baSJoerg Roedel 49ad8694baSJoerg Roedel #define IVHD_DEV_ALL 0x01 50ad8694baSJoerg Roedel #define IVHD_DEV_SELECT 0x02 51ad8694baSJoerg Roedel #define IVHD_DEV_SELECT_RANGE_START 0x03 52ad8694baSJoerg Roedel #define IVHD_DEV_RANGE_END 0x04 53ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS 0x42 54ad8694baSJoerg Roedel #define IVHD_DEV_ALIAS_RANGE 0x43 55ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT 0x46 56ad8694baSJoerg Roedel #define IVHD_DEV_EXT_SELECT_RANGE 0x47 57ad8694baSJoerg Roedel #define IVHD_DEV_SPECIAL 0x48 58ad8694baSJoerg Roedel #define IVHD_DEV_ACPI_HID 0xf0 59ad8694baSJoerg Roedel 60ad8694baSJoerg Roedel #define UID_NOT_PRESENT 0 61ad8694baSJoerg Roedel #define UID_IS_INTEGER 1 62ad8694baSJoerg Roedel #define UID_IS_CHARACTER 2 63ad8694baSJoerg Roedel 64ad8694baSJoerg Roedel #define IVHD_SPECIAL_IOAPIC 1 65ad8694baSJoerg Roedel #define IVHD_SPECIAL_HPET 2 66ad8694baSJoerg Roedel 67ad8694baSJoerg Roedel #define IVHD_FLAG_HT_TUN_EN_MASK 0x01 68ad8694baSJoerg Roedel #define IVHD_FLAG_PASSPW_EN_MASK 0x02 69ad8694baSJoerg Roedel #define IVHD_FLAG_RESPASSPW_EN_MASK 0x04 70ad8694baSJoerg Roedel #define IVHD_FLAG_ISOC_EN_MASK 0x08 71ad8694baSJoerg Roedel 72ad8694baSJoerg Roedel #define IVMD_FLAG_EXCL_RANGE 0x08 73ad8694baSJoerg Roedel #define IVMD_FLAG_IW 0x04 74ad8694baSJoerg Roedel #define IVMD_FLAG_IR 0x02 75ad8694baSJoerg Roedel #define IVMD_FLAG_UNITY_MAP 0x01 76ad8694baSJoerg Roedel 77ad8694baSJoerg Roedel #define ACPI_DEVFLAG_INITPASS 0x01 78ad8694baSJoerg Roedel #define ACPI_DEVFLAG_EXTINT 0x02 79ad8694baSJoerg Roedel #define ACPI_DEVFLAG_NMI 0x04 80ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT1 0x10 81ad8694baSJoerg Roedel #define ACPI_DEVFLAG_SYSMGT2 0x20 82ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT0 0x40 83ad8694baSJoerg Roedel #define ACPI_DEVFLAG_LINT1 0x80 84ad8694baSJoerg Roedel #define ACPI_DEVFLAG_ATSDIS 0x10000000 85ad8694baSJoerg Roedel 8642bb5aa0SJoerg Roedel #define LOOP_TIMEOUT 2000000 87bbe3a106SSuravee Suthikulpanit 88bbe3a106SSuravee Suthikulpanit #define IVRS_GET_SBDF_ID(seg, bus, dev, fd) (((seg & 0xffff) << 16) | ((bus & 0xff) << 8) \ 89bbe3a106SSuravee Suthikulpanit | ((dev & 0x1f) << 3) | (fn & 0x7)) 90bbe3a106SSuravee Suthikulpanit 91ad8694baSJoerg Roedel /* 92ad8694baSJoerg Roedel * ACPI table definitions 93ad8694baSJoerg Roedel * 94ad8694baSJoerg Roedel * These data structures are laid over the table to parse the important values 95ad8694baSJoerg Roedel * out of it. 96ad8694baSJoerg Roedel */ 97ad8694baSJoerg Roedel 98ad8694baSJoerg Roedel extern const struct iommu_ops amd_iommu_ops; 99ad8694baSJoerg Roedel 100ad8694baSJoerg Roedel /* 101ad8694baSJoerg Roedel * structure describing one IOMMU in the ACPI table. Typically followed by one 102ad8694baSJoerg Roedel * or more ivhd_entrys. 103ad8694baSJoerg Roedel */ 104ad8694baSJoerg Roedel struct ivhd_header { 105ad8694baSJoerg Roedel u8 type; 106ad8694baSJoerg Roedel u8 flags; 107ad8694baSJoerg Roedel u16 length; 108ad8694baSJoerg Roedel u16 devid; 109ad8694baSJoerg Roedel u16 cap_ptr; 110ad8694baSJoerg Roedel u64 mmio_phys; 111ad8694baSJoerg Roedel u16 pci_seg; 112ad8694baSJoerg Roedel u16 info; 113ad8694baSJoerg Roedel u32 efr_attr; 114ad8694baSJoerg Roedel 115ad8694baSJoerg Roedel /* Following only valid on IVHD type 11h and 40h */ 116ad8694baSJoerg Roedel u64 efr_reg; /* Exact copy of MMIO_EXT_FEATURES */ 117*1e98a35dSSuravee Suthikulpanit u64 efr_reg2; 118ad8694baSJoerg Roedel } __attribute__((packed)); 119ad8694baSJoerg Roedel 120ad8694baSJoerg Roedel /* 121ad8694baSJoerg Roedel * A device entry describing which devices a specific IOMMU translates and 122ad8694baSJoerg Roedel * which requestor ids they use. 123ad8694baSJoerg Roedel */ 124ad8694baSJoerg Roedel struct ivhd_entry { 125ad8694baSJoerg Roedel u8 type; 126ad8694baSJoerg Roedel u16 devid; 127ad8694baSJoerg Roedel u8 flags; 12843d83af8SKees Cook struct_group(ext_hid, 129ad8694baSJoerg Roedel u32 ext; 130ad8694baSJoerg Roedel u32 hidh; 13143d83af8SKees Cook ); 132ad8694baSJoerg Roedel u64 cid; 133ad8694baSJoerg Roedel u8 uidf; 134ad8694baSJoerg Roedel u8 uidl; 135ad8694baSJoerg Roedel u8 uid; 136ad8694baSJoerg Roedel } __attribute__((packed)); 137ad8694baSJoerg Roedel 138ad8694baSJoerg Roedel /* 139ad8694baSJoerg Roedel * An AMD IOMMU memory definition structure. It defines things like exclusion 140ad8694baSJoerg Roedel * ranges for devices and regions that should be unity mapped. 141ad8694baSJoerg Roedel */ 142ad8694baSJoerg Roedel struct ivmd_header { 143ad8694baSJoerg Roedel u8 type; 144ad8694baSJoerg Roedel u8 flags; 145ad8694baSJoerg Roedel u16 length; 146ad8694baSJoerg Roedel u16 devid; 147ad8694baSJoerg Roedel u16 aux; 148b618ae62SVasant Hegde u16 pci_seg; 149b618ae62SVasant Hegde u8 resv[6]; 150ad8694baSJoerg Roedel u64 range_start; 151ad8694baSJoerg Roedel u64 range_length; 152ad8694baSJoerg Roedel } __attribute__((packed)); 153ad8694baSJoerg Roedel 154ad8694baSJoerg Roedel bool amd_iommu_dump; 155ad8694baSJoerg Roedel bool amd_iommu_irq_remap __read_mostly; 156ad8694baSJoerg Roedel 15789c9a09cSSuravee Suthikulpanit enum io_pgtable_fmt amd_iommu_pgtable = AMD_IOMMU_V1; 15889c9a09cSSuravee Suthikulpanit 159ad8694baSJoerg Roedel int amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 160ad8694baSJoerg Roedel static int amd_iommu_xt_mode = IRQ_REMAP_XAPIC_MODE; 161ad8694baSJoerg Roedel 162ad8694baSJoerg Roedel static bool amd_iommu_detected; 163b1e650dbSJoerg Roedel static bool amd_iommu_disabled __initdata; 164b1e650dbSJoerg Roedel static bool amd_iommu_force_enable __initdata; 165ad8694baSJoerg Roedel static int amd_iommu_target_ivhd_type; 166ad8694baSJoerg Roedel 167404ec4e4SVasant Hegde LIST_HEAD(amd_iommu_pci_seg_list); /* list of all PCI segments */ 168ad8694baSJoerg Roedel LIST_HEAD(amd_iommu_list); /* list of all AMD IOMMUs in the 169ad8694baSJoerg Roedel system */ 170ad8694baSJoerg Roedel 171ad8694baSJoerg Roedel /* Array to assign indices to IOMMUs*/ 172ad8694baSJoerg Roedel struct amd_iommu *amd_iommus[MAX_IOMMUS]; 173ad8694baSJoerg Roedel 174ad8694baSJoerg Roedel /* Number of IOMMUs present in the system */ 175ad8694baSJoerg Roedel static int amd_iommus_present; 176ad8694baSJoerg Roedel 177ad8694baSJoerg Roedel /* IOMMUs have a non-present cache? */ 178ad8694baSJoerg Roedel bool amd_iommu_np_cache __read_mostly; 179ad8694baSJoerg Roedel bool amd_iommu_iotlb_sup __read_mostly = true; 180ad8694baSJoerg Roedel 181ad8694baSJoerg Roedel u32 amd_iommu_max_pasid __read_mostly = ~0; 182ad8694baSJoerg Roedel 183ad8694baSJoerg Roedel bool amd_iommu_v2_present __read_mostly; 184ad8694baSJoerg Roedel static bool amd_iommu_pc_present __read_mostly; 185f1ca7071SMario Limonciello bool amdr_ivrs_remap_support __read_mostly; 186ad8694baSJoerg Roedel 187ad8694baSJoerg Roedel bool amd_iommu_force_isolation __read_mostly; 188ad8694baSJoerg Roedel 189ad8694baSJoerg Roedel /* 190ad8694baSJoerg Roedel * AMD IOMMU allows up to 2^16 different protection domains. This is a bitmap 191ad8694baSJoerg Roedel * to know which ones are already in use. 192ad8694baSJoerg Roedel */ 193ad8694baSJoerg Roedel unsigned long *amd_iommu_pd_alloc_bitmap; 194ad8694baSJoerg Roedel 195ad8694baSJoerg Roedel enum iommu_init_state { 196ad8694baSJoerg Roedel IOMMU_START_STATE, 197ad8694baSJoerg Roedel IOMMU_IVRS_DETECTED, 198ad8694baSJoerg Roedel IOMMU_ACPI_FINISHED, 199ad8694baSJoerg Roedel IOMMU_ENABLED, 200ad8694baSJoerg Roedel IOMMU_PCI_INIT, 201ad8694baSJoerg Roedel IOMMU_INTERRUPTS_EN, 202ad8694baSJoerg Roedel IOMMU_INITIALIZED, 203ad8694baSJoerg Roedel IOMMU_NOT_FOUND, 204ad8694baSJoerg Roedel IOMMU_INIT_ERROR, 205ad8694baSJoerg Roedel IOMMU_CMDLINE_DISABLED, 206ad8694baSJoerg Roedel }; 207ad8694baSJoerg Roedel 208ad8694baSJoerg Roedel /* Early ioapic and hpet maps from kernel command line */ 209ad8694baSJoerg Roedel #define EARLY_MAP_SIZE 4 210ad8694baSJoerg Roedel static struct devid_map __initdata early_ioapic_map[EARLY_MAP_SIZE]; 211ad8694baSJoerg Roedel static struct devid_map __initdata early_hpet_map[EARLY_MAP_SIZE]; 212ad8694baSJoerg Roedel static struct acpihid_map_entry __initdata early_acpihid_map[EARLY_MAP_SIZE]; 213ad8694baSJoerg Roedel 214ad8694baSJoerg Roedel static int __initdata early_ioapic_map_size; 215ad8694baSJoerg Roedel static int __initdata early_hpet_map_size; 216ad8694baSJoerg Roedel static int __initdata early_acpihid_map_size; 217ad8694baSJoerg Roedel 218ad8694baSJoerg Roedel static bool __initdata cmdline_maps; 219ad8694baSJoerg Roedel 220ad8694baSJoerg Roedel static enum iommu_init_state init_state = IOMMU_START_STATE; 221ad8694baSJoerg Roedel 222ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void); 223ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state); 2241ab5a153SSuravee Suthikulpanit static void init_device_table_dma(struct amd_iommu_pci_seg *pci_seg); 225ad8694baSJoerg Roedel 226ad8694baSJoerg Roedel static bool amd_iommu_pre_enabled = true; 227ad8694baSJoerg Roedel 228a44092e3SSuravee Suthikulpanit static u32 amd_iommu_ivinfo __initdata; 229a44092e3SSuravee Suthikulpanit 230ad8694baSJoerg Roedel bool translation_pre_enabled(struct amd_iommu *iommu) 231ad8694baSJoerg Roedel { 232ad8694baSJoerg Roedel return (iommu->flags & AMD_IOMMU_FLAG_TRANS_PRE_ENABLED); 233ad8694baSJoerg Roedel } 234ad8694baSJoerg Roedel 235ad8694baSJoerg Roedel static void clear_translation_pre_enabled(struct amd_iommu *iommu) 236ad8694baSJoerg Roedel { 237ad8694baSJoerg Roedel iommu->flags &= ~AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 238ad8694baSJoerg Roedel } 239ad8694baSJoerg Roedel 240ad8694baSJoerg Roedel static void init_translation_status(struct amd_iommu *iommu) 241ad8694baSJoerg Roedel { 242ad8694baSJoerg Roedel u64 ctrl; 243ad8694baSJoerg Roedel 244ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 245ad8694baSJoerg Roedel if (ctrl & (1<<CONTROL_IOMMU_EN)) 246ad8694baSJoerg Roedel iommu->flags |= AMD_IOMMU_FLAG_TRANS_PRE_ENABLED; 247ad8694baSJoerg Roedel } 248ad8694baSJoerg Roedel 249401360ecSSuravee Suthikulpanit static inline unsigned long tbl_size(int entry_size, int last_bdf) 250ad8694baSJoerg Roedel { 251ad8694baSJoerg Roedel unsigned shift = PAGE_SHIFT + 252401360ecSSuravee Suthikulpanit get_order((last_bdf + 1) * entry_size); 253ad8694baSJoerg Roedel 254ad8694baSJoerg Roedel return 1UL << shift; 255ad8694baSJoerg Roedel } 256ad8694baSJoerg Roedel 257ad8694baSJoerg Roedel int amd_iommu_get_num_iommus(void) 258ad8694baSJoerg Roedel { 259ad8694baSJoerg Roedel return amd_iommus_present; 260ad8694baSJoerg Roedel } 261ad8694baSJoerg Roedel 262c3811a50SWei Huang #ifdef CONFIG_IRQ_REMAP 263c3811a50SWei Huang static bool check_feature_on_all_iommus(u64 mask) 264c3811a50SWei Huang { 265c3811a50SWei Huang bool ret = false; 266c3811a50SWei Huang struct amd_iommu *iommu; 267c3811a50SWei Huang 268c3811a50SWei Huang for_each_iommu(iommu) { 269c3811a50SWei Huang ret = iommu_feature(iommu, mask); 270c3811a50SWei Huang if (!ret) 271c3811a50SWei Huang return false; 272c3811a50SWei Huang } 273c3811a50SWei Huang 274c3811a50SWei Huang return true; 275c3811a50SWei Huang } 276c3811a50SWei Huang #endif 277c3811a50SWei Huang 278a44092e3SSuravee Suthikulpanit /* 279a44092e3SSuravee Suthikulpanit * For IVHD type 0x11/0x40, EFR is also available via IVHD. 280a44092e3SSuravee Suthikulpanit * Default to IVHD EFR since it is available sooner 281a44092e3SSuravee Suthikulpanit * (i.e. before PCI init). 282a44092e3SSuravee Suthikulpanit */ 283a44092e3SSuravee Suthikulpanit static void __init early_iommu_features_init(struct amd_iommu *iommu, 284a44092e3SSuravee Suthikulpanit struct ivhd_header *h) 285a44092e3SSuravee Suthikulpanit { 286*1e98a35dSSuravee Suthikulpanit if (amd_iommu_ivinfo & IOMMU_IVINFO_EFRSUP) { 287a44092e3SSuravee Suthikulpanit iommu->features = h->efr_reg; 288*1e98a35dSSuravee Suthikulpanit iommu->features2 = h->efr_reg2; 289*1e98a35dSSuravee Suthikulpanit } 290f1ca7071SMario Limonciello if (amd_iommu_ivinfo & IOMMU_IVINFO_DMA_REMAP) 291f1ca7071SMario Limonciello amdr_ivrs_remap_support = true; 292a44092e3SSuravee Suthikulpanit } 293a44092e3SSuravee Suthikulpanit 294ad8694baSJoerg Roedel /* Access to l1 and l2 indexed register spaces */ 295ad8694baSJoerg Roedel 296ad8694baSJoerg Roedel static u32 iommu_read_l1(struct amd_iommu *iommu, u16 l1, u8 address) 297ad8694baSJoerg Roedel { 298ad8694baSJoerg Roedel u32 val; 299ad8694baSJoerg Roedel 300ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 301ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xfc, &val); 302ad8694baSJoerg Roedel return val; 303ad8694baSJoerg Roedel } 304ad8694baSJoerg Roedel 305ad8694baSJoerg Roedel static void iommu_write_l1(struct amd_iommu *iommu, u16 l1, u8 address, u32 val) 306ad8694baSJoerg Roedel { 307ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16 | 1 << 31)); 308ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xfc, val); 309ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf8, (address | l1 << 16)); 310ad8694baSJoerg Roedel } 311ad8694baSJoerg Roedel 312ad8694baSJoerg Roedel static u32 iommu_read_l2(struct amd_iommu *iommu, u8 address) 313ad8694baSJoerg Roedel { 314ad8694baSJoerg Roedel u32 val; 315ad8694baSJoerg Roedel 316ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, address); 317ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &val); 318ad8694baSJoerg Roedel return val; 319ad8694baSJoerg Roedel } 320ad8694baSJoerg Roedel 321ad8694baSJoerg Roedel static void iommu_write_l2(struct amd_iommu *iommu, u8 address, u32 val) 322ad8694baSJoerg Roedel { 323ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, (address | 1 << 8)); 324ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, val); 325ad8694baSJoerg Roedel } 326ad8694baSJoerg Roedel 327ad8694baSJoerg Roedel /**************************************************************************** 328ad8694baSJoerg Roedel * 329ad8694baSJoerg Roedel * AMD IOMMU MMIO register space handling functions 330ad8694baSJoerg Roedel * 331ad8694baSJoerg Roedel * These functions are used to program the IOMMU device registers in 332ad8694baSJoerg Roedel * MMIO space required for that driver. 333ad8694baSJoerg Roedel * 334ad8694baSJoerg Roedel ****************************************************************************/ 335ad8694baSJoerg Roedel 336ad8694baSJoerg Roedel /* 337ad8694baSJoerg Roedel * This function set the exclusion range in the IOMMU. DMA accesses to the 338ad8694baSJoerg Roedel * exclusion range are passed through untranslated 339ad8694baSJoerg Roedel */ 340ad8694baSJoerg Roedel static void iommu_set_exclusion_range(struct amd_iommu *iommu) 341ad8694baSJoerg Roedel { 342ad8694baSJoerg Roedel u64 start = iommu->exclusion_start & PAGE_MASK; 343ad8694baSJoerg Roedel u64 limit = (start + iommu->exclusion_length - 1) & PAGE_MASK; 344ad8694baSJoerg Roedel u64 entry; 345ad8694baSJoerg Roedel 346ad8694baSJoerg Roedel if (!iommu->exclusion_start) 347ad8694baSJoerg Roedel return; 348ad8694baSJoerg Roedel 349ad8694baSJoerg Roedel entry = start | MMIO_EXCL_ENABLE_MASK; 350ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 351ad8694baSJoerg Roedel &entry, sizeof(entry)); 352ad8694baSJoerg Roedel 353ad8694baSJoerg Roedel entry = limit; 354ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 355ad8694baSJoerg Roedel &entry, sizeof(entry)); 356ad8694baSJoerg Roedel } 357ad8694baSJoerg Roedel 35854ce12e0SSuravee Suthikulpanit static void iommu_set_cwwb_range(struct amd_iommu *iommu) 35954ce12e0SSuravee Suthikulpanit { 36054ce12e0SSuravee Suthikulpanit u64 start = iommu_virt_to_phys((void *)iommu->cmd_sem); 36154ce12e0SSuravee Suthikulpanit u64 entry = start & PM_ADDR_MASK; 36254ce12e0SSuravee Suthikulpanit 36354ce12e0SSuravee Suthikulpanit if (!iommu_feature(iommu, FEATURE_SNP)) 36454ce12e0SSuravee Suthikulpanit return; 36554ce12e0SSuravee Suthikulpanit 36654ce12e0SSuravee Suthikulpanit /* Note: 36754ce12e0SSuravee Suthikulpanit * Re-purpose Exclusion base/limit registers for Completion wait 36854ce12e0SSuravee Suthikulpanit * write-back base/limit. 36954ce12e0SSuravee Suthikulpanit */ 37054ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_BASE_OFFSET, 37154ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 37254ce12e0SSuravee Suthikulpanit 37354ce12e0SSuravee Suthikulpanit /* Note: 37454ce12e0SSuravee Suthikulpanit * Default to 4 Kbytes, which can be specified by setting base 37554ce12e0SSuravee Suthikulpanit * address equal to the limit address. 37654ce12e0SSuravee Suthikulpanit */ 37754ce12e0SSuravee Suthikulpanit memcpy_toio(iommu->mmio_base + MMIO_EXCL_LIMIT_OFFSET, 37854ce12e0SSuravee Suthikulpanit &entry, sizeof(entry)); 37954ce12e0SSuravee Suthikulpanit } 38054ce12e0SSuravee Suthikulpanit 381ad8694baSJoerg Roedel /* Programs the physical address of the device table into the IOMMU hardware */ 382ad8694baSJoerg Roedel static void iommu_set_device_table(struct amd_iommu *iommu) 383ad8694baSJoerg Roedel { 384ad8694baSJoerg Roedel u64 entry; 385b5c85290SVasant Hegde u32 dev_table_size = iommu->pci_seg->dev_table_size; 386401360ecSSuravee Suthikulpanit void *dev_table = (void *)get_dev_table(iommu); 387ad8694baSJoerg Roedel 388ad8694baSJoerg Roedel BUG_ON(iommu->mmio_base == NULL); 389ad8694baSJoerg Roedel 390401360ecSSuravee Suthikulpanit entry = iommu_virt_to_phys(dev_table); 391ad8694baSJoerg Roedel entry |= (dev_table_size >> 12) - 1; 392ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET, 393ad8694baSJoerg Roedel &entry, sizeof(entry)); 394ad8694baSJoerg Roedel } 395ad8694baSJoerg Roedel 396ad8694baSJoerg Roedel /* Generic functions to enable/disable certain features of the IOMMU. */ 397ad8694baSJoerg Roedel static void iommu_feature_enable(struct amd_iommu *iommu, u8 bit) 398ad8694baSJoerg Roedel { 399ad8694baSJoerg Roedel u64 ctrl; 400ad8694baSJoerg Roedel 401ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 402ad8694baSJoerg Roedel ctrl |= (1ULL << bit); 403ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 404ad8694baSJoerg Roedel } 405ad8694baSJoerg Roedel 406ad8694baSJoerg Roedel static void iommu_feature_disable(struct amd_iommu *iommu, u8 bit) 407ad8694baSJoerg Roedel { 408ad8694baSJoerg Roedel u64 ctrl; 409ad8694baSJoerg Roedel 410ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 411ad8694baSJoerg Roedel ctrl &= ~(1ULL << bit); 412ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 413ad8694baSJoerg Roedel } 414ad8694baSJoerg Roedel 415ad8694baSJoerg Roedel static void iommu_set_inv_tlb_timeout(struct amd_iommu *iommu, int timeout) 416ad8694baSJoerg Roedel { 417ad8694baSJoerg Roedel u64 ctrl; 418ad8694baSJoerg Roedel 419ad8694baSJoerg Roedel ctrl = readq(iommu->mmio_base + MMIO_CONTROL_OFFSET); 420ad8694baSJoerg Roedel ctrl &= ~CTRL_INV_TO_MASK; 421ad8694baSJoerg Roedel ctrl |= (timeout << CONTROL_INV_TIMEOUT) & CTRL_INV_TO_MASK; 422ad8694baSJoerg Roedel writeq(ctrl, iommu->mmio_base + MMIO_CONTROL_OFFSET); 423ad8694baSJoerg Roedel } 424ad8694baSJoerg Roedel 425ad8694baSJoerg Roedel /* Function to enable the hardware */ 426ad8694baSJoerg Roedel static void iommu_enable(struct amd_iommu *iommu) 427ad8694baSJoerg Roedel { 428ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_IOMMU_EN); 429ad8694baSJoerg Roedel } 430ad8694baSJoerg Roedel 431ad8694baSJoerg Roedel static void iommu_disable(struct amd_iommu *iommu) 432ad8694baSJoerg Roedel { 433ad8694baSJoerg Roedel if (!iommu->mmio_base) 434ad8694baSJoerg Roedel return; 435ad8694baSJoerg Roedel 436ad8694baSJoerg Roedel /* Disable command buffer */ 437ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 438ad8694baSJoerg Roedel 439ad8694baSJoerg Roedel /* Disable event logging and event interrupts */ 440ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_INT_EN); 441ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 442ad8694baSJoerg Roedel 443ad8694baSJoerg Roedel /* Disable IOMMU GA_LOG */ 444ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GALOG_EN); 445ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_GAINT_EN); 446ad8694baSJoerg Roedel 447ad8694baSJoerg Roedel /* Disable IOMMU hardware itself */ 448ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_IOMMU_EN); 449ad8694baSJoerg Roedel } 450ad8694baSJoerg Roedel 451ad8694baSJoerg Roedel /* 452ad8694baSJoerg Roedel * mapping and unmapping functions for the IOMMU MMIO space. Each AMD IOMMU in 453ad8694baSJoerg Roedel * the system has one. 454ad8694baSJoerg Roedel */ 455ad8694baSJoerg Roedel static u8 __iomem * __init iommu_map_mmio_space(u64 address, u64 end) 456ad8694baSJoerg Roedel { 457ad8694baSJoerg Roedel if (!request_mem_region(address, end, "amd_iommu")) { 458ad8694baSJoerg Roedel pr_err("Can not reserve memory region %llx-%llx for mmio\n", 459ad8694baSJoerg Roedel address, end); 460ad8694baSJoerg Roedel pr_err("This is a BIOS bug. Please contact your hardware vendor\n"); 461ad8694baSJoerg Roedel return NULL; 462ad8694baSJoerg Roedel } 463ad8694baSJoerg Roedel 464ad8694baSJoerg Roedel return (u8 __iomem *)ioremap(address, end); 465ad8694baSJoerg Roedel } 466ad8694baSJoerg Roedel 467ad8694baSJoerg Roedel static void __init iommu_unmap_mmio_space(struct amd_iommu *iommu) 468ad8694baSJoerg Roedel { 469ad8694baSJoerg Roedel if (iommu->mmio_base) 470ad8694baSJoerg Roedel iounmap(iommu->mmio_base); 471ad8694baSJoerg Roedel release_mem_region(iommu->mmio_phys, iommu->mmio_phys_end); 472ad8694baSJoerg Roedel } 473ad8694baSJoerg Roedel 474ad8694baSJoerg Roedel static inline u32 get_ivhd_header_size(struct ivhd_header *h) 475ad8694baSJoerg Roedel { 476ad8694baSJoerg Roedel u32 size = 0; 477ad8694baSJoerg Roedel 478ad8694baSJoerg Roedel switch (h->type) { 479ad8694baSJoerg Roedel case 0x10: 480ad8694baSJoerg Roedel size = 24; 481ad8694baSJoerg Roedel break; 482ad8694baSJoerg Roedel case 0x11: 483ad8694baSJoerg Roedel case 0x40: 484ad8694baSJoerg Roedel size = 40; 485ad8694baSJoerg Roedel break; 486ad8694baSJoerg Roedel } 487ad8694baSJoerg Roedel return size; 488ad8694baSJoerg Roedel } 489ad8694baSJoerg Roedel 490ad8694baSJoerg Roedel /**************************************************************************** 491ad8694baSJoerg Roedel * 492ad8694baSJoerg Roedel * The functions below belong to the first pass of AMD IOMMU ACPI table 493ad8694baSJoerg Roedel * parsing. In this pass we try to find out the highest device id this 494ad8694baSJoerg Roedel * code has to handle. Upon this information the size of the shared data 495ad8694baSJoerg Roedel * structures is determined later. 496ad8694baSJoerg Roedel * 497ad8694baSJoerg Roedel ****************************************************************************/ 498ad8694baSJoerg Roedel 499ad8694baSJoerg Roedel /* 500ad8694baSJoerg Roedel * This function calculates the length of a given IVHD entry 501ad8694baSJoerg Roedel */ 502ad8694baSJoerg Roedel static inline int ivhd_entry_length(u8 *ivhd) 503ad8694baSJoerg Roedel { 504ad8694baSJoerg Roedel u32 type = ((struct ivhd_entry *)ivhd)->type; 505ad8694baSJoerg Roedel 506ad8694baSJoerg Roedel if (type < 0x80) { 507ad8694baSJoerg Roedel return 0x04 << (*ivhd >> 6); 508ad8694baSJoerg Roedel } else if (type == IVHD_DEV_ACPI_HID) { 509ad8694baSJoerg Roedel /* For ACPI_HID, offset 21 is uid len */ 510ad8694baSJoerg Roedel return *((u8 *)ivhd + 21) + 22; 511ad8694baSJoerg Roedel } 512ad8694baSJoerg Roedel return 0; 513ad8694baSJoerg Roedel } 514ad8694baSJoerg Roedel 515ad8694baSJoerg Roedel /* 516ad8694baSJoerg Roedel * After reading the highest device id from the IOMMU PCI capability header 517ad8694baSJoerg Roedel * this function looks if there is a higher device id defined in the ACPI table 518ad8694baSJoerg Roedel */ 519ad8694baSJoerg Roedel static int __init find_last_devid_from_ivhd(struct ivhd_header *h) 520ad8694baSJoerg Roedel { 521ad8694baSJoerg Roedel u8 *p = (void *)h, *end = (void *)h; 522ad8694baSJoerg Roedel struct ivhd_entry *dev; 52330795900SVasant Hegde int last_devid = -EINVAL; 524ad8694baSJoerg Roedel 525ad8694baSJoerg Roedel u32 ivhd_size = get_ivhd_header_size(h); 526ad8694baSJoerg Roedel 527ad8694baSJoerg Roedel if (!ivhd_size) { 528ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 529ad8694baSJoerg Roedel return -EINVAL; 530ad8694baSJoerg Roedel } 531ad8694baSJoerg Roedel 532ad8694baSJoerg Roedel p += ivhd_size; 533ad8694baSJoerg Roedel end += h->length; 534ad8694baSJoerg Roedel 535ad8694baSJoerg Roedel while (p < end) { 536ad8694baSJoerg Roedel dev = (struct ivhd_entry *)p; 537ad8694baSJoerg Roedel switch (dev->type) { 538ad8694baSJoerg Roedel case IVHD_DEV_ALL: 539ad8694baSJoerg Roedel /* Use maximum BDF value for DEV_ALL */ 54030795900SVasant Hegde return 0xffff; 541ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 542ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 543ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 544ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 545ad8694baSJoerg Roedel /* all the above subfield types refer to device ids */ 54630795900SVasant Hegde if (dev->devid > last_devid) 54730795900SVasant Hegde last_devid = dev->devid; 548ad8694baSJoerg Roedel break; 549ad8694baSJoerg Roedel default: 550ad8694baSJoerg Roedel break; 551ad8694baSJoerg Roedel } 552ad8694baSJoerg Roedel p += ivhd_entry_length(p); 553ad8694baSJoerg Roedel } 554ad8694baSJoerg Roedel 555ad8694baSJoerg Roedel WARN_ON(p != end); 556ad8694baSJoerg Roedel 55730795900SVasant Hegde return last_devid; 558ad8694baSJoerg Roedel } 559ad8694baSJoerg Roedel 560ad8694baSJoerg Roedel static int __init check_ivrs_checksum(struct acpi_table_header *table) 561ad8694baSJoerg Roedel { 562ad8694baSJoerg Roedel int i; 563ad8694baSJoerg Roedel u8 checksum = 0, *p = (u8 *)table; 564ad8694baSJoerg Roedel 565ad8694baSJoerg Roedel for (i = 0; i < table->length; ++i) 566ad8694baSJoerg Roedel checksum += p[i]; 567ad8694baSJoerg Roedel if (checksum != 0) { 568ad8694baSJoerg Roedel /* ACPI table corrupt */ 569ad8694baSJoerg Roedel pr_err(FW_BUG "IVRS invalid checksum\n"); 570ad8694baSJoerg Roedel return -ENODEV; 571ad8694baSJoerg Roedel } 572ad8694baSJoerg Roedel 573ad8694baSJoerg Roedel return 0; 574ad8694baSJoerg Roedel } 575ad8694baSJoerg Roedel 576ad8694baSJoerg Roedel /* 577ad8694baSJoerg Roedel * Iterate over all IVHD entries in the ACPI table and find the highest device 578ad8694baSJoerg Roedel * id which we need to handle. This is the first of three functions which parse 579ad8694baSJoerg Roedel * the ACPI table. So we check the checksum here. 580ad8694baSJoerg Roedel */ 58130795900SVasant Hegde static int __init find_last_devid_acpi(struct acpi_table_header *table, u16 pci_seg) 582ad8694baSJoerg Roedel { 583ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 584ad8694baSJoerg Roedel struct ivhd_header *h; 58530795900SVasant Hegde int last_devid, last_bdf = 0; 586ad8694baSJoerg Roedel 587ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 588ad8694baSJoerg Roedel 589ad8694baSJoerg Roedel end += table->length; 590ad8694baSJoerg Roedel while (p < end) { 591ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 59230795900SVasant Hegde if (h->pci_seg == pci_seg && 59330795900SVasant Hegde h->type == amd_iommu_target_ivhd_type) { 59430795900SVasant Hegde last_devid = find_last_devid_from_ivhd(h); 595ad8694baSJoerg Roedel 59630795900SVasant Hegde if (last_devid < 0) 59730795900SVasant Hegde return -EINVAL; 59830795900SVasant Hegde if (last_devid > last_bdf) 59930795900SVasant Hegde last_bdf = last_devid; 600ad8694baSJoerg Roedel } 601ad8694baSJoerg Roedel p += h->length; 602ad8694baSJoerg Roedel } 603ad8694baSJoerg Roedel WARN_ON(p != end); 604ad8694baSJoerg Roedel 60530795900SVasant Hegde return last_bdf; 606ad8694baSJoerg Roedel } 607ad8694baSJoerg Roedel 608ad8694baSJoerg Roedel /**************************************************************************** 609ad8694baSJoerg Roedel * 610ad8694baSJoerg Roedel * The following functions belong to the code path which parses the ACPI table 611ad8694baSJoerg Roedel * the second time. In this ACPI parsing iteration we allocate IOMMU specific 61204230c11SSuravee Suthikulpanit * data structures, initialize the per PCI segment device/alias/rlookup table 61304230c11SSuravee Suthikulpanit * and also basically initialize the hardware. 614ad8694baSJoerg Roedel * 615ad8694baSJoerg Roedel ****************************************************************************/ 616ad8694baSJoerg Roedel 61704230c11SSuravee Suthikulpanit /* Allocate per PCI segment device table */ 61804230c11SSuravee Suthikulpanit static inline int __init alloc_dev_table(struct amd_iommu_pci_seg *pci_seg) 61904230c11SSuravee Suthikulpanit { 62004230c11SSuravee Suthikulpanit pci_seg->dev_table = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO | GFP_DMA32, 621b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 62204230c11SSuravee Suthikulpanit if (!pci_seg->dev_table) 62304230c11SSuravee Suthikulpanit return -ENOMEM; 62404230c11SSuravee Suthikulpanit 62504230c11SSuravee Suthikulpanit return 0; 62604230c11SSuravee Suthikulpanit } 62704230c11SSuravee Suthikulpanit 62804230c11SSuravee Suthikulpanit static inline void free_dev_table(struct amd_iommu_pci_seg *pci_seg) 62904230c11SSuravee Suthikulpanit { 63004230c11SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->dev_table, 631b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 63204230c11SSuravee Suthikulpanit pci_seg->dev_table = NULL; 63304230c11SSuravee Suthikulpanit } 63404230c11SSuravee Suthikulpanit 635eda797a2SSuravee Suthikulpanit /* Allocate per PCI segment IOMMU rlookup table. */ 636eda797a2SSuravee Suthikulpanit static inline int __init alloc_rlookup_table(struct amd_iommu_pci_seg *pci_seg) 637eda797a2SSuravee Suthikulpanit { 638eda797a2SSuravee Suthikulpanit pci_seg->rlookup_table = (void *)__get_free_pages( 639eda797a2SSuravee Suthikulpanit GFP_KERNEL | __GFP_ZERO, 640ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 641eda797a2SSuravee Suthikulpanit if (pci_seg->rlookup_table == NULL) 642eda797a2SSuravee Suthikulpanit return -ENOMEM; 643eda797a2SSuravee Suthikulpanit 644eda797a2SSuravee Suthikulpanit return 0; 645eda797a2SSuravee Suthikulpanit } 646eda797a2SSuravee Suthikulpanit 647eda797a2SSuravee Suthikulpanit static inline void free_rlookup_table(struct amd_iommu_pci_seg *pci_seg) 648eda797a2SSuravee Suthikulpanit { 649eda797a2SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->rlookup_table, 650ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 651eda797a2SSuravee Suthikulpanit pci_seg->rlookup_table = NULL; 652eda797a2SSuravee Suthikulpanit } 653eda797a2SSuravee Suthikulpanit 654333e581bSVasant Hegde static inline int __init alloc_irq_lookup_table(struct amd_iommu_pci_seg *pci_seg) 655333e581bSVasant Hegde { 656333e581bSVasant Hegde pci_seg->irq_lookup_table = (void *)__get_free_pages( 657333e581bSVasant Hegde GFP_KERNEL | __GFP_ZERO, 658ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 659333e581bSVasant Hegde kmemleak_alloc(pci_seg->irq_lookup_table, 660ec12dd13SVasant Hegde pci_seg->rlookup_table_size, 1, GFP_KERNEL); 661333e581bSVasant Hegde if (pci_seg->irq_lookup_table == NULL) 662333e581bSVasant Hegde return -ENOMEM; 663333e581bSVasant Hegde 664333e581bSVasant Hegde return 0; 665333e581bSVasant Hegde } 666333e581bSVasant Hegde 667333e581bSVasant Hegde static inline void free_irq_lookup_table(struct amd_iommu_pci_seg *pci_seg) 668333e581bSVasant Hegde { 669333e581bSVasant Hegde kmemleak_free(pci_seg->irq_lookup_table); 670333e581bSVasant Hegde free_pages((unsigned long)pci_seg->irq_lookup_table, 671ec12dd13SVasant Hegde get_order(pci_seg->rlookup_table_size)); 672333e581bSVasant Hegde pci_seg->irq_lookup_table = NULL; 673333e581bSVasant Hegde } 674eda797a2SSuravee Suthikulpanit 67599fc4ac3SSuravee Suthikulpanit static int __init alloc_alias_table(struct amd_iommu_pci_seg *pci_seg) 67699fc4ac3SSuravee Suthikulpanit { 67799fc4ac3SSuravee Suthikulpanit int i; 67899fc4ac3SSuravee Suthikulpanit 67999fc4ac3SSuravee Suthikulpanit pci_seg->alias_table = (void *)__get_free_pages(GFP_KERNEL, 68074ce42a9SVasant Hegde get_order(pci_seg->alias_table_size)); 68199fc4ac3SSuravee Suthikulpanit if (!pci_seg->alias_table) 68299fc4ac3SSuravee Suthikulpanit return -ENOMEM; 68399fc4ac3SSuravee Suthikulpanit 68499fc4ac3SSuravee Suthikulpanit /* 68599fc4ac3SSuravee Suthikulpanit * let all alias entries point to itself 68699fc4ac3SSuravee Suthikulpanit */ 687401360ecSSuravee Suthikulpanit for (i = 0; i <= pci_seg->last_bdf; ++i) 68899fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[i] = i; 68999fc4ac3SSuravee Suthikulpanit 69099fc4ac3SSuravee Suthikulpanit return 0; 69199fc4ac3SSuravee Suthikulpanit } 69299fc4ac3SSuravee Suthikulpanit 69399fc4ac3SSuravee Suthikulpanit static void __init free_alias_table(struct amd_iommu_pci_seg *pci_seg) 69499fc4ac3SSuravee Suthikulpanit { 69599fc4ac3SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->alias_table, 69674ce42a9SVasant Hegde get_order(pci_seg->alias_table_size)); 69799fc4ac3SSuravee Suthikulpanit pci_seg->alias_table = NULL; 69899fc4ac3SSuravee Suthikulpanit } 69999fc4ac3SSuravee Suthikulpanit 700ad8694baSJoerg Roedel /* 701ad8694baSJoerg Roedel * Allocates the command buffer. This buffer is per AMD IOMMU. We can 702ad8694baSJoerg Roedel * write commands to that buffer later and the IOMMU will execute them 703ad8694baSJoerg Roedel * asynchronously 704ad8694baSJoerg Roedel */ 705ad8694baSJoerg Roedel static int __init alloc_command_buffer(struct amd_iommu *iommu) 706ad8694baSJoerg Roedel { 707ad8694baSJoerg Roedel iommu->cmd_buf = (void *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 708ad8694baSJoerg Roedel get_order(CMD_BUFFER_SIZE)); 709ad8694baSJoerg Roedel 710ad8694baSJoerg Roedel return iommu->cmd_buf ? 0 : -ENOMEM; 711ad8694baSJoerg Roedel } 712ad8694baSJoerg Roedel 713ad8694baSJoerg Roedel /* 7145ce97f4eSLennert Buytenhek * This function restarts event logging in case the IOMMU experienced 7155ce97f4eSLennert Buytenhek * an event log buffer overflow. 7165ce97f4eSLennert Buytenhek */ 7175ce97f4eSLennert Buytenhek void amd_iommu_restart_event_logging(struct amd_iommu *iommu) 7185ce97f4eSLennert Buytenhek { 7195ce97f4eSLennert Buytenhek iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 7205ce97f4eSLennert Buytenhek iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN); 7215ce97f4eSLennert Buytenhek } 7225ce97f4eSLennert Buytenhek 7235ce97f4eSLennert Buytenhek /* 724ad8694baSJoerg Roedel * This function resets the command buffer if the IOMMU stopped fetching 725ad8694baSJoerg Roedel * commands from it. 726ad8694baSJoerg Roedel */ 7273bf01426SVasant Hegde static void amd_iommu_reset_cmd_buffer(struct amd_iommu *iommu) 728ad8694baSJoerg Roedel { 729ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 730ad8694baSJoerg Roedel 731ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_HEAD_OFFSET); 732ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_CMD_TAIL_OFFSET); 733ad8694baSJoerg Roedel iommu->cmd_buf_head = 0; 734ad8694baSJoerg Roedel iommu->cmd_buf_tail = 0; 735ad8694baSJoerg Roedel 736ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_CMDBUF_EN); 737ad8694baSJoerg Roedel } 738ad8694baSJoerg Roedel 739ad8694baSJoerg Roedel /* 740ad8694baSJoerg Roedel * This function writes the command buffer address to the hardware and 741ad8694baSJoerg Roedel * enables it. 742ad8694baSJoerg Roedel */ 743ad8694baSJoerg Roedel static void iommu_enable_command_buffer(struct amd_iommu *iommu) 744ad8694baSJoerg Roedel { 745ad8694baSJoerg Roedel u64 entry; 746ad8694baSJoerg Roedel 747ad8694baSJoerg Roedel BUG_ON(iommu->cmd_buf == NULL); 748ad8694baSJoerg Roedel 749ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->cmd_buf); 750ad8694baSJoerg Roedel entry |= MMIO_CMD_SIZE_512; 751ad8694baSJoerg Roedel 752ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_CMD_BUF_OFFSET, 753ad8694baSJoerg Roedel &entry, sizeof(entry)); 754ad8694baSJoerg Roedel 755ad8694baSJoerg Roedel amd_iommu_reset_cmd_buffer(iommu); 756ad8694baSJoerg Roedel } 757ad8694baSJoerg Roedel 758ad8694baSJoerg Roedel /* 759ad8694baSJoerg Roedel * This function disables the command buffer 760ad8694baSJoerg Roedel */ 761ad8694baSJoerg Roedel static void iommu_disable_command_buffer(struct amd_iommu *iommu) 762ad8694baSJoerg Roedel { 763ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_CMDBUF_EN); 764ad8694baSJoerg Roedel } 765ad8694baSJoerg Roedel 766ad8694baSJoerg Roedel static void __init free_command_buffer(struct amd_iommu *iommu) 767ad8694baSJoerg Roedel { 768ad8694baSJoerg Roedel free_pages((unsigned long)iommu->cmd_buf, get_order(CMD_BUFFER_SIZE)); 769ad8694baSJoerg Roedel } 770ad8694baSJoerg Roedel 7716d39bdeeSSuravee Suthikulpanit static void *__init iommu_alloc_4k_pages(struct amd_iommu *iommu, 7726d39bdeeSSuravee Suthikulpanit gfp_t gfp, size_t size) 7736d39bdeeSSuravee Suthikulpanit { 7746d39bdeeSSuravee Suthikulpanit int order = get_order(size); 7756d39bdeeSSuravee Suthikulpanit void *buf = (void *)__get_free_pages(gfp, order); 7766d39bdeeSSuravee Suthikulpanit 7776d39bdeeSSuravee Suthikulpanit if (buf && 7786d39bdeeSSuravee Suthikulpanit iommu_feature(iommu, FEATURE_SNP) && 7796d39bdeeSSuravee Suthikulpanit set_memory_4k((unsigned long)buf, (1 << order))) { 7806d39bdeeSSuravee Suthikulpanit free_pages((unsigned long)buf, order); 7816d39bdeeSSuravee Suthikulpanit buf = NULL; 7826d39bdeeSSuravee Suthikulpanit } 7836d39bdeeSSuravee Suthikulpanit 7846d39bdeeSSuravee Suthikulpanit return buf; 7856d39bdeeSSuravee Suthikulpanit } 7866d39bdeeSSuravee Suthikulpanit 787ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 788ad8694baSJoerg Roedel static int __init alloc_event_buffer(struct amd_iommu *iommu) 789ad8694baSJoerg Roedel { 7906d39bdeeSSuravee Suthikulpanit iommu->evt_buf = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 7916d39bdeeSSuravee Suthikulpanit EVT_BUFFER_SIZE); 792ad8694baSJoerg Roedel 793ad8694baSJoerg Roedel return iommu->evt_buf ? 0 : -ENOMEM; 794ad8694baSJoerg Roedel } 795ad8694baSJoerg Roedel 796ad8694baSJoerg Roedel static void iommu_enable_event_buffer(struct amd_iommu *iommu) 797ad8694baSJoerg Roedel { 798ad8694baSJoerg Roedel u64 entry; 799ad8694baSJoerg Roedel 800ad8694baSJoerg Roedel BUG_ON(iommu->evt_buf == NULL); 801ad8694baSJoerg Roedel 802ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->evt_buf) | EVT_LEN_MASK; 803ad8694baSJoerg Roedel 804ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_EVT_BUF_OFFSET, 805ad8694baSJoerg Roedel &entry, sizeof(entry)); 806ad8694baSJoerg Roedel 807ad8694baSJoerg Roedel /* set head and tail to zero manually */ 808ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_HEAD_OFFSET); 809ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_EVT_TAIL_OFFSET); 810ad8694baSJoerg Roedel 811ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_LOG_EN); 812ad8694baSJoerg Roedel } 813ad8694baSJoerg Roedel 814ad8694baSJoerg Roedel /* 815ad8694baSJoerg Roedel * This function disables the event log buffer 816ad8694baSJoerg Roedel */ 817ad8694baSJoerg Roedel static void iommu_disable_event_buffer(struct amd_iommu *iommu) 818ad8694baSJoerg Roedel { 819ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_EVT_LOG_EN); 820ad8694baSJoerg Roedel } 821ad8694baSJoerg Roedel 822ad8694baSJoerg Roedel static void __init free_event_buffer(struct amd_iommu *iommu) 823ad8694baSJoerg Roedel { 824ad8694baSJoerg Roedel free_pages((unsigned long)iommu->evt_buf, get_order(EVT_BUFFER_SIZE)); 825ad8694baSJoerg Roedel } 826ad8694baSJoerg Roedel 827ad8694baSJoerg Roedel /* allocates the memory where the IOMMU will log its events to */ 828ad8694baSJoerg Roedel static int __init alloc_ppr_log(struct amd_iommu *iommu) 829ad8694baSJoerg Roedel { 8306d39bdeeSSuravee Suthikulpanit iommu->ppr_log = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 8316d39bdeeSSuravee Suthikulpanit PPR_LOG_SIZE); 832ad8694baSJoerg Roedel 833ad8694baSJoerg Roedel return iommu->ppr_log ? 0 : -ENOMEM; 834ad8694baSJoerg Roedel } 835ad8694baSJoerg Roedel 836ad8694baSJoerg Roedel static void iommu_enable_ppr_log(struct amd_iommu *iommu) 837ad8694baSJoerg Roedel { 838ad8694baSJoerg Roedel u64 entry; 839ad8694baSJoerg Roedel 840ad8694baSJoerg Roedel if (iommu->ppr_log == NULL) 841ad8694baSJoerg Roedel return; 842ad8694baSJoerg Roedel 843ad8694baSJoerg Roedel entry = iommu_virt_to_phys(iommu->ppr_log) | PPR_LOG_SIZE_512; 844ad8694baSJoerg Roedel 845ad8694baSJoerg Roedel memcpy_toio(iommu->mmio_base + MMIO_PPR_LOG_OFFSET, 846ad8694baSJoerg Roedel &entry, sizeof(entry)); 847ad8694baSJoerg Roedel 848ad8694baSJoerg Roedel /* set head and tail to zero manually */ 849ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_HEAD_OFFSET); 850ad8694baSJoerg Roedel writel(0x00, iommu->mmio_base + MMIO_PPR_TAIL_OFFSET); 851ad8694baSJoerg Roedel 852ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRLOG_EN); 853ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPR_EN); 854ad8694baSJoerg Roedel } 855ad8694baSJoerg Roedel 856ad8694baSJoerg Roedel static void __init free_ppr_log(struct amd_iommu *iommu) 857ad8694baSJoerg Roedel { 858ad8694baSJoerg Roedel free_pages((unsigned long)iommu->ppr_log, get_order(PPR_LOG_SIZE)); 859ad8694baSJoerg Roedel } 860ad8694baSJoerg Roedel 861ad8694baSJoerg Roedel static void free_ga_log(struct amd_iommu *iommu) 862ad8694baSJoerg Roedel { 863ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 864092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log, get_order(GA_LOG_SIZE)); 865092550eaSLibing Zhou free_pages((unsigned long)iommu->ga_log_tail, get_order(8)); 866ad8694baSJoerg Roedel #endif 867ad8694baSJoerg Roedel } 868ad8694baSJoerg Roedel 869ad8694baSJoerg Roedel static int iommu_ga_log_enable(struct amd_iommu *iommu) 870ad8694baSJoerg Roedel { 871ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 872ad8694baSJoerg Roedel u32 status, i; 873a8d4a37dSMaxim Levitsky u64 entry; 874ad8694baSJoerg Roedel 875ad8694baSJoerg Roedel if (!iommu->ga_log) 876ad8694baSJoerg Roedel return -EINVAL; 877ad8694baSJoerg Roedel 878ad8694baSJoerg Roedel /* Check if already running */ 879a8d4a37dSMaxim Levitsky status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 880a8d4a37dSMaxim Levitsky if (WARN_ON(status & (MMIO_STATUS_GALOG_RUN_MASK))) 881ad8694baSJoerg Roedel return 0; 882ad8694baSJoerg Roedel 883a8d4a37dSMaxim Levitsky entry = iommu_virt_to_phys(iommu->ga_log) | GA_LOG_SIZE_512; 884a8d4a37dSMaxim Levitsky memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_BASE_OFFSET, 885a8d4a37dSMaxim Levitsky &entry, sizeof(entry)); 886a8d4a37dSMaxim Levitsky entry = (iommu_virt_to_phys(iommu->ga_log_tail) & 887a8d4a37dSMaxim Levitsky (BIT_ULL(52)-1)) & ~7ULL; 888a8d4a37dSMaxim Levitsky memcpy_toio(iommu->mmio_base + MMIO_GA_LOG_TAIL_OFFSET, 889a8d4a37dSMaxim Levitsky &entry, sizeof(entry)); 890a8d4a37dSMaxim Levitsky writel(0x00, iommu->mmio_base + MMIO_GA_HEAD_OFFSET); 891a8d4a37dSMaxim Levitsky writel(0x00, iommu->mmio_base + MMIO_GA_TAIL_OFFSET); 892a8d4a37dSMaxim Levitsky 893a8d4a37dSMaxim Levitsky 894ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GAINT_EN); 895ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GALOG_EN); 896ad8694baSJoerg Roedel 897ad8694baSJoerg Roedel for (i = 0; i < LOOP_TIMEOUT; ++i) { 898ad8694baSJoerg Roedel status = readl(iommu->mmio_base + MMIO_STATUS_OFFSET); 899ad8694baSJoerg Roedel if (status & (MMIO_STATUS_GALOG_RUN_MASK)) 900ad8694baSJoerg Roedel break; 9019b45a773SJoerg Roedel udelay(10); 902ad8694baSJoerg Roedel } 903ad8694baSJoerg Roedel 904a8d4a37dSMaxim Levitsky if (WARN_ON(i >= LOOP_TIMEOUT)) 905ad8694baSJoerg Roedel return -EINVAL; 906ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 907ad8694baSJoerg Roedel return 0; 908ad8694baSJoerg Roedel } 909ad8694baSJoerg Roedel 910ad8694baSJoerg Roedel static int iommu_init_ga_log(struct amd_iommu *iommu) 911ad8694baSJoerg Roedel { 912eb03f2d2SSuravee Suthikulpanit #ifdef CONFIG_IRQ_REMAP 913ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 914ad8694baSJoerg Roedel return 0; 915ad8694baSJoerg Roedel 916ad8694baSJoerg Roedel iommu->ga_log = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 917ad8694baSJoerg Roedel get_order(GA_LOG_SIZE)); 918ad8694baSJoerg Roedel if (!iommu->ga_log) 919ad8694baSJoerg Roedel goto err_out; 920ad8694baSJoerg Roedel 921ad8694baSJoerg Roedel iommu->ga_log_tail = (u8 *)__get_free_pages(GFP_KERNEL | __GFP_ZERO, 922ad8694baSJoerg Roedel get_order(8)); 923ad8694baSJoerg Roedel if (!iommu->ga_log_tail) 924ad8694baSJoerg Roedel goto err_out; 925ad8694baSJoerg Roedel 926ad8694baSJoerg Roedel return 0; 927ad8694baSJoerg Roedel err_out: 928ad8694baSJoerg Roedel free_ga_log(iommu); 929ad8694baSJoerg Roedel return -EINVAL; 930eb03f2d2SSuravee Suthikulpanit #else 931eb03f2d2SSuravee Suthikulpanit return 0; 932ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 933ad8694baSJoerg Roedel } 934ad8694baSJoerg Roedel 935c69d89afSSuravee Suthikulpanit static int __init alloc_cwwb_sem(struct amd_iommu *iommu) 936c69d89afSSuravee Suthikulpanit { 9376d39bdeeSSuravee Suthikulpanit iommu->cmd_sem = iommu_alloc_4k_pages(iommu, GFP_KERNEL | __GFP_ZERO, 1); 938c69d89afSSuravee Suthikulpanit 939c69d89afSSuravee Suthikulpanit return iommu->cmd_sem ? 0 : -ENOMEM; 940c69d89afSSuravee Suthikulpanit } 941c69d89afSSuravee Suthikulpanit 942c69d89afSSuravee Suthikulpanit static void __init free_cwwb_sem(struct amd_iommu *iommu) 943c69d89afSSuravee Suthikulpanit { 944c69d89afSSuravee Suthikulpanit if (iommu->cmd_sem) 945c69d89afSSuravee Suthikulpanit free_page((unsigned long)iommu->cmd_sem); 946c69d89afSSuravee Suthikulpanit } 947c69d89afSSuravee Suthikulpanit 948ad8694baSJoerg Roedel static void iommu_enable_xt(struct amd_iommu *iommu) 949ad8694baSJoerg Roedel { 950ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 951ad8694baSJoerg Roedel /* 952ad8694baSJoerg Roedel * XT mode (32-bit APIC destination ID) requires 953ad8694baSJoerg Roedel * GA mode (128-bit IRTE support) as a prerequisite. 954ad8694baSJoerg Roedel */ 955ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir) && 956ad8694baSJoerg Roedel amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 957ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_XT_EN); 958ad8694baSJoerg Roedel #endif /* CONFIG_IRQ_REMAP */ 959ad8694baSJoerg Roedel } 960ad8694baSJoerg Roedel 961ad8694baSJoerg Roedel static void iommu_enable_gt(struct amd_iommu *iommu) 962ad8694baSJoerg Roedel { 963ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_GT)) 964ad8694baSJoerg Roedel return; 965ad8694baSJoerg Roedel 966ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GT_EN); 967ad8694baSJoerg Roedel } 968ad8694baSJoerg Roedel 969ad8694baSJoerg Roedel /* sets a specific bit in the device table entry. */ 97056fb7951SSuravee Suthikulpanit static void __set_dev_entry_bit(struct dev_table_entry *dev_table, 97156fb7951SSuravee Suthikulpanit u16 devid, u8 bit) 972ad8694baSJoerg Roedel { 973ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 974ad8694baSJoerg Roedel int _bit = bit & 0x3f; 975ad8694baSJoerg Roedel 97656fb7951SSuravee Suthikulpanit dev_table[devid].data[i] |= (1UL << _bit); 977ad8694baSJoerg Roedel } 978ad8694baSJoerg Roedel 97956fb7951SSuravee Suthikulpanit static void set_dev_entry_bit(struct amd_iommu *iommu, u16 devid, u8 bit) 98056fb7951SSuravee Suthikulpanit { 98156fb7951SSuravee Suthikulpanit struct dev_table_entry *dev_table = get_dev_table(iommu); 98256fb7951SSuravee Suthikulpanit 98356fb7951SSuravee Suthikulpanit return __set_dev_entry_bit(dev_table, devid, bit); 98456fb7951SSuravee Suthikulpanit } 98556fb7951SSuravee Suthikulpanit 98656fb7951SSuravee Suthikulpanit static int __get_dev_entry_bit(struct dev_table_entry *dev_table, 98756fb7951SSuravee Suthikulpanit u16 devid, u8 bit) 988ad8694baSJoerg Roedel { 989ad8694baSJoerg Roedel int i = (bit >> 6) & 0x03; 990ad8694baSJoerg Roedel int _bit = bit & 0x3f; 991ad8694baSJoerg Roedel 99256fb7951SSuravee Suthikulpanit return (dev_table[devid].data[i] & (1UL << _bit)) >> _bit; 993ad8694baSJoerg Roedel } 994ad8694baSJoerg Roedel 99556fb7951SSuravee Suthikulpanit static int get_dev_entry_bit(struct amd_iommu *iommu, u16 devid, u8 bit) 99656fb7951SSuravee Suthikulpanit { 99756fb7951SSuravee Suthikulpanit struct dev_table_entry *dev_table = get_dev_table(iommu); 99856fb7951SSuravee Suthikulpanit 99956fb7951SSuravee Suthikulpanit return __get_dev_entry_bit(dev_table, devid, bit); 100056fb7951SSuravee Suthikulpanit } 1001ad8694baSJoerg Roedel 1002eb21ef02SSuravee Suthikulpanit static bool __copy_device_table(struct amd_iommu *iommu) 1003ad8694baSJoerg Roedel { 1004eb21ef02SSuravee Suthikulpanit u64 int_ctl, int_tab_len, entry = 0; 1005eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg = iommu->pci_seg; 1006ad8694baSJoerg Roedel struct dev_table_entry *old_devtb = NULL; 1007ad8694baSJoerg Roedel u32 lo, hi, devid, old_devtb_size; 1008ad8694baSJoerg Roedel phys_addr_t old_devtb_phys; 1009ad8694baSJoerg Roedel u16 dom_id, dte_v, irq_v; 1010ad8694baSJoerg Roedel gfp_t gfp_flag; 1011ad8694baSJoerg Roedel u64 tmp; 1012ad8694baSJoerg Roedel 1013eb21ef02SSuravee Suthikulpanit /* Each IOMMU use separate device table with the same size */ 1014ad8694baSJoerg Roedel lo = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET); 1015ad8694baSJoerg Roedel hi = readl(iommu->mmio_base + MMIO_DEV_TABLE_OFFSET + 4); 1016ad8694baSJoerg Roedel entry = (((u64) hi) << 32) + lo; 1017ad8694baSJoerg Roedel 1018ad8694baSJoerg Roedel old_devtb_size = ((entry & ~PAGE_MASK) + 1) << 12; 1019b5c85290SVasant Hegde if (old_devtb_size != pci_seg->dev_table_size) { 1020ad8694baSJoerg Roedel pr_err("The device table size of IOMMU:%d is not expected!\n", 1021ad8694baSJoerg Roedel iommu->index); 1022ad8694baSJoerg Roedel return false; 1023ad8694baSJoerg Roedel } 1024ad8694baSJoerg Roedel 1025ad8694baSJoerg Roedel /* 1026ad8694baSJoerg Roedel * When SME is enabled in the first kernel, the entry includes the 1027ad8694baSJoerg Roedel * memory encryption mask(sme_me_mask), we must remove the memory 1028ad8694baSJoerg Roedel * encryption mask to obtain the true physical address in kdump kernel. 1029ad8694baSJoerg Roedel */ 1030ad8694baSJoerg Roedel old_devtb_phys = __sme_clr(entry) & PAGE_MASK; 1031ad8694baSJoerg Roedel 1032ad8694baSJoerg Roedel if (old_devtb_phys >= 0x100000000ULL) { 1033ad8694baSJoerg Roedel pr_err("The address of old device table is above 4G, not trustworthy!\n"); 1034ad8694baSJoerg Roedel return false; 1035ad8694baSJoerg Roedel } 103632cb4d02STom Lendacky old_devtb = (cc_platform_has(CC_ATTR_HOST_MEM_ENCRYPT) && is_kdump_kernel()) 1037ad8694baSJoerg Roedel ? (__force void *)ioremap_encrypted(old_devtb_phys, 1038b5c85290SVasant Hegde pci_seg->dev_table_size) 1039b5c85290SVasant Hegde : memremap(old_devtb_phys, pci_seg->dev_table_size, MEMREMAP_WB); 1040ad8694baSJoerg Roedel 1041ad8694baSJoerg Roedel if (!old_devtb) 1042ad8694baSJoerg Roedel return false; 1043ad8694baSJoerg Roedel 1044ad8694baSJoerg Roedel gfp_flag = GFP_KERNEL | __GFP_ZERO | GFP_DMA32; 1045eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy = (void *)__get_free_pages(gfp_flag, 1046b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 1047eb21ef02SSuravee Suthikulpanit if (pci_seg->old_dev_tbl_cpy == NULL) { 1048ad8694baSJoerg Roedel pr_err("Failed to allocate memory for copying old device table!\n"); 1049434d2defSVasant Hegde memunmap(old_devtb); 1050ad8694baSJoerg Roedel return false; 1051ad8694baSJoerg Roedel } 1052ad8694baSJoerg Roedel 1053401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) { 1054eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid] = old_devtb[devid]; 1055ad8694baSJoerg Roedel dom_id = old_devtb[devid].data[1] & DEV_DOMID_MASK; 1056ad8694baSJoerg Roedel dte_v = old_devtb[devid].data[0] & DTE_FLAG_V; 1057ad8694baSJoerg Roedel 1058ad8694baSJoerg Roedel if (dte_v && dom_id) { 1059eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[0] = old_devtb[devid].data[0]; 1060eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[1] = old_devtb[devid].data[1]; 1061ad8694baSJoerg Roedel __set_bit(dom_id, amd_iommu_pd_alloc_bitmap); 1062ad8694baSJoerg Roedel /* If gcr3 table existed, mask it out */ 1063ad8694baSJoerg Roedel if (old_devtb[devid].data[0] & DTE_FLAG_GV) { 1064ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_B(~0ULL) << DTE_GCR3_SHIFT_B; 1065ad8694baSJoerg Roedel tmp |= DTE_GCR3_VAL_C(~0ULL) << DTE_GCR3_SHIFT_C; 1066eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[1] &= ~tmp; 1067ad8694baSJoerg Roedel tmp = DTE_GCR3_VAL_A(~0ULL) << DTE_GCR3_SHIFT_A; 1068ad8694baSJoerg Roedel tmp |= DTE_FLAG_GV; 1069eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[0] &= ~tmp; 1070ad8694baSJoerg Roedel } 1071ad8694baSJoerg Roedel } 1072ad8694baSJoerg Roedel 1073ad8694baSJoerg Roedel irq_v = old_devtb[devid].data[2] & DTE_IRQ_REMAP_ENABLE; 1074ad8694baSJoerg Roedel int_ctl = old_devtb[devid].data[2] & DTE_IRQ_REMAP_INTCTL_MASK; 10755ae9a046SSuravee Suthikulpanit int_tab_len = old_devtb[devid].data[2] & DTE_INTTABLEN_MASK; 1076ad8694baSJoerg Roedel if (irq_v && (int_ctl || int_tab_len)) { 1077ad8694baSJoerg Roedel if ((int_ctl != DTE_IRQ_REMAP_INTCTL) || 10785ae9a046SSuravee Suthikulpanit (int_tab_len != DTE_INTTABLEN)) { 1079ad8694baSJoerg Roedel pr_err("Wrong old irq remapping flag: %#x\n", devid); 1080434d2defSVasant Hegde memunmap(old_devtb); 1081ad8694baSJoerg Roedel return false; 1082ad8694baSJoerg Roedel } 1083ad8694baSJoerg Roedel 1084eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy[devid].data[2] = old_devtb[devid].data[2]; 1085ad8694baSJoerg Roedel } 1086ad8694baSJoerg Roedel } 1087ad8694baSJoerg Roedel memunmap(old_devtb); 1088ad8694baSJoerg Roedel 1089ad8694baSJoerg Roedel return true; 1090ad8694baSJoerg Roedel } 1091ad8694baSJoerg Roedel 1092eb21ef02SSuravee Suthikulpanit static bool copy_device_table(void) 1093eb21ef02SSuravee Suthikulpanit { 1094eb21ef02SSuravee Suthikulpanit struct amd_iommu *iommu; 1095eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 1096eb21ef02SSuravee Suthikulpanit 1097eb21ef02SSuravee Suthikulpanit if (!amd_iommu_pre_enabled) 1098eb21ef02SSuravee Suthikulpanit return false; 1099eb21ef02SSuravee Suthikulpanit 1100eb21ef02SSuravee Suthikulpanit pr_warn("Translation is already enabled - trying to copy translation structures\n"); 1101eb21ef02SSuravee Suthikulpanit 1102eb21ef02SSuravee Suthikulpanit /* 1103eb21ef02SSuravee Suthikulpanit * All IOMMUs within PCI segment shares common device table. 1104eb21ef02SSuravee Suthikulpanit * Hence copy device table only once per PCI segment. 1105eb21ef02SSuravee Suthikulpanit */ 1106eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 1107eb21ef02SSuravee Suthikulpanit for_each_iommu(iommu) { 1108eb21ef02SSuravee Suthikulpanit if (pci_seg->id != iommu->pci_seg->id) 1109eb21ef02SSuravee Suthikulpanit continue; 1110eb21ef02SSuravee Suthikulpanit if (!__copy_device_table(iommu)) 1111eb21ef02SSuravee Suthikulpanit return false; 1112eb21ef02SSuravee Suthikulpanit break; 1113eb21ef02SSuravee Suthikulpanit } 1114eb21ef02SSuravee Suthikulpanit } 1115eb21ef02SSuravee Suthikulpanit 1116eb21ef02SSuravee Suthikulpanit return true; 1117eb21ef02SSuravee Suthikulpanit } 1118eb21ef02SSuravee Suthikulpanit 111956fb7951SSuravee Suthikulpanit void amd_iommu_apply_erratum_63(struct amd_iommu *iommu, u16 devid) 1120ad8694baSJoerg Roedel { 1121ad8694baSJoerg Roedel int sysmgt; 1122ad8694baSJoerg Roedel 112356fb7951SSuravee Suthikulpanit sysmgt = get_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT1) | 112456fb7951SSuravee Suthikulpanit (get_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT2) << 1); 1125ad8694baSJoerg Roedel 1126ad8694baSJoerg Roedel if (sysmgt == 0x01) 112756fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_IW); 1128ad8694baSJoerg Roedel } 1129ad8694baSJoerg Roedel 1130ad8694baSJoerg Roedel /* 1131ad8694baSJoerg Roedel * This function takes the device specific flags read from the ACPI 1132ad8694baSJoerg Roedel * table and sets up the device table entry with that information 1133ad8694baSJoerg Roedel */ 1134ad8694baSJoerg Roedel static void __init set_dev_entry_from_acpi(struct amd_iommu *iommu, 1135ad8694baSJoerg Roedel u16 devid, u32 flags, u32 ext_flags) 1136ad8694baSJoerg Roedel { 1137ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_INITPASS) 113856fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_INIT_PASS); 1139ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_EXTINT) 114056fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_EINT_PASS); 1141ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_NMI) 114256fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_NMI_PASS); 1143ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT1) 114456fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT1); 1145ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_SYSMGT2) 114656fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_SYSMGT2); 1147ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT0) 114856fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_LINT0_PASS); 1149ad8694baSJoerg Roedel if (flags & ACPI_DEVFLAG_LINT1) 115056fb7951SSuravee Suthikulpanit set_dev_entry_bit(iommu, devid, DEV_ENTRY_LINT1_PASS); 1151ad8694baSJoerg Roedel 115256fb7951SSuravee Suthikulpanit amd_iommu_apply_erratum_63(iommu, devid); 1153ad8694baSJoerg Roedel 1154401360ecSSuravee Suthikulpanit amd_iommu_set_rlookup_table(iommu, devid); 1155ad8694baSJoerg Roedel } 1156ad8694baSJoerg Roedel 1157a45627baSSuravee Suthikulpanit int __init add_special_device(u8 type, u8 id, u32 *devid, bool cmd_line) 1158ad8694baSJoerg Roedel { 1159ad8694baSJoerg Roedel struct devid_map *entry; 1160ad8694baSJoerg Roedel struct list_head *list; 1161ad8694baSJoerg Roedel 1162ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1163ad8694baSJoerg Roedel list = &ioapic_map; 1164ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1165ad8694baSJoerg Roedel list = &hpet_map; 1166ad8694baSJoerg Roedel else 1167ad8694baSJoerg Roedel return -EINVAL; 1168ad8694baSJoerg Roedel 1169ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1170ad8694baSJoerg Roedel if (!(entry->id == id && entry->cmd_line)) 1171ad8694baSJoerg Roedel continue; 1172ad8694baSJoerg Roedel 1173ad8694baSJoerg Roedel pr_info("Command-line override present for %s id %d - ignoring\n", 1174ad8694baSJoerg Roedel type == IVHD_SPECIAL_IOAPIC ? "IOAPIC" : "HPET", id); 1175ad8694baSJoerg Roedel 1176ad8694baSJoerg Roedel *devid = entry->devid; 1177ad8694baSJoerg Roedel 1178ad8694baSJoerg Roedel return 0; 1179ad8694baSJoerg Roedel } 1180ad8694baSJoerg Roedel 1181ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1182ad8694baSJoerg Roedel if (!entry) 1183ad8694baSJoerg Roedel return -ENOMEM; 1184ad8694baSJoerg Roedel 1185ad8694baSJoerg Roedel entry->id = id; 1186ad8694baSJoerg Roedel entry->devid = *devid; 1187ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1188ad8694baSJoerg Roedel 1189ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1190ad8694baSJoerg Roedel 1191ad8694baSJoerg Roedel return 0; 1192ad8694baSJoerg Roedel } 1193ad8694baSJoerg Roedel 1194a45627baSSuravee Suthikulpanit static int __init add_acpi_hid_device(u8 *hid, u8 *uid, u32 *devid, 1195ad8694baSJoerg Roedel bool cmd_line) 1196ad8694baSJoerg Roedel { 1197ad8694baSJoerg Roedel struct acpihid_map_entry *entry; 1198ad8694baSJoerg Roedel struct list_head *list = &acpihid_map; 1199ad8694baSJoerg Roedel 1200ad8694baSJoerg Roedel list_for_each_entry(entry, list, list) { 1201ad8694baSJoerg Roedel if (strcmp(entry->hid, hid) || 1202ad8694baSJoerg Roedel (*uid && *entry->uid && strcmp(entry->uid, uid)) || 1203ad8694baSJoerg Roedel !entry->cmd_line) 1204ad8694baSJoerg Roedel continue; 1205ad8694baSJoerg Roedel 1206ad8694baSJoerg Roedel pr_info("Command-line override for hid:%s uid:%s\n", 1207ad8694baSJoerg Roedel hid, uid); 1208ad8694baSJoerg Roedel *devid = entry->devid; 1209ad8694baSJoerg Roedel return 0; 1210ad8694baSJoerg Roedel } 1211ad8694baSJoerg Roedel 1212ad8694baSJoerg Roedel entry = kzalloc(sizeof(*entry), GFP_KERNEL); 1213ad8694baSJoerg Roedel if (!entry) 1214ad8694baSJoerg Roedel return -ENOMEM; 1215ad8694baSJoerg Roedel 1216ad8694baSJoerg Roedel memcpy(entry->uid, uid, strlen(uid)); 1217ad8694baSJoerg Roedel memcpy(entry->hid, hid, strlen(hid)); 1218ad8694baSJoerg Roedel entry->devid = *devid; 1219ad8694baSJoerg Roedel entry->cmd_line = cmd_line; 1220ad8694baSJoerg Roedel entry->root_devid = (entry->devid & (~0x7)); 1221ad8694baSJoerg Roedel 1222ad8694baSJoerg Roedel pr_info("%s, add hid:%s, uid:%s, rdevid:%d\n", 1223ad8694baSJoerg Roedel entry->cmd_line ? "cmd" : "ivrs", 1224ad8694baSJoerg Roedel entry->hid, entry->uid, entry->root_devid); 1225ad8694baSJoerg Roedel 1226ad8694baSJoerg Roedel list_add_tail(&entry->list, list); 1227ad8694baSJoerg Roedel return 0; 1228ad8694baSJoerg Roedel } 1229ad8694baSJoerg Roedel 1230ad8694baSJoerg Roedel static int __init add_early_maps(void) 1231ad8694baSJoerg Roedel { 1232ad8694baSJoerg Roedel int i, ret; 1233ad8694baSJoerg Roedel 1234ad8694baSJoerg Roedel for (i = 0; i < early_ioapic_map_size; ++i) { 1235ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_IOAPIC, 1236ad8694baSJoerg Roedel early_ioapic_map[i].id, 1237ad8694baSJoerg Roedel &early_ioapic_map[i].devid, 1238ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line); 1239ad8694baSJoerg Roedel if (ret) 1240ad8694baSJoerg Roedel return ret; 1241ad8694baSJoerg Roedel } 1242ad8694baSJoerg Roedel 1243ad8694baSJoerg Roedel for (i = 0; i < early_hpet_map_size; ++i) { 1244ad8694baSJoerg Roedel ret = add_special_device(IVHD_SPECIAL_HPET, 1245ad8694baSJoerg Roedel early_hpet_map[i].id, 1246ad8694baSJoerg Roedel &early_hpet_map[i].devid, 1247ad8694baSJoerg Roedel early_hpet_map[i].cmd_line); 1248ad8694baSJoerg Roedel if (ret) 1249ad8694baSJoerg Roedel return ret; 1250ad8694baSJoerg Roedel } 1251ad8694baSJoerg Roedel 1252ad8694baSJoerg Roedel for (i = 0; i < early_acpihid_map_size; ++i) { 1253ad8694baSJoerg Roedel ret = add_acpi_hid_device(early_acpihid_map[i].hid, 1254ad8694baSJoerg Roedel early_acpihid_map[i].uid, 1255ad8694baSJoerg Roedel &early_acpihid_map[i].devid, 1256ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line); 1257ad8694baSJoerg Roedel if (ret) 1258ad8694baSJoerg Roedel return ret; 1259ad8694baSJoerg Roedel } 1260ad8694baSJoerg Roedel 1261ad8694baSJoerg Roedel return 0; 1262ad8694baSJoerg Roedel } 1263ad8694baSJoerg Roedel 1264ad8694baSJoerg Roedel /* 1265ad8694baSJoerg Roedel * Takes a pointer to an AMD IOMMU entry in the ACPI table and 1266ad8694baSJoerg Roedel * initializes the hardware and our data structures with it. 1267ad8694baSJoerg Roedel */ 1268ad8694baSJoerg Roedel static int __init init_iommu_from_acpi(struct amd_iommu *iommu, 1269ad8694baSJoerg Roedel struct ivhd_header *h) 1270ad8694baSJoerg Roedel { 1271ad8694baSJoerg Roedel u8 *p = (u8 *)h; 1272ad8694baSJoerg Roedel u8 *end = p, flags = 0; 1273a45627baSSuravee Suthikulpanit u16 devid = 0, devid_start = 0, devid_to = 0, seg_id; 1274ad8694baSJoerg Roedel u32 dev_i, ext_flags = 0; 1275ad8694baSJoerg Roedel bool alias = false; 1276ad8694baSJoerg Roedel struct ivhd_entry *e; 127799fc4ac3SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg = iommu->pci_seg; 1278ad8694baSJoerg Roedel u32 ivhd_size; 1279ad8694baSJoerg Roedel int ret; 1280ad8694baSJoerg Roedel 1281ad8694baSJoerg Roedel 1282ad8694baSJoerg Roedel ret = add_early_maps(); 1283ad8694baSJoerg Roedel if (ret) 1284ad8694baSJoerg Roedel return ret; 1285ad8694baSJoerg Roedel 1286ad8694baSJoerg Roedel amd_iommu_apply_ivrs_quirks(); 1287ad8694baSJoerg Roedel 1288ad8694baSJoerg Roedel /* 1289ad8694baSJoerg Roedel * First save the recommended feature enable bits from ACPI 1290ad8694baSJoerg Roedel */ 1291ad8694baSJoerg Roedel iommu->acpi_flags = h->flags; 1292ad8694baSJoerg Roedel 1293ad8694baSJoerg Roedel /* 1294ad8694baSJoerg Roedel * Done. Now parse the device entries 1295ad8694baSJoerg Roedel */ 1296ad8694baSJoerg Roedel ivhd_size = get_ivhd_header_size(h); 1297ad8694baSJoerg Roedel if (!ivhd_size) { 1298ad8694baSJoerg Roedel pr_err("Unsupported IVHD type %#x\n", h->type); 1299ad8694baSJoerg Roedel return -EINVAL; 1300ad8694baSJoerg Roedel } 1301ad8694baSJoerg Roedel 1302ad8694baSJoerg Roedel p += ivhd_size; 1303ad8694baSJoerg Roedel 1304ad8694baSJoerg Roedel end += h->length; 1305ad8694baSJoerg Roedel 1306ad8694baSJoerg Roedel 1307ad8694baSJoerg Roedel while (p < end) { 1308ad8694baSJoerg Roedel e = (struct ivhd_entry *)p; 1309a45627baSSuravee Suthikulpanit seg_id = pci_seg->id; 1310a45627baSSuravee Suthikulpanit 1311ad8694baSJoerg Roedel switch (e->type) { 1312ad8694baSJoerg Roedel case IVHD_DEV_ALL: 1313ad8694baSJoerg Roedel 1314ad8694baSJoerg Roedel DUMP_printk(" DEV_ALL\t\t\tflags: %02x\n", e->flags); 1315ad8694baSJoerg Roedel 1316401360ecSSuravee Suthikulpanit for (dev_i = 0; dev_i <= pci_seg->last_bdf; ++dev_i) 1317ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, e->flags, 0); 1318ad8694baSJoerg Roedel break; 1319ad8694baSJoerg Roedel case IVHD_DEV_SELECT: 1320ad8694baSJoerg Roedel 1321a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_SELECT\t\t\t devid: %04x:%02x:%02x.%x " 1322ad8694baSJoerg Roedel "flags: %02x\n", 1323a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1324ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1325ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1326ad8694baSJoerg Roedel e->flags); 1327ad8694baSJoerg Roedel 1328ad8694baSJoerg Roedel devid = e->devid; 1329ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1330ad8694baSJoerg Roedel break; 1331ad8694baSJoerg Roedel case IVHD_DEV_SELECT_RANGE_START: 1332ad8694baSJoerg Roedel 1333ad8694baSJoerg Roedel DUMP_printk(" DEV_SELECT_RANGE_START\t " 1334a45627baSSuravee Suthikulpanit "devid: %04x:%02x:%02x.%x flags: %02x\n", 1335a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1336ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1337ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1338ad8694baSJoerg Roedel e->flags); 1339ad8694baSJoerg Roedel 1340ad8694baSJoerg Roedel devid_start = e->devid; 1341ad8694baSJoerg Roedel flags = e->flags; 1342ad8694baSJoerg Roedel ext_flags = 0; 1343ad8694baSJoerg Roedel alias = false; 1344ad8694baSJoerg Roedel break; 1345ad8694baSJoerg Roedel case IVHD_DEV_ALIAS: 1346ad8694baSJoerg Roedel 1347a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_ALIAS\t\t\t devid: %04x:%02x:%02x.%x " 1348ad8694baSJoerg Roedel "flags: %02x devid_to: %02x:%02x.%x\n", 1349a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1350ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1351ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1352ad8694baSJoerg Roedel e->flags, 1353ad8694baSJoerg Roedel PCI_BUS_NUM(e->ext >> 8), 1354ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1355ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1356ad8694baSJoerg Roedel 1357ad8694baSJoerg Roedel devid = e->devid; 1358ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1359ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid , e->flags, 0); 1360ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid_to, e->flags, 0); 136199fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[devid] = devid_to; 1362ad8694baSJoerg Roedel break; 1363ad8694baSJoerg Roedel case IVHD_DEV_ALIAS_RANGE: 1364ad8694baSJoerg Roedel 1365ad8694baSJoerg Roedel DUMP_printk(" DEV_ALIAS_RANGE\t\t " 1366a45627baSSuravee Suthikulpanit "devid: %04x:%02x:%02x.%x flags: %02x " 1367a45627baSSuravee Suthikulpanit "devid_to: %04x:%02x:%02x.%x\n", 1368a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1369ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1370ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1371ad8694baSJoerg Roedel e->flags, 1372a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->ext >> 8), 1373ad8694baSJoerg Roedel PCI_SLOT(e->ext >> 8), 1374ad8694baSJoerg Roedel PCI_FUNC(e->ext >> 8)); 1375ad8694baSJoerg Roedel 1376ad8694baSJoerg Roedel devid_start = e->devid; 1377ad8694baSJoerg Roedel flags = e->flags; 1378ad8694baSJoerg Roedel devid_to = e->ext >> 8; 1379ad8694baSJoerg Roedel ext_flags = 0; 1380ad8694baSJoerg Roedel alias = true; 1381ad8694baSJoerg Roedel break; 1382ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT: 1383ad8694baSJoerg Roedel 1384a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_EXT_SELECT\t\t devid: %04x:%02x:%02x.%x " 1385ad8694baSJoerg Roedel "flags: %02x ext: %08x\n", 1386a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1387ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1388ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1389ad8694baSJoerg Roedel e->flags, e->ext); 1390ad8694baSJoerg Roedel 1391ad8694baSJoerg Roedel devid = e->devid; 1392ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 1393ad8694baSJoerg Roedel e->ext); 1394ad8694baSJoerg Roedel break; 1395ad8694baSJoerg Roedel case IVHD_DEV_EXT_SELECT_RANGE: 1396ad8694baSJoerg Roedel 1397ad8694baSJoerg Roedel DUMP_printk(" DEV_EXT_SELECT_RANGE\t devid: " 1398a45627baSSuravee Suthikulpanit "%04x:%02x:%02x.%x flags: %02x ext: %08x\n", 1399a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1400ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1401ad8694baSJoerg Roedel PCI_FUNC(e->devid), 1402ad8694baSJoerg Roedel e->flags, e->ext); 1403ad8694baSJoerg Roedel 1404ad8694baSJoerg Roedel devid_start = e->devid; 1405ad8694baSJoerg Roedel flags = e->flags; 1406ad8694baSJoerg Roedel ext_flags = e->ext; 1407ad8694baSJoerg Roedel alias = false; 1408ad8694baSJoerg Roedel break; 1409ad8694baSJoerg Roedel case IVHD_DEV_RANGE_END: 1410ad8694baSJoerg Roedel 1411a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_RANGE_END\t\t devid: %04x:%02x:%02x.%x\n", 1412a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(e->devid), 1413ad8694baSJoerg Roedel PCI_SLOT(e->devid), 1414ad8694baSJoerg Roedel PCI_FUNC(e->devid)); 1415ad8694baSJoerg Roedel 1416ad8694baSJoerg Roedel devid = e->devid; 1417ad8694baSJoerg Roedel for (dev_i = devid_start; dev_i <= devid; ++dev_i) { 1418ad8694baSJoerg Roedel if (alias) { 141999fc4ac3SSuravee Suthikulpanit pci_seg->alias_table[dev_i] = devid_to; 1420ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, 1421ad8694baSJoerg Roedel devid_to, flags, ext_flags); 1422ad8694baSJoerg Roedel } 1423ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, dev_i, 1424ad8694baSJoerg Roedel flags, ext_flags); 1425ad8694baSJoerg Roedel } 1426ad8694baSJoerg Roedel break; 1427ad8694baSJoerg Roedel case IVHD_DEV_SPECIAL: { 1428ad8694baSJoerg Roedel u8 handle, type; 1429ad8694baSJoerg Roedel const char *var; 1430a45627baSSuravee Suthikulpanit u32 devid; 1431ad8694baSJoerg Roedel int ret; 1432ad8694baSJoerg Roedel 1433ad8694baSJoerg Roedel handle = e->ext & 0xff; 1434a45627baSSuravee Suthikulpanit devid = PCI_SEG_DEVID_TO_SBDF(seg_id, (e->ext >> 8)); 1435ad8694baSJoerg Roedel type = (e->ext >> 24) & 0xff; 1436ad8694baSJoerg Roedel 1437ad8694baSJoerg Roedel if (type == IVHD_SPECIAL_IOAPIC) 1438ad8694baSJoerg Roedel var = "IOAPIC"; 1439ad8694baSJoerg Roedel else if (type == IVHD_SPECIAL_HPET) 1440ad8694baSJoerg Roedel var = "HPET"; 1441ad8694baSJoerg Roedel else 1442ad8694baSJoerg Roedel var = "UNKNOWN"; 1443ad8694baSJoerg Roedel 1444a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_SPECIAL(%s[%d])\t\tdevid: %04x:%02x:%02x.%x\n", 1445ad8694baSJoerg Roedel var, (int)handle, 1446a45627baSSuravee Suthikulpanit seg_id, PCI_BUS_NUM(devid), 1447ad8694baSJoerg Roedel PCI_SLOT(devid), 1448ad8694baSJoerg Roedel PCI_FUNC(devid)); 1449ad8694baSJoerg Roedel 1450ad8694baSJoerg Roedel ret = add_special_device(type, handle, &devid, false); 1451ad8694baSJoerg Roedel if (ret) 1452ad8694baSJoerg Roedel return ret; 1453ad8694baSJoerg Roedel 1454ad8694baSJoerg Roedel /* 1455ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1456ad8694baSJoerg Roedel * command-line override is present. So call 1457ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1458ad8694baSJoerg Roedel */ 1459ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1460ad8694baSJoerg Roedel 1461ad8694baSJoerg Roedel break; 1462ad8694baSJoerg Roedel } 1463ad8694baSJoerg Roedel case IVHD_DEV_ACPI_HID: { 1464a45627baSSuravee Suthikulpanit u32 devid; 1465ad8694baSJoerg Roedel u8 hid[ACPIHID_HID_LEN]; 1466ad8694baSJoerg Roedel u8 uid[ACPIHID_UID_LEN]; 1467ad8694baSJoerg Roedel int ret; 1468ad8694baSJoerg Roedel 1469ad8694baSJoerg Roedel if (h->type != 0x40) { 1470ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid IVHD device type %#x\n", 1471ad8694baSJoerg Roedel e->type); 1472ad8694baSJoerg Roedel break; 1473ad8694baSJoerg Roedel } 1474ad8694baSJoerg Roedel 147543d83af8SKees Cook BUILD_BUG_ON(sizeof(e->ext_hid) != ACPIHID_HID_LEN - 1); 147643d83af8SKees Cook memcpy(hid, &e->ext_hid, ACPIHID_HID_LEN - 1); 1477ad8694baSJoerg Roedel hid[ACPIHID_HID_LEN - 1] = '\0'; 1478ad8694baSJoerg Roedel 1479ad8694baSJoerg Roedel if (!(*hid)) { 1480ad8694baSJoerg Roedel pr_err(FW_BUG "Invalid HID.\n"); 1481ad8694baSJoerg Roedel break; 1482ad8694baSJoerg Roedel } 1483ad8694baSJoerg Roedel 1484ad8694baSJoerg Roedel uid[0] = '\0'; 1485ad8694baSJoerg Roedel switch (e->uidf) { 1486ad8694baSJoerg Roedel case UID_NOT_PRESENT: 1487ad8694baSJoerg Roedel 1488ad8694baSJoerg Roedel if (e->uidl != 0) 1489ad8694baSJoerg Roedel pr_warn(FW_BUG "Invalid UID length.\n"); 1490ad8694baSJoerg Roedel 1491ad8694baSJoerg Roedel break; 1492ad8694baSJoerg Roedel case UID_IS_INTEGER: 1493ad8694baSJoerg Roedel 1494ad8694baSJoerg Roedel sprintf(uid, "%d", e->uid); 1495ad8694baSJoerg Roedel 1496ad8694baSJoerg Roedel break; 1497ad8694baSJoerg Roedel case UID_IS_CHARACTER: 1498ad8694baSJoerg Roedel 1499ad8694baSJoerg Roedel memcpy(uid, &e->uid, e->uidl); 1500ad8694baSJoerg Roedel uid[e->uidl] = '\0'; 1501ad8694baSJoerg Roedel 1502ad8694baSJoerg Roedel break; 1503ad8694baSJoerg Roedel default: 1504ad8694baSJoerg Roedel break; 1505ad8694baSJoerg Roedel } 1506ad8694baSJoerg Roedel 1507a45627baSSuravee Suthikulpanit devid = PCI_SEG_DEVID_TO_SBDF(seg_id, e->devid); 1508a45627baSSuravee Suthikulpanit DUMP_printk(" DEV_ACPI_HID(%s[%s])\t\tdevid: %04x:%02x:%02x.%x\n", 1509a45627baSSuravee Suthikulpanit hid, uid, seg_id, 1510ad8694baSJoerg Roedel PCI_BUS_NUM(devid), 1511ad8694baSJoerg Roedel PCI_SLOT(devid), 1512ad8694baSJoerg Roedel PCI_FUNC(devid)); 1513ad8694baSJoerg Roedel 1514ad8694baSJoerg Roedel flags = e->flags; 1515ad8694baSJoerg Roedel 1516ad8694baSJoerg Roedel ret = add_acpi_hid_device(hid, uid, &devid, false); 1517ad8694baSJoerg Roedel if (ret) 1518ad8694baSJoerg Roedel return ret; 1519ad8694baSJoerg Roedel 1520ad8694baSJoerg Roedel /* 1521ad8694baSJoerg Roedel * add_special_device might update the devid in case a 1522ad8694baSJoerg Roedel * command-line override is present. So call 1523ad8694baSJoerg Roedel * set_dev_entry_from_acpi after add_special_device. 1524ad8694baSJoerg Roedel */ 1525ad8694baSJoerg Roedel set_dev_entry_from_acpi(iommu, devid, e->flags, 0); 1526ad8694baSJoerg Roedel 1527ad8694baSJoerg Roedel break; 1528ad8694baSJoerg Roedel } 1529ad8694baSJoerg Roedel default: 1530ad8694baSJoerg Roedel break; 1531ad8694baSJoerg Roedel } 1532ad8694baSJoerg Roedel 1533ad8694baSJoerg Roedel p += ivhd_entry_length(p); 1534ad8694baSJoerg Roedel } 1535ad8694baSJoerg Roedel 1536ad8694baSJoerg Roedel return 0; 1537ad8694baSJoerg Roedel } 1538ad8694baSJoerg Roedel 1539404ec4e4SVasant Hegde /* Allocate PCI segment data structure */ 154030795900SVasant Hegde static struct amd_iommu_pci_seg *__init alloc_pci_segment(u16 id, 154130795900SVasant Hegde struct acpi_table_header *ivrs_base) 1542404ec4e4SVasant Hegde { 1543404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 154430795900SVasant Hegde int last_bdf; 154530795900SVasant Hegde 154630795900SVasant Hegde /* 154730795900SVasant Hegde * First parse ACPI tables to find the largest Bus/Dev/Func we need to 154830795900SVasant Hegde * handle in this PCI segment. Upon this information the shared data 154930795900SVasant Hegde * structures for the PCI segments in the system will be allocated. 155030795900SVasant Hegde */ 155130795900SVasant Hegde last_bdf = find_last_devid_acpi(ivrs_base, id); 155230795900SVasant Hegde if (last_bdf < 0) 155330795900SVasant Hegde return NULL; 1554404ec4e4SVasant Hegde 1555404ec4e4SVasant Hegde pci_seg = kzalloc(sizeof(struct amd_iommu_pci_seg), GFP_KERNEL); 1556404ec4e4SVasant Hegde if (pci_seg == NULL) 1557404ec4e4SVasant Hegde return NULL; 1558404ec4e4SVasant Hegde 155930795900SVasant Hegde pci_seg->last_bdf = last_bdf; 156030795900SVasant Hegde DUMP_printk("PCI segment : 0x%0x, last bdf : 0x%04x\n", id, last_bdf); 1561401360ecSSuravee Suthikulpanit pci_seg->dev_table_size = tbl_size(DEV_TABLE_ENTRY_SIZE, last_bdf); 1562401360ecSSuravee Suthikulpanit pci_seg->alias_table_size = tbl_size(ALIAS_TABLE_ENTRY_SIZE, last_bdf); 1563401360ecSSuravee Suthikulpanit pci_seg->rlookup_table_size = tbl_size(RLOOKUP_TABLE_ENTRY_SIZE, last_bdf); 156430795900SVasant Hegde 1565404ec4e4SVasant Hegde pci_seg->id = id; 156639a303baSVasant Hegde init_llist_head(&pci_seg->dev_data_list); 1567b618ae62SVasant Hegde INIT_LIST_HEAD(&pci_seg->unity_map); 1568404ec4e4SVasant Hegde list_add_tail(&pci_seg->list, &amd_iommu_pci_seg_list); 1569404ec4e4SVasant Hegde 157004230c11SSuravee Suthikulpanit if (alloc_dev_table(pci_seg)) 157104230c11SSuravee Suthikulpanit return NULL; 157299fc4ac3SSuravee Suthikulpanit if (alloc_alias_table(pci_seg)) 157399fc4ac3SSuravee Suthikulpanit return NULL; 1574eda797a2SSuravee Suthikulpanit if (alloc_rlookup_table(pci_seg)) 1575eda797a2SSuravee Suthikulpanit return NULL; 157604230c11SSuravee Suthikulpanit 1577404ec4e4SVasant Hegde return pci_seg; 1578404ec4e4SVasant Hegde } 1579404ec4e4SVasant Hegde 158030795900SVasant Hegde static struct amd_iommu_pci_seg *__init get_pci_segment(u16 id, 158130795900SVasant Hegde struct acpi_table_header *ivrs_base) 1582404ec4e4SVasant Hegde { 1583404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 1584404ec4e4SVasant Hegde 1585404ec4e4SVasant Hegde for_each_pci_segment(pci_seg) { 1586404ec4e4SVasant Hegde if (pci_seg->id == id) 1587404ec4e4SVasant Hegde return pci_seg; 1588404ec4e4SVasant Hegde } 1589404ec4e4SVasant Hegde 159030795900SVasant Hegde return alloc_pci_segment(id, ivrs_base); 1591404ec4e4SVasant Hegde } 1592404ec4e4SVasant Hegde 1593404ec4e4SVasant Hegde static void __init free_pci_segments(void) 1594404ec4e4SVasant Hegde { 1595404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg, *next; 1596404ec4e4SVasant Hegde 1597404ec4e4SVasant Hegde for_each_pci_segment_safe(pci_seg, next) { 1598404ec4e4SVasant Hegde list_del(&pci_seg->list); 1599333e581bSVasant Hegde free_irq_lookup_table(pci_seg); 1600eda797a2SSuravee Suthikulpanit free_rlookup_table(pci_seg); 160199fc4ac3SSuravee Suthikulpanit free_alias_table(pci_seg); 160204230c11SSuravee Suthikulpanit free_dev_table(pci_seg); 1603404ec4e4SVasant Hegde kfree(pci_seg); 1604404ec4e4SVasant Hegde } 1605404ec4e4SVasant Hegde } 1606404ec4e4SVasant Hegde 1607ad8694baSJoerg Roedel static void __init free_iommu_one(struct amd_iommu *iommu) 1608ad8694baSJoerg Roedel { 1609c69d89afSSuravee Suthikulpanit free_cwwb_sem(iommu); 1610ad8694baSJoerg Roedel free_command_buffer(iommu); 1611ad8694baSJoerg Roedel free_event_buffer(iommu); 1612ad8694baSJoerg Roedel free_ppr_log(iommu); 1613ad8694baSJoerg Roedel free_ga_log(iommu); 1614ad8694baSJoerg Roedel iommu_unmap_mmio_space(iommu); 1615ad8694baSJoerg Roedel } 1616ad8694baSJoerg Roedel 1617ad8694baSJoerg Roedel static void __init free_iommu_all(void) 1618ad8694baSJoerg Roedel { 1619ad8694baSJoerg Roedel struct amd_iommu *iommu, *next; 1620ad8694baSJoerg Roedel 1621ad8694baSJoerg Roedel for_each_iommu_safe(iommu, next) { 1622ad8694baSJoerg Roedel list_del(&iommu->list); 1623ad8694baSJoerg Roedel free_iommu_one(iommu); 1624ad8694baSJoerg Roedel kfree(iommu); 1625ad8694baSJoerg Roedel } 1626ad8694baSJoerg Roedel } 1627ad8694baSJoerg Roedel 1628ad8694baSJoerg Roedel /* 1629ad8694baSJoerg Roedel * Family15h Model 10h-1fh erratum 746 (IOMMU Logging May Stall Translations) 1630ad8694baSJoerg Roedel * Workaround: 1631ad8694baSJoerg Roedel * BIOS should disable L2B micellaneous clock gating by setting 1632ad8694baSJoerg Roedel * L2_L2B_CK_GATE_CONTROL[CKGateL2BMiscDisable](D0F2xF4_x90[2]) = 1b 1633ad8694baSJoerg Roedel */ 1634ad8694baSJoerg Roedel static void amd_iommu_erratum_746_workaround(struct amd_iommu *iommu) 1635ad8694baSJoerg Roedel { 1636ad8694baSJoerg Roedel u32 value; 1637ad8694baSJoerg Roedel 1638ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1639ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x10) || 1640ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x1f)) 1641ad8694baSJoerg Roedel return; 1642ad8694baSJoerg Roedel 1643ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1644ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, 0xf4, &value); 1645ad8694baSJoerg Roedel 1646ad8694baSJoerg Roedel if (value & BIT(2)) 1647ad8694baSJoerg Roedel return; 1648ad8694baSJoerg Roedel 1649ad8694baSJoerg Roedel /* Select NB indirect register 0x90 and enable writing */ 1650ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90 | (1 << 8)); 1651ad8694baSJoerg Roedel 1652ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf4, value | 0x4); 1653ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying erratum 746 workaround\n"); 1654ad8694baSJoerg Roedel 1655ad8694baSJoerg Roedel /* Clear the enable writing bit */ 1656ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, 0xf0, 0x90); 1657ad8694baSJoerg Roedel } 1658ad8694baSJoerg Roedel 1659ad8694baSJoerg Roedel /* 1660ad8694baSJoerg Roedel * Family15h Model 30h-3fh (IOMMU Mishandles ATS Write Permission) 1661ad8694baSJoerg Roedel * Workaround: 1662ad8694baSJoerg Roedel * BIOS should enable ATS write permission check by setting 1663ad8694baSJoerg Roedel * L2_DEBUG_3[AtsIgnoreIWDis](D0F2xF4_x47[0]) = 1b 1664ad8694baSJoerg Roedel */ 1665ad8694baSJoerg Roedel static void amd_iommu_ats_write_check_workaround(struct amd_iommu *iommu) 1666ad8694baSJoerg Roedel { 1667ad8694baSJoerg Roedel u32 value; 1668ad8694baSJoerg Roedel 1669ad8694baSJoerg Roedel if ((boot_cpu_data.x86 != 0x15) || 1670ad8694baSJoerg Roedel (boot_cpu_data.x86_model < 0x30) || 1671ad8694baSJoerg Roedel (boot_cpu_data.x86_model > 0x3f)) 1672ad8694baSJoerg Roedel return; 1673ad8694baSJoerg Roedel 1674ad8694baSJoerg Roedel /* Test L2_DEBUG_3[AtsIgnoreIWDis] == 1 */ 1675ad8694baSJoerg Roedel value = iommu_read_l2(iommu, 0x47); 1676ad8694baSJoerg Roedel 1677ad8694baSJoerg Roedel if (value & BIT(0)) 1678ad8694baSJoerg Roedel return; 1679ad8694baSJoerg Roedel 1680ad8694baSJoerg Roedel /* Set L2_DEBUG_3[AtsIgnoreIWDis] = 1 */ 1681ad8694baSJoerg Roedel iommu_write_l2(iommu, 0x47, value | BIT(0)); 1682ad8694baSJoerg Roedel 1683ad8694baSJoerg Roedel pci_info(iommu->dev, "Applying ATS write check workaround\n"); 1684ad8694baSJoerg Roedel } 1685ad8694baSJoerg Roedel 1686ad8694baSJoerg Roedel /* 1687664c0b58SPaul Menzel * This function glues the initialization function for one IOMMU 1688ad8694baSJoerg Roedel * together and also allocates the command buffer and programs the 1689ad8694baSJoerg Roedel * hardware. It does NOT enable the IOMMU. This is done afterwards. 1690ad8694baSJoerg Roedel */ 169130795900SVasant Hegde static int __init init_iommu_one(struct amd_iommu *iommu, struct ivhd_header *h, 169230795900SVasant Hegde struct acpi_table_header *ivrs_base) 1693ad8694baSJoerg Roedel { 1694404ec4e4SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 1695ad8694baSJoerg Roedel int ret; 1696ad8694baSJoerg Roedel 169730795900SVasant Hegde pci_seg = get_pci_segment(h->pci_seg, ivrs_base); 1698404ec4e4SVasant Hegde if (pci_seg == NULL) 1699404ec4e4SVasant Hegde return -ENOMEM; 1700404ec4e4SVasant Hegde iommu->pci_seg = pci_seg; 1701404ec4e4SVasant Hegde 1702ad8694baSJoerg Roedel raw_spin_lock_init(&iommu->lock); 1703c69d89afSSuravee Suthikulpanit iommu->cmd_sem_val = 0; 1704ad8694baSJoerg Roedel 1705ad8694baSJoerg Roedel /* Add IOMMU to internal data structures */ 1706ad8694baSJoerg Roedel list_add_tail(&iommu->list, &amd_iommu_list); 1707ad8694baSJoerg Roedel iommu->index = amd_iommus_present++; 1708ad8694baSJoerg Roedel 1709ad8694baSJoerg Roedel if (unlikely(iommu->index >= MAX_IOMMUS)) { 1710ad8694baSJoerg Roedel WARN(1, "System has more IOMMUs than supported by this driver\n"); 1711ad8694baSJoerg Roedel return -ENOSYS; 1712ad8694baSJoerg Roedel } 1713ad8694baSJoerg Roedel 1714ad8694baSJoerg Roedel /* Index is fine - add IOMMU to the array */ 1715ad8694baSJoerg Roedel amd_iommus[iommu->index] = iommu; 1716ad8694baSJoerg Roedel 1717ad8694baSJoerg Roedel /* 1718ad8694baSJoerg Roedel * Copy data from ACPI table entry to the iommu struct 1719ad8694baSJoerg Roedel */ 1720ad8694baSJoerg Roedel iommu->devid = h->devid; 1721ad8694baSJoerg Roedel iommu->cap_ptr = h->cap_ptr; 1722ad8694baSJoerg Roedel iommu->mmio_phys = h->mmio_phys; 1723ad8694baSJoerg Roedel 1724ad8694baSJoerg Roedel switch (h->type) { 1725ad8694baSJoerg Roedel case 0x10: 1726ad8694baSJoerg Roedel /* Check if IVHD EFR contains proper max banks/counters */ 1727ad8694baSJoerg Roedel if ((h->efr_attr != 0) && 1728ad8694baSJoerg Roedel ((h->efr_attr & (0xF << 13)) != 0) && 1729ad8694baSJoerg Roedel ((h->efr_attr & (0x3F << 17)) != 0)) 1730ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1731ad8694baSJoerg Roedel else 1732ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1733e52d58d5SSuravee Suthikulpanit 1734e52d58d5SSuravee Suthikulpanit /* 1735e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1736e52d58d5SSuravee Suthikulpanit * GAM also requires GA mode. Therefore, we need to 1737e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling it. 1738e52d58d5SSuravee Suthikulpanit */ 1739e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1740e52d58d5SSuravee Suthikulpanit ((h->efr_attr & (0x1 << IOMMU_FEAT_GASUP_SHIFT)) == 0)) 1741ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1742ad8694baSJoerg Roedel break; 1743ad8694baSJoerg Roedel case 0x11: 1744ad8694baSJoerg Roedel case 0x40: 1745ad8694baSJoerg Roedel if (h->efr_reg & (1 << 9)) 1746ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_REG_END_OFFSET; 1747ad8694baSJoerg Roedel else 1748ad8694baSJoerg Roedel iommu->mmio_phys_end = MMIO_CNTR_CONF_OFFSET; 1749e52d58d5SSuravee Suthikulpanit 1750e52d58d5SSuravee Suthikulpanit /* 1751e52d58d5SSuravee Suthikulpanit * Note: GA (128-bit IRTE) mode requires cmpxchg16b supports. 1752e52d58d5SSuravee Suthikulpanit * XT, GAM also requires GA mode. Therefore, we need to 1753e52d58d5SSuravee Suthikulpanit * check cmpxchg16b support before enabling them. 1754e52d58d5SSuravee Suthikulpanit */ 1755e52d58d5SSuravee Suthikulpanit if (!boot_cpu_has(X86_FEATURE_CX16) || 1756e52d58d5SSuravee Suthikulpanit ((h->efr_reg & (0x1 << IOMMU_EFR_GASUP_SHIFT)) == 0)) { 1757ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY; 1758e52d58d5SSuravee Suthikulpanit break; 1759e52d58d5SSuravee Suthikulpanit } 1760e52d58d5SSuravee Suthikulpanit 1761d1adcfbbSDavid Woodhouse if (h->efr_reg & BIT(IOMMU_EFR_XTSUP_SHIFT)) 1762ad8694baSJoerg Roedel amd_iommu_xt_mode = IRQ_REMAP_X2APIC_MODE; 1763a44092e3SSuravee Suthikulpanit 1764a44092e3SSuravee Suthikulpanit early_iommu_features_init(iommu, h); 1765a44092e3SSuravee Suthikulpanit 1766ad8694baSJoerg Roedel break; 1767ad8694baSJoerg Roedel default: 1768ad8694baSJoerg Roedel return -EINVAL; 1769ad8694baSJoerg Roedel } 1770ad8694baSJoerg Roedel 1771ad8694baSJoerg Roedel iommu->mmio_base = iommu_map_mmio_space(iommu->mmio_phys, 1772ad8694baSJoerg Roedel iommu->mmio_phys_end); 1773ad8694baSJoerg Roedel if (!iommu->mmio_base) 1774ad8694baSJoerg Roedel return -ENOMEM; 1775ad8694baSJoerg Roedel 1776c69d89afSSuravee Suthikulpanit if (alloc_cwwb_sem(iommu)) 1777c69d89afSSuravee Suthikulpanit return -ENOMEM; 1778c69d89afSSuravee Suthikulpanit 1779ad8694baSJoerg Roedel if (alloc_command_buffer(iommu)) 1780ad8694baSJoerg Roedel return -ENOMEM; 1781ad8694baSJoerg Roedel 1782ad8694baSJoerg Roedel if (alloc_event_buffer(iommu)) 1783ad8694baSJoerg Roedel return -ENOMEM; 1784ad8694baSJoerg Roedel 1785ad8694baSJoerg Roedel iommu->int_enabled = false; 1786ad8694baSJoerg Roedel 1787ad8694baSJoerg Roedel init_translation_status(iommu); 1788ad8694baSJoerg Roedel if (translation_pre_enabled(iommu) && !is_kdump_kernel()) { 1789ad8694baSJoerg Roedel iommu_disable(iommu); 1790ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 1791ad8694baSJoerg Roedel pr_warn("Translation was enabled for IOMMU:%d but we are not in kdump mode\n", 1792ad8694baSJoerg Roedel iommu->index); 1793ad8694baSJoerg Roedel } 1794ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 1795ad8694baSJoerg Roedel amd_iommu_pre_enabled = translation_pre_enabled(iommu); 1796ad8694baSJoerg Roedel 1797ad8694baSJoerg Roedel ret = init_iommu_from_acpi(iommu, h); 1798ad8694baSJoerg Roedel if (ret) 1799ad8694baSJoerg Roedel return ret; 1800ad8694baSJoerg Roedel 18012df985f5SDavid Woodhouse if (amd_iommu_irq_remap) { 1802ad8694baSJoerg Roedel ret = amd_iommu_create_irq_domain(iommu); 1803ad8694baSJoerg Roedel if (ret) 1804ad8694baSJoerg Roedel return ret; 18052df985f5SDavid Woodhouse } 1806ad8694baSJoerg Roedel 1807ad8694baSJoerg Roedel /* 1808ad8694baSJoerg Roedel * Make sure IOMMU is not considered to translate itself. The IVRS 1809ad8694baSJoerg Roedel * table tells us so, but this is a lie! 1810ad8694baSJoerg Roedel */ 1811ccacd94fSVasant Hegde pci_seg->rlookup_table[iommu->devid] = NULL; 1812ad8694baSJoerg Roedel 1813ad8694baSJoerg Roedel return 0; 1814ad8694baSJoerg Roedel } 1815ad8694baSJoerg Roedel 1816ad8694baSJoerg Roedel /** 1817ad8694baSJoerg Roedel * get_highest_supported_ivhd_type - Look up the appropriate IVHD type 181806ce8a62SKrzysztof Kozlowski * @ivrs: Pointer to the IVRS header 1819ad8694baSJoerg Roedel * 1820ad8694baSJoerg Roedel * This function search through all IVDB of the maximum supported IVHD 1821ad8694baSJoerg Roedel */ 1822ad8694baSJoerg Roedel static u8 get_highest_supported_ivhd_type(struct acpi_table_header *ivrs) 1823ad8694baSJoerg Roedel { 1824ad8694baSJoerg Roedel u8 *base = (u8 *)ivrs; 1825ad8694baSJoerg Roedel struct ivhd_header *ivhd = (struct ivhd_header *) 1826ad8694baSJoerg Roedel (base + IVRS_HEADER_LENGTH); 1827ad8694baSJoerg Roedel u8 last_type = ivhd->type; 1828ad8694baSJoerg Roedel u16 devid = ivhd->devid; 1829ad8694baSJoerg Roedel 1830ad8694baSJoerg Roedel while (((u8 *)ivhd - base < ivrs->length) && 1831ad8694baSJoerg Roedel (ivhd->type <= ACPI_IVHD_TYPE_MAX_SUPPORTED)) { 1832ad8694baSJoerg Roedel u8 *p = (u8 *) ivhd; 1833ad8694baSJoerg Roedel 1834ad8694baSJoerg Roedel if (ivhd->devid == devid) 1835ad8694baSJoerg Roedel last_type = ivhd->type; 1836ad8694baSJoerg Roedel ivhd = (struct ivhd_header *)(p + ivhd->length); 1837ad8694baSJoerg Roedel } 1838ad8694baSJoerg Roedel 1839ad8694baSJoerg Roedel return last_type; 1840ad8694baSJoerg Roedel } 1841ad8694baSJoerg Roedel 1842ad8694baSJoerg Roedel /* 1843ad8694baSJoerg Roedel * Iterates over all IOMMU entries in the ACPI table, allocates the 1844ad8694baSJoerg Roedel * IOMMU structure and initializes it with init_iommu_one() 1845ad8694baSJoerg Roedel */ 1846ad8694baSJoerg Roedel static int __init init_iommu_all(struct acpi_table_header *table) 1847ad8694baSJoerg Roedel { 1848ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 1849ad8694baSJoerg Roedel struct ivhd_header *h; 1850ad8694baSJoerg Roedel struct amd_iommu *iommu; 1851ad8694baSJoerg Roedel int ret; 1852ad8694baSJoerg Roedel 1853ad8694baSJoerg Roedel end += table->length; 1854ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 1855ad8694baSJoerg Roedel 1856ad8694baSJoerg Roedel while (p < end) { 1857ad8694baSJoerg Roedel h = (struct ivhd_header *)p; 1858ad8694baSJoerg Roedel if (*p == amd_iommu_target_ivhd_type) { 1859ad8694baSJoerg Roedel 1860b36a5b0fSVasant Hegde DUMP_printk("device: %04x:%02x:%02x.%01x cap: %04x " 1861b36a5b0fSVasant Hegde "flags: %01x info %04x\n", 1862b36a5b0fSVasant Hegde h->pci_seg, PCI_BUS_NUM(h->devid), 1863b36a5b0fSVasant Hegde PCI_SLOT(h->devid), PCI_FUNC(h->devid), 1864b36a5b0fSVasant Hegde h->cap_ptr, h->flags, h->info); 1865ad8694baSJoerg Roedel DUMP_printk(" mmio-addr: %016llx\n", 1866ad8694baSJoerg Roedel h->mmio_phys); 1867ad8694baSJoerg Roedel 1868ad8694baSJoerg Roedel iommu = kzalloc(sizeof(struct amd_iommu), GFP_KERNEL); 1869ad8694baSJoerg Roedel if (iommu == NULL) 1870ad8694baSJoerg Roedel return -ENOMEM; 1871ad8694baSJoerg Roedel 187230795900SVasant Hegde ret = init_iommu_one(iommu, h, table); 1873ad8694baSJoerg Roedel if (ret) 1874ad8694baSJoerg Roedel return ret; 1875ad8694baSJoerg Roedel } 1876ad8694baSJoerg Roedel p += h->length; 1877ad8694baSJoerg Roedel 1878ad8694baSJoerg Roedel } 1879ad8694baSJoerg Roedel WARN_ON(p != end); 1880ad8694baSJoerg Roedel 1881ad8694baSJoerg Roedel return 0; 1882ad8694baSJoerg Roedel } 1883ad8694baSJoerg Roedel 1884715601e4SPaul Menzel static void init_iommu_perf_ctr(struct amd_iommu *iommu) 1885ad8694baSJoerg Roedel { 1886994d6608SSuravee Suthikulpanit u64 val; 1887ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 1888ad8694baSJoerg Roedel 1889ad8694baSJoerg Roedel if (!iommu_feature(iommu, FEATURE_PC)) 1890ad8694baSJoerg Roedel return; 1891ad8694baSJoerg Roedel 1892ad8694baSJoerg Roedel amd_iommu_pc_present = true; 1893ad8694baSJoerg Roedel 1894ad8694baSJoerg Roedel pci_info(pdev, "IOMMU performance counters supported\n"); 1895ad8694baSJoerg Roedel 1896ad8694baSJoerg Roedel val = readl(iommu->mmio_base + MMIO_CNTR_CONF_OFFSET); 1897ad8694baSJoerg Roedel iommu->max_banks = (u8) ((val >> 12) & 0x3f); 1898ad8694baSJoerg Roedel iommu->max_counters = (u8) ((val >> 7) & 0xf); 1899ad8694baSJoerg Roedel 1900ad8694baSJoerg Roedel return; 1901ad8694baSJoerg Roedel } 1902ad8694baSJoerg Roedel 1903ad8694baSJoerg Roedel static ssize_t amd_iommu_show_cap(struct device *dev, 1904ad8694baSJoerg Roedel struct device_attribute *attr, 1905ad8694baSJoerg Roedel char *buf) 1906ad8694baSJoerg Roedel { 1907ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 1908ad8694baSJoerg Roedel return sprintf(buf, "%x\n", iommu->cap); 1909ad8694baSJoerg Roedel } 1910ad8694baSJoerg Roedel static DEVICE_ATTR(cap, S_IRUGO, amd_iommu_show_cap, NULL); 1911ad8694baSJoerg Roedel 1912ad8694baSJoerg Roedel static ssize_t amd_iommu_show_features(struct device *dev, 1913ad8694baSJoerg Roedel struct device_attribute *attr, 1914ad8694baSJoerg Roedel char *buf) 1915ad8694baSJoerg Roedel { 1916ad8694baSJoerg Roedel struct amd_iommu *iommu = dev_to_amd_iommu(dev); 1917*1e98a35dSSuravee Suthikulpanit return sprintf(buf, "%llx:%llx\n", iommu->features2, iommu->features); 1918ad8694baSJoerg Roedel } 1919ad8694baSJoerg Roedel static DEVICE_ATTR(features, S_IRUGO, amd_iommu_show_features, NULL); 1920ad8694baSJoerg Roedel 1921ad8694baSJoerg Roedel static struct attribute *amd_iommu_attrs[] = { 1922ad8694baSJoerg Roedel &dev_attr_cap.attr, 1923ad8694baSJoerg Roedel &dev_attr_features.attr, 1924ad8694baSJoerg Roedel NULL, 1925ad8694baSJoerg Roedel }; 1926ad8694baSJoerg Roedel 1927ad8694baSJoerg Roedel static struct attribute_group amd_iommu_group = { 1928ad8694baSJoerg Roedel .name = "amd-iommu", 1929ad8694baSJoerg Roedel .attrs = amd_iommu_attrs, 1930ad8694baSJoerg Roedel }; 1931ad8694baSJoerg Roedel 1932ad8694baSJoerg Roedel static const struct attribute_group *amd_iommu_groups[] = { 1933ad8694baSJoerg Roedel &amd_iommu_group, 1934ad8694baSJoerg Roedel NULL, 1935ad8694baSJoerg Roedel }; 1936ad8694baSJoerg Roedel 1937a44092e3SSuravee Suthikulpanit /* 1938a44092e3SSuravee Suthikulpanit * Note: IVHD 0x11 and 0x40 also contains exact copy 1939a44092e3SSuravee Suthikulpanit * of the IOMMU Extended Feature Register [MMIO Offset 0030h]. 1940a44092e3SSuravee Suthikulpanit * Default to EFR in IVHD since it is available sooner (i.e. before PCI init). 1941a44092e3SSuravee Suthikulpanit */ 1942a44092e3SSuravee Suthikulpanit static void __init late_iommu_features_init(struct amd_iommu *iommu) 1943a44092e3SSuravee Suthikulpanit { 1944*1e98a35dSSuravee Suthikulpanit u64 features, features2; 1945a44092e3SSuravee Suthikulpanit 1946a44092e3SSuravee Suthikulpanit if (!(iommu->cap & (1 << IOMMU_CAP_EFR))) 1947a44092e3SSuravee Suthikulpanit return; 1948a44092e3SSuravee Suthikulpanit 1949a44092e3SSuravee Suthikulpanit /* read extended feature bits */ 1950a44092e3SSuravee Suthikulpanit features = readq(iommu->mmio_base + MMIO_EXT_FEATURES); 1951*1e98a35dSSuravee Suthikulpanit features2 = readq(iommu->mmio_base + MMIO_EXT_FEATURES2); 1952a44092e3SSuravee Suthikulpanit 1953a44092e3SSuravee Suthikulpanit if (!iommu->features) { 1954a44092e3SSuravee Suthikulpanit iommu->features = features; 1955*1e98a35dSSuravee Suthikulpanit iommu->features2 = features2; 1956a44092e3SSuravee Suthikulpanit return; 1957a44092e3SSuravee Suthikulpanit } 1958a44092e3SSuravee Suthikulpanit 1959a44092e3SSuravee Suthikulpanit /* 1960a44092e3SSuravee Suthikulpanit * Sanity check and warn if EFR values from 1961a44092e3SSuravee Suthikulpanit * IVHD and MMIO conflict. 1962a44092e3SSuravee Suthikulpanit */ 1963*1e98a35dSSuravee Suthikulpanit if (features != iommu->features || 1964*1e98a35dSSuravee Suthikulpanit features2 != iommu->features2) { 1965*1e98a35dSSuravee Suthikulpanit pr_warn(FW_WARN 1966*1e98a35dSSuravee Suthikulpanit "EFR mismatch. Use IVHD EFR (%#llx : %#llx), EFR2 (%#llx : %#llx).\n", 1967*1e98a35dSSuravee Suthikulpanit features, iommu->features, 1968*1e98a35dSSuravee Suthikulpanit features2, iommu->features2); 1969*1e98a35dSSuravee Suthikulpanit } 1970a44092e3SSuravee Suthikulpanit } 1971a44092e3SSuravee Suthikulpanit 1972ad8694baSJoerg Roedel static int __init iommu_init_pci(struct amd_iommu *iommu) 1973ad8694baSJoerg Roedel { 1974ad8694baSJoerg Roedel int cap_ptr = iommu->cap_ptr; 1975ad8694baSJoerg Roedel int ret; 1976ad8694baSJoerg Roedel 1977e5670e18SSuravee Suthikulpanit iommu->dev = pci_get_domain_bus_and_slot(iommu->pci_seg->id, 1978e5670e18SSuravee Suthikulpanit PCI_BUS_NUM(iommu->devid), 1979ad8694baSJoerg Roedel iommu->devid & 0xff); 1980ad8694baSJoerg Roedel if (!iommu->dev) 1981ad8694baSJoerg Roedel return -ENODEV; 1982ad8694baSJoerg Roedel 1983ad8694baSJoerg Roedel /* Prevent binding other PCI device drivers to IOMMU devices */ 1984ad8694baSJoerg Roedel iommu->dev->match_driver = false; 1985ad8694baSJoerg Roedel 1986ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, cap_ptr + MMIO_CAP_HDR_OFFSET, 1987ad8694baSJoerg Roedel &iommu->cap); 1988ad8694baSJoerg Roedel 1989ad8694baSJoerg Roedel if (!(iommu->cap & (1 << IOMMU_CAP_IOTLB))) 1990ad8694baSJoerg Roedel amd_iommu_iotlb_sup = false; 1991ad8694baSJoerg Roedel 1992a44092e3SSuravee Suthikulpanit late_iommu_features_init(iommu); 1993ad8694baSJoerg Roedel 1994ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT)) { 1995ad8694baSJoerg Roedel int glxval; 1996ad8694baSJoerg Roedel u32 max_pasid; 1997ad8694baSJoerg Roedel u64 pasmax; 1998ad8694baSJoerg Roedel 1999ad8694baSJoerg Roedel pasmax = iommu->features & FEATURE_PASID_MASK; 2000ad8694baSJoerg Roedel pasmax >>= FEATURE_PASID_SHIFT; 2001ad8694baSJoerg Roedel max_pasid = (1 << (pasmax + 1)) - 1; 2002ad8694baSJoerg Roedel 2003ad8694baSJoerg Roedel amd_iommu_max_pasid = min(amd_iommu_max_pasid, max_pasid); 2004ad8694baSJoerg Roedel 2005ad8694baSJoerg Roedel BUG_ON(amd_iommu_max_pasid & ~PASID_MASK); 2006ad8694baSJoerg Roedel 2007ad8694baSJoerg Roedel glxval = iommu->features & FEATURE_GLXVAL_MASK; 2008ad8694baSJoerg Roedel glxval >>= FEATURE_GLXVAL_SHIFT; 2009ad8694baSJoerg Roedel 2010ad8694baSJoerg Roedel if (amd_iommu_max_glx_val == -1) 2011ad8694baSJoerg Roedel amd_iommu_max_glx_val = glxval; 2012ad8694baSJoerg Roedel else 2013ad8694baSJoerg Roedel amd_iommu_max_glx_val = min(amd_iommu_max_glx_val, glxval); 2014ad8694baSJoerg Roedel } 2015ad8694baSJoerg Roedel 2016ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_GT) && 2017ad8694baSJoerg Roedel iommu_feature(iommu, FEATURE_PPR)) { 2018ad8694baSJoerg Roedel iommu->is_iommu_v2 = true; 2019ad8694baSJoerg Roedel amd_iommu_v2_present = true; 2020ad8694baSJoerg Roedel } 2021ad8694baSJoerg Roedel 2022ad8694baSJoerg Roedel if (iommu_feature(iommu, FEATURE_PPR) && alloc_ppr_log(iommu)) 2023ad8694baSJoerg Roedel return -ENOMEM; 2024ad8694baSJoerg Roedel 2025eb03f2d2SSuravee Suthikulpanit ret = iommu_init_ga_log(iommu); 2026ad8694baSJoerg Roedel if (ret) 2027ad8694baSJoerg Roedel return ret; 2028ad8694baSJoerg Roedel 20296664340cSNadav Amit if (iommu->cap & (1UL << IOMMU_CAP_NPCACHE)) { 203047a70beaSJoerg Roedel pr_info("Using strict mode due to virtualization\n"); 203147a70beaSJoerg Roedel iommu_set_dma_strict(); 2032ad8694baSJoerg Roedel amd_iommu_np_cache = true; 20336664340cSNadav Amit } 2034ad8694baSJoerg Roedel 2035ad8694baSJoerg Roedel init_iommu_perf_ctr(iommu); 2036ad8694baSJoerg Roedel 2037ad8694baSJoerg Roedel if (is_rd890_iommu(iommu->dev)) { 2038ad8694baSJoerg Roedel int i, j; 2039ad8694baSJoerg Roedel 2040ad8694baSJoerg Roedel iommu->root_pdev = 2041e5670e18SSuravee Suthikulpanit pci_get_domain_bus_and_slot(iommu->pci_seg->id, 2042e5670e18SSuravee Suthikulpanit iommu->dev->bus->number, 2043ad8694baSJoerg Roedel PCI_DEVFN(0, 0)); 2044ad8694baSJoerg Roedel 2045ad8694baSJoerg Roedel /* 2046ad8694baSJoerg Roedel * Some rd890 systems may not be fully reconfigured by the 2047ad8694baSJoerg Roedel * BIOS, so it's necessary for us to store this information so 2048ad8694baSJoerg Roedel * it can be reprogrammed on resume 2049ad8694baSJoerg Roedel */ 2050ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 4, 2051ad8694baSJoerg Roedel &iommu->stored_addr_lo); 2052ad8694baSJoerg Roedel pci_read_config_dword(iommu->dev, iommu->cap_ptr + 8, 2053ad8694baSJoerg Roedel &iommu->stored_addr_hi); 2054ad8694baSJoerg Roedel 2055ad8694baSJoerg Roedel /* Low bit locks writes to configuration space */ 2056ad8694baSJoerg Roedel iommu->stored_addr_lo &= ~1; 2057ad8694baSJoerg Roedel 2058ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 2059ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 2060ad8694baSJoerg Roedel iommu->stored_l1[i][j] = iommu_read_l1(iommu, i, j); 2061ad8694baSJoerg Roedel 2062ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 2063ad8694baSJoerg Roedel iommu->stored_l2[i] = iommu_read_l2(iommu, i); 2064ad8694baSJoerg Roedel } 2065ad8694baSJoerg Roedel 2066ad8694baSJoerg Roedel amd_iommu_erratum_746_workaround(iommu); 2067ad8694baSJoerg Roedel amd_iommu_ats_write_check_workaround(iommu); 2068ad8694baSJoerg Roedel 206983874d51SBo Liu ret = iommu_device_sysfs_add(&iommu->iommu, &iommu->dev->dev, 2070ad8694baSJoerg Roedel amd_iommu_groups, "ivhd%d", iommu->index); 207183874d51SBo Liu if (ret) 207283874d51SBo Liu return ret; 207383874d51SBo Liu 20742d471b20SRobin Murphy iommu_device_register(&iommu->iommu, &amd_iommu_ops, NULL); 2075ad8694baSJoerg Roedel 2076ad8694baSJoerg Roedel return pci_enable_device(iommu->dev); 2077ad8694baSJoerg Roedel } 2078ad8694baSJoerg Roedel 2079ad8694baSJoerg Roedel static void print_iommu_info(void) 2080ad8694baSJoerg Roedel { 2081ad8694baSJoerg Roedel static const char * const feat_str[] = { 2082ad8694baSJoerg Roedel "PreF", "PPR", "X2APIC", "NX", "GT", "[5]", 2083ad8694baSJoerg Roedel "IA", "GA", "HE", "PC" 2084ad8694baSJoerg Roedel }; 2085ad8694baSJoerg Roedel struct amd_iommu *iommu; 2086ad8694baSJoerg Roedel 2087ad8694baSJoerg Roedel for_each_iommu(iommu) { 2088ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->dev; 2089ad8694baSJoerg Roedel int i; 2090ad8694baSJoerg Roedel 20913703c839STom Rix pci_info(pdev, "Found IOMMU cap 0x%x\n", iommu->cap_ptr); 2092ad8694baSJoerg Roedel 2093ad8694baSJoerg Roedel if (iommu->cap & (1 << IOMMU_CAP_EFR)) { 2094*1e98a35dSSuravee Suthikulpanit pr_info("Extended features (%#llx, %#llx):", iommu->features, iommu->features2); 20954b21a503SAlexander Monakov 2096ad8694baSJoerg Roedel for (i = 0; i < ARRAY_SIZE(feat_str); ++i) { 2097ad8694baSJoerg Roedel if (iommu_feature(iommu, (1ULL << i))) 2098ad8694baSJoerg Roedel pr_cont(" %s", feat_str[i]); 2099ad8694baSJoerg Roedel } 2100ad8694baSJoerg Roedel 2101ad8694baSJoerg Roedel if (iommu->features & FEATURE_GAM_VAPIC) 2102ad8694baSJoerg Roedel pr_cont(" GA_vAPIC"); 2103ad8694baSJoerg Roedel 2104ad8694baSJoerg Roedel pr_cont("\n"); 2105ad8694baSJoerg Roedel } 2106ad8694baSJoerg Roedel } 2107ad8694baSJoerg Roedel if (irq_remapping_enabled) { 2108ad8694baSJoerg Roedel pr_info("Interrupt remapping enabled\n"); 2109ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2110ad8694baSJoerg Roedel pr_info("Virtual APIC enabled\n"); 2111ad8694baSJoerg Roedel if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 2112ad8694baSJoerg Roedel pr_info("X2APIC enabled\n"); 2113ad8694baSJoerg Roedel } 2114ad8694baSJoerg Roedel } 2115ad8694baSJoerg Roedel 2116ad8694baSJoerg Roedel static int __init amd_iommu_init_pci(void) 2117ad8694baSJoerg Roedel { 2118ad8694baSJoerg Roedel struct amd_iommu *iommu; 21191ab5a153SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2120f8993dc6SAdrian Huang int ret; 2121ad8694baSJoerg Roedel 2122ad8694baSJoerg Roedel for_each_iommu(iommu) { 2123ad8694baSJoerg Roedel ret = iommu_init_pci(iommu); 212406687a03SSuravee Suthikulpanit if (ret) { 212506687a03SSuravee Suthikulpanit pr_err("IOMMU%d: Failed to initialize IOMMU Hardware (error=%d)!\n", 212606687a03SSuravee Suthikulpanit iommu->index, ret); 212706687a03SSuravee Suthikulpanit goto out; 212806687a03SSuravee Suthikulpanit } 212954ce12e0SSuravee Suthikulpanit /* Need to setup range after PCI init */ 213054ce12e0SSuravee Suthikulpanit iommu_set_cwwb_range(iommu); 2131ad8694baSJoerg Roedel } 2132ad8694baSJoerg Roedel 2133ad8694baSJoerg Roedel /* 2134ad8694baSJoerg Roedel * Order is important here to make sure any unity map requirements are 2135ad8694baSJoerg Roedel * fulfilled. The unity mappings are created and written to the device 2136ad8694baSJoerg Roedel * table during the amd_iommu_init_api() call. 2137ad8694baSJoerg Roedel * 2138ad8694baSJoerg Roedel * After that we call init_device_table_dma() to make sure any 2139ad8694baSJoerg Roedel * uninitialized DTE will block DMA, and in the end we flush the caches 2140ad8694baSJoerg Roedel * of all IOMMUs to make sure the changes to the device table are 2141ad8694baSJoerg Roedel * active. 2142ad8694baSJoerg Roedel */ 2143ad8694baSJoerg Roedel ret = amd_iommu_init_api(); 214406687a03SSuravee Suthikulpanit if (ret) { 214506687a03SSuravee Suthikulpanit pr_err("IOMMU: Failed to initialize IOMMU-API interface (error=%d)!\n", 214606687a03SSuravee Suthikulpanit ret); 214706687a03SSuravee Suthikulpanit goto out; 214806687a03SSuravee Suthikulpanit } 2149ad8694baSJoerg Roedel 21501ab5a153SSuravee Suthikulpanit for_each_pci_segment(pci_seg) 21511ab5a153SSuravee Suthikulpanit init_device_table_dma(pci_seg); 2152ad8694baSJoerg Roedel 2153ad8694baSJoerg Roedel for_each_iommu(iommu) 2154ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2155ad8694baSJoerg Roedel 2156ad8694baSJoerg Roedel print_iommu_info(); 2157ad8694baSJoerg Roedel 215806687a03SSuravee Suthikulpanit out: 2159ad8694baSJoerg Roedel return ret; 2160ad8694baSJoerg Roedel } 2161ad8694baSJoerg Roedel 2162ad8694baSJoerg Roedel /**************************************************************************** 2163ad8694baSJoerg Roedel * 2164ad8694baSJoerg Roedel * The following functions initialize the MSI interrupts for all IOMMUs 2165ad8694baSJoerg Roedel * in the system. It's a bit challenging because there could be multiple 2166ad8694baSJoerg Roedel * IOMMUs per PCI BDF but we can call pci_enable_msi(x) only once per 2167ad8694baSJoerg Roedel * pci_dev. 2168ad8694baSJoerg Roedel * 2169ad8694baSJoerg Roedel ****************************************************************************/ 2170ad8694baSJoerg Roedel 2171ad8694baSJoerg Roedel static int iommu_setup_msi(struct amd_iommu *iommu) 2172ad8694baSJoerg Roedel { 2173ad8694baSJoerg Roedel int r; 2174ad8694baSJoerg Roedel 2175ad8694baSJoerg Roedel r = pci_enable_msi(iommu->dev); 2176ad8694baSJoerg Roedel if (r) 2177ad8694baSJoerg Roedel return r; 2178ad8694baSJoerg Roedel 2179ad8694baSJoerg Roedel r = request_threaded_irq(iommu->dev->irq, 2180ad8694baSJoerg Roedel amd_iommu_int_handler, 2181ad8694baSJoerg Roedel amd_iommu_int_thread, 2182ad8694baSJoerg Roedel 0, "AMD-Vi", 2183ad8694baSJoerg Roedel iommu); 2184ad8694baSJoerg Roedel 2185ad8694baSJoerg Roedel if (r) { 2186ad8694baSJoerg Roedel pci_disable_msi(iommu->dev); 2187ad8694baSJoerg Roedel return r; 2188ad8694baSJoerg Roedel } 2189ad8694baSJoerg Roedel 2190ad8694baSJoerg Roedel return 0; 2191ad8694baSJoerg Roedel } 2192ad8694baSJoerg Roedel 2193b5c3786eSThomas Gleixner union intcapxt { 2194b5c3786eSThomas Gleixner u64 capxt; 21952fb6acf3SDavid Woodhouse struct { 2196b5c3786eSThomas Gleixner u64 reserved_0 : 2, 2197b5c3786eSThomas Gleixner dest_mode_logical : 1, 2198b5c3786eSThomas Gleixner reserved_1 : 5, 2199b5c3786eSThomas Gleixner destid_0_23 : 24, 2200b5c3786eSThomas Gleixner vector : 8, 2201b5c3786eSThomas Gleixner reserved_2 : 16, 2202b5c3786eSThomas Gleixner destid_24_31 : 8; 22032fb6acf3SDavid Woodhouse }; 2204b5c3786eSThomas Gleixner } __attribute__ ((packed)); 2205ad8694baSJoerg Roedel 2206ad8694baSJoerg Roedel 2207d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller; 2208d1adcfbbSDavid Woodhouse 2209d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_activate(struct irq_domain *domain, 2210d1adcfbbSDavid Woodhouse struct irq_data *irqd, bool reserve) 2211d1adcfbbSDavid Woodhouse { 2212ad8694baSJoerg Roedel return 0; 2213d1adcfbbSDavid Woodhouse } 2214ad8694baSJoerg Roedel 2215d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_deactivate(struct irq_domain *domain, 2216d1adcfbbSDavid Woodhouse struct irq_data *irqd) 2217d1adcfbbSDavid Woodhouse { 2218d1adcfbbSDavid Woodhouse } 2219d1adcfbbSDavid Woodhouse 2220d1adcfbbSDavid Woodhouse 2221d1adcfbbSDavid Woodhouse static int intcapxt_irqdomain_alloc(struct irq_domain *domain, unsigned int virq, 2222d1adcfbbSDavid Woodhouse unsigned int nr_irqs, void *arg) 2223d1adcfbbSDavid Woodhouse { 2224d1adcfbbSDavid Woodhouse struct irq_alloc_info *info = arg; 2225d1adcfbbSDavid Woodhouse int i, ret; 2226d1adcfbbSDavid Woodhouse 2227d1adcfbbSDavid Woodhouse if (!info || info->type != X86_IRQ_ALLOC_TYPE_AMDVI) 2228d1adcfbbSDavid Woodhouse return -EINVAL; 2229d1adcfbbSDavid Woodhouse 2230d1adcfbbSDavid Woodhouse ret = irq_domain_alloc_irqs_parent(domain, virq, nr_irqs, arg); 2231d1adcfbbSDavid Woodhouse if (ret < 0) 2232d1adcfbbSDavid Woodhouse return ret; 2233d1adcfbbSDavid Woodhouse 2234d1adcfbbSDavid Woodhouse for (i = virq; i < virq + nr_irqs; i++) { 2235d1adcfbbSDavid Woodhouse struct irq_data *irqd = irq_domain_get_irq_data(domain, i); 2236d1adcfbbSDavid Woodhouse 2237d1adcfbbSDavid Woodhouse irqd->chip = &intcapxt_controller; 2238d1adcfbbSDavid Woodhouse irqd->chip_data = info->data; 2239d1adcfbbSDavid Woodhouse __irq_set_handler(i, handle_edge_irq, 0, "edge"); 2240d1adcfbbSDavid Woodhouse } 2241d1adcfbbSDavid Woodhouse 2242d1adcfbbSDavid Woodhouse return ret; 2243d1adcfbbSDavid Woodhouse } 2244d1adcfbbSDavid Woodhouse 2245d1adcfbbSDavid Woodhouse static void intcapxt_irqdomain_free(struct irq_domain *domain, unsigned int virq, 2246d1adcfbbSDavid Woodhouse unsigned int nr_irqs) 2247d1adcfbbSDavid Woodhouse { 2248d1adcfbbSDavid Woodhouse irq_domain_free_irqs_top(domain, virq, nr_irqs); 2249d1adcfbbSDavid Woodhouse } 2250d1adcfbbSDavid Woodhouse 22514691f79dSMaxim Levitsky 22524691f79dSMaxim Levitsky static void intcapxt_unmask_irq(struct irq_data *irqd) 22534691f79dSMaxim Levitsky { 22544691f79dSMaxim Levitsky struct amd_iommu *iommu = irqd->chip_data; 22554691f79dSMaxim Levitsky struct irq_cfg *cfg = irqd_cfg(irqd); 22564691f79dSMaxim Levitsky union intcapxt xt; 22574691f79dSMaxim Levitsky 22584691f79dSMaxim Levitsky xt.capxt = 0ULL; 22594691f79dSMaxim Levitsky xt.dest_mode_logical = apic->dest_mode_logical; 22604691f79dSMaxim Levitsky xt.vector = cfg->vector; 22614691f79dSMaxim Levitsky xt.destid_0_23 = cfg->dest_apicid & GENMASK(23, 0); 22624691f79dSMaxim Levitsky xt.destid_24_31 = cfg->dest_apicid >> 24; 22634691f79dSMaxim Levitsky 22644691f79dSMaxim Levitsky /** 22654691f79dSMaxim Levitsky * Current IOMMU implementation uses the same IRQ for all 22664691f79dSMaxim Levitsky * 3 IOMMU interrupts. 22674691f79dSMaxim Levitsky */ 22684691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_EVT_OFFSET); 22694691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_PPR_OFFSET); 22704691f79dSMaxim Levitsky writeq(xt.capxt, iommu->mmio_base + MMIO_INTCAPXT_GALOG_OFFSET); 22714691f79dSMaxim Levitsky } 22724691f79dSMaxim Levitsky 22734691f79dSMaxim Levitsky static void intcapxt_mask_irq(struct irq_data *irqd) 22744691f79dSMaxim Levitsky { 22754691f79dSMaxim Levitsky struct amd_iommu *iommu = irqd->chip_data; 22764691f79dSMaxim Levitsky 22774691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_EVT_OFFSET); 22784691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_PPR_OFFSET); 22794691f79dSMaxim Levitsky writeq(0, iommu->mmio_base + MMIO_INTCAPXT_GALOG_OFFSET); 22804691f79dSMaxim Levitsky } 22814691f79dSMaxim Levitsky 22824691f79dSMaxim Levitsky 2283d1adcfbbSDavid Woodhouse static int intcapxt_set_affinity(struct irq_data *irqd, 2284d1adcfbbSDavid Woodhouse const struct cpumask *mask, bool force) 2285d1adcfbbSDavid Woodhouse { 2286d1adcfbbSDavid Woodhouse struct irq_data *parent = irqd->parent_data; 2287d1adcfbbSDavid Woodhouse int ret; 2288d1adcfbbSDavid Woodhouse 2289d1adcfbbSDavid Woodhouse ret = parent->chip->irq_set_affinity(parent, mask, force); 2290d1adcfbbSDavid Woodhouse if (ret < 0 || ret == IRQ_SET_MASK_OK_DONE) 2291d1adcfbbSDavid Woodhouse return ret; 22924691f79dSMaxim Levitsky return 0; 2293d1adcfbbSDavid Woodhouse } 2294d1adcfbbSDavid Woodhouse 22951980105eSMaxim Levitsky static int intcapxt_set_wake(struct irq_data *irqd, unsigned int on) 22961980105eSMaxim Levitsky { 22971980105eSMaxim Levitsky return on ? -EOPNOTSUPP : 0; 22981980105eSMaxim Levitsky } 22991980105eSMaxim Levitsky 2300d1adcfbbSDavid Woodhouse static struct irq_chip intcapxt_controller = { 2301d1adcfbbSDavid Woodhouse .name = "IOMMU-MSI", 2302d1adcfbbSDavid Woodhouse .irq_unmask = intcapxt_unmask_irq, 2303d1adcfbbSDavid Woodhouse .irq_mask = intcapxt_mask_irq, 2304d1adcfbbSDavid Woodhouse .irq_ack = irq_chip_ack_parent, 2305d1adcfbbSDavid Woodhouse .irq_retrigger = irq_chip_retrigger_hierarchy, 2306d1adcfbbSDavid Woodhouse .irq_set_affinity = intcapxt_set_affinity, 23071980105eSMaxim Levitsky .irq_set_wake = intcapxt_set_wake, 23081980105eSMaxim Levitsky .flags = IRQCHIP_MASK_ON_SUSPEND, 2309d1adcfbbSDavid Woodhouse }; 2310d1adcfbbSDavid Woodhouse 2311d1adcfbbSDavid Woodhouse static const struct irq_domain_ops intcapxt_domain_ops = { 2312d1adcfbbSDavid Woodhouse .alloc = intcapxt_irqdomain_alloc, 2313d1adcfbbSDavid Woodhouse .free = intcapxt_irqdomain_free, 2314d1adcfbbSDavid Woodhouse .activate = intcapxt_irqdomain_activate, 2315d1adcfbbSDavid Woodhouse .deactivate = intcapxt_irqdomain_deactivate, 2316d1adcfbbSDavid Woodhouse }; 2317d1adcfbbSDavid Woodhouse 2318d1adcfbbSDavid Woodhouse 2319d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_irqdomain; 2320d1adcfbbSDavid Woodhouse 2321d1adcfbbSDavid Woodhouse static struct irq_domain *iommu_get_irqdomain(void) 2322d1adcfbbSDavid Woodhouse { 2323d1adcfbbSDavid Woodhouse struct fwnode_handle *fn; 2324d1adcfbbSDavid Woodhouse 2325d1adcfbbSDavid Woodhouse /* No need for locking here (yet) as the init is single-threaded */ 2326d1adcfbbSDavid Woodhouse if (iommu_irqdomain) 2327d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2328d1adcfbbSDavid Woodhouse 2329d1adcfbbSDavid Woodhouse fn = irq_domain_alloc_named_fwnode("AMD-Vi-MSI"); 2330d1adcfbbSDavid Woodhouse if (!fn) 2331d1adcfbbSDavid Woodhouse return NULL; 2332d1adcfbbSDavid Woodhouse 2333d1adcfbbSDavid Woodhouse iommu_irqdomain = irq_domain_create_hierarchy(x86_vector_domain, 0, 0, 2334d1adcfbbSDavid Woodhouse fn, &intcapxt_domain_ops, 2335d1adcfbbSDavid Woodhouse NULL); 2336d1adcfbbSDavid Woodhouse if (!iommu_irqdomain) 2337d1adcfbbSDavid Woodhouse irq_domain_free_fwnode(fn); 2338d1adcfbbSDavid Woodhouse 2339d1adcfbbSDavid Woodhouse return iommu_irqdomain; 2340d1adcfbbSDavid Woodhouse } 2341d1adcfbbSDavid Woodhouse 2342d1adcfbbSDavid Woodhouse static int iommu_setup_intcapxt(struct amd_iommu *iommu) 2343d1adcfbbSDavid Woodhouse { 2344d1adcfbbSDavid Woodhouse struct irq_domain *domain; 2345d1adcfbbSDavid Woodhouse struct irq_alloc_info info; 2346d1adcfbbSDavid Woodhouse int irq, ret; 2347d1adcfbbSDavid Woodhouse 2348d1adcfbbSDavid Woodhouse domain = iommu_get_irqdomain(); 2349d1adcfbbSDavid Woodhouse if (!domain) 2350d1adcfbbSDavid Woodhouse return -ENXIO; 2351d1adcfbbSDavid Woodhouse 2352d1adcfbbSDavid Woodhouse init_irq_alloc_info(&info, NULL); 2353d1adcfbbSDavid Woodhouse info.type = X86_IRQ_ALLOC_TYPE_AMDVI; 2354d1adcfbbSDavid Woodhouse info.data = iommu; 2355d1adcfbbSDavid Woodhouse 2356d1adcfbbSDavid Woodhouse irq = irq_domain_alloc_irqs(domain, 1, NUMA_NO_NODE, &info); 2357d1adcfbbSDavid Woodhouse if (irq < 0) { 2358d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2359d1adcfbbSDavid Woodhouse return irq; 2360d1adcfbbSDavid Woodhouse } 2361d1adcfbbSDavid Woodhouse 2362d1adcfbbSDavid Woodhouse ret = request_threaded_irq(irq, amd_iommu_int_handler, 2363d1adcfbbSDavid Woodhouse amd_iommu_int_thread, 0, "AMD-Vi", iommu); 2364ad8694baSJoerg Roedel if (ret) { 2365d1adcfbbSDavid Woodhouse irq_domain_free_irqs(irq, 1); 2366d1adcfbbSDavid Woodhouse irq_domain_remove(domain); 2367ad8694baSJoerg Roedel return ret; 2368ad8694baSJoerg Roedel } 2369ad8694baSJoerg Roedel 2370d1adcfbbSDavid Woodhouse return 0; 2371ad8694baSJoerg Roedel } 2372ad8694baSJoerg Roedel 2373d1adcfbbSDavid Woodhouse static int iommu_init_irq(struct amd_iommu *iommu) 2374ad8694baSJoerg Roedel { 2375ad8694baSJoerg Roedel int ret; 2376ad8694baSJoerg Roedel 2377ad8694baSJoerg Roedel if (iommu->int_enabled) 2378ad8694baSJoerg Roedel goto enable_faults; 2379ad8694baSJoerg Roedel 2380d1adcfbbSDavid Woodhouse if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 2381d1adcfbbSDavid Woodhouse ret = iommu_setup_intcapxt(iommu); 2382d1adcfbbSDavid Woodhouse else if (iommu->dev->msi_cap) 2383ad8694baSJoerg Roedel ret = iommu_setup_msi(iommu); 2384ad8694baSJoerg Roedel else 2385ad8694baSJoerg Roedel ret = -ENODEV; 2386ad8694baSJoerg Roedel 2387ad8694baSJoerg Roedel if (ret) 2388ad8694baSJoerg Roedel return ret; 2389ad8694baSJoerg Roedel 239012bc4570SDavid Woodhouse iommu->int_enabled = true; 2391ad8694baSJoerg Roedel enable_faults: 239201b297a4SMaxim Levitsky 239301b297a4SMaxim Levitsky if (amd_iommu_xt_mode == IRQ_REMAP_X2APIC_MODE) 239401b297a4SMaxim Levitsky iommu_feature_enable(iommu, CONTROL_INTCAPXT_EN); 239501b297a4SMaxim Levitsky 2396ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_EVT_INT_EN); 2397ad8694baSJoerg Roedel 2398ad8694baSJoerg Roedel if (iommu->ppr_log != NULL) 2399ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PPRINT_EN); 2400ad8694baSJoerg Roedel 2401ad8694baSJoerg Roedel iommu_ga_log_enable(iommu); 2402ad8694baSJoerg Roedel 2403ad8694baSJoerg Roedel return 0; 2404ad8694baSJoerg Roedel } 2405ad8694baSJoerg Roedel 2406ad8694baSJoerg Roedel /**************************************************************************** 2407ad8694baSJoerg Roedel * 2408ad8694baSJoerg Roedel * The next functions belong to the third pass of parsing the ACPI 2409ad8694baSJoerg Roedel * table. In this last pass the memory mapping requirements are 2410ad8694baSJoerg Roedel * gathered (like exclusion and unity mapping ranges). 2411ad8694baSJoerg Roedel * 2412ad8694baSJoerg Roedel ****************************************************************************/ 2413ad8694baSJoerg Roedel 2414ad8694baSJoerg Roedel static void __init free_unity_maps(void) 2415ad8694baSJoerg Roedel { 2416ad8694baSJoerg Roedel struct unity_map_entry *entry, *next; 2417b618ae62SVasant Hegde struct amd_iommu_pci_seg *p, *pci_seg; 2418ad8694baSJoerg Roedel 2419b618ae62SVasant Hegde for_each_pci_segment_safe(pci_seg, p) { 2420b618ae62SVasant Hegde list_for_each_entry_safe(entry, next, &pci_seg->unity_map, list) { 2421ad8694baSJoerg Roedel list_del(&entry->list); 2422ad8694baSJoerg Roedel kfree(entry); 2423ad8694baSJoerg Roedel } 2424ad8694baSJoerg Roedel } 2425b618ae62SVasant Hegde } 2426ad8694baSJoerg Roedel 2427ad8694baSJoerg Roedel /* called for unity map ACPI definition */ 242830795900SVasant Hegde static int __init init_unity_map_range(struct ivmd_header *m, 242930795900SVasant Hegde struct acpi_table_header *ivrs_base) 2430ad8694baSJoerg Roedel { 2431ad8694baSJoerg Roedel struct unity_map_entry *e = NULL; 2432b618ae62SVasant Hegde struct amd_iommu_pci_seg *pci_seg; 2433ad8694baSJoerg Roedel char *s; 2434ad8694baSJoerg Roedel 243530795900SVasant Hegde pci_seg = get_pci_segment(m->pci_seg, ivrs_base); 2436b618ae62SVasant Hegde if (pci_seg == NULL) 2437b618ae62SVasant Hegde return -ENOMEM; 2438b618ae62SVasant Hegde 2439ad8694baSJoerg Roedel e = kzalloc(sizeof(*e), GFP_KERNEL); 2440ad8694baSJoerg Roedel if (e == NULL) 2441ad8694baSJoerg Roedel return -ENOMEM; 2442ad8694baSJoerg Roedel 2443ad8694baSJoerg Roedel switch (m->type) { 2444ad8694baSJoerg Roedel default: 2445ad8694baSJoerg Roedel kfree(e); 2446ad8694baSJoerg Roedel return 0; 2447ad8694baSJoerg Roedel case ACPI_IVMD_TYPE: 2448ad8694baSJoerg Roedel s = "IVMD_TYPEi\t\t\t"; 2449ad8694baSJoerg Roedel e->devid_start = e->devid_end = m->devid; 2450ad8694baSJoerg Roedel break; 2451ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_ALL: 2452ad8694baSJoerg Roedel s = "IVMD_TYPE_ALL\t\t"; 2453ad8694baSJoerg Roedel e->devid_start = 0; 2454401360ecSSuravee Suthikulpanit e->devid_end = pci_seg->last_bdf; 2455ad8694baSJoerg Roedel break; 2456ad8694baSJoerg Roedel case ACPI_IVMD_TYPE_RANGE: 2457ad8694baSJoerg Roedel s = "IVMD_TYPE_RANGE\t\t"; 2458ad8694baSJoerg Roedel e->devid_start = m->devid; 2459ad8694baSJoerg Roedel e->devid_end = m->aux; 2460ad8694baSJoerg Roedel break; 2461ad8694baSJoerg Roedel } 2462ad8694baSJoerg Roedel e->address_start = PAGE_ALIGN(m->range_start); 2463ad8694baSJoerg Roedel e->address_end = e->address_start + PAGE_ALIGN(m->range_length); 2464ad8694baSJoerg Roedel e->prot = m->flags >> 1; 2465ad8694baSJoerg Roedel 24660bbe4cedSAdrian Huang /* 24670bbe4cedSAdrian Huang * Treat per-device exclusion ranges as r/w unity-mapped regions 24680bbe4cedSAdrian Huang * since some buggy BIOSes might lead to the overwritten exclusion 24690bbe4cedSAdrian Huang * range (exclusion_start and exclusion_length members). This 24700bbe4cedSAdrian Huang * happens when there are multiple exclusion ranges (IVMD entries) 24710bbe4cedSAdrian Huang * defined in ACPI table. 24720bbe4cedSAdrian Huang */ 24730bbe4cedSAdrian Huang if (m->flags & IVMD_FLAG_EXCL_RANGE) 24740bbe4cedSAdrian Huang e->prot = (IVMD_FLAG_IW | IVMD_FLAG_IR) >> 1; 24750bbe4cedSAdrian Huang 2476b618ae62SVasant Hegde DUMP_printk("%s devid_start: %04x:%02x:%02x.%x devid_end: " 2477b618ae62SVasant Hegde "%04x:%02x:%02x.%x range_start: %016llx range_end: %016llx" 2478b618ae62SVasant Hegde " flags: %x\n", s, m->pci_seg, 2479ad8694baSJoerg Roedel PCI_BUS_NUM(e->devid_start), PCI_SLOT(e->devid_start), 2480b618ae62SVasant Hegde PCI_FUNC(e->devid_start), m->pci_seg, 2481b618ae62SVasant Hegde PCI_BUS_NUM(e->devid_end), 2482ad8694baSJoerg Roedel PCI_SLOT(e->devid_end), PCI_FUNC(e->devid_end), 2483ad8694baSJoerg Roedel e->address_start, e->address_end, m->flags); 2484ad8694baSJoerg Roedel 2485b618ae62SVasant Hegde list_add_tail(&e->list, &pci_seg->unity_map); 2486ad8694baSJoerg Roedel 2487ad8694baSJoerg Roedel return 0; 2488ad8694baSJoerg Roedel } 2489ad8694baSJoerg Roedel 2490ad8694baSJoerg Roedel /* iterates over all memory definitions we find in the ACPI table */ 2491ad8694baSJoerg Roedel static int __init init_memory_definitions(struct acpi_table_header *table) 2492ad8694baSJoerg Roedel { 2493ad8694baSJoerg Roedel u8 *p = (u8 *)table, *end = (u8 *)table; 2494ad8694baSJoerg Roedel struct ivmd_header *m; 2495ad8694baSJoerg Roedel 2496ad8694baSJoerg Roedel end += table->length; 2497ad8694baSJoerg Roedel p += IVRS_HEADER_LENGTH; 2498ad8694baSJoerg Roedel 2499ad8694baSJoerg Roedel while (p < end) { 2500ad8694baSJoerg Roedel m = (struct ivmd_header *)p; 2501ad8694baSJoerg Roedel if (m->flags & (IVMD_FLAG_UNITY_MAP | IVMD_FLAG_EXCL_RANGE)) 250230795900SVasant Hegde init_unity_map_range(m, table); 2503ad8694baSJoerg Roedel 2504ad8694baSJoerg Roedel p += m->length; 2505ad8694baSJoerg Roedel } 2506ad8694baSJoerg Roedel 2507ad8694baSJoerg Roedel return 0; 2508ad8694baSJoerg Roedel } 2509ad8694baSJoerg Roedel 2510ad8694baSJoerg Roedel /* 2511ad8694baSJoerg Roedel * Init the device table to not allow DMA access for devices 2512ad8694baSJoerg Roedel */ 25131ab5a153SSuravee Suthikulpanit static void init_device_table_dma(struct amd_iommu_pci_seg *pci_seg) 2514ad8694baSJoerg Roedel { 2515ad8694baSJoerg Roedel u32 devid; 25161ab5a153SSuravee Suthikulpanit struct dev_table_entry *dev_table = pci_seg->dev_table; 25171ab5a153SSuravee Suthikulpanit 25181ab5a153SSuravee Suthikulpanit if (dev_table == NULL) 25191ab5a153SSuravee Suthikulpanit return; 2520ad8694baSJoerg Roedel 2521401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) { 252256fb7951SSuravee Suthikulpanit __set_dev_entry_bit(dev_table, devid, DEV_ENTRY_VALID); 252356fb7951SSuravee Suthikulpanit __set_dev_entry_bit(dev_table, devid, DEV_ENTRY_TRANSLATION); 2524ad8694baSJoerg Roedel } 2525ad8694baSJoerg Roedel } 2526ad8694baSJoerg Roedel 25271ab5a153SSuravee Suthikulpanit static void __init uninit_device_table_dma(struct amd_iommu_pci_seg *pci_seg) 2528ad8694baSJoerg Roedel { 2529ad8694baSJoerg Roedel u32 devid; 25301ab5a153SSuravee Suthikulpanit struct dev_table_entry *dev_table = pci_seg->dev_table; 25311ab5a153SSuravee Suthikulpanit 25321ab5a153SSuravee Suthikulpanit if (dev_table == NULL) 25331ab5a153SSuravee Suthikulpanit return; 2534ad8694baSJoerg Roedel 2535401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) { 25361ab5a153SSuravee Suthikulpanit dev_table[devid].data[0] = 0ULL; 25371ab5a153SSuravee Suthikulpanit dev_table[devid].data[1] = 0ULL; 2538ad8694baSJoerg Roedel } 2539ad8694baSJoerg Roedel } 2540ad8694baSJoerg Roedel 2541ad8694baSJoerg Roedel static void init_device_table(void) 2542ad8694baSJoerg Roedel { 254356fb7951SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2544ad8694baSJoerg Roedel u32 devid; 2545ad8694baSJoerg Roedel 2546ad8694baSJoerg Roedel if (!amd_iommu_irq_remap) 2547ad8694baSJoerg Roedel return; 2548ad8694baSJoerg Roedel 254956fb7951SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2550401360ecSSuravee Suthikulpanit for (devid = 0; devid <= pci_seg->last_bdf; ++devid) 255156fb7951SSuravee Suthikulpanit __set_dev_entry_bit(pci_seg->dev_table, 255256fb7951SSuravee Suthikulpanit devid, DEV_ENTRY_IRQ_TBL_EN); 255356fb7951SSuravee Suthikulpanit } 2554ad8694baSJoerg Roedel } 2555ad8694baSJoerg Roedel 2556ad8694baSJoerg Roedel static void iommu_init_flags(struct amd_iommu *iommu) 2557ad8694baSJoerg Roedel { 2558ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_HT_TUN_EN_MASK ? 2559ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_HT_TUN_EN) : 2560ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_HT_TUN_EN); 2561ad8694baSJoerg Roedel 2562ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_PASSPW_EN_MASK ? 2563ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_PASSPW_EN) : 2564ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_PASSPW_EN); 2565ad8694baSJoerg Roedel 2566ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_RESPASSPW_EN_MASK ? 2567ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_RESPASSPW_EN) : 2568ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_RESPASSPW_EN); 2569ad8694baSJoerg Roedel 2570ad8694baSJoerg Roedel iommu->acpi_flags & IVHD_FLAG_ISOC_EN_MASK ? 2571ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_ISOC_EN) : 2572ad8694baSJoerg Roedel iommu_feature_disable(iommu, CONTROL_ISOC_EN); 2573ad8694baSJoerg Roedel 2574ad8694baSJoerg Roedel /* 2575ad8694baSJoerg Roedel * make IOMMU memory accesses cache coherent 2576ad8694baSJoerg Roedel */ 2577ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_COHERENT_EN); 2578ad8694baSJoerg Roedel 2579ad8694baSJoerg Roedel /* Set IOTLB invalidation timeout to 1s */ 2580ad8694baSJoerg Roedel iommu_set_inv_tlb_timeout(iommu, CTRL_INV_TO_1S); 2581ad8694baSJoerg Roedel } 2582ad8694baSJoerg Roedel 2583ad8694baSJoerg Roedel static void iommu_apply_resume_quirks(struct amd_iommu *iommu) 2584ad8694baSJoerg Roedel { 2585ad8694baSJoerg Roedel int i, j; 2586ad8694baSJoerg Roedel u32 ioc_feature_control; 2587ad8694baSJoerg Roedel struct pci_dev *pdev = iommu->root_pdev; 2588ad8694baSJoerg Roedel 2589ad8694baSJoerg Roedel /* RD890 BIOSes may not have completely reconfigured the iommu */ 2590ad8694baSJoerg Roedel if (!is_rd890_iommu(iommu->dev) || !pdev) 2591ad8694baSJoerg Roedel return; 2592ad8694baSJoerg Roedel 2593ad8694baSJoerg Roedel /* 2594ad8694baSJoerg Roedel * First, we need to ensure that the iommu is enabled. This is 2595ad8694baSJoerg Roedel * controlled by a register in the northbridge 2596ad8694baSJoerg Roedel */ 2597ad8694baSJoerg Roedel 2598ad8694baSJoerg Roedel /* Select Northbridge indirect register 0x75 and enable writing */ 2599ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x60, 0x75 | (1 << 7)); 2600ad8694baSJoerg Roedel pci_read_config_dword(pdev, 0x64, &ioc_feature_control); 2601ad8694baSJoerg Roedel 2602ad8694baSJoerg Roedel /* Enable the iommu */ 2603ad8694baSJoerg Roedel if (!(ioc_feature_control & 0x1)) 2604ad8694baSJoerg Roedel pci_write_config_dword(pdev, 0x64, ioc_feature_control | 1); 2605ad8694baSJoerg Roedel 2606ad8694baSJoerg Roedel /* Restore the iommu BAR */ 2607ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2608ad8694baSJoerg Roedel iommu->stored_addr_lo); 2609ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 8, 2610ad8694baSJoerg Roedel iommu->stored_addr_hi); 2611ad8694baSJoerg Roedel 2612ad8694baSJoerg Roedel /* Restore the l1 indirect regs for each of the 6 l1s */ 2613ad8694baSJoerg Roedel for (i = 0; i < 6; i++) 2614ad8694baSJoerg Roedel for (j = 0; j < 0x12; j++) 2615ad8694baSJoerg Roedel iommu_write_l1(iommu, i, j, iommu->stored_l1[i][j]); 2616ad8694baSJoerg Roedel 2617ad8694baSJoerg Roedel /* Restore the l2 indirect regs */ 2618ad8694baSJoerg Roedel for (i = 0; i < 0x83; i++) 2619ad8694baSJoerg Roedel iommu_write_l2(iommu, i, iommu->stored_l2[i]); 2620ad8694baSJoerg Roedel 2621ad8694baSJoerg Roedel /* Lock PCI setup registers */ 2622ad8694baSJoerg Roedel pci_write_config_dword(iommu->dev, iommu->cap_ptr + 4, 2623ad8694baSJoerg Roedel iommu->stored_addr_lo | 1); 2624ad8694baSJoerg Roedel } 2625ad8694baSJoerg Roedel 2626ad8694baSJoerg Roedel static void iommu_enable_ga(struct amd_iommu *iommu) 2627ad8694baSJoerg Roedel { 2628ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2629ad8694baSJoerg Roedel switch (amd_iommu_guest_ir) { 2630ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_VAPIC: 2631ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GAM_EN); 2632df561f66SGustavo A. R. Silva fallthrough; 2633ad8694baSJoerg Roedel case AMD_IOMMU_GUEST_IR_LEGACY_GA: 2634ad8694baSJoerg Roedel iommu_feature_enable(iommu, CONTROL_GA_EN); 2635ad8694baSJoerg Roedel iommu->irte_ops = &irte_128_ops; 2636ad8694baSJoerg Roedel break; 2637ad8694baSJoerg Roedel default: 2638ad8694baSJoerg Roedel iommu->irte_ops = &irte_32_ops; 2639ad8694baSJoerg Roedel break; 2640ad8694baSJoerg Roedel } 2641ad8694baSJoerg Roedel #endif 2642ad8694baSJoerg Roedel } 2643ad8694baSJoerg Roedel 2644ad8694baSJoerg Roedel static void early_enable_iommu(struct amd_iommu *iommu) 2645ad8694baSJoerg Roedel { 2646ad8694baSJoerg Roedel iommu_disable(iommu); 2647ad8694baSJoerg Roedel iommu_init_flags(iommu); 2648ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2649ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2650ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2651ad8694baSJoerg Roedel iommu_set_exclusion_range(iommu); 2652ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2653ad8694baSJoerg Roedel iommu_enable_xt(iommu); 2654ad8694baSJoerg Roedel iommu_enable(iommu); 2655ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2656ad8694baSJoerg Roedel } 2657ad8694baSJoerg Roedel 2658ad8694baSJoerg Roedel /* 2659ad8694baSJoerg Roedel * This function finally enables all IOMMUs found in the system after 2660ad8694baSJoerg Roedel * they have been initialized. 2661ad8694baSJoerg Roedel * 2662ad8694baSJoerg Roedel * Or if in kdump kernel and IOMMUs are all pre-enabled, try to copy 2663ad8694baSJoerg Roedel * the old content of device table entries. Not this case or copy failed, 2664ad8694baSJoerg Roedel * just continue as normal kernel does. 2665ad8694baSJoerg Roedel */ 2666ad8694baSJoerg Roedel static void early_enable_iommus(void) 2667ad8694baSJoerg Roedel { 2668ad8694baSJoerg Roedel struct amd_iommu *iommu; 2669eb21ef02SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 2670ad8694baSJoerg Roedel 2671ad8694baSJoerg Roedel if (!copy_device_table()) { 2672ad8694baSJoerg Roedel /* 2673ad8694baSJoerg Roedel * If come here because of failure in copying device table from old 2674ad8694baSJoerg Roedel * kernel with all IOMMUs enabled, print error message and try to 2675ad8694baSJoerg Roedel * free allocated old_dev_tbl_cpy. 2676ad8694baSJoerg Roedel */ 2677ad8694baSJoerg Roedel if (amd_iommu_pre_enabled) 2678ad8694baSJoerg Roedel pr_err("Failed to copy DEV table from previous kernel.\n"); 2679eb21ef02SSuravee Suthikulpanit 2680eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2681eb21ef02SSuravee Suthikulpanit if (pci_seg->old_dev_tbl_cpy != NULL) { 2682eb21ef02SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->old_dev_tbl_cpy, 2683b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 2684eb21ef02SSuravee Suthikulpanit pci_seg->old_dev_tbl_cpy = NULL; 2685eb21ef02SSuravee Suthikulpanit } 2686eb21ef02SSuravee Suthikulpanit } 2687ad8694baSJoerg Roedel 2688ad8694baSJoerg Roedel for_each_iommu(iommu) { 2689ad8694baSJoerg Roedel clear_translation_pre_enabled(iommu); 2690ad8694baSJoerg Roedel early_enable_iommu(iommu); 2691ad8694baSJoerg Roedel } 2692ad8694baSJoerg Roedel } else { 2693ad8694baSJoerg Roedel pr_info("Copied DEV table from previous kernel.\n"); 2694eb21ef02SSuravee Suthikulpanit 2695eb21ef02SSuravee Suthikulpanit for_each_pci_segment(pci_seg) { 2696eb21ef02SSuravee Suthikulpanit free_pages((unsigned long)pci_seg->dev_table, 2697b5c85290SVasant Hegde get_order(pci_seg->dev_table_size)); 2698eb21ef02SSuravee Suthikulpanit pci_seg->dev_table = pci_seg->old_dev_tbl_cpy; 2699eb21ef02SSuravee Suthikulpanit } 2700eb21ef02SSuravee Suthikulpanit 2701ad8694baSJoerg Roedel for_each_iommu(iommu) { 2702ad8694baSJoerg Roedel iommu_disable_command_buffer(iommu); 2703ad8694baSJoerg Roedel iommu_disable_event_buffer(iommu); 2704ad8694baSJoerg Roedel iommu_enable_command_buffer(iommu); 2705ad8694baSJoerg Roedel iommu_enable_event_buffer(iommu); 2706ad8694baSJoerg Roedel iommu_enable_ga(iommu); 2707ad8694baSJoerg Roedel iommu_enable_xt(iommu); 2708ad8694baSJoerg Roedel iommu_set_device_table(iommu); 2709ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 2710ad8694baSJoerg Roedel } 2711ad8694baSJoerg Roedel } 2712ad8694baSJoerg Roedel 2713ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2714c3811a50SWei Huang /* 2715c3811a50SWei Huang * Note: We have already checked GASup from IVRS table. 2716c3811a50SWei Huang * Now, we need to make sure that GAMSup is set. 2717c3811a50SWei Huang */ 2718c3811a50SWei Huang if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir) && 2719c3811a50SWei Huang !check_feature_on_all_iommus(FEATURE_GAM_VAPIC)) 2720c3811a50SWei Huang amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 2721c3811a50SWei Huang 2722ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2723ad8694baSJoerg Roedel amd_iommu_irq_ops.capability |= (1 << IRQ_POSTING_CAP); 2724ad8694baSJoerg Roedel #endif 2725ad8694baSJoerg Roedel } 2726ad8694baSJoerg Roedel 2727ad8694baSJoerg Roedel static void enable_iommus_v2(void) 2728ad8694baSJoerg Roedel { 2729ad8694baSJoerg Roedel struct amd_iommu *iommu; 2730ad8694baSJoerg Roedel 2731ad8694baSJoerg Roedel for_each_iommu(iommu) { 2732ad8694baSJoerg Roedel iommu_enable_ppr_log(iommu); 2733ad8694baSJoerg Roedel iommu_enable_gt(iommu); 2734ad8694baSJoerg Roedel } 2735ad8694baSJoerg Roedel } 2736ad8694baSJoerg Roedel 2737ad8694baSJoerg Roedel static void enable_iommus(void) 2738ad8694baSJoerg Roedel { 2739ad8694baSJoerg Roedel early_enable_iommus(); 2740ad8694baSJoerg Roedel 2741ad8694baSJoerg Roedel enable_iommus_v2(); 2742ad8694baSJoerg Roedel } 2743ad8694baSJoerg Roedel 2744ad8694baSJoerg Roedel static void disable_iommus(void) 2745ad8694baSJoerg Roedel { 2746ad8694baSJoerg Roedel struct amd_iommu *iommu; 2747ad8694baSJoerg Roedel 2748ad8694baSJoerg Roedel for_each_iommu(iommu) 2749ad8694baSJoerg Roedel iommu_disable(iommu); 2750ad8694baSJoerg Roedel 2751ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 2752ad8694baSJoerg Roedel if (AMD_IOMMU_GUEST_IR_VAPIC(amd_iommu_guest_ir)) 2753ad8694baSJoerg Roedel amd_iommu_irq_ops.capability &= ~(1 << IRQ_POSTING_CAP); 2754ad8694baSJoerg Roedel #endif 2755ad8694baSJoerg Roedel } 2756ad8694baSJoerg Roedel 2757ad8694baSJoerg Roedel /* 2758ad8694baSJoerg Roedel * Suspend/Resume support 2759ad8694baSJoerg Roedel * disable suspend until real resume implemented 2760ad8694baSJoerg Roedel */ 2761ad8694baSJoerg Roedel 2762ad8694baSJoerg Roedel static void amd_iommu_resume(void) 2763ad8694baSJoerg Roedel { 2764ad8694baSJoerg Roedel struct amd_iommu *iommu; 2765ad8694baSJoerg Roedel 2766ad8694baSJoerg Roedel for_each_iommu(iommu) 2767ad8694baSJoerg Roedel iommu_apply_resume_quirks(iommu); 2768ad8694baSJoerg Roedel 2769ad8694baSJoerg Roedel /* re-load the hardware */ 2770ad8694baSJoerg Roedel enable_iommus(); 2771ad8694baSJoerg Roedel 2772ad8694baSJoerg Roedel amd_iommu_enable_interrupts(); 2773ad8694baSJoerg Roedel } 2774ad8694baSJoerg Roedel 2775ad8694baSJoerg Roedel static int amd_iommu_suspend(void) 2776ad8694baSJoerg Roedel { 2777ad8694baSJoerg Roedel /* disable IOMMUs to go out of the way for BIOS */ 2778ad8694baSJoerg Roedel disable_iommus(); 2779ad8694baSJoerg Roedel 2780ad8694baSJoerg Roedel return 0; 2781ad8694baSJoerg Roedel } 2782ad8694baSJoerg Roedel 2783ad8694baSJoerg Roedel static struct syscore_ops amd_iommu_syscore_ops = { 2784ad8694baSJoerg Roedel .suspend = amd_iommu_suspend, 2785ad8694baSJoerg Roedel .resume = amd_iommu_resume, 2786ad8694baSJoerg Roedel }; 2787ad8694baSJoerg Roedel 2788ad8694baSJoerg Roedel static void __init free_iommu_resources(void) 2789ad8694baSJoerg Roedel { 2790ad8694baSJoerg Roedel kmem_cache_destroy(amd_iommu_irq_cache); 2791ad8694baSJoerg Roedel amd_iommu_irq_cache = NULL; 2792ad8694baSJoerg Roedel 2793ad8694baSJoerg Roedel free_iommu_all(); 2794404ec4e4SVasant Hegde free_pci_segments(); 2795ad8694baSJoerg Roedel } 2796ad8694baSJoerg Roedel 2797ad8694baSJoerg Roedel /* SB IOAPIC is always on this device in AMD systems */ 2798ad8694baSJoerg Roedel #define IOAPIC_SB_DEVID ((0x00 << 8) | PCI_DEVFN(0x14, 0)) 2799ad8694baSJoerg Roedel 2800ad8694baSJoerg Roedel static bool __init check_ioapic_information(void) 2801ad8694baSJoerg Roedel { 2802ad8694baSJoerg Roedel const char *fw_bug = FW_BUG; 2803ad8694baSJoerg Roedel bool ret, has_sb_ioapic; 2804ad8694baSJoerg Roedel int idx; 2805ad8694baSJoerg Roedel 2806ad8694baSJoerg Roedel has_sb_ioapic = false; 2807ad8694baSJoerg Roedel ret = false; 2808ad8694baSJoerg Roedel 2809ad8694baSJoerg Roedel /* 2810ad8694baSJoerg Roedel * If we have map overrides on the kernel command line the 2811ad8694baSJoerg Roedel * messages in this function might not describe firmware bugs 2812ad8694baSJoerg Roedel * anymore - so be careful 2813ad8694baSJoerg Roedel */ 2814ad8694baSJoerg Roedel if (cmdline_maps) 2815ad8694baSJoerg Roedel fw_bug = ""; 2816ad8694baSJoerg Roedel 2817ad8694baSJoerg Roedel for (idx = 0; idx < nr_ioapics; idx++) { 2818ad8694baSJoerg Roedel int devid, id = mpc_ioapic_id(idx); 2819ad8694baSJoerg Roedel 2820ad8694baSJoerg Roedel devid = get_ioapic_devid(id); 2821ad8694baSJoerg Roedel if (devid < 0) { 2822ad8694baSJoerg Roedel pr_err("%s: IOAPIC[%d] not in IVRS table\n", 2823ad8694baSJoerg Roedel fw_bug, id); 2824ad8694baSJoerg Roedel ret = false; 2825ad8694baSJoerg Roedel } else if (devid == IOAPIC_SB_DEVID) { 2826ad8694baSJoerg Roedel has_sb_ioapic = true; 2827ad8694baSJoerg Roedel ret = true; 2828ad8694baSJoerg Roedel } 2829ad8694baSJoerg Roedel } 2830ad8694baSJoerg Roedel 2831ad8694baSJoerg Roedel if (!has_sb_ioapic) { 2832ad8694baSJoerg Roedel /* 2833ad8694baSJoerg Roedel * We expect the SB IOAPIC to be listed in the IVRS 2834ad8694baSJoerg Roedel * table. The system timer is connected to the SB IOAPIC 2835ad8694baSJoerg Roedel * and if we don't have it in the list the system will 2836ad8694baSJoerg Roedel * panic at boot time. This situation usually happens 2837ad8694baSJoerg Roedel * when the BIOS is buggy and provides us the wrong 2838ad8694baSJoerg Roedel * device id for the IOAPIC in the system. 2839ad8694baSJoerg Roedel */ 2840ad8694baSJoerg Roedel pr_err("%s: No southbridge IOAPIC found\n", fw_bug); 2841ad8694baSJoerg Roedel } 2842ad8694baSJoerg Roedel 2843ad8694baSJoerg Roedel if (!ret) 2844ad8694baSJoerg Roedel pr_err("Disabling interrupt remapping\n"); 2845ad8694baSJoerg Roedel 2846ad8694baSJoerg Roedel return ret; 2847ad8694baSJoerg Roedel } 2848ad8694baSJoerg Roedel 2849ad8694baSJoerg Roedel static void __init free_dma_resources(void) 2850ad8694baSJoerg Roedel { 2851ad8694baSJoerg Roedel free_pages((unsigned long)amd_iommu_pd_alloc_bitmap, 2852ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 2853ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = NULL; 2854ad8694baSJoerg Roedel 2855ad8694baSJoerg Roedel free_unity_maps(); 2856ad8694baSJoerg Roedel } 2857ad8694baSJoerg Roedel 2858a44092e3SSuravee Suthikulpanit static void __init ivinfo_init(void *ivrs) 2859a44092e3SSuravee Suthikulpanit { 2860a44092e3SSuravee Suthikulpanit amd_iommu_ivinfo = *((u32 *)(ivrs + IOMMU_IVINFO_OFFSET)); 2861a44092e3SSuravee Suthikulpanit } 2862a44092e3SSuravee Suthikulpanit 2863ad8694baSJoerg Roedel /* 2864ad8694baSJoerg Roedel * This is the hardware init function for AMD IOMMU in the system. 2865ad8694baSJoerg Roedel * This function is called either from amd_iommu_init or from the interrupt 2866ad8694baSJoerg Roedel * remapping setup code. 2867ad8694baSJoerg Roedel * 2868ad8694baSJoerg Roedel * This function basically parses the ACPI table for AMD IOMMU (IVRS) 2869ad8694baSJoerg Roedel * four times: 2870ad8694baSJoerg Roedel * 2871ad8694baSJoerg Roedel * 1 pass) Discover the most comprehensive IVHD type to use. 2872ad8694baSJoerg Roedel * 2873ad8694baSJoerg Roedel * 2 pass) Find the highest PCI device id the driver has to handle. 2874ad8694baSJoerg Roedel * Upon this information the size of the data structures is 2875ad8694baSJoerg Roedel * determined that needs to be allocated. 2876ad8694baSJoerg Roedel * 2877ad8694baSJoerg Roedel * 3 pass) Initialize the data structures just allocated with the 2878ad8694baSJoerg Roedel * information in the ACPI table about available AMD IOMMUs 2879ad8694baSJoerg Roedel * in the system. It also maps the PCI devices in the 2880ad8694baSJoerg Roedel * system to specific IOMMUs 2881ad8694baSJoerg Roedel * 2882ad8694baSJoerg Roedel * 4 pass) After the basic data structures are allocated and 2883ad8694baSJoerg Roedel * initialized we update them with information about memory 2884ad8694baSJoerg Roedel * remapping requirements parsed out of the ACPI table in 2885ad8694baSJoerg Roedel * this last pass. 2886ad8694baSJoerg Roedel * 2887ad8694baSJoerg Roedel * After everything is set up the IOMMUs are enabled and the necessary 2888ad8694baSJoerg Roedel * hotplug and suspend notifiers are registered. 2889ad8694baSJoerg Roedel */ 2890ad8694baSJoerg Roedel static int __init early_amd_iommu_init(void) 2891ad8694baSJoerg Roedel { 2892ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 289399fc4ac3SSuravee Suthikulpanit int remap_cache_sz, ret; 2894ad8694baSJoerg Roedel acpi_status status; 2895ad8694baSJoerg Roedel 2896ad8694baSJoerg Roedel if (!amd_iommu_detected) 2897ad8694baSJoerg Roedel return -ENODEV; 2898ad8694baSJoerg Roedel 2899ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 2900ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 2901ad8694baSJoerg Roedel return -ENODEV; 2902ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 2903ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 2904ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 2905ad8694baSJoerg Roedel return -EINVAL; 2906ad8694baSJoerg Roedel } 2907ad8694baSJoerg Roedel 2908ad8694baSJoerg Roedel /* 2909ad8694baSJoerg Roedel * Validate checksum here so we don't need to do it when 2910ad8694baSJoerg Roedel * we actually parse the table 2911ad8694baSJoerg Roedel */ 2912ad8694baSJoerg Roedel ret = check_ivrs_checksum(ivrs_base); 2913ad8694baSJoerg Roedel if (ret) 2914ad8694baSJoerg Roedel goto out; 2915ad8694baSJoerg Roedel 2916a44092e3SSuravee Suthikulpanit ivinfo_init(ivrs_base); 2917a44092e3SSuravee Suthikulpanit 2918ad8694baSJoerg Roedel amd_iommu_target_ivhd_type = get_highest_supported_ivhd_type(ivrs_base); 2919ad8694baSJoerg Roedel DUMP_printk("Using IVHD type %#x\n", amd_iommu_target_ivhd_type); 2920ad8694baSJoerg Roedel 2921ad8694baSJoerg Roedel /* Device table - directly used by all IOMMUs */ 2922ad8694baSJoerg Roedel ret = -ENOMEM; 2923ad8694baSJoerg Roedel 2924ad8694baSJoerg Roedel amd_iommu_pd_alloc_bitmap = (void *)__get_free_pages( 2925ad8694baSJoerg Roedel GFP_KERNEL | __GFP_ZERO, 2926ad8694baSJoerg Roedel get_order(MAX_DOMAIN_ID/8)); 2927ad8694baSJoerg Roedel if (amd_iommu_pd_alloc_bitmap == NULL) 2928ad8694baSJoerg Roedel goto out; 2929ad8694baSJoerg Roedel 2930ad8694baSJoerg Roedel /* 2931ad8694baSJoerg Roedel * never allocate domain 0 because its used as the non-allocated and 2932ad8694baSJoerg Roedel * error value placeholder 2933ad8694baSJoerg Roedel */ 2934ad8694baSJoerg Roedel __set_bit(0, amd_iommu_pd_alloc_bitmap); 2935ad8694baSJoerg Roedel 2936ad8694baSJoerg Roedel /* 2937ad8694baSJoerg Roedel * now the data structures are allocated and basically initialized 2938ad8694baSJoerg Roedel * start the real acpi table scan 2939ad8694baSJoerg Roedel */ 2940ad8694baSJoerg Roedel ret = init_iommu_all(ivrs_base); 2941ad8694baSJoerg Roedel if (ret) 2942ad8694baSJoerg Roedel goto out; 2943ad8694baSJoerg Roedel 2944ad8694baSJoerg Roedel /* Disable any previously enabled IOMMUs */ 2945ad8694baSJoerg Roedel if (!is_kdump_kernel() || amd_iommu_disabled) 2946ad8694baSJoerg Roedel disable_iommus(); 2947ad8694baSJoerg Roedel 2948ad8694baSJoerg Roedel if (amd_iommu_irq_remap) 2949ad8694baSJoerg Roedel amd_iommu_irq_remap = check_ioapic_information(); 2950ad8694baSJoerg Roedel 2951ad8694baSJoerg Roedel if (amd_iommu_irq_remap) { 2952333e581bSVasant Hegde struct amd_iommu_pci_seg *pci_seg; 2953ad8694baSJoerg Roedel /* 2954ad8694baSJoerg Roedel * Interrupt remapping enabled, create kmem_cache for the 2955ad8694baSJoerg Roedel * remapping tables. 2956ad8694baSJoerg Roedel */ 2957ad8694baSJoerg Roedel ret = -ENOMEM; 2958ad8694baSJoerg Roedel if (!AMD_IOMMU_GUEST_IR_GA(amd_iommu_guest_ir)) 2959ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * sizeof(u32); 2960ad8694baSJoerg Roedel else 2961ad8694baSJoerg Roedel remap_cache_sz = MAX_IRQS_PER_TABLE * (sizeof(u64) * 2); 2962ad8694baSJoerg Roedel amd_iommu_irq_cache = kmem_cache_create("irq_remap_cache", 2963ad8694baSJoerg Roedel remap_cache_sz, 29645ae9a046SSuravee Suthikulpanit DTE_INTTAB_ALIGNMENT, 2965ad8694baSJoerg Roedel 0, NULL); 2966ad8694baSJoerg Roedel if (!amd_iommu_irq_cache) 2967ad8694baSJoerg Roedel goto out; 2968ad8694baSJoerg Roedel 2969333e581bSVasant Hegde for_each_pci_segment(pci_seg) { 2970333e581bSVasant Hegde if (alloc_irq_lookup_table(pci_seg)) 2971333e581bSVasant Hegde goto out; 2972333e581bSVasant Hegde } 2973ad8694baSJoerg Roedel } 2974ad8694baSJoerg Roedel 2975ad8694baSJoerg Roedel ret = init_memory_definitions(ivrs_base); 2976ad8694baSJoerg Roedel if (ret) 2977ad8694baSJoerg Roedel goto out; 2978ad8694baSJoerg Roedel 2979ad8694baSJoerg Roedel /* init the device table */ 2980ad8694baSJoerg Roedel init_device_table(); 2981ad8694baSJoerg Roedel 2982ad8694baSJoerg Roedel out: 2983ad8694baSJoerg Roedel /* Don't leak any ACPI memory */ 2984ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 2985ad8694baSJoerg Roedel 2986ad8694baSJoerg Roedel return ret; 2987ad8694baSJoerg Roedel } 2988ad8694baSJoerg Roedel 2989ad8694baSJoerg Roedel static int amd_iommu_enable_interrupts(void) 2990ad8694baSJoerg Roedel { 2991ad8694baSJoerg Roedel struct amd_iommu *iommu; 2992ad8694baSJoerg Roedel int ret = 0; 2993ad8694baSJoerg Roedel 2994ad8694baSJoerg Roedel for_each_iommu(iommu) { 2995d1adcfbbSDavid Woodhouse ret = iommu_init_irq(iommu); 2996ad8694baSJoerg Roedel if (ret) 2997ad8694baSJoerg Roedel goto out; 2998ad8694baSJoerg Roedel } 2999ad8694baSJoerg Roedel 3000ad8694baSJoerg Roedel out: 3001ad8694baSJoerg Roedel return ret; 3002ad8694baSJoerg Roedel } 3003ad8694baSJoerg Roedel 3004b65412c2SJoerg Roedel static bool __init detect_ivrs(void) 3005ad8694baSJoerg Roedel { 3006ad8694baSJoerg Roedel struct acpi_table_header *ivrs_base; 3007ad8694baSJoerg Roedel acpi_status status; 3008072a03e0SJoerg Roedel int i; 3009ad8694baSJoerg Roedel 3010ad8694baSJoerg Roedel status = acpi_get_table("IVRS", 0, &ivrs_base); 3011ad8694baSJoerg Roedel if (status == AE_NOT_FOUND) 3012ad8694baSJoerg Roedel return false; 3013ad8694baSJoerg Roedel else if (ACPI_FAILURE(status)) { 3014ad8694baSJoerg Roedel const char *err = acpi_format_exception(status); 3015ad8694baSJoerg Roedel pr_err("IVRS table error: %s\n", err); 3016ad8694baSJoerg Roedel return false; 3017ad8694baSJoerg Roedel } 3018ad8694baSJoerg Roedel 3019ad8694baSJoerg Roedel acpi_put_table(ivrs_base); 3020ad8694baSJoerg Roedel 3021b1e650dbSJoerg Roedel if (amd_iommu_force_enable) 3022b1e650dbSJoerg Roedel goto out; 3023b1e650dbSJoerg Roedel 3024072a03e0SJoerg Roedel /* Don't use IOMMU if there is Stoney Ridge graphics */ 3025072a03e0SJoerg Roedel for (i = 0; i < 32; i++) { 3026072a03e0SJoerg Roedel u32 pci_id; 3027072a03e0SJoerg Roedel 3028072a03e0SJoerg Roedel pci_id = read_pci_config(0, i, 0, 0); 3029072a03e0SJoerg Roedel if ((pci_id & 0xffff) == 0x1002 && (pci_id >> 16) == 0x98e4) { 3030072a03e0SJoerg Roedel pr_info("Disable IOMMU on Stoney Ridge\n"); 3031072a03e0SJoerg Roedel return false; 3032072a03e0SJoerg Roedel } 3033072a03e0SJoerg Roedel } 3034072a03e0SJoerg Roedel 3035b1e650dbSJoerg Roedel out: 3036ad8694baSJoerg Roedel /* Make sure ACS will be enabled during PCI probe */ 3037ad8694baSJoerg Roedel pci_request_acs(); 3038ad8694baSJoerg Roedel 3039ad8694baSJoerg Roedel return true; 3040ad8694baSJoerg Roedel } 3041ad8694baSJoerg Roedel 3042ad8694baSJoerg Roedel /**************************************************************************** 3043ad8694baSJoerg Roedel * 3044ad8694baSJoerg Roedel * AMD IOMMU Initialization State Machine 3045ad8694baSJoerg Roedel * 3046ad8694baSJoerg Roedel ****************************************************************************/ 3047ad8694baSJoerg Roedel 3048ad8694baSJoerg Roedel static int __init state_next(void) 3049ad8694baSJoerg Roedel { 3050ad8694baSJoerg Roedel int ret = 0; 3051ad8694baSJoerg Roedel 3052ad8694baSJoerg Roedel switch (init_state) { 3053ad8694baSJoerg Roedel case IOMMU_START_STATE: 3054ad8694baSJoerg Roedel if (!detect_ivrs()) { 3055ad8694baSJoerg Roedel init_state = IOMMU_NOT_FOUND; 3056ad8694baSJoerg Roedel ret = -ENODEV; 3057ad8694baSJoerg Roedel } else { 3058ad8694baSJoerg Roedel init_state = IOMMU_IVRS_DETECTED; 3059ad8694baSJoerg Roedel } 3060ad8694baSJoerg Roedel break; 3061ad8694baSJoerg Roedel case IOMMU_IVRS_DETECTED: 30629f81ca8dSJoerg Roedel if (amd_iommu_disabled) { 3063ad8694baSJoerg Roedel init_state = IOMMU_CMDLINE_DISABLED; 3064ad8694baSJoerg Roedel ret = -EINVAL; 30659f81ca8dSJoerg Roedel } else { 30669f81ca8dSJoerg Roedel ret = early_amd_iommu_init(); 30679f81ca8dSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_ACPI_FINISHED; 3068ad8694baSJoerg Roedel } 3069ad8694baSJoerg Roedel break; 3070ad8694baSJoerg Roedel case IOMMU_ACPI_FINISHED: 3071ad8694baSJoerg Roedel early_enable_iommus(); 3072ad8694baSJoerg Roedel x86_platform.iommu_shutdown = disable_iommus; 3073ad8694baSJoerg Roedel init_state = IOMMU_ENABLED; 3074ad8694baSJoerg Roedel break; 3075ad8694baSJoerg Roedel case IOMMU_ENABLED: 3076ad8694baSJoerg Roedel register_syscore_ops(&amd_iommu_syscore_ops); 3077ad8694baSJoerg Roedel ret = amd_iommu_init_pci(); 3078ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_PCI_INIT; 3079ad8694baSJoerg Roedel enable_iommus_v2(); 3080ad8694baSJoerg Roedel break; 3081ad8694baSJoerg Roedel case IOMMU_PCI_INIT: 3082ad8694baSJoerg Roedel ret = amd_iommu_enable_interrupts(); 3083ad8694baSJoerg Roedel init_state = ret ? IOMMU_INIT_ERROR : IOMMU_INTERRUPTS_EN; 3084ad8694baSJoerg Roedel break; 3085ad8694baSJoerg Roedel case IOMMU_INTERRUPTS_EN: 3086ad8694baSJoerg Roedel init_state = IOMMU_INITIALIZED; 3087ad8694baSJoerg Roedel break; 3088ad8694baSJoerg Roedel case IOMMU_INITIALIZED: 3089ad8694baSJoerg Roedel /* Nothing to do */ 3090ad8694baSJoerg Roedel break; 3091ad8694baSJoerg Roedel case IOMMU_NOT_FOUND: 3092ad8694baSJoerg Roedel case IOMMU_INIT_ERROR: 3093ad8694baSJoerg Roedel case IOMMU_CMDLINE_DISABLED: 3094ad8694baSJoerg Roedel /* Error states => do nothing */ 3095ad8694baSJoerg Roedel ret = -EINVAL; 3096ad8694baSJoerg Roedel break; 3097ad8694baSJoerg Roedel default: 3098ad8694baSJoerg Roedel /* Unknown state */ 3099ad8694baSJoerg Roedel BUG(); 3100ad8694baSJoerg Roedel } 3101ad8694baSJoerg Roedel 3102ad8694baSJoerg Roedel if (ret) { 3103ad8694baSJoerg Roedel free_dma_resources(); 3104ad8694baSJoerg Roedel if (!irq_remapping_enabled) { 3105ad8694baSJoerg Roedel disable_iommus(); 3106ad8694baSJoerg Roedel free_iommu_resources(); 3107ad8694baSJoerg Roedel } else { 3108ad8694baSJoerg Roedel struct amd_iommu *iommu; 31091ab5a153SSuravee Suthikulpanit struct amd_iommu_pci_seg *pci_seg; 3110ad8694baSJoerg Roedel 31111ab5a153SSuravee Suthikulpanit for_each_pci_segment(pci_seg) 31121ab5a153SSuravee Suthikulpanit uninit_device_table_dma(pci_seg); 31131ab5a153SSuravee Suthikulpanit 3114ad8694baSJoerg Roedel for_each_iommu(iommu) 3115ad8694baSJoerg Roedel iommu_flush_all_caches(iommu); 3116ad8694baSJoerg Roedel } 3117ad8694baSJoerg Roedel } 3118ad8694baSJoerg Roedel return ret; 3119ad8694baSJoerg Roedel } 3120ad8694baSJoerg Roedel 3121ad8694baSJoerg Roedel static int __init iommu_go_to_state(enum iommu_init_state state) 3122ad8694baSJoerg Roedel { 3123ad8694baSJoerg Roedel int ret = -EINVAL; 3124ad8694baSJoerg Roedel 3125ad8694baSJoerg Roedel while (init_state != state) { 3126ad8694baSJoerg Roedel if (init_state == IOMMU_NOT_FOUND || 3127ad8694baSJoerg Roedel init_state == IOMMU_INIT_ERROR || 3128ad8694baSJoerg Roedel init_state == IOMMU_CMDLINE_DISABLED) 3129ad8694baSJoerg Roedel break; 3130ad8694baSJoerg Roedel ret = state_next(); 3131ad8694baSJoerg Roedel } 3132ad8694baSJoerg Roedel 3133ad8694baSJoerg Roedel return ret; 3134ad8694baSJoerg Roedel } 3135ad8694baSJoerg Roedel 3136ad8694baSJoerg Roedel #ifdef CONFIG_IRQ_REMAP 3137ad8694baSJoerg Roedel int __init amd_iommu_prepare(void) 3138ad8694baSJoerg Roedel { 3139ad8694baSJoerg Roedel int ret; 3140ad8694baSJoerg Roedel 3141ad8694baSJoerg Roedel amd_iommu_irq_remap = true; 3142ad8694baSJoerg Roedel 3143ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ACPI_FINISHED); 31444b8ef157SJoerg Roedel if (ret) { 31454b8ef157SJoerg Roedel amd_iommu_irq_remap = false; 3146ad8694baSJoerg Roedel return ret; 31474b8ef157SJoerg Roedel } 31484b8ef157SJoerg Roedel 3149ad8694baSJoerg Roedel return amd_iommu_irq_remap ? 0 : -ENODEV; 3150ad8694baSJoerg Roedel } 3151ad8694baSJoerg Roedel 3152ad8694baSJoerg Roedel int __init amd_iommu_enable(void) 3153ad8694baSJoerg Roedel { 3154ad8694baSJoerg Roedel int ret; 3155ad8694baSJoerg Roedel 3156ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_ENABLED); 3157ad8694baSJoerg Roedel if (ret) 3158ad8694baSJoerg Roedel return ret; 3159ad8694baSJoerg Roedel 3160ad8694baSJoerg Roedel irq_remapping_enabled = 1; 3161ad8694baSJoerg Roedel return amd_iommu_xt_mode; 3162ad8694baSJoerg Roedel } 3163ad8694baSJoerg Roedel 3164ad8694baSJoerg Roedel void amd_iommu_disable(void) 3165ad8694baSJoerg Roedel { 3166ad8694baSJoerg Roedel amd_iommu_suspend(); 3167ad8694baSJoerg Roedel } 3168ad8694baSJoerg Roedel 3169ad8694baSJoerg Roedel int amd_iommu_reenable(int mode) 3170ad8694baSJoerg Roedel { 3171ad8694baSJoerg Roedel amd_iommu_resume(); 3172ad8694baSJoerg Roedel 3173ad8694baSJoerg Roedel return 0; 3174ad8694baSJoerg Roedel } 3175ad8694baSJoerg Roedel 3176ad8694baSJoerg Roedel int __init amd_iommu_enable_faulting(void) 3177ad8694baSJoerg Roedel { 3178ad8694baSJoerg Roedel /* We enable MSI later when PCI is initialized */ 3179ad8694baSJoerg Roedel return 0; 3180ad8694baSJoerg Roedel } 3181ad8694baSJoerg Roedel #endif 3182ad8694baSJoerg Roedel 3183ad8694baSJoerg Roedel /* 3184ad8694baSJoerg Roedel * This is the core init function for AMD IOMMU hardware in the system. 3185ad8694baSJoerg Roedel * This function is called from the generic x86 DMA layer initialization 3186ad8694baSJoerg Roedel * code. 3187ad8694baSJoerg Roedel */ 3188ad8694baSJoerg Roedel static int __init amd_iommu_init(void) 3189ad8694baSJoerg Roedel { 3190ad8694baSJoerg Roedel struct amd_iommu *iommu; 3191ad8694baSJoerg Roedel int ret; 3192ad8694baSJoerg Roedel 3193ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_INITIALIZED); 3194ad8694baSJoerg Roedel #ifdef CONFIG_GART_IOMMU 3195ad8694baSJoerg Roedel if (ret && list_empty(&amd_iommu_list)) { 3196ad8694baSJoerg Roedel /* 3197ad8694baSJoerg Roedel * We failed to initialize the AMD IOMMU - try fallback 3198ad8694baSJoerg Roedel * to GART if possible. 3199ad8694baSJoerg Roedel */ 3200ad8694baSJoerg Roedel gart_iommu_init(); 3201ad8694baSJoerg Roedel } 3202ad8694baSJoerg Roedel #endif 3203ad8694baSJoerg Roedel 3204ad8694baSJoerg Roedel for_each_iommu(iommu) 3205ad8694baSJoerg Roedel amd_iommu_debugfs_setup(iommu); 3206ad8694baSJoerg Roedel 3207ad8694baSJoerg Roedel return ret; 3208ad8694baSJoerg Roedel } 3209ad8694baSJoerg Roedel 3210ad8694baSJoerg Roedel static bool amd_iommu_sme_check(void) 3211ad8694baSJoerg Roedel { 321232cb4d02STom Lendacky if (!cc_platform_has(CC_ATTR_HOST_MEM_ENCRYPT) || 321332cb4d02STom Lendacky (boot_cpu_data.x86 != 0x17)) 3214ad8694baSJoerg Roedel return true; 3215ad8694baSJoerg Roedel 3216ad8694baSJoerg Roedel /* For Fam17h, a specific level of support is required */ 3217ad8694baSJoerg Roedel if (boot_cpu_data.microcode >= 0x08001205) 3218ad8694baSJoerg Roedel return true; 3219ad8694baSJoerg Roedel 3220ad8694baSJoerg Roedel if ((boot_cpu_data.microcode >= 0x08001126) && 3221ad8694baSJoerg Roedel (boot_cpu_data.microcode <= 0x080011ff)) 3222ad8694baSJoerg Roedel return true; 3223ad8694baSJoerg Roedel 3224ad8694baSJoerg Roedel pr_notice("IOMMU not currently supported when SME is active\n"); 3225ad8694baSJoerg Roedel 3226ad8694baSJoerg Roedel return false; 3227ad8694baSJoerg Roedel } 3228ad8694baSJoerg Roedel 3229ad8694baSJoerg Roedel /**************************************************************************** 3230ad8694baSJoerg Roedel * 3231ad8694baSJoerg Roedel * Early detect code. This code runs at IOMMU detection time in the DMA 3232ad8694baSJoerg Roedel * layer. It just looks if there is an IVRS ACPI table to detect AMD 3233ad8694baSJoerg Roedel * IOMMUs 3234ad8694baSJoerg Roedel * 3235ad8694baSJoerg Roedel ****************************************************************************/ 3236ad8694baSJoerg Roedel int __init amd_iommu_detect(void) 3237ad8694baSJoerg Roedel { 3238ad8694baSJoerg Roedel int ret; 3239ad8694baSJoerg Roedel 3240ad8694baSJoerg Roedel if (no_iommu || (iommu_detected && !gart_iommu_aperture)) 3241ad8694baSJoerg Roedel return -ENODEV; 3242ad8694baSJoerg Roedel 3243ad8694baSJoerg Roedel if (!amd_iommu_sme_check()) 3244ad8694baSJoerg Roedel return -ENODEV; 3245ad8694baSJoerg Roedel 3246ad8694baSJoerg Roedel ret = iommu_go_to_state(IOMMU_IVRS_DETECTED); 3247ad8694baSJoerg Roedel if (ret) 3248ad8694baSJoerg Roedel return ret; 3249ad8694baSJoerg Roedel 3250ad8694baSJoerg Roedel amd_iommu_detected = true; 3251ad8694baSJoerg Roedel iommu_detected = 1; 3252ad8694baSJoerg Roedel x86_init.iommu.iommu_init = amd_iommu_init; 3253ad8694baSJoerg Roedel 3254ad8694baSJoerg Roedel return 1; 3255ad8694baSJoerg Roedel } 3256ad8694baSJoerg Roedel 3257ad8694baSJoerg Roedel /**************************************************************************** 3258ad8694baSJoerg Roedel * 3259ad8694baSJoerg Roedel * Parsing functions for the AMD IOMMU specific kernel command line 3260ad8694baSJoerg Roedel * options. 3261ad8694baSJoerg Roedel * 3262ad8694baSJoerg Roedel ****************************************************************************/ 3263ad8694baSJoerg Roedel 3264ad8694baSJoerg Roedel static int __init parse_amd_iommu_dump(char *str) 3265ad8694baSJoerg Roedel { 3266ad8694baSJoerg Roedel amd_iommu_dump = true; 3267ad8694baSJoerg Roedel 3268ad8694baSJoerg Roedel return 1; 3269ad8694baSJoerg Roedel } 3270ad8694baSJoerg Roedel 3271ad8694baSJoerg Roedel static int __init parse_amd_iommu_intr(char *str) 3272ad8694baSJoerg Roedel { 3273ad8694baSJoerg Roedel for (; *str; ++str) { 3274ad8694baSJoerg Roedel if (strncmp(str, "legacy", 6) == 0) { 3275ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_LEGACY_GA; 3276ad8694baSJoerg Roedel break; 3277ad8694baSJoerg Roedel } 3278ad8694baSJoerg Roedel if (strncmp(str, "vapic", 5) == 0) { 3279ad8694baSJoerg Roedel amd_iommu_guest_ir = AMD_IOMMU_GUEST_IR_VAPIC; 3280ad8694baSJoerg Roedel break; 3281ad8694baSJoerg Roedel } 3282ad8694baSJoerg Roedel } 3283ad8694baSJoerg Roedel return 1; 3284ad8694baSJoerg Roedel } 3285ad8694baSJoerg Roedel 3286ad8694baSJoerg Roedel static int __init parse_amd_iommu_options(char *str) 3287ad8694baSJoerg Roedel { 3288ad8694baSJoerg Roedel for (; *str; ++str) { 32891d479f16SJohn Garry if (strncmp(str, "fullflush", 9) == 0) { 32901d479f16SJohn Garry pr_warn("amd_iommu=fullflush deprecated; use iommu.strict=1 instead\n"); 3291308723e3SJohn Garry iommu_set_dma_strict(); 32921d479f16SJohn Garry } 3293b1e650dbSJoerg Roedel if (strncmp(str, "force_enable", 12) == 0) 3294b1e650dbSJoerg Roedel amd_iommu_force_enable = true; 3295ad8694baSJoerg Roedel if (strncmp(str, "off", 3) == 0) 3296ad8694baSJoerg Roedel amd_iommu_disabled = true; 3297ad8694baSJoerg Roedel if (strncmp(str, "force_isolation", 15) == 0) 3298ad8694baSJoerg Roedel amd_iommu_force_isolation = true; 3299ad8694baSJoerg Roedel } 3300ad8694baSJoerg Roedel 3301ad8694baSJoerg Roedel return 1; 3302ad8694baSJoerg Roedel } 3303ad8694baSJoerg Roedel 3304ad8694baSJoerg Roedel static int __init parse_ivrs_ioapic(char *str) 3305ad8694baSJoerg Roedel { 3306bbe3a106SSuravee Suthikulpanit u32 seg = 0, bus, dev, fn; 3307ad8694baSJoerg Roedel int ret, id, i; 3308bbe3a106SSuravee Suthikulpanit u32 devid; 3309ad8694baSJoerg Roedel 3310ad8694baSJoerg Roedel ret = sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn); 3311ad8694baSJoerg Roedel if (ret != 4) { 3312bbe3a106SSuravee Suthikulpanit ret = sscanf(str, "[%d]=%x:%x:%x.%x", &id, &seg, &bus, &dev, &fn); 3313bbe3a106SSuravee Suthikulpanit if (ret != 5) { 3314ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_ioapic%s\n", str); 3315ad8694baSJoerg Roedel return 1; 3316ad8694baSJoerg Roedel } 3317bbe3a106SSuravee Suthikulpanit } 3318ad8694baSJoerg Roedel 3319ad8694baSJoerg Roedel if (early_ioapic_map_size == EARLY_MAP_SIZE) { 3320ad8694baSJoerg Roedel pr_err("Early IOAPIC map overflow - ignoring ivrs_ioapic%s\n", 3321ad8694baSJoerg Roedel str); 3322ad8694baSJoerg Roedel return 1; 3323ad8694baSJoerg Roedel } 3324ad8694baSJoerg Roedel 3325bbe3a106SSuravee Suthikulpanit devid = IVRS_GET_SBDF_ID(seg, bus, dev, fn); 3326ad8694baSJoerg Roedel 3327ad8694baSJoerg Roedel cmdline_maps = true; 3328ad8694baSJoerg Roedel i = early_ioapic_map_size++; 3329ad8694baSJoerg Roedel early_ioapic_map[i].id = id; 3330ad8694baSJoerg Roedel early_ioapic_map[i].devid = devid; 3331ad8694baSJoerg Roedel early_ioapic_map[i].cmd_line = true; 3332ad8694baSJoerg Roedel 3333ad8694baSJoerg Roedel return 1; 3334ad8694baSJoerg Roedel } 3335ad8694baSJoerg Roedel 3336ad8694baSJoerg Roedel static int __init parse_ivrs_hpet(char *str) 3337ad8694baSJoerg Roedel { 3338bbe3a106SSuravee Suthikulpanit u32 seg = 0, bus, dev, fn; 3339ad8694baSJoerg Roedel int ret, id, i; 3340bbe3a106SSuravee Suthikulpanit u32 devid; 3341ad8694baSJoerg Roedel 3342ad8694baSJoerg Roedel ret = sscanf(str, "[%d]=%x:%x.%x", &id, &bus, &dev, &fn); 3343ad8694baSJoerg Roedel if (ret != 4) { 3344bbe3a106SSuravee Suthikulpanit ret = sscanf(str, "[%d]=%x:%x:%x.%x", &id, &seg, &bus, &dev, &fn); 3345bbe3a106SSuravee Suthikulpanit if (ret != 5) { 3346ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_hpet%s\n", str); 3347ad8694baSJoerg Roedel return 1; 3348ad8694baSJoerg Roedel } 3349bbe3a106SSuravee Suthikulpanit } 3350ad8694baSJoerg Roedel 3351ad8694baSJoerg Roedel if (early_hpet_map_size == EARLY_MAP_SIZE) { 3352ad8694baSJoerg Roedel pr_err("Early HPET map overflow - ignoring ivrs_hpet%s\n", 3353ad8694baSJoerg Roedel str); 3354ad8694baSJoerg Roedel return 1; 3355ad8694baSJoerg Roedel } 3356ad8694baSJoerg Roedel 3357bbe3a106SSuravee Suthikulpanit devid = IVRS_GET_SBDF_ID(seg, bus, dev, fn); 3358ad8694baSJoerg Roedel 3359ad8694baSJoerg Roedel cmdline_maps = true; 3360ad8694baSJoerg Roedel i = early_hpet_map_size++; 3361ad8694baSJoerg Roedel early_hpet_map[i].id = id; 3362ad8694baSJoerg Roedel early_hpet_map[i].devid = devid; 3363ad8694baSJoerg Roedel early_hpet_map[i].cmd_line = true; 3364ad8694baSJoerg Roedel 3365ad8694baSJoerg Roedel return 1; 3366ad8694baSJoerg Roedel } 3367ad8694baSJoerg Roedel 3368ad8694baSJoerg Roedel static int __init parse_ivrs_acpihid(char *str) 3369ad8694baSJoerg Roedel { 3370bbe3a106SSuravee Suthikulpanit u32 seg = 0, bus, dev, fn; 3371ad8694baSJoerg Roedel char *hid, *uid, *p; 3372ad8694baSJoerg Roedel char acpiid[ACPIHID_UID_LEN + ACPIHID_HID_LEN] = {0}; 3373ad8694baSJoerg Roedel int ret, i; 3374ad8694baSJoerg Roedel 3375ad8694baSJoerg Roedel ret = sscanf(str, "[%x:%x.%x]=%s", &bus, &dev, &fn, acpiid); 3376ad8694baSJoerg Roedel if (ret != 4) { 3377bbe3a106SSuravee Suthikulpanit ret = sscanf(str, "[%x:%x:%x.%x]=%s", &seg, &bus, &dev, &fn, acpiid); 3378bbe3a106SSuravee Suthikulpanit if (ret != 5) { 3379ad8694baSJoerg Roedel pr_err("Invalid command line: ivrs_acpihid(%s)\n", str); 3380ad8694baSJoerg Roedel return 1; 3381ad8694baSJoerg Roedel } 3382bbe3a106SSuravee Suthikulpanit } 3383ad8694baSJoerg Roedel 3384ad8694baSJoerg Roedel p = acpiid; 3385ad8694baSJoerg Roedel hid = strsep(&p, ":"); 3386ad8694baSJoerg Roedel uid = p; 3387ad8694baSJoerg Roedel 3388ad8694baSJoerg Roedel if (!hid || !(*hid) || !uid) { 3389ad8694baSJoerg Roedel pr_err("Invalid command line: hid or uid\n"); 3390ad8694baSJoerg Roedel return 1; 3391ad8694baSJoerg Roedel } 3392ad8694baSJoerg Roedel 3393ad8694baSJoerg Roedel i = early_acpihid_map_size++; 3394ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].hid, hid, strlen(hid)); 3395ad8694baSJoerg Roedel memcpy(early_acpihid_map[i].uid, uid, strlen(uid)); 3396bbe3a106SSuravee Suthikulpanit early_acpihid_map[i].devid = IVRS_GET_SBDF_ID(seg, bus, dev, fn); 3397ad8694baSJoerg Roedel early_acpihid_map[i].cmd_line = true; 3398ad8694baSJoerg Roedel 3399ad8694baSJoerg Roedel return 1; 3400ad8694baSJoerg Roedel } 3401ad8694baSJoerg Roedel 3402ad8694baSJoerg Roedel __setup("amd_iommu_dump", parse_amd_iommu_dump); 3403ad8694baSJoerg Roedel __setup("amd_iommu=", parse_amd_iommu_options); 3404ad8694baSJoerg Roedel __setup("amd_iommu_intr=", parse_amd_iommu_intr); 3405ad8694baSJoerg Roedel __setup("ivrs_ioapic", parse_ivrs_ioapic); 3406ad8694baSJoerg Roedel __setup("ivrs_hpet", parse_ivrs_hpet); 3407ad8694baSJoerg Roedel __setup("ivrs_acpihid", parse_ivrs_acpihid); 3408ad8694baSJoerg Roedel 3409ad8694baSJoerg Roedel bool amd_iommu_v2_supported(void) 3410ad8694baSJoerg Roedel { 3411ad8694baSJoerg Roedel return amd_iommu_v2_present; 3412ad8694baSJoerg Roedel } 3413ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_v2_supported); 3414ad8694baSJoerg Roedel 3415ad8694baSJoerg Roedel struct amd_iommu *get_amd_iommu(unsigned int idx) 3416ad8694baSJoerg Roedel { 3417ad8694baSJoerg Roedel unsigned int i = 0; 3418ad8694baSJoerg Roedel struct amd_iommu *iommu; 3419ad8694baSJoerg Roedel 3420ad8694baSJoerg Roedel for_each_iommu(iommu) 3421ad8694baSJoerg Roedel if (i++ == idx) 3422ad8694baSJoerg Roedel return iommu; 3423ad8694baSJoerg Roedel return NULL; 3424ad8694baSJoerg Roedel } 3425ad8694baSJoerg Roedel 3426ad8694baSJoerg Roedel /**************************************************************************** 3427ad8694baSJoerg Roedel * 3428ad8694baSJoerg Roedel * IOMMU EFR Performance Counter support functionality. This code allows 3429ad8694baSJoerg Roedel * access to the IOMMU PC functionality. 3430ad8694baSJoerg Roedel * 3431ad8694baSJoerg Roedel ****************************************************************************/ 3432ad8694baSJoerg Roedel 3433ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_banks(unsigned int idx) 3434ad8694baSJoerg Roedel { 3435ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3436ad8694baSJoerg Roedel 3437ad8694baSJoerg Roedel if (iommu) 3438ad8694baSJoerg Roedel return iommu->max_banks; 3439ad8694baSJoerg Roedel 3440ad8694baSJoerg Roedel return 0; 3441ad8694baSJoerg Roedel } 3442ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_banks); 3443ad8694baSJoerg Roedel 3444ad8694baSJoerg Roedel bool amd_iommu_pc_supported(void) 3445ad8694baSJoerg Roedel { 3446ad8694baSJoerg Roedel return amd_iommu_pc_present; 3447ad8694baSJoerg Roedel } 3448ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_supported); 3449ad8694baSJoerg Roedel 3450ad8694baSJoerg Roedel u8 amd_iommu_pc_get_max_counters(unsigned int idx) 3451ad8694baSJoerg Roedel { 3452ad8694baSJoerg Roedel struct amd_iommu *iommu = get_amd_iommu(idx); 3453ad8694baSJoerg Roedel 3454ad8694baSJoerg Roedel if (iommu) 3455ad8694baSJoerg Roedel return iommu->max_counters; 3456ad8694baSJoerg Roedel 3457ad8694baSJoerg Roedel return 0; 3458ad8694baSJoerg Roedel } 3459ad8694baSJoerg Roedel EXPORT_SYMBOL(amd_iommu_pc_get_max_counters); 3460ad8694baSJoerg Roedel 3461ad8694baSJoerg Roedel static int iommu_pc_get_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, 3462ad8694baSJoerg Roedel u8 fxn, u64 *value, bool is_write) 3463ad8694baSJoerg Roedel { 3464ad8694baSJoerg Roedel u32 offset; 3465ad8694baSJoerg Roedel u32 max_offset_lim; 3466ad8694baSJoerg Roedel 3467ad8694baSJoerg Roedel /* Make sure the IOMMU PC resource is available */ 3468ad8694baSJoerg Roedel if (!amd_iommu_pc_present) 3469ad8694baSJoerg Roedel return -ENODEV; 3470ad8694baSJoerg Roedel 3471ad8694baSJoerg Roedel /* Check for valid iommu and pc register indexing */ 3472ad8694baSJoerg Roedel if (WARN_ON(!iommu || (fxn > 0x28) || (fxn & 7))) 3473ad8694baSJoerg Roedel return -ENODEV; 3474ad8694baSJoerg Roedel 3475ad8694baSJoerg Roedel offset = (u32)(((0x40 | bank) << 12) | (cntr << 8) | fxn); 3476ad8694baSJoerg Roedel 3477ad8694baSJoerg Roedel /* Limit the offset to the hw defined mmio region aperture */ 3478ad8694baSJoerg Roedel max_offset_lim = (u32)(((0x40 | iommu->max_banks) << 12) | 3479ad8694baSJoerg Roedel (iommu->max_counters << 8) | 0x28); 3480ad8694baSJoerg Roedel if ((offset < MMIO_CNTR_REG_OFFSET) || 3481ad8694baSJoerg Roedel (offset > max_offset_lim)) 3482ad8694baSJoerg Roedel return -EINVAL; 3483ad8694baSJoerg Roedel 3484ad8694baSJoerg Roedel if (is_write) { 3485ad8694baSJoerg Roedel u64 val = *value & GENMASK_ULL(47, 0); 3486ad8694baSJoerg Roedel 3487ad8694baSJoerg Roedel writel((u32)val, iommu->mmio_base + offset); 3488ad8694baSJoerg Roedel writel((val >> 32), iommu->mmio_base + offset + 4); 3489ad8694baSJoerg Roedel } else { 3490ad8694baSJoerg Roedel *value = readl(iommu->mmio_base + offset + 4); 3491ad8694baSJoerg Roedel *value <<= 32; 3492ad8694baSJoerg Roedel *value |= readl(iommu->mmio_base + offset); 3493ad8694baSJoerg Roedel *value &= GENMASK_ULL(47, 0); 3494ad8694baSJoerg Roedel } 3495ad8694baSJoerg Roedel 3496ad8694baSJoerg Roedel return 0; 3497ad8694baSJoerg Roedel } 3498ad8694baSJoerg Roedel 3499ad8694baSJoerg Roedel int amd_iommu_pc_get_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3500ad8694baSJoerg Roedel { 3501ad8694baSJoerg Roedel if (!iommu) 3502ad8694baSJoerg Roedel return -EINVAL; 3503ad8694baSJoerg Roedel 3504ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, false); 3505ad8694baSJoerg Roedel } 3506ad8694baSJoerg Roedel 3507ad8694baSJoerg Roedel int amd_iommu_pc_set_reg(struct amd_iommu *iommu, u8 bank, u8 cntr, u8 fxn, u64 *value) 3508ad8694baSJoerg Roedel { 3509ad8694baSJoerg Roedel if (!iommu) 3510ad8694baSJoerg Roedel return -EINVAL; 3511ad8694baSJoerg Roedel 3512ad8694baSJoerg Roedel return iommu_pc_get_set_reg(iommu, bank, cntr, fxn, value, true); 3513ad8694baSJoerg Roedel } 3514