1f80a1d41SAngeloGioacchino Del Regno // SPDX-License-Identifier: GPL-2.0 2f80a1d41SAngeloGioacchino Del Regno /* 3f80a1d41SAngeloGioacchino Del Regno * Qualcomm SDM630/SDM636/SDM660 Network-on-Chip (NoC) QoS driver 4f80a1d41SAngeloGioacchino Del Regno * Copyright (C) 2020, AngeloGioacchino Del Regno <kholk11@gmail.com> 5f80a1d41SAngeloGioacchino Del Regno */ 6f80a1d41SAngeloGioacchino Del Regno 7f80a1d41SAngeloGioacchino Del Regno #include <dt-bindings/interconnect/qcom,sdm660.h> 8f80a1d41SAngeloGioacchino Del Regno #include <linux/clk.h> 9f80a1d41SAngeloGioacchino Del Regno #include <linux/device.h> 10f80a1d41SAngeloGioacchino Del Regno #include <linux/interconnect-provider.h> 11f80a1d41SAngeloGioacchino Del Regno #include <linux/io.h> 12f80a1d41SAngeloGioacchino Del Regno #include <linux/module.h> 13f80a1d41SAngeloGioacchino Del Regno #include <linux/of_device.h> 14f80a1d41SAngeloGioacchino Del Regno #include <linux/of_platform.h> 15f80a1d41SAngeloGioacchino Del Regno #include <linux/platform_device.h> 16f80a1d41SAngeloGioacchino Del Regno #include <linux/regmap.h> 17f80a1d41SAngeloGioacchino Del Regno #include <linux/slab.h> 18f80a1d41SAngeloGioacchino Del Regno 19f80a1d41SAngeloGioacchino Del Regno #include "smd-rpm.h" 20f80a1d41SAngeloGioacchino Del Regno 21f80a1d41SAngeloGioacchino Del Regno #define RPM_BUS_MASTER_REQ 0x73616d62 22f80a1d41SAngeloGioacchino Del Regno #define RPM_BUS_SLAVE_REQ 0x766c7362 23f80a1d41SAngeloGioacchino Del Regno 24f80a1d41SAngeloGioacchino Del Regno /* BIMC QoS */ 25f80a1d41SAngeloGioacchino Del Regno #define M_BKE_REG_BASE(n) (0x300 + (0x4000 * n)) 26f80a1d41SAngeloGioacchino Del Regno #define M_BKE_EN_ADDR(n) (M_BKE_REG_BASE(n)) 27f80a1d41SAngeloGioacchino Del Regno #define M_BKE_HEALTH_CFG_ADDR(i, n) (M_BKE_REG_BASE(n) + 0x40 + (0x4 * i)) 28f80a1d41SAngeloGioacchino Del Regno 29f80a1d41SAngeloGioacchino Del Regno #define M_BKE_HEALTH_CFG_LIMITCMDS_MASK 0x80000000 30f80a1d41SAngeloGioacchino Del Regno #define M_BKE_HEALTH_CFG_AREQPRIO_MASK 0x300 31f80a1d41SAngeloGioacchino Del Regno #define M_BKE_HEALTH_CFG_PRIOLVL_MASK 0x3 32f80a1d41SAngeloGioacchino Del Regno #define M_BKE_HEALTH_CFG_AREQPRIO_SHIFT 0x8 33f80a1d41SAngeloGioacchino Del Regno #define M_BKE_HEALTH_CFG_LIMITCMDS_SHIFT 0x1f 34f80a1d41SAngeloGioacchino Del Regno 35f80a1d41SAngeloGioacchino Del Regno #define M_BKE_EN_EN_BMASK 0x1 36f80a1d41SAngeloGioacchino Del Regno 37f80a1d41SAngeloGioacchino Del Regno /* Valid for both NoC and BIMC */ 38f80a1d41SAngeloGioacchino Del Regno #define NOC_QOS_MODE_FIXED 0x0 39f80a1d41SAngeloGioacchino Del Regno #define NOC_QOS_MODE_LIMITER 0x1 40f80a1d41SAngeloGioacchino Del Regno #define NOC_QOS_MODE_BYPASS 0x2 41f80a1d41SAngeloGioacchino Del Regno 42f80a1d41SAngeloGioacchino Del Regno /* NoC QoS */ 43f80a1d41SAngeloGioacchino Del Regno #define NOC_PERM_MODE_FIXED 1 44f80a1d41SAngeloGioacchino Del Regno #define NOC_PERM_MODE_BYPASS (1 << NOC_QOS_MODE_BYPASS) 45f80a1d41SAngeloGioacchino Del Regno 46f80a1d41SAngeloGioacchino Del Regno #define NOC_QOS_PRIORITYn_ADDR(n) (0x8 + (n * 0x1000)) 47*5833c9b8SShawn Guo #define NOC_QOS_PRIORITY_P1_MASK 0xc 48*5833c9b8SShawn Guo #define NOC_QOS_PRIORITY_P0_MASK 0x3 49f80a1d41SAngeloGioacchino Del Regno #define NOC_QOS_PRIORITY_P1_SHIFT 0x2 50f80a1d41SAngeloGioacchino Del Regno 51f80a1d41SAngeloGioacchino Del Regno #define NOC_QOS_MODEn_ADDR(n) (0xc + (n * 0x1000)) 52f80a1d41SAngeloGioacchino Del Regno #define NOC_QOS_MODEn_MASK 0x3 53f80a1d41SAngeloGioacchino Del Regno 54f80a1d41SAngeloGioacchino Del Regno enum { 55f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_IPA = 1, 56f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_CNOC_A2NOC, 57f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_SDCC_1, 58f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_SDCC_2, 59f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_BLSP_1, 60f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_BLSP_2, 61f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_UFS, 62f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_USB_HS, 63f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_USB3, 64f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_CRYPTO_C0, 65f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_GNOC_BIMC, 66f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_OXILI, 67f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_MNOC_BIMC, 68f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_SNOC_BIMC, 69f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_PIMEM, 70f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_SNOC_CNOC, 71f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_QDSS_DAP, 72f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_APPS_PROC, 73f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_CNOC_MNOC_MMSS_CFG, 74f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_CNOC_MNOC_CFG, 75f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_CPP, 76f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_JPEG, 77f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_MDP_P0, 78f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_MDP_P1, 79f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_VENUS, 80f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_VFE, 81f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_QDSS_ETR, 82f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_QDSS_BAM, 83f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_SNOC_CFG, 84f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_BIMC_SNOC, 85f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_A2NOC_SNOC, 86f80a1d41SAngeloGioacchino Del Regno SDM660_MASTER_GNOC_SNOC, 87f80a1d41SAngeloGioacchino Del Regno 88f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_A2NOC_SNOC, 89f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_EBI, 90f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_HMSS_L3, 91f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_BIMC_SNOC, 92f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_CNOC_A2NOC, 93f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_MPM, 94f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_PMIC_ARB, 95f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_TLMM_NORTH, 96f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_TCSR, 97f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_PIMEM_CFG, 98f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_IMEM_CFG, 99f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_MESSAGE_RAM, 100f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_GLM, 101f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_BIMC_CFG, 102f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_PRNG, 103f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_SPDM, 104f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_QDSS_CFG, 105f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_CNOC_MNOC_CFG, 106f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_SNOC_CFG, 107f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_QM_CFG, 108f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_CLK_CTL, 109f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_MSS_CFG, 110f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_TLMM_SOUTH, 111f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_UFS_CFG, 112f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_A2NOC_CFG, 113f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_A2NOC_SMMU_CFG, 114f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_GPUSS_CFG, 115f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_AHB2PHY, 116f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_BLSP_1, 117f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_SDCC_1, 118f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_SDCC_2, 119f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_TLMM_CENTER, 120f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_BLSP_2, 121f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_PDM, 122f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_CNOC_MNOC_MMSS_CFG, 123f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_USB_HS, 124f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_USB3_0, 125f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_SRVC_CNOC, 126f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_GNOC_BIMC, 127f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_GNOC_SNOC, 128f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_CAMERA_CFG, 129f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_CAMERA_THROTTLE_CFG, 130f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_MISC_CFG, 131f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_VENUS_THROTTLE_CFG, 132f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_VENUS_CFG, 133f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_MMSS_CLK_XPU_CFG, 134f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_MMSS_CLK_CFG, 135f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_MNOC_MPU_CFG, 136f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_DISPLAY_CFG, 137f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_CSI_PHY_CFG, 138f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_DISPLAY_THROTTLE_CFG, 139f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_SMMU_CFG, 140f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_MNOC_BIMC, 141f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_SRVC_MNOC, 142f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_HMSS, 143f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_LPASS, 144f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_WLAN, 145f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_CDSP, 146f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_IPA, 147f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_SNOC_BIMC, 148f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_SNOC_CNOC, 149f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_IMEM, 150f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_PIMEM, 151f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_QDSS_STM, 152f80a1d41SAngeloGioacchino Del Regno SDM660_SLAVE_SRVC_SNOC, 153f80a1d41SAngeloGioacchino Del Regno 154f80a1d41SAngeloGioacchino Del Regno SDM660_A2NOC, 155f80a1d41SAngeloGioacchino Del Regno SDM660_BIMC, 156f80a1d41SAngeloGioacchino Del Regno SDM660_CNOC, 157f80a1d41SAngeloGioacchino Del Regno SDM660_GNOC, 158f80a1d41SAngeloGioacchino Del Regno SDM660_MNOC, 159f80a1d41SAngeloGioacchino Del Regno SDM660_SNOC, 160f80a1d41SAngeloGioacchino Del Regno }; 161f80a1d41SAngeloGioacchino Del Regno 162f80a1d41SAngeloGioacchino Del Regno #define to_qcom_provider(_provider) \ 163f80a1d41SAngeloGioacchino Del Regno container_of(_provider, struct qcom_icc_provider, provider) 164f80a1d41SAngeloGioacchino Del Regno 165f80a1d41SAngeloGioacchino Del Regno static const struct clk_bulk_data bus_clocks[] = { 166f80a1d41SAngeloGioacchino Del Regno { .id = "bus" }, 167f80a1d41SAngeloGioacchino Del Regno { .id = "bus_a" }, 168f80a1d41SAngeloGioacchino Del Regno }; 169f80a1d41SAngeloGioacchino Del Regno 170f80a1d41SAngeloGioacchino Del Regno static const struct clk_bulk_data bus_mm_clocks[] = { 171f80a1d41SAngeloGioacchino Del Regno { .id = "bus" }, 172f80a1d41SAngeloGioacchino Del Regno { .id = "bus_a" }, 173f80a1d41SAngeloGioacchino Del Regno { .id = "iface" }, 174f80a1d41SAngeloGioacchino Del Regno }; 175f80a1d41SAngeloGioacchino Del Regno 176f80a1d41SAngeloGioacchino Del Regno /** 177f80a1d41SAngeloGioacchino Del Regno * struct qcom_icc_provider - Qualcomm specific interconnect provider 178f80a1d41SAngeloGioacchino Del Regno * @provider: generic interconnect provider 179f80a1d41SAngeloGioacchino Del Regno * @bus_clks: the clk_bulk_data table of bus clocks 180f80a1d41SAngeloGioacchino Del Regno * @num_clks: the total number of clk_bulk_data entries 181f80a1d41SAngeloGioacchino Del Regno * @is_bimc_node: indicates whether to use bimc specific setting 1827014dfeeSGeorgi Djakov * @regmap: regmap for QoS registers read/write access 183f80a1d41SAngeloGioacchino Del Regno * @mmio: NoC base iospace 184f80a1d41SAngeloGioacchino Del Regno */ 185f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_provider { 186f80a1d41SAngeloGioacchino Del Regno struct icc_provider provider; 187f80a1d41SAngeloGioacchino Del Regno struct clk_bulk_data *bus_clks; 188f80a1d41SAngeloGioacchino Del Regno int num_clks; 189f80a1d41SAngeloGioacchino Del Regno bool is_bimc_node; 190f80a1d41SAngeloGioacchino Del Regno struct regmap *regmap; 191f80a1d41SAngeloGioacchino Del Regno void __iomem *mmio; 192f80a1d41SAngeloGioacchino Del Regno }; 193f80a1d41SAngeloGioacchino Del Regno 194f80a1d41SAngeloGioacchino Del Regno #define SDM660_MAX_LINKS 34 195f80a1d41SAngeloGioacchino Del Regno 196f80a1d41SAngeloGioacchino Del Regno /** 197f80a1d41SAngeloGioacchino Del Regno * struct qcom_icc_qos - Qualcomm specific interconnect QoS parameters 198f80a1d41SAngeloGioacchino Del Regno * @areq_prio: node requests priority 199f80a1d41SAngeloGioacchino Del Regno * @prio_level: priority level for bus communication 200f80a1d41SAngeloGioacchino Del Regno * @limit_commands: activate/deactivate limiter mode during runtime 201f80a1d41SAngeloGioacchino Del Regno * @ap_owned: indicates if the node is owned by the AP or by the RPM 202f80a1d41SAngeloGioacchino Del Regno * @qos_mode: default qos mode for this node 203f80a1d41SAngeloGioacchino Del Regno * @qos_port: qos port number for finding qos registers of this node 204f80a1d41SAngeloGioacchino Del Regno */ 205f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_qos { 206f80a1d41SAngeloGioacchino Del Regno u32 areq_prio; 207f80a1d41SAngeloGioacchino Del Regno u32 prio_level; 208f80a1d41SAngeloGioacchino Del Regno bool limit_commands; 209f80a1d41SAngeloGioacchino Del Regno bool ap_owned; 210f80a1d41SAngeloGioacchino Del Regno int qos_mode; 211f80a1d41SAngeloGioacchino Del Regno int qos_port; 212f80a1d41SAngeloGioacchino Del Regno }; 213f80a1d41SAngeloGioacchino Del Regno 214f80a1d41SAngeloGioacchino Del Regno /** 215f80a1d41SAngeloGioacchino Del Regno * struct qcom_icc_node - Qualcomm specific interconnect nodes 216f80a1d41SAngeloGioacchino Del Regno * @name: the node name used in debugfs 217f80a1d41SAngeloGioacchino Del Regno * @id: a unique node identifier 218f80a1d41SAngeloGioacchino Del Regno * @links: an array of nodes where we can go next while traversing 219f80a1d41SAngeloGioacchino Del Regno * @num_links: the total number of @links 220f80a1d41SAngeloGioacchino Del Regno * @buswidth: width of the interconnect between a node and the bus (bytes) 221f80a1d41SAngeloGioacchino Del Regno * @mas_rpm_id: RPM id for devices that are bus masters 222f80a1d41SAngeloGioacchino Del Regno * @slv_rpm_id: RPM id for devices that are bus slaves 223f80a1d41SAngeloGioacchino Del Regno * @qos: NoC QoS setting parameters 224f80a1d41SAngeloGioacchino Del Regno * @rate: current bus clock rate in Hz 225f80a1d41SAngeloGioacchino Del Regno */ 226f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_node { 227f80a1d41SAngeloGioacchino Del Regno unsigned char *name; 228f80a1d41SAngeloGioacchino Del Regno u16 id; 229f80a1d41SAngeloGioacchino Del Regno u16 links[SDM660_MAX_LINKS]; 230f80a1d41SAngeloGioacchino Del Regno u16 num_links; 231f80a1d41SAngeloGioacchino Del Regno u16 buswidth; 232f80a1d41SAngeloGioacchino Del Regno int mas_rpm_id; 233f80a1d41SAngeloGioacchino Del Regno int slv_rpm_id; 234f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_qos qos; 235f80a1d41SAngeloGioacchino Del Regno u64 rate; 236f80a1d41SAngeloGioacchino Del Regno }; 237f80a1d41SAngeloGioacchino Del Regno 238f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_desc { 239f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_node **nodes; 240f80a1d41SAngeloGioacchino Del Regno size_t num_nodes; 241f80a1d41SAngeloGioacchino Del Regno const struct regmap_config *regmap_cfg; 242f80a1d41SAngeloGioacchino Del Regno }; 243f80a1d41SAngeloGioacchino Del Regno 244f80a1d41SAngeloGioacchino Del Regno #define DEFINE_QNODE(_name, _id, _buswidth, _mas_rpm_id, _slv_rpm_id, \ 245f80a1d41SAngeloGioacchino Del Regno _ap_owned, _qos_mode, _qos_prio, _qos_port, ...) \ 246f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_node _name = { \ 247f80a1d41SAngeloGioacchino Del Regno .name = #_name, \ 248f80a1d41SAngeloGioacchino Del Regno .id = _id, \ 249f80a1d41SAngeloGioacchino Del Regno .buswidth = _buswidth, \ 250f80a1d41SAngeloGioacchino Del Regno .mas_rpm_id = _mas_rpm_id, \ 251f80a1d41SAngeloGioacchino Del Regno .slv_rpm_id = _slv_rpm_id, \ 252f80a1d41SAngeloGioacchino Del Regno .qos.ap_owned = _ap_owned, \ 253f80a1d41SAngeloGioacchino Del Regno .qos.qos_mode = _qos_mode, \ 254f80a1d41SAngeloGioacchino Del Regno .qos.areq_prio = _qos_prio, \ 255f80a1d41SAngeloGioacchino Del Regno .qos.prio_level = _qos_prio, \ 256f80a1d41SAngeloGioacchino Del Regno .qos.qos_port = _qos_port, \ 257f80a1d41SAngeloGioacchino Del Regno .num_links = ARRAY_SIZE(((int[]){ __VA_ARGS__ })), \ 258f80a1d41SAngeloGioacchino Del Regno .links = { __VA_ARGS__ }, \ 259f80a1d41SAngeloGioacchino Del Regno } 260f80a1d41SAngeloGioacchino Del Regno 261f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_ipa, SDM660_MASTER_IPA, 8, 59, -1, true, NOC_QOS_MODE_FIXED, 1, 3, SDM660_SLAVE_A2NOC_SNOC); 262f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_cnoc_a2noc, SDM660_MASTER_CNOC_A2NOC, 8, 146, -1, true, -1, 0, -1, SDM660_SLAVE_A2NOC_SNOC); 263f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_sdcc_1, SDM660_MASTER_SDCC_1, 8, 33, -1, false, -1, 0, -1, SDM660_SLAVE_A2NOC_SNOC); 264f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_sdcc_2, SDM660_MASTER_SDCC_2, 8, 35, -1, false, -1, 0, -1, SDM660_SLAVE_A2NOC_SNOC); 265f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_blsp_1, SDM660_MASTER_BLSP_1, 4, 41, -1, false, -1, 0, -1, SDM660_SLAVE_A2NOC_SNOC); 266f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_blsp_2, SDM660_MASTER_BLSP_2, 4, 39, -1, false, -1, 0, -1, SDM660_SLAVE_A2NOC_SNOC); 267f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_ufs, SDM660_MASTER_UFS, 8, 68, -1, true, NOC_QOS_MODE_FIXED, 1, 4, SDM660_SLAVE_A2NOC_SNOC); 268f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_usb_hs, SDM660_MASTER_USB_HS, 8, 42, -1, true, NOC_QOS_MODE_FIXED, 1, 1, SDM660_SLAVE_A2NOC_SNOC); 269f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_usb3, SDM660_MASTER_USB3, 8, 32, -1, true, NOC_QOS_MODE_FIXED, 1, 2, SDM660_SLAVE_A2NOC_SNOC); 270f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_crypto, SDM660_MASTER_CRYPTO_C0, 8, 23, -1, true, NOC_QOS_MODE_FIXED, 1, 11, SDM660_SLAVE_A2NOC_SNOC); 271f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_gnoc_bimc, SDM660_MASTER_GNOC_BIMC, 4, 144, -1, true, NOC_QOS_MODE_FIXED, 0, 0, SDM660_SLAVE_EBI); 272f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_oxili, SDM660_MASTER_OXILI, 4, 6, -1, true, NOC_QOS_MODE_BYPASS, 0, 1, SDM660_SLAVE_HMSS_L3, SDM660_SLAVE_EBI, SDM660_SLAVE_BIMC_SNOC); 273f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_mnoc_bimc, SDM660_MASTER_MNOC_BIMC, 4, 2, -1, true, NOC_QOS_MODE_BYPASS, 0, 2, SDM660_SLAVE_HMSS_L3, SDM660_SLAVE_EBI, SDM660_SLAVE_BIMC_SNOC); 274f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_snoc_bimc, SDM660_MASTER_SNOC_BIMC, 4, 3, -1, false, -1, 0, -1, SDM660_SLAVE_HMSS_L3, SDM660_SLAVE_EBI); 275f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_pimem, SDM660_MASTER_PIMEM, 4, 113, -1, true, NOC_QOS_MODE_FIXED, 1, 4, SDM660_SLAVE_HMSS_L3, SDM660_SLAVE_EBI); 276f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_snoc_cnoc, SDM660_MASTER_SNOC_CNOC, 8, 52, -1, true, -1, 0, -1, SDM660_SLAVE_CLK_CTL, SDM660_SLAVE_QDSS_CFG, SDM660_SLAVE_QM_CFG, SDM660_SLAVE_SRVC_CNOC, SDM660_SLAVE_UFS_CFG, SDM660_SLAVE_TCSR, SDM660_SLAVE_A2NOC_SMMU_CFG, SDM660_SLAVE_SNOC_CFG, SDM660_SLAVE_TLMM_SOUTH, SDM660_SLAVE_MPM, SDM660_SLAVE_CNOC_MNOC_MMSS_CFG, SDM660_SLAVE_SDCC_2, SDM660_SLAVE_SDCC_1, SDM660_SLAVE_SPDM, SDM660_SLAVE_PMIC_ARB, SDM660_SLAVE_PRNG, SDM660_SLAVE_MSS_CFG, SDM660_SLAVE_GPUSS_CFG, SDM660_SLAVE_IMEM_CFG, SDM660_SLAVE_USB3_0, SDM660_SLAVE_A2NOC_CFG, SDM660_SLAVE_TLMM_NORTH, SDM660_SLAVE_USB_HS, SDM660_SLAVE_PDM, SDM660_SLAVE_TLMM_CENTER, SDM660_SLAVE_AHB2PHY, SDM660_SLAVE_BLSP_2, SDM660_SLAVE_BLSP_1, SDM660_SLAVE_PIMEM_CFG, SDM660_SLAVE_GLM, SDM660_SLAVE_MESSAGE_RAM, SDM660_SLAVE_BIMC_CFG, SDM660_SLAVE_CNOC_MNOC_CFG); 277f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_qdss_dap, SDM660_MASTER_QDSS_DAP, 8, 49, -1, true, -1, 0, -1, SDM660_SLAVE_CLK_CTL, SDM660_SLAVE_QDSS_CFG, SDM660_SLAVE_QM_CFG, SDM660_SLAVE_SRVC_CNOC, SDM660_SLAVE_UFS_CFG, SDM660_SLAVE_TCSR, SDM660_SLAVE_A2NOC_SMMU_CFG, SDM660_SLAVE_SNOC_CFG, SDM660_SLAVE_TLMM_SOUTH, SDM660_SLAVE_MPM, SDM660_SLAVE_CNOC_MNOC_MMSS_CFG, SDM660_SLAVE_SDCC_2, SDM660_SLAVE_SDCC_1, SDM660_SLAVE_SPDM, SDM660_SLAVE_PMIC_ARB, SDM660_SLAVE_PRNG, SDM660_SLAVE_MSS_CFG, SDM660_SLAVE_GPUSS_CFG, SDM660_SLAVE_IMEM_CFG, SDM660_SLAVE_USB3_0, SDM660_SLAVE_A2NOC_CFG, SDM660_SLAVE_TLMM_NORTH, SDM660_SLAVE_USB_HS, SDM660_SLAVE_PDM, SDM660_SLAVE_TLMM_CENTER, SDM660_SLAVE_AHB2PHY, SDM660_SLAVE_BLSP_2, SDM660_SLAVE_BLSP_1, SDM660_SLAVE_PIMEM_CFG, SDM660_SLAVE_GLM, SDM660_SLAVE_MESSAGE_RAM, SDM660_SLAVE_CNOC_A2NOC, SDM660_SLAVE_BIMC_CFG, SDM660_SLAVE_CNOC_MNOC_CFG); 278f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_apss_proc, SDM660_MASTER_APPS_PROC, 16, 0, -1, true, -1, 0, -1, SDM660_SLAVE_GNOC_SNOC, SDM660_SLAVE_GNOC_BIMC); 279f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_cnoc_mnoc_mmss_cfg, SDM660_MASTER_CNOC_MNOC_MMSS_CFG, 8, 4, -1, true, -1, 0, -1, SDM660_SLAVE_VENUS_THROTTLE_CFG, SDM660_SLAVE_VENUS_CFG, SDM660_SLAVE_CAMERA_THROTTLE_CFG, SDM660_SLAVE_SMMU_CFG, SDM660_SLAVE_CAMERA_CFG, SDM660_SLAVE_CSI_PHY_CFG, SDM660_SLAVE_DISPLAY_THROTTLE_CFG, SDM660_SLAVE_DISPLAY_CFG, SDM660_SLAVE_MMSS_CLK_CFG, SDM660_SLAVE_MNOC_MPU_CFG, SDM660_SLAVE_MISC_CFG, SDM660_SLAVE_MMSS_CLK_XPU_CFG); 280f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_cnoc_mnoc_cfg, SDM660_MASTER_CNOC_MNOC_CFG, 4, 5, -1, true, -1, 0, -1, SDM660_SLAVE_SRVC_MNOC); 281f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_cpp, SDM660_MASTER_CPP, 16, 115, -1, true, NOC_QOS_MODE_BYPASS, 0, 4, SDM660_SLAVE_MNOC_BIMC); 282f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_jpeg, SDM660_MASTER_JPEG, 16, 7, -1, true, NOC_QOS_MODE_BYPASS, 0, 6, SDM660_SLAVE_MNOC_BIMC); 283f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_mdp_p0, SDM660_MASTER_MDP_P0, 16, 8, -1, true, NOC_QOS_MODE_BYPASS, 0, 0, SDM660_SLAVE_MNOC_BIMC); /* vrail-comp???? */ 284f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_mdp_p1, SDM660_MASTER_MDP_P1, 16, 61, -1, true, NOC_QOS_MODE_BYPASS, 0, 1, SDM660_SLAVE_MNOC_BIMC); /* vrail-comp??? */ 285f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_venus, SDM660_MASTER_VENUS, 16, 9, -1, true, NOC_QOS_MODE_BYPASS, 0, 1, SDM660_SLAVE_MNOC_BIMC); 286f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_vfe, SDM660_MASTER_VFE, 16, 11, -1, true, NOC_QOS_MODE_BYPASS, 0, 5, SDM660_SLAVE_MNOC_BIMC); 287f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_qdss_etr, SDM660_MASTER_QDSS_ETR, 8, 31, -1, true, NOC_QOS_MODE_FIXED, 1, 1, SDM660_SLAVE_PIMEM, SDM660_SLAVE_IMEM, SDM660_SLAVE_SNOC_CNOC, SDM660_SLAVE_SNOC_BIMC); 288f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_qdss_bam, SDM660_MASTER_QDSS_BAM, 4, 19, -1, true, NOC_QOS_MODE_FIXED, 1, 0, SDM660_SLAVE_PIMEM, SDM660_SLAVE_IMEM, SDM660_SLAVE_SNOC_CNOC, SDM660_SLAVE_SNOC_BIMC); 289f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_snoc_cfg, SDM660_MASTER_SNOC_CFG, 4, 20, -1, false, -1, 0, -1, SDM660_SLAVE_SRVC_SNOC); 290f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_bimc_snoc, SDM660_MASTER_BIMC_SNOC, 8, 21, -1, false, -1, 0, -1, SDM660_SLAVE_PIMEM, SDM660_SLAVE_IPA, SDM660_SLAVE_QDSS_STM, SDM660_SLAVE_LPASS, SDM660_SLAVE_HMSS, SDM660_SLAVE_CDSP, SDM660_SLAVE_SNOC_CNOC, SDM660_SLAVE_WLAN, SDM660_SLAVE_IMEM); 291f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_gnoc_snoc, SDM660_MASTER_GNOC_SNOC, 8, 150, -1, false, -1, 0, -1, SDM660_SLAVE_PIMEM, SDM660_SLAVE_IPA, SDM660_SLAVE_QDSS_STM, SDM660_SLAVE_LPASS, SDM660_SLAVE_HMSS, SDM660_SLAVE_CDSP, SDM660_SLAVE_SNOC_CNOC, SDM660_SLAVE_WLAN, SDM660_SLAVE_IMEM); 292f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(mas_a2noc_snoc, SDM660_MASTER_A2NOC_SNOC, 16, 112, -1, false, -1, 0, -1, SDM660_SLAVE_PIMEM, SDM660_SLAVE_IPA, SDM660_SLAVE_QDSS_STM, SDM660_SLAVE_LPASS, SDM660_SLAVE_HMSS, SDM660_SLAVE_SNOC_BIMC, SDM660_SLAVE_CDSP, SDM660_SLAVE_SNOC_CNOC, SDM660_SLAVE_WLAN, SDM660_SLAVE_IMEM); 293f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_a2noc_snoc, SDM660_SLAVE_A2NOC_SNOC, 16, -1, 143, false, -1, 0, -1, SDM660_MASTER_A2NOC_SNOC); 294f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_ebi, SDM660_SLAVE_EBI, 4, -1, 0, false, -1, 0, -1, 0); 295f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_hmss_l3, SDM660_SLAVE_HMSS_L3, 4, -1, 160, false, -1, 0, -1, 0); 296f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_bimc_snoc, SDM660_SLAVE_BIMC_SNOC, 4, -1, 2, false, -1, 0, -1, SDM660_MASTER_BIMC_SNOC); 297f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_cnoc_a2noc, SDM660_SLAVE_CNOC_A2NOC, 8, -1, 208, true, -1, 0, -1, SDM660_MASTER_CNOC_A2NOC); 298f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_mpm, SDM660_SLAVE_MPM, 4, -1, 62, true, -1, 0, -1, 0); 299f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_pmic_arb, SDM660_SLAVE_PMIC_ARB, 4, -1, 59, true, -1, 0, -1, 0); 300f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_tlmm_north, SDM660_SLAVE_TLMM_NORTH, 8, -1, 214, true, -1, 0, -1, 0); 301f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_tcsr, SDM660_SLAVE_TCSR, 4, -1, 50, true, -1, 0, -1, 0); 302f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_pimem_cfg, SDM660_SLAVE_PIMEM_CFG, 4, -1, 167, true, -1, 0, -1, 0); 303f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_imem_cfg, SDM660_SLAVE_IMEM_CFG, 4, -1, 54, true, -1, 0, -1, 0); 304f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_message_ram, SDM660_SLAVE_MESSAGE_RAM, 4, -1, 55, true, -1, 0, -1, 0); 305f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_glm, SDM660_SLAVE_GLM, 4, -1, 209, true, -1, 0, -1, 0); 306f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_bimc_cfg, SDM660_SLAVE_BIMC_CFG, 4, -1, 56, true, -1, 0, -1, 0); 307f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_prng, SDM660_SLAVE_PRNG, 4, -1, 44, true, -1, 0, -1, 0); 308f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_spdm, SDM660_SLAVE_SPDM, 4, -1, 60, true, -1, 0, -1, 0); 309f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_qdss_cfg, SDM660_SLAVE_QDSS_CFG, 4, -1, 63, true, -1, 0, -1, 0); 310a06c2e5cSShawn Guo DEFINE_QNODE(slv_cnoc_mnoc_cfg, SDM660_SLAVE_CNOC_MNOC_CFG, 4, -1, 66, true, -1, 0, -1, SDM660_MASTER_CNOC_MNOC_CFG); 311f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_snoc_cfg, SDM660_SLAVE_SNOC_CFG, 4, -1, 70, true, -1, 0, -1, 0); 312f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_qm_cfg, SDM660_SLAVE_QM_CFG, 4, -1, 212, true, -1, 0, -1, 0); 313f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_clk_ctl, SDM660_SLAVE_CLK_CTL, 4, -1, 47, true, -1, 0, -1, 0); 314f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_mss_cfg, SDM660_SLAVE_MSS_CFG, 4, -1, 48, true, -1, 0, -1, 0); 315f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_tlmm_south, SDM660_SLAVE_TLMM_SOUTH, 4, -1, 217, true, -1, 0, -1, 0); 316f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_ufs_cfg, SDM660_SLAVE_UFS_CFG, 4, -1, 92, true, -1, 0, -1, 0); 317f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_a2noc_cfg, SDM660_SLAVE_A2NOC_CFG, 4, -1, 150, true, -1, 0, -1, 0); 318f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_a2noc_smmu_cfg, SDM660_SLAVE_A2NOC_SMMU_CFG, 8, -1, 152, true, -1, 0, -1, 0); 319f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_gpuss_cfg, SDM660_SLAVE_GPUSS_CFG, 8, -1, 11, true, -1, 0, -1, 0); 320f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_ahb2phy, SDM660_SLAVE_AHB2PHY, 4, -1, 163, true, -1, 0, -1, 0); 321f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_blsp_1, SDM660_SLAVE_BLSP_1, 4, -1, 39, true, -1, 0, -1, 0); 322f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_sdcc_1, SDM660_SLAVE_SDCC_1, 4, -1, 31, true, -1, 0, -1, 0); 323f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_sdcc_2, SDM660_SLAVE_SDCC_2, 4, -1, 33, true, -1, 0, -1, 0); 324f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_tlmm_center, SDM660_SLAVE_TLMM_CENTER, 4, -1, 218, true, -1, 0, -1, 0); 325f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_blsp_2, SDM660_SLAVE_BLSP_2, 4, -1, 37, true, -1, 0, -1, 0); 326f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_pdm, SDM660_SLAVE_PDM, 4, -1, 41, true, -1, 0, -1, 0); 327f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_cnoc_mnoc_mmss_cfg, SDM660_SLAVE_CNOC_MNOC_MMSS_CFG, 8, -1, 58, true, -1, 0, -1, SDM660_MASTER_CNOC_MNOC_MMSS_CFG); 328f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_usb_hs, SDM660_SLAVE_USB_HS, 4, -1, 40, true, -1, 0, -1, 0); 329f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_usb3_0, SDM660_SLAVE_USB3_0, 4, -1, 22, true, -1, 0, -1, 0); 330f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_srvc_cnoc, SDM660_SLAVE_SRVC_CNOC, 4, -1, 76, true, -1, 0, -1, 0); 331f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_gnoc_bimc, SDM660_SLAVE_GNOC_BIMC, 16, -1, 210, true, -1, 0, -1, SDM660_MASTER_GNOC_BIMC); 332f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_gnoc_snoc, SDM660_SLAVE_GNOC_SNOC, 8, -1, 211, true, -1, 0, -1, SDM660_MASTER_GNOC_SNOC); 333f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_camera_cfg, SDM660_SLAVE_CAMERA_CFG, 4, -1, 3, true, -1, 0, -1, 0); 334f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_camera_throttle_cfg, SDM660_SLAVE_CAMERA_THROTTLE_CFG, 4, -1, 154, true, -1, 0, -1, 0); 335f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_misc_cfg, SDM660_SLAVE_MISC_CFG, 4, -1, 8, true, -1, 0, -1, 0); 336f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_venus_throttle_cfg, SDM660_SLAVE_VENUS_THROTTLE_CFG, 4, -1, 178, true, -1, 0, -1, 0); 337f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_venus_cfg, SDM660_SLAVE_VENUS_CFG, 4, -1, 10, true, -1, 0, -1, 0); 338f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_mmss_clk_xpu_cfg, SDM660_SLAVE_MMSS_CLK_XPU_CFG, 4, -1, 13, true, -1, 0, -1, 0); 339f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_mmss_clk_cfg, SDM660_SLAVE_MMSS_CLK_CFG, 4, -1, 12, true, -1, 0, -1, 0); 340f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_mnoc_mpu_cfg, SDM660_SLAVE_MNOC_MPU_CFG, 4, -1, 14, true, -1, 0, -1, 0); 341f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_display_cfg, SDM660_SLAVE_DISPLAY_CFG, 4, -1, 4, true, -1, 0, -1, 0); 342f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_csi_phy_cfg, SDM660_SLAVE_CSI_PHY_CFG, 4, -1, 224, true, -1, 0, -1, 0); 343f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_display_throttle_cfg, SDM660_SLAVE_DISPLAY_THROTTLE_CFG, 4, -1, 156, true, -1, 0, -1, 0); 344f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_smmu_cfg, SDM660_SLAVE_SMMU_CFG, 8, -1, 205, true, -1, 0, -1, 0); 345f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_mnoc_bimc, SDM660_SLAVE_MNOC_BIMC, 16, -1, 16, true, -1, 0, -1, SDM660_MASTER_MNOC_BIMC); 346f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_srvc_mnoc, SDM660_SLAVE_SRVC_MNOC, 8, -1, 17, true, -1, 0, -1, 0); 347f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_hmss, SDM660_SLAVE_HMSS, 8, -1, 20, true, -1, 0, -1, 0); 348f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_lpass, SDM660_SLAVE_LPASS, 4, -1, 21, true, -1, 0, -1, 0); 349f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_wlan, SDM660_SLAVE_WLAN, 4, -1, 206, false, -1, 0, -1, 0); 350f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_cdsp, SDM660_SLAVE_CDSP, 4, -1, 221, true, -1, 0, -1, 0); 351f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_ipa, SDM660_SLAVE_IPA, 4, -1, 183, true, -1, 0, -1, 0); 352f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_snoc_bimc, SDM660_SLAVE_SNOC_BIMC, 16, -1, 24, false, -1, 0, -1, SDM660_MASTER_SNOC_BIMC); 353f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_snoc_cnoc, SDM660_SLAVE_SNOC_CNOC, 8, -1, 25, false, -1, 0, -1, SDM660_MASTER_SNOC_CNOC); 354f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_imem, SDM660_SLAVE_IMEM, 8, -1, 26, false, -1, 0, -1, 0); 355f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_pimem, SDM660_SLAVE_PIMEM, 8, -1, 166, false, -1, 0, -1, 0); 356f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_qdss_stm, SDM660_SLAVE_QDSS_STM, 4, -1, 30, false, -1, 0, -1, 0); 357f80a1d41SAngeloGioacchino Del Regno DEFINE_QNODE(slv_srvc_snoc, SDM660_SLAVE_SRVC_SNOC, 16, -1, 29, false, -1, 0, -1, 0); 358f80a1d41SAngeloGioacchino Del Regno 359f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_node *sdm660_a2noc_nodes[] = { 360f80a1d41SAngeloGioacchino Del Regno [MASTER_IPA] = &mas_ipa, 361f80a1d41SAngeloGioacchino Del Regno [MASTER_CNOC_A2NOC] = &mas_cnoc_a2noc, 362f80a1d41SAngeloGioacchino Del Regno [MASTER_SDCC_1] = &mas_sdcc_1, 363f80a1d41SAngeloGioacchino Del Regno [MASTER_SDCC_2] = &mas_sdcc_2, 364f80a1d41SAngeloGioacchino Del Regno [MASTER_BLSP_1] = &mas_blsp_1, 365f80a1d41SAngeloGioacchino Del Regno [MASTER_BLSP_2] = &mas_blsp_2, 366f80a1d41SAngeloGioacchino Del Regno [MASTER_UFS] = &mas_ufs, 367f80a1d41SAngeloGioacchino Del Regno [MASTER_USB_HS] = &mas_usb_hs, 368f80a1d41SAngeloGioacchino Del Regno [MASTER_USB3] = &mas_usb3, 369f80a1d41SAngeloGioacchino Del Regno [MASTER_CRYPTO_C0] = &mas_crypto, 370f80a1d41SAngeloGioacchino Del Regno [SLAVE_A2NOC_SNOC] = &slv_a2noc_snoc, 371f80a1d41SAngeloGioacchino Del Regno }; 372f80a1d41SAngeloGioacchino Del Regno 373f80a1d41SAngeloGioacchino Del Regno static const struct regmap_config sdm660_a2noc_regmap_config = { 374f80a1d41SAngeloGioacchino Del Regno .reg_bits = 32, 375f80a1d41SAngeloGioacchino Del Regno .reg_stride = 4, 376f80a1d41SAngeloGioacchino Del Regno .val_bits = 32, 377f80a1d41SAngeloGioacchino Del Regno .max_register = 0x20000, 378f80a1d41SAngeloGioacchino Del Regno .fast_io = true, 379f80a1d41SAngeloGioacchino Del Regno }; 380f80a1d41SAngeloGioacchino Del Regno 381f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_desc sdm660_a2noc = { 382f80a1d41SAngeloGioacchino Del Regno .nodes = sdm660_a2noc_nodes, 383f80a1d41SAngeloGioacchino Del Regno .num_nodes = ARRAY_SIZE(sdm660_a2noc_nodes), 384f80a1d41SAngeloGioacchino Del Regno .regmap_cfg = &sdm660_a2noc_regmap_config, 385f80a1d41SAngeloGioacchino Del Regno }; 386f80a1d41SAngeloGioacchino Del Regno 387f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_node *sdm660_bimc_nodes[] = { 388f80a1d41SAngeloGioacchino Del Regno [MASTER_GNOC_BIMC] = &mas_gnoc_bimc, 389f80a1d41SAngeloGioacchino Del Regno [MASTER_OXILI] = &mas_oxili, 390f80a1d41SAngeloGioacchino Del Regno [MASTER_MNOC_BIMC] = &mas_mnoc_bimc, 391f80a1d41SAngeloGioacchino Del Regno [MASTER_SNOC_BIMC] = &mas_snoc_bimc, 392f80a1d41SAngeloGioacchino Del Regno [MASTER_PIMEM] = &mas_pimem, 393f80a1d41SAngeloGioacchino Del Regno [SLAVE_EBI] = &slv_ebi, 394f80a1d41SAngeloGioacchino Del Regno [SLAVE_HMSS_L3] = &slv_hmss_l3, 395f80a1d41SAngeloGioacchino Del Regno [SLAVE_BIMC_SNOC] = &slv_bimc_snoc, 396f80a1d41SAngeloGioacchino Del Regno }; 397f80a1d41SAngeloGioacchino Del Regno 398f80a1d41SAngeloGioacchino Del Regno static const struct regmap_config sdm660_bimc_regmap_config = { 399f80a1d41SAngeloGioacchino Del Regno .reg_bits = 32, 400f80a1d41SAngeloGioacchino Del Regno .reg_stride = 4, 401f80a1d41SAngeloGioacchino Del Regno .val_bits = 32, 402f80a1d41SAngeloGioacchino Del Regno .max_register = 0x80000, 403f80a1d41SAngeloGioacchino Del Regno .fast_io = true, 404f80a1d41SAngeloGioacchino Del Regno }; 405f80a1d41SAngeloGioacchino Del Regno 406f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_desc sdm660_bimc = { 407f80a1d41SAngeloGioacchino Del Regno .nodes = sdm660_bimc_nodes, 408f80a1d41SAngeloGioacchino Del Regno .num_nodes = ARRAY_SIZE(sdm660_bimc_nodes), 409f80a1d41SAngeloGioacchino Del Regno .regmap_cfg = &sdm660_bimc_regmap_config, 410f80a1d41SAngeloGioacchino Del Regno }; 411f80a1d41SAngeloGioacchino Del Regno 412f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_node *sdm660_cnoc_nodes[] = { 413f80a1d41SAngeloGioacchino Del Regno [MASTER_SNOC_CNOC] = &mas_snoc_cnoc, 414f80a1d41SAngeloGioacchino Del Regno [MASTER_QDSS_DAP] = &mas_qdss_dap, 415f80a1d41SAngeloGioacchino Del Regno [SLAVE_CNOC_A2NOC] = &slv_cnoc_a2noc, 416f80a1d41SAngeloGioacchino Del Regno [SLAVE_MPM] = &slv_mpm, 417f80a1d41SAngeloGioacchino Del Regno [SLAVE_PMIC_ARB] = &slv_pmic_arb, 418f80a1d41SAngeloGioacchino Del Regno [SLAVE_TLMM_NORTH] = &slv_tlmm_north, 419f80a1d41SAngeloGioacchino Del Regno [SLAVE_TCSR] = &slv_tcsr, 420f80a1d41SAngeloGioacchino Del Regno [SLAVE_PIMEM_CFG] = &slv_pimem_cfg, 421f80a1d41SAngeloGioacchino Del Regno [SLAVE_IMEM_CFG] = &slv_imem_cfg, 422f80a1d41SAngeloGioacchino Del Regno [SLAVE_MESSAGE_RAM] = &slv_message_ram, 423f80a1d41SAngeloGioacchino Del Regno [SLAVE_GLM] = &slv_glm, 424f80a1d41SAngeloGioacchino Del Regno [SLAVE_BIMC_CFG] = &slv_bimc_cfg, 425f80a1d41SAngeloGioacchino Del Regno [SLAVE_PRNG] = &slv_prng, 426f80a1d41SAngeloGioacchino Del Regno [SLAVE_SPDM] = &slv_spdm, 427f80a1d41SAngeloGioacchino Del Regno [SLAVE_QDSS_CFG] = &slv_qdss_cfg, 428f80a1d41SAngeloGioacchino Del Regno [SLAVE_CNOC_MNOC_CFG] = &slv_cnoc_mnoc_cfg, 429f80a1d41SAngeloGioacchino Del Regno [SLAVE_SNOC_CFG] = &slv_snoc_cfg, 430f80a1d41SAngeloGioacchino Del Regno [SLAVE_QM_CFG] = &slv_qm_cfg, 431f80a1d41SAngeloGioacchino Del Regno [SLAVE_CLK_CTL] = &slv_clk_ctl, 432f80a1d41SAngeloGioacchino Del Regno [SLAVE_MSS_CFG] = &slv_mss_cfg, 433f80a1d41SAngeloGioacchino Del Regno [SLAVE_TLMM_SOUTH] = &slv_tlmm_south, 434f80a1d41SAngeloGioacchino Del Regno [SLAVE_UFS_CFG] = &slv_ufs_cfg, 435f80a1d41SAngeloGioacchino Del Regno [SLAVE_A2NOC_CFG] = &slv_a2noc_cfg, 436f80a1d41SAngeloGioacchino Del Regno [SLAVE_A2NOC_SMMU_CFG] = &slv_a2noc_smmu_cfg, 437f80a1d41SAngeloGioacchino Del Regno [SLAVE_GPUSS_CFG] = &slv_gpuss_cfg, 438f80a1d41SAngeloGioacchino Del Regno [SLAVE_AHB2PHY] = &slv_ahb2phy, 439f80a1d41SAngeloGioacchino Del Regno [SLAVE_BLSP_1] = &slv_blsp_1, 440f80a1d41SAngeloGioacchino Del Regno [SLAVE_SDCC_1] = &slv_sdcc_1, 441f80a1d41SAngeloGioacchino Del Regno [SLAVE_SDCC_2] = &slv_sdcc_2, 442f80a1d41SAngeloGioacchino Del Regno [SLAVE_TLMM_CENTER] = &slv_tlmm_center, 443f80a1d41SAngeloGioacchino Del Regno [SLAVE_BLSP_2] = &slv_blsp_2, 444f80a1d41SAngeloGioacchino Del Regno [SLAVE_PDM] = &slv_pdm, 445f80a1d41SAngeloGioacchino Del Regno [SLAVE_CNOC_MNOC_MMSS_CFG] = &slv_cnoc_mnoc_mmss_cfg, 446f80a1d41SAngeloGioacchino Del Regno [SLAVE_USB_HS] = &slv_usb_hs, 447f80a1d41SAngeloGioacchino Del Regno [SLAVE_USB3_0] = &slv_usb3_0, 448f80a1d41SAngeloGioacchino Del Regno [SLAVE_SRVC_CNOC] = &slv_srvc_cnoc, 449f80a1d41SAngeloGioacchino Del Regno }; 450f80a1d41SAngeloGioacchino Del Regno 451f80a1d41SAngeloGioacchino Del Regno static const struct regmap_config sdm660_cnoc_regmap_config = { 452f80a1d41SAngeloGioacchino Del Regno .reg_bits = 32, 453f80a1d41SAngeloGioacchino Del Regno .reg_stride = 4, 454f80a1d41SAngeloGioacchino Del Regno .val_bits = 32, 455f80a1d41SAngeloGioacchino Del Regno .max_register = 0x10000, 456f80a1d41SAngeloGioacchino Del Regno .fast_io = true, 457f80a1d41SAngeloGioacchino Del Regno }; 458f80a1d41SAngeloGioacchino Del Regno 459f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_desc sdm660_cnoc = { 460f80a1d41SAngeloGioacchino Del Regno .nodes = sdm660_cnoc_nodes, 461f80a1d41SAngeloGioacchino Del Regno .num_nodes = ARRAY_SIZE(sdm660_cnoc_nodes), 462f80a1d41SAngeloGioacchino Del Regno .regmap_cfg = &sdm660_cnoc_regmap_config, 463f80a1d41SAngeloGioacchino Del Regno }; 464f80a1d41SAngeloGioacchino Del Regno 465f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_node *sdm660_gnoc_nodes[] = { 466f80a1d41SAngeloGioacchino Del Regno [MASTER_APSS_PROC] = &mas_apss_proc, 467f80a1d41SAngeloGioacchino Del Regno [SLAVE_GNOC_BIMC] = &slv_gnoc_bimc, 468f80a1d41SAngeloGioacchino Del Regno [SLAVE_GNOC_SNOC] = &slv_gnoc_snoc, 469f80a1d41SAngeloGioacchino Del Regno }; 470f80a1d41SAngeloGioacchino Del Regno 471f80a1d41SAngeloGioacchino Del Regno static const struct regmap_config sdm660_gnoc_regmap_config = { 472f80a1d41SAngeloGioacchino Del Regno .reg_bits = 32, 473f80a1d41SAngeloGioacchino Del Regno .reg_stride = 4, 474f80a1d41SAngeloGioacchino Del Regno .val_bits = 32, 475f80a1d41SAngeloGioacchino Del Regno .max_register = 0xe000, 476f80a1d41SAngeloGioacchino Del Regno .fast_io = true, 477f80a1d41SAngeloGioacchino Del Regno }; 478f80a1d41SAngeloGioacchino Del Regno 479f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_desc sdm660_gnoc = { 480f80a1d41SAngeloGioacchino Del Regno .nodes = sdm660_gnoc_nodes, 481f80a1d41SAngeloGioacchino Del Regno .num_nodes = ARRAY_SIZE(sdm660_gnoc_nodes), 482f80a1d41SAngeloGioacchino Del Regno .regmap_cfg = &sdm660_gnoc_regmap_config, 483f80a1d41SAngeloGioacchino Del Regno }; 484f80a1d41SAngeloGioacchino Del Regno 485f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_node *sdm660_mnoc_nodes[] = { 486f80a1d41SAngeloGioacchino Del Regno [MASTER_CPP] = &mas_cpp, 487f80a1d41SAngeloGioacchino Del Regno [MASTER_JPEG] = &mas_jpeg, 488f80a1d41SAngeloGioacchino Del Regno [MASTER_MDP_P0] = &mas_mdp_p0, 489f80a1d41SAngeloGioacchino Del Regno [MASTER_MDP_P1] = &mas_mdp_p1, 490f80a1d41SAngeloGioacchino Del Regno [MASTER_VENUS] = &mas_venus, 491f80a1d41SAngeloGioacchino Del Regno [MASTER_VFE] = &mas_vfe, 492f80a1d41SAngeloGioacchino Del Regno [MASTER_CNOC_MNOC_MMSS_CFG] = &mas_cnoc_mnoc_mmss_cfg, 493f80a1d41SAngeloGioacchino Del Regno [MASTER_CNOC_MNOC_CFG] = &mas_cnoc_mnoc_cfg, 494f80a1d41SAngeloGioacchino Del Regno [SLAVE_CAMERA_CFG] = &slv_camera_cfg, 495f80a1d41SAngeloGioacchino Del Regno [SLAVE_CAMERA_THROTTLE_CFG] = &slv_camera_throttle_cfg, 496f80a1d41SAngeloGioacchino Del Regno [SLAVE_MISC_CFG] = &slv_misc_cfg, 497f80a1d41SAngeloGioacchino Del Regno [SLAVE_VENUS_THROTTLE_CFG] = &slv_venus_throttle_cfg, 498f80a1d41SAngeloGioacchino Del Regno [SLAVE_VENUS_CFG] = &slv_venus_cfg, 499f80a1d41SAngeloGioacchino Del Regno [SLAVE_MMSS_CLK_XPU_CFG] = &slv_mmss_clk_xpu_cfg, 500f80a1d41SAngeloGioacchino Del Regno [SLAVE_MMSS_CLK_CFG] = &slv_mmss_clk_cfg, 501f80a1d41SAngeloGioacchino Del Regno [SLAVE_MNOC_MPU_CFG] = &slv_mnoc_mpu_cfg, 502f80a1d41SAngeloGioacchino Del Regno [SLAVE_DISPLAY_CFG] = &slv_display_cfg, 503f80a1d41SAngeloGioacchino Del Regno [SLAVE_CSI_PHY_CFG] = &slv_csi_phy_cfg, 504f80a1d41SAngeloGioacchino Del Regno [SLAVE_DISPLAY_THROTTLE_CFG] = &slv_display_throttle_cfg, 505f80a1d41SAngeloGioacchino Del Regno [SLAVE_SMMU_CFG] = &slv_smmu_cfg, 506f80a1d41SAngeloGioacchino Del Regno [SLAVE_SRVC_MNOC] = &slv_srvc_mnoc, 507f80a1d41SAngeloGioacchino Del Regno [SLAVE_MNOC_BIMC] = &slv_mnoc_bimc, 508f80a1d41SAngeloGioacchino Del Regno }; 509f80a1d41SAngeloGioacchino Del Regno 510f80a1d41SAngeloGioacchino Del Regno static const struct regmap_config sdm660_mnoc_regmap_config = { 511f80a1d41SAngeloGioacchino Del Regno .reg_bits = 32, 512f80a1d41SAngeloGioacchino Del Regno .reg_stride = 4, 513f80a1d41SAngeloGioacchino Del Regno .val_bits = 32, 514f80a1d41SAngeloGioacchino Del Regno .max_register = 0x10000, 515f80a1d41SAngeloGioacchino Del Regno .fast_io = true, 516f80a1d41SAngeloGioacchino Del Regno }; 517f80a1d41SAngeloGioacchino Del Regno 518f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_desc sdm660_mnoc = { 519f80a1d41SAngeloGioacchino Del Regno .nodes = sdm660_mnoc_nodes, 520f80a1d41SAngeloGioacchino Del Regno .num_nodes = ARRAY_SIZE(sdm660_mnoc_nodes), 521f80a1d41SAngeloGioacchino Del Regno .regmap_cfg = &sdm660_mnoc_regmap_config, 522f80a1d41SAngeloGioacchino Del Regno }; 523f80a1d41SAngeloGioacchino Del Regno 524f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_node *sdm660_snoc_nodes[] = { 525f80a1d41SAngeloGioacchino Del Regno [MASTER_QDSS_ETR] = &mas_qdss_etr, 526f80a1d41SAngeloGioacchino Del Regno [MASTER_QDSS_BAM] = &mas_qdss_bam, 527f80a1d41SAngeloGioacchino Del Regno [MASTER_SNOC_CFG] = &mas_snoc_cfg, 528f80a1d41SAngeloGioacchino Del Regno [MASTER_BIMC_SNOC] = &mas_bimc_snoc, 529f80a1d41SAngeloGioacchino Del Regno [MASTER_A2NOC_SNOC] = &mas_a2noc_snoc, 530f80a1d41SAngeloGioacchino Del Regno [MASTER_GNOC_SNOC] = &mas_gnoc_snoc, 531f80a1d41SAngeloGioacchino Del Regno [SLAVE_HMSS] = &slv_hmss, 532f80a1d41SAngeloGioacchino Del Regno [SLAVE_LPASS] = &slv_lpass, 533f80a1d41SAngeloGioacchino Del Regno [SLAVE_WLAN] = &slv_wlan, 534f80a1d41SAngeloGioacchino Del Regno [SLAVE_CDSP] = &slv_cdsp, 535f80a1d41SAngeloGioacchino Del Regno [SLAVE_IPA] = &slv_ipa, 536f80a1d41SAngeloGioacchino Del Regno [SLAVE_SNOC_BIMC] = &slv_snoc_bimc, 537f80a1d41SAngeloGioacchino Del Regno [SLAVE_SNOC_CNOC] = &slv_snoc_cnoc, 538f80a1d41SAngeloGioacchino Del Regno [SLAVE_IMEM] = &slv_imem, 539f80a1d41SAngeloGioacchino Del Regno [SLAVE_PIMEM] = &slv_pimem, 540f80a1d41SAngeloGioacchino Del Regno [SLAVE_QDSS_STM] = &slv_qdss_stm, 541f80a1d41SAngeloGioacchino Del Regno [SLAVE_SRVC_SNOC] = &slv_srvc_snoc, 542f80a1d41SAngeloGioacchino Del Regno }; 543f80a1d41SAngeloGioacchino Del Regno 544f80a1d41SAngeloGioacchino Del Regno static const struct regmap_config sdm660_snoc_regmap_config = { 545f80a1d41SAngeloGioacchino Del Regno .reg_bits = 32, 546f80a1d41SAngeloGioacchino Del Regno .reg_stride = 4, 547f80a1d41SAngeloGioacchino Del Regno .val_bits = 32, 548f80a1d41SAngeloGioacchino Del Regno .max_register = 0x20000, 549f80a1d41SAngeloGioacchino Del Regno .fast_io = true, 550f80a1d41SAngeloGioacchino Del Regno }; 551f80a1d41SAngeloGioacchino Del Regno 552f80a1d41SAngeloGioacchino Del Regno static struct qcom_icc_desc sdm660_snoc = { 553f80a1d41SAngeloGioacchino Del Regno .nodes = sdm660_snoc_nodes, 554f80a1d41SAngeloGioacchino Del Regno .num_nodes = ARRAY_SIZE(sdm660_snoc_nodes), 555f80a1d41SAngeloGioacchino Del Regno .regmap_cfg = &sdm660_snoc_regmap_config, 556f80a1d41SAngeloGioacchino Del Regno }; 557f80a1d41SAngeloGioacchino Del Regno 558f80a1d41SAngeloGioacchino Del Regno static int qcom_icc_bimc_set_qos_health(struct regmap *rmap, 559f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_qos *qos, 560f80a1d41SAngeloGioacchino Del Regno int regnum) 561f80a1d41SAngeloGioacchino Del Regno { 562f80a1d41SAngeloGioacchino Del Regno u32 val; 563f80a1d41SAngeloGioacchino Del Regno u32 mask; 564f80a1d41SAngeloGioacchino Del Regno 565f80a1d41SAngeloGioacchino Del Regno val = qos->prio_level; 566f80a1d41SAngeloGioacchino Del Regno mask = M_BKE_HEALTH_CFG_PRIOLVL_MASK; 567f80a1d41SAngeloGioacchino Del Regno 568f80a1d41SAngeloGioacchino Del Regno val |= qos->areq_prio << M_BKE_HEALTH_CFG_AREQPRIO_SHIFT; 569f80a1d41SAngeloGioacchino Del Regno mask |= M_BKE_HEALTH_CFG_AREQPRIO_MASK; 570f80a1d41SAngeloGioacchino Del Regno 571f80a1d41SAngeloGioacchino Del Regno /* LIMITCMDS is not present on M_BKE_HEALTH_3 */ 572f80a1d41SAngeloGioacchino Del Regno if (regnum != 3) { 573f80a1d41SAngeloGioacchino Del Regno val |= qos->limit_commands << M_BKE_HEALTH_CFG_LIMITCMDS_SHIFT; 574f80a1d41SAngeloGioacchino Del Regno mask |= M_BKE_HEALTH_CFG_LIMITCMDS_MASK; 575f80a1d41SAngeloGioacchino Del Regno } 576f80a1d41SAngeloGioacchino Del Regno 577f80a1d41SAngeloGioacchino Del Regno return regmap_update_bits(rmap, 578f80a1d41SAngeloGioacchino Del Regno M_BKE_HEALTH_CFG_ADDR(regnum, qos->qos_port), 579f80a1d41SAngeloGioacchino Del Regno mask, val); 580f80a1d41SAngeloGioacchino Del Regno } 581f80a1d41SAngeloGioacchino Del Regno 582f80a1d41SAngeloGioacchino Del Regno static int qcom_icc_set_bimc_qos(struct icc_node *src, u64 max_bw, 583f80a1d41SAngeloGioacchino Del Regno bool bypass_mode) 584f80a1d41SAngeloGioacchino Del Regno { 585f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_provider *qp; 586f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_node *qn; 587f80a1d41SAngeloGioacchino Del Regno struct icc_provider *provider; 588f80a1d41SAngeloGioacchino Del Regno u32 mode = NOC_QOS_MODE_BYPASS; 589f80a1d41SAngeloGioacchino Del Regno u32 val = 0; 590f80a1d41SAngeloGioacchino Del Regno int i, rc = 0; 591f80a1d41SAngeloGioacchino Del Regno 592f80a1d41SAngeloGioacchino Del Regno qn = src->data; 593f80a1d41SAngeloGioacchino Del Regno provider = src->provider; 594f80a1d41SAngeloGioacchino Del Regno qp = to_qcom_provider(provider); 595f80a1d41SAngeloGioacchino Del Regno 596f80a1d41SAngeloGioacchino Del Regno if (qn->qos.qos_mode != -1) 597f80a1d41SAngeloGioacchino Del Regno mode = qn->qos.qos_mode; 598f80a1d41SAngeloGioacchino Del Regno 599f80a1d41SAngeloGioacchino Del Regno /* QoS Priority: The QoS Health parameters are getting considered 600f80a1d41SAngeloGioacchino Del Regno * only if we are NOT in Bypass Mode. 601f80a1d41SAngeloGioacchino Del Regno */ 602f80a1d41SAngeloGioacchino Del Regno if (mode != NOC_QOS_MODE_BYPASS) { 603f80a1d41SAngeloGioacchino Del Regno for (i = 3; i >= 0; i--) { 604f80a1d41SAngeloGioacchino Del Regno rc = qcom_icc_bimc_set_qos_health(qp->regmap, 605f80a1d41SAngeloGioacchino Del Regno &qn->qos, i); 606f80a1d41SAngeloGioacchino Del Regno if (rc) 607f80a1d41SAngeloGioacchino Del Regno return rc; 608f80a1d41SAngeloGioacchino Del Regno } 609f80a1d41SAngeloGioacchino Del Regno 610f80a1d41SAngeloGioacchino Del Regno /* Set BKE_EN to 1 when Fixed, Regulator or Limiter Mode */ 611f80a1d41SAngeloGioacchino Del Regno val = 1; 612f80a1d41SAngeloGioacchino Del Regno } 613f80a1d41SAngeloGioacchino Del Regno 614f80a1d41SAngeloGioacchino Del Regno return regmap_update_bits(qp->regmap, M_BKE_EN_ADDR(qn->qos.qos_port), 615f80a1d41SAngeloGioacchino Del Regno M_BKE_EN_EN_BMASK, val); 616f80a1d41SAngeloGioacchino Del Regno } 617f80a1d41SAngeloGioacchino Del Regno 618f80a1d41SAngeloGioacchino Del Regno static int qcom_icc_noc_set_qos_priority(struct regmap *rmap, 619f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_qos *qos) 620f80a1d41SAngeloGioacchino Del Regno { 621f80a1d41SAngeloGioacchino Del Regno u32 val; 622f80a1d41SAngeloGioacchino Del Regno int rc; 623f80a1d41SAngeloGioacchino Del Regno 624f80a1d41SAngeloGioacchino Del Regno /* Must be updated one at a time, P1 first, P0 last */ 625f80a1d41SAngeloGioacchino Del Regno val = qos->areq_prio << NOC_QOS_PRIORITY_P1_SHIFT; 626f80a1d41SAngeloGioacchino Del Regno rc = regmap_update_bits(rmap, NOC_QOS_PRIORITYn_ADDR(qos->qos_port), 627*5833c9b8SShawn Guo NOC_QOS_PRIORITY_P1_MASK, val); 628f80a1d41SAngeloGioacchino Del Regno if (rc) 629f80a1d41SAngeloGioacchino Del Regno return rc; 630f80a1d41SAngeloGioacchino Del Regno 631f80a1d41SAngeloGioacchino Del Regno return regmap_update_bits(rmap, NOC_QOS_PRIORITYn_ADDR(qos->qos_port), 632*5833c9b8SShawn Guo NOC_QOS_PRIORITY_P0_MASK, qos->prio_level); 633f80a1d41SAngeloGioacchino Del Regno } 634f80a1d41SAngeloGioacchino Del Regno 635f80a1d41SAngeloGioacchino Del Regno static int qcom_icc_set_noc_qos(struct icc_node *src, u64 max_bw) 636f80a1d41SAngeloGioacchino Del Regno { 637f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_provider *qp; 638f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_node *qn; 639f80a1d41SAngeloGioacchino Del Regno struct icc_provider *provider; 640f80a1d41SAngeloGioacchino Del Regno u32 mode = NOC_QOS_MODE_BYPASS; 641f80a1d41SAngeloGioacchino Del Regno int rc = 0; 642f80a1d41SAngeloGioacchino Del Regno 643f80a1d41SAngeloGioacchino Del Regno qn = src->data; 644f80a1d41SAngeloGioacchino Del Regno provider = src->provider; 645f80a1d41SAngeloGioacchino Del Regno qp = to_qcom_provider(provider); 646f80a1d41SAngeloGioacchino Del Regno 647f80a1d41SAngeloGioacchino Del Regno if (qn->qos.qos_port < 0) { 648f80a1d41SAngeloGioacchino Del Regno dev_dbg(src->provider->dev, 649f80a1d41SAngeloGioacchino Del Regno "NoC QoS: Skipping %s: vote aggregated on parent.\n", 650f80a1d41SAngeloGioacchino Del Regno qn->name); 651f80a1d41SAngeloGioacchino Del Regno return 0; 652f80a1d41SAngeloGioacchino Del Regno } 653f80a1d41SAngeloGioacchino Del Regno 654f80a1d41SAngeloGioacchino Del Regno if (qn->qos.qos_mode != -1) 655f80a1d41SAngeloGioacchino Del Regno mode = qn->qos.qos_mode; 656f80a1d41SAngeloGioacchino Del Regno 657f80a1d41SAngeloGioacchino Del Regno if (mode == NOC_QOS_MODE_FIXED) { 658f80a1d41SAngeloGioacchino Del Regno dev_dbg(src->provider->dev, "NoC QoS: %s: Set Fixed mode\n", 659f80a1d41SAngeloGioacchino Del Regno qn->name); 660f80a1d41SAngeloGioacchino Del Regno rc = qcom_icc_noc_set_qos_priority(qp->regmap, &qn->qos); 661f80a1d41SAngeloGioacchino Del Regno if (rc) 662f80a1d41SAngeloGioacchino Del Regno return rc; 663f80a1d41SAngeloGioacchino Del Regno } else if (mode == NOC_QOS_MODE_BYPASS) { 664f80a1d41SAngeloGioacchino Del Regno dev_dbg(src->provider->dev, "NoC QoS: %s: Set Bypass mode\n", 665f80a1d41SAngeloGioacchino Del Regno qn->name); 666f80a1d41SAngeloGioacchino Del Regno } 667f80a1d41SAngeloGioacchino Del Regno 668f80a1d41SAngeloGioacchino Del Regno return regmap_update_bits(qp->regmap, 669f80a1d41SAngeloGioacchino Del Regno NOC_QOS_MODEn_ADDR(qn->qos.qos_port), 670f80a1d41SAngeloGioacchino Del Regno NOC_QOS_MODEn_MASK, mode); 671f80a1d41SAngeloGioacchino Del Regno } 672f80a1d41SAngeloGioacchino Del Regno 673f80a1d41SAngeloGioacchino Del Regno static int qcom_icc_qos_set(struct icc_node *node, u64 sum_bw) 674f80a1d41SAngeloGioacchino Del Regno { 675f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_provider *qp = to_qcom_provider(node->provider); 676f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_node *qn = node->data; 677f80a1d41SAngeloGioacchino Del Regno 678f80a1d41SAngeloGioacchino Del Regno dev_dbg(node->provider->dev, "Setting QoS for %s\n", qn->name); 679f80a1d41SAngeloGioacchino Del Regno 680f80a1d41SAngeloGioacchino Del Regno if (qp->is_bimc_node) 681f80a1d41SAngeloGioacchino Del Regno return qcom_icc_set_bimc_qos(node, sum_bw, 682f80a1d41SAngeloGioacchino Del Regno (qn->qos.qos_mode == NOC_QOS_MODE_BYPASS)); 683f80a1d41SAngeloGioacchino Del Regno 684f80a1d41SAngeloGioacchino Del Regno return qcom_icc_set_noc_qos(node, sum_bw); 685f80a1d41SAngeloGioacchino Del Regno } 686f80a1d41SAngeloGioacchino Del Regno 687f80a1d41SAngeloGioacchino Del Regno static int qcom_icc_rpm_set(int mas_rpm_id, int slv_rpm_id, u64 sum_bw) 688f80a1d41SAngeloGioacchino Del Regno { 689f80a1d41SAngeloGioacchino Del Regno int ret = 0; 690f80a1d41SAngeloGioacchino Del Regno 691f80a1d41SAngeloGioacchino Del Regno if (mas_rpm_id != -1) { 692f80a1d41SAngeloGioacchino Del Regno ret = qcom_icc_rpm_smd_send(QCOM_SMD_RPM_ACTIVE_STATE, 693f80a1d41SAngeloGioacchino Del Regno RPM_BUS_MASTER_REQ, 694f80a1d41SAngeloGioacchino Del Regno mas_rpm_id, 695f80a1d41SAngeloGioacchino Del Regno sum_bw); 696f80a1d41SAngeloGioacchino Del Regno if (ret) { 697f80a1d41SAngeloGioacchino Del Regno pr_err("qcom_icc_rpm_smd_send mas %d error %d\n", 698f80a1d41SAngeloGioacchino Del Regno mas_rpm_id, ret); 699f80a1d41SAngeloGioacchino Del Regno return ret; 700f80a1d41SAngeloGioacchino Del Regno } 701f80a1d41SAngeloGioacchino Del Regno } 702f80a1d41SAngeloGioacchino Del Regno 703f80a1d41SAngeloGioacchino Del Regno if (slv_rpm_id != -1) { 704f80a1d41SAngeloGioacchino Del Regno ret = qcom_icc_rpm_smd_send(QCOM_SMD_RPM_ACTIVE_STATE, 705f80a1d41SAngeloGioacchino Del Regno RPM_BUS_SLAVE_REQ, 706f80a1d41SAngeloGioacchino Del Regno slv_rpm_id, 707f80a1d41SAngeloGioacchino Del Regno sum_bw); 708f80a1d41SAngeloGioacchino Del Regno if (ret) { 709f80a1d41SAngeloGioacchino Del Regno pr_err("qcom_icc_rpm_smd_send slv %d error %d\n", 710f80a1d41SAngeloGioacchino Del Regno slv_rpm_id, ret); 711f80a1d41SAngeloGioacchino Del Regno return ret; 712f80a1d41SAngeloGioacchino Del Regno } 713f80a1d41SAngeloGioacchino Del Regno } 714f80a1d41SAngeloGioacchino Del Regno 715f80a1d41SAngeloGioacchino Del Regno return ret; 716f80a1d41SAngeloGioacchino Del Regno } 717f80a1d41SAngeloGioacchino Del Regno 718f80a1d41SAngeloGioacchino Del Regno static int qcom_icc_set(struct icc_node *src, struct icc_node *dst) 719f80a1d41SAngeloGioacchino Del Regno { 720f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_provider *qp; 721f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_node *qn; 722f80a1d41SAngeloGioacchino Del Regno struct icc_provider *provider; 723f80a1d41SAngeloGioacchino Del Regno struct icc_node *n; 724f80a1d41SAngeloGioacchino Del Regno u64 sum_bw; 725f80a1d41SAngeloGioacchino Del Regno u64 max_peak_bw; 726f80a1d41SAngeloGioacchino Del Regno u64 rate; 727f80a1d41SAngeloGioacchino Del Regno u32 agg_avg = 0; 728f80a1d41SAngeloGioacchino Del Regno u32 agg_peak = 0; 729f80a1d41SAngeloGioacchino Del Regno int ret, i; 730f80a1d41SAngeloGioacchino Del Regno 731f80a1d41SAngeloGioacchino Del Regno qn = src->data; 732f80a1d41SAngeloGioacchino Del Regno provider = src->provider; 733f80a1d41SAngeloGioacchino Del Regno qp = to_qcom_provider(provider); 734f80a1d41SAngeloGioacchino Del Regno 735f80a1d41SAngeloGioacchino Del Regno list_for_each_entry(n, &provider->nodes, node_list) 736f80a1d41SAngeloGioacchino Del Regno provider->aggregate(n, 0, n->avg_bw, n->peak_bw, 737f80a1d41SAngeloGioacchino Del Regno &agg_avg, &agg_peak); 738f80a1d41SAngeloGioacchino Del Regno 739f80a1d41SAngeloGioacchino Del Regno sum_bw = icc_units_to_bps(agg_avg); 740f80a1d41SAngeloGioacchino Del Regno max_peak_bw = icc_units_to_bps(agg_peak); 741f80a1d41SAngeloGioacchino Del Regno 742f80a1d41SAngeloGioacchino Del Regno if (!qn->qos.ap_owned) { 743f80a1d41SAngeloGioacchino Del Regno /* send bandwidth request message to the RPM processor */ 744f80a1d41SAngeloGioacchino Del Regno ret = qcom_icc_rpm_set(qn->mas_rpm_id, qn->slv_rpm_id, sum_bw); 745f80a1d41SAngeloGioacchino Del Regno if (ret) 746f80a1d41SAngeloGioacchino Del Regno return ret; 747f80a1d41SAngeloGioacchino Del Regno } else if (qn->qos.qos_mode != -1) { 748f80a1d41SAngeloGioacchino Del Regno /* set bandwidth directly from the AP */ 749f80a1d41SAngeloGioacchino Del Regno ret = qcom_icc_qos_set(src, sum_bw); 750f80a1d41SAngeloGioacchino Del Regno if (ret) 751f80a1d41SAngeloGioacchino Del Regno return ret; 752f80a1d41SAngeloGioacchino Del Regno } 753f80a1d41SAngeloGioacchino Del Regno 754f80a1d41SAngeloGioacchino Del Regno rate = max(sum_bw, max_peak_bw); 755f80a1d41SAngeloGioacchino Del Regno 756f80a1d41SAngeloGioacchino Del Regno do_div(rate, qn->buswidth); 757f80a1d41SAngeloGioacchino Del Regno 758f80a1d41SAngeloGioacchino Del Regno if (qn->rate == rate) 759f80a1d41SAngeloGioacchino Del Regno return 0; 760f80a1d41SAngeloGioacchino Del Regno 761f80a1d41SAngeloGioacchino Del Regno for (i = 0; i < qp->num_clks; i++) { 762f80a1d41SAngeloGioacchino Del Regno ret = clk_set_rate(qp->bus_clks[i].clk, rate); 763f80a1d41SAngeloGioacchino Del Regno if (ret) { 764f80a1d41SAngeloGioacchino Del Regno pr_err("%s clk_set_rate error: %d\n", 765f80a1d41SAngeloGioacchino Del Regno qp->bus_clks[i].id, ret); 766f80a1d41SAngeloGioacchino Del Regno return ret; 767f80a1d41SAngeloGioacchino Del Regno } 768f80a1d41SAngeloGioacchino Del Regno } 769f80a1d41SAngeloGioacchino Del Regno 770f80a1d41SAngeloGioacchino Del Regno qn->rate = rate; 771f80a1d41SAngeloGioacchino Del Regno 772f80a1d41SAngeloGioacchino Del Regno return 0; 773f80a1d41SAngeloGioacchino Del Regno } 774f80a1d41SAngeloGioacchino Del Regno 775f80a1d41SAngeloGioacchino Del Regno static int qnoc_probe(struct platform_device *pdev) 776f80a1d41SAngeloGioacchino Del Regno { 777f80a1d41SAngeloGioacchino Del Regno struct device *dev = &pdev->dev; 778f80a1d41SAngeloGioacchino Del Regno const struct qcom_icc_desc *desc; 779f80a1d41SAngeloGioacchino Del Regno struct icc_onecell_data *data; 780f80a1d41SAngeloGioacchino Del Regno struct icc_provider *provider; 781f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_node **qnodes; 782f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_provider *qp; 783f80a1d41SAngeloGioacchino Del Regno struct icc_node *node; 784f80a1d41SAngeloGioacchino Del Regno struct resource *res; 785f80a1d41SAngeloGioacchino Del Regno size_t num_nodes, i; 786f80a1d41SAngeloGioacchino Del Regno int ret; 787f80a1d41SAngeloGioacchino Del Regno 788f80a1d41SAngeloGioacchino Del Regno /* wait for the RPM proxy */ 789f80a1d41SAngeloGioacchino Del Regno if (!qcom_icc_rpm_smd_available()) 790f80a1d41SAngeloGioacchino Del Regno return -EPROBE_DEFER; 791f80a1d41SAngeloGioacchino Del Regno 792f80a1d41SAngeloGioacchino Del Regno desc = of_device_get_match_data(dev); 793f80a1d41SAngeloGioacchino Del Regno if (!desc) 794f80a1d41SAngeloGioacchino Del Regno return -EINVAL; 795f80a1d41SAngeloGioacchino Del Regno 796f80a1d41SAngeloGioacchino Del Regno qnodes = desc->nodes; 797f80a1d41SAngeloGioacchino Del Regno num_nodes = desc->num_nodes; 798f80a1d41SAngeloGioacchino Del Regno 799f80a1d41SAngeloGioacchino Del Regno qp = devm_kzalloc(dev, sizeof(*qp), GFP_KERNEL); 800f80a1d41SAngeloGioacchino Del Regno if (!qp) 801f80a1d41SAngeloGioacchino Del Regno return -ENOMEM; 802f80a1d41SAngeloGioacchino Del Regno 803f80a1d41SAngeloGioacchino Del Regno data = devm_kzalloc(dev, struct_size(data, nodes, num_nodes), 804f80a1d41SAngeloGioacchino Del Regno GFP_KERNEL); 805f80a1d41SAngeloGioacchino Del Regno if (!data) 806f80a1d41SAngeloGioacchino Del Regno return -ENOMEM; 807f80a1d41SAngeloGioacchino Del Regno 808f80a1d41SAngeloGioacchino Del Regno if (of_device_is_compatible(dev->of_node, "qcom,sdm660-mnoc")) { 809f80a1d41SAngeloGioacchino Del Regno qp->bus_clks = devm_kmemdup(dev, bus_mm_clocks, 810f80a1d41SAngeloGioacchino Del Regno sizeof(bus_mm_clocks), GFP_KERNEL); 811f80a1d41SAngeloGioacchino Del Regno qp->num_clks = ARRAY_SIZE(bus_mm_clocks); 812f80a1d41SAngeloGioacchino Del Regno } else { 813f80a1d41SAngeloGioacchino Del Regno if (of_device_is_compatible(dev->of_node, "qcom,sdm660-bimc")) 814f80a1d41SAngeloGioacchino Del Regno qp->is_bimc_node = true; 815f80a1d41SAngeloGioacchino Del Regno 816f80a1d41SAngeloGioacchino Del Regno qp->bus_clks = devm_kmemdup(dev, bus_clocks, sizeof(bus_clocks), 817f80a1d41SAngeloGioacchino Del Regno GFP_KERNEL); 818f80a1d41SAngeloGioacchino Del Regno qp->num_clks = ARRAY_SIZE(bus_clocks); 819f80a1d41SAngeloGioacchino Del Regno } 820f80a1d41SAngeloGioacchino Del Regno if (!qp->bus_clks) 821f80a1d41SAngeloGioacchino Del Regno return -ENOMEM; 822f80a1d41SAngeloGioacchino Del Regno 823f80a1d41SAngeloGioacchino Del Regno res = platform_get_resource(pdev, IORESOURCE_MEM, 0); 824f80a1d41SAngeloGioacchino Del Regno if (!res) 825f80a1d41SAngeloGioacchino Del Regno return -ENODEV; 826f80a1d41SAngeloGioacchino Del Regno 827f80a1d41SAngeloGioacchino Del Regno qp->mmio = devm_ioremap_resource(dev, res); 828f80a1d41SAngeloGioacchino Del Regno if (IS_ERR(qp->mmio)) { 829f80a1d41SAngeloGioacchino Del Regno dev_err(dev, "Cannot ioremap interconnect bus resource\n"); 830f80a1d41SAngeloGioacchino Del Regno return PTR_ERR(qp->mmio); 831f80a1d41SAngeloGioacchino Del Regno } 832f80a1d41SAngeloGioacchino Del Regno 833f80a1d41SAngeloGioacchino Del Regno qp->regmap = devm_regmap_init_mmio(dev, qp->mmio, desc->regmap_cfg); 834f80a1d41SAngeloGioacchino Del Regno if (IS_ERR(qp->regmap)) { 835f80a1d41SAngeloGioacchino Del Regno dev_err(dev, "Cannot regmap interconnect bus resource\n"); 836f80a1d41SAngeloGioacchino Del Regno return PTR_ERR(qp->regmap); 837f80a1d41SAngeloGioacchino Del Regno } 838f80a1d41SAngeloGioacchino Del Regno 839f80a1d41SAngeloGioacchino Del Regno ret = devm_clk_bulk_get(dev, qp->num_clks, qp->bus_clks); 840f80a1d41SAngeloGioacchino Del Regno if (ret) 841f80a1d41SAngeloGioacchino Del Regno return ret; 842f80a1d41SAngeloGioacchino Del Regno 843f80a1d41SAngeloGioacchino Del Regno ret = clk_bulk_prepare_enable(qp->num_clks, qp->bus_clks); 844f80a1d41SAngeloGioacchino Del Regno if (ret) 845f80a1d41SAngeloGioacchino Del Regno return ret; 846f80a1d41SAngeloGioacchino Del Regno 847f80a1d41SAngeloGioacchino Del Regno provider = &qp->provider; 848f80a1d41SAngeloGioacchino Del Regno INIT_LIST_HEAD(&provider->nodes); 849f80a1d41SAngeloGioacchino Del Regno provider->dev = dev; 850f80a1d41SAngeloGioacchino Del Regno provider->set = qcom_icc_set; 851f80a1d41SAngeloGioacchino Del Regno provider->aggregate = icc_std_aggregate; 852f80a1d41SAngeloGioacchino Del Regno provider->xlate = of_icc_xlate_onecell; 853f80a1d41SAngeloGioacchino Del Regno provider->data = data; 854f80a1d41SAngeloGioacchino Del Regno 855f80a1d41SAngeloGioacchino Del Regno ret = icc_provider_add(provider); 856f80a1d41SAngeloGioacchino Del Regno if (ret) { 857f80a1d41SAngeloGioacchino Del Regno dev_err(dev, "error adding interconnect provider: %d\n", ret); 858f80a1d41SAngeloGioacchino Del Regno clk_bulk_disable_unprepare(qp->num_clks, qp->bus_clks); 859f80a1d41SAngeloGioacchino Del Regno return ret; 860f80a1d41SAngeloGioacchino Del Regno } 861f80a1d41SAngeloGioacchino Del Regno 862f80a1d41SAngeloGioacchino Del Regno for (i = 0; i < num_nodes; i++) { 863f80a1d41SAngeloGioacchino Del Regno size_t j; 864f80a1d41SAngeloGioacchino Del Regno 865f80a1d41SAngeloGioacchino Del Regno node = icc_node_create(qnodes[i]->id); 866f80a1d41SAngeloGioacchino Del Regno if (IS_ERR(node)) { 867f80a1d41SAngeloGioacchino Del Regno ret = PTR_ERR(node); 868f80a1d41SAngeloGioacchino Del Regno goto err; 869f80a1d41SAngeloGioacchino Del Regno } 870f80a1d41SAngeloGioacchino Del Regno 871f80a1d41SAngeloGioacchino Del Regno node->name = qnodes[i]->name; 872f80a1d41SAngeloGioacchino Del Regno node->data = qnodes[i]; 873f80a1d41SAngeloGioacchino Del Regno icc_node_add(node, provider); 874f80a1d41SAngeloGioacchino Del Regno 875f80a1d41SAngeloGioacchino Del Regno for (j = 0; j < qnodes[i]->num_links; j++) 876f80a1d41SAngeloGioacchino Del Regno icc_link_create(node, qnodes[i]->links[j]); 877f80a1d41SAngeloGioacchino Del Regno 878f80a1d41SAngeloGioacchino Del Regno data->nodes[i] = node; 879f80a1d41SAngeloGioacchino Del Regno } 880f80a1d41SAngeloGioacchino Del Regno data->num_nodes = num_nodes; 881f80a1d41SAngeloGioacchino Del Regno platform_set_drvdata(pdev, qp); 882f80a1d41SAngeloGioacchino Del Regno 883f80a1d41SAngeloGioacchino Del Regno return 0; 884f80a1d41SAngeloGioacchino Del Regno err: 885f80a1d41SAngeloGioacchino Del Regno icc_nodes_remove(provider); 886f80a1d41SAngeloGioacchino Del Regno clk_bulk_disable_unprepare(qp->num_clks, qp->bus_clks); 887f80a1d41SAngeloGioacchino Del Regno icc_provider_del(provider); 888f80a1d41SAngeloGioacchino Del Regno 889f80a1d41SAngeloGioacchino Del Regno return ret; 890f80a1d41SAngeloGioacchino Del Regno } 891f80a1d41SAngeloGioacchino Del Regno 892f80a1d41SAngeloGioacchino Del Regno static int qnoc_remove(struct platform_device *pdev) 893f80a1d41SAngeloGioacchino Del Regno { 894f80a1d41SAngeloGioacchino Del Regno struct qcom_icc_provider *qp = platform_get_drvdata(pdev); 895f80a1d41SAngeloGioacchino Del Regno 896f80a1d41SAngeloGioacchino Del Regno icc_nodes_remove(&qp->provider); 897f80a1d41SAngeloGioacchino Del Regno clk_bulk_disable_unprepare(qp->num_clks, qp->bus_clks); 898f80a1d41SAngeloGioacchino Del Regno return icc_provider_del(&qp->provider); 899f80a1d41SAngeloGioacchino Del Regno } 900f80a1d41SAngeloGioacchino Del Regno 901f80a1d41SAngeloGioacchino Del Regno static const struct of_device_id sdm660_noc_of_match[] = { 902f80a1d41SAngeloGioacchino Del Regno { .compatible = "qcom,sdm660-a2noc", .data = &sdm660_a2noc }, 903f80a1d41SAngeloGioacchino Del Regno { .compatible = "qcom,sdm660-bimc", .data = &sdm660_bimc }, 904f80a1d41SAngeloGioacchino Del Regno { .compatible = "qcom,sdm660-cnoc", .data = &sdm660_cnoc }, 905f80a1d41SAngeloGioacchino Del Regno { .compatible = "qcom,sdm660-gnoc", .data = &sdm660_gnoc }, 906f80a1d41SAngeloGioacchino Del Regno { .compatible = "qcom,sdm660-mnoc", .data = &sdm660_mnoc }, 907f80a1d41SAngeloGioacchino Del Regno { .compatible = "qcom,sdm660-snoc", .data = &sdm660_snoc }, 908f80a1d41SAngeloGioacchino Del Regno { }, 909f80a1d41SAngeloGioacchino Del Regno }; 910f80a1d41SAngeloGioacchino Del Regno MODULE_DEVICE_TABLE(of, sdm660_noc_of_match); 911f80a1d41SAngeloGioacchino Del Regno 912f80a1d41SAngeloGioacchino Del Regno static struct platform_driver sdm660_noc_driver = { 913f80a1d41SAngeloGioacchino Del Regno .probe = qnoc_probe, 914f80a1d41SAngeloGioacchino Del Regno .remove = qnoc_remove, 915f80a1d41SAngeloGioacchino Del Regno .driver = { 916f80a1d41SAngeloGioacchino Del Regno .name = "qnoc-sdm660", 917f80a1d41SAngeloGioacchino Del Regno .of_match_table = sdm660_noc_of_match, 918f80a1d41SAngeloGioacchino Del Regno }, 919f80a1d41SAngeloGioacchino Del Regno }; 920f80a1d41SAngeloGioacchino Del Regno module_platform_driver(sdm660_noc_driver); 921f80a1d41SAngeloGioacchino Del Regno MODULE_DESCRIPTION("Qualcomm sdm660 NoC driver"); 922f80a1d41SAngeloGioacchino Del Regno MODULE_LICENSE("GPL v2"); 923