1e1d5b659SRichard Röjfors /* 2e1d5b659SRichard Röjfors * i2c-xiic.c 3e1d5b659SRichard Röjfors * Copyright (c) 2002-2007 Xilinx Inc. 4e1d5b659SRichard Röjfors * Copyright (c) 2009-2010 Intel Corporation 5e1d5b659SRichard Röjfors * 6e1d5b659SRichard Röjfors * This program is free software; you can redistribute it and/or modify 7e1d5b659SRichard Röjfors * it under the terms of the GNU General Public License version 2 as 8e1d5b659SRichard Röjfors * published by the Free Software Foundation. 9e1d5b659SRichard Röjfors * 10e1d5b659SRichard Röjfors * This program is distributed in the hope that it will be useful, 11e1d5b659SRichard Röjfors * but WITHOUT ANY WARRANTY; without even the implied warranty of 12e1d5b659SRichard Röjfors * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the 13e1d5b659SRichard Röjfors * GNU General Public License for more details. 14e1d5b659SRichard Röjfors * 15e1d5b659SRichard Röjfors * You should have received a copy of the GNU General Public License 16e1d5b659SRichard Röjfors * along with this program; if not, write to the Free Software 17e1d5b659SRichard Röjfors * Foundation, Inc., 675 Mass Ave, Cambridge, MA 02139, USA. 18e1d5b659SRichard Röjfors * 19e1d5b659SRichard Röjfors * 20e1d5b659SRichard Röjfors * This code was implemented by Mocean Laboratories AB when porting linux 21e1d5b659SRichard Röjfors * to the automotive development board Russellville. The copyright holder 22e1d5b659SRichard Röjfors * as seen in the header is Intel corporation. 23e1d5b659SRichard Röjfors * Mocean Laboratories forked off the GNU/Linux platform work into a 2425985edcSLucas De Marchi * separate company called Pelagicore AB, which committed the code to the 25e1d5b659SRichard Röjfors * kernel. 26e1d5b659SRichard Röjfors */ 27e1d5b659SRichard Röjfors 28e1d5b659SRichard Röjfors /* Supports: 29e1d5b659SRichard Röjfors * Xilinx IIC 30e1d5b659SRichard Röjfors */ 31e1d5b659SRichard Röjfors #include <linux/kernel.h> 32e1d5b659SRichard Röjfors #include <linux/module.h> 33e1d5b659SRichard Röjfors #include <linux/init.h> 34e1d5b659SRichard Röjfors #include <linux/errno.h> 3502ca6c40SRandy Dunlap #include <linux/delay.h> 36e1d5b659SRichard Röjfors #include <linux/platform_device.h> 37e1d5b659SRichard Röjfors #include <linux/i2c.h> 38e1d5b659SRichard Röjfors #include <linux/interrupt.h> 39e1d5b659SRichard Röjfors #include <linux/wait.h> 40e1d5b659SRichard Röjfors #include <linux/i2c-xiic.h> 41e1d5b659SRichard Röjfors #include <linux/io.h> 425a0e3ad6STejun Heo #include <linux/slab.h> 433ac0b337SLars-Peter Clausen #include <linux/of_i2c.h> 44e1d5b659SRichard Röjfors 45e1d5b659SRichard Röjfors #define DRIVER_NAME "xiic-i2c" 46e1d5b659SRichard Röjfors 47e1d5b659SRichard Röjfors enum xilinx_i2c_state { 48e1d5b659SRichard Röjfors STATE_DONE, 49e1d5b659SRichard Röjfors STATE_ERROR, 50e1d5b659SRichard Röjfors STATE_START 51e1d5b659SRichard Röjfors }; 52e1d5b659SRichard Röjfors 53e1d5b659SRichard Röjfors /** 54e1d5b659SRichard Röjfors * struct xiic_i2c - Internal representation of the XIIC I2C bus 55e1d5b659SRichard Röjfors * @base: Memory base of the HW registers 56e1d5b659SRichard Röjfors * @wait: Wait queue for callers 57e1d5b659SRichard Röjfors * @adap: Kernel adapter representation 58e1d5b659SRichard Röjfors * @tx_msg: Messages from above to be sent 59e1d5b659SRichard Röjfors * @lock: Mutual exclusion 60e1d5b659SRichard Röjfors * @tx_pos: Current pos in TX message 61e1d5b659SRichard Röjfors * @nmsgs: Number of messages in tx_msg 62e1d5b659SRichard Röjfors * @state: See STATE_ 63e1d5b659SRichard Röjfors * @rx_msg: Current RX message 64e1d5b659SRichard Röjfors * @rx_pos: Position within current RX message 65e1d5b659SRichard Röjfors */ 66e1d5b659SRichard Röjfors struct xiic_i2c { 67e1d5b659SRichard Röjfors void __iomem *base; 68e1d5b659SRichard Röjfors wait_queue_head_t wait; 69e1d5b659SRichard Röjfors struct i2c_adapter adap; 70e1d5b659SRichard Röjfors struct i2c_msg *tx_msg; 71e1d5b659SRichard Röjfors spinlock_t lock; 72e1d5b659SRichard Röjfors unsigned int tx_pos; 73e1d5b659SRichard Röjfors unsigned int nmsgs; 74e1d5b659SRichard Röjfors enum xilinx_i2c_state state; 75e1d5b659SRichard Röjfors struct i2c_msg *rx_msg; 76e1d5b659SRichard Röjfors int rx_pos; 77e1d5b659SRichard Röjfors }; 78e1d5b659SRichard Röjfors 79e1d5b659SRichard Röjfors 80e1d5b659SRichard Röjfors #define XIIC_MSB_OFFSET 0 81e1d5b659SRichard Röjfors #define XIIC_REG_OFFSET (0x100+XIIC_MSB_OFFSET) 82e1d5b659SRichard Röjfors 83e1d5b659SRichard Röjfors /* 84e1d5b659SRichard Röjfors * Register offsets in bytes from RegisterBase. Three is added to the 85e1d5b659SRichard Röjfors * base offset to access LSB (IBM style) of the word 86e1d5b659SRichard Röjfors */ 87e1d5b659SRichard Röjfors #define XIIC_CR_REG_OFFSET (0x00+XIIC_REG_OFFSET) /* Control Register */ 88e1d5b659SRichard Röjfors #define XIIC_SR_REG_OFFSET (0x04+XIIC_REG_OFFSET) /* Status Register */ 89e1d5b659SRichard Röjfors #define XIIC_DTR_REG_OFFSET (0x08+XIIC_REG_OFFSET) /* Data Tx Register */ 90e1d5b659SRichard Röjfors #define XIIC_DRR_REG_OFFSET (0x0C+XIIC_REG_OFFSET) /* Data Rx Register */ 91e1d5b659SRichard Röjfors #define XIIC_ADR_REG_OFFSET (0x10+XIIC_REG_OFFSET) /* Address Register */ 92e1d5b659SRichard Röjfors #define XIIC_TFO_REG_OFFSET (0x14+XIIC_REG_OFFSET) /* Tx FIFO Occupancy */ 93e1d5b659SRichard Röjfors #define XIIC_RFO_REG_OFFSET (0x18+XIIC_REG_OFFSET) /* Rx FIFO Occupancy */ 94e1d5b659SRichard Röjfors #define XIIC_TBA_REG_OFFSET (0x1C+XIIC_REG_OFFSET) /* 10 Bit Address reg */ 95e1d5b659SRichard Röjfors #define XIIC_RFD_REG_OFFSET (0x20+XIIC_REG_OFFSET) /* Rx FIFO Depth reg */ 96e1d5b659SRichard Röjfors #define XIIC_GPO_REG_OFFSET (0x24+XIIC_REG_OFFSET) /* Output Register */ 97e1d5b659SRichard Röjfors 98e1d5b659SRichard Röjfors /* Control Register masks */ 99e1d5b659SRichard Röjfors #define XIIC_CR_ENABLE_DEVICE_MASK 0x01 /* Device enable = 1 */ 100e1d5b659SRichard Röjfors #define XIIC_CR_TX_FIFO_RESET_MASK 0x02 /* Transmit FIFO reset=1 */ 101e1d5b659SRichard Röjfors #define XIIC_CR_MSMS_MASK 0x04 /* Master starts Txing=1 */ 102e1d5b659SRichard Röjfors #define XIIC_CR_DIR_IS_TX_MASK 0x08 /* Dir of tx. Txing=1 */ 103e1d5b659SRichard Röjfors #define XIIC_CR_NO_ACK_MASK 0x10 /* Tx Ack. NO ack = 1 */ 104e1d5b659SRichard Röjfors #define XIIC_CR_REPEATED_START_MASK 0x20 /* Repeated start = 1 */ 105e1d5b659SRichard Röjfors #define XIIC_CR_GENERAL_CALL_MASK 0x40 /* Gen Call enabled = 1 */ 106e1d5b659SRichard Röjfors 107e1d5b659SRichard Röjfors /* Status Register masks */ 108e1d5b659SRichard Röjfors #define XIIC_SR_GEN_CALL_MASK 0x01 /* 1=a mstr issued a GC */ 109e1d5b659SRichard Röjfors #define XIIC_SR_ADDR_AS_SLAVE_MASK 0x02 /* 1=when addr as slave */ 110e1d5b659SRichard Röjfors #define XIIC_SR_BUS_BUSY_MASK 0x04 /* 1 = bus is busy */ 111e1d5b659SRichard Röjfors #define XIIC_SR_MSTR_RDING_SLAVE_MASK 0x08 /* 1=Dir: mstr <-- slave */ 112e1d5b659SRichard Röjfors #define XIIC_SR_TX_FIFO_FULL_MASK 0x10 /* 1 = Tx FIFO full */ 113e1d5b659SRichard Röjfors #define XIIC_SR_RX_FIFO_FULL_MASK 0x20 /* 1 = Rx FIFO full */ 114e1d5b659SRichard Röjfors #define XIIC_SR_RX_FIFO_EMPTY_MASK 0x40 /* 1 = Rx FIFO empty */ 115e1d5b659SRichard Röjfors #define XIIC_SR_TX_FIFO_EMPTY_MASK 0x80 /* 1 = Tx FIFO empty */ 116e1d5b659SRichard Röjfors 117e1d5b659SRichard Röjfors /* Interrupt Status Register masks Interrupt occurs when... */ 118e1d5b659SRichard Röjfors #define XIIC_INTR_ARB_LOST_MASK 0x01 /* 1 = arbitration lost */ 119e1d5b659SRichard Röjfors #define XIIC_INTR_TX_ERROR_MASK 0x02 /* 1=Tx error/msg complete */ 120e1d5b659SRichard Röjfors #define XIIC_INTR_TX_EMPTY_MASK 0x04 /* 1 = Tx FIFO/reg empty */ 121e1d5b659SRichard Röjfors #define XIIC_INTR_RX_FULL_MASK 0x08 /* 1=Rx FIFO/reg=OCY level */ 122e1d5b659SRichard Röjfors #define XIIC_INTR_BNB_MASK 0x10 /* 1 = Bus not busy */ 123e1d5b659SRichard Röjfors #define XIIC_INTR_AAS_MASK 0x20 /* 1 = when addr as slave */ 124e1d5b659SRichard Röjfors #define XIIC_INTR_NAAS_MASK 0x40 /* 1 = not addr as slave */ 125e1d5b659SRichard Röjfors #define XIIC_INTR_TX_HALF_MASK 0x80 /* 1 = TX FIFO half empty */ 126e1d5b659SRichard Röjfors 127e1d5b659SRichard Röjfors /* The following constants specify the depth of the FIFOs */ 128e1d5b659SRichard Röjfors #define IIC_RX_FIFO_DEPTH 16 /* Rx fifo capacity */ 129e1d5b659SRichard Röjfors #define IIC_TX_FIFO_DEPTH 16 /* Tx fifo capacity */ 130e1d5b659SRichard Röjfors 131e1d5b659SRichard Röjfors /* The following constants specify groups of interrupts that are typically 132e1d5b659SRichard Röjfors * enabled or disables at the same time 133e1d5b659SRichard Röjfors */ 134e1d5b659SRichard Röjfors #define XIIC_TX_INTERRUPTS \ 135e1d5b659SRichard Röjfors (XIIC_INTR_TX_ERROR_MASK | XIIC_INTR_TX_EMPTY_MASK | XIIC_INTR_TX_HALF_MASK) 136e1d5b659SRichard Röjfors 137e1d5b659SRichard Röjfors #define XIIC_TX_RX_INTERRUPTS (XIIC_INTR_RX_FULL_MASK | XIIC_TX_INTERRUPTS) 138e1d5b659SRichard Röjfors 139e1d5b659SRichard Röjfors /* The following constants are used with the following macros to specify the 140e1d5b659SRichard Röjfors * operation, a read or write operation. 141e1d5b659SRichard Röjfors */ 142e1d5b659SRichard Röjfors #define XIIC_READ_OPERATION 1 143e1d5b659SRichard Röjfors #define XIIC_WRITE_OPERATION 0 144e1d5b659SRichard Röjfors 145e1d5b659SRichard Röjfors /* 146e1d5b659SRichard Röjfors * Tx Fifo upper bit masks. 147e1d5b659SRichard Röjfors */ 148e1d5b659SRichard Röjfors #define XIIC_TX_DYN_START_MASK 0x0100 /* 1 = Set dynamic start */ 149e1d5b659SRichard Röjfors #define XIIC_TX_DYN_STOP_MASK 0x0200 /* 1 = Set dynamic stop */ 150e1d5b659SRichard Röjfors 151e1d5b659SRichard Röjfors /* 152e1d5b659SRichard Röjfors * The following constants define the register offsets for the Interrupt 153e1d5b659SRichard Röjfors * registers. There are some holes in the memory map for reserved addresses 154e1d5b659SRichard Röjfors * to allow other registers to be added and still match the memory map of the 155e1d5b659SRichard Röjfors * interrupt controller registers 156e1d5b659SRichard Röjfors */ 157e1d5b659SRichard Röjfors #define XIIC_DGIER_OFFSET 0x1C /* Device Global Interrupt Enable Register */ 158e1d5b659SRichard Röjfors #define XIIC_IISR_OFFSET 0x20 /* Interrupt Status Register */ 159e1d5b659SRichard Röjfors #define XIIC_IIER_OFFSET 0x28 /* Interrupt Enable Register */ 160e1d5b659SRichard Röjfors #define XIIC_RESETR_OFFSET 0x40 /* Reset Register */ 161e1d5b659SRichard Röjfors 162e1d5b659SRichard Röjfors #define XIIC_RESET_MASK 0xAUL 163e1d5b659SRichard Röjfors 164e1d5b659SRichard Röjfors /* 165e1d5b659SRichard Röjfors * The following constant is used for the device global interrupt enable 166e1d5b659SRichard Röjfors * register, to enable all interrupts for the device, this is the only bit 167e1d5b659SRichard Röjfors * in the register 168e1d5b659SRichard Röjfors */ 169e1d5b659SRichard Röjfors #define XIIC_GINTR_ENABLE_MASK 0x80000000UL 170e1d5b659SRichard Röjfors 171e1d5b659SRichard Röjfors #define xiic_tx_space(i2c) ((i2c)->tx_msg->len - (i2c)->tx_pos) 172e1d5b659SRichard Röjfors #define xiic_rx_space(i2c) ((i2c)->rx_msg->len - (i2c)->rx_pos) 173e1d5b659SRichard Röjfors 174e1d5b659SRichard Röjfors static void xiic_start_xfer(struct xiic_i2c *i2c); 175e1d5b659SRichard Röjfors static void __xiic_start_xfer(struct xiic_i2c *i2c); 176e1d5b659SRichard Röjfors 177e1d5b659SRichard Röjfors static inline void xiic_setreg8(struct xiic_i2c *i2c, int reg, u8 value) 178e1d5b659SRichard Röjfors { 179e1d5b659SRichard Röjfors iowrite8(value, i2c->base + reg); 180e1d5b659SRichard Röjfors } 181e1d5b659SRichard Röjfors 182e1d5b659SRichard Röjfors static inline u8 xiic_getreg8(struct xiic_i2c *i2c, int reg) 183e1d5b659SRichard Röjfors { 184e1d5b659SRichard Röjfors return ioread8(i2c->base + reg); 185e1d5b659SRichard Röjfors } 186e1d5b659SRichard Röjfors 187e1d5b659SRichard Röjfors static inline void xiic_setreg16(struct xiic_i2c *i2c, int reg, u16 value) 188e1d5b659SRichard Röjfors { 189e1d5b659SRichard Röjfors iowrite16(value, i2c->base + reg); 190e1d5b659SRichard Röjfors } 191e1d5b659SRichard Röjfors 192e1d5b659SRichard Röjfors static inline void xiic_setreg32(struct xiic_i2c *i2c, int reg, int value) 193e1d5b659SRichard Röjfors { 194e1d5b659SRichard Röjfors iowrite32(value, i2c->base + reg); 195e1d5b659SRichard Röjfors } 196e1d5b659SRichard Röjfors 197e1d5b659SRichard Röjfors static inline int xiic_getreg32(struct xiic_i2c *i2c, int reg) 198e1d5b659SRichard Röjfors { 199e1d5b659SRichard Röjfors return ioread32(i2c->base + reg); 200e1d5b659SRichard Röjfors } 201e1d5b659SRichard Röjfors 202e1d5b659SRichard Röjfors static inline void xiic_irq_dis(struct xiic_i2c *i2c, u32 mask) 203e1d5b659SRichard Röjfors { 204e1d5b659SRichard Röjfors u32 ier = xiic_getreg32(i2c, XIIC_IIER_OFFSET); 205e1d5b659SRichard Röjfors xiic_setreg32(i2c, XIIC_IIER_OFFSET, ier & ~mask); 206e1d5b659SRichard Röjfors } 207e1d5b659SRichard Röjfors 208e1d5b659SRichard Röjfors static inline void xiic_irq_en(struct xiic_i2c *i2c, u32 mask) 209e1d5b659SRichard Röjfors { 210e1d5b659SRichard Röjfors u32 ier = xiic_getreg32(i2c, XIIC_IIER_OFFSET); 211e1d5b659SRichard Röjfors xiic_setreg32(i2c, XIIC_IIER_OFFSET, ier | mask); 212e1d5b659SRichard Röjfors } 213e1d5b659SRichard Röjfors 214e1d5b659SRichard Röjfors static inline void xiic_irq_clr(struct xiic_i2c *i2c, u32 mask) 215e1d5b659SRichard Röjfors { 216e1d5b659SRichard Röjfors u32 isr = xiic_getreg32(i2c, XIIC_IISR_OFFSET); 217e1d5b659SRichard Röjfors xiic_setreg32(i2c, XIIC_IISR_OFFSET, isr & mask); 218e1d5b659SRichard Röjfors } 219e1d5b659SRichard Röjfors 220e1d5b659SRichard Röjfors static inline void xiic_irq_clr_en(struct xiic_i2c *i2c, u32 mask) 221e1d5b659SRichard Röjfors { 222e1d5b659SRichard Röjfors xiic_irq_clr(i2c, mask); 223e1d5b659SRichard Röjfors xiic_irq_en(i2c, mask); 224e1d5b659SRichard Röjfors } 225e1d5b659SRichard Röjfors 226e1d5b659SRichard Röjfors static void xiic_clear_rx_fifo(struct xiic_i2c *i2c) 227e1d5b659SRichard Röjfors { 228e1d5b659SRichard Röjfors u8 sr; 229e1d5b659SRichard Röjfors for (sr = xiic_getreg8(i2c, XIIC_SR_REG_OFFSET); 230e1d5b659SRichard Röjfors !(sr & XIIC_SR_RX_FIFO_EMPTY_MASK); 231e1d5b659SRichard Röjfors sr = xiic_getreg8(i2c, XIIC_SR_REG_OFFSET)) 232e1d5b659SRichard Röjfors xiic_getreg8(i2c, XIIC_DRR_REG_OFFSET); 233e1d5b659SRichard Röjfors } 234e1d5b659SRichard Röjfors 235e1d5b659SRichard Röjfors static void xiic_reinit(struct xiic_i2c *i2c) 236e1d5b659SRichard Röjfors { 237e1d5b659SRichard Röjfors xiic_setreg32(i2c, XIIC_RESETR_OFFSET, XIIC_RESET_MASK); 238e1d5b659SRichard Röjfors 239e1d5b659SRichard Röjfors /* Set receive Fifo depth to maximum (zero based). */ 240e1d5b659SRichard Röjfors xiic_setreg8(i2c, XIIC_RFD_REG_OFFSET, IIC_RX_FIFO_DEPTH - 1); 241e1d5b659SRichard Röjfors 242e1d5b659SRichard Röjfors /* Reset Tx Fifo. */ 243e1d5b659SRichard Röjfors xiic_setreg8(i2c, XIIC_CR_REG_OFFSET, XIIC_CR_TX_FIFO_RESET_MASK); 244e1d5b659SRichard Röjfors 245e1d5b659SRichard Röjfors /* Enable IIC Device, remove Tx Fifo reset & disable general call. */ 246e1d5b659SRichard Röjfors xiic_setreg8(i2c, XIIC_CR_REG_OFFSET, XIIC_CR_ENABLE_DEVICE_MASK); 247e1d5b659SRichard Röjfors 248e1d5b659SRichard Röjfors /* make sure RX fifo is empty */ 249e1d5b659SRichard Röjfors xiic_clear_rx_fifo(i2c); 250e1d5b659SRichard Röjfors 251e1d5b659SRichard Röjfors /* Enable interrupts */ 252e1d5b659SRichard Röjfors xiic_setreg32(i2c, XIIC_DGIER_OFFSET, XIIC_GINTR_ENABLE_MASK); 253e1d5b659SRichard Röjfors 254e1d5b659SRichard Röjfors xiic_irq_clr_en(i2c, XIIC_INTR_AAS_MASK | XIIC_INTR_ARB_LOST_MASK); 255e1d5b659SRichard Röjfors } 256e1d5b659SRichard Röjfors 257e1d5b659SRichard Röjfors static void xiic_deinit(struct xiic_i2c *i2c) 258e1d5b659SRichard Röjfors { 259e1d5b659SRichard Röjfors u8 cr; 260e1d5b659SRichard Röjfors 261e1d5b659SRichard Röjfors xiic_setreg32(i2c, XIIC_RESETR_OFFSET, XIIC_RESET_MASK); 262e1d5b659SRichard Röjfors 263e1d5b659SRichard Röjfors /* Disable IIC Device. */ 264e1d5b659SRichard Röjfors cr = xiic_getreg8(i2c, XIIC_CR_REG_OFFSET); 265e1d5b659SRichard Röjfors xiic_setreg8(i2c, XIIC_CR_REG_OFFSET, cr & ~XIIC_CR_ENABLE_DEVICE_MASK); 266e1d5b659SRichard Röjfors } 267e1d5b659SRichard Röjfors 268e1d5b659SRichard Röjfors static void xiic_read_rx(struct xiic_i2c *i2c) 269e1d5b659SRichard Röjfors { 270e1d5b659SRichard Röjfors u8 bytes_in_fifo; 271e1d5b659SRichard Röjfors int i; 272e1d5b659SRichard Röjfors 273e1d5b659SRichard Röjfors bytes_in_fifo = xiic_getreg8(i2c, XIIC_RFO_REG_OFFSET) + 1; 274e1d5b659SRichard Röjfors 275e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, "%s entry, bytes in fifo: %d, msg: %d" 276e1d5b659SRichard Röjfors ", SR: 0x%x, CR: 0x%x\n", 277e1d5b659SRichard Röjfors __func__, bytes_in_fifo, xiic_rx_space(i2c), 278e1d5b659SRichard Röjfors xiic_getreg8(i2c, XIIC_SR_REG_OFFSET), 279e1d5b659SRichard Röjfors xiic_getreg8(i2c, XIIC_CR_REG_OFFSET)); 280e1d5b659SRichard Röjfors 281e1d5b659SRichard Röjfors if (bytes_in_fifo > xiic_rx_space(i2c)) 282e1d5b659SRichard Röjfors bytes_in_fifo = xiic_rx_space(i2c); 283e1d5b659SRichard Röjfors 284e1d5b659SRichard Röjfors for (i = 0; i < bytes_in_fifo; i++) 285e1d5b659SRichard Röjfors i2c->rx_msg->buf[i2c->rx_pos++] = 286e1d5b659SRichard Röjfors xiic_getreg8(i2c, XIIC_DRR_REG_OFFSET); 287e1d5b659SRichard Röjfors 288e1d5b659SRichard Röjfors xiic_setreg8(i2c, XIIC_RFD_REG_OFFSET, 289e1d5b659SRichard Röjfors (xiic_rx_space(i2c) > IIC_RX_FIFO_DEPTH) ? 290e1d5b659SRichard Röjfors IIC_RX_FIFO_DEPTH - 1 : xiic_rx_space(i2c) - 1); 291e1d5b659SRichard Röjfors } 292e1d5b659SRichard Röjfors 293e1d5b659SRichard Röjfors static int xiic_tx_fifo_space(struct xiic_i2c *i2c) 294e1d5b659SRichard Röjfors { 295e1d5b659SRichard Röjfors /* return the actual space left in the FIFO */ 296e1d5b659SRichard Röjfors return IIC_TX_FIFO_DEPTH - xiic_getreg8(i2c, XIIC_TFO_REG_OFFSET) - 1; 297e1d5b659SRichard Röjfors } 298e1d5b659SRichard Röjfors 299e1d5b659SRichard Röjfors static void xiic_fill_tx_fifo(struct xiic_i2c *i2c) 300e1d5b659SRichard Röjfors { 301e1d5b659SRichard Röjfors u8 fifo_space = xiic_tx_fifo_space(i2c); 302e1d5b659SRichard Röjfors int len = xiic_tx_space(i2c); 303e1d5b659SRichard Röjfors 304e1d5b659SRichard Röjfors len = (len > fifo_space) ? fifo_space : len; 305e1d5b659SRichard Röjfors 306e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, "%s entry, len: %d, fifo space: %d\n", 307e1d5b659SRichard Röjfors __func__, len, fifo_space); 308e1d5b659SRichard Röjfors 309e1d5b659SRichard Röjfors while (len--) { 310e1d5b659SRichard Röjfors u16 data = i2c->tx_msg->buf[i2c->tx_pos++]; 311e1d5b659SRichard Röjfors if ((xiic_tx_space(i2c) == 0) && (i2c->nmsgs == 1)) { 312e1d5b659SRichard Röjfors /* last message in transfer -> STOP */ 313e1d5b659SRichard Röjfors data |= XIIC_TX_DYN_STOP_MASK; 314e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, "%s TX STOP\n", __func__); 315c39e8e43SSteven A. Falco } 316e1d5b659SRichard Röjfors xiic_setreg16(i2c, XIIC_DTR_REG_OFFSET, data); 317e1d5b659SRichard Röjfors } 318e1d5b659SRichard Röjfors } 319e1d5b659SRichard Röjfors 320e1d5b659SRichard Röjfors static void xiic_wakeup(struct xiic_i2c *i2c, int code) 321e1d5b659SRichard Röjfors { 322e1d5b659SRichard Röjfors i2c->tx_msg = NULL; 323e1d5b659SRichard Röjfors i2c->rx_msg = NULL; 324e1d5b659SRichard Röjfors i2c->nmsgs = 0; 325e1d5b659SRichard Röjfors i2c->state = code; 326e1d5b659SRichard Röjfors wake_up(&i2c->wait); 327e1d5b659SRichard Röjfors } 328e1d5b659SRichard Röjfors 329e1d5b659SRichard Röjfors static void xiic_process(struct xiic_i2c *i2c) 330e1d5b659SRichard Röjfors { 331e1d5b659SRichard Röjfors u32 pend, isr, ier; 332e1d5b659SRichard Röjfors u32 clr = 0; 333e1d5b659SRichard Röjfors 334e1d5b659SRichard Röjfors /* Get the interrupt Status from the IPIF. There is no clearing of 335e1d5b659SRichard Röjfors * interrupts in the IPIF. Interrupts must be cleared at the source. 336e1d5b659SRichard Röjfors * To find which interrupts are pending; AND interrupts pending with 337e1d5b659SRichard Röjfors * interrupts masked. 338e1d5b659SRichard Röjfors */ 339e1d5b659SRichard Röjfors isr = xiic_getreg32(i2c, XIIC_IISR_OFFSET); 340e1d5b659SRichard Röjfors ier = xiic_getreg32(i2c, XIIC_IIER_OFFSET); 341e1d5b659SRichard Röjfors pend = isr & ier; 342e1d5b659SRichard Röjfors 343e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, "%s entry, IER: 0x%x, ISR: 0x%x, " 344e1d5b659SRichard Röjfors "pend: 0x%x, SR: 0x%x, msg: %p, nmsgs: %d\n", 345e1d5b659SRichard Röjfors __func__, ier, isr, pend, xiic_getreg8(i2c, XIIC_SR_REG_OFFSET), 346e1d5b659SRichard Röjfors i2c->tx_msg, i2c->nmsgs); 347e1d5b659SRichard Röjfors 348e1d5b659SRichard Röjfors /* Do not processes a devices interrupts if the device has no 349e1d5b659SRichard Röjfors * interrupts pending 350e1d5b659SRichard Röjfors */ 351e1d5b659SRichard Röjfors if (!pend) 352e1d5b659SRichard Röjfors return; 353e1d5b659SRichard Röjfors 354e1d5b659SRichard Röjfors /* Service requesting interrupt */ 355e1d5b659SRichard Röjfors if ((pend & XIIC_INTR_ARB_LOST_MASK) || 356e1d5b659SRichard Röjfors ((pend & XIIC_INTR_TX_ERROR_MASK) && 357e1d5b659SRichard Röjfors !(pend & XIIC_INTR_RX_FULL_MASK))) { 358e1d5b659SRichard Röjfors /* bus arbritration lost, or... 359e1d5b659SRichard Röjfors * Transmit error _OR_ RX completed 360e1d5b659SRichard Röjfors * if this happens when RX_FULL is not set 361e1d5b659SRichard Röjfors * this is probably a TX error 362e1d5b659SRichard Röjfors */ 363e1d5b659SRichard Röjfors 364e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, "%s error\n", __func__); 365e1d5b659SRichard Röjfors 366e1d5b659SRichard Röjfors /* dynamic mode seem to suffer from problems if we just flushes 367e1d5b659SRichard Röjfors * fifos and the next message is a TX with len 0 (only addr) 368e1d5b659SRichard Röjfors * reset the IP instead of just flush fifos 369e1d5b659SRichard Röjfors */ 370e1d5b659SRichard Röjfors xiic_reinit(i2c); 371e1d5b659SRichard Röjfors 372e1d5b659SRichard Röjfors if (i2c->tx_msg) 373e1d5b659SRichard Röjfors xiic_wakeup(i2c, STATE_ERROR); 374e1d5b659SRichard Röjfors 375e1d5b659SRichard Röjfors } else if (pend & XIIC_INTR_RX_FULL_MASK) { 376e1d5b659SRichard Röjfors /* Receive register/FIFO is full */ 377e1d5b659SRichard Röjfors 378e1d5b659SRichard Röjfors clr = XIIC_INTR_RX_FULL_MASK; 379e1d5b659SRichard Röjfors if (!i2c->rx_msg) { 380e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, 381e1d5b659SRichard Röjfors "%s unexpexted RX IRQ\n", __func__); 382e1d5b659SRichard Röjfors xiic_clear_rx_fifo(i2c); 383e1d5b659SRichard Röjfors goto out; 384e1d5b659SRichard Röjfors } 385e1d5b659SRichard Röjfors 386e1d5b659SRichard Röjfors xiic_read_rx(i2c); 387e1d5b659SRichard Röjfors if (xiic_rx_space(i2c) == 0) { 388e1d5b659SRichard Röjfors /* this is the last part of the message */ 389e1d5b659SRichard Röjfors i2c->rx_msg = NULL; 390e1d5b659SRichard Röjfors 391e1d5b659SRichard Röjfors /* also clear TX error if there (RX complete) */ 392e1d5b659SRichard Röjfors clr |= (isr & XIIC_INTR_TX_ERROR_MASK); 393e1d5b659SRichard Röjfors 394e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, 395e1d5b659SRichard Röjfors "%s end of message, nmsgs: %d\n", 396e1d5b659SRichard Röjfors __func__, i2c->nmsgs); 397e1d5b659SRichard Röjfors 398e1d5b659SRichard Röjfors /* send next message if this wasn't the last, 399e1d5b659SRichard Röjfors * otherwise the transfer will be finialise when 400e1d5b659SRichard Röjfors * receiving the bus not busy interrupt 401e1d5b659SRichard Röjfors */ 402e1d5b659SRichard Röjfors if (i2c->nmsgs > 1) { 403e1d5b659SRichard Röjfors i2c->nmsgs--; 404e1d5b659SRichard Röjfors i2c->tx_msg++; 405e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, 406e1d5b659SRichard Röjfors "%s will start next...\n", __func__); 407e1d5b659SRichard Röjfors 408e1d5b659SRichard Röjfors __xiic_start_xfer(i2c); 409e1d5b659SRichard Röjfors } 410e1d5b659SRichard Röjfors } 411e1d5b659SRichard Röjfors } else if (pend & XIIC_INTR_BNB_MASK) { 412e1d5b659SRichard Röjfors /* IIC bus has transitioned to not busy */ 413e1d5b659SRichard Röjfors clr = XIIC_INTR_BNB_MASK; 414e1d5b659SRichard Röjfors 415e1d5b659SRichard Röjfors /* The bus is not busy, disable BusNotBusy interrupt */ 416e1d5b659SRichard Röjfors xiic_irq_dis(i2c, XIIC_INTR_BNB_MASK); 417e1d5b659SRichard Röjfors 418e1d5b659SRichard Röjfors if (!i2c->tx_msg) 419e1d5b659SRichard Röjfors goto out; 420e1d5b659SRichard Röjfors 421e1d5b659SRichard Röjfors if ((i2c->nmsgs == 1) && !i2c->rx_msg && 422e1d5b659SRichard Röjfors xiic_tx_space(i2c) == 0) 423e1d5b659SRichard Röjfors xiic_wakeup(i2c, STATE_DONE); 424e1d5b659SRichard Röjfors else 425e1d5b659SRichard Röjfors xiic_wakeup(i2c, STATE_ERROR); 426e1d5b659SRichard Röjfors 427e1d5b659SRichard Röjfors } else if (pend & (XIIC_INTR_TX_EMPTY_MASK | XIIC_INTR_TX_HALF_MASK)) { 428d36b6910SAl Viro /* Transmit register/FIFO is empty or ½ empty */ 429e1d5b659SRichard Röjfors 430e1d5b659SRichard Röjfors clr = pend & 431e1d5b659SRichard Röjfors (XIIC_INTR_TX_EMPTY_MASK | XIIC_INTR_TX_HALF_MASK); 432e1d5b659SRichard Röjfors 433e1d5b659SRichard Röjfors if (!i2c->tx_msg) { 434e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, 435e1d5b659SRichard Röjfors "%s unexpexted TX IRQ\n", __func__); 436e1d5b659SRichard Röjfors goto out; 437e1d5b659SRichard Röjfors } 438e1d5b659SRichard Röjfors 439e1d5b659SRichard Röjfors xiic_fill_tx_fifo(i2c); 440e1d5b659SRichard Röjfors 441e1d5b659SRichard Röjfors /* current message sent and there is space in the fifo */ 442e1d5b659SRichard Röjfors if (!xiic_tx_space(i2c) && xiic_tx_fifo_space(i2c) >= 2) { 443e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, 444e1d5b659SRichard Röjfors "%s end of message sent, nmsgs: %d\n", 445e1d5b659SRichard Röjfors __func__, i2c->nmsgs); 446e1d5b659SRichard Röjfors if (i2c->nmsgs > 1) { 447e1d5b659SRichard Röjfors i2c->nmsgs--; 448e1d5b659SRichard Röjfors i2c->tx_msg++; 449e1d5b659SRichard Röjfors __xiic_start_xfer(i2c); 450e1d5b659SRichard Röjfors } else { 451e1d5b659SRichard Röjfors xiic_irq_dis(i2c, XIIC_INTR_TX_HALF_MASK); 452e1d5b659SRichard Röjfors 453e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, 454e1d5b659SRichard Röjfors "%s Got TX IRQ but no more to do...\n", 455e1d5b659SRichard Röjfors __func__); 456e1d5b659SRichard Röjfors } 457e1d5b659SRichard Röjfors } else if (!xiic_tx_space(i2c) && (i2c->nmsgs == 1)) 458e1d5b659SRichard Röjfors /* current frame is sent and is last, 459e1d5b659SRichard Röjfors * make sure to disable tx half 460e1d5b659SRichard Röjfors */ 461e1d5b659SRichard Röjfors xiic_irq_dis(i2c, XIIC_INTR_TX_HALF_MASK); 462e1d5b659SRichard Röjfors } else { 463e1d5b659SRichard Röjfors /* got IRQ which is not acked */ 464e1d5b659SRichard Röjfors dev_err(i2c->adap.dev.parent, "%s Got unexpected IRQ\n", 465e1d5b659SRichard Röjfors __func__); 466e1d5b659SRichard Röjfors clr = pend; 467e1d5b659SRichard Röjfors } 468e1d5b659SRichard Röjfors out: 469e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, "%s clr: 0x%x\n", __func__, clr); 470e1d5b659SRichard Röjfors 471e1d5b659SRichard Röjfors xiic_setreg32(i2c, XIIC_IISR_OFFSET, clr); 472e1d5b659SRichard Röjfors } 473e1d5b659SRichard Röjfors 474e1d5b659SRichard Röjfors static int xiic_bus_busy(struct xiic_i2c *i2c) 475e1d5b659SRichard Röjfors { 476e1d5b659SRichard Röjfors u8 sr = xiic_getreg8(i2c, XIIC_SR_REG_OFFSET); 477e1d5b659SRichard Röjfors 478e1d5b659SRichard Röjfors return (sr & XIIC_SR_BUS_BUSY_MASK) ? -EBUSY : 0; 479e1d5b659SRichard Röjfors } 480e1d5b659SRichard Röjfors 481e1d5b659SRichard Röjfors static int xiic_busy(struct xiic_i2c *i2c) 482e1d5b659SRichard Röjfors { 483e1d5b659SRichard Röjfors int tries = 3; 484e1d5b659SRichard Röjfors int err; 485e1d5b659SRichard Röjfors 486e1d5b659SRichard Röjfors if (i2c->tx_msg) 487e1d5b659SRichard Röjfors return -EBUSY; 488e1d5b659SRichard Röjfors 489e1d5b659SRichard Röjfors /* for instance if previous transfer was terminated due to TX error 490e1d5b659SRichard Röjfors * it might be that the bus is on it's way to become available 491e1d5b659SRichard Röjfors * give it at most 3 ms to wake 492e1d5b659SRichard Röjfors */ 493e1d5b659SRichard Röjfors err = xiic_bus_busy(i2c); 494e1d5b659SRichard Röjfors while (err && tries--) { 495e1d5b659SRichard Röjfors mdelay(1); 496e1d5b659SRichard Röjfors err = xiic_bus_busy(i2c); 497e1d5b659SRichard Röjfors } 498e1d5b659SRichard Röjfors 499e1d5b659SRichard Röjfors return err; 500e1d5b659SRichard Röjfors } 501e1d5b659SRichard Röjfors 502e1d5b659SRichard Röjfors static void xiic_start_recv(struct xiic_i2c *i2c) 503e1d5b659SRichard Röjfors { 504e1d5b659SRichard Röjfors u8 rx_watermark; 505e1d5b659SRichard Röjfors struct i2c_msg *msg = i2c->rx_msg = i2c->tx_msg; 506e1d5b659SRichard Röjfors 507e1d5b659SRichard Röjfors /* Clear and enable Rx full interrupt. */ 508e1d5b659SRichard Röjfors xiic_irq_clr_en(i2c, XIIC_INTR_RX_FULL_MASK | XIIC_INTR_TX_ERROR_MASK); 509e1d5b659SRichard Röjfors 510e1d5b659SRichard Röjfors /* we want to get all but last byte, because the TX_ERROR IRQ is used 511e1d5b659SRichard Röjfors * to inidicate error ACK on the address, and negative ack on the last 512e1d5b659SRichard Röjfors * received byte, so to not mix them receive all but last. 513e1d5b659SRichard Röjfors * In the case where there is only one byte to receive 514e1d5b659SRichard Röjfors * we can check if ERROR and RX full is set at the same time 515e1d5b659SRichard Röjfors */ 516e1d5b659SRichard Röjfors rx_watermark = msg->len; 517e1d5b659SRichard Röjfors if (rx_watermark > IIC_RX_FIFO_DEPTH) 518e1d5b659SRichard Röjfors rx_watermark = IIC_RX_FIFO_DEPTH; 519e1d5b659SRichard Röjfors xiic_setreg8(i2c, XIIC_RFD_REG_OFFSET, rx_watermark - 1); 520e1d5b659SRichard Röjfors 521e1d5b659SRichard Röjfors if (!(msg->flags & I2C_M_NOSTART)) 522e1d5b659SRichard Röjfors /* write the address */ 523e1d5b659SRichard Röjfors xiic_setreg16(i2c, XIIC_DTR_REG_OFFSET, 524e1d5b659SRichard Röjfors (msg->addr << 1) | XIIC_READ_OPERATION | 525e1d5b659SRichard Röjfors XIIC_TX_DYN_START_MASK); 526e1d5b659SRichard Röjfors 527e1d5b659SRichard Röjfors xiic_irq_clr_en(i2c, XIIC_INTR_BNB_MASK); 528e1d5b659SRichard Röjfors 529e1d5b659SRichard Röjfors xiic_setreg16(i2c, XIIC_DTR_REG_OFFSET, 530e1d5b659SRichard Röjfors msg->len | ((i2c->nmsgs == 1) ? XIIC_TX_DYN_STOP_MASK : 0)); 531e1d5b659SRichard Röjfors if (i2c->nmsgs == 1) 532e1d5b659SRichard Röjfors /* very last, enable bus not busy as well */ 533e1d5b659SRichard Röjfors xiic_irq_clr_en(i2c, XIIC_INTR_BNB_MASK); 534e1d5b659SRichard Röjfors 535e1d5b659SRichard Röjfors /* the message is tx:ed */ 536e1d5b659SRichard Röjfors i2c->tx_pos = msg->len; 537e1d5b659SRichard Röjfors } 538e1d5b659SRichard Röjfors 539e1d5b659SRichard Röjfors static void xiic_start_send(struct xiic_i2c *i2c) 540e1d5b659SRichard Röjfors { 541e1d5b659SRichard Röjfors struct i2c_msg *msg = i2c->tx_msg; 542e1d5b659SRichard Röjfors 543e1d5b659SRichard Röjfors xiic_irq_clr(i2c, XIIC_INTR_TX_ERROR_MASK); 544e1d5b659SRichard Röjfors 545e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, "%s entry, msg: %p, len: %d, " 546e1d5b659SRichard Röjfors "ISR: 0x%x, CR: 0x%x\n", 547e1d5b659SRichard Röjfors __func__, msg, msg->len, xiic_getreg32(i2c, XIIC_IISR_OFFSET), 548e1d5b659SRichard Röjfors xiic_getreg8(i2c, XIIC_CR_REG_OFFSET)); 549e1d5b659SRichard Röjfors 550e1d5b659SRichard Röjfors if (!(msg->flags & I2C_M_NOSTART)) { 551e1d5b659SRichard Röjfors /* write the address */ 552e1d5b659SRichard Röjfors u16 data = ((msg->addr << 1) & 0xfe) | XIIC_WRITE_OPERATION | 553e1d5b659SRichard Röjfors XIIC_TX_DYN_START_MASK; 554e1d5b659SRichard Röjfors if ((i2c->nmsgs == 1) && msg->len == 0) 555e1d5b659SRichard Röjfors /* no data and last message -> add STOP */ 556e1d5b659SRichard Röjfors data |= XIIC_TX_DYN_STOP_MASK; 557e1d5b659SRichard Röjfors 558e1d5b659SRichard Röjfors xiic_setreg16(i2c, XIIC_DTR_REG_OFFSET, data); 559e1d5b659SRichard Röjfors } 560e1d5b659SRichard Röjfors 561e1d5b659SRichard Röjfors xiic_fill_tx_fifo(i2c); 562e1d5b659SRichard Röjfors 563e1d5b659SRichard Röjfors /* Clear any pending Tx empty, Tx Error and then enable them. */ 564e1d5b659SRichard Röjfors xiic_irq_clr_en(i2c, XIIC_INTR_TX_EMPTY_MASK | XIIC_INTR_TX_ERROR_MASK | 565e1d5b659SRichard Röjfors XIIC_INTR_BNB_MASK); 566e1d5b659SRichard Röjfors } 567e1d5b659SRichard Röjfors 568e1d5b659SRichard Röjfors static irqreturn_t xiic_isr(int irq, void *dev_id) 569e1d5b659SRichard Röjfors { 570e1d5b659SRichard Röjfors struct xiic_i2c *i2c = dev_id; 571e1d5b659SRichard Röjfors 572e1d5b659SRichard Röjfors spin_lock(&i2c->lock); 573e1d5b659SRichard Röjfors /* disable interrupts globally */ 574e1d5b659SRichard Röjfors xiic_setreg32(i2c, XIIC_DGIER_OFFSET, 0); 575e1d5b659SRichard Röjfors 576e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, "%s entry\n", __func__); 577e1d5b659SRichard Röjfors 578e1d5b659SRichard Röjfors xiic_process(i2c); 579e1d5b659SRichard Röjfors 580e1d5b659SRichard Röjfors xiic_setreg32(i2c, XIIC_DGIER_OFFSET, XIIC_GINTR_ENABLE_MASK); 581e1d5b659SRichard Röjfors spin_unlock(&i2c->lock); 582e1d5b659SRichard Röjfors 583e1d5b659SRichard Röjfors return IRQ_HANDLED; 584e1d5b659SRichard Röjfors } 585e1d5b659SRichard Röjfors 586e1d5b659SRichard Röjfors static void __xiic_start_xfer(struct xiic_i2c *i2c) 587e1d5b659SRichard Röjfors { 588e1d5b659SRichard Röjfors int first = 1; 589e1d5b659SRichard Röjfors int fifo_space = xiic_tx_fifo_space(i2c); 590e1d5b659SRichard Röjfors dev_dbg(i2c->adap.dev.parent, "%s entry, msg: %p, fifos space: %d\n", 591e1d5b659SRichard Röjfors __func__, i2c->tx_msg, fifo_space); 592e1d5b659SRichard Röjfors 593e1d5b659SRichard Röjfors if (!i2c->tx_msg) 594e1d5b659SRichard Röjfors return; 595e1d5b659SRichard Röjfors 596e1d5b659SRichard Röjfors i2c->rx_pos = 0; 597e1d5b659SRichard Röjfors i2c->tx_pos = 0; 598e1d5b659SRichard Röjfors i2c->state = STATE_START; 599e1d5b659SRichard Röjfors while ((fifo_space >= 2) && (first || (i2c->nmsgs > 1))) { 600e1d5b659SRichard Röjfors if (!first) { 601e1d5b659SRichard Röjfors i2c->nmsgs--; 602e1d5b659SRichard Röjfors i2c->tx_msg++; 603e1d5b659SRichard Röjfors i2c->tx_pos = 0; 604e1d5b659SRichard Röjfors } else 605e1d5b659SRichard Röjfors first = 0; 606e1d5b659SRichard Röjfors 607e1d5b659SRichard Röjfors if (i2c->tx_msg->flags & I2C_M_RD) { 608e1d5b659SRichard Röjfors /* we dont date putting several reads in the FIFO */ 609e1d5b659SRichard Röjfors xiic_start_recv(i2c); 610e1d5b659SRichard Röjfors return; 611e1d5b659SRichard Röjfors } else { 612e1d5b659SRichard Röjfors xiic_start_send(i2c); 613e1d5b659SRichard Röjfors if (xiic_tx_space(i2c) != 0) { 614e1d5b659SRichard Röjfors /* the message could not be completely sent */ 615e1d5b659SRichard Röjfors break; 616e1d5b659SRichard Röjfors } 617e1d5b659SRichard Röjfors } 618e1d5b659SRichard Röjfors 619e1d5b659SRichard Röjfors fifo_space = xiic_tx_fifo_space(i2c); 620e1d5b659SRichard Röjfors } 621e1d5b659SRichard Röjfors 622e1d5b659SRichard Röjfors /* there are more messages or the current one could not be completely 623e1d5b659SRichard Röjfors * put into the FIFO, also enable the half empty interrupt 624e1d5b659SRichard Röjfors */ 625e1d5b659SRichard Röjfors if (i2c->nmsgs > 1 || xiic_tx_space(i2c)) 626e1d5b659SRichard Röjfors xiic_irq_clr_en(i2c, XIIC_INTR_TX_HALF_MASK); 627e1d5b659SRichard Röjfors 628e1d5b659SRichard Röjfors } 629e1d5b659SRichard Röjfors 630e1d5b659SRichard Röjfors static void xiic_start_xfer(struct xiic_i2c *i2c) 631e1d5b659SRichard Röjfors { 632e1d5b659SRichard Röjfors unsigned long flags; 633e1d5b659SRichard Röjfors 634e1d5b659SRichard Röjfors spin_lock_irqsave(&i2c->lock, flags); 635e1d5b659SRichard Röjfors xiic_reinit(i2c); 636e1d5b659SRichard Röjfors /* disable interrupts globally */ 637e1d5b659SRichard Röjfors xiic_setreg32(i2c, XIIC_DGIER_OFFSET, 0); 638e1d5b659SRichard Röjfors spin_unlock_irqrestore(&i2c->lock, flags); 639e1d5b659SRichard Röjfors 640e1d5b659SRichard Röjfors __xiic_start_xfer(i2c); 641e1d5b659SRichard Röjfors xiic_setreg32(i2c, XIIC_DGIER_OFFSET, XIIC_GINTR_ENABLE_MASK); 642e1d5b659SRichard Röjfors } 643e1d5b659SRichard Röjfors 644e1d5b659SRichard Röjfors static int xiic_xfer(struct i2c_adapter *adap, struct i2c_msg *msgs, int num) 645e1d5b659SRichard Röjfors { 646e1d5b659SRichard Röjfors struct xiic_i2c *i2c = i2c_get_adapdata(adap); 647e1d5b659SRichard Röjfors int err; 648e1d5b659SRichard Röjfors 649e1d5b659SRichard Röjfors dev_dbg(adap->dev.parent, "%s entry SR: 0x%x\n", __func__, 650e1d5b659SRichard Röjfors xiic_getreg8(i2c, XIIC_SR_REG_OFFSET)); 651e1d5b659SRichard Röjfors 652e1d5b659SRichard Röjfors err = xiic_busy(i2c); 653e1d5b659SRichard Röjfors if (err) 654e1d5b659SRichard Röjfors return err; 655e1d5b659SRichard Röjfors 656e1d5b659SRichard Röjfors i2c->tx_msg = msgs; 657e1d5b659SRichard Röjfors i2c->nmsgs = num; 658e1d5b659SRichard Röjfors 659e1d5b659SRichard Röjfors xiic_start_xfer(i2c); 660e1d5b659SRichard Röjfors 661e1d5b659SRichard Röjfors if (wait_event_timeout(i2c->wait, (i2c->state == STATE_ERROR) || 662e1d5b659SRichard Röjfors (i2c->state == STATE_DONE), HZ)) 663e1d5b659SRichard Röjfors return (i2c->state == STATE_DONE) ? num : -EIO; 664e1d5b659SRichard Röjfors else { 665e1d5b659SRichard Röjfors i2c->tx_msg = NULL; 666e1d5b659SRichard Röjfors i2c->rx_msg = NULL; 667e1d5b659SRichard Röjfors i2c->nmsgs = 0; 668e1d5b659SRichard Röjfors return -ETIMEDOUT; 669e1d5b659SRichard Röjfors } 670e1d5b659SRichard Röjfors } 671e1d5b659SRichard Röjfors 672e1d5b659SRichard Röjfors static u32 xiic_func(struct i2c_adapter *adap) 673e1d5b659SRichard Röjfors { 674e1d5b659SRichard Röjfors return I2C_FUNC_I2C | I2C_FUNC_SMBUS_EMUL; 675e1d5b659SRichard Röjfors } 676e1d5b659SRichard Röjfors 677e1d5b659SRichard Röjfors static const struct i2c_algorithm xiic_algorithm = { 678e1d5b659SRichard Röjfors .master_xfer = xiic_xfer, 679e1d5b659SRichard Röjfors .functionality = xiic_func, 680e1d5b659SRichard Röjfors }; 681e1d5b659SRichard Röjfors 682e1d5b659SRichard Röjfors static struct i2c_adapter xiic_adapter = { 683e1d5b659SRichard Röjfors .owner = THIS_MODULE, 684e1d5b659SRichard Röjfors .name = DRIVER_NAME, 685e1d5b659SRichard Röjfors .class = I2C_CLASS_HWMON | I2C_CLASS_SPD, 686e1d5b659SRichard Röjfors .algo = &xiic_algorithm, 687e1d5b659SRichard Röjfors }; 688e1d5b659SRichard Röjfors 689e1d5b659SRichard Röjfors 6900b255e92SBill Pemberton static int xiic_i2c_probe(struct platform_device *pdev) 691e1d5b659SRichard Röjfors { 692e1d5b659SRichard Röjfors struct xiic_i2c *i2c; 693e1d5b659SRichard Röjfors struct xiic_i2c_platform_data *pdata; 694e1d5b659SRichard Röjfors struct resource *res; 695e1d5b659SRichard Röjfors int ret, irq; 696e1d5b659SRichard Röjfors u8 i; 697e1d5b659SRichard Röjfors 698e1d5b659SRichard Röjfors res = platform_get_resource(pdev, IORESOURCE_MEM, 0); 699e1d5b659SRichard Röjfors if (!res) 700e1d5b659SRichard Röjfors goto resource_missing; 701e1d5b659SRichard Röjfors 702e1d5b659SRichard Röjfors irq = platform_get_irq(pdev, 0); 703e1d5b659SRichard Röjfors if (irq < 0) 704e1d5b659SRichard Röjfors goto resource_missing; 705e1d5b659SRichard Röjfors 7063271d382SSamuel Ortiz pdata = (struct xiic_i2c_platform_data *) pdev->dev.platform_data; 707e1d5b659SRichard Röjfors 708e1d5b659SRichard Röjfors i2c = kzalloc(sizeof(*i2c), GFP_KERNEL); 709e1d5b659SRichard Röjfors if (!i2c) 710e1d5b659SRichard Röjfors return -ENOMEM; 711e1d5b659SRichard Röjfors 712e1d5b659SRichard Röjfors if (!request_mem_region(res->start, resource_size(res), pdev->name)) { 713e1d5b659SRichard Röjfors dev_err(&pdev->dev, "Memory region busy\n"); 714e1d5b659SRichard Röjfors ret = -EBUSY; 715e1d5b659SRichard Röjfors goto request_mem_failed; 716e1d5b659SRichard Röjfors } 717e1d5b659SRichard Röjfors 718e1d5b659SRichard Röjfors i2c->base = ioremap(res->start, resource_size(res)); 719e1d5b659SRichard Röjfors if (!i2c->base) { 720e1d5b659SRichard Röjfors dev_err(&pdev->dev, "Unable to map registers\n"); 721e1d5b659SRichard Röjfors ret = -EIO; 722e1d5b659SRichard Röjfors goto map_failed; 723e1d5b659SRichard Röjfors } 724e1d5b659SRichard Röjfors 725e1d5b659SRichard Röjfors /* hook up driver to tree */ 726e1d5b659SRichard Röjfors platform_set_drvdata(pdev, i2c); 727e1d5b659SRichard Röjfors i2c->adap = xiic_adapter; 728e1d5b659SRichard Röjfors i2c_set_adapdata(&i2c->adap, i2c); 729e1d5b659SRichard Röjfors i2c->adap.dev.parent = &pdev->dev; 7303ac0b337SLars-Peter Clausen i2c->adap.dev.of_node = pdev->dev.of_node; 731e1d5b659SRichard Röjfors 732e1d5b659SRichard Röjfors xiic_reinit(i2c); 733e1d5b659SRichard Röjfors 734e1d5b659SRichard Röjfors spin_lock_init(&i2c->lock); 735e1d5b659SRichard Röjfors init_waitqueue_head(&i2c->wait); 736e1d5b659SRichard Röjfors ret = request_irq(irq, xiic_isr, 0, pdev->name, i2c); 737e1d5b659SRichard Röjfors if (ret) { 738e1d5b659SRichard Röjfors dev_err(&pdev->dev, "Cannot claim IRQ\n"); 739e1d5b659SRichard Röjfors goto request_irq_failed; 740e1d5b659SRichard Röjfors } 741e1d5b659SRichard Röjfors 742e1d5b659SRichard Röjfors /* add i2c adapter to i2c tree */ 743e1d5b659SRichard Röjfors ret = i2c_add_adapter(&i2c->adap); 744e1d5b659SRichard Röjfors if (ret) { 745e1d5b659SRichard Röjfors dev_err(&pdev->dev, "Failed to add adapter\n"); 746e1d5b659SRichard Röjfors goto add_adapter_failed; 747e1d5b659SRichard Röjfors } 748e1d5b659SRichard Röjfors 7493ac0b337SLars-Peter Clausen if (pdata) { 750e1d5b659SRichard Röjfors /* add in known devices to the bus */ 751e1d5b659SRichard Röjfors for (i = 0; i < pdata->num_devices; i++) 752e1d5b659SRichard Röjfors i2c_new_device(&i2c->adap, pdata->devices + i); 7533ac0b337SLars-Peter Clausen } 7543ac0b337SLars-Peter Clausen 7553ac0b337SLars-Peter Clausen of_i2c_register_devices(&i2c->adap); 756e1d5b659SRichard Röjfors 757e1d5b659SRichard Röjfors return 0; 758e1d5b659SRichard Röjfors 759e1d5b659SRichard Röjfors add_adapter_failed: 760e1d5b659SRichard Röjfors free_irq(irq, i2c); 761e1d5b659SRichard Röjfors request_irq_failed: 762e1d5b659SRichard Röjfors xiic_deinit(i2c); 763e1d5b659SRichard Röjfors iounmap(i2c->base); 764e1d5b659SRichard Röjfors map_failed: 765e1d5b659SRichard Röjfors release_mem_region(res->start, resource_size(res)); 766e1d5b659SRichard Röjfors request_mem_failed: 767e1d5b659SRichard Röjfors kfree(i2c); 768e1d5b659SRichard Röjfors 769e1d5b659SRichard Röjfors return ret; 770e1d5b659SRichard Röjfors resource_missing: 771e1d5b659SRichard Röjfors dev_err(&pdev->dev, "IRQ or Memory resource is missing\n"); 772e1d5b659SRichard Röjfors return -ENOENT; 773e1d5b659SRichard Röjfors } 774e1d5b659SRichard Röjfors 7750b255e92SBill Pemberton static int xiic_i2c_remove(struct platform_device *pdev) 776e1d5b659SRichard Röjfors { 777e1d5b659SRichard Röjfors struct xiic_i2c *i2c = platform_get_drvdata(pdev); 778e1d5b659SRichard Röjfors struct resource *res; 779e1d5b659SRichard Röjfors 780e1d5b659SRichard Röjfors /* remove adapter & data */ 781e1d5b659SRichard Röjfors i2c_del_adapter(&i2c->adap); 782e1d5b659SRichard Röjfors 783e1d5b659SRichard Röjfors xiic_deinit(i2c); 784e1d5b659SRichard Röjfors 785e1d5b659SRichard Röjfors free_irq(platform_get_irq(pdev, 0), i2c); 786e1d5b659SRichard Röjfors 787e1d5b659SRichard Röjfors iounmap(i2c->base); 788e1d5b659SRichard Röjfors 789e1d5b659SRichard Röjfors res = platform_get_resource(pdev, IORESOURCE_MEM, 0); 790e1d5b659SRichard Röjfors if (res) 791e1d5b659SRichard Röjfors release_mem_region(res->start, resource_size(res)); 792e1d5b659SRichard Röjfors 793e1d5b659SRichard Röjfors kfree(i2c); 794e1d5b659SRichard Röjfors 795e1d5b659SRichard Röjfors return 0; 796e1d5b659SRichard Röjfors } 797e1d5b659SRichard Röjfors 7983ac0b337SLars-Peter Clausen #if defined(CONFIG_OF) 7990b255e92SBill Pemberton static const struct of_device_id xiic_of_match[] = { 8003ac0b337SLars-Peter Clausen { .compatible = "xlnx,xps-iic-2.00.a", }, 8013ac0b337SLars-Peter Clausen {}, 8023ac0b337SLars-Peter Clausen }; 8033ac0b337SLars-Peter Clausen MODULE_DEVICE_TABLE(of, xiic_of_match); 8043ac0b337SLars-Peter Clausen #endif 8053ac0b337SLars-Peter Clausen 806e1d5b659SRichard Röjfors static struct platform_driver xiic_i2c_driver = { 807e1d5b659SRichard Röjfors .probe = xiic_i2c_probe, 8080b255e92SBill Pemberton .remove = xiic_i2c_remove, 809e1d5b659SRichard Röjfors .driver = { 810e1d5b659SRichard Röjfors .owner = THIS_MODULE, 811e1d5b659SRichard Röjfors .name = DRIVER_NAME, 8123ac0b337SLars-Peter Clausen .of_match_table = of_match_ptr(xiic_of_match), 813e1d5b659SRichard Röjfors }, 814e1d5b659SRichard Röjfors }; 815e1d5b659SRichard Röjfors 816a3664b51SAxel Lin module_platform_driver(xiic_i2c_driver); 817e1d5b659SRichard Röjfors 818e1d5b659SRichard Röjfors MODULE_AUTHOR("info@mocean-labs.com"); 819e1d5b659SRichard Röjfors MODULE_DESCRIPTION("Xilinx I2C bus driver"); 820e1d5b659SRichard Röjfors MODULE_LICENSE("GPL v2"); 821a3664b51SAxel Lin MODULE_ALIAS("platform:"DRIVER_NAME); 822