1ce38815dSXudong Chen /* 2ce38815dSXudong Chen * Copyright (c) 2014 MediaTek Inc. 3ce38815dSXudong Chen * Author: Xudong Chen <xudong.chen@mediatek.com> 4ce38815dSXudong Chen * 5ce38815dSXudong Chen * This program is free software; you can redistribute it and/or modify 6ce38815dSXudong Chen * it under the terms of the GNU General Public License version 2 as 7ce38815dSXudong Chen * published by the Free Software Foundation. 8ce38815dSXudong Chen * 9ce38815dSXudong Chen * This program is distributed in the hope that it will be useful, 10ce38815dSXudong Chen * but WITHOUT ANY WARRANTY; without even the implied warranty of 11ce38815dSXudong Chen * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the 12ce38815dSXudong Chen * GNU General Public License for more details. 13ce38815dSXudong Chen */ 14ce38815dSXudong Chen 15ce38815dSXudong Chen #include <linux/clk.h> 16ce38815dSXudong Chen #include <linux/completion.h> 17ce38815dSXudong Chen #include <linux/delay.h> 18ce38815dSXudong Chen #include <linux/device.h> 19ce38815dSXudong Chen #include <linux/dma-mapping.h> 20ce38815dSXudong Chen #include <linux/err.h> 21ce38815dSXudong Chen #include <linux/errno.h> 22ce38815dSXudong Chen #include <linux/i2c.h> 23ce38815dSXudong Chen #include <linux/init.h> 24ce38815dSXudong Chen #include <linux/interrupt.h> 25ce38815dSXudong Chen #include <linux/io.h> 26ce38815dSXudong Chen #include <linux/kernel.h> 27ce38815dSXudong Chen #include <linux/mm.h> 28ce38815dSXudong Chen #include <linux/module.h> 29ce38815dSXudong Chen #include <linux/of_address.h> 30ce38815dSXudong Chen #include <linux/of_irq.h> 31ce38815dSXudong Chen #include <linux/platform_device.h> 32ce38815dSXudong Chen #include <linux/scatterlist.h> 33ce38815dSXudong Chen #include <linux/sched.h> 34ce38815dSXudong Chen #include <linux/slab.h> 35ce38815dSXudong Chen 36b2ed11e2SEddie Huang #define I2C_RS_TRANSFER (1 << 4) 37ce38815dSXudong Chen #define I2C_HS_NACKERR (1 << 2) 38ce38815dSXudong Chen #define I2C_ACKERR (1 << 1) 39ce38815dSXudong Chen #define I2C_TRANSAC_COMP (1 << 0) 40ce38815dSXudong Chen #define I2C_TRANSAC_START (1 << 0) 41b2ed11e2SEddie Huang #define I2C_RS_MUL_CNFG (1 << 15) 42b2ed11e2SEddie Huang #define I2C_RS_MUL_TRIG (1 << 14) 43ce38815dSXudong Chen #define I2C_DCM_DISABLE 0x0000 44ce38815dSXudong Chen #define I2C_IO_CONFIG_OPEN_DRAIN 0x0003 45ce38815dSXudong Chen #define I2C_IO_CONFIG_PUSH_PULL 0x0000 46ce38815dSXudong Chen #define I2C_SOFT_RST 0x0001 47ce38815dSXudong Chen #define I2C_FIFO_ADDR_CLR 0x0001 48ce38815dSXudong Chen #define I2C_DELAY_LEN 0x0002 49ce38815dSXudong Chen #define I2C_ST_START_CON 0x8001 50ce38815dSXudong Chen #define I2C_FS_START_CON 0x1800 51ce38815dSXudong Chen #define I2C_TIME_CLR_VALUE 0x0000 52ce38815dSXudong Chen #define I2C_TIME_DEFAULT_VALUE 0x0003 53ce38815dSXudong Chen #define I2C_WRRD_TRANAC_VALUE 0x0002 54ce38815dSXudong Chen #define I2C_RD_TRANAC_VALUE 0x0001 55ce38815dSXudong Chen 56ce38815dSXudong Chen #define I2C_DMA_CON_TX 0x0000 57ce38815dSXudong Chen #define I2C_DMA_CON_RX 0x0001 58ce38815dSXudong Chen #define I2C_DMA_START_EN 0x0001 59ce38815dSXudong Chen #define I2C_DMA_INT_FLAG_NONE 0x0000 60ce38815dSXudong Chen #define I2C_DMA_CLR_FLAG 0x0000 61ea89ef1fSEddie Huang #define I2C_DMA_HARD_RST 0x0002 62f4f4fed6SLiguo Zhang #define I2C_DMA_4G_MODE 0x0001 63ce38815dSXudong Chen 64ce38815dSXudong Chen #define I2C_DEFAULT_SPEED 100000 /* hz */ 65ce38815dSXudong Chen #define MAX_FS_MODE_SPEED 400000 66ce38815dSXudong Chen #define MAX_HS_MODE_SPEED 3400000 67ce38815dSXudong Chen #define MAX_SAMPLE_CNT_DIV 8 68ce38815dSXudong Chen #define MAX_STEP_CNT_DIV 64 69ce38815dSXudong Chen #define MAX_HS_STEP_CNT_DIV 8 70ce38815dSXudong Chen 71ce38815dSXudong Chen #define I2C_CONTROL_RS (0x1 << 1) 72ce38815dSXudong Chen #define I2C_CONTROL_DMA_EN (0x1 << 2) 73ce38815dSXudong Chen #define I2C_CONTROL_CLK_EXT_EN (0x1 << 3) 74ce38815dSXudong Chen #define I2C_CONTROL_DIR_CHANGE (0x1 << 4) 75ce38815dSXudong Chen #define I2C_CONTROL_ACKERR_DET_EN (0x1 << 5) 76ce38815dSXudong Chen #define I2C_CONTROL_TRANSFER_LEN_CHANGE (0x1 << 6) 77ce38815dSXudong Chen #define I2C_CONTROL_WRAPPER (0x1 << 0) 78ce38815dSXudong Chen 79ce38815dSXudong Chen #define I2C_DRV_NAME "i2c-mt65xx" 80ce38815dSXudong Chen 81ce38815dSXudong Chen enum DMA_REGS_OFFSET { 82ce38815dSXudong Chen OFFSET_INT_FLAG = 0x0, 83ce38815dSXudong Chen OFFSET_INT_EN = 0x04, 84ce38815dSXudong Chen OFFSET_EN = 0x08, 85ea89ef1fSEddie Huang OFFSET_RST = 0x0c, 86ce38815dSXudong Chen OFFSET_CON = 0x18, 87ce38815dSXudong Chen OFFSET_TX_MEM_ADDR = 0x1c, 88ce38815dSXudong Chen OFFSET_RX_MEM_ADDR = 0x20, 89ce38815dSXudong Chen OFFSET_TX_LEN = 0x24, 90ce38815dSXudong Chen OFFSET_RX_LEN = 0x28, 91f4f4fed6SLiguo Zhang OFFSET_TX_4G_MODE = 0x54, 92f4f4fed6SLiguo Zhang OFFSET_RX_4G_MODE = 0x58, 93ce38815dSXudong Chen }; 94ce38815dSXudong Chen 95ce38815dSXudong Chen enum i2c_trans_st_rs { 96ce38815dSXudong Chen I2C_TRANS_STOP = 0, 97ce38815dSXudong Chen I2C_TRANS_REPEATED_START, 98ce38815dSXudong Chen }; 99ce38815dSXudong Chen 100ce38815dSXudong Chen enum mtk_trans_op { 101ce38815dSXudong Chen I2C_MASTER_WR = 1, 102ce38815dSXudong Chen I2C_MASTER_RD, 103ce38815dSXudong Chen I2C_MASTER_WRRD, 104ce38815dSXudong Chen }; 105ce38815dSXudong Chen 106ce38815dSXudong Chen enum I2C_REGS_OFFSET { 107ce38815dSXudong Chen OFFSET_DATA_PORT = 0x0, 108ce38815dSXudong Chen OFFSET_SLAVE_ADDR = 0x04, 109ce38815dSXudong Chen OFFSET_INTR_MASK = 0x08, 110ce38815dSXudong Chen OFFSET_INTR_STAT = 0x0c, 111ce38815dSXudong Chen OFFSET_CONTROL = 0x10, 112ce38815dSXudong Chen OFFSET_TRANSFER_LEN = 0x14, 113ce38815dSXudong Chen OFFSET_TRANSAC_LEN = 0x18, 114ce38815dSXudong Chen OFFSET_DELAY_LEN = 0x1c, 115ce38815dSXudong Chen OFFSET_TIMING = 0x20, 116ce38815dSXudong Chen OFFSET_START = 0x24, 117ce38815dSXudong Chen OFFSET_EXT_CONF = 0x28, 118ce38815dSXudong Chen OFFSET_FIFO_STAT = 0x30, 119ce38815dSXudong Chen OFFSET_FIFO_THRESH = 0x34, 120ce38815dSXudong Chen OFFSET_FIFO_ADDR_CLR = 0x38, 121ce38815dSXudong Chen OFFSET_IO_CONFIG = 0x40, 122ce38815dSXudong Chen OFFSET_RSV_DEBUG = 0x44, 123ce38815dSXudong Chen OFFSET_HS = 0x48, 124ce38815dSXudong Chen OFFSET_SOFTRESET = 0x50, 125ce38815dSXudong Chen OFFSET_DCM_EN = 0x54, 126ce38815dSXudong Chen OFFSET_PATH_DIR = 0x60, 127ce38815dSXudong Chen OFFSET_DEBUGSTAT = 0x64, 128ce38815dSXudong Chen OFFSET_DEBUGCTRL = 0x68, 129ce38815dSXudong Chen OFFSET_TRANSFER_LEN_AUX = 0x6c, 130ce38815dSXudong Chen }; 131ce38815dSXudong Chen 132ce38815dSXudong Chen struct mtk_i2c_compatible { 133ce38815dSXudong Chen const struct i2c_adapter_quirks *quirks; 134ce38815dSXudong Chen unsigned char pmic_i2c: 1; 135ce38815dSXudong Chen unsigned char dcm: 1; 136b2ed11e2SEddie Huang unsigned char auto_restart: 1; 137173b77e8SLiguo Zhang unsigned char aux_len_reg: 1; 138f4f4fed6SLiguo Zhang unsigned char support_33bits: 1; 139ce38815dSXudong Chen }; 140ce38815dSXudong Chen 141ce38815dSXudong Chen struct mtk_i2c { 142ce38815dSXudong Chen struct i2c_adapter adap; /* i2c host adapter */ 143ce38815dSXudong Chen struct device *dev; 144ce38815dSXudong Chen struct completion msg_complete; 145ce38815dSXudong Chen 146ce38815dSXudong Chen /* set in i2c probe */ 147ce38815dSXudong Chen void __iomem *base; /* i2c base addr */ 148ce38815dSXudong Chen void __iomem *pdmabase; /* dma base address*/ 149ce38815dSXudong Chen struct clk *clk_main; /* main clock for i2c bus */ 150ce38815dSXudong Chen struct clk *clk_dma; /* DMA clock for i2c via DMA */ 151ce38815dSXudong Chen struct clk *clk_pmic; /* PMIC clock for i2c from PMIC */ 152ce38815dSXudong Chen bool have_pmic; /* can use i2c pins from PMIC */ 153ce38815dSXudong Chen bool use_push_pull; /* IO config push-pull mode */ 154ce38815dSXudong Chen 155ce38815dSXudong Chen u16 irq_stat; /* interrupt status */ 156f2326401SJun Gao unsigned int clk_src_div; 157ce38815dSXudong Chen unsigned int speed_hz; /* The speed in transfer */ 158ce38815dSXudong Chen enum mtk_trans_op op; 159ce38815dSXudong Chen u16 timing_reg; 160ce38815dSXudong Chen u16 high_speed_reg; 161173b77e8SLiguo Zhang unsigned char auto_restart; 1628378d01fSLiguo Zhang bool ignore_restart_irq; 163ce38815dSXudong Chen const struct mtk_i2c_compatible *dev_comp; 164ce38815dSXudong Chen }; 165ce38815dSXudong Chen 166ce38815dSXudong Chen static const struct i2c_adapter_quirks mt6577_i2c_quirks = { 167ce38815dSXudong Chen .flags = I2C_AQ_COMB_WRITE_THEN_READ, 168ce38815dSXudong Chen .max_num_msgs = 1, 169ce38815dSXudong Chen .max_write_len = 255, 170ce38815dSXudong Chen .max_read_len = 255, 171ce38815dSXudong Chen .max_comb_1st_msg_len = 255, 172ce38815dSXudong Chen .max_comb_2nd_msg_len = 31, 173ce38815dSXudong Chen }; 174ce38815dSXudong Chen 175ce38815dSXudong Chen static const struct mtk_i2c_compatible mt6577_compat = { 176ce38815dSXudong Chen .quirks = &mt6577_i2c_quirks, 177ce38815dSXudong Chen .pmic_i2c = 0, 178ce38815dSXudong Chen .dcm = 1, 179b2ed11e2SEddie Huang .auto_restart = 0, 180173b77e8SLiguo Zhang .aux_len_reg = 0, 181f4f4fed6SLiguo Zhang .support_33bits = 0, 182ce38815dSXudong Chen }; 183ce38815dSXudong Chen 184ce38815dSXudong Chen static const struct mtk_i2c_compatible mt6589_compat = { 185ce38815dSXudong Chen .quirks = &mt6577_i2c_quirks, 186ce38815dSXudong Chen .pmic_i2c = 1, 187ce38815dSXudong Chen .dcm = 0, 188b2ed11e2SEddie Huang .auto_restart = 0, 189173b77e8SLiguo Zhang .aux_len_reg = 0, 190f4f4fed6SLiguo Zhang .support_33bits = 0, 191b2ed11e2SEddie Huang }; 192b2ed11e2SEddie Huang 193b2ed11e2SEddie Huang static const struct mtk_i2c_compatible mt8173_compat = { 194b2ed11e2SEddie Huang .pmic_i2c = 0, 195b2ed11e2SEddie Huang .dcm = 1, 196b2ed11e2SEddie Huang .auto_restart = 1, 197173b77e8SLiguo Zhang .aux_len_reg = 1, 198f4f4fed6SLiguo Zhang .support_33bits = 1, 199ce38815dSXudong Chen }; 200ce38815dSXudong Chen 201ce38815dSXudong Chen static const struct of_device_id mtk_i2c_of_match[] = { 202ce38815dSXudong Chen { .compatible = "mediatek,mt6577-i2c", .data = &mt6577_compat }, 203ce38815dSXudong Chen { .compatible = "mediatek,mt6589-i2c", .data = &mt6589_compat }, 204b2ed11e2SEddie Huang { .compatible = "mediatek,mt8173-i2c", .data = &mt8173_compat }, 205ce38815dSXudong Chen {} 206ce38815dSXudong Chen }; 207ce38815dSXudong Chen MODULE_DEVICE_TABLE(of, mtk_i2c_of_match); 208ce38815dSXudong Chen 209ce38815dSXudong Chen static int mtk_i2c_clock_enable(struct mtk_i2c *i2c) 210ce38815dSXudong Chen { 211ce38815dSXudong Chen int ret; 212ce38815dSXudong Chen 213ce38815dSXudong Chen ret = clk_prepare_enable(i2c->clk_dma); 214ce38815dSXudong Chen if (ret) 215ce38815dSXudong Chen return ret; 216ce38815dSXudong Chen 217ce38815dSXudong Chen ret = clk_prepare_enable(i2c->clk_main); 218ce38815dSXudong Chen if (ret) 219ce38815dSXudong Chen goto err_main; 220ce38815dSXudong Chen 221ce38815dSXudong Chen if (i2c->have_pmic) { 222ce38815dSXudong Chen ret = clk_prepare_enable(i2c->clk_pmic); 223ce38815dSXudong Chen if (ret) 224ce38815dSXudong Chen goto err_pmic; 225ce38815dSXudong Chen } 226ce38815dSXudong Chen return 0; 227ce38815dSXudong Chen 228ce38815dSXudong Chen err_pmic: 229ce38815dSXudong Chen clk_disable_unprepare(i2c->clk_main); 230ce38815dSXudong Chen err_main: 231ce38815dSXudong Chen clk_disable_unprepare(i2c->clk_dma); 232ce38815dSXudong Chen 233ce38815dSXudong Chen return ret; 234ce38815dSXudong Chen } 235ce38815dSXudong Chen 236ce38815dSXudong Chen static void mtk_i2c_clock_disable(struct mtk_i2c *i2c) 237ce38815dSXudong Chen { 238ce38815dSXudong Chen if (i2c->have_pmic) 239ce38815dSXudong Chen clk_disable_unprepare(i2c->clk_pmic); 240ce38815dSXudong Chen 241ce38815dSXudong Chen clk_disable_unprepare(i2c->clk_main); 242ce38815dSXudong Chen clk_disable_unprepare(i2c->clk_dma); 243ce38815dSXudong Chen } 244ce38815dSXudong Chen 245ce38815dSXudong Chen static void mtk_i2c_init_hw(struct mtk_i2c *i2c) 246ce38815dSXudong Chen { 247ce38815dSXudong Chen u16 control_reg; 248ce38815dSXudong Chen 249ce38815dSXudong Chen writew(I2C_SOFT_RST, i2c->base + OFFSET_SOFTRESET); 250ce38815dSXudong Chen 251ce38815dSXudong Chen /* Set ioconfig */ 252ce38815dSXudong Chen if (i2c->use_push_pull) 253ce38815dSXudong Chen writew(I2C_IO_CONFIG_PUSH_PULL, i2c->base + OFFSET_IO_CONFIG); 254ce38815dSXudong Chen else 255ce38815dSXudong Chen writew(I2C_IO_CONFIG_OPEN_DRAIN, i2c->base + OFFSET_IO_CONFIG); 256ce38815dSXudong Chen 257ce38815dSXudong Chen if (i2c->dev_comp->dcm) 258ce38815dSXudong Chen writew(I2C_DCM_DISABLE, i2c->base + OFFSET_DCM_EN); 259ce38815dSXudong Chen 260ce38815dSXudong Chen writew(i2c->timing_reg, i2c->base + OFFSET_TIMING); 261ce38815dSXudong Chen writew(i2c->high_speed_reg, i2c->base + OFFSET_HS); 262ce38815dSXudong Chen 263ce38815dSXudong Chen /* If use i2c pin from PMIC mt6397 side, need set PATH_DIR first */ 264ce38815dSXudong Chen if (i2c->have_pmic) 265ce38815dSXudong Chen writew(I2C_CONTROL_WRAPPER, i2c->base + OFFSET_PATH_DIR); 266ce38815dSXudong Chen 267ce38815dSXudong Chen control_reg = I2C_CONTROL_ACKERR_DET_EN | 268ce38815dSXudong Chen I2C_CONTROL_CLK_EXT_EN | I2C_CONTROL_DMA_EN; 269ce38815dSXudong Chen writew(control_reg, i2c->base + OFFSET_CONTROL); 270ce38815dSXudong Chen writew(I2C_DELAY_LEN, i2c->base + OFFSET_DELAY_LEN); 271ea89ef1fSEddie Huang 272ea89ef1fSEddie Huang writel(I2C_DMA_HARD_RST, i2c->pdmabase + OFFSET_RST); 273ea89ef1fSEddie Huang udelay(50); 274ea89ef1fSEddie Huang writel(I2C_DMA_CLR_FLAG, i2c->pdmabase + OFFSET_RST); 275ce38815dSXudong Chen } 276ce38815dSXudong Chen 277ce38815dSXudong Chen /* 278ce38815dSXudong Chen * Calculate i2c port speed 279ce38815dSXudong Chen * 280ce38815dSXudong Chen * Hardware design: 281ce38815dSXudong Chen * i2c_bus_freq = parent_clk / (clock_div * 2 * sample_cnt * step_cnt) 282ce38815dSXudong Chen * clock_div: fixed in hardware, but may be various in different SoCs 283ce38815dSXudong Chen * 284ce38815dSXudong Chen * The calculation want to pick the highest bus frequency that is still 285ce38815dSXudong Chen * less than or equal to i2c->speed_hz. The calculation try to get 286ce38815dSXudong Chen * sample_cnt and step_cn 287ce38815dSXudong Chen */ 288f2326401SJun Gao static int mtk_i2c_calculate_speed(struct mtk_i2c *i2c, unsigned int clk_src, 289f2326401SJun Gao unsigned int target_speed, 290f2326401SJun Gao unsigned int *timing_step_cnt, 291f2326401SJun Gao unsigned int *timing_sample_cnt) 292ce38815dSXudong Chen { 293ce38815dSXudong Chen unsigned int step_cnt; 294ce38815dSXudong Chen unsigned int sample_cnt; 295ce38815dSXudong Chen unsigned int max_step_cnt; 296ce38815dSXudong Chen unsigned int base_sample_cnt = MAX_SAMPLE_CNT_DIV; 297ce38815dSXudong Chen unsigned int base_step_cnt; 298ce38815dSXudong Chen unsigned int opt_div; 299ce38815dSXudong Chen unsigned int best_mul; 300ce38815dSXudong Chen unsigned int cnt_mul; 301ce38815dSXudong Chen 302ce38815dSXudong Chen if (target_speed > MAX_HS_MODE_SPEED) 303ce38815dSXudong Chen target_speed = MAX_HS_MODE_SPEED; 304ce38815dSXudong Chen 305ce38815dSXudong Chen if (target_speed > MAX_FS_MODE_SPEED) 306ce38815dSXudong Chen max_step_cnt = MAX_HS_STEP_CNT_DIV; 307ce38815dSXudong Chen else 308ce38815dSXudong Chen max_step_cnt = MAX_STEP_CNT_DIV; 309ce38815dSXudong Chen 310ce38815dSXudong Chen base_step_cnt = max_step_cnt; 311ce38815dSXudong Chen /* Find the best combination */ 312ce38815dSXudong Chen opt_div = DIV_ROUND_UP(clk_src >> 1, target_speed); 313ce38815dSXudong Chen best_mul = MAX_SAMPLE_CNT_DIV * max_step_cnt; 314ce38815dSXudong Chen 315ce38815dSXudong Chen /* Search for the best pair (sample_cnt, step_cnt) with 316ce38815dSXudong Chen * 0 < sample_cnt < MAX_SAMPLE_CNT_DIV 317ce38815dSXudong Chen * 0 < step_cnt < max_step_cnt 318ce38815dSXudong Chen * sample_cnt * step_cnt >= opt_div 319ce38815dSXudong Chen * optimizing for sample_cnt * step_cnt being minimal 320ce38815dSXudong Chen */ 321ce38815dSXudong Chen for (sample_cnt = 1; sample_cnt <= MAX_SAMPLE_CNT_DIV; sample_cnt++) { 322ce38815dSXudong Chen step_cnt = DIV_ROUND_UP(opt_div, sample_cnt); 323ce38815dSXudong Chen cnt_mul = step_cnt * sample_cnt; 324ce38815dSXudong Chen if (step_cnt > max_step_cnt) 325ce38815dSXudong Chen continue; 326ce38815dSXudong Chen 327ce38815dSXudong Chen if (cnt_mul < best_mul) { 328ce38815dSXudong Chen best_mul = cnt_mul; 329ce38815dSXudong Chen base_sample_cnt = sample_cnt; 330ce38815dSXudong Chen base_step_cnt = step_cnt; 331ce38815dSXudong Chen if (best_mul == opt_div) 332ce38815dSXudong Chen break; 333ce38815dSXudong Chen } 334ce38815dSXudong Chen } 335ce38815dSXudong Chen 336ce38815dSXudong Chen sample_cnt = base_sample_cnt; 337ce38815dSXudong Chen step_cnt = base_step_cnt; 338ce38815dSXudong Chen 339ce38815dSXudong Chen if ((clk_src / (2 * sample_cnt * step_cnt)) > target_speed) { 340ce38815dSXudong Chen /* In this case, hardware can't support such 341ce38815dSXudong Chen * low i2c_bus_freq 342ce38815dSXudong Chen */ 343ce38815dSXudong Chen dev_dbg(i2c->dev, "Unsupported speed (%uhz)\n", target_speed); 344ce38815dSXudong Chen return -EINVAL; 345ce38815dSXudong Chen } 346ce38815dSXudong Chen 347f2326401SJun Gao *timing_step_cnt = step_cnt - 1; 348f2326401SJun Gao *timing_sample_cnt = sample_cnt - 1; 349f2326401SJun Gao 350f2326401SJun Gao return 0; 351f2326401SJun Gao } 352f2326401SJun Gao 353f2326401SJun Gao static int mtk_i2c_set_speed(struct mtk_i2c *i2c, unsigned int parent_clk) 354f2326401SJun Gao { 355f2326401SJun Gao unsigned int clk_src; 356f2326401SJun Gao unsigned int step_cnt; 357f2326401SJun Gao unsigned int sample_cnt; 358f2326401SJun Gao unsigned int target_speed; 359f2326401SJun Gao int ret; 360f2326401SJun Gao 361f2326401SJun Gao clk_src = parent_clk / i2c->clk_src_div; 362f2326401SJun Gao target_speed = i2c->speed_hz; 363ce38815dSXudong Chen 364ce38815dSXudong Chen if (target_speed > MAX_FS_MODE_SPEED) { 365f2326401SJun Gao /* Set master code speed register */ 366f2326401SJun Gao ret = mtk_i2c_calculate_speed(i2c, clk_src, MAX_FS_MODE_SPEED, 367f2326401SJun Gao &step_cnt, &sample_cnt); 368f2326401SJun Gao if (ret < 0) 369f2326401SJun Gao return ret; 370f2326401SJun Gao 371f2326401SJun Gao i2c->timing_reg = (sample_cnt << 8) | step_cnt; 372f2326401SJun Gao 373ce38815dSXudong Chen /* Set the high speed mode register */ 374f2326401SJun Gao ret = mtk_i2c_calculate_speed(i2c, clk_src, target_speed, 375f2326401SJun Gao &step_cnt, &sample_cnt); 376f2326401SJun Gao if (ret < 0) 377f2326401SJun Gao return ret; 378f2326401SJun Gao 379ce38815dSXudong Chen i2c->high_speed_reg = I2C_TIME_DEFAULT_VALUE | 380ce38815dSXudong Chen (sample_cnt << 12) | (step_cnt << 8); 381ce38815dSXudong Chen } else { 382f2326401SJun Gao ret = mtk_i2c_calculate_speed(i2c, clk_src, target_speed, 383f2326401SJun Gao &step_cnt, &sample_cnt); 384f2326401SJun Gao if (ret < 0) 385f2326401SJun Gao return ret; 386f2326401SJun Gao 387f2326401SJun Gao i2c->timing_reg = (sample_cnt << 8) | step_cnt; 388f2326401SJun Gao 389ce38815dSXudong Chen /* Disable the high speed transaction */ 390ce38815dSXudong Chen i2c->high_speed_reg = I2C_TIME_CLR_VALUE; 391ce38815dSXudong Chen } 392ce38815dSXudong Chen 393ce38815dSXudong Chen return 0; 394ce38815dSXudong Chen } 395ce38815dSXudong Chen 396f4f4fed6SLiguo Zhang static inline u32 mtk_i2c_set_4g_mode(dma_addr_t addr) 397f4f4fed6SLiguo Zhang { 398f4f4fed6SLiguo Zhang return (addr & BIT_ULL(32)) ? I2C_DMA_4G_MODE : I2C_DMA_CLR_FLAG; 399f4f4fed6SLiguo Zhang } 400f4f4fed6SLiguo Zhang 401b2ed11e2SEddie Huang static int mtk_i2c_do_transfer(struct mtk_i2c *i2c, struct i2c_msg *msgs, 402b2ed11e2SEddie Huang int num, int left_num) 403ce38815dSXudong Chen { 404ce38815dSXudong Chen u16 addr_reg; 405b2ed11e2SEddie Huang u16 start_reg; 406ce38815dSXudong Chen u16 control_reg; 407b2ed11e2SEddie Huang u16 restart_flag = 0; 408f4f4fed6SLiguo Zhang u32 reg_4g_mode; 409ce38815dSXudong Chen dma_addr_t rpaddr = 0; 410ce38815dSXudong Chen dma_addr_t wpaddr = 0; 411ce38815dSXudong Chen int ret; 412ce38815dSXudong Chen 413ce38815dSXudong Chen i2c->irq_stat = 0; 414ce38815dSXudong Chen 415173b77e8SLiguo Zhang if (i2c->auto_restart) 416b2ed11e2SEddie Huang restart_flag = I2C_RS_TRANSFER; 417b2ed11e2SEddie Huang 418ce38815dSXudong Chen reinit_completion(&i2c->msg_complete); 419ce38815dSXudong Chen 420ce38815dSXudong Chen control_reg = readw(i2c->base + OFFSET_CONTROL) & 421ce38815dSXudong Chen ~(I2C_CONTROL_DIR_CHANGE | I2C_CONTROL_RS); 422b2ed11e2SEddie Huang if ((i2c->speed_hz > 400000) || (left_num >= 1)) 423ce38815dSXudong Chen control_reg |= I2C_CONTROL_RS; 424ce38815dSXudong Chen 425ce38815dSXudong Chen if (i2c->op == I2C_MASTER_WRRD) 426ce38815dSXudong Chen control_reg |= I2C_CONTROL_DIR_CHANGE | I2C_CONTROL_RS; 427ce38815dSXudong Chen 428ce38815dSXudong Chen writew(control_reg, i2c->base + OFFSET_CONTROL); 429ce38815dSXudong Chen 430ce38815dSXudong Chen /* set start condition */ 431ce38815dSXudong Chen if (i2c->speed_hz <= 100000) 432ce38815dSXudong Chen writew(I2C_ST_START_CON, i2c->base + OFFSET_EXT_CONF); 433ce38815dSXudong Chen else 434ce38815dSXudong Chen writew(I2C_FS_START_CON, i2c->base + OFFSET_EXT_CONF); 435ce38815dSXudong Chen 4360d47ce21SWolfram Sang addr_reg = i2c_8bit_addr_from_msg(msgs); 437ce38815dSXudong Chen writew(addr_reg, i2c->base + OFFSET_SLAVE_ADDR); 438ce38815dSXudong Chen 439ce38815dSXudong Chen /* Clear interrupt status */ 440b2ed11e2SEddie Huang writew(restart_flag | I2C_HS_NACKERR | I2C_ACKERR | 441b2ed11e2SEddie Huang I2C_TRANSAC_COMP, i2c->base + OFFSET_INTR_STAT); 442ce38815dSXudong Chen writew(I2C_FIFO_ADDR_CLR, i2c->base + OFFSET_FIFO_ADDR_CLR); 443ce38815dSXudong Chen 444ce38815dSXudong Chen /* Enable interrupt */ 445b2ed11e2SEddie Huang writew(restart_flag | I2C_HS_NACKERR | I2C_ACKERR | 446b2ed11e2SEddie Huang I2C_TRANSAC_COMP, i2c->base + OFFSET_INTR_MASK); 447ce38815dSXudong Chen 448ce38815dSXudong Chen /* Set transfer and transaction len */ 449ce38815dSXudong Chen if (i2c->op == I2C_MASTER_WRRD) { 450173b77e8SLiguo Zhang if (i2c->dev_comp->aux_len_reg) { 451173b77e8SLiguo Zhang writew(msgs->len, i2c->base + OFFSET_TRANSFER_LEN); 452173b77e8SLiguo Zhang writew((msgs + 1)->len, i2c->base + 453173b77e8SLiguo Zhang OFFSET_TRANSFER_LEN_AUX); 454173b77e8SLiguo Zhang } else { 455ce38815dSXudong Chen writew(msgs->len | ((msgs + 1)->len) << 8, 456ce38815dSXudong Chen i2c->base + OFFSET_TRANSFER_LEN); 457173b77e8SLiguo Zhang } 458ce38815dSXudong Chen writew(I2C_WRRD_TRANAC_VALUE, i2c->base + OFFSET_TRANSAC_LEN); 459ce38815dSXudong Chen } else { 460ce38815dSXudong Chen writew(msgs->len, i2c->base + OFFSET_TRANSFER_LEN); 461b2ed11e2SEddie Huang writew(num, i2c->base + OFFSET_TRANSAC_LEN); 462ce38815dSXudong Chen } 463ce38815dSXudong Chen 464ce38815dSXudong Chen /* Prepare buffer data to start transfer */ 465ce38815dSXudong Chen if (i2c->op == I2C_MASTER_RD) { 466ce38815dSXudong Chen writel(I2C_DMA_INT_FLAG_NONE, i2c->pdmabase + OFFSET_INT_FLAG); 467ce38815dSXudong Chen writel(I2C_DMA_CON_RX, i2c->pdmabase + OFFSET_CON); 468ce38815dSXudong Chen rpaddr = dma_map_single(i2c->dev, msgs->buf, 469ce38815dSXudong Chen msgs->len, DMA_FROM_DEVICE); 470ce38815dSXudong Chen if (dma_mapping_error(i2c->dev, rpaddr)) 471ce38815dSXudong Chen return -ENOMEM; 472f4f4fed6SLiguo Zhang 473f4f4fed6SLiguo Zhang if (i2c->dev_comp->support_33bits) { 474f4f4fed6SLiguo Zhang reg_4g_mode = mtk_i2c_set_4g_mode(rpaddr); 475f4f4fed6SLiguo Zhang writel(reg_4g_mode, i2c->pdmabase + OFFSET_RX_4G_MODE); 476f4f4fed6SLiguo Zhang } 477f4f4fed6SLiguo Zhang 478ce38815dSXudong Chen writel((u32)rpaddr, i2c->pdmabase + OFFSET_RX_MEM_ADDR); 479ce38815dSXudong Chen writel(msgs->len, i2c->pdmabase + OFFSET_RX_LEN); 480ce38815dSXudong Chen } else if (i2c->op == I2C_MASTER_WR) { 481ce38815dSXudong Chen writel(I2C_DMA_INT_FLAG_NONE, i2c->pdmabase + OFFSET_INT_FLAG); 482ce38815dSXudong Chen writel(I2C_DMA_CON_TX, i2c->pdmabase + OFFSET_CON); 483ce38815dSXudong Chen wpaddr = dma_map_single(i2c->dev, msgs->buf, 484ce38815dSXudong Chen msgs->len, DMA_TO_DEVICE); 485ce38815dSXudong Chen if (dma_mapping_error(i2c->dev, wpaddr)) 486ce38815dSXudong Chen return -ENOMEM; 487f4f4fed6SLiguo Zhang 488f4f4fed6SLiguo Zhang if (i2c->dev_comp->support_33bits) { 489f4f4fed6SLiguo Zhang reg_4g_mode = mtk_i2c_set_4g_mode(wpaddr); 490f4f4fed6SLiguo Zhang writel(reg_4g_mode, i2c->pdmabase + OFFSET_TX_4G_MODE); 491f4f4fed6SLiguo Zhang } 492f4f4fed6SLiguo Zhang 493ce38815dSXudong Chen writel((u32)wpaddr, i2c->pdmabase + OFFSET_TX_MEM_ADDR); 494ce38815dSXudong Chen writel(msgs->len, i2c->pdmabase + OFFSET_TX_LEN); 495ce38815dSXudong Chen } else { 496ce38815dSXudong Chen writel(I2C_DMA_CLR_FLAG, i2c->pdmabase + OFFSET_INT_FLAG); 497ce38815dSXudong Chen writel(I2C_DMA_CLR_FLAG, i2c->pdmabase + OFFSET_CON); 498ce38815dSXudong Chen wpaddr = dma_map_single(i2c->dev, msgs->buf, 499ce38815dSXudong Chen msgs->len, DMA_TO_DEVICE); 500ce38815dSXudong Chen if (dma_mapping_error(i2c->dev, wpaddr)) 501ce38815dSXudong Chen return -ENOMEM; 502ce38815dSXudong Chen rpaddr = dma_map_single(i2c->dev, (msgs + 1)->buf, 503ce38815dSXudong Chen (msgs + 1)->len, 504ce38815dSXudong Chen DMA_FROM_DEVICE); 505ce38815dSXudong Chen if (dma_mapping_error(i2c->dev, rpaddr)) { 506ce38815dSXudong Chen dma_unmap_single(i2c->dev, wpaddr, 507ce38815dSXudong Chen msgs->len, DMA_TO_DEVICE); 508ce38815dSXudong Chen return -ENOMEM; 509ce38815dSXudong Chen } 510f4f4fed6SLiguo Zhang 511f4f4fed6SLiguo Zhang if (i2c->dev_comp->support_33bits) { 512f4f4fed6SLiguo Zhang reg_4g_mode = mtk_i2c_set_4g_mode(wpaddr); 513f4f4fed6SLiguo Zhang writel(reg_4g_mode, i2c->pdmabase + OFFSET_TX_4G_MODE); 514f4f4fed6SLiguo Zhang 515f4f4fed6SLiguo Zhang reg_4g_mode = mtk_i2c_set_4g_mode(rpaddr); 516f4f4fed6SLiguo Zhang writel(reg_4g_mode, i2c->pdmabase + OFFSET_RX_4G_MODE); 517f4f4fed6SLiguo Zhang } 518f4f4fed6SLiguo Zhang 519ce38815dSXudong Chen writel((u32)wpaddr, i2c->pdmabase + OFFSET_TX_MEM_ADDR); 520ce38815dSXudong Chen writel((u32)rpaddr, i2c->pdmabase + OFFSET_RX_MEM_ADDR); 521ce38815dSXudong Chen writel(msgs->len, i2c->pdmabase + OFFSET_TX_LEN); 522ce38815dSXudong Chen writel((msgs + 1)->len, i2c->pdmabase + OFFSET_RX_LEN); 523ce38815dSXudong Chen } 524ce38815dSXudong Chen 525ce38815dSXudong Chen writel(I2C_DMA_START_EN, i2c->pdmabase + OFFSET_EN); 526b2ed11e2SEddie Huang 527173b77e8SLiguo Zhang if (!i2c->auto_restart) { 528b2ed11e2SEddie Huang start_reg = I2C_TRANSAC_START; 529b2ed11e2SEddie Huang } else { 530b2ed11e2SEddie Huang start_reg = I2C_TRANSAC_START | I2C_RS_MUL_TRIG; 531b2ed11e2SEddie Huang if (left_num >= 1) 532b2ed11e2SEddie Huang start_reg |= I2C_RS_MUL_CNFG; 533b2ed11e2SEddie Huang } 534b2ed11e2SEddie Huang writew(start_reg, i2c->base + OFFSET_START); 535ce38815dSXudong Chen 536ce38815dSXudong Chen ret = wait_for_completion_timeout(&i2c->msg_complete, 537ce38815dSXudong Chen i2c->adap.timeout); 538ce38815dSXudong Chen 539ce38815dSXudong Chen /* Clear interrupt mask */ 540b2ed11e2SEddie Huang writew(~(restart_flag | I2C_HS_NACKERR | I2C_ACKERR | 541ce38815dSXudong Chen I2C_TRANSAC_COMP), i2c->base + OFFSET_INTR_MASK); 542ce38815dSXudong Chen 543ce38815dSXudong Chen if (i2c->op == I2C_MASTER_WR) { 544ce38815dSXudong Chen dma_unmap_single(i2c->dev, wpaddr, 545ce38815dSXudong Chen msgs->len, DMA_TO_DEVICE); 546ce38815dSXudong Chen } else if (i2c->op == I2C_MASTER_RD) { 547ce38815dSXudong Chen dma_unmap_single(i2c->dev, rpaddr, 548ce38815dSXudong Chen msgs->len, DMA_FROM_DEVICE); 549ce38815dSXudong Chen } else { 550ce38815dSXudong Chen dma_unmap_single(i2c->dev, wpaddr, msgs->len, 551ce38815dSXudong Chen DMA_TO_DEVICE); 552ce38815dSXudong Chen dma_unmap_single(i2c->dev, rpaddr, (msgs + 1)->len, 553ce38815dSXudong Chen DMA_FROM_DEVICE); 554ce38815dSXudong Chen } 555ce38815dSXudong Chen 556ce38815dSXudong Chen if (ret == 0) { 557ce38815dSXudong Chen dev_dbg(i2c->dev, "addr: %x, transfer timeout\n", msgs->addr); 558ce38815dSXudong Chen mtk_i2c_init_hw(i2c); 559ce38815dSXudong Chen return -ETIMEDOUT; 560ce38815dSXudong Chen } 561ce38815dSXudong Chen 562ce38815dSXudong Chen completion_done(&i2c->msg_complete); 563ce38815dSXudong Chen 564ce38815dSXudong Chen if (i2c->irq_stat & (I2C_HS_NACKERR | I2C_ACKERR)) { 565ce38815dSXudong Chen dev_dbg(i2c->dev, "addr: %x, transfer ACK error\n", msgs->addr); 566ce38815dSXudong Chen mtk_i2c_init_hw(i2c); 567ce38815dSXudong Chen return -ENXIO; 568ce38815dSXudong Chen } 569ce38815dSXudong Chen 570ce38815dSXudong Chen return 0; 571ce38815dSXudong Chen } 572ce38815dSXudong Chen 573ce38815dSXudong Chen static int mtk_i2c_transfer(struct i2c_adapter *adap, 574ce38815dSXudong Chen struct i2c_msg msgs[], int num) 575ce38815dSXudong Chen { 576ce38815dSXudong Chen int ret; 577ce38815dSXudong Chen int left_num = num; 578ce38815dSXudong Chen struct mtk_i2c *i2c = i2c_get_adapdata(adap); 579ce38815dSXudong Chen 580ce38815dSXudong Chen ret = mtk_i2c_clock_enable(i2c); 581ce38815dSXudong Chen if (ret) 582ce38815dSXudong Chen return ret; 583ce38815dSXudong Chen 584173b77e8SLiguo Zhang i2c->auto_restart = i2c->dev_comp->auto_restart; 585173b77e8SLiguo Zhang 586173b77e8SLiguo Zhang /* checking if we can skip restart and optimize using WRRD mode */ 587173b77e8SLiguo Zhang if (i2c->auto_restart && num == 2) { 588173b77e8SLiguo Zhang if (!(msgs[0].flags & I2C_M_RD) && (msgs[1].flags & I2C_M_RD) && 589173b77e8SLiguo Zhang msgs[0].addr == msgs[1].addr) { 590173b77e8SLiguo Zhang i2c->auto_restart = 0; 591173b77e8SLiguo Zhang } 592173b77e8SLiguo Zhang } 593173b77e8SLiguo Zhang 5948378d01fSLiguo Zhang if (i2c->auto_restart && num >= 2 && i2c->speed_hz > MAX_FS_MODE_SPEED) 5958378d01fSLiguo Zhang /* ignore the first restart irq after the master code, 5968378d01fSLiguo Zhang * otherwise the first transfer will be discarded. 5978378d01fSLiguo Zhang */ 5988378d01fSLiguo Zhang i2c->ignore_restart_irq = true; 5998378d01fSLiguo Zhang else 6008378d01fSLiguo Zhang i2c->ignore_restart_irq = false; 6018378d01fSLiguo Zhang 602b2ed11e2SEddie Huang while (left_num--) { 603ce38815dSXudong Chen if (!msgs->buf) { 604ce38815dSXudong Chen dev_dbg(i2c->dev, "data buffer is NULL.\n"); 605ce38815dSXudong Chen ret = -EINVAL; 606ce38815dSXudong Chen goto err_exit; 607ce38815dSXudong Chen } 608ce38815dSXudong Chen 609ce38815dSXudong Chen if (msgs->flags & I2C_M_RD) 610ce38815dSXudong Chen i2c->op = I2C_MASTER_RD; 611ce38815dSXudong Chen else 612ce38815dSXudong Chen i2c->op = I2C_MASTER_WR; 613ce38815dSXudong Chen 614173b77e8SLiguo Zhang if (!i2c->auto_restart) { 615ce38815dSXudong Chen if (num > 1) { 616ce38815dSXudong Chen /* combined two messages into one transaction */ 617ce38815dSXudong Chen i2c->op = I2C_MASTER_WRRD; 618ce38815dSXudong Chen left_num--; 619ce38815dSXudong Chen } 620b2ed11e2SEddie Huang } 621ce38815dSXudong Chen 622ce38815dSXudong Chen /* always use DMA mode. */ 623b2ed11e2SEddie Huang ret = mtk_i2c_do_transfer(i2c, msgs, num, left_num); 624ce38815dSXudong Chen if (ret < 0) 625ce38815dSXudong Chen goto err_exit; 626ce38815dSXudong Chen 627b2ed11e2SEddie Huang msgs++; 628b2ed11e2SEddie Huang } 629ce38815dSXudong Chen /* the return value is number of executed messages */ 630ce38815dSXudong Chen ret = num; 631ce38815dSXudong Chen 632ce38815dSXudong Chen err_exit: 633ce38815dSXudong Chen mtk_i2c_clock_disable(i2c); 634ce38815dSXudong Chen return ret; 635ce38815dSXudong Chen } 636ce38815dSXudong Chen 637ce38815dSXudong Chen static irqreturn_t mtk_i2c_irq(int irqno, void *dev_id) 638ce38815dSXudong Chen { 639ce38815dSXudong Chen struct mtk_i2c *i2c = dev_id; 640b2ed11e2SEddie Huang u16 restart_flag = 0; 64128c0a843SEddie Huang u16 intr_stat; 642b2ed11e2SEddie Huang 643173b77e8SLiguo Zhang if (i2c->auto_restart) 644b2ed11e2SEddie Huang restart_flag = I2C_RS_TRANSFER; 645ce38815dSXudong Chen 64628c0a843SEddie Huang intr_stat = readw(i2c->base + OFFSET_INTR_STAT); 64728c0a843SEddie Huang writew(intr_stat, i2c->base + OFFSET_INTR_STAT); 648ce38815dSXudong Chen 64928c0a843SEddie Huang /* 65028c0a843SEddie Huang * when occurs ack error, i2c controller generate two interrupts 65128c0a843SEddie Huang * first is the ack error interrupt, then the complete interrupt 65228c0a843SEddie Huang * i2c->irq_stat need keep the two interrupt value. 65328c0a843SEddie Huang */ 65428c0a843SEddie Huang i2c->irq_stat |= intr_stat; 6558378d01fSLiguo Zhang 6568378d01fSLiguo Zhang if (i2c->ignore_restart_irq && (i2c->irq_stat & restart_flag)) { 6578378d01fSLiguo Zhang i2c->ignore_restart_irq = false; 6588378d01fSLiguo Zhang i2c->irq_stat = 0; 6598378d01fSLiguo Zhang writew(I2C_RS_MUL_CNFG | I2C_RS_MUL_TRIG | I2C_TRANSAC_START, 6608378d01fSLiguo Zhang i2c->base + OFFSET_START); 6618378d01fSLiguo Zhang } else { 66228c0a843SEddie Huang if (i2c->irq_stat & (I2C_TRANSAC_COMP | restart_flag)) 663ce38815dSXudong Chen complete(&i2c->msg_complete); 6648378d01fSLiguo Zhang } 665ce38815dSXudong Chen 666ce38815dSXudong Chen return IRQ_HANDLED; 667ce38815dSXudong Chen } 668ce38815dSXudong Chen 669ce38815dSXudong Chen static u32 mtk_i2c_functionality(struct i2c_adapter *adap) 670ce38815dSXudong Chen { 671ce38815dSXudong Chen return I2C_FUNC_I2C | I2C_FUNC_SMBUS_EMUL; 672ce38815dSXudong Chen } 673ce38815dSXudong Chen 674ce38815dSXudong Chen static const struct i2c_algorithm mtk_i2c_algorithm = { 675ce38815dSXudong Chen .master_xfer = mtk_i2c_transfer, 676ce38815dSXudong Chen .functionality = mtk_i2c_functionality, 677ce38815dSXudong Chen }; 678ce38815dSXudong Chen 679f2326401SJun Gao static int mtk_i2c_parse_dt(struct device_node *np, struct mtk_i2c *i2c) 680ce38815dSXudong Chen { 681ce38815dSXudong Chen int ret; 682ce38815dSXudong Chen 683ce38815dSXudong Chen ret = of_property_read_u32(np, "clock-frequency", &i2c->speed_hz); 684ce38815dSXudong Chen if (ret < 0) 685ce38815dSXudong Chen i2c->speed_hz = I2C_DEFAULT_SPEED; 686ce38815dSXudong Chen 687f2326401SJun Gao ret = of_property_read_u32(np, "clock-div", &i2c->clk_src_div); 688ce38815dSXudong Chen if (ret < 0) 689ce38815dSXudong Chen return ret; 690ce38815dSXudong Chen 691f2326401SJun Gao if (i2c->clk_src_div == 0) 692ce38815dSXudong Chen return -EINVAL; 693ce38815dSXudong Chen 694ce38815dSXudong Chen i2c->have_pmic = of_property_read_bool(np, "mediatek,have-pmic"); 695ce38815dSXudong Chen i2c->use_push_pull = 696ce38815dSXudong Chen of_property_read_bool(np, "mediatek,use-push-pull"); 697ce38815dSXudong Chen 698ce38815dSXudong Chen return 0; 699ce38815dSXudong Chen } 700ce38815dSXudong Chen 701ce38815dSXudong Chen static int mtk_i2c_probe(struct platform_device *pdev) 702ce38815dSXudong Chen { 703ce38815dSXudong Chen const struct of_device_id *of_id; 704ce38815dSXudong Chen int ret = 0; 705ce38815dSXudong Chen struct mtk_i2c *i2c; 706ce38815dSXudong Chen struct clk *clk; 707ce38815dSXudong Chen struct resource *res; 708ce38815dSXudong Chen int irq; 709ce38815dSXudong Chen 710ce38815dSXudong Chen i2c = devm_kzalloc(&pdev->dev, sizeof(*i2c), GFP_KERNEL); 711ce38815dSXudong Chen if (!i2c) 712ce38815dSXudong Chen return -ENOMEM; 713ce38815dSXudong Chen 714f2326401SJun Gao ret = mtk_i2c_parse_dt(pdev->dev.of_node, i2c); 715ce38815dSXudong Chen if (ret) 716ce38815dSXudong Chen return -EINVAL; 717ce38815dSXudong Chen 718ce38815dSXudong Chen res = platform_get_resource(pdev, IORESOURCE_MEM, 0); 719ce38815dSXudong Chen i2c->base = devm_ioremap_resource(&pdev->dev, res); 720ce38815dSXudong Chen if (IS_ERR(i2c->base)) 721ce38815dSXudong Chen return PTR_ERR(i2c->base); 722ce38815dSXudong Chen 723ce38815dSXudong Chen res = platform_get_resource(pdev, IORESOURCE_MEM, 1); 724ce38815dSXudong Chen i2c->pdmabase = devm_ioremap_resource(&pdev->dev, res); 725ce38815dSXudong Chen if (IS_ERR(i2c->pdmabase)) 726ce38815dSXudong Chen return PTR_ERR(i2c->pdmabase); 727ce38815dSXudong Chen 728ce38815dSXudong Chen irq = platform_get_irq(pdev, 0); 729ce38815dSXudong Chen if (irq <= 0) 730ce38815dSXudong Chen return irq; 731ce38815dSXudong Chen 732ce38815dSXudong Chen init_completion(&i2c->msg_complete); 733ce38815dSXudong Chen 734ce38815dSXudong Chen of_id = of_match_node(mtk_i2c_of_match, pdev->dev.of_node); 735ce38815dSXudong Chen if (!of_id) 736ce38815dSXudong Chen return -EINVAL; 737ce38815dSXudong Chen 738ce38815dSXudong Chen i2c->dev_comp = of_id->data; 739ce38815dSXudong Chen i2c->adap.dev.of_node = pdev->dev.of_node; 740ce38815dSXudong Chen i2c->dev = &pdev->dev; 741ce38815dSXudong Chen i2c->adap.dev.parent = &pdev->dev; 742ce38815dSXudong Chen i2c->adap.owner = THIS_MODULE; 743ce38815dSXudong Chen i2c->adap.algo = &mtk_i2c_algorithm; 744ce38815dSXudong Chen i2c->adap.quirks = i2c->dev_comp->quirks; 745ce38815dSXudong Chen i2c->adap.timeout = 2 * HZ; 746ce38815dSXudong Chen i2c->adap.retries = 1; 747ce38815dSXudong Chen 748ce38815dSXudong Chen if (i2c->have_pmic && !i2c->dev_comp->pmic_i2c) 749ce38815dSXudong Chen return -EINVAL; 750ce38815dSXudong Chen 751ce38815dSXudong Chen i2c->clk_main = devm_clk_get(&pdev->dev, "main"); 752ce38815dSXudong Chen if (IS_ERR(i2c->clk_main)) { 753ce38815dSXudong Chen dev_err(&pdev->dev, "cannot get main clock\n"); 754ce38815dSXudong Chen return PTR_ERR(i2c->clk_main); 755ce38815dSXudong Chen } 756ce38815dSXudong Chen 757ce38815dSXudong Chen i2c->clk_dma = devm_clk_get(&pdev->dev, "dma"); 758ce38815dSXudong Chen if (IS_ERR(i2c->clk_dma)) { 759ce38815dSXudong Chen dev_err(&pdev->dev, "cannot get dma clock\n"); 760ce38815dSXudong Chen return PTR_ERR(i2c->clk_dma); 761ce38815dSXudong Chen } 762ce38815dSXudong Chen 763ce38815dSXudong Chen clk = i2c->clk_main; 764ce38815dSXudong Chen if (i2c->have_pmic) { 765ce38815dSXudong Chen i2c->clk_pmic = devm_clk_get(&pdev->dev, "pmic"); 766ce38815dSXudong Chen if (IS_ERR(i2c->clk_pmic)) { 767ce38815dSXudong Chen dev_err(&pdev->dev, "cannot get pmic clock\n"); 768ce38815dSXudong Chen return PTR_ERR(i2c->clk_pmic); 769ce38815dSXudong Chen } 770ce38815dSXudong Chen clk = i2c->clk_pmic; 771ce38815dSXudong Chen } 772ce38815dSXudong Chen 773ce38815dSXudong Chen strlcpy(i2c->adap.name, I2C_DRV_NAME, sizeof(i2c->adap.name)); 774ce38815dSXudong Chen 775f2326401SJun Gao ret = mtk_i2c_set_speed(i2c, clk_get_rate(clk)); 776ce38815dSXudong Chen if (ret) { 777ce38815dSXudong Chen dev_err(&pdev->dev, "Failed to set the speed.\n"); 778ce38815dSXudong Chen return -EINVAL; 779ce38815dSXudong Chen } 780ce38815dSXudong Chen 781f4f4fed6SLiguo Zhang if (i2c->dev_comp->support_33bits) { 782f4f4fed6SLiguo Zhang ret = dma_set_mask(&pdev->dev, DMA_BIT_MASK(33)); 783f4f4fed6SLiguo Zhang if (ret) { 784f4f4fed6SLiguo Zhang dev_err(&pdev->dev, "dma_set_mask return error.\n"); 785f4f4fed6SLiguo Zhang return ret; 786f4f4fed6SLiguo Zhang } 787f4f4fed6SLiguo Zhang } 788f4f4fed6SLiguo Zhang 789ce38815dSXudong Chen ret = mtk_i2c_clock_enable(i2c); 790ce38815dSXudong Chen if (ret) { 791ce38815dSXudong Chen dev_err(&pdev->dev, "clock enable failed!\n"); 792ce38815dSXudong Chen return ret; 793ce38815dSXudong Chen } 794ce38815dSXudong Chen mtk_i2c_init_hw(i2c); 795ce38815dSXudong Chen mtk_i2c_clock_disable(i2c); 796ce38815dSXudong Chen 797ce38815dSXudong Chen ret = devm_request_irq(&pdev->dev, irq, mtk_i2c_irq, 798ce38815dSXudong Chen IRQF_TRIGGER_NONE, I2C_DRV_NAME, i2c); 799ce38815dSXudong Chen if (ret < 0) { 800ce38815dSXudong Chen dev_err(&pdev->dev, 801ce38815dSXudong Chen "Request I2C IRQ %d fail\n", irq); 802ce38815dSXudong Chen return ret; 803ce38815dSXudong Chen } 804ce38815dSXudong Chen 805ce38815dSXudong Chen i2c_set_adapdata(&i2c->adap, i2c); 806ce38815dSXudong Chen ret = i2c_add_adapter(&i2c->adap); 807ea734404SWolfram Sang if (ret) 808ce38815dSXudong Chen return ret; 809ce38815dSXudong Chen 810ce38815dSXudong Chen platform_set_drvdata(pdev, i2c); 811ce38815dSXudong Chen 812ce38815dSXudong Chen return 0; 813ce38815dSXudong Chen } 814ce38815dSXudong Chen 815ce38815dSXudong Chen static int mtk_i2c_remove(struct platform_device *pdev) 816ce38815dSXudong Chen { 817ce38815dSXudong Chen struct mtk_i2c *i2c = platform_get_drvdata(pdev); 818ce38815dSXudong Chen 819ce38815dSXudong Chen i2c_del_adapter(&i2c->adap); 820ce38815dSXudong Chen 821ce38815dSXudong Chen return 0; 822ce38815dSXudong Chen } 823ce38815dSXudong Chen 82409027e08SLiguo Zhang #ifdef CONFIG_PM_SLEEP 82509027e08SLiguo Zhang static int mtk_i2c_resume(struct device *dev) 82609027e08SLiguo Zhang { 82709027e08SLiguo Zhang struct mtk_i2c *i2c = dev_get_drvdata(dev); 82809027e08SLiguo Zhang 82909027e08SLiguo Zhang mtk_i2c_init_hw(i2c); 83009027e08SLiguo Zhang 83109027e08SLiguo Zhang return 0; 83209027e08SLiguo Zhang } 83309027e08SLiguo Zhang #endif 83409027e08SLiguo Zhang 83509027e08SLiguo Zhang static const struct dev_pm_ops mtk_i2c_pm = { 83609027e08SLiguo Zhang SET_SYSTEM_SLEEP_PM_OPS(NULL, mtk_i2c_resume) 83709027e08SLiguo Zhang }; 83809027e08SLiguo Zhang 839ce38815dSXudong Chen static struct platform_driver mtk_i2c_driver = { 840ce38815dSXudong Chen .probe = mtk_i2c_probe, 841ce38815dSXudong Chen .remove = mtk_i2c_remove, 842ce38815dSXudong Chen .driver = { 843ce38815dSXudong Chen .name = I2C_DRV_NAME, 84409027e08SLiguo Zhang .pm = &mtk_i2c_pm, 845ce38815dSXudong Chen .of_match_table = of_match_ptr(mtk_i2c_of_match), 846ce38815dSXudong Chen }, 847ce38815dSXudong Chen }; 848ce38815dSXudong Chen 849ce38815dSXudong Chen module_platform_driver(mtk_i2c_driver); 850ce38815dSXudong Chen 851ce38815dSXudong Chen MODULE_LICENSE("GPL v2"); 852ce38815dSXudong Chen MODULE_DESCRIPTION("MediaTek I2C Bus Driver"); 853ce38815dSXudong Chen MODULE_AUTHOR("Xudong Chen <xudong.chen@mediatek.com>"); 854