19952f691SThomas Gleixner /* SPDX-License-Identifier: GPL-2.0-only */
2e6fff4aaSThierry Reding /*
3e6fff4aaSThierry Reding  * Tegra host1x Register Offsets for Tegra124
4e6fff4aaSThierry Reding  *
5e6fff4aaSThierry Reding  * Copyright (c) 2010-2013 NVIDIA Corporation.
6e6fff4aaSThierry Reding  */
7e6fff4aaSThierry Reding 
8e6fff4aaSThierry Reding #ifndef __HOST1X_HOST1X04_HARDWARE_H
9e6fff4aaSThierry Reding #define __HOST1X_HOST1X04_HARDWARE_H
10e6fff4aaSThierry Reding 
11e6fff4aaSThierry Reding #include <linux/types.h>
12e6fff4aaSThierry Reding #include <linux/bitops.h>
13e6fff4aaSThierry Reding 
14e6fff4aaSThierry Reding #include "hw_host1x04_channel.h"
15e6fff4aaSThierry Reding #include "hw_host1x04_sync.h"
16e6fff4aaSThierry Reding #include "hw_host1x04_uclass.h"
17e6fff4aaSThierry Reding 
18*3000c4acSMikko Perttunen #include "opcodes.h"
19e6fff4aaSThierry Reding 
20e6fff4aaSThierry Reding #endif
21