12483b4eaSChristian König /* 22483b4eaSChristian König * Copyright 2013 Advanced Micro Devices, Inc. 32483b4eaSChristian König * 42483b4eaSChristian König * Permission is hereby granted, free of charge, to any person obtaining a 52483b4eaSChristian König * copy of this software and associated documentation files (the "Software"), 62483b4eaSChristian König * to deal in the Software without restriction, including without limitation 72483b4eaSChristian König * the rights to use, copy, modify, merge, publish, distribute, sublicense, 82483b4eaSChristian König * and/or sell copies of the Software, and to permit persons to whom the 92483b4eaSChristian König * Software is furnished to do so, subject to the following conditions: 102483b4eaSChristian König * 112483b4eaSChristian König * The above copyright notice and this permission notice shall be included in 122483b4eaSChristian König * all copies or substantial portions of the Software. 132483b4eaSChristian König * 142483b4eaSChristian König * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR 152483b4eaSChristian König * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, 162483b4eaSChristian König * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL 172483b4eaSChristian König * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR 182483b4eaSChristian König * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, 192483b4eaSChristian König * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR 202483b4eaSChristian König * OTHER DEALINGS IN THE SOFTWARE. 212483b4eaSChristian König * 222483b4eaSChristian König * Authors: Alex Deucher 232483b4eaSChristian König */ 242483b4eaSChristian König #include <linux/firmware.h> 252483b4eaSChristian König #include <drm/drmP.h> 262483b4eaSChristian König #include "radeon.h" 27f2c6b0f4SAlex Deucher #include "radeon_ucode.h" 282483b4eaSChristian König #include "radeon_asic.h" 2974d360f6SChristian König #include "radeon_trace.h" 302483b4eaSChristian König #include "cikd.h" 312483b4eaSChristian König 322483b4eaSChristian König /* sdma */ 332483b4eaSChristian König #define CIK_SDMA_UCODE_SIZE 1050 342483b4eaSChristian König #define CIK_SDMA_UCODE_VERSION 64 352483b4eaSChristian König 362483b4eaSChristian König u32 cik_gpu_check_soft_reset(struct radeon_device *rdev); 372483b4eaSChristian König 382483b4eaSChristian König /* 392483b4eaSChristian König * sDMA - System DMA 402483b4eaSChristian König * Starting with CIK, the GPU has new asynchronous 412483b4eaSChristian König * DMA engines. These engines are used for compute 422483b4eaSChristian König * and gfx. There are two DMA engines (SDMA0, SDMA1) 432483b4eaSChristian König * and each one supports 1 ring buffer used for gfx 442483b4eaSChristian König * and 2 queues used for compute. 452483b4eaSChristian König * 462483b4eaSChristian König * The programming model is very similar to the CP 472483b4eaSChristian König * (ring buffer, IBs, etc.), but sDMA has it's own 482483b4eaSChristian König * packet format that is different from the PM4 format 492483b4eaSChristian König * used by the CP. sDMA supports copying data, writing 502483b4eaSChristian König * embedded data, solid fills, and a number of other 512483b4eaSChristian König * things. It also has support for tiling/detiling of 522483b4eaSChristian König * buffers. 532483b4eaSChristian König */ 542483b4eaSChristian König 552483b4eaSChristian König /** 56ea31bf69SAlex Deucher * cik_sdma_get_rptr - get the current read pointer 57ea31bf69SAlex Deucher * 58ea31bf69SAlex Deucher * @rdev: radeon_device pointer 59ea31bf69SAlex Deucher * @ring: radeon ring pointer 60ea31bf69SAlex Deucher * 61ea31bf69SAlex Deucher * Get the current rptr from the hardware (CIK+). 62ea31bf69SAlex Deucher */ 63ea31bf69SAlex Deucher uint32_t cik_sdma_get_rptr(struct radeon_device *rdev, 64ea31bf69SAlex Deucher struct radeon_ring *ring) 65ea31bf69SAlex Deucher { 66ea31bf69SAlex Deucher u32 rptr, reg; 67ea31bf69SAlex Deucher 68ea31bf69SAlex Deucher if (rdev->wb.enabled) { 69ea31bf69SAlex Deucher rptr = rdev->wb.wb[ring->rptr_offs/4]; 70ea31bf69SAlex Deucher } else { 71ea31bf69SAlex Deucher if (ring->idx == R600_RING_TYPE_DMA_INDEX) 72ea31bf69SAlex Deucher reg = SDMA0_GFX_RB_RPTR + SDMA0_REGISTER_OFFSET; 73ea31bf69SAlex Deucher else 74ea31bf69SAlex Deucher reg = SDMA0_GFX_RB_RPTR + SDMA1_REGISTER_OFFSET; 75ea31bf69SAlex Deucher 76ea31bf69SAlex Deucher rptr = RREG32(reg); 77ea31bf69SAlex Deucher } 78ea31bf69SAlex Deucher 79ea31bf69SAlex Deucher return (rptr & 0x3fffc) >> 2; 80ea31bf69SAlex Deucher } 81ea31bf69SAlex Deucher 82ea31bf69SAlex Deucher /** 83ea31bf69SAlex Deucher * cik_sdma_get_wptr - get the current write pointer 84ea31bf69SAlex Deucher * 85ea31bf69SAlex Deucher * @rdev: radeon_device pointer 86ea31bf69SAlex Deucher * @ring: radeon ring pointer 87ea31bf69SAlex Deucher * 88ea31bf69SAlex Deucher * Get the current wptr from the hardware (CIK+). 89ea31bf69SAlex Deucher */ 90ea31bf69SAlex Deucher uint32_t cik_sdma_get_wptr(struct radeon_device *rdev, 91ea31bf69SAlex Deucher struct radeon_ring *ring) 92ea31bf69SAlex Deucher { 93ea31bf69SAlex Deucher u32 reg; 94ea31bf69SAlex Deucher 95ea31bf69SAlex Deucher if (ring->idx == R600_RING_TYPE_DMA_INDEX) 96ea31bf69SAlex Deucher reg = SDMA0_GFX_RB_WPTR + SDMA0_REGISTER_OFFSET; 97ea31bf69SAlex Deucher else 98ea31bf69SAlex Deucher reg = SDMA0_GFX_RB_WPTR + SDMA1_REGISTER_OFFSET; 99ea31bf69SAlex Deucher 100ea31bf69SAlex Deucher return (RREG32(reg) & 0x3fffc) >> 2; 101ea31bf69SAlex Deucher } 102ea31bf69SAlex Deucher 103ea31bf69SAlex Deucher /** 104ea31bf69SAlex Deucher * cik_sdma_set_wptr - commit the write pointer 105ea31bf69SAlex Deucher * 106ea31bf69SAlex Deucher * @rdev: radeon_device pointer 107ea31bf69SAlex Deucher * @ring: radeon ring pointer 108ea31bf69SAlex Deucher * 109ea31bf69SAlex Deucher * Write the wptr back to the hardware (CIK+). 110ea31bf69SAlex Deucher */ 111ea31bf69SAlex Deucher void cik_sdma_set_wptr(struct radeon_device *rdev, 112ea31bf69SAlex Deucher struct radeon_ring *ring) 113ea31bf69SAlex Deucher { 114ea31bf69SAlex Deucher u32 reg; 115ea31bf69SAlex Deucher 116ea31bf69SAlex Deucher if (ring->idx == R600_RING_TYPE_DMA_INDEX) 117ea31bf69SAlex Deucher reg = SDMA0_GFX_RB_WPTR + SDMA0_REGISTER_OFFSET; 118ea31bf69SAlex Deucher else 119ea31bf69SAlex Deucher reg = SDMA0_GFX_RB_WPTR + SDMA1_REGISTER_OFFSET; 120ea31bf69SAlex Deucher 121ea31bf69SAlex Deucher WREG32(reg, (ring->wptr << 2) & 0x3fffc); 122f069dc1dSMichel Dänzer (void)RREG32(reg); 123ea31bf69SAlex Deucher } 124ea31bf69SAlex Deucher 125ea31bf69SAlex Deucher /** 1262483b4eaSChristian König * cik_sdma_ring_ib_execute - Schedule an IB on the DMA engine 1272483b4eaSChristian König * 1282483b4eaSChristian König * @rdev: radeon_device pointer 1292483b4eaSChristian König * @ib: IB object to schedule 1302483b4eaSChristian König * 1312483b4eaSChristian König * Schedule an IB in the DMA ring (CIK). 1322483b4eaSChristian König */ 1332483b4eaSChristian König void cik_sdma_ring_ib_execute(struct radeon_device *rdev, 1342483b4eaSChristian König struct radeon_ib *ib) 1352483b4eaSChristian König { 1362483b4eaSChristian König struct radeon_ring *ring = &rdev->ring[ib->ring]; 1377c42bc1aSChristian König u32 extra_bits = (ib->vm ? ib->vm->ids[ib->ring].id : 0) & 0xf; 1382483b4eaSChristian König 1392483b4eaSChristian König if (rdev->wb.enabled) { 1402483b4eaSChristian König u32 next_rptr = ring->wptr + 5; 1412483b4eaSChristian König while ((next_rptr & 7) != 4) 1422483b4eaSChristian König next_rptr++; 1432483b4eaSChristian König next_rptr += 4; 1442483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_WRITE, SDMA_WRITE_SUB_OPCODE_LINEAR, 0)); 1452483b4eaSChristian König radeon_ring_write(ring, ring->next_rptr_gpu_addr & 0xfffffffc); 1465e167cdbSChristian König radeon_ring_write(ring, upper_32_bits(ring->next_rptr_gpu_addr)); 1472483b4eaSChristian König radeon_ring_write(ring, 1); /* number of DWs to follow */ 1482483b4eaSChristian König radeon_ring_write(ring, next_rptr); 1492483b4eaSChristian König } 1502483b4eaSChristian König 1512483b4eaSChristian König /* IB packet must end on a 8 DW boundary */ 1522483b4eaSChristian König while ((ring->wptr & 7) != 4) 1532483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_NOP, 0, 0)); 1542483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_INDIRECT_BUFFER, 0, extra_bits)); 1552483b4eaSChristian König radeon_ring_write(ring, ib->gpu_addr & 0xffffffe0); /* base must be 32 byte aligned */ 1565e167cdbSChristian König radeon_ring_write(ring, upper_32_bits(ib->gpu_addr)); 1572483b4eaSChristian König radeon_ring_write(ring, ib->length_dw); 1582483b4eaSChristian König 1592483b4eaSChristian König } 1602483b4eaSChristian König 1612483b4eaSChristian König /** 162ca113f6bSAlex Deucher * cik_sdma_hdp_flush_ring_emit - emit an hdp flush on the DMA ring 163ca113f6bSAlex Deucher * 164ca113f6bSAlex Deucher * @rdev: radeon_device pointer 165ca113f6bSAlex Deucher * @ridx: radeon ring index 166ca113f6bSAlex Deucher * 167ca113f6bSAlex Deucher * Emit an hdp flush packet on the requested DMA ring. 168ca113f6bSAlex Deucher */ 169ca113f6bSAlex Deucher static void cik_sdma_hdp_flush_ring_emit(struct radeon_device *rdev, 170ca113f6bSAlex Deucher int ridx) 171ca113f6bSAlex Deucher { 172ca113f6bSAlex Deucher struct radeon_ring *ring = &rdev->ring[ridx]; 173da9e07e6SAlex Deucher u32 extra_bits = (SDMA_POLL_REG_MEM_EXTRA_OP(1) | 174da9e07e6SAlex Deucher SDMA_POLL_REG_MEM_EXTRA_FUNC(3)); /* == */ 175da9e07e6SAlex Deucher u32 ref_and_mask; 176ca113f6bSAlex Deucher 177da9e07e6SAlex Deucher if (ridx == R600_RING_TYPE_DMA_INDEX) 178da9e07e6SAlex Deucher ref_and_mask = SDMA0; 179da9e07e6SAlex Deucher else 180da9e07e6SAlex Deucher ref_and_mask = SDMA1; 181da9e07e6SAlex Deucher 182da9e07e6SAlex Deucher radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_POLL_REG_MEM, 0, extra_bits)); 183da9e07e6SAlex Deucher radeon_ring_write(ring, GPU_HDP_FLUSH_DONE); 184da9e07e6SAlex Deucher radeon_ring_write(ring, GPU_HDP_FLUSH_REQ); 185da9e07e6SAlex Deucher radeon_ring_write(ring, ref_and_mask); /* reference */ 186da9e07e6SAlex Deucher radeon_ring_write(ring, ref_and_mask); /* mask */ 187da9e07e6SAlex Deucher radeon_ring_write(ring, (0xfff << 16) | 10); /* retry count, poll interval */ 188ca113f6bSAlex Deucher } 189ca113f6bSAlex Deucher 190ca113f6bSAlex Deucher /** 1912483b4eaSChristian König * cik_sdma_fence_ring_emit - emit a fence on the DMA ring 1922483b4eaSChristian König * 1932483b4eaSChristian König * @rdev: radeon_device pointer 1942483b4eaSChristian König * @fence: radeon fence object 1952483b4eaSChristian König * 1962483b4eaSChristian König * Add a DMA fence packet to the ring to write 1972483b4eaSChristian König * the fence seq number and DMA trap packet to generate 1982483b4eaSChristian König * an interrupt if needed (CIK). 1992483b4eaSChristian König */ 2002483b4eaSChristian König void cik_sdma_fence_ring_emit(struct radeon_device *rdev, 2012483b4eaSChristian König struct radeon_fence *fence) 2022483b4eaSChristian König { 2032483b4eaSChristian König struct radeon_ring *ring = &rdev->ring[fence->ring]; 2042483b4eaSChristian König u64 addr = rdev->fence_drv[fence->ring].gpu_addr; 2052483b4eaSChristian König 2062483b4eaSChristian König /* write the fence */ 2072483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_FENCE, 0, 0)); 2085e167cdbSChristian König radeon_ring_write(ring, lower_32_bits(addr)); 2095e167cdbSChristian König radeon_ring_write(ring, upper_32_bits(addr)); 2102483b4eaSChristian König radeon_ring_write(ring, fence->seq); 2112483b4eaSChristian König /* generate an interrupt */ 2122483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_TRAP, 0, 0)); 2132483b4eaSChristian König /* flush HDP */ 214ca113f6bSAlex Deucher cik_sdma_hdp_flush_ring_emit(rdev, fence->ring); 2152483b4eaSChristian König } 2162483b4eaSChristian König 2172483b4eaSChristian König /** 2182483b4eaSChristian König * cik_sdma_semaphore_ring_emit - emit a semaphore on the dma ring 2192483b4eaSChristian König * 2202483b4eaSChristian König * @rdev: radeon_device pointer 2212483b4eaSChristian König * @ring: radeon_ring structure holding ring information 2222483b4eaSChristian König * @semaphore: radeon semaphore object 2232483b4eaSChristian König * @emit_wait: wait or signal semaphore 2242483b4eaSChristian König * 2252483b4eaSChristian König * Add a DMA semaphore packet to the ring wait on or signal 2262483b4eaSChristian König * other rings (CIK). 2272483b4eaSChristian König */ 2281654b817SChristian König bool cik_sdma_semaphore_ring_emit(struct radeon_device *rdev, 2292483b4eaSChristian König struct radeon_ring *ring, 2302483b4eaSChristian König struct radeon_semaphore *semaphore, 2312483b4eaSChristian König bool emit_wait) 2322483b4eaSChristian König { 2332483b4eaSChristian König u64 addr = semaphore->gpu_addr; 2342483b4eaSChristian König u32 extra_bits = emit_wait ? 0 : SDMA_SEMAPHORE_EXTRA_S; 2352483b4eaSChristian König 2362483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_SEMAPHORE, 0, extra_bits)); 2372483b4eaSChristian König radeon_ring_write(ring, addr & 0xfffffff8); 2385e167cdbSChristian König radeon_ring_write(ring, upper_32_bits(addr)); 2391654b817SChristian König 2401654b817SChristian König return true; 2412483b4eaSChristian König } 2422483b4eaSChristian König 2432483b4eaSChristian König /** 2442483b4eaSChristian König * cik_sdma_gfx_stop - stop the gfx async dma engines 2452483b4eaSChristian König * 2462483b4eaSChristian König * @rdev: radeon_device pointer 2472483b4eaSChristian König * 2482483b4eaSChristian König * Stop the gfx async dma ring buffers (CIK). 2492483b4eaSChristian König */ 2502483b4eaSChristian König static void cik_sdma_gfx_stop(struct radeon_device *rdev) 2512483b4eaSChristian König { 2522483b4eaSChristian König u32 rb_cntl, reg_offset; 2532483b4eaSChristian König int i; 2542483b4eaSChristian König 25550efa51aSAlex Deucher if ((rdev->asic->copy.copy_ring_index == R600_RING_TYPE_DMA_INDEX) || 25650efa51aSAlex Deucher (rdev->asic->copy.copy_ring_index == CAYMAN_RING_TYPE_DMA1_INDEX)) 2572483b4eaSChristian König radeon_ttm_set_active_vram_size(rdev, rdev->mc.visible_vram_size); 2582483b4eaSChristian König 2592483b4eaSChristian König for (i = 0; i < 2; i++) { 2602483b4eaSChristian König if (i == 0) 2612483b4eaSChristian König reg_offset = SDMA0_REGISTER_OFFSET; 2622483b4eaSChristian König else 2632483b4eaSChristian König reg_offset = SDMA1_REGISTER_OFFSET; 2642483b4eaSChristian König rb_cntl = RREG32(SDMA0_GFX_RB_CNTL + reg_offset); 2652483b4eaSChristian König rb_cntl &= ~SDMA_RB_ENABLE; 2662483b4eaSChristian König WREG32(SDMA0_GFX_RB_CNTL + reg_offset, rb_cntl); 2672483b4eaSChristian König WREG32(SDMA0_GFX_IB_CNTL + reg_offset, 0); 2682483b4eaSChristian König } 2697b1bbe88SAlex Deucher rdev->ring[R600_RING_TYPE_DMA_INDEX].ready = false; 2707b1bbe88SAlex Deucher rdev->ring[CAYMAN_RING_TYPE_DMA1_INDEX].ready = false; 2712483b4eaSChristian König } 2722483b4eaSChristian König 2732483b4eaSChristian König /** 2742483b4eaSChristian König * cik_sdma_rlc_stop - stop the compute async dma engines 2752483b4eaSChristian König * 2762483b4eaSChristian König * @rdev: radeon_device pointer 2772483b4eaSChristian König * 2782483b4eaSChristian König * Stop the compute async dma queues (CIK). 2792483b4eaSChristian König */ 2802483b4eaSChristian König static void cik_sdma_rlc_stop(struct radeon_device *rdev) 2812483b4eaSChristian König { 2822483b4eaSChristian König /* XXX todo */ 2832483b4eaSChristian König } 2842483b4eaSChristian König 2852483b4eaSChristian König /** 286d7a60d8eSBen Goz * cik_sdma_ctx_switch_enable - enable/disable sdma engine preemption 287d7a60d8eSBen Goz * 288d7a60d8eSBen Goz * @rdev: radeon_device pointer 289d7a60d8eSBen Goz * @enable: enable/disable preemption. 290d7a60d8eSBen Goz * 291d7a60d8eSBen Goz * Halt or unhalt the async dma engines (CIK). 292d7a60d8eSBen Goz */ 29355e3ad34Skbuild test robot static void cik_sdma_ctx_switch_enable(struct radeon_device *rdev, bool enable) 294d7a60d8eSBen Goz { 295d7a60d8eSBen Goz uint32_t reg_offset, value; 296d7a60d8eSBen Goz int i; 297d7a60d8eSBen Goz 298d7a60d8eSBen Goz for (i = 0; i < 2; i++) { 299d7a60d8eSBen Goz if (i == 0) 300d7a60d8eSBen Goz reg_offset = SDMA0_REGISTER_OFFSET; 301d7a60d8eSBen Goz else 302d7a60d8eSBen Goz reg_offset = SDMA1_REGISTER_OFFSET; 303d7a60d8eSBen Goz value = RREG32(SDMA0_CNTL + reg_offset); 304d7a60d8eSBen Goz if (enable) 305d7a60d8eSBen Goz value |= AUTO_CTXSW_ENABLE; 306d7a60d8eSBen Goz else 307d7a60d8eSBen Goz value &= ~AUTO_CTXSW_ENABLE; 308d7a60d8eSBen Goz WREG32(SDMA0_CNTL + reg_offset, value); 309d7a60d8eSBen Goz } 310d7a60d8eSBen Goz } 311d7a60d8eSBen Goz 312d7a60d8eSBen Goz /** 3132483b4eaSChristian König * cik_sdma_enable - stop the async dma engines 3142483b4eaSChristian König * 3152483b4eaSChristian König * @rdev: radeon_device pointer 3162483b4eaSChristian König * @enable: enable/disable the DMA MEs. 3172483b4eaSChristian König * 3182483b4eaSChristian König * Halt or unhalt the async dma engines (CIK). 3192483b4eaSChristian König */ 3202483b4eaSChristian König void cik_sdma_enable(struct radeon_device *rdev, bool enable) 3212483b4eaSChristian König { 3222483b4eaSChristian König u32 me_cntl, reg_offset; 3232483b4eaSChristian König int i; 3242483b4eaSChristian König 32507ae78c9SAlex Deucher if (enable == false) { 32607ae78c9SAlex Deucher cik_sdma_gfx_stop(rdev); 32707ae78c9SAlex Deucher cik_sdma_rlc_stop(rdev); 32807ae78c9SAlex Deucher } 32907ae78c9SAlex Deucher 3302483b4eaSChristian König for (i = 0; i < 2; i++) { 3312483b4eaSChristian König if (i == 0) 3322483b4eaSChristian König reg_offset = SDMA0_REGISTER_OFFSET; 3332483b4eaSChristian König else 3342483b4eaSChristian König reg_offset = SDMA1_REGISTER_OFFSET; 3352483b4eaSChristian König me_cntl = RREG32(SDMA0_ME_CNTL + reg_offset); 3362483b4eaSChristian König if (enable) 3372483b4eaSChristian König me_cntl &= ~SDMA_HALT; 3382483b4eaSChristian König else 3392483b4eaSChristian König me_cntl |= SDMA_HALT; 3402483b4eaSChristian König WREG32(SDMA0_ME_CNTL + reg_offset, me_cntl); 3412483b4eaSChristian König } 342d7a60d8eSBen Goz 343d7a60d8eSBen Goz cik_sdma_ctx_switch_enable(rdev, enable); 3442483b4eaSChristian König } 3452483b4eaSChristian König 3462483b4eaSChristian König /** 3472483b4eaSChristian König * cik_sdma_gfx_resume - setup and start the async dma engines 3482483b4eaSChristian König * 3492483b4eaSChristian König * @rdev: radeon_device pointer 3502483b4eaSChristian König * 3512483b4eaSChristian König * Set up the gfx DMA ring buffers and enable them (CIK). 3522483b4eaSChristian König * Returns 0 for success, error for failure. 3532483b4eaSChristian König */ 3542483b4eaSChristian König static int cik_sdma_gfx_resume(struct radeon_device *rdev) 3552483b4eaSChristian König { 3562483b4eaSChristian König struct radeon_ring *ring; 3572483b4eaSChristian König u32 rb_cntl, ib_cntl; 3582483b4eaSChristian König u32 rb_bufsz; 3592483b4eaSChristian König u32 reg_offset, wb_offset; 3602483b4eaSChristian König int i, r; 3612483b4eaSChristian König 3622483b4eaSChristian König for (i = 0; i < 2; i++) { 3632483b4eaSChristian König if (i == 0) { 3642483b4eaSChristian König ring = &rdev->ring[R600_RING_TYPE_DMA_INDEX]; 3652483b4eaSChristian König reg_offset = SDMA0_REGISTER_OFFSET; 3662483b4eaSChristian König wb_offset = R600_WB_DMA_RPTR_OFFSET; 3672483b4eaSChristian König } else { 3682483b4eaSChristian König ring = &rdev->ring[CAYMAN_RING_TYPE_DMA1_INDEX]; 3692483b4eaSChristian König reg_offset = SDMA1_REGISTER_OFFSET; 3702483b4eaSChristian König wb_offset = CAYMAN_WB_DMA1_RPTR_OFFSET; 3712483b4eaSChristian König } 3722483b4eaSChristian König 3732483b4eaSChristian König WREG32(SDMA0_SEM_INCOMPLETE_TIMER_CNTL + reg_offset, 0); 3742483b4eaSChristian König WREG32(SDMA0_SEM_WAIT_FAIL_TIMER_CNTL + reg_offset, 0); 3752483b4eaSChristian König 3762483b4eaSChristian König /* Set ring buffer size in dwords */ 3779c725e5bSDave Airlie rb_bufsz = order_base_2(ring->ring_size / 4); 3782483b4eaSChristian König rb_cntl = rb_bufsz << 1; 3792483b4eaSChristian König #ifdef __BIG_ENDIAN 3802483b4eaSChristian König rb_cntl |= SDMA_RB_SWAP_ENABLE | SDMA_RPTR_WRITEBACK_SWAP_ENABLE; 3812483b4eaSChristian König #endif 3822483b4eaSChristian König WREG32(SDMA0_GFX_RB_CNTL + reg_offset, rb_cntl); 3832483b4eaSChristian König 3842483b4eaSChristian König /* Initialize the ring buffer's read and write pointers */ 3852483b4eaSChristian König WREG32(SDMA0_GFX_RB_RPTR + reg_offset, 0); 3862483b4eaSChristian König WREG32(SDMA0_GFX_RB_WPTR + reg_offset, 0); 3872483b4eaSChristian König 3882483b4eaSChristian König /* set the wb address whether it's enabled or not */ 3892483b4eaSChristian König WREG32(SDMA0_GFX_RB_RPTR_ADDR_HI + reg_offset, 3902483b4eaSChristian König upper_32_bits(rdev->wb.gpu_addr + wb_offset) & 0xFFFFFFFF); 3912483b4eaSChristian König WREG32(SDMA0_GFX_RB_RPTR_ADDR_LO + reg_offset, 3922483b4eaSChristian König ((rdev->wb.gpu_addr + wb_offset) & 0xFFFFFFFC)); 3932483b4eaSChristian König 3942483b4eaSChristian König if (rdev->wb.enabled) 3952483b4eaSChristian König rb_cntl |= SDMA_RPTR_WRITEBACK_ENABLE; 3962483b4eaSChristian König 3972483b4eaSChristian König WREG32(SDMA0_GFX_RB_BASE + reg_offset, ring->gpu_addr >> 8); 3982483b4eaSChristian König WREG32(SDMA0_GFX_RB_BASE_HI + reg_offset, ring->gpu_addr >> 40); 3992483b4eaSChristian König 4002483b4eaSChristian König ring->wptr = 0; 4012483b4eaSChristian König WREG32(SDMA0_GFX_RB_WPTR + reg_offset, ring->wptr << 2); 4022483b4eaSChristian König 4032483b4eaSChristian König /* enable DMA RB */ 4042483b4eaSChristian König WREG32(SDMA0_GFX_RB_CNTL + reg_offset, rb_cntl | SDMA_RB_ENABLE); 4052483b4eaSChristian König 4062483b4eaSChristian König ib_cntl = SDMA_IB_ENABLE; 4072483b4eaSChristian König #ifdef __BIG_ENDIAN 4082483b4eaSChristian König ib_cntl |= SDMA_IB_SWAP_ENABLE; 4092483b4eaSChristian König #endif 4102483b4eaSChristian König /* enable DMA IBs */ 4112483b4eaSChristian König WREG32(SDMA0_GFX_IB_CNTL + reg_offset, ib_cntl); 4122483b4eaSChristian König 4132483b4eaSChristian König ring->ready = true; 4142483b4eaSChristian König 4152483b4eaSChristian König r = radeon_ring_test(rdev, ring->idx, ring); 4162483b4eaSChristian König if (r) { 4172483b4eaSChristian König ring->ready = false; 4182483b4eaSChristian König return r; 4192483b4eaSChristian König } 4202483b4eaSChristian König } 4212483b4eaSChristian König 42250efa51aSAlex Deucher if ((rdev->asic->copy.copy_ring_index == R600_RING_TYPE_DMA_INDEX) || 42350efa51aSAlex Deucher (rdev->asic->copy.copy_ring_index == CAYMAN_RING_TYPE_DMA1_INDEX)) 4242483b4eaSChristian König radeon_ttm_set_active_vram_size(rdev, rdev->mc.real_vram_size); 4252483b4eaSChristian König 4262483b4eaSChristian König return 0; 4272483b4eaSChristian König } 4282483b4eaSChristian König 4292483b4eaSChristian König /** 4302483b4eaSChristian König * cik_sdma_rlc_resume - setup and start the async dma engines 4312483b4eaSChristian König * 4322483b4eaSChristian König * @rdev: radeon_device pointer 4332483b4eaSChristian König * 4342483b4eaSChristian König * Set up the compute DMA queues and enable them (CIK). 4352483b4eaSChristian König * Returns 0 for success, error for failure. 4362483b4eaSChristian König */ 4372483b4eaSChristian König static int cik_sdma_rlc_resume(struct radeon_device *rdev) 4382483b4eaSChristian König { 4392483b4eaSChristian König /* XXX todo */ 4402483b4eaSChristian König return 0; 4412483b4eaSChristian König } 4422483b4eaSChristian König 4432483b4eaSChristian König /** 4442483b4eaSChristian König * cik_sdma_load_microcode - load the sDMA ME ucode 4452483b4eaSChristian König * 4462483b4eaSChristian König * @rdev: radeon_device pointer 4472483b4eaSChristian König * 4482483b4eaSChristian König * Loads the sDMA0/1 ucode. 4492483b4eaSChristian König * Returns 0 for success, -EINVAL if the ucode is not available. 4502483b4eaSChristian König */ 4512483b4eaSChristian König static int cik_sdma_load_microcode(struct radeon_device *rdev) 4522483b4eaSChristian König { 4532483b4eaSChristian König int i; 4542483b4eaSChristian König 4552483b4eaSChristian König if (!rdev->sdma_fw) 4562483b4eaSChristian König return -EINVAL; 4572483b4eaSChristian König 4582483b4eaSChristian König /* halt the MEs */ 4592483b4eaSChristian König cik_sdma_enable(rdev, false); 4602483b4eaSChristian König 461f2c6b0f4SAlex Deucher if (rdev->new_fw) { 462f2c6b0f4SAlex Deucher const struct sdma_firmware_header_v1_0 *hdr = 463f2c6b0f4SAlex Deucher (const struct sdma_firmware_header_v1_0 *)rdev->sdma_fw->data; 464f2c6b0f4SAlex Deucher const __le32 *fw_data; 465f2c6b0f4SAlex Deucher u32 fw_size; 466f2c6b0f4SAlex Deucher 467f2c6b0f4SAlex Deucher radeon_ucode_print_sdma_hdr(&hdr->header); 468f2c6b0f4SAlex Deucher 469f2c6b0f4SAlex Deucher /* sdma0 */ 470f2c6b0f4SAlex Deucher fw_data = (const __le32 *) 471f2c6b0f4SAlex Deucher (rdev->sdma_fw->data + le32_to_cpu(hdr->header.ucode_array_offset_bytes)); 472f2c6b0f4SAlex Deucher fw_size = le32_to_cpu(hdr->header.ucode_size_bytes) / 4; 473f2c6b0f4SAlex Deucher WREG32(SDMA0_UCODE_ADDR + SDMA0_REGISTER_OFFSET, 0); 474f2c6b0f4SAlex Deucher for (i = 0; i < fw_size; i++) 475f2c6b0f4SAlex Deucher WREG32(SDMA0_UCODE_DATA + SDMA0_REGISTER_OFFSET, le32_to_cpup(fw_data++)); 476f2c6b0f4SAlex Deucher WREG32(SDMA0_UCODE_DATA + SDMA0_REGISTER_OFFSET, CIK_SDMA_UCODE_VERSION); 477f2c6b0f4SAlex Deucher 478f2c6b0f4SAlex Deucher /* sdma1 */ 479f2c6b0f4SAlex Deucher fw_data = (const __le32 *) 480f2c6b0f4SAlex Deucher (rdev->sdma_fw->data + le32_to_cpu(hdr->header.ucode_array_offset_bytes)); 481f2c6b0f4SAlex Deucher fw_size = le32_to_cpu(hdr->header.ucode_size_bytes) / 4; 482f2c6b0f4SAlex Deucher WREG32(SDMA0_UCODE_ADDR + SDMA1_REGISTER_OFFSET, 0); 483f2c6b0f4SAlex Deucher for (i = 0; i < fw_size; i++) 484f2c6b0f4SAlex Deucher WREG32(SDMA0_UCODE_DATA + SDMA1_REGISTER_OFFSET, le32_to_cpup(fw_data++)); 485f2c6b0f4SAlex Deucher WREG32(SDMA0_UCODE_DATA + SDMA1_REGISTER_OFFSET, CIK_SDMA_UCODE_VERSION); 486f2c6b0f4SAlex Deucher } else { 487f2c6b0f4SAlex Deucher const __be32 *fw_data; 488f2c6b0f4SAlex Deucher 4892483b4eaSChristian König /* sdma0 */ 4902483b4eaSChristian König fw_data = (const __be32 *)rdev->sdma_fw->data; 4912483b4eaSChristian König WREG32(SDMA0_UCODE_ADDR + SDMA0_REGISTER_OFFSET, 0); 4922483b4eaSChristian König for (i = 0; i < CIK_SDMA_UCODE_SIZE; i++) 4932483b4eaSChristian König WREG32(SDMA0_UCODE_DATA + SDMA0_REGISTER_OFFSET, be32_to_cpup(fw_data++)); 4942483b4eaSChristian König WREG32(SDMA0_UCODE_DATA + SDMA0_REGISTER_OFFSET, CIK_SDMA_UCODE_VERSION); 4952483b4eaSChristian König 4962483b4eaSChristian König /* sdma1 */ 4972483b4eaSChristian König fw_data = (const __be32 *)rdev->sdma_fw->data; 4982483b4eaSChristian König WREG32(SDMA0_UCODE_ADDR + SDMA1_REGISTER_OFFSET, 0); 4992483b4eaSChristian König for (i = 0; i < CIK_SDMA_UCODE_SIZE; i++) 5002483b4eaSChristian König WREG32(SDMA0_UCODE_DATA + SDMA1_REGISTER_OFFSET, be32_to_cpup(fw_data++)); 5012483b4eaSChristian König WREG32(SDMA0_UCODE_DATA + SDMA1_REGISTER_OFFSET, CIK_SDMA_UCODE_VERSION); 502f2c6b0f4SAlex Deucher } 5032483b4eaSChristian König 5042483b4eaSChristian König WREG32(SDMA0_UCODE_ADDR + SDMA0_REGISTER_OFFSET, 0); 5052483b4eaSChristian König WREG32(SDMA0_UCODE_ADDR + SDMA1_REGISTER_OFFSET, 0); 5062483b4eaSChristian König return 0; 5072483b4eaSChristian König } 5082483b4eaSChristian König 5092483b4eaSChristian König /** 5102483b4eaSChristian König * cik_sdma_resume - setup and start the async dma engines 5112483b4eaSChristian König * 5122483b4eaSChristian König * @rdev: radeon_device pointer 5132483b4eaSChristian König * 5142483b4eaSChristian König * Set up the DMA engines and enable them (CIK). 5152483b4eaSChristian König * Returns 0 for success, error for failure. 5162483b4eaSChristian König */ 5172483b4eaSChristian König int cik_sdma_resume(struct radeon_device *rdev) 5182483b4eaSChristian König { 5192483b4eaSChristian König int r; 5202483b4eaSChristian König 5212483b4eaSChristian König r = cik_sdma_load_microcode(rdev); 5222483b4eaSChristian König if (r) 5232483b4eaSChristian König return r; 5242483b4eaSChristian König 5252483b4eaSChristian König /* unhalt the MEs */ 5262483b4eaSChristian König cik_sdma_enable(rdev, true); 5272483b4eaSChristian König 5282483b4eaSChristian König /* start the gfx rings and rlc compute queues */ 5292483b4eaSChristian König r = cik_sdma_gfx_resume(rdev); 5302483b4eaSChristian König if (r) 5312483b4eaSChristian König return r; 5322483b4eaSChristian König r = cik_sdma_rlc_resume(rdev); 5332483b4eaSChristian König if (r) 5342483b4eaSChristian König return r; 5352483b4eaSChristian König 5362483b4eaSChristian König return 0; 5372483b4eaSChristian König } 5382483b4eaSChristian König 5392483b4eaSChristian König /** 5402483b4eaSChristian König * cik_sdma_fini - tear down the async dma engines 5412483b4eaSChristian König * 5422483b4eaSChristian König * @rdev: radeon_device pointer 5432483b4eaSChristian König * 5442483b4eaSChristian König * Stop the async dma engines and free the rings (CIK). 5452483b4eaSChristian König */ 5462483b4eaSChristian König void cik_sdma_fini(struct radeon_device *rdev) 5472483b4eaSChristian König { 5482483b4eaSChristian König /* halt the MEs */ 5492483b4eaSChristian König cik_sdma_enable(rdev, false); 5502483b4eaSChristian König radeon_ring_fini(rdev, &rdev->ring[R600_RING_TYPE_DMA_INDEX]); 5512483b4eaSChristian König radeon_ring_fini(rdev, &rdev->ring[CAYMAN_RING_TYPE_DMA1_INDEX]); 5522483b4eaSChristian König /* XXX - compute dma queue tear down */ 5532483b4eaSChristian König } 5542483b4eaSChristian König 5552483b4eaSChristian König /** 5562483b4eaSChristian König * cik_copy_dma - copy pages using the DMA engine 5572483b4eaSChristian König * 5582483b4eaSChristian König * @rdev: radeon_device pointer 5592483b4eaSChristian König * @src_offset: src GPU address 5602483b4eaSChristian König * @dst_offset: dst GPU address 5612483b4eaSChristian König * @num_gpu_pages: number of GPU pages to xfer 56257d20a43SChristian König * @resv: reservation object to sync to 5632483b4eaSChristian König * 5642483b4eaSChristian König * Copy GPU paging using the DMA engine (CIK). 5652483b4eaSChristian König * Used by the radeon ttm implementation to move pages if 5662483b4eaSChristian König * registered as the asic copy callback. 5672483b4eaSChristian König */ 56857d20a43SChristian König struct radeon_fence *cik_copy_dma(struct radeon_device *rdev, 5692483b4eaSChristian König uint64_t src_offset, uint64_t dst_offset, 5702483b4eaSChristian König unsigned num_gpu_pages, 57157d20a43SChristian König struct reservation_object *resv) 5722483b4eaSChristian König { 57357d20a43SChristian König struct radeon_fence *fence; 574975700d2SChristian König struct radeon_sync sync; 5752483b4eaSChristian König int ring_index = rdev->asic->copy.dma_ring_index; 5762483b4eaSChristian König struct radeon_ring *ring = &rdev->ring[ring_index]; 5772483b4eaSChristian König u32 size_in_bytes, cur_size_in_bytes; 5782483b4eaSChristian König int i, num_loops; 5792483b4eaSChristian König int r = 0; 5802483b4eaSChristian König 581975700d2SChristian König radeon_sync_create(&sync); 5822483b4eaSChristian König 5832483b4eaSChristian König size_in_bytes = (num_gpu_pages << RADEON_GPU_PAGE_SHIFT); 5842483b4eaSChristian König num_loops = DIV_ROUND_UP(size_in_bytes, 0x1fffff); 5852483b4eaSChristian König r = radeon_ring_lock(rdev, ring, num_loops * 7 + 14); 5862483b4eaSChristian König if (r) { 5872483b4eaSChristian König DRM_ERROR("radeon: moving bo (%d).\n", r); 588975700d2SChristian König radeon_sync_free(rdev, &sync, NULL); 58957d20a43SChristian König return ERR_PTR(r); 5902483b4eaSChristian König } 5912483b4eaSChristian König 592975700d2SChristian König radeon_sync_resv(rdev, &sync, resv, false); 593975700d2SChristian König radeon_sync_rings(rdev, &sync, ring->idx); 5942483b4eaSChristian König 5952483b4eaSChristian König for (i = 0; i < num_loops; i++) { 5962483b4eaSChristian König cur_size_in_bytes = size_in_bytes; 5972483b4eaSChristian König if (cur_size_in_bytes > 0x1fffff) 5982483b4eaSChristian König cur_size_in_bytes = 0x1fffff; 5992483b4eaSChristian König size_in_bytes -= cur_size_in_bytes; 6002483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_COPY, SDMA_COPY_SUB_OPCODE_LINEAR, 0)); 6012483b4eaSChristian König radeon_ring_write(ring, cur_size_in_bytes); 6022483b4eaSChristian König radeon_ring_write(ring, 0); /* src/dst endian swap */ 6035e167cdbSChristian König radeon_ring_write(ring, lower_32_bits(src_offset)); 6045e167cdbSChristian König radeon_ring_write(ring, upper_32_bits(src_offset)); 6055e167cdbSChristian König radeon_ring_write(ring, lower_32_bits(dst_offset)); 6065e167cdbSChristian König radeon_ring_write(ring, upper_32_bits(dst_offset)); 6072483b4eaSChristian König src_offset += cur_size_in_bytes; 6082483b4eaSChristian König dst_offset += cur_size_in_bytes; 6092483b4eaSChristian König } 6102483b4eaSChristian König 61157d20a43SChristian König r = radeon_fence_emit(rdev, &fence, ring->idx); 6122483b4eaSChristian König if (r) { 6132483b4eaSChristian König radeon_ring_unlock_undo(rdev, ring); 614975700d2SChristian König radeon_sync_free(rdev, &sync, NULL); 61557d20a43SChristian König return ERR_PTR(r); 6162483b4eaSChristian König } 6172483b4eaSChristian König 6181538a9e0SMichel Dänzer radeon_ring_unlock_commit(rdev, ring, false); 619975700d2SChristian König radeon_sync_free(rdev, &sync, fence); 6202483b4eaSChristian König 62157d20a43SChristian König return fence; 6222483b4eaSChristian König } 6232483b4eaSChristian König 6242483b4eaSChristian König /** 6252483b4eaSChristian König * cik_sdma_ring_test - simple async dma engine test 6262483b4eaSChristian König * 6272483b4eaSChristian König * @rdev: radeon_device pointer 6282483b4eaSChristian König * @ring: radeon_ring structure holding ring information 6292483b4eaSChristian König * 6302483b4eaSChristian König * Test the DMA engine by writing using it to write an 6312483b4eaSChristian König * value to memory. (CIK). 6322483b4eaSChristian König * Returns 0 for success, error for failure. 6332483b4eaSChristian König */ 6342483b4eaSChristian König int cik_sdma_ring_test(struct radeon_device *rdev, 6352483b4eaSChristian König struct radeon_ring *ring) 6362483b4eaSChristian König { 6372483b4eaSChristian König unsigned i; 6382483b4eaSChristian König int r; 639adfed2b0SAlex Deucher unsigned index; 6402483b4eaSChristian König u32 tmp; 641adfed2b0SAlex Deucher u64 gpu_addr; 6422483b4eaSChristian König 643adfed2b0SAlex Deucher if (ring->idx == R600_RING_TYPE_DMA_INDEX) 644adfed2b0SAlex Deucher index = R600_WB_DMA_RING_TEST_OFFSET; 645adfed2b0SAlex Deucher else 646adfed2b0SAlex Deucher index = CAYMAN_WB_DMA1_RING_TEST_OFFSET; 647adfed2b0SAlex Deucher 648adfed2b0SAlex Deucher gpu_addr = rdev->wb.gpu_addr + index; 6492483b4eaSChristian König 6502483b4eaSChristian König tmp = 0xCAFEDEAD; 651adfed2b0SAlex Deucher rdev->wb.wb[index/4] = cpu_to_le32(tmp); 6522483b4eaSChristian König 6537e95cfb0SAlex Deucher r = radeon_ring_lock(rdev, ring, 5); 6542483b4eaSChristian König if (r) { 6552483b4eaSChristian König DRM_ERROR("radeon: dma failed to lock ring %d (%d).\n", ring->idx, r); 6562483b4eaSChristian König return r; 6572483b4eaSChristian König } 6582483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_WRITE, SDMA_WRITE_SUB_OPCODE_LINEAR, 0)); 659adfed2b0SAlex Deucher radeon_ring_write(ring, lower_32_bits(gpu_addr)); 660adfed2b0SAlex Deucher radeon_ring_write(ring, upper_32_bits(gpu_addr)); 6612483b4eaSChristian König radeon_ring_write(ring, 1); /* number of DWs to follow */ 6622483b4eaSChristian König radeon_ring_write(ring, 0xDEADBEEF); 6631538a9e0SMichel Dänzer radeon_ring_unlock_commit(rdev, ring, false); 6642483b4eaSChristian König 6652483b4eaSChristian König for (i = 0; i < rdev->usec_timeout; i++) { 666adfed2b0SAlex Deucher tmp = le32_to_cpu(rdev->wb.wb[index/4]); 6672483b4eaSChristian König if (tmp == 0xDEADBEEF) 6682483b4eaSChristian König break; 6692483b4eaSChristian König DRM_UDELAY(1); 6702483b4eaSChristian König } 6712483b4eaSChristian König 6722483b4eaSChristian König if (i < rdev->usec_timeout) { 6732483b4eaSChristian König DRM_INFO("ring test on %d succeeded in %d usecs\n", ring->idx, i); 6742483b4eaSChristian König } else { 6752483b4eaSChristian König DRM_ERROR("radeon: ring %d test failed (0x%08X)\n", 6762483b4eaSChristian König ring->idx, tmp); 6772483b4eaSChristian König r = -EINVAL; 6782483b4eaSChristian König } 6792483b4eaSChristian König return r; 6802483b4eaSChristian König } 6812483b4eaSChristian König 6822483b4eaSChristian König /** 6832483b4eaSChristian König * cik_sdma_ib_test - test an IB on the DMA engine 6842483b4eaSChristian König * 6852483b4eaSChristian König * @rdev: radeon_device pointer 6862483b4eaSChristian König * @ring: radeon_ring structure holding ring information 6872483b4eaSChristian König * 6882483b4eaSChristian König * Test a simple IB in the DMA ring (CIK). 6892483b4eaSChristian König * Returns 0 on success, error on failure. 6902483b4eaSChristian König */ 6912483b4eaSChristian König int cik_sdma_ib_test(struct radeon_device *rdev, struct radeon_ring *ring) 6922483b4eaSChristian König { 6932483b4eaSChristian König struct radeon_ib ib; 6942483b4eaSChristian König unsigned i; 6950b021c58SAlex Deucher unsigned index; 6962483b4eaSChristian König int r; 6972483b4eaSChristian König u32 tmp = 0; 6980b021c58SAlex Deucher u64 gpu_addr; 6992483b4eaSChristian König 7000b021c58SAlex Deucher if (ring->idx == R600_RING_TYPE_DMA_INDEX) 7010b021c58SAlex Deucher index = R600_WB_DMA_RING_TEST_OFFSET; 7020b021c58SAlex Deucher else 7030b021c58SAlex Deucher index = CAYMAN_WB_DMA1_RING_TEST_OFFSET; 7040b021c58SAlex Deucher 7050b021c58SAlex Deucher gpu_addr = rdev->wb.gpu_addr + index; 7062483b4eaSChristian König 7072483b4eaSChristian König tmp = 0xCAFEDEAD; 7080b021c58SAlex Deucher rdev->wb.wb[index/4] = cpu_to_le32(tmp); 7092483b4eaSChristian König 7102483b4eaSChristian König r = radeon_ib_get(rdev, ring->idx, &ib, NULL, 256); 7112483b4eaSChristian König if (r) { 7122483b4eaSChristian König DRM_ERROR("radeon: failed to get ib (%d).\n", r); 7132483b4eaSChristian König return r; 7142483b4eaSChristian König } 7152483b4eaSChristian König 7162483b4eaSChristian König ib.ptr[0] = SDMA_PACKET(SDMA_OPCODE_WRITE, SDMA_WRITE_SUB_OPCODE_LINEAR, 0); 7170b021c58SAlex Deucher ib.ptr[1] = lower_32_bits(gpu_addr); 7180b021c58SAlex Deucher ib.ptr[2] = upper_32_bits(gpu_addr); 7192483b4eaSChristian König ib.ptr[3] = 1; 7202483b4eaSChristian König ib.ptr[4] = 0xDEADBEEF; 7212483b4eaSChristian König ib.length_dw = 5; 7222483b4eaSChristian König 7231538a9e0SMichel Dänzer r = radeon_ib_schedule(rdev, &ib, NULL, false); 7242483b4eaSChristian König if (r) { 7252483b4eaSChristian König radeon_ib_free(rdev, &ib); 7262483b4eaSChristian König DRM_ERROR("radeon: failed to schedule ib (%d).\n", r); 7272483b4eaSChristian König return r; 7282483b4eaSChristian König } 7292483b4eaSChristian König r = radeon_fence_wait(ib.fence, false); 7302483b4eaSChristian König if (r) { 7312483b4eaSChristian König DRM_ERROR("radeon: fence wait failed (%d).\n", r); 7322483b4eaSChristian König return r; 7332483b4eaSChristian König } 7342483b4eaSChristian König for (i = 0; i < rdev->usec_timeout; i++) { 7350b021c58SAlex Deucher tmp = le32_to_cpu(rdev->wb.wb[index/4]); 7362483b4eaSChristian König if (tmp == 0xDEADBEEF) 7372483b4eaSChristian König break; 7382483b4eaSChristian König DRM_UDELAY(1); 7392483b4eaSChristian König } 7402483b4eaSChristian König if (i < rdev->usec_timeout) { 7412483b4eaSChristian König DRM_INFO("ib test on ring %d succeeded in %u usecs\n", ib.fence->ring, i); 7422483b4eaSChristian König } else { 7432483b4eaSChristian König DRM_ERROR("radeon: ib test failed (0x%08X)\n", tmp); 7442483b4eaSChristian König r = -EINVAL; 7452483b4eaSChristian König } 7462483b4eaSChristian König radeon_ib_free(rdev, &ib); 7472483b4eaSChristian König return r; 7482483b4eaSChristian König } 7492483b4eaSChristian König 7502483b4eaSChristian König /** 7512483b4eaSChristian König * cik_sdma_is_lockup - Check if the DMA engine is locked up 7522483b4eaSChristian König * 7532483b4eaSChristian König * @rdev: radeon_device pointer 7542483b4eaSChristian König * @ring: radeon_ring structure holding ring information 7552483b4eaSChristian König * 7562483b4eaSChristian König * Check if the async DMA engine is locked up (CIK). 7572483b4eaSChristian König * Returns true if the engine appears to be locked up, false if not. 7582483b4eaSChristian König */ 7592483b4eaSChristian König bool cik_sdma_is_lockup(struct radeon_device *rdev, struct radeon_ring *ring) 7602483b4eaSChristian König { 7612483b4eaSChristian König u32 reset_mask = cik_gpu_check_soft_reset(rdev); 7622483b4eaSChristian König u32 mask; 7632483b4eaSChristian König 7642483b4eaSChristian König if (ring->idx == R600_RING_TYPE_DMA_INDEX) 7652483b4eaSChristian König mask = RADEON_RESET_DMA; 7662483b4eaSChristian König else 7672483b4eaSChristian König mask = RADEON_RESET_DMA1; 7682483b4eaSChristian König 7692483b4eaSChristian König if (!(reset_mask & mask)) { 770ff212f25SChristian König radeon_ring_lockup_update(rdev, ring); 7712483b4eaSChristian König return false; 7722483b4eaSChristian König } 7732483b4eaSChristian König return radeon_ring_test_lockup(rdev, ring); 7742483b4eaSChristian König } 7752483b4eaSChristian König 7762483b4eaSChristian König /** 77703f62abdSChristian König * cik_sdma_vm_copy_pages - update PTEs by copying them from the GART 7782483b4eaSChristian König * 7792483b4eaSChristian König * @rdev: radeon_device pointer 7802483b4eaSChristian König * @ib: indirect buffer to fill with commands 7812483b4eaSChristian König * @pe: addr of the page entry 78203f62abdSChristian König * @src: src addr to copy from 7832483b4eaSChristian König * @count: number of page entries to update 7842483b4eaSChristian König * 78503f62abdSChristian König * Update PTEs by copying them from the GART using sDMA (CIK). 7862483b4eaSChristian König */ 78703f62abdSChristian König void cik_sdma_vm_copy_pages(struct radeon_device *rdev, 7882483b4eaSChristian König struct radeon_ib *ib, 78903f62abdSChristian König uint64_t pe, uint64_t src, 79003f62abdSChristian König unsigned count) 7912483b4eaSChristian König { 7923d7938faSChristian König while (count) { 7933d7938faSChristian König unsigned bytes = count * 8; 7943d7938faSChristian König if (bytes > 0x1FFFF8) 7953d7938faSChristian König bytes = 0x1FFFF8; 7963d7938faSChristian König 79703f62abdSChristian König ib->ptr[ib->length_dw++] = SDMA_PACKET(SDMA_OPCODE_COPY, 79803f62abdSChristian König SDMA_WRITE_SUB_OPCODE_LINEAR, 0); 7993d7938faSChristian König ib->ptr[ib->length_dw++] = bytes; 8003d7938faSChristian König ib->ptr[ib->length_dw++] = 0; /* src/dst endian swap */ 8015e167cdbSChristian König ib->ptr[ib->length_dw++] = lower_32_bits(src); 8023d7938faSChristian König ib->ptr[ib->length_dw++] = upper_32_bits(src); 8035e167cdbSChristian König ib->ptr[ib->length_dw++] = lower_32_bits(pe); 8043d7938faSChristian König ib->ptr[ib->length_dw++] = upper_32_bits(pe); 8053d7938faSChristian König 8063d7938faSChristian König pe += bytes; 8073d7938faSChristian König src += bytes; 8083d7938faSChristian König count -= bytes / 8; 8093d7938faSChristian König } 81003f62abdSChristian König } 81103f62abdSChristian König 81203f62abdSChristian König /** 81303f62abdSChristian König * cik_sdma_vm_write_pages - update PTEs by writing them manually 81403f62abdSChristian König * 81503f62abdSChristian König * @rdev: radeon_device pointer 81603f62abdSChristian König * @ib: indirect buffer to fill with commands 81703f62abdSChristian König * @pe: addr of the page entry 81803f62abdSChristian König * @addr: dst addr to write into pe 81903f62abdSChristian König * @count: number of page entries to update 82003f62abdSChristian König * @incr: increase next addr by incr bytes 82103f62abdSChristian König * @flags: access flags 82203f62abdSChristian König * 82303f62abdSChristian König * Update PTEs by writing them manually using sDMA (CIK). 82403f62abdSChristian König */ 82503f62abdSChristian König void cik_sdma_vm_write_pages(struct radeon_device *rdev, 82603f62abdSChristian König struct radeon_ib *ib, 82703f62abdSChristian König uint64_t pe, 82803f62abdSChristian König uint64_t addr, unsigned count, 82903f62abdSChristian König uint32_t incr, uint32_t flags) 83003f62abdSChristian König { 83103f62abdSChristian König uint64_t value; 83203f62abdSChristian König unsigned ndw; 83303f62abdSChristian König 8342483b4eaSChristian König while (count) { 8352483b4eaSChristian König ndw = count * 2; 8362483b4eaSChristian König if (ndw > 0xFFFFE) 8372483b4eaSChristian König ndw = 0xFFFFE; 8382483b4eaSChristian König 8392483b4eaSChristian König /* for non-physically contiguous pages (system) */ 84003f62abdSChristian König ib->ptr[ib->length_dw++] = SDMA_PACKET(SDMA_OPCODE_WRITE, 84103f62abdSChristian König SDMA_WRITE_SUB_OPCODE_LINEAR, 0); 8422483b4eaSChristian König ib->ptr[ib->length_dw++] = pe; 8432483b4eaSChristian König ib->ptr[ib->length_dw++] = upper_32_bits(pe); 8442483b4eaSChristian König ib->ptr[ib->length_dw++] = ndw; 8452483b4eaSChristian König for (; ndw > 0; ndw -= 2, --count, pe += 8) { 84603f62abdSChristian König if (flags & R600_PTE_SYSTEM) { 8472483b4eaSChristian König value = radeon_vm_map_gart(rdev, addr); 8482483b4eaSChristian König value &= 0xFFFFFFFFFFFFF000ULL; 84903f62abdSChristian König } else if (flags & R600_PTE_VALID) { 85003f62abdSChristian König value = addr; 85103f62abdSChristian König } else { 85203f62abdSChristian König value = 0; 85303f62abdSChristian König } 8542483b4eaSChristian König addr += incr; 85524c16439SChristian König value |= flags; 8562483b4eaSChristian König ib->ptr[ib->length_dw++] = value; 8572483b4eaSChristian König ib->ptr[ib->length_dw++] = upper_32_bits(value); 8582483b4eaSChristian König } 8592483b4eaSChristian König } 86003f62abdSChristian König } 86103f62abdSChristian König 86203f62abdSChristian König /** 86303f62abdSChristian König * cik_sdma_vm_set_pages - update the page tables using sDMA 86403f62abdSChristian König * 86503f62abdSChristian König * @rdev: radeon_device pointer 86603f62abdSChristian König * @ib: indirect buffer to fill with commands 86703f62abdSChristian König * @pe: addr of the page entry 86803f62abdSChristian König * @addr: dst addr to write into pe 86903f62abdSChristian König * @count: number of page entries to update 87003f62abdSChristian König * @incr: increase next addr by incr bytes 87103f62abdSChristian König * @flags: access flags 87203f62abdSChristian König * 87303f62abdSChristian König * Update the page tables using sDMA (CIK). 87403f62abdSChristian König */ 87503f62abdSChristian König void cik_sdma_vm_set_pages(struct radeon_device *rdev, 87603f62abdSChristian König struct radeon_ib *ib, 87703f62abdSChristian König uint64_t pe, 87803f62abdSChristian König uint64_t addr, unsigned count, 87903f62abdSChristian König uint32_t incr, uint32_t flags) 88003f62abdSChristian König { 88103f62abdSChristian König uint64_t value; 88203f62abdSChristian König unsigned ndw; 88303f62abdSChristian König 8842483b4eaSChristian König while (count) { 8852483b4eaSChristian König ndw = count; 8862483b4eaSChristian König if (ndw > 0x7FFFF) 8872483b4eaSChristian König ndw = 0x7FFFF; 8882483b4eaSChristian König 88924c16439SChristian König if (flags & R600_PTE_VALID) 8902483b4eaSChristian König value = addr; 8912483b4eaSChristian König else 8922483b4eaSChristian König value = 0; 89303f62abdSChristian König 8942483b4eaSChristian König /* for physically contiguous pages (vram) */ 8952483b4eaSChristian König ib->ptr[ib->length_dw++] = SDMA_PACKET(SDMA_OPCODE_GENERATE_PTE_PDE, 0, 0); 8962483b4eaSChristian König ib->ptr[ib->length_dw++] = pe; /* dst addr */ 8972483b4eaSChristian König ib->ptr[ib->length_dw++] = upper_32_bits(pe); 89824c16439SChristian König ib->ptr[ib->length_dw++] = flags; /* mask */ 8992483b4eaSChristian König ib->ptr[ib->length_dw++] = 0; 9002483b4eaSChristian König ib->ptr[ib->length_dw++] = value; /* value */ 9012483b4eaSChristian König ib->ptr[ib->length_dw++] = upper_32_bits(value); 9022483b4eaSChristian König ib->ptr[ib->length_dw++] = incr; /* increment size */ 9032483b4eaSChristian König ib->ptr[ib->length_dw++] = 0; 9042483b4eaSChristian König ib->ptr[ib->length_dw++] = ndw; /* number of entries */ 90503f62abdSChristian König 9062483b4eaSChristian König pe += ndw * 8; 9072483b4eaSChristian König addr += ndw * incr; 9082483b4eaSChristian König count -= ndw; 9092483b4eaSChristian König } 9102483b4eaSChristian König } 91103f62abdSChristian König 91203f62abdSChristian König /** 91303f62abdSChristian König * cik_sdma_vm_pad_ib - pad the IB to the required number of dw 91403f62abdSChristian König * 91503f62abdSChristian König * @ib: indirect buffer to fill with padding 91603f62abdSChristian König * 91703f62abdSChristian König */ 91803f62abdSChristian König void cik_sdma_vm_pad_ib(struct radeon_ib *ib) 91903f62abdSChristian König { 9202483b4eaSChristian König while (ib->length_dw & 0x7) 9212483b4eaSChristian König ib->ptr[ib->length_dw++] = SDMA_PACKET(SDMA_OPCODE_NOP, 0, 0); 9222483b4eaSChristian König } 9232483b4eaSChristian König 9242483b4eaSChristian König /** 9252483b4eaSChristian König * cik_dma_vm_flush - cik vm flush using sDMA 9262483b4eaSChristian König * 9272483b4eaSChristian König * @rdev: radeon_device pointer 9282483b4eaSChristian König * 9292483b4eaSChristian König * Update the page table base and flush the VM TLB 9302483b4eaSChristian König * using sDMA (CIK). 9312483b4eaSChristian König */ 932faffaf62SChristian König void cik_dma_vm_flush(struct radeon_device *rdev, struct radeon_ring *ring, 933faffaf62SChristian König unsigned vm_id, uint64_t pd_addr) 9342483b4eaSChristian König { 9353a01fd36SAlex Deucher u32 extra_bits = (SDMA_POLL_REG_MEM_EXTRA_OP(0) | 9363a01fd36SAlex Deucher SDMA_POLL_REG_MEM_EXTRA_FUNC(0)); /* always */ 9373a01fd36SAlex Deucher 9382483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_SRBM_WRITE, 0, 0xf000)); 939faffaf62SChristian König if (vm_id < 8) { 940faffaf62SChristian König radeon_ring_write(ring, (VM_CONTEXT0_PAGE_TABLE_BASE_ADDR + (vm_id << 2)) >> 2); 9412483b4eaSChristian König } else { 942faffaf62SChristian König radeon_ring_write(ring, (VM_CONTEXT8_PAGE_TABLE_BASE_ADDR + ((vm_id - 8) << 2)) >> 2); 9432483b4eaSChristian König } 944faffaf62SChristian König radeon_ring_write(ring, pd_addr >> 12); 9452483b4eaSChristian König 9462483b4eaSChristian König /* update SH_MEM_* regs */ 9472483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_SRBM_WRITE, 0, 0xf000)); 9482483b4eaSChristian König radeon_ring_write(ring, SRBM_GFX_CNTL >> 2); 949faffaf62SChristian König radeon_ring_write(ring, VMID(vm_id)); 9502483b4eaSChristian König 9512483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_SRBM_WRITE, 0, 0xf000)); 9522483b4eaSChristian König radeon_ring_write(ring, SH_MEM_BASES >> 2); 9532483b4eaSChristian König radeon_ring_write(ring, 0); 9542483b4eaSChristian König 9552483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_SRBM_WRITE, 0, 0xf000)); 9562483b4eaSChristian König radeon_ring_write(ring, SH_MEM_CONFIG >> 2); 9572483b4eaSChristian König radeon_ring_write(ring, 0); 9582483b4eaSChristian König 9592483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_SRBM_WRITE, 0, 0xf000)); 9602483b4eaSChristian König radeon_ring_write(ring, SH_MEM_APE1_BASE >> 2); 9612483b4eaSChristian König radeon_ring_write(ring, 1); 9622483b4eaSChristian König 9632483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_SRBM_WRITE, 0, 0xf000)); 9642483b4eaSChristian König radeon_ring_write(ring, SH_MEM_APE1_LIMIT >> 2); 9652483b4eaSChristian König radeon_ring_write(ring, 0); 9662483b4eaSChristian König 9672483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_SRBM_WRITE, 0, 0xf000)); 9682483b4eaSChristian König radeon_ring_write(ring, SRBM_GFX_CNTL >> 2); 9692483b4eaSChristian König radeon_ring_write(ring, VMID(0)); 9702483b4eaSChristian König 9712483b4eaSChristian König /* flush HDP */ 972faffaf62SChristian König cik_sdma_hdp_flush_ring_emit(rdev, ring->idx); 9732483b4eaSChristian König 9742483b4eaSChristian König /* flush TLB */ 9752483b4eaSChristian König radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_SRBM_WRITE, 0, 0xf000)); 9762483b4eaSChristian König radeon_ring_write(ring, VM_INVALIDATE_REQUEST >> 2); 977faffaf62SChristian König radeon_ring_write(ring, 1 << vm_id); 9783a01fd36SAlex Deucher 9793a01fd36SAlex Deucher radeon_ring_write(ring, SDMA_PACKET(SDMA_OPCODE_POLL_REG_MEM, 0, extra_bits)); 9803a01fd36SAlex Deucher radeon_ring_write(ring, VM_INVALIDATE_REQUEST >> 2); 9813a01fd36SAlex Deucher radeon_ring_write(ring, 0); 9823a01fd36SAlex Deucher radeon_ring_write(ring, 0); /* reference */ 9833a01fd36SAlex Deucher radeon_ring_write(ring, 0); /* mask */ 9843a01fd36SAlex Deucher radeon_ring_write(ring, (0xfff << 16) | 10); /* retry count, poll interval */ 9852483b4eaSChristian König } 9862483b4eaSChristian König 987