1282aae55SKen Wang /* 2282aae55SKen Wang * Copyright 2016 Advanced Micro Devices, Inc. 3282aae55SKen Wang * 4282aae55SKen Wang * Permission is hereby granted, free of charge, to any person obtaining a 5282aae55SKen Wang * copy of this software and associated documentation files (the "Software"), 6282aae55SKen Wang * to deal in the Software without restriction, including without limitation 7282aae55SKen Wang * the rights to use, copy, modify, merge, publish, distribute, sublicense, 8282aae55SKen Wang * and/or sell copies of the Software, and to permit persons to whom the 9282aae55SKen Wang * Software is furnished to do so, subject to the following conditions: 10282aae55SKen Wang * 11282aae55SKen Wang * The above copyright notice and this permission notice shall be included in 12282aae55SKen Wang * all copies or substantial portions of the Software. 13282aae55SKen Wang * 14282aae55SKen Wang * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR 15282aae55SKen Wang * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, 16282aae55SKen Wang * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL 17282aae55SKen Wang * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR 18282aae55SKen Wang * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, 19282aae55SKen Wang * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR 20282aae55SKen Wang * OTHER DEALINGS IN THE SOFTWARE. 21282aae55SKen Wang * 22282aae55SKen Wang */ 23248a1d6fSMasahiro Yamada #include <drm/drmP.h> 24282aae55SKen Wang #include "amdgpu.h" 25282aae55SKen Wang #include "amdgpu_ih.h" 26282aae55SKen Wang #include "soc15.h" 27282aae55SKen Wang 288af7454eSFeifei Xu #include "oss/osssys_4_0_offset.h" 298af7454eSFeifei Xu #include "oss/osssys_4_0_sh_mask.h" 30282aae55SKen Wang 31282aae55SKen Wang #include "soc15_common.h" 32282aae55SKen Wang #include "vega10_ih.h" 33282aae55SKen Wang 3474dcfe74STrigger Huang #define MAX_REARM_RETRY 10 35282aae55SKen Wang 36282aae55SKen Wang static void vega10_ih_set_interrupt_funcs(struct amdgpu_device *adev); 37282aae55SKen Wang 38282aae55SKen Wang /** 39282aae55SKen Wang * vega10_ih_enable_interrupts - Enable the interrupt ring buffer 40282aae55SKen Wang * 41282aae55SKen Wang * @adev: amdgpu_device pointer 42282aae55SKen Wang * 43282aae55SKen Wang * Enable the interrupt ring buffer (VEGA10). 44282aae55SKen Wang */ 45282aae55SKen Wang static void vega10_ih_enable_interrupts(struct amdgpu_device *adev) 46282aae55SKen Wang { 47b2b7e457SHawking Zhang u32 ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL); 48282aae55SKen Wang 49282aae55SKen Wang ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, RB_ENABLE, 1); 50282aae55SKen Wang ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, ENABLE_INTR, 1); 51b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL, ih_rb_cntl); 52282aae55SKen Wang adev->irq.ih.enabled = true; 53ad710812SChristian König 54ad710812SChristian König if (adev->irq.ih1.ring_size) { 55ad710812SChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING1); 56ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL_RING1, 57ad710812SChristian König RB_ENABLE, 1); 58ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING1, ih_rb_cntl); 59ad710812SChristian König adev->irq.ih1.enabled = true; 60ad710812SChristian König } 61ad710812SChristian König 62ad710812SChristian König if (adev->irq.ih2.ring_size) { 63ad710812SChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING2); 64ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL_RING2, 65ad710812SChristian König RB_ENABLE, 1); 66ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING2, ih_rb_cntl); 67ad710812SChristian König adev->irq.ih2.enabled = true; 68ad710812SChristian König } 69282aae55SKen Wang } 70282aae55SKen Wang 71282aae55SKen Wang /** 72282aae55SKen Wang * vega10_ih_disable_interrupts - Disable the interrupt ring buffer 73282aae55SKen Wang * 74282aae55SKen Wang * @adev: amdgpu_device pointer 75282aae55SKen Wang * 76282aae55SKen Wang * Disable the interrupt ring buffer (VEGA10). 77282aae55SKen Wang */ 78282aae55SKen Wang static void vega10_ih_disable_interrupts(struct amdgpu_device *adev) 79282aae55SKen Wang { 80b2b7e457SHawking Zhang u32 ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL); 81282aae55SKen Wang 82282aae55SKen Wang ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, RB_ENABLE, 0); 83282aae55SKen Wang ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, ENABLE_INTR, 0); 84b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL, ih_rb_cntl); 85282aae55SKen Wang /* set rptr, wptr to 0 */ 86b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR, 0); 87b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR, 0); 88282aae55SKen Wang adev->irq.ih.enabled = false; 89282aae55SKen Wang adev->irq.ih.rptr = 0; 90ad710812SChristian König 91ad710812SChristian König if (adev->irq.ih1.ring_size) { 92ad710812SChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING1); 93ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL_RING1, 94ad710812SChristian König RB_ENABLE, 0); 95ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING1, ih_rb_cntl); 96ad710812SChristian König /* set rptr, wptr to 0 */ 97ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR_RING1, 0); 98ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR_RING1, 0); 99ad710812SChristian König adev->irq.ih1.enabled = false; 100ad710812SChristian König adev->irq.ih1.rptr = 0; 101ad710812SChristian König } 102ad710812SChristian König 103ad710812SChristian König if (adev->irq.ih2.ring_size) { 104ad710812SChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING2); 105ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL_RING2, 106ad710812SChristian König RB_ENABLE, 0); 107ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING2, ih_rb_cntl); 108ad710812SChristian König /* set rptr, wptr to 0 */ 109ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR_RING2, 0); 110ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR_RING2, 0); 111ad710812SChristian König adev->irq.ih2.enabled = false; 112ad710812SChristian König adev->irq.ih2.rptr = 0; 113ad710812SChristian König } 114ad710812SChristian König } 115ad710812SChristian König 116ad710812SChristian König static uint32_t vega10_ih_rb_cntl(struct amdgpu_ih_ring *ih, uint32_t ih_rb_cntl) 117ad710812SChristian König { 118ad710812SChristian König int rb_bufsz = order_base_2(ih->ring_size / 4); 119ad710812SChristian König 120ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, 121ad710812SChristian König MC_SPACE, ih->use_bus_addr ? 1 : 4); 122ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, 123ad710812SChristian König WPTR_OVERFLOW_CLEAR, 1); 124ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, 125ad710812SChristian König WPTR_OVERFLOW_ENABLE, 1); 126ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, RB_SIZE, rb_bufsz); 127ad710812SChristian König /* Ring Buffer write pointer writeback. If enabled, IH_RB_WPTR register 128ad710812SChristian König * value is written to memory 129ad710812SChristian König */ 130ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, 131ad710812SChristian König WPTR_WRITEBACK_ENABLE, 1); 132ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, MC_SNOOP, 1); 133ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, MC_RO, 0); 134ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, MC_VMID, 0); 135ad710812SChristian König 136ad710812SChristian König return ih_rb_cntl; 137282aae55SKen Wang } 138282aae55SKen Wang 1391ae64cecSChristian König static uint32_t vega10_ih_doorbell_rptr(struct amdgpu_ih_ring *ih) 1401ae64cecSChristian König { 1411ae64cecSChristian König u32 ih_doorbell_rtpr = 0; 1421ae64cecSChristian König 1431ae64cecSChristian König if (ih->use_doorbell) { 1441ae64cecSChristian König ih_doorbell_rtpr = REG_SET_FIELD(ih_doorbell_rtpr, 1451ae64cecSChristian König IH_DOORBELL_RPTR, OFFSET, 1461ae64cecSChristian König ih->doorbell_index); 1471ae64cecSChristian König ih_doorbell_rtpr = REG_SET_FIELD(ih_doorbell_rtpr, 1481ae64cecSChristian König IH_DOORBELL_RPTR, 1491ae64cecSChristian König ENABLE, 1); 1501ae64cecSChristian König } else { 1511ae64cecSChristian König ih_doorbell_rtpr = REG_SET_FIELD(ih_doorbell_rtpr, 1521ae64cecSChristian König IH_DOORBELL_RPTR, 1531ae64cecSChristian König ENABLE, 0); 1541ae64cecSChristian König } 1551ae64cecSChristian König return ih_doorbell_rtpr; 1561ae64cecSChristian König } 1571ae64cecSChristian König 158282aae55SKen Wang /** 159282aae55SKen Wang * vega10_ih_irq_init - init and enable the interrupt ring 160282aae55SKen Wang * 161282aae55SKen Wang * @adev: amdgpu_device pointer 162282aae55SKen Wang * 163282aae55SKen Wang * Allocate a ring buffer for the interrupt controller, 164282aae55SKen Wang * enable the RLC, disable interrupts, enable the IH 165282aae55SKen Wang * ring buffer and enable it (VI). 166282aae55SKen Wang * Called at device load and reume. 167282aae55SKen Wang * Returns 0 for success, errors for failure. 168282aae55SKen Wang */ 169282aae55SKen Wang static int vega10_ih_irq_init(struct amdgpu_device *adev) 170282aae55SKen Wang { 171ad710812SChristian König struct amdgpu_ih_ring *ih; 1721ae64cecSChristian König u32 ih_rb_cntl; 173282aae55SKen Wang int ret = 0; 174282aae55SKen Wang u32 tmp; 175282aae55SKen Wang 176282aae55SKen Wang /* disable irqs */ 177282aae55SKen Wang vega10_ih_disable_interrupts(adev); 178282aae55SKen Wang 179bf383fb6SAlex Deucher adev->nbio_funcs->ih_control(adev); 180282aae55SKen Wang 181ad710812SChristian König ih = &adev->irq.ih; 182282aae55SKen Wang /* Ring Buffer base. [39:8] of 40-bit address of the beginning of the ring buffer*/ 183ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_BASE, ih->gpu_addr >> 8); 184ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_BASE_HI, (ih->gpu_addr >> 40) & 0xff); 185282aae55SKen Wang 186ad710812SChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL); 187ad710812SChristian König ih_rb_cntl = vega10_ih_rb_cntl(ih, ih_rb_cntl); 188ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, RPTR_REARM, 189ad710812SChristian König !!adev->irq.msi_enabled); 190b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL, ih_rb_cntl); 191282aae55SKen Wang 192282aae55SKen Wang /* set the writeback address whether it's enabled or not */ 193d81f78b4SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR_ADDR_LO, 194d81f78b4SChristian König lower_32_bits(ih->wptr_addr)); 195d81f78b4SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR_ADDR_HI, 196d81f78b4SChristian König upper_32_bits(ih->wptr_addr) & 0xFFFF); 197282aae55SKen Wang 198282aae55SKen Wang /* set rptr, wptr to 0 */ 199b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR, 0); 2001ae64cecSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR, 0); 201282aae55SKen Wang 2021ae64cecSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_DOORBELL_RPTR, 2031ae64cecSChristian König vega10_ih_doorbell_rptr(ih)); 204282aae55SKen Wang 205ad710812SChristian König ih = &adev->irq.ih1; 206ad710812SChristian König if (ih->ring_size) { 207ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_BASE_RING1, ih->gpu_addr >> 8); 208ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_BASE_HI_RING1, 209ad710812SChristian König (ih->gpu_addr >> 40) & 0xff); 210ad710812SChristian König 211ad710812SChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING1); 212ad710812SChristian König ih_rb_cntl = vega10_ih_rb_cntl(ih, ih_rb_cntl); 2130133690eSChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, 2140133690eSChristian König WPTR_OVERFLOW_ENABLE, 0); 2150133690eSChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, 2160133690eSChristian König RB_FULL_DRAIN_ENABLE, 1); 217ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING1, ih_rb_cntl); 218ad710812SChristian König 219ad710812SChristian König /* set rptr, wptr to 0 */ 220ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR_RING1, 0); 2211ae64cecSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR_RING1, 0); 2221ae64cecSChristian König 2231ae64cecSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_DOORBELL_RPTR_RING1, 2241ae64cecSChristian König vega10_ih_doorbell_rptr(ih)); 225ad710812SChristian König } 226ad710812SChristian König 227ad710812SChristian König ih = &adev->irq.ih2; 228ad710812SChristian König if (ih->ring_size) { 229ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_BASE_RING2, ih->gpu_addr >> 8); 230ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_BASE_HI_RING2, 231ad710812SChristian König (ih->gpu_addr >> 40) & 0xff); 232ad710812SChristian König 2331ae64cecSChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING2); 234ad710812SChristian König ih_rb_cntl = vega10_ih_rb_cntl(ih, ih_rb_cntl); 235ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING2, ih_rb_cntl); 236ad710812SChristian König 237ad710812SChristian König /* set rptr, wptr to 0 */ 238ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR_RING2, 0); 2391ae64cecSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR_RING2, 0); 2401ae64cecSChristian König 2411ae64cecSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_DOORBELL_RPTR_RING2, 2421ae64cecSChristian König vega10_ih_doorbell_rptr(ih)); 243ad710812SChristian König } 244ad710812SChristian König 245b2b7e457SHawking Zhang tmp = RREG32_SOC15(OSSSYS, 0, mmIH_STORM_CLIENT_LIST_CNTL); 246282aae55SKen Wang tmp = REG_SET_FIELD(tmp, IH_STORM_CLIENT_LIST_CNTL, 247282aae55SKen Wang CLIENT18_IS_STORM_CLIENT, 1); 248b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_STORM_CLIENT_LIST_CNTL, tmp); 249282aae55SKen Wang 250b2b7e457SHawking Zhang tmp = RREG32_SOC15(OSSSYS, 0, mmIH_INT_FLOOD_CNTL); 251282aae55SKen Wang tmp = REG_SET_FIELD(tmp, IH_INT_FLOOD_CNTL, FLOOD_CNTL_ENABLE, 1); 252b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_INT_FLOOD_CNTL, tmp); 253282aae55SKen Wang 254282aae55SKen Wang pci_set_master(adev->pdev); 255282aae55SKen Wang 256282aae55SKen Wang /* enable interrupts */ 257282aae55SKen Wang vega10_ih_enable_interrupts(adev); 258282aae55SKen Wang 259282aae55SKen Wang return ret; 260282aae55SKen Wang } 261282aae55SKen Wang 262282aae55SKen Wang /** 263282aae55SKen Wang * vega10_ih_irq_disable - disable interrupts 264282aae55SKen Wang * 265282aae55SKen Wang * @adev: amdgpu_device pointer 266282aae55SKen Wang * 267282aae55SKen Wang * Disable interrupts on the hw (VEGA10). 268282aae55SKen Wang */ 269282aae55SKen Wang static void vega10_ih_irq_disable(struct amdgpu_device *adev) 270282aae55SKen Wang { 271282aae55SKen Wang vega10_ih_disable_interrupts(adev); 272282aae55SKen Wang 273282aae55SKen Wang /* Wait and acknowledge irq */ 274282aae55SKen Wang mdelay(1); 275282aae55SKen Wang } 276282aae55SKen Wang 277282aae55SKen Wang /** 278282aae55SKen Wang * vega10_ih_get_wptr - get the IH ring buffer wptr 279282aae55SKen Wang * 280282aae55SKen Wang * @adev: amdgpu_device pointer 281282aae55SKen Wang * 282282aae55SKen Wang * Get the IH ring buffer wptr from either the register 283282aae55SKen Wang * or the writeback memory buffer (VEGA10). Also check for 284282aae55SKen Wang * ring buffer overflow and deal with it. 285282aae55SKen Wang * Returns the value of the wptr. 286282aae55SKen Wang */ 2878bb9eb48SChristian König static u32 vega10_ih_get_wptr(struct amdgpu_device *adev, 2888bb9eb48SChristian König struct amdgpu_ih_ring *ih) 289282aae55SKen Wang { 290cf67950eSChristian König u32 wptr, reg, tmp; 291282aae55SKen Wang 292d81f78b4SChristian König wptr = le32_to_cpu(*ih->wptr_cpu); 293282aae55SKen Wang 294b8217575SChristian König if (!REG_GET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW)) 295b8217575SChristian König goto out; 296b8217575SChristian König 297b8217575SChristian König /* Double check that the overflow wasn't already cleared. */ 298cf67950eSChristian König 299cf67950eSChristian König if (ih == &adev->irq.ih) 300cf67950eSChristian König reg = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_WPTR); 301cf67950eSChristian König else if (ih == &adev->irq.ih1) 302cf67950eSChristian König reg = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_WPTR_RING1); 303cf67950eSChristian König else if (ih == &adev->irq.ih2) 304cf67950eSChristian König reg = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_WPTR_RING2); 305cf67950eSChristian König else 306cf67950eSChristian König BUG(); 307cf67950eSChristian König 308cf67950eSChristian König wptr = RREG32_NO_KIQ(reg); 309b8217575SChristian König if (!REG_GET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW)) 310b8217575SChristian König goto out; 311b8217575SChristian König 312282aae55SKen Wang wptr = REG_SET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW, 0); 313282aae55SKen Wang 314282aae55SKen Wang /* When a ring buffer overflow happen start parsing interrupt 315282aae55SKen Wang * from the last not overwritten vector (wptr + 32). Hopefully 316282aae55SKen Wang * this should allow us to catchup. 317282aae55SKen Wang */ 3188bb9eb48SChristian König tmp = (wptr + 32) & ih->ptr_mask; 319b8217575SChristian König dev_warn(adev->dev, "IH ring buffer overflow " 320b8217575SChristian König "(0x%08X, 0x%08X, 0x%08X)\n", 3218bb9eb48SChristian König wptr, ih->rptr, tmp); 3228bb9eb48SChristian König ih->rptr = tmp; 323282aae55SKen Wang 324cf67950eSChristian König if (ih == &adev->irq.ih) 325cf67950eSChristian König reg = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_CNTL); 326cf67950eSChristian König else if (ih == &adev->irq.ih1) 327cf67950eSChristian König reg = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_CNTL_RING1); 328cf67950eSChristian König else if (ih == &adev->irq.ih2) 329cf67950eSChristian König reg = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_CNTL_RING2); 330cf67950eSChristian König else 331cf67950eSChristian König BUG(); 332cf67950eSChristian König 333cf67950eSChristian König tmp = RREG32_NO_KIQ(reg); 334282aae55SKen Wang tmp = REG_SET_FIELD(tmp, IH_RB_CNTL, WPTR_OVERFLOW_CLEAR, 1); 335cf67950eSChristian König WREG32_NO_KIQ(reg, tmp); 336b8217575SChristian König 337b8217575SChristian König out: 3388bb9eb48SChristian König return (wptr & ih->ptr_mask); 339282aae55SKen Wang } 340282aae55SKen Wang 341282aae55SKen Wang /** 342282aae55SKen Wang * vega10_ih_decode_iv - decode an interrupt vector 343282aae55SKen Wang * 344282aae55SKen Wang * @adev: amdgpu_device pointer 345282aae55SKen Wang * 346282aae55SKen Wang * Decodes the interrupt vector at the current rptr 347282aae55SKen Wang * position and also advance the position. 348282aae55SKen Wang */ 349282aae55SKen Wang static void vega10_ih_decode_iv(struct amdgpu_device *adev, 3508bb9eb48SChristian König struct amdgpu_ih_ring *ih, 351282aae55SKen Wang struct amdgpu_iv_entry *entry) 352282aae55SKen Wang { 353282aae55SKen Wang /* wptr/rptr are in bytes! */ 3548bb9eb48SChristian König u32 ring_index = ih->rptr >> 2; 355282aae55SKen Wang uint32_t dw[8]; 356282aae55SKen Wang 3578bb9eb48SChristian König dw[0] = le32_to_cpu(ih->ring[ring_index + 0]); 3588bb9eb48SChristian König dw[1] = le32_to_cpu(ih->ring[ring_index + 1]); 3598bb9eb48SChristian König dw[2] = le32_to_cpu(ih->ring[ring_index + 2]); 3608bb9eb48SChristian König dw[3] = le32_to_cpu(ih->ring[ring_index + 3]); 3618bb9eb48SChristian König dw[4] = le32_to_cpu(ih->ring[ring_index + 4]); 3628bb9eb48SChristian König dw[5] = le32_to_cpu(ih->ring[ring_index + 5]); 3638bb9eb48SChristian König dw[6] = le32_to_cpu(ih->ring[ring_index + 6]); 3648bb9eb48SChristian König dw[7] = le32_to_cpu(ih->ring[ring_index + 7]); 365282aae55SKen Wang 366282aae55SKen Wang entry->client_id = dw[0] & 0xff; 367282aae55SKen Wang entry->src_id = (dw[0] >> 8) & 0xff; 368282aae55SKen Wang entry->ring_id = (dw[0] >> 16) & 0xff; 369c4f46f22SChristian König entry->vmid = (dw[0] >> 24) & 0xf; 370c4f46f22SChristian König entry->vmid_src = (dw[0] >> 31); 371282aae55SKen Wang entry->timestamp = dw[1] | ((u64)(dw[2] & 0xffff) << 32); 372282aae55SKen Wang entry->timestamp_src = dw[2] >> 31; 3733816e42fSChristian König entry->pasid = dw[3] & 0xffff; 374282aae55SKen Wang entry->pasid_src = dw[3] >> 31; 375282aae55SKen Wang entry->src_data[0] = dw[4]; 376282aae55SKen Wang entry->src_data[1] = dw[5]; 377282aae55SKen Wang entry->src_data[2] = dw[6]; 378282aae55SKen Wang entry->src_data[3] = dw[7]; 379282aae55SKen Wang 380282aae55SKen Wang /* wptr/rptr are in bytes! */ 3818bb9eb48SChristian König ih->rptr += 32; 382282aae55SKen Wang } 383282aae55SKen Wang 384282aae55SKen Wang /** 38574dcfe74STrigger Huang * vega10_ih_irq_rearm - rearm IRQ if lost 38674dcfe74STrigger Huang * 38774dcfe74STrigger Huang * @adev: amdgpu_device pointer 38874dcfe74STrigger Huang * 38974dcfe74STrigger Huang */ 39074dcfe74STrigger Huang static void vega10_ih_irq_rearm(struct amdgpu_device *adev, 39174dcfe74STrigger Huang struct amdgpu_ih_ring *ih) 39274dcfe74STrigger Huang { 39374dcfe74STrigger Huang uint32_t reg_rptr = 0; 39474dcfe74STrigger Huang uint32_t v = 0; 39574dcfe74STrigger Huang uint32_t i = 0; 39674dcfe74STrigger Huang 39774dcfe74STrigger Huang if (ih == &adev->irq.ih) 39874dcfe74STrigger Huang reg_rptr = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_RPTR); 39974dcfe74STrigger Huang else if (ih == &adev->irq.ih1) 40074dcfe74STrigger Huang reg_rptr = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_RPTR_RING1); 40174dcfe74STrigger Huang else if (ih == &adev->irq.ih2) 40274dcfe74STrigger Huang reg_rptr = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_RPTR_RING2); 40374dcfe74STrigger Huang else 40474dcfe74STrigger Huang return; 40574dcfe74STrigger Huang 40674dcfe74STrigger Huang /* Rearm IRQ / re-wwrite doorbell if doorbell write is lost */ 40774dcfe74STrigger Huang for (i = 0; i < MAX_REARM_RETRY; i++) { 40874dcfe74STrigger Huang v = RREG32_NO_KIQ(reg_rptr); 40974dcfe74STrigger Huang if ((v < ih->ring_size) && (v != ih->rptr)) 41074dcfe74STrigger Huang WDOORBELL32(ih->doorbell_index, ih->rptr); 41174dcfe74STrigger Huang else 41274dcfe74STrigger Huang break; 41374dcfe74STrigger Huang } 41474dcfe74STrigger Huang } 41574dcfe74STrigger Huang 41674dcfe74STrigger Huang /** 417282aae55SKen Wang * vega10_ih_set_rptr - set the IH ring buffer rptr 418282aae55SKen Wang * 419282aae55SKen Wang * @adev: amdgpu_device pointer 420282aae55SKen Wang * 421282aae55SKen Wang * Set the IH ring buffer rptr. 422282aae55SKen Wang */ 4238bb9eb48SChristian König static void vega10_ih_set_rptr(struct amdgpu_device *adev, 4248bb9eb48SChristian König struct amdgpu_ih_ring *ih) 425282aae55SKen Wang { 4268bb9eb48SChristian König if (ih->use_doorbell) { 427282aae55SKen Wang /* XXX check if swapping is necessary on BE */ 428d81f78b4SChristian König *ih->rptr_cpu = ih->rptr; 4298bb9eb48SChristian König WDOORBELL32(ih->doorbell_index, ih->rptr); 43074dcfe74STrigger Huang 43174dcfe74STrigger Huang if (amdgpu_sriov_vf(adev)) 43274dcfe74STrigger Huang vega10_ih_irq_rearm(adev, ih); 433cf67950eSChristian König } else if (ih == &adev->irq.ih) { 4348bb9eb48SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR, ih->rptr); 435cf67950eSChristian König } else if (ih == &adev->irq.ih1) { 436cf67950eSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR_RING1, ih->rptr); 437cf67950eSChristian König } else if (ih == &adev->irq.ih2) { 438cf67950eSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR_RING2, ih->rptr); 439282aae55SKen Wang } 440282aae55SKen Wang } 441282aae55SKen Wang 442cf67950eSChristian König /** 443cf67950eSChristian König * vega10_ih_self_irq - dispatch work for ring 1 and 2 444cf67950eSChristian König * 445cf67950eSChristian König * @adev: amdgpu_device pointer 446cf67950eSChristian König * @source: irq source 447cf67950eSChristian König * @entry: IV with WPTR update 448cf67950eSChristian König * 449cf67950eSChristian König * Update the WPTR from the IV and schedule work to handle the entries. 450cf67950eSChristian König */ 451cf67950eSChristian König static int vega10_ih_self_irq(struct amdgpu_device *adev, 452cf67950eSChristian König struct amdgpu_irq_src *source, 453cf67950eSChristian König struct amdgpu_iv_entry *entry) 454cf67950eSChristian König { 455cf67950eSChristian König uint32_t wptr = cpu_to_le32(entry->src_data[0]); 456cf67950eSChristian König 457cf67950eSChristian König switch (entry->ring_id) { 458cf67950eSChristian König case 1: 459cf67950eSChristian König *adev->irq.ih1.wptr_cpu = wptr; 460cf67950eSChristian König schedule_work(&adev->irq.ih1_work); 461cf67950eSChristian König break; 462cf67950eSChristian König case 2: 463cf67950eSChristian König *adev->irq.ih2.wptr_cpu = wptr; 464cf67950eSChristian König schedule_work(&adev->irq.ih2_work); 465cf67950eSChristian König break; 466cf67950eSChristian König default: break; 467cf67950eSChristian König } 468cf67950eSChristian König return 0; 469cf67950eSChristian König } 470cf67950eSChristian König 471cf67950eSChristian König static const struct amdgpu_irq_src_funcs vega10_ih_self_irq_funcs = { 472cf67950eSChristian König .process = vega10_ih_self_irq, 473cf67950eSChristian König }; 474cf67950eSChristian König 475cf67950eSChristian König static void vega10_ih_set_self_irq_funcs(struct amdgpu_device *adev) 476cf67950eSChristian König { 477cf67950eSChristian König adev->irq.self_irq.num_types = 0; 478cf67950eSChristian König adev->irq.self_irq.funcs = &vega10_ih_self_irq_funcs; 479cf67950eSChristian König } 480cf67950eSChristian König 481282aae55SKen Wang static int vega10_ih_early_init(void *handle) 482282aae55SKen Wang { 483282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 484282aae55SKen Wang 485282aae55SKen Wang vega10_ih_set_interrupt_funcs(adev); 486cf67950eSChristian König vega10_ih_set_self_irq_funcs(adev); 487282aae55SKen Wang return 0; 488282aae55SKen Wang } 489282aae55SKen Wang 490282aae55SKen Wang static int vega10_ih_sw_init(void *handle) 491282aae55SKen Wang { 492282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 493cf67950eSChristian König int r; 494cf67950eSChristian König 495cf67950eSChristian König r = amdgpu_irq_add_id(adev, SOC15_IH_CLIENTID_IH, 0, 496cf67950eSChristian König &adev->irq.self_irq); 497cf67950eSChristian König if (r) 498cf67950eSChristian König return r; 499282aae55SKen Wang 500425c3143SChristian König r = amdgpu_ih_ring_init(adev, &adev->irq.ih, 256 * 1024, true); 501282aae55SKen Wang if (r) 502282aae55SKen Wang return r; 503282aae55SKen Wang 5041ae64cecSChristian König adev->irq.ih.use_doorbell = true; 5051ae64cecSChristian König adev->irq.ih.doorbell_index = adev->doorbell_index.ih << 1; 5061ae64cecSChristian König 507ad710812SChristian König r = amdgpu_ih_ring_init(adev, &adev->irq.ih1, PAGE_SIZE, true); 508ad710812SChristian König if (r) 509ad710812SChristian König return r; 510ad710812SChristian König 5111ae64cecSChristian König adev->irq.ih1.use_doorbell = true; 512b51cd19eSChristian König adev->irq.ih1.doorbell_index = (adev->doorbell_index.ih + 1) << 1; 5131ae64cecSChristian König 514ad710812SChristian König r = amdgpu_ih_ring_init(adev, &adev->irq.ih2, PAGE_SIZE, true); 515ad710812SChristian König if (r) 516ad710812SChristian König return r; 517ad710812SChristian König 5181ae64cecSChristian König adev->irq.ih2.use_doorbell = true; 519b51cd19eSChristian König adev->irq.ih2.doorbell_index = (adev->doorbell_index.ih + 2) << 1; 520282aae55SKen Wang 521282aae55SKen Wang r = amdgpu_irq_init(adev); 522282aae55SKen Wang 523282aae55SKen Wang return r; 524282aae55SKen Wang } 525282aae55SKen Wang 526282aae55SKen Wang static int vega10_ih_sw_fini(void *handle) 527282aae55SKen Wang { 528282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 529282aae55SKen Wang 530282aae55SKen Wang amdgpu_irq_fini(adev); 531ad710812SChristian König amdgpu_ih_ring_fini(adev, &adev->irq.ih2); 532ad710812SChristian König amdgpu_ih_ring_fini(adev, &adev->irq.ih1); 533425c3143SChristian König amdgpu_ih_ring_fini(adev, &adev->irq.ih); 534282aae55SKen Wang 535282aae55SKen Wang return 0; 536282aae55SKen Wang } 537282aae55SKen Wang 538282aae55SKen Wang static int vega10_ih_hw_init(void *handle) 539282aae55SKen Wang { 540282aae55SKen Wang int r; 541282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 542282aae55SKen Wang 543282aae55SKen Wang r = vega10_ih_irq_init(adev); 544282aae55SKen Wang if (r) 545282aae55SKen Wang return r; 546282aae55SKen Wang 547282aae55SKen Wang return 0; 548282aae55SKen Wang } 549282aae55SKen Wang 550282aae55SKen Wang static int vega10_ih_hw_fini(void *handle) 551282aae55SKen Wang { 552282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 553282aae55SKen Wang 554282aae55SKen Wang vega10_ih_irq_disable(adev); 555282aae55SKen Wang 556282aae55SKen Wang return 0; 557282aae55SKen Wang } 558282aae55SKen Wang 559282aae55SKen Wang static int vega10_ih_suspend(void *handle) 560282aae55SKen Wang { 561282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 562282aae55SKen Wang 563282aae55SKen Wang return vega10_ih_hw_fini(adev); 564282aae55SKen Wang } 565282aae55SKen Wang 566282aae55SKen Wang static int vega10_ih_resume(void *handle) 567282aae55SKen Wang { 568282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 569282aae55SKen Wang 570282aae55SKen Wang return vega10_ih_hw_init(adev); 571282aae55SKen Wang } 572282aae55SKen Wang 573282aae55SKen Wang static bool vega10_ih_is_idle(void *handle) 574282aae55SKen Wang { 575282aae55SKen Wang /* todo */ 576282aae55SKen Wang return true; 577282aae55SKen Wang } 578282aae55SKen Wang 579282aae55SKen Wang static int vega10_ih_wait_for_idle(void *handle) 580282aae55SKen Wang { 581282aae55SKen Wang /* todo */ 582282aae55SKen Wang return -ETIMEDOUT; 583282aae55SKen Wang } 584282aae55SKen Wang 585282aae55SKen Wang static int vega10_ih_soft_reset(void *handle) 586282aae55SKen Wang { 587282aae55SKen Wang /* todo */ 588282aae55SKen Wang 589282aae55SKen Wang return 0; 590282aae55SKen Wang } 591282aae55SKen Wang 592282aae55SKen Wang static int vega10_ih_set_clockgating_state(void *handle, 593282aae55SKen Wang enum amd_clockgating_state state) 594282aae55SKen Wang { 595282aae55SKen Wang return 0; 596282aae55SKen Wang } 597282aae55SKen Wang 598282aae55SKen Wang static int vega10_ih_set_powergating_state(void *handle, 599282aae55SKen Wang enum amd_powergating_state state) 600282aae55SKen Wang { 601282aae55SKen Wang return 0; 602282aae55SKen Wang } 603282aae55SKen Wang 604282aae55SKen Wang const struct amd_ip_funcs vega10_ih_ip_funcs = { 605282aae55SKen Wang .name = "vega10_ih", 606282aae55SKen Wang .early_init = vega10_ih_early_init, 607282aae55SKen Wang .late_init = NULL, 608282aae55SKen Wang .sw_init = vega10_ih_sw_init, 609282aae55SKen Wang .sw_fini = vega10_ih_sw_fini, 610282aae55SKen Wang .hw_init = vega10_ih_hw_init, 611282aae55SKen Wang .hw_fini = vega10_ih_hw_fini, 612282aae55SKen Wang .suspend = vega10_ih_suspend, 613282aae55SKen Wang .resume = vega10_ih_resume, 614282aae55SKen Wang .is_idle = vega10_ih_is_idle, 615282aae55SKen Wang .wait_for_idle = vega10_ih_wait_for_idle, 616282aae55SKen Wang .soft_reset = vega10_ih_soft_reset, 617282aae55SKen Wang .set_clockgating_state = vega10_ih_set_clockgating_state, 618282aae55SKen Wang .set_powergating_state = vega10_ih_set_powergating_state, 619282aae55SKen Wang }; 620282aae55SKen Wang 621282aae55SKen Wang static const struct amdgpu_ih_funcs vega10_ih_funcs = { 622282aae55SKen Wang .get_wptr = vega10_ih_get_wptr, 623282aae55SKen Wang .decode_iv = vega10_ih_decode_iv, 624282aae55SKen Wang .set_rptr = vega10_ih_set_rptr 625282aae55SKen Wang }; 626282aae55SKen Wang 627282aae55SKen Wang static void vega10_ih_set_interrupt_funcs(struct amdgpu_device *adev) 628282aae55SKen Wang { 629282aae55SKen Wang adev->irq.ih_funcs = &vega10_ih_funcs; 630282aae55SKen Wang } 631282aae55SKen Wang 632282aae55SKen Wang const struct amdgpu_ip_block_version vega10_ih_ip_block = 633282aae55SKen Wang { 634282aae55SKen Wang .type = AMD_IP_BLOCK_TYPE_IH, 635282aae55SKen Wang .major = 4, 636282aae55SKen Wang .minor = 0, 637282aae55SKen Wang .rev = 0, 638282aae55SKen Wang .funcs = &vega10_ih_ip_funcs, 639282aae55SKen Wang }; 640