1282aae55SKen Wang /* 2282aae55SKen Wang * Copyright 2016 Advanced Micro Devices, Inc. 3282aae55SKen Wang * 4282aae55SKen Wang * Permission is hereby granted, free of charge, to any person obtaining a 5282aae55SKen Wang * copy of this software and associated documentation files (the "Software"), 6282aae55SKen Wang * to deal in the Software without restriction, including without limitation 7282aae55SKen Wang * the rights to use, copy, modify, merge, publish, distribute, sublicense, 8282aae55SKen Wang * and/or sell copies of the Software, and to permit persons to whom the 9282aae55SKen Wang * Software is furnished to do so, subject to the following conditions: 10282aae55SKen Wang * 11282aae55SKen Wang * The above copyright notice and this permission notice shall be included in 12282aae55SKen Wang * all copies or substantial portions of the Software. 13282aae55SKen Wang * 14282aae55SKen Wang * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR 15282aae55SKen Wang * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, 16282aae55SKen Wang * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL 17282aae55SKen Wang * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR 18282aae55SKen Wang * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, 19282aae55SKen Wang * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR 20282aae55SKen Wang * OTHER DEALINGS IN THE SOFTWARE. 21282aae55SKen Wang * 22282aae55SKen Wang */ 2347b757fbSSam Ravnborg 2447b757fbSSam Ravnborg #include <linux/pci.h> 2547b757fbSSam Ravnborg 26282aae55SKen Wang #include "amdgpu.h" 27282aae55SKen Wang #include "amdgpu_ih.h" 28282aae55SKen Wang #include "soc15.h" 29282aae55SKen Wang 308af7454eSFeifei Xu #include "oss/osssys_4_0_offset.h" 318af7454eSFeifei Xu #include "oss/osssys_4_0_sh_mask.h" 32282aae55SKen Wang 33282aae55SKen Wang #include "soc15_common.h" 34282aae55SKen Wang #include "vega10_ih.h" 35282aae55SKen Wang 3674dcfe74STrigger Huang #define MAX_REARM_RETRY 10 37282aae55SKen Wang 38282aae55SKen Wang static void vega10_ih_set_interrupt_funcs(struct amdgpu_device *adev); 39282aae55SKen Wang 40282aae55SKen Wang /** 41282aae55SKen Wang * vega10_ih_enable_interrupts - Enable the interrupt ring buffer 42282aae55SKen Wang * 43282aae55SKen Wang * @adev: amdgpu_device pointer 44282aae55SKen Wang * 45282aae55SKen Wang * Enable the interrupt ring buffer (VEGA10). 46282aae55SKen Wang */ 47282aae55SKen Wang static void vega10_ih_enable_interrupts(struct amdgpu_device *adev) 48282aae55SKen Wang { 49b2b7e457SHawking Zhang u32 ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL); 50282aae55SKen Wang 51282aae55SKen Wang ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, RB_ENABLE, 1); 52282aae55SKen Wang ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, ENABLE_INTR, 1); 53b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL, ih_rb_cntl); 54282aae55SKen Wang adev->irq.ih.enabled = true; 55ad710812SChristian König 56ad710812SChristian König if (adev->irq.ih1.ring_size) { 57ad710812SChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING1); 58ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL_RING1, 59ad710812SChristian König RB_ENABLE, 1); 60ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING1, ih_rb_cntl); 61ad710812SChristian König adev->irq.ih1.enabled = true; 62ad710812SChristian König } 63ad710812SChristian König 64ad710812SChristian König if (adev->irq.ih2.ring_size) { 65ad710812SChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING2); 66ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL_RING2, 67ad710812SChristian König RB_ENABLE, 1); 68ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING2, ih_rb_cntl); 69ad710812SChristian König adev->irq.ih2.enabled = true; 70ad710812SChristian König } 71282aae55SKen Wang } 72282aae55SKen Wang 73282aae55SKen Wang /** 74282aae55SKen Wang * vega10_ih_disable_interrupts - Disable the interrupt ring buffer 75282aae55SKen Wang * 76282aae55SKen Wang * @adev: amdgpu_device pointer 77282aae55SKen Wang * 78282aae55SKen Wang * Disable the interrupt ring buffer (VEGA10). 79282aae55SKen Wang */ 80282aae55SKen Wang static void vega10_ih_disable_interrupts(struct amdgpu_device *adev) 81282aae55SKen Wang { 82b2b7e457SHawking Zhang u32 ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL); 83282aae55SKen Wang 84282aae55SKen Wang ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, RB_ENABLE, 0); 85282aae55SKen Wang ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, ENABLE_INTR, 0); 86b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL, ih_rb_cntl); 87282aae55SKen Wang /* set rptr, wptr to 0 */ 88b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR, 0); 89b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR, 0); 90282aae55SKen Wang adev->irq.ih.enabled = false; 91282aae55SKen Wang adev->irq.ih.rptr = 0; 92ad710812SChristian König 93ad710812SChristian König if (adev->irq.ih1.ring_size) { 94ad710812SChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING1); 95ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL_RING1, 96ad710812SChristian König RB_ENABLE, 0); 97ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING1, ih_rb_cntl); 98ad710812SChristian König /* set rptr, wptr to 0 */ 99ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR_RING1, 0); 100ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR_RING1, 0); 101ad710812SChristian König adev->irq.ih1.enabled = false; 102ad710812SChristian König adev->irq.ih1.rptr = 0; 103ad710812SChristian König } 104ad710812SChristian König 105ad710812SChristian König if (adev->irq.ih2.ring_size) { 106ad710812SChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING2); 107ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL_RING2, 108ad710812SChristian König RB_ENABLE, 0); 109ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING2, ih_rb_cntl); 110ad710812SChristian König /* set rptr, wptr to 0 */ 111ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR_RING2, 0); 112ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR_RING2, 0); 113ad710812SChristian König adev->irq.ih2.enabled = false; 114ad710812SChristian König adev->irq.ih2.rptr = 0; 115ad710812SChristian König } 116ad710812SChristian König } 117ad710812SChristian König 118ad710812SChristian König static uint32_t vega10_ih_rb_cntl(struct amdgpu_ih_ring *ih, uint32_t ih_rb_cntl) 119ad710812SChristian König { 120ad710812SChristian König int rb_bufsz = order_base_2(ih->ring_size / 4); 121ad710812SChristian König 122ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, 123ad710812SChristian König MC_SPACE, ih->use_bus_addr ? 1 : 4); 124ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, 125ad710812SChristian König WPTR_OVERFLOW_CLEAR, 1); 126ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, 127ad710812SChristian König WPTR_OVERFLOW_ENABLE, 1); 128ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, RB_SIZE, rb_bufsz); 129ad710812SChristian König /* Ring Buffer write pointer writeback. If enabled, IH_RB_WPTR register 130ad710812SChristian König * value is written to memory 131ad710812SChristian König */ 132ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, 133ad710812SChristian König WPTR_WRITEBACK_ENABLE, 1); 134ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, MC_SNOOP, 1); 135ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, MC_RO, 0); 136ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, MC_VMID, 0); 137ad710812SChristian König 138ad710812SChristian König return ih_rb_cntl; 139282aae55SKen Wang } 140282aae55SKen Wang 1411ae64cecSChristian König static uint32_t vega10_ih_doorbell_rptr(struct amdgpu_ih_ring *ih) 1421ae64cecSChristian König { 1431ae64cecSChristian König u32 ih_doorbell_rtpr = 0; 1441ae64cecSChristian König 1451ae64cecSChristian König if (ih->use_doorbell) { 1461ae64cecSChristian König ih_doorbell_rtpr = REG_SET_FIELD(ih_doorbell_rtpr, 1471ae64cecSChristian König IH_DOORBELL_RPTR, OFFSET, 1481ae64cecSChristian König ih->doorbell_index); 1491ae64cecSChristian König ih_doorbell_rtpr = REG_SET_FIELD(ih_doorbell_rtpr, 1501ae64cecSChristian König IH_DOORBELL_RPTR, 1511ae64cecSChristian König ENABLE, 1); 1521ae64cecSChristian König } else { 1531ae64cecSChristian König ih_doorbell_rtpr = REG_SET_FIELD(ih_doorbell_rtpr, 1541ae64cecSChristian König IH_DOORBELL_RPTR, 1551ae64cecSChristian König ENABLE, 0); 1561ae64cecSChristian König } 1571ae64cecSChristian König return ih_doorbell_rtpr; 1581ae64cecSChristian König } 1591ae64cecSChristian König 160282aae55SKen Wang /** 161282aae55SKen Wang * vega10_ih_irq_init - init and enable the interrupt ring 162282aae55SKen Wang * 163282aae55SKen Wang * @adev: amdgpu_device pointer 164282aae55SKen Wang * 165282aae55SKen Wang * Allocate a ring buffer for the interrupt controller, 166282aae55SKen Wang * enable the RLC, disable interrupts, enable the IH 167282aae55SKen Wang * ring buffer and enable it (VI). 168282aae55SKen Wang * Called at device load and reume. 169282aae55SKen Wang * Returns 0 for success, errors for failure. 170282aae55SKen Wang */ 171282aae55SKen Wang static int vega10_ih_irq_init(struct amdgpu_device *adev) 172282aae55SKen Wang { 173ad710812SChristian König struct amdgpu_ih_ring *ih; 1741ae64cecSChristian König u32 ih_rb_cntl; 175282aae55SKen Wang int ret = 0; 176282aae55SKen Wang u32 tmp; 177282aae55SKen Wang 178282aae55SKen Wang /* disable irqs */ 179282aae55SKen Wang vega10_ih_disable_interrupts(adev); 180282aae55SKen Wang 181bf383fb6SAlex Deucher adev->nbio_funcs->ih_control(adev); 182282aae55SKen Wang 183ad710812SChristian König ih = &adev->irq.ih; 184282aae55SKen Wang /* Ring Buffer base. [39:8] of 40-bit address of the beginning of the ring buffer*/ 185ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_BASE, ih->gpu_addr >> 8); 186ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_BASE_HI, (ih->gpu_addr >> 40) & 0xff); 187282aae55SKen Wang 188ad710812SChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL); 189ad710812SChristian König ih_rb_cntl = vega10_ih_rb_cntl(ih, ih_rb_cntl); 190ad710812SChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, RPTR_REARM, 191ad710812SChristian König !!adev->irq.msi_enabled); 192b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL, ih_rb_cntl); 193282aae55SKen Wang 194282aae55SKen Wang /* set the writeback address whether it's enabled or not */ 195d81f78b4SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR_ADDR_LO, 196d81f78b4SChristian König lower_32_bits(ih->wptr_addr)); 197d81f78b4SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR_ADDR_HI, 198d81f78b4SChristian König upper_32_bits(ih->wptr_addr) & 0xFFFF); 199282aae55SKen Wang 200282aae55SKen Wang /* set rptr, wptr to 0 */ 201b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR, 0); 2021ae64cecSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR, 0); 203282aae55SKen Wang 2041ae64cecSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_DOORBELL_RPTR, 2051ae64cecSChristian König vega10_ih_doorbell_rptr(ih)); 206282aae55SKen Wang 207ad710812SChristian König ih = &adev->irq.ih1; 208ad710812SChristian König if (ih->ring_size) { 209ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_BASE_RING1, ih->gpu_addr >> 8); 210ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_BASE_HI_RING1, 211ad710812SChristian König (ih->gpu_addr >> 40) & 0xff); 212ad710812SChristian König 213ad710812SChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING1); 214ad710812SChristian König ih_rb_cntl = vega10_ih_rb_cntl(ih, ih_rb_cntl); 2150133690eSChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, 2160133690eSChristian König WPTR_OVERFLOW_ENABLE, 0); 2170133690eSChristian König ih_rb_cntl = REG_SET_FIELD(ih_rb_cntl, IH_RB_CNTL, 2180133690eSChristian König RB_FULL_DRAIN_ENABLE, 1); 219ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING1, ih_rb_cntl); 220ad710812SChristian König 221ad710812SChristian König /* set rptr, wptr to 0 */ 222ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR_RING1, 0); 2231ae64cecSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR_RING1, 0); 2241ae64cecSChristian König 2251ae64cecSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_DOORBELL_RPTR_RING1, 2261ae64cecSChristian König vega10_ih_doorbell_rptr(ih)); 227ad710812SChristian König } 228ad710812SChristian König 229ad710812SChristian König ih = &adev->irq.ih2; 230ad710812SChristian König if (ih->ring_size) { 231ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_BASE_RING2, ih->gpu_addr >> 8); 232ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_BASE_HI_RING2, 233ad710812SChristian König (ih->gpu_addr >> 40) & 0xff); 234ad710812SChristian König 2351ae64cecSChristian König ih_rb_cntl = RREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING2); 236ad710812SChristian König ih_rb_cntl = vega10_ih_rb_cntl(ih, ih_rb_cntl); 237ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_CNTL_RING2, ih_rb_cntl); 238ad710812SChristian König 239ad710812SChristian König /* set rptr, wptr to 0 */ 240ad710812SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_WPTR_RING2, 0); 2411ae64cecSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR_RING2, 0); 2421ae64cecSChristian König 2431ae64cecSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_DOORBELL_RPTR_RING2, 2441ae64cecSChristian König vega10_ih_doorbell_rptr(ih)); 245ad710812SChristian König } 246ad710812SChristian König 247b2b7e457SHawking Zhang tmp = RREG32_SOC15(OSSSYS, 0, mmIH_STORM_CLIENT_LIST_CNTL); 248282aae55SKen Wang tmp = REG_SET_FIELD(tmp, IH_STORM_CLIENT_LIST_CNTL, 249282aae55SKen Wang CLIENT18_IS_STORM_CLIENT, 1); 250b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_STORM_CLIENT_LIST_CNTL, tmp); 251282aae55SKen Wang 252b2b7e457SHawking Zhang tmp = RREG32_SOC15(OSSSYS, 0, mmIH_INT_FLOOD_CNTL); 253282aae55SKen Wang tmp = REG_SET_FIELD(tmp, IH_INT_FLOOD_CNTL, FLOOD_CNTL_ENABLE, 1); 254b2b7e457SHawking Zhang WREG32_SOC15(OSSSYS, 0, mmIH_INT_FLOOD_CNTL, tmp); 255282aae55SKen Wang 256282aae55SKen Wang pci_set_master(adev->pdev); 257282aae55SKen Wang 258282aae55SKen Wang /* enable interrupts */ 259282aae55SKen Wang vega10_ih_enable_interrupts(adev); 260282aae55SKen Wang 261282aae55SKen Wang return ret; 262282aae55SKen Wang } 263282aae55SKen Wang 264282aae55SKen Wang /** 265282aae55SKen Wang * vega10_ih_irq_disable - disable interrupts 266282aae55SKen Wang * 267282aae55SKen Wang * @adev: amdgpu_device pointer 268282aae55SKen Wang * 269282aae55SKen Wang * Disable interrupts on the hw (VEGA10). 270282aae55SKen Wang */ 271282aae55SKen Wang static void vega10_ih_irq_disable(struct amdgpu_device *adev) 272282aae55SKen Wang { 273282aae55SKen Wang vega10_ih_disable_interrupts(adev); 274282aae55SKen Wang 275282aae55SKen Wang /* Wait and acknowledge irq */ 276282aae55SKen Wang mdelay(1); 277282aae55SKen Wang } 278282aae55SKen Wang 279282aae55SKen Wang /** 280282aae55SKen Wang * vega10_ih_get_wptr - get the IH ring buffer wptr 281282aae55SKen Wang * 282282aae55SKen Wang * @adev: amdgpu_device pointer 283282aae55SKen Wang * 284282aae55SKen Wang * Get the IH ring buffer wptr from either the register 285282aae55SKen Wang * or the writeback memory buffer (VEGA10). Also check for 286282aae55SKen Wang * ring buffer overflow and deal with it. 287282aae55SKen Wang * Returns the value of the wptr. 288282aae55SKen Wang */ 2898bb9eb48SChristian König static u32 vega10_ih_get_wptr(struct amdgpu_device *adev, 2908bb9eb48SChristian König struct amdgpu_ih_ring *ih) 291282aae55SKen Wang { 292cf67950eSChristian König u32 wptr, reg, tmp; 293282aae55SKen Wang 294d81f78b4SChristian König wptr = le32_to_cpu(*ih->wptr_cpu); 295282aae55SKen Wang 296b8217575SChristian König if (!REG_GET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW)) 297b8217575SChristian König goto out; 298b8217575SChristian König 299b8217575SChristian König /* Double check that the overflow wasn't already cleared. */ 300cf67950eSChristian König 301cf67950eSChristian König if (ih == &adev->irq.ih) 302cf67950eSChristian König reg = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_WPTR); 303cf67950eSChristian König else if (ih == &adev->irq.ih1) 304cf67950eSChristian König reg = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_WPTR_RING1); 305cf67950eSChristian König else if (ih == &adev->irq.ih2) 306cf67950eSChristian König reg = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_WPTR_RING2); 307cf67950eSChristian König else 308cf67950eSChristian König BUG(); 309cf67950eSChristian König 310cf67950eSChristian König wptr = RREG32_NO_KIQ(reg); 311b8217575SChristian König if (!REG_GET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW)) 312b8217575SChristian König goto out; 313b8217575SChristian König 314282aae55SKen Wang wptr = REG_SET_FIELD(wptr, IH_RB_WPTR, RB_OVERFLOW, 0); 315282aae55SKen Wang 316282aae55SKen Wang /* When a ring buffer overflow happen start parsing interrupt 317282aae55SKen Wang * from the last not overwritten vector (wptr + 32). Hopefully 318282aae55SKen Wang * this should allow us to catchup. 319282aae55SKen Wang */ 3208bb9eb48SChristian König tmp = (wptr + 32) & ih->ptr_mask; 321b8217575SChristian König dev_warn(adev->dev, "IH ring buffer overflow " 322b8217575SChristian König "(0x%08X, 0x%08X, 0x%08X)\n", 3238bb9eb48SChristian König wptr, ih->rptr, tmp); 3248bb9eb48SChristian König ih->rptr = tmp; 325282aae55SKen Wang 326cf67950eSChristian König if (ih == &adev->irq.ih) 327cf67950eSChristian König reg = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_CNTL); 328cf67950eSChristian König else if (ih == &adev->irq.ih1) 329cf67950eSChristian König reg = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_CNTL_RING1); 330cf67950eSChristian König else if (ih == &adev->irq.ih2) 331cf67950eSChristian König reg = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_CNTL_RING2); 332cf67950eSChristian König else 333cf67950eSChristian König BUG(); 334cf67950eSChristian König 335cf67950eSChristian König tmp = RREG32_NO_KIQ(reg); 336282aae55SKen Wang tmp = REG_SET_FIELD(tmp, IH_RB_CNTL, WPTR_OVERFLOW_CLEAR, 1); 337cf67950eSChristian König WREG32_NO_KIQ(reg, tmp); 338b8217575SChristian König 339b8217575SChristian König out: 3408bb9eb48SChristian König return (wptr & ih->ptr_mask); 341282aae55SKen Wang } 342282aae55SKen Wang 343282aae55SKen Wang /** 344282aae55SKen Wang * vega10_ih_decode_iv - decode an interrupt vector 345282aae55SKen Wang * 346282aae55SKen Wang * @adev: amdgpu_device pointer 347282aae55SKen Wang * 348282aae55SKen Wang * Decodes the interrupt vector at the current rptr 349282aae55SKen Wang * position and also advance the position. 350282aae55SKen Wang */ 351282aae55SKen Wang static void vega10_ih_decode_iv(struct amdgpu_device *adev, 3528bb9eb48SChristian König struct amdgpu_ih_ring *ih, 353282aae55SKen Wang struct amdgpu_iv_entry *entry) 354282aae55SKen Wang { 355282aae55SKen Wang /* wptr/rptr are in bytes! */ 3568bb9eb48SChristian König u32 ring_index = ih->rptr >> 2; 357282aae55SKen Wang uint32_t dw[8]; 358282aae55SKen Wang 3598bb9eb48SChristian König dw[0] = le32_to_cpu(ih->ring[ring_index + 0]); 3608bb9eb48SChristian König dw[1] = le32_to_cpu(ih->ring[ring_index + 1]); 3618bb9eb48SChristian König dw[2] = le32_to_cpu(ih->ring[ring_index + 2]); 3628bb9eb48SChristian König dw[3] = le32_to_cpu(ih->ring[ring_index + 3]); 3638bb9eb48SChristian König dw[4] = le32_to_cpu(ih->ring[ring_index + 4]); 3648bb9eb48SChristian König dw[5] = le32_to_cpu(ih->ring[ring_index + 5]); 3658bb9eb48SChristian König dw[6] = le32_to_cpu(ih->ring[ring_index + 6]); 3668bb9eb48SChristian König dw[7] = le32_to_cpu(ih->ring[ring_index + 7]); 367282aae55SKen Wang 368282aae55SKen Wang entry->client_id = dw[0] & 0xff; 369282aae55SKen Wang entry->src_id = (dw[0] >> 8) & 0xff; 370282aae55SKen Wang entry->ring_id = (dw[0] >> 16) & 0xff; 371c4f46f22SChristian König entry->vmid = (dw[0] >> 24) & 0xf; 372c4f46f22SChristian König entry->vmid_src = (dw[0] >> 31); 373282aae55SKen Wang entry->timestamp = dw[1] | ((u64)(dw[2] & 0xffff) << 32); 374282aae55SKen Wang entry->timestamp_src = dw[2] >> 31; 3753816e42fSChristian König entry->pasid = dw[3] & 0xffff; 376282aae55SKen Wang entry->pasid_src = dw[3] >> 31; 377282aae55SKen Wang entry->src_data[0] = dw[4]; 378282aae55SKen Wang entry->src_data[1] = dw[5]; 379282aae55SKen Wang entry->src_data[2] = dw[6]; 380282aae55SKen Wang entry->src_data[3] = dw[7]; 381282aae55SKen Wang 382282aae55SKen Wang /* wptr/rptr are in bytes! */ 3838bb9eb48SChristian König ih->rptr += 32; 384282aae55SKen Wang } 385282aae55SKen Wang 386282aae55SKen Wang /** 38774dcfe74STrigger Huang * vega10_ih_irq_rearm - rearm IRQ if lost 38874dcfe74STrigger Huang * 38974dcfe74STrigger Huang * @adev: amdgpu_device pointer 39074dcfe74STrigger Huang * 39174dcfe74STrigger Huang */ 39274dcfe74STrigger Huang static void vega10_ih_irq_rearm(struct amdgpu_device *adev, 39374dcfe74STrigger Huang struct amdgpu_ih_ring *ih) 39474dcfe74STrigger Huang { 39574dcfe74STrigger Huang uint32_t reg_rptr = 0; 39674dcfe74STrigger Huang uint32_t v = 0; 39774dcfe74STrigger Huang uint32_t i = 0; 39874dcfe74STrigger Huang 39974dcfe74STrigger Huang if (ih == &adev->irq.ih) 40074dcfe74STrigger Huang reg_rptr = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_RPTR); 40174dcfe74STrigger Huang else if (ih == &adev->irq.ih1) 40274dcfe74STrigger Huang reg_rptr = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_RPTR_RING1); 40374dcfe74STrigger Huang else if (ih == &adev->irq.ih2) 40474dcfe74STrigger Huang reg_rptr = SOC15_REG_OFFSET(OSSSYS, 0, mmIH_RB_RPTR_RING2); 40574dcfe74STrigger Huang else 40674dcfe74STrigger Huang return; 40774dcfe74STrigger Huang 40874dcfe74STrigger Huang /* Rearm IRQ / re-wwrite doorbell if doorbell write is lost */ 40974dcfe74STrigger Huang for (i = 0; i < MAX_REARM_RETRY; i++) { 41074dcfe74STrigger Huang v = RREG32_NO_KIQ(reg_rptr); 41174dcfe74STrigger Huang if ((v < ih->ring_size) && (v != ih->rptr)) 41274dcfe74STrigger Huang WDOORBELL32(ih->doorbell_index, ih->rptr); 41374dcfe74STrigger Huang else 41474dcfe74STrigger Huang break; 41574dcfe74STrigger Huang } 41674dcfe74STrigger Huang } 41774dcfe74STrigger Huang 41874dcfe74STrigger Huang /** 419282aae55SKen Wang * vega10_ih_set_rptr - set the IH ring buffer rptr 420282aae55SKen Wang * 421282aae55SKen Wang * @adev: amdgpu_device pointer 422282aae55SKen Wang * 423282aae55SKen Wang * Set the IH ring buffer rptr. 424282aae55SKen Wang */ 4258bb9eb48SChristian König static void vega10_ih_set_rptr(struct amdgpu_device *adev, 4268bb9eb48SChristian König struct amdgpu_ih_ring *ih) 427282aae55SKen Wang { 4288bb9eb48SChristian König if (ih->use_doorbell) { 429282aae55SKen Wang /* XXX check if swapping is necessary on BE */ 430d81f78b4SChristian König *ih->rptr_cpu = ih->rptr; 4318bb9eb48SChristian König WDOORBELL32(ih->doorbell_index, ih->rptr); 43274dcfe74STrigger Huang 43374dcfe74STrigger Huang if (amdgpu_sriov_vf(adev)) 43474dcfe74STrigger Huang vega10_ih_irq_rearm(adev, ih); 435cf67950eSChristian König } else if (ih == &adev->irq.ih) { 4368bb9eb48SChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR, ih->rptr); 437cf67950eSChristian König } else if (ih == &adev->irq.ih1) { 438cf67950eSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR_RING1, ih->rptr); 439cf67950eSChristian König } else if (ih == &adev->irq.ih2) { 440cf67950eSChristian König WREG32_SOC15(OSSSYS, 0, mmIH_RB_RPTR_RING2, ih->rptr); 441282aae55SKen Wang } 442282aae55SKen Wang } 443282aae55SKen Wang 444cf67950eSChristian König /** 445cf67950eSChristian König * vega10_ih_self_irq - dispatch work for ring 1 and 2 446cf67950eSChristian König * 447cf67950eSChristian König * @adev: amdgpu_device pointer 448cf67950eSChristian König * @source: irq source 449cf67950eSChristian König * @entry: IV with WPTR update 450cf67950eSChristian König * 451cf67950eSChristian König * Update the WPTR from the IV and schedule work to handle the entries. 452cf67950eSChristian König */ 453cf67950eSChristian König static int vega10_ih_self_irq(struct amdgpu_device *adev, 454cf67950eSChristian König struct amdgpu_irq_src *source, 455cf67950eSChristian König struct amdgpu_iv_entry *entry) 456cf67950eSChristian König { 457cf67950eSChristian König uint32_t wptr = cpu_to_le32(entry->src_data[0]); 458cf67950eSChristian König 459cf67950eSChristian König switch (entry->ring_id) { 460cf67950eSChristian König case 1: 461cf67950eSChristian König *adev->irq.ih1.wptr_cpu = wptr; 462cf67950eSChristian König schedule_work(&adev->irq.ih1_work); 463cf67950eSChristian König break; 464cf67950eSChristian König case 2: 465cf67950eSChristian König *adev->irq.ih2.wptr_cpu = wptr; 466cf67950eSChristian König schedule_work(&adev->irq.ih2_work); 467cf67950eSChristian König break; 468cf67950eSChristian König default: break; 469cf67950eSChristian König } 470cf67950eSChristian König return 0; 471cf67950eSChristian König } 472cf67950eSChristian König 473cf67950eSChristian König static const struct amdgpu_irq_src_funcs vega10_ih_self_irq_funcs = { 474cf67950eSChristian König .process = vega10_ih_self_irq, 475cf67950eSChristian König }; 476cf67950eSChristian König 477cf67950eSChristian König static void vega10_ih_set_self_irq_funcs(struct amdgpu_device *adev) 478cf67950eSChristian König { 479cf67950eSChristian König adev->irq.self_irq.num_types = 0; 480cf67950eSChristian König adev->irq.self_irq.funcs = &vega10_ih_self_irq_funcs; 481cf67950eSChristian König } 482cf67950eSChristian König 483282aae55SKen Wang static int vega10_ih_early_init(void *handle) 484282aae55SKen Wang { 485282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 486282aae55SKen Wang 487282aae55SKen Wang vega10_ih_set_interrupt_funcs(adev); 488cf67950eSChristian König vega10_ih_set_self_irq_funcs(adev); 489282aae55SKen Wang return 0; 490282aae55SKen Wang } 491282aae55SKen Wang 492282aae55SKen Wang static int vega10_ih_sw_init(void *handle) 493282aae55SKen Wang { 494282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 495cf67950eSChristian König int r; 496cf67950eSChristian König 497cf67950eSChristian König r = amdgpu_irq_add_id(adev, SOC15_IH_CLIENTID_IH, 0, 498cf67950eSChristian König &adev->irq.self_irq); 499cf67950eSChristian König if (r) 500cf67950eSChristian König return r; 501282aae55SKen Wang 502425c3143SChristian König r = amdgpu_ih_ring_init(adev, &adev->irq.ih, 256 * 1024, true); 503282aae55SKen Wang if (r) 504282aae55SKen Wang return r; 505282aae55SKen Wang 5061ae64cecSChristian König adev->irq.ih.use_doorbell = true; 5071ae64cecSChristian König adev->irq.ih.doorbell_index = adev->doorbell_index.ih << 1; 5081ae64cecSChristian König 509ad710812SChristian König r = amdgpu_ih_ring_init(adev, &adev->irq.ih1, PAGE_SIZE, true); 510ad710812SChristian König if (r) 511ad710812SChristian König return r; 512ad710812SChristian König 5131ae64cecSChristian König adev->irq.ih1.use_doorbell = true; 514b51cd19eSChristian König adev->irq.ih1.doorbell_index = (adev->doorbell_index.ih + 1) << 1; 5151ae64cecSChristian König 516ad710812SChristian König r = amdgpu_ih_ring_init(adev, &adev->irq.ih2, PAGE_SIZE, true); 517ad710812SChristian König if (r) 518ad710812SChristian König return r; 519ad710812SChristian König 5201ae64cecSChristian König adev->irq.ih2.use_doorbell = true; 521b51cd19eSChristian König adev->irq.ih2.doorbell_index = (adev->doorbell_index.ih + 2) << 1; 522282aae55SKen Wang 523282aae55SKen Wang r = amdgpu_irq_init(adev); 524282aae55SKen Wang 525282aae55SKen Wang return r; 526282aae55SKen Wang } 527282aae55SKen Wang 528282aae55SKen Wang static int vega10_ih_sw_fini(void *handle) 529282aae55SKen Wang { 530282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 531282aae55SKen Wang 532282aae55SKen Wang amdgpu_irq_fini(adev); 533ad710812SChristian König amdgpu_ih_ring_fini(adev, &adev->irq.ih2); 534ad710812SChristian König amdgpu_ih_ring_fini(adev, &adev->irq.ih1); 535425c3143SChristian König amdgpu_ih_ring_fini(adev, &adev->irq.ih); 536282aae55SKen Wang 537282aae55SKen Wang return 0; 538282aae55SKen Wang } 539282aae55SKen Wang 540282aae55SKen Wang static int vega10_ih_hw_init(void *handle) 541282aae55SKen Wang { 542282aae55SKen Wang int r; 543282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 544282aae55SKen Wang 545282aae55SKen Wang r = vega10_ih_irq_init(adev); 546282aae55SKen Wang if (r) 547282aae55SKen Wang return r; 548282aae55SKen Wang 549282aae55SKen Wang return 0; 550282aae55SKen Wang } 551282aae55SKen Wang 552282aae55SKen Wang static int vega10_ih_hw_fini(void *handle) 553282aae55SKen Wang { 554282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 555282aae55SKen Wang 556282aae55SKen Wang vega10_ih_irq_disable(adev); 557282aae55SKen Wang 558282aae55SKen Wang return 0; 559282aae55SKen Wang } 560282aae55SKen Wang 561282aae55SKen Wang static int vega10_ih_suspend(void *handle) 562282aae55SKen Wang { 563282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 564282aae55SKen Wang 565282aae55SKen Wang return vega10_ih_hw_fini(adev); 566282aae55SKen Wang } 567282aae55SKen Wang 568282aae55SKen Wang static int vega10_ih_resume(void *handle) 569282aae55SKen Wang { 570282aae55SKen Wang struct amdgpu_device *adev = (struct amdgpu_device *)handle; 571282aae55SKen Wang 572282aae55SKen Wang return vega10_ih_hw_init(adev); 573282aae55SKen Wang } 574282aae55SKen Wang 575282aae55SKen Wang static bool vega10_ih_is_idle(void *handle) 576282aae55SKen Wang { 577282aae55SKen Wang /* todo */ 578282aae55SKen Wang return true; 579282aae55SKen Wang } 580282aae55SKen Wang 581282aae55SKen Wang static int vega10_ih_wait_for_idle(void *handle) 582282aae55SKen Wang { 583282aae55SKen Wang /* todo */ 584282aae55SKen Wang return -ETIMEDOUT; 585282aae55SKen Wang } 586282aae55SKen Wang 587282aae55SKen Wang static int vega10_ih_soft_reset(void *handle) 588282aae55SKen Wang { 589282aae55SKen Wang /* todo */ 590282aae55SKen Wang 591282aae55SKen Wang return 0; 592282aae55SKen Wang } 593282aae55SKen Wang 594282aae55SKen Wang static int vega10_ih_set_clockgating_state(void *handle, 595282aae55SKen Wang enum amd_clockgating_state state) 596282aae55SKen Wang { 597282aae55SKen Wang return 0; 598282aae55SKen Wang } 599282aae55SKen Wang 600282aae55SKen Wang static int vega10_ih_set_powergating_state(void *handle, 601282aae55SKen Wang enum amd_powergating_state state) 602282aae55SKen Wang { 603282aae55SKen Wang return 0; 604282aae55SKen Wang } 605282aae55SKen Wang 606282aae55SKen Wang const struct amd_ip_funcs vega10_ih_ip_funcs = { 607282aae55SKen Wang .name = "vega10_ih", 608282aae55SKen Wang .early_init = vega10_ih_early_init, 609282aae55SKen Wang .late_init = NULL, 610282aae55SKen Wang .sw_init = vega10_ih_sw_init, 611282aae55SKen Wang .sw_fini = vega10_ih_sw_fini, 612282aae55SKen Wang .hw_init = vega10_ih_hw_init, 613282aae55SKen Wang .hw_fini = vega10_ih_hw_fini, 614282aae55SKen Wang .suspend = vega10_ih_suspend, 615282aae55SKen Wang .resume = vega10_ih_resume, 616282aae55SKen Wang .is_idle = vega10_ih_is_idle, 617282aae55SKen Wang .wait_for_idle = vega10_ih_wait_for_idle, 618282aae55SKen Wang .soft_reset = vega10_ih_soft_reset, 619282aae55SKen Wang .set_clockgating_state = vega10_ih_set_clockgating_state, 620282aae55SKen Wang .set_powergating_state = vega10_ih_set_powergating_state, 621282aae55SKen Wang }; 622282aae55SKen Wang 623282aae55SKen Wang static const struct amdgpu_ih_funcs vega10_ih_funcs = { 624282aae55SKen Wang .get_wptr = vega10_ih_get_wptr, 625282aae55SKen Wang .decode_iv = vega10_ih_decode_iv, 626282aae55SKen Wang .set_rptr = vega10_ih_set_rptr 627282aae55SKen Wang }; 628282aae55SKen Wang 629282aae55SKen Wang static void vega10_ih_set_interrupt_funcs(struct amdgpu_device *adev) 630282aae55SKen Wang { 631282aae55SKen Wang adev->irq.ih_funcs = &vega10_ih_funcs; 632282aae55SKen Wang } 633282aae55SKen Wang 634282aae55SKen Wang const struct amdgpu_ip_block_version vega10_ih_ip_block = 635282aae55SKen Wang { 636282aae55SKen Wang .type = AMD_IP_BLOCK_TYPE_IH, 637282aae55SKen Wang .major = 4, 638282aae55SKen Wang .minor = 0, 639282aae55SKen Wang .rev = 0, 640282aae55SKen Wang .funcs = &vega10_ih_ip_funcs, 641282aae55SKen Wang }; 642