16dd09027SChristian König /* 26dd09027SChristian König * Copyright 2019 Advanced Micro Devices, Inc. 36dd09027SChristian König * 46dd09027SChristian König * Permission is hereby granted, free of charge, to any person obtaining a 56dd09027SChristian König * copy of this software and associated documentation files (the "Software"), 66dd09027SChristian König * to deal in the Software without restriction, including without limitation 76dd09027SChristian König * the rights to use, copy, modify, merge, publish, distribute, sublicense, 86dd09027SChristian König * and/or sell copies of the Software, and to permit persons to whom the 96dd09027SChristian König * Software is furnished to do so, subject to the following conditions: 106dd09027SChristian König * 116dd09027SChristian König * The above copyright notice and this permission notice shall be included in 126dd09027SChristian König * all copies or substantial portions of the Software. 136dd09027SChristian König * 146dd09027SChristian König * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR 156dd09027SChristian König * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY, 166dd09027SChristian König * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL 176dd09027SChristian König * THE COPYRIGHT HOLDER(S) OR AUTHOR(S) BE LIABLE FOR ANY CLAIM, DAMAGES OR 186dd09027SChristian König * OTHER LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, 196dd09027SChristian König * ARISING FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR 206dd09027SChristian König * OTHER DEALINGS IN THE SOFTWARE. 216dd09027SChristian König */ 226dd09027SChristian König 236dd09027SChristian König #include "amdgpu_vm.h" 246dd09027SChristian König #include "amdgpu_job.h" 256dd09027SChristian König #include "amdgpu_object.h" 266dd09027SChristian König #include "amdgpu_trace.h" 276dd09027SChristian König 286dd09027SChristian König #define AMDGPU_VM_SDMA_MIN_NUM_DW 256u 296dd09027SChristian König #define AMDGPU_VM_SDMA_MAX_NUM_DW (16u * 1024u) 306dd09027SChristian König 316dd09027SChristian König /** 32ecf96b52SChristian König * amdgpu_vm_sdma_map_table - make sure new PDs/PTs are GTT mapped 33ecf96b52SChristian König * 34ecf96b52SChristian König * @table: newly allocated or validated PD/PT 35ecf96b52SChristian König */ 36ecf96b52SChristian König static int amdgpu_vm_sdma_map_table(struct amdgpu_bo *table) 37ecf96b52SChristian König { 38ecf96b52SChristian König int r; 39ecf96b52SChristian König 40ecf96b52SChristian König r = amdgpu_ttm_alloc_gart(&table->tbo); 41ecf96b52SChristian König if (r) 42ecf96b52SChristian König return r; 43ecf96b52SChristian König 44ecf96b52SChristian König if (table->shadow) 45ecf96b52SChristian König r = amdgpu_ttm_alloc_gart(&table->shadow->tbo); 46ecf96b52SChristian König 47ecf96b52SChristian König return r; 48ecf96b52SChristian König } 49ecf96b52SChristian König 50ecf96b52SChristian König /** 516dd09027SChristian König * amdgpu_vm_sdma_prepare - prepare SDMA command submission 526dd09027SChristian König * 536dd09027SChristian König * @p: see amdgpu_vm_update_params definition 546dd09027SChristian König * @owner: owner we need to sync to 556dd09027SChristian König * @exclusive: exclusive move fence we need to sync to 566dd09027SChristian König * 576dd09027SChristian König * Returns: 586dd09027SChristian König * Negativ errno, 0 for success. 596dd09027SChristian König */ 606dd09027SChristian König static int amdgpu_vm_sdma_prepare(struct amdgpu_vm_update_params *p, 619f3cc18dSChristian König struct dma_resv *resv, 629f3cc18dSChristian König enum amdgpu_sync_mode sync_mode) 636dd09027SChristian König { 64eaad0c3aSChristian König enum amdgpu_ib_pool_type pool = p->immediate ? AMDGPU_IB_POOL_IMMEDIATE 65eaad0c3aSChristian König : AMDGPU_IB_POOL_DELAYED; 666dd09027SChristian König unsigned int ndw = AMDGPU_VM_SDMA_MIN_NUM_DW; 676dd09027SChristian König int r; 686dd09027SChristian König 699ecefb19SChristian König r = amdgpu_job_alloc_with_ib(p->adev, ndw * 4, pool, &p->job); 706dd09027SChristian König if (r) 716dd09027SChristian König return r; 726dd09027SChristian König 7347ca7efaSChristian König p->num_dw_left = ndw; 7447ca7efaSChristian König 759f3cc18dSChristian König if (!resv) 766dd09027SChristian König return 0; 7747ca7efaSChristian König 789f3cc18dSChristian König return amdgpu_sync_resv(p->adev, &p->job->sync, resv, sync_mode, p->vm); 796dd09027SChristian König } 806dd09027SChristian König 816dd09027SChristian König /** 826dd09027SChristian König * amdgpu_vm_sdma_commit - commit SDMA command submission 836dd09027SChristian König * 846dd09027SChristian König * @p: see amdgpu_vm_update_params definition 856dd09027SChristian König * @fence: resulting fence 866dd09027SChristian König * 876dd09027SChristian König * Returns: 886dd09027SChristian König * Negativ errno, 0 for success. 896dd09027SChristian König */ 906dd09027SChristian König static int amdgpu_vm_sdma_commit(struct amdgpu_vm_update_params *p, 916dd09027SChristian König struct dma_fence **fence) 926dd09027SChristian König { 93110aef57SChristian König struct amdgpu_ib *ib = p->job->ibs; 9447ca7efaSChristian König struct drm_sched_entity *entity; 956dd09027SChristian König struct amdgpu_ring *ring; 969c466bcbSChristian König struct dma_fence *f; 976dd09027SChristian König int r; 986dd09027SChristian König 99eaad0c3aSChristian König entity = p->immediate ? &p->vm->immediate : &p->vm->delayed; 10047ca7efaSChristian König ring = container_of(entity->rq->sched, struct amdgpu_ring, sched); 1016dd09027SChristian König 102110aef57SChristian König WARN_ON(ib->length_dw == 0); 103110aef57SChristian König amdgpu_ring_pad_ib(ring, ib); 104110aef57SChristian König WARN_ON(ib->length_dw > p->num_dw_left); 10547ca7efaSChristian König r = amdgpu_job_submit(p->job, entity, AMDGPU_FENCE_OWNER_VM, &f); 1066dd09027SChristian König if (r) 1076dd09027SChristian König goto error; 1086dd09027SChristian König 1099c466bcbSChristian König if (p->unlocked) { 1109c466bcbSChristian König struct dma_fence *tmp = dma_fence_get(f); 1119c466bcbSChristian König 1129c466bcbSChristian König swap(p->vm->last_unlocked, f); 11390b69cdcSChristian König dma_fence_put(tmp); 11457210c19Sxinhui pan } else { 1159c466bcbSChristian König amdgpu_bo_fence(p->vm->root.base.bo, f, true); 11657210c19Sxinhui pan } 11790b69cdcSChristian König 118eaad0c3aSChristian König if (fence && !p->immediate) 1196dd09027SChristian König swap(*fence, f); 1206dd09027SChristian König dma_fence_put(f); 1216dd09027SChristian König return 0; 1226dd09027SChristian König 1236dd09027SChristian König error: 1246dd09027SChristian König amdgpu_job_free(p->job); 1256dd09027SChristian König return r; 1266dd09027SChristian König } 1276dd09027SChristian König 1286dd09027SChristian König /** 1296dd09027SChristian König * amdgpu_vm_sdma_copy_ptes - copy the PTEs from mapping 1306dd09027SChristian König * 1316dd09027SChristian König * @p: see amdgpu_vm_update_params definition 1326dd09027SChristian König * @bo: PD/PT to update 1336dd09027SChristian König * @pe: addr of the page entry 1346dd09027SChristian König * @count: number of page entries to copy 1356dd09027SChristian König * 1366dd09027SChristian König * Traces the parameters and calls the DMA function to copy the PTEs. 1376dd09027SChristian König */ 1386dd09027SChristian König static void amdgpu_vm_sdma_copy_ptes(struct amdgpu_vm_update_params *p, 1396dd09027SChristian König struct amdgpu_bo *bo, uint64_t pe, 1406dd09027SChristian König unsigned count) 1416dd09027SChristian König { 142110aef57SChristian König struct amdgpu_ib *ib = p->job->ibs; 143110aef57SChristian König uint64_t src = ib->gpu_addr; 1446dd09027SChristian König 1456dd09027SChristian König src += p->num_dw_left * 4; 1466dd09027SChristian König 147ef48d4b3SChristian König pe += amdgpu_gmc_sign_extend(bo->tbo.offset); 148eaad0c3aSChristian König trace_amdgpu_vm_copy_ptes(pe, src, count, p->immediate); 1496dd09027SChristian König 150110aef57SChristian König amdgpu_vm_copy_pte(p->adev, ib, pe, src, count); 1516dd09027SChristian König } 1526dd09027SChristian König 1536dd09027SChristian König /** 1546dd09027SChristian König * amdgpu_vm_sdma_set_ptes - helper to call the right asic function 1556dd09027SChristian König * 1566dd09027SChristian König * @p: see amdgpu_vm_update_params definition 1576dd09027SChristian König * @bo: PD/PT to update 1586dd09027SChristian König * @pe: addr of the page entry 1596dd09027SChristian König * @addr: dst addr to write into pe 1606dd09027SChristian König * @count: number of page entries to update 1616dd09027SChristian König * @incr: increase next addr by incr bytes 1626dd09027SChristian König * @flags: hw access flags 1636dd09027SChristian König * 1646dd09027SChristian König * Traces the parameters and calls the right asic functions 1656dd09027SChristian König * to setup the page table using the DMA. 1666dd09027SChristian König */ 1676dd09027SChristian König static void amdgpu_vm_sdma_set_ptes(struct amdgpu_vm_update_params *p, 1686dd09027SChristian König struct amdgpu_bo *bo, uint64_t pe, 1696dd09027SChristian König uint64_t addr, unsigned count, 1706dd09027SChristian König uint32_t incr, uint64_t flags) 1716dd09027SChristian König { 172110aef57SChristian König struct amdgpu_ib *ib = p->job->ibs; 173110aef57SChristian König 174ef48d4b3SChristian König pe += amdgpu_gmc_sign_extend(bo->tbo.offset); 175eaad0c3aSChristian König trace_amdgpu_vm_set_ptes(pe, addr, count, incr, flags, p->immediate); 1766dd09027SChristian König if (count < 3) { 177110aef57SChristian König amdgpu_vm_write_pte(p->adev, ib, pe, addr | flags, 1786dd09027SChristian König count, incr); 1796dd09027SChristian König } else { 180110aef57SChristian König amdgpu_vm_set_pte_pde(p->adev, ib, pe, addr, 1816dd09027SChristian König count, incr, flags); 1826dd09027SChristian König } 1836dd09027SChristian König } 1846dd09027SChristian König 1856dd09027SChristian König /** 1866dd09027SChristian König * amdgpu_vm_sdma_update - execute VM update 1876dd09027SChristian König * 1886dd09027SChristian König * @p: see amdgpu_vm_update_params definition 1896dd09027SChristian König * @bo: PD/PT to update 1906dd09027SChristian König * @pe: addr of the page entry 1916dd09027SChristian König * @addr: dst addr to write into pe 1926dd09027SChristian König * @count: number of page entries to update 1936dd09027SChristian König * @incr: increase next addr by incr bytes 1946dd09027SChristian König * @flags: hw access flags 1956dd09027SChristian König * 1966dd09027SChristian König * Reserve space in the IB, setup mapping buffer on demand and write commands to 1976dd09027SChristian König * the IB. 1986dd09027SChristian König */ 1996dd09027SChristian König static int amdgpu_vm_sdma_update(struct amdgpu_vm_update_params *p, 2006dd09027SChristian König struct amdgpu_bo *bo, uint64_t pe, 2016dd09027SChristian König uint64_t addr, unsigned count, uint32_t incr, 2026dd09027SChristian König uint64_t flags) 2036dd09027SChristian König { 204eaad0c3aSChristian König enum amdgpu_ib_pool_type pool = p->immediate ? AMDGPU_IB_POOL_IMMEDIATE 205eaad0c3aSChristian König : AMDGPU_IB_POOL_DELAYED; 2066dd09027SChristian König unsigned int i, ndw, nptes; 2076dd09027SChristian König uint64_t *pte; 2086dd09027SChristian König int r; 2096dd09027SChristian König 21081417beaSChristian König /* Wait for PD/PT moves to be completed */ 21181417beaSChristian König r = amdgpu_sync_fence(&p->job->sync, bo->tbo.moving, false); 21281417beaSChristian König if (r) 21381417beaSChristian König return r; 21481417beaSChristian König 2156dd09027SChristian König do { 2166dd09027SChristian König ndw = p->num_dw_left; 217110aef57SChristian König ndw -= p->job->ibs->length_dw; 2186dd09027SChristian König 2196dd09027SChristian König if (ndw < 32) { 2206dd09027SChristian König r = amdgpu_vm_sdma_commit(p, NULL); 2216dd09027SChristian König if (r) 2226dd09027SChristian König return r; 2236dd09027SChristian König 2246dd09027SChristian König /* estimate how many dw we need */ 2256dd09027SChristian König ndw = 32; 2266dd09027SChristian König if (p->pages_addr) 2276dd09027SChristian König ndw += count * 2; 2286dd09027SChristian König ndw = max(ndw, AMDGPU_VM_SDMA_MIN_NUM_DW); 2296dd09027SChristian König ndw = min(ndw, AMDGPU_VM_SDMA_MAX_NUM_DW); 2306dd09027SChristian König 2319ecefb19SChristian König r = amdgpu_job_alloc_with_ib(p->adev, ndw * 4, pool, 2329ecefb19SChristian König &p->job); 2336dd09027SChristian König if (r) 2346dd09027SChristian König return r; 2356dd09027SChristian König 2366dd09027SChristian König p->num_dw_left = ndw; 2376dd09027SChristian König } 2386dd09027SChristian König 2396dd09027SChristian König if (!p->pages_addr) { 2406dd09027SChristian König /* set page commands needed */ 2416dd09027SChristian König if (bo->shadow) 2426dd09027SChristian König amdgpu_vm_sdma_set_ptes(p, bo->shadow, pe, addr, 2436dd09027SChristian König count, incr, flags); 2446dd09027SChristian König amdgpu_vm_sdma_set_ptes(p, bo, pe, addr, count, 2456dd09027SChristian König incr, flags); 2466dd09027SChristian König return 0; 2476dd09027SChristian König } 2486dd09027SChristian König 2496dd09027SChristian König /* copy commands needed */ 2506dd09027SChristian König ndw -= p->adev->vm_manager.vm_pte_funcs->copy_pte_num_dw * 2516dd09027SChristian König (bo->shadow ? 2 : 1); 2526dd09027SChristian König 2536dd09027SChristian König /* for padding */ 2546dd09027SChristian König ndw -= 7; 2556dd09027SChristian König 2566dd09027SChristian König nptes = min(count, ndw / 2); 2576dd09027SChristian König 2586dd09027SChristian König /* Put the PTEs at the end of the IB. */ 2596dd09027SChristian König p->num_dw_left -= nptes * 2; 260110aef57SChristian König pte = (uint64_t *)&(p->job->ibs->ptr[p->num_dw_left]); 2616dd09027SChristian König for (i = 0; i < nptes; ++i, addr += incr) { 2626dd09027SChristian König pte[i] = amdgpu_vm_map_gart(p->pages_addr, addr); 2636dd09027SChristian König pte[i] |= flags; 2646dd09027SChristian König } 2656dd09027SChristian König 2666dd09027SChristian König if (bo->shadow) 2676dd09027SChristian König amdgpu_vm_sdma_copy_ptes(p, bo->shadow, pe, nptes); 2686dd09027SChristian König amdgpu_vm_sdma_copy_ptes(p, bo, pe, nptes); 2696dd09027SChristian König 2706dd09027SChristian König pe += nptes * 8; 2716dd09027SChristian König count -= nptes; 2726dd09027SChristian König } while (count); 2736dd09027SChristian König 2746dd09027SChristian König return 0; 2756dd09027SChristian König } 2766dd09027SChristian König 2776dd09027SChristian König const struct amdgpu_vm_update_funcs amdgpu_vm_sdma_funcs = { 278ecf96b52SChristian König .map_table = amdgpu_vm_sdma_map_table, 2796dd09027SChristian König .prepare = amdgpu_vm_sdma_prepare, 2806dd09027SChristian König .update = amdgpu_vm_sdma_update, 2816dd09027SChristian König .commit = amdgpu_vm_sdma_commit 2826dd09027SChristian König }; 283