18e8e69d6SThomas Gleixner // SPDX-License-Identifier: GPL-2.0-only 20da094d8SJassi Brar /* 30da094d8SJassi Brar * linux/drivers/gpio/gpio-mb86s7x.c 40da094d8SJassi Brar * 50da094d8SJassi Brar * Copyright (C) 2015 Fujitsu Semiconductor Limited 60da094d8SJassi Brar * Copyright (C) 2015 Linaro Ltd. 70da094d8SJassi Brar */ 80da094d8SJassi Brar 90da094d8SJassi Brar #include <linux/io.h> 100da094d8SJassi Brar #include <linux/init.h> 110da094d8SJassi Brar #include <linux/clk.h> 12e1289dbaSArd Biesheuvel #include <linux/module.h> 130da094d8SJassi Brar #include <linux/err.h> 140da094d8SJassi Brar #include <linux/errno.h> 150da094d8SJassi Brar #include <linux/ioport.h> 160da094d8SJassi Brar #include <linux/of_device.h> 170da094d8SJassi Brar #include <linux/gpio/driver.h> 180da094d8SJassi Brar #include <linux/platform_device.h> 190da094d8SJassi Brar #include <linux/spinlock.h> 200da094d8SJassi Brar #include <linux/slab.h> 210da094d8SJassi Brar 220da094d8SJassi Brar /* 230da094d8SJassi Brar * Only first 8bits of a register correspond to each pin, 240da094d8SJassi Brar * so there are 4 registers for 32 pins. 250da094d8SJassi Brar */ 260da094d8SJassi Brar #define PDR(x) (0x0 + x / 8 * 4) 270da094d8SJassi Brar #define DDR(x) (0x10 + x / 8 * 4) 280da094d8SJassi Brar #define PFR(x) (0x20 + x / 8 * 4) 290da094d8SJassi Brar 300da094d8SJassi Brar #define OFFSET(x) BIT((x) % 8) 310da094d8SJassi Brar 320da094d8SJassi Brar struct mb86s70_gpio_chip { 330da094d8SJassi Brar struct gpio_chip gc; 340da094d8SJassi Brar void __iomem *base; 350da094d8SJassi Brar struct clk *clk; 360da094d8SJassi Brar spinlock_t lock; 370da094d8SJassi Brar }; 380da094d8SJassi Brar 390da094d8SJassi Brar static int mb86s70_gpio_request(struct gpio_chip *gc, unsigned gpio) 400da094d8SJassi Brar { 4101f76b26SLinus Walleij struct mb86s70_gpio_chip *gchip = gpiochip_get_data(gc); 420da094d8SJassi Brar unsigned long flags; 430da094d8SJassi Brar u32 val; 440da094d8SJassi Brar 450da094d8SJassi Brar spin_lock_irqsave(&gchip->lock, flags); 460da094d8SJassi Brar 470da094d8SJassi Brar val = readl(gchip->base + PFR(gpio)); 480da094d8SJassi Brar val &= ~OFFSET(gpio); 490da094d8SJassi Brar writel(val, gchip->base + PFR(gpio)); 500da094d8SJassi Brar 510da094d8SJassi Brar spin_unlock_irqrestore(&gchip->lock, flags); 520da094d8SJassi Brar 530da094d8SJassi Brar return 0; 540da094d8SJassi Brar } 550da094d8SJassi Brar 560da094d8SJassi Brar static void mb86s70_gpio_free(struct gpio_chip *gc, unsigned gpio) 570da094d8SJassi Brar { 5801f76b26SLinus Walleij struct mb86s70_gpio_chip *gchip = gpiochip_get_data(gc); 590da094d8SJassi Brar unsigned long flags; 600da094d8SJassi Brar u32 val; 610da094d8SJassi Brar 620da094d8SJassi Brar spin_lock_irqsave(&gchip->lock, flags); 630da094d8SJassi Brar 640da094d8SJassi Brar val = readl(gchip->base + PFR(gpio)); 650da094d8SJassi Brar val |= OFFSET(gpio); 660da094d8SJassi Brar writel(val, gchip->base + PFR(gpio)); 670da094d8SJassi Brar 680da094d8SJassi Brar spin_unlock_irqrestore(&gchip->lock, flags); 690da094d8SJassi Brar } 700da094d8SJassi Brar 710da094d8SJassi Brar static int mb86s70_gpio_direction_input(struct gpio_chip *gc, unsigned gpio) 720da094d8SJassi Brar { 7301f76b26SLinus Walleij struct mb86s70_gpio_chip *gchip = gpiochip_get_data(gc); 740da094d8SJassi Brar unsigned long flags; 750da094d8SJassi Brar unsigned char val; 760da094d8SJassi Brar 770da094d8SJassi Brar spin_lock_irqsave(&gchip->lock, flags); 780da094d8SJassi Brar 790da094d8SJassi Brar val = readl(gchip->base + DDR(gpio)); 800da094d8SJassi Brar val &= ~OFFSET(gpio); 810da094d8SJassi Brar writel(val, gchip->base + DDR(gpio)); 820da094d8SJassi Brar 830da094d8SJassi Brar spin_unlock_irqrestore(&gchip->lock, flags); 840da094d8SJassi Brar 850da094d8SJassi Brar return 0; 860da094d8SJassi Brar } 870da094d8SJassi Brar 880da094d8SJassi Brar static int mb86s70_gpio_direction_output(struct gpio_chip *gc, 890da094d8SJassi Brar unsigned gpio, int value) 900da094d8SJassi Brar { 9101f76b26SLinus Walleij struct mb86s70_gpio_chip *gchip = gpiochip_get_data(gc); 920da094d8SJassi Brar unsigned long flags; 930da094d8SJassi Brar unsigned char val; 940da094d8SJassi Brar 950da094d8SJassi Brar spin_lock_irqsave(&gchip->lock, flags); 960da094d8SJassi Brar 970da094d8SJassi Brar val = readl(gchip->base + PDR(gpio)); 980da094d8SJassi Brar if (value) 990da094d8SJassi Brar val |= OFFSET(gpio); 1000da094d8SJassi Brar else 1010da094d8SJassi Brar val &= ~OFFSET(gpio); 1020da094d8SJassi Brar writel(val, gchip->base + PDR(gpio)); 1030da094d8SJassi Brar 1040da094d8SJassi Brar val = readl(gchip->base + DDR(gpio)); 1050da094d8SJassi Brar val |= OFFSET(gpio); 1060da094d8SJassi Brar writel(val, gchip->base + DDR(gpio)); 1070da094d8SJassi Brar 1080da094d8SJassi Brar spin_unlock_irqrestore(&gchip->lock, flags); 1090da094d8SJassi Brar 1100da094d8SJassi Brar return 0; 1110da094d8SJassi Brar } 1120da094d8SJassi Brar 1130da094d8SJassi Brar static int mb86s70_gpio_get(struct gpio_chip *gc, unsigned gpio) 1140da094d8SJassi Brar { 11501f76b26SLinus Walleij struct mb86s70_gpio_chip *gchip = gpiochip_get_data(gc); 1160da094d8SJassi Brar 1170da094d8SJassi Brar return !!(readl(gchip->base + PDR(gpio)) & OFFSET(gpio)); 1180da094d8SJassi Brar } 1190da094d8SJassi Brar 1200da094d8SJassi Brar static void mb86s70_gpio_set(struct gpio_chip *gc, unsigned gpio, int value) 1210da094d8SJassi Brar { 12201f76b26SLinus Walleij struct mb86s70_gpio_chip *gchip = gpiochip_get_data(gc); 1230da094d8SJassi Brar unsigned long flags; 1240da094d8SJassi Brar unsigned char val; 1250da094d8SJassi Brar 1260da094d8SJassi Brar spin_lock_irqsave(&gchip->lock, flags); 1270da094d8SJassi Brar 1280da094d8SJassi Brar val = readl(gchip->base + PDR(gpio)); 1290da094d8SJassi Brar if (value) 1300da094d8SJassi Brar val |= OFFSET(gpio); 1310da094d8SJassi Brar else 1320da094d8SJassi Brar val &= ~OFFSET(gpio); 1330da094d8SJassi Brar writel(val, gchip->base + PDR(gpio)); 1340da094d8SJassi Brar 1350da094d8SJassi Brar spin_unlock_irqrestore(&gchip->lock, flags); 1360da094d8SJassi Brar } 1370da094d8SJassi Brar 1380da094d8SJassi Brar static int mb86s70_gpio_probe(struct platform_device *pdev) 1390da094d8SJassi Brar { 1400da094d8SJassi Brar struct mb86s70_gpio_chip *gchip; 1410da094d8SJassi Brar int ret; 1420da094d8SJassi Brar 1430da094d8SJassi Brar gchip = devm_kzalloc(&pdev->dev, sizeof(*gchip), GFP_KERNEL); 1440da094d8SJassi Brar if (gchip == NULL) 1450da094d8SJassi Brar return -ENOMEM; 1460da094d8SJassi Brar 1470da094d8SJassi Brar platform_set_drvdata(pdev, gchip); 1480da094d8SJassi Brar 149329e23f9SEnrico Weigelt, metux IT consult gchip->base = devm_platform_ioremap_resource(pdev, 0); 1500da094d8SJassi Brar if (IS_ERR(gchip->base)) 1510da094d8SJassi Brar return PTR_ERR(gchip->base); 1520da094d8SJassi Brar 1530da094d8SJassi Brar gchip->clk = devm_clk_get(&pdev->dev, NULL); 1540da094d8SJassi Brar if (IS_ERR(gchip->clk)) 1550da094d8SJassi Brar return PTR_ERR(gchip->clk); 1560da094d8SJassi Brar 157d829b37aSArvind Yadav ret = clk_prepare_enable(gchip->clk); 158d829b37aSArvind Yadav if (ret) 159d829b37aSArvind Yadav return ret; 1600da094d8SJassi Brar 1610da094d8SJassi Brar spin_lock_init(&gchip->lock); 1620da094d8SJassi Brar 1630da094d8SJassi Brar gchip->gc.direction_output = mb86s70_gpio_direction_output; 1640da094d8SJassi Brar gchip->gc.direction_input = mb86s70_gpio_direction_input; 1650da094d8SJassi Brar gchip->gc.request = mb86s70_gpio_request; 1660da094d8SJassi Brar gchip->gc.free = mb86s70_gpio_free; 1670da094d8SJassi Brar gchip->gc.get = mb86s70_gpio_get; 1680da094d8SJassi Brar gchip->gc.set = mb86s70_gpio_set; 1690da094d8SJassi Brar gchip->gc.label = dev_name(&pdev->dev); 1700da094d8SJassi Brar gchip->gc.ngpio = 32; 1710da094d8SJassi Brar gchip->gc.owner = THIS_MODULE; 17258383c78SLinus Walleij gchip->gc.parent = &pdev->dev; 1730da094d8SJassi Brar gchip->gc.base = -1; 1740da094d8SJassi Brar 17501f76b26SLinus Walleij ret = gpiochip_add_data(&gchip->gc, gchip); 1760da094d8SJassi Brar if (ret) { 1770da094d8SJassi Brar dev_err(&pdev->dev, "couldn't register gpio driver\n"); 1780da094d8SJassi Brar clk_disable_unprepare(gchip->clk); 1790da094d8SJassi Brar } 1800da094d8SJassi Brar 1810da094d8SJassi Brar return ret; 1820da094d8SJassi Brar } 1830da094d8SJassi Brar 1840da094d8SJassi Brar static int mb86s70_gpio_remove(struct platform_device *pdev) 1850da094d8SJassi Brar { 1860da094d8SJassi Brar struct mb86s70_gpio_chip *gchip = platform_get_drvdata(pdev); 1870da094d8SJassi Brar 1880da094d8SJassi Brar gpiochip_remove(&gchip->gc); 1890da094d8SJassi Brar clk_disable_unprepare(gchip->clk); 1900da094d8SJassi Brar 1910da094d8SJassi Brar return 0; 1920da094d8SJassi Brar } 1930da094d8SJassi Brar 1940da094d8SJassi Brar static const struct of_device_id mb86s70_gpio_dt_ids[] = { 1950da094d8SJassi Brar { .compatible = "fujitsu,mb86s70-gpio" }, 1960da094d8SJassi Brar { /* sentinel */ } 1970da094d8SJassi Brar }; 198e1289dbaSArd Biesheuvel MODULE_DEVICE_TABLE(of, mb86s70_gpio_dt_ids); 1990da094d8SJassi Brar 2000da094d8SJassi Brar static struct platform_driver mb86s70_gpio_driver = { 2010da094d8SJassi Brar .driver = { 2020da094d8SJassi Brar .name = "mb86s70-gpio", 2030da094d8SJassi Brar .of_match_table = mb86s70_gpio_dt_ids, 2040da094d8SJassi Brar }, 2050da094d8SJassi Brar .probe = mb86s70_gpio_probe, 2060da094d8SJassi Brar .remove = mb86s70_gpio_remove, 2070da094d8SJassi Brar }; 208e1289dbaSArd Biesheuvel module_platform_driver(mb86s70_gpio_driver); 2090da094d8SJassi Brar 210e1289dbaSArd Biesheuvel MODULE_DESCRIPTION("MB86S7x GPIO Driver"); 211e1289dbaSArd Biesheuvel MODULE_ALIAS("platform:mb86s70-gpio"); 212e1289dbaSArd Biesheuvel MODULE_LICENSE("GPL"); 213