1 /* 2 * This header provides IDs for clocks common between several Tegra SoCs 3 */ 4 #ifndef _TEGRA_CLK_ID_H 5 #define _TEGRA_CLK_ID_H 6 7 enum clk_id { 8 tegra_clk_actmon, 9 tegra_clk_adx, 10 tegra_clk_adx1, 11 tegra_clk_afi, 12 tegra_clk_amx, 13 tegra_clk_amx1, 14 tegra_clk_apbdma, 15 tegra_clk_apbif, 16 tegra_clk_audio0, 17 tegra_clk_audio0_2x, 18 tegra_clk_audio0_mux, 19 tegra_clk_audio1, 20 tegra_clk_audio1_2x, 21 tegra_clk_audio1_mux, 22 tegra_clk_audio2, 23 tegra_clk_audio2_2x, 24 tegra_clk_audio2_mux, 25 tegra_clk_audio3, 26 tegra_clk_audio3_2x, 27 tegra_clk_audio3_mux, 28 tegra_clk_audio4, 29 tegra_clk_audio4_2x, 30 tegra_clk_audio4_mux, 31 tegra_clk_blink, 32 tegra_clk_bsea, 33 tegra_clk_bsev, 34 tegra_clk_cclk_g, 35 tegra_clk_cclk_lp, 36 tegra_clk_cilab, 37 tegra_clk_cilcd, 38 tegra_clk_cile, 39 tegra_clk_clk_32k, 40 tegra_clk_clk72Mhz, 41 tegra_clk_clk_m, 42 tegra_clk_clk_m_div2, 43 tegra_clk_clk_m_div4, 44 tegra_clk_clk_out_1, 45 tegra_clk_clk_out_1_mux, 46 tegra_clk_clk_out_2, 47 tegra_clk_clk_out_2_mux, 48 tegra_clk_clk_out_3, 49 tegra_clk_clk_out_3_mux, 50 tegra_clk_cml0, 51 tegra_clk_cml1, 52 tegra_clk_csi, 53 tegra_clk_csite, 54 tegra_clk_csus, 55 tegra_clk_cve, 56 tegra_clk_dam0, 57 tegra_clk_dam1, 58 tegra_clk_dam2, 59 tegra_clk_d_audio, 60 tegra_clk_dds, 61 tegra_clk_dfll_ref, 62 tegra_clk_dfll_soc, 63 tegra_clk_disp1, 64 tegra_clk_disp2, 65 tegra_clk_dp2, 66 tegra_clk_dpaux, 67 tegra_clk_dsia, 68 tegra_clk_dsialp, 69 tegra_clk_dsia_mux, 70 tegra_clk_dsib, 71 tegra_clk_dsiblp, 72 tegra_clk_dsib_mux, 73 tegra_clk_dtv, 74 tegra_clk_emc, 75 tegra_clk_entropy, 76 tegra_clk_epp, 77 tegra_clk_epp_8, 78 tegra_clk_extern1, 79 tegra_clk_extern2, 80 tegra_clk_extern3, 81 tegra_clk_fuse, 82 tegra_clk_fuse_burn, 83 tegra_clk_gpu, 84 tegra_clk_gr2d, 85 tegra_clk_gr2d_8, 86 tegra_clk_gr3d, 87 tegra_clk_gr3d_8, 88 tegra_clk_hclk, 89 tegra_clk_hda, 90 tegra_clk_hda2codec_2x, 91 tegra_clk_hda2hdmi, 92 tegra_clk_hdmi, 93 tegra_clk_hdmi_audio, 94 tegra_clk_host1x, 95 tegra_clk_host1x_8, 96 tegra_clk_i2c1, 97 tegra_clk_i2c2, 98 tegra_clk_i2c3, 99 tegra_clk_i2c4, 100 tegra_clk_i2c5, 101 tegra_clk_i2c6, 102 tegra_clk_i2cslow, 103 tegra_clk_i2s0, 104 tegra_clk_i2s0_sync, 105 tegra_clk_i2s1, 106 tegra_clk_i2s1_sync, 107 tegra_clk_i2s2, 108 tegra_clk_i2s2_sync, 109 tegra_clk_i2s3, 110 tegra_clk_i2s3_sync, 111 tegra_clk_i2s4, 112 tegra_clk_i2s4_sync, 113 tegra_clk_isp, 114 tegra_clk_isp_8, 115 tegra_clk_ispb, 116 tegra_clk_kbc, 117 tegra_clk_kfuse, 118 tegra_clk_la, 119 tegra_clk_mipi, 120 tegra_clk_mipi_cal, 121 tegra_clk_mpe, 122 tegra_clk_mselect, 123 tegra_clk_msenc, 124 tegra_clk_ndflash, 125 tegra_clk_ndflash_8, 126 tegra_clk_ndspeed, 127 tegra_clk_ndspeed_8, 128 tegra_clk_nor, 129 tegra_clk_owr, 130 tegra_clk_pcie, 131 tegra_clk_pclk, 132 tegra_clk_pll_a, 133 tegra_clk_pll_a_out0, 134 tegra_clk_pll_c, 135 tegra_clk_pll_c2, 136 tegra_clk_pll_c3, 137 tegra_clk_pll_c4, 138 tegra_clk_pll_c_out1, 139 tegra_clk_pll_d, 140 tegra_clk_pll_d2, 141 tegra_clk_pll_d2_out0, 142 tegra_clk_pll_d_out0, 143 tegra_clk_pll_dp, 144 tegra_clk_pll_e_out0, 145 tegra_clk_pll_m, 146 tegra_clk_pll_m_out1, 147 tegra_clk_pll_p, 148 tegra_clk_pll_p_out1, 149 tegra_clk_pll_p_out2, 150 tegra_clk_pll_p_out2_int, 151 tegra_clk_pll_p_out3, 152 tegra_clk_pll_p_out4, 153 tegra_clk_pll_p_out5, 154 tegra_clk_pll_ref, 155 tegra_clk_pll_re_out, 156 tegra_clk_pll_re_vco, 157 tegra_clk_pll_u, 158 tegra_clk_pll_u_12m, 159 tegra_clk_pll_u_480m, 160 tegra_clk_pll_u_48m, 161 tegra_clk_pll_u_60m, 162 tegra_clk_pll_x, 163 tegra_clk_pll_x_out0, 164 tegra_clk_pwm, 165 tegra_clk_rtc, 166 tegra_clk_sata, 167 tegra_clk_sata_cold, 168 tegra_clk_sata_oob, 169 tegra_clk_sbc1, 170 tegra_clk_sbc1_8, 171 tegra_clk_sbc2, 172 tegra_clk_sbc2_8, 173 tegra_clk_sbc3, 174 tegra_clk_sbc3_8, 175 tegra_clk_sbc4, 176 tegra_clk_sbc4_8, 177 tegra_clk_sbc5, 178 tegra_clk_sbc5_8, 179 tegra_clk_sbc6, 180 tegra_clk_sbc6_8, 181 tegra_clk_sclk, 182 tegra_clk_sdmmc1, 183 tegra_clk_sdmmc1_8, 184 tegra_clk_sdmmc2, 185 tegra_clk_sdmmc2_8, 186 tegra_clk_sdmmc3, 187 tegra_clk_sdmmc3_8, 188 tegra_clk_sdmmc4, 189 tegra_clk_sdmmc4_8, 190 tegra_clk_se, 191 tegra_clk_soc_therm, 192 tegra_clk_sor0, 193 tegra_clk_sor0_lvds, 194 tegra_clk_spdif, 195 tegra_clk_spdif_2x, 196 tegra_clk_spdif_in, 197 tegra_clk_spdif_in_sync, 198 tegra_clk_spdif_mux, 199 tegra_clk_spdif_out, 200 tegra_clk_timer, 201 tegra_clk_trace, 202 tegra_clk_tsec, 203 tegra_clk_tsensor, 204 tegra_clk_tvdac, 205 tegra_clk_tvo, 206 tegra_clk_uarta, 207 tegra_clk_uartb, 208 tegra_clk_uartc, 209 tegra_clk_uartd, 210 tegra_clk_uarte, 211 tegra_clk_usb2, 212 tegra_clk_usb3, 213 tegra_clk_usbd, 214 tegra_clk_vcp, 215 tegra_clk_vde, 216 tegra_clk_vde_8, 217 tegra_clk_vfir, 218 tegra_clk_vi, 219 tegra_clk_vi_8, 220 tegra_clk_vi_9, 221 tegra_clk_vic03, 222 tegra_clk_vim2_clk, 223 tegra_clk_vimclk_sync, 224 tegra_clk_vi_sensor, 225 tegra_clk_vi_sensor2, 226 tegra_clk_vi_sensor_8, 227 tegra_clk_xusb_dev, 228 tegra_clk_xusb_dev_src, 229 tegra_clk_xusb_falcon_src, 230 tegra_clk_xusb_fs_src, 231 tegra_clk_xusb_host, 232 tegra_clk_xusb_host_src, 233 tegra_clk_xusb_hs_src, 234 tegra_clk_xusb_ss, 235 tegra_clk_xusb_ss_src, 236 tegra_clk_xusb_ss_div2, 237 tegra_clk_max, 238 }; 239 240 #endif /* _TEGRA_CLK_ID_H */ 241