10fd4939aSFabien Parent // SPDX-License-Identifier: GPL-2.0
20fd4939aSFabien Parent /*
30fd4939aSFabien Parent  * Copyright (c) 2019 MediaTek Inc.
40fd4939aSFabien Parent  * Author: James Liao <jamesjj.liao@mediatek.com>
50fd4939aSFabien Parent  *         Fabien Parent <fparent@baylibre.com>
6b8390192SAngeloGioacchino Del Regno  * Copyright (c) 2023 Collabora Ltd.
70fd4939aSFabien Parent  */
80fd4939aSFabien Parent 
90fd4939aSFabien Parent #include <linux/clk-provider.h>
100fd4939aSFabien Parent #include <linux/of.h>
110fd4939aSFabien Parent #include <linux/of_address.h>
120fd4939aSFabien Parent #include <linux/of_device.h>
130fd4939aSFabien Parent #include <linux/platform_device.h>
140fd4939aSFabien Parent 
150fd4939aSFabien Parent #include "clk-mtk.h"
160fd4939aSFabien Parent #include "clk-gate.h"
170fd4939aSFabien Parent 
180fd4939aSFabien Parent #include <dt-bindings/clock/mt8516-clk.h>
190fd4939aSFabien Parent 
200fd4939aSFabien Parent static const struct mtk_gate_regs aud_cg_regs = {
210fd4939aSFabien Parent 	.set_ofs = 0x0,
220fd4939aSFabien Parent 	.clr_ofs = 0x0,
230fd4939aSFabien Parent 	.sta_ofs = 0x0,
240fd4939aSFabien Parent };
250fd4939aSFabien Parent 
264c85e20bSAngeloGioacchino Del Regno #define GATE_AUD(_id, _name, _parent, _shift)			\
274c85e20bSAngeloGioacchino Del Regno 	GATE_MTK(_id, _name, _parent, &aud_cg_regs, _shift, &mtk_clk_gate_ops_no_setclr)
280fd4939aSFabien Parent 
29b8390192SAngeloGioacchino Del Regno static const struct mtk_gate aud_clks[] = {
300fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_AFE, "aud_afe", "clk26m_ck", 2),
310fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_I2S, "aud_i2s", "i2s_infra_bck", 6),
320fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_22M, "aud_22m", "rg_aud_engen1", 8),
330fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_24M, "aud_24m", "rg_aud_engen2", 9),
340fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_INTDIR, "aud_intdir", "rg_aud_spdif_in", 15),
350fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_APLL2_TUNER, "aud_apll2_tuner", "rg_aud_engen2", 18),
360fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_APLL_TUNER, "aud_apll_tuner", "rg_aud_engen1", 19),
370fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_HDMI, "aud_hdmi", "apll12_div4", 20),
380fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_SPDF, "aud_spdf", "apll12_div6", 21),
390fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_ADC, "aud_adc", "aud_afe", 24),
400fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_DAC, "aud_dac", "aud_afe", 25),
410fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_DAC_PREDIS, "aud_dac_predis", "aud_afe", 26),
420fd4939aSFabien Parent 	GATE_AUD(CLK_AUD_TML, "aud_tml", "aud_afe", 27),
430fd4939aSFabien Parent };
440fd4939aSFabien Parent 
45b8390192SAngeloGioacchino Del Regno static const struct mtk_clk_desc aud_desc = {
46b8390192SAngeloGioacchino Del Regno 	.clks = aud_clks,
47b8390192SAngeloGioacchino Del Regno 	.num_clks = ARRAY_SIZE(aud_clks),
48b8390192SAngeloGioacchino Del Regno };
490fd4939aSFabien Parent 
50b8390192SAngeloGioacchino Del Regno static const struct of_device_id of_match_clk_mt8516_aud[] = {
51b8390192SAngeloGioacchino Del Regno 	{ .compatible = "mediatek,mt8516-audsys", .data = &aud_desc },
52b8390192SAngeloGioacchino Del Regno 	{ /* sentinel */ }
53b8390192SAngeloGioacchino Del Regno };
540fd4939aSFabien Parent 
55b8390192SAngeloGioacchino Del Regno static struct platform_driver clk_mt8516_aud_drv = {
56b8390192SAngeloGioacchino Del Regno 	.probe = mtk_clk_simple_probe,
57b8390192SAngeloGioacchino Del Regno 	.remove = mtk_clk_simple_remove,
58b8390192SAngeloGioacchino Del Regno 	.driver = {
59b8390192SAngeloGioacchino Del Regno 		.name = "clk-mt8516-aud",
60b8390192SAngeloGioacchino Del Regno 		.of_match_table = of_match_clk_mt8516_aud,
61b8390192SAngeloGioacchino Del Regno 	},
62b8390192SAngeloGioacchino Del Regno };
63*164d240dSAngeloGioacchino Del Regno module_platform_driver(clk_mt8516_aud_drv);
640fd4939aSFabien Parent 
65b8390192SAngeloGioacchino Del Regno MODULE_DESCRIPTION("MediaTek MT8516 audiosys clocks driver");
66b8390192SAngeloGioacchino Del Regno MODULE_LICENSE("GPL");
67