1124294ffSAngeloGioacchino Del Regno // SPDX-License-Identifier: GPL-2.0-only
2124294ffSAngeloGioacchino Del Regno /*
3124294ffSAngeloGioacchino Del Regno * Copyright (c) 2021 MediaTek Inc.
4124294ffSAngeloGioacchino Del Regno * Chun-Jie Chen <chun-jie.chen@mediatek.com>
5124294ffSAngeloGioacchino Del Regno * Copyright (c) 2023 Collabora Ltd.
6124294ffSAngeloGioacchino Del Regno * AngeloGioacchino Del Regno <angelogioacchino.delregno@collabora.com>
7124294ffSAngeloGioacchino Del Regno */
8124294ffSAngeloGioacchino Del Regno
9124294ffSAngeloGioacchino Del Regno #include <dt-bindings/clock/mt8192-clk.h>
10124294ffSAngeloGioacchino Del Regno #include <linux/module.h>
11124294ffSAngeloGioacchino Del Regno #include <linux/platform_device.h>
12124294ffSAngeloGioacchino Del Regno #include "clk-fhctl.h"
13124294ffSAngeloGioacchino Del Regno #include "clk-gate.h"
14124294ffSAngeloGioacchino Del Regno #include "clk-mtk.h"
15124294ffSAngeloGioacchino Del Regno #include "clk-pll.h"
16124294ffSAngeloGioacchino Del Regno #include "clk-pllfh.h"
17124294ffSAngeloGioacchino Del Regno
18124294ffSAngeloGioacchino Del Regno static const struct mtk_gate_regs apmixed_cg_regs = {
19124294ffSAngeloGioacchino Del Regno .set_ofs = 0x14,
20124294ffSAngeloGioacchino Del Regno .clr_ofs = 0x14,
21124294ffSAngeloGioacchino Del Regno .sta_ofs = 0x14,
22124294ffSAngeloGioacchino Del Regno };
23124294ffSAngeloGioacchino Del Regno
24124294ffSAngeloGioacchino Del Regno #define GATE_APMIXED(_id, _name, _parent, _shift) \
25124294ffSAngeloGioacchino Del Regno GATE_MTK(_id, _name, _parent, &apmixed_cg_regs, _shift, &mtk_clk_gate_ops_no_setclr_inv)
26124294ffSAngeloGioacchino Del Regno
27124294ffSAngeloGioacchino Del Regno static const struct mtk_gate apmixed_clks[] = {
28124294ffSAngeloGioacchino Del Regno GATE_APMIXED(CLK_APMIXED_MIPID26M, "mipid26m", "clk26m", 16),
29124294ffSAngeloGioacchino Del Regno };
30124294ffSAngeloGioacchino Del Regno
31124294ffSAngeloGioacchino Del Regno #define MT8192_PLL_FMAX (3800UL * MHZ)
32124294ffSAngeloGioacchino Del Regno #define MT8192_PLL_FMIN (1500UL * MHZ)
33124294ffSAngeloGioacchino Del Regno #define MT8192_INTEGER_BITS 8
34124294ffSAngeloGioacchino Del Regno
35124294ffSAngeloGioacchino Del Regno #define PLL(_id, _name, _reg, _pwr_reg, _en_mask, _flags, \
36124294ffSAngeloGioacchino Del Regno _rst_bar_mask, _pcwbits, _pd_reg, _pd_shift, \
37124294ffSAngeloGioacchino Del Regno _tuner_reg, _tuner_en_reg, _tuner_en_bit, \
38124294ffSAngeloGioacchino Del Regno _pcw_reg, _pcw_shift, _pcw_chg_reg, \
39124294ffSAngeloGioacchino Del Regno _en_reg, _pll_en_bit) { \
40124294ffSAngeloGioacchino Del Regno .id = _id, \
41124294ffSAngeloGioacchino Del Regno .name = _name, \
42124294ffSAngeloGioacchino Del Regno .reg = _reg, \
43124294ffSAngeloGioacchino Del Regno .pwr_reg = _pwr_reg, \
44124294ffSAngeloGioacchino Del Regno .en_mask = _en_mask, \
45124294ffSAngeloGioacchino Del Regno .flags = _flags, \
46124294ffSAngeloGioacchino Del Regno .rst_bar_mask = _rst_bar_mask, \
47124294ffSAngeloGioacchino Del Regno .fmax = MT8192_PLL_FMAX, \
48124294ffSAngeloGioacchino Del Regno .fmin = MT8192_PLL_FMIN, \
49124294ffSAngeloGioacchino Del Regno .pcwbits = _pcwbits, \
50124294ffSAngeloGioacchino Del Regno .pcwibits = MT8192_INTEGER_BITS, \
51124294ffSAngeloGioacchino Del Regno .pd_reg = _pd_reg, \
52124294ffSAngeloGioacchino Del Regno .pd_shift = _pd_shift, \
53124294ffSAngeloGioacchino Del Regno .tuner_reg = _tuner_reg, \
54124294ffSAngeloGioacchino Del Regno .tuner_en_reg = _tuner_en_reg, \
55124294ffSAngeloGioacchino Del Regno .tuner_en_bit = _tuner_en_bit, \
56124294ffSAngeloGioacchino Del Regno .pcw_reg = _pcw_reg, \
57124294ffSAngeloGioacchino Del Regno .pcw_shift = _pcw_shift, \
58124294ffSAngeloGioacchino Del Regno .pcw_chg_reg = _pcw_chg_reg, \
59124294ffSAngeloGioacchino Del Regno .en_reg = _en_reg, \
60124294ffSAngeloGioacchino Del Regno .pll_en_bit = _pll_en_bit, \
61124294ffSAngeloGioacchino Del Regno }
62124294ffSAngeloGioacchino Del Regno
63124294ffSAngeloGioacchino Del Regno #define PLL_B(_id, _name, _reg, _pwr_reg, _en_mask, _flags, \
64124294ffSAngeloGioacchino Del Regno _rst_bar_mask, _pcwbits, _pd_reg, _pd_shift, \
65124294ffSAngeloGioacchino Del Regno _tuner_reg, _tuner_en_reg, _tuner_en_bit, \
66124294ffSAngeloGioacchino Del Regno _pcw_reg, _pcw_shift) \
67124294ffSAngeloGioacchino Del Regno PLL(_id, _name, _reg, _pwr_reg, _en_mask, _flags, \
68124294ffSAngeloGioacchino Del Regno _rst_bar_mask, _pcwbits, _pd_reg, _pd_shift, \
69124294ffSAngeloGioacchino Del Regno _tuner_reg, _tuner_en_reg, _tuner_en_bit, \
70124294ffSAngeloGioacchino Del Regno _pcw_reg, _pcw_shift, 0, 0, 0)
71124294ffSAngeloGioacchino Del Regno
72124294ffSAngeloGioacchino Del Regno static const struct mtk_pll_data plls[] = {
73124294ffSAngeloGioacchino Del Regno PLL_B(CLK_APMIXED_MAINPLL, "mainpll", 0x0340, 0x034c, 0xff000000,
74124294ffSAngeloGioacchino Del Regno HAVE_RST_BAR, BIT(23), 22, 0x0344, 24, 0, 0, 0, 0x0344, 0),
75124294ffSAngeloGioacchino Del Regno PLL_B(CLK_APMIXED_UNIVPLL, "univpll", 0x0308, 0x0314, 0xff000000,
76124294ffSAngeloGioacchino Del Regno HAVE_RST_BAR, BIT(23), 22, 0x030c, 24, 0, 0, 0, 0x030c, 0),
77124294ffSAngeloGioacchino Del Regno PLL(CLK_APMIXED_USBPLL, "usbpll", 0x03c4, 0x03cc, 0x00000000,
78124294ffSAngeloGioacchino Del Regno 0, 0, 22, 0x03c4, 24, 0, 0, 0, 0x03c4, 0, 0x03c4, 0x03cc, 2),
79124294ffSAngeloGioacchino Del Regno PLL_B(CLK_APMIXED_MSDCPLL, "msdcpll", 0x0350, 0x035c, 0x00000000,
80124294ffSAngeloGioacchino Del Regno 0, 0, 22, 0x0354, 24, 0, 0, 0, 0x0354, 0),
81124294ffSAngeloGioacchino Del Regno PLL_B(CLK_APMIXED_MMPLL, "mmpll", 0x0360, 0x036c, 0xff000000,
82124294ffSAngeloGioacchino Del Regno HAVE_RST_BAR, BIT(23), 22, 0x0364, 24, 0, 0, 0, 0x0364, 0),
83124294ffSAngeloGioacchino Del Regno PLL_B(CLK_APMIXED_ADSPPLL, "adsppll", 0x0370, 0x037c, 0xff000000,
84124294ffSAngeloGioacchino Del Regno HAVE_RST_BAR, BIT(23), 22, 0x0374, 24, 0, 0, 0, 0x0374, 0),
85124294ffSAngeloGioacchino Del Regno PLL_B(CLK_APMIXED_MFGPLL, "mfgpll", 0x0268, 0x0274, 0x00000000,
86124294ffSAngeloGioacchino Del Regno 0, 0, 22, 0x026c, 24, 0, 0, 0, 0x026c, 0),
87124294ffSAngeloGioacchino Del Regno PLL_B(CLK_APMIXED_TVDPLL, "tvdpll", 0x0380, 0x038c, 0x00000000,
88124294ffSAngeloGioacchino Del Regno 0, 0, 22, 0x0384, 24, 0, 0, 0, 0x0384, 0),
89124294ffSAngeloGioacchino Del Regno PLL_B(CLK_APMIXED_APLL1, "apll1", 0x0318, 0x0328, 0x00000000,
90124294ffSAngeloGioacchino Del Regno 0, 0, 32, 0x031c, 24, 0x0040, 0x000c, 0, 0x0320, 0),
91124294ffSAngeloGioacchino Del Regno PLL_B(CLK_APMIXED_APLL2, "apll2", 0x032c, 0x033c, 0x00000000,
92124294ffSAngeloGioacchino Del Regno 0, 0, 32, 0x0330, 24, 0, 0, 0, 0x0334, 0),
93124294ffSAngeloGioacchino Del Regno };
94124294ffSAngeloGioacchino Del Regno
95124294ffSAngeloGioacchino Del Regno enum fh_pll_id {
96124294ffSAngeloGioacchino Del Regno FH_ARMPLL_LL,
97124294ffSAngeloGioacchino Del Regno FH_ARMPLL_BL0,
98124294ffSAngeloGioacchino Del Regno FH_ARMPLL_BL1,
99124294ffSAngeloGioacchino Del Regno FH_ARMPLL_BL2,
100124294ffSAngeloGioacchino Del Regno FH_ARMPLL_BL3,
101124294ffSAngeloGioacchino Del Regno FH_CCIPLL,
102124294ffSAngeloGioacchino Del Regno FH_MFGPLL,
103124294ffSAngeloGioacchino Del Regno FH_MEMPLL,
104124294ffSAngeloGioacchino Del Regno FH_MPLL,
105124294ffSAngeloGioacchino Del Regno FH_MMPLL,
106124294ffSAngeloGioacchino Del Regno FH_MAINPLL,
107124294ffSAngeloGioacchino Del Regno FH_MSDCPLL,
108124294ffSAngeloGioacchino Del Regno FH_ADSPPLL,
109124294ffSAngeloGioacchino Del Regno FH_APUPLL,
110124294ffSAngeloGioacchino Del Regno FH_TVDPLL,
111124294ffSAngeloGioacchino Del Regno FH_NR_FH,
112124294ffSAngeloGioacchino Del Regno };
113124294ffSAngeloGioacchino Del Regno
114124294ffSAngeloGioacchino Del Regno #define FH(_pllid, _fhid, _offset) { \
115124294ffSAngeloGioacchino Del Regno .data = { \
116124294ffSAngeloGioacchino Del Regno .pll_id = _pllid, \
117124294ffSAngeloGioacchino Del Regno .fh_id = _fhid, \
118124294ffSAngeloGioacchino Del Regno .fh_ver = FHCTL_PLLFH_V2, \
119124294ffSAngeloGioacchino Del Regno .fhx_offset = _offset, \
120124294ffSAngeloGioacchino Del Regno .dds_mask = GENMASK(21, 0), \
121124294ffSAngeloGioacchino Del Regno .slope0_value = 0x6003c97, \
122124294ffSAngeloGioacchino Del Regno .slope1_value = 0x6003c97, \
123124294ffSAngeloGioacchino Del Regno .sfstrx_en = BIT(2), \
124124294ffSAngeloGioacchino Del Regno .frddsx_en = BIT(1), \
125124294ffSAngeloGioacchino Del Regno .fhctlx_en = BIT(0), \
126124294ffSAngeloGioacchino Del Regno .tgl_org = BIT(31), \
127124294ffSAngeloGioacchino Del Regno .dvfs_tri = BIT(31), \
128124294ffSAngeloGioacchino Del Regno .pcwchg = BIT(31), \
129124294ffSAngeloGioacchino Del Regno .dt_val = 0x0, \
130124294ffSAngeloGioacchino Del Regno .df_val = 0x9, \
131124294ffSAngeloGioacchino Del Regno .updnlmt_shft = 16, \
132124294ffSAngeloGioacchino Del Regno .msk_frddsx_dys = GENMASK(23, 20), \
133124294ffSAngeloGioacchino Del Regno .msk_frddsx_dts = GENMASK(19, 16), \
134124294ffSAngeloGioacchino Del Regno }, \
135124294ffSAngeloGioacchino Del Regno }
136124294ffSAngeloGioacchino Del Regno
137124294ffSAngeloGioacchino Del Regno static struct mtk_pllfh_data pllfhs[] = {
138124294ffSAngeloGioacchino Del Regno FH(CLK_APMIXED_MFGPLL, FH_MFGPLL, 0xb4),
139124294ffSAngeloGioacchino Del Regno FH(CLK_APMIXED_MMPLL, FH_MMPLL, 0xf0),
140124294ffSAngeloGioacchino Del Regno FH(CLK_APMIXED_MAINPLL, FH_MAINPLL, 0x104),
141124294ffSAngeloGioacchino Del Regno FH(CLK_APMIXED_MSDCPLL, FH_MSDCPLL, 0x118),
142124294ffSAngeloGioacchino Del Regno FH(CLK_APMIXED_ADSPPLL, FH_ADSPPLL, 0x12c),
143124294ffSAngeloGioacchino Del Regno FH(CLK_APMIXED_TVDPLL, FH_TVDPLL, 0x154),
144124294ffSAngeloGioacchino Del Regno };
145124294ffSAngeloGioacchino Del Regno
146124294ffSAngeloGioacchino Del Regno static const struct of_device_id of_match_clk_mt8192_apmixed[] = {
147124294ffSAngeloGioacchino Del Regno { .compatible = "mediatek,mt8192-apmixedsys" },
148124294ffSAngeloGioacchino Del Regno { /* sentinel */ }
149124294ffSAngeloGioacchino Del Regno };
15065c9ad77SAngeloGioacchino Del Regno MODULE_DEVICE_TABLE(of, of_match_clk_mt8192_apmixed);
151124294ffSAngeloGioacchino Del Regno
clk_mt8192_apmixed_probe(struct platform_device * pdev)152124294ffSAngeloGioacchino Del Regno static int clk_mt8192_apmixed_probe(struct platform_device *pdev)
153124294ffSAngeloGioacchino Del Regno {
154124294ffSAngeloGioacchino Del Regno struct clk_hw_onecell_data *clk_data;
155124294ffSAngeloGioacchino Del Regno struct device_node *node = pdev->dev.of_node;
156124294ffSAngeloGioacchino Del Regno const u8 *fhctl_node = "mediatek,mt8192-fhctl";
157124294ffSAngeloGioacchino Del Regno int r;
158124294ffSAngeloGioacchino Del Regno
159124294ffSAngeloGioacchino Del Regno clk_data = mtk_alloc_clk_data(CLK_APMIXED_NR_CLK);
160124294ffSAngeloGioacchino Del Regno if (!clk_data)
161124294ffSAngeloGioacchino Del Regno return -ENOMEM;
162124294ffSAngeloGioacchino Del Regno
163124294ffSAngeloGioacchino Del Regno fhctl_parse_dt(fhctl_node, pllfhs, ARRAY_SIZE(pllfhs));
164124294ffSAngeloGioacchino Del Regno
165124294ffSAngeloGioacchino Del Regno r = mtk_clk_register_pllfhs(node, plls, ARRAY_SIZE(plls),
166124294ffSAngeloGioacchino Del Regno pllfhs, ARRAY_SIZE(pllfhs), clk_data);
167124294ffSAngeloGioacchino Del Regno if (r)
168124294ffSAngeloGioacchino Del Regno goto free_clk_data;
169124294ffSAngeloGioacchino Del Regno
170124294ffSAngeloGioacchino Del Regno r = mtk_clk_register_gates(&pdev->dev, node, apmixed_clks,
171124294ffSAngeloGioacchino Del Regno ARRAY_SIZE(apmixed_clks), clk_data);
172124294ffSAngeloGioacchino Del Regno if (r)
173124294ffSAngeloGioacchino Del Regno goto unregister_plls;
174124294ffSAngeloGioacchino Del Regno
175124294ffSAngeloGioacchino Del Regno r = of_clk_add_hw_provider(node, of_clk_hw_onecell_get, clk_data);
176124294ffSAngeloGioacchino Del Regno if (r)
177124294ffSAngeloGioacchino Del Regno goto unregister_gates;
178124294ffSAngeloGioacchino Del Regno
179124294ffSAngeloGioacchino Del Regno return r;
180124294ffSAngeloGioacchino Del Regno
181124294ffSAngeloGioacchino Del Regno unregister_gates:
182124294ffSAngeloGioacchino Del Regno mtk_clk_unregister_gates(apmixed_clks, ARRAY_SIZE(apmixed_clks), clk_data);
183124294ffSAngeloGioacchino Del Regno unregister_plls:
184124294ffSAngeloGioacchino Del Regno mtk_clk_unregister_pllfhs(plls, ARRAY_SIZE(plls), pllfhs,
185124294ffSAngeloGioacchino Del Regno ARRAY_SIZE(pllfhs), clk_data);
186124294ffSAngeloGioacchino Del Regno free_clk_data:
187124294ffSAngeloGioacchino Del Regno mtk_free_clk_data(clk_data);
188124294ffSAngeloGioacchino Del Regno return r;
189124294ffSAngeloGioacchino Del Regno }
190124294ffSAngeloGioacchino Del Regno
clk_mt8192_apmixed_remove(struct platform_device * pdev)191*a65615dfSUwe Kleine-König static void clk_mt8192_apmixed_remove(struct platform_device *pdev)
192124294ffSAngeloGioacchino Del Regno {
193124294ffSAngeloGioacchino Del Regno struct device_node *node = pdev->dev.of_node;
194124294ffSAngeloGioacchino Del Regno struct clk_hw_onecell_data *clk_data = platform_get_drvdata(pdev);
195124294ffSAngeloGioacchino Del Regno
196124294ffSAngeloGioacchino Del Regno of_clk_del_provider(node);
197124294ffSAngeloGioacchino Del Regno mtk_clk_unregister_gates(apmixed_clks, ARRAY_SIZE(apmixed_clks), clk_data);
198124294ffSAngeloGioacchino Del Regno mtk_clk_unregister_pllfhs(plls, ARRAY_SIZE(plls), pllfhs,
199124294ffSAngeloGioacchino Del Regno ARRAY_SIZE(pllfhs), clk_data);
200124294ffSAngeloGioacchino Del Regno mtk_free_clk_data(clk_data);
201124294ffSAngeloGioacchino Del Regno }
202124294ffSAngeloGioacchino Del Regno
203124294ffSAngeloGioacchino Del Regno static struct platform_driver clk_mt8192_apmixed_drv = {
204124294ffSAngeloGioacchino Del Regno .driver = {
205124294ffSAngeloGioacchino Del Regno .name = "clk-mt8192-apmixed",
206124294ffSAngeloGioacchino Del Regno .of_match_table = of_match_clk_mt8192_apmixed,
207124294ffSAngeloGioacchino Del Regno },
208124294ffSAngeloGioacchino Del Regno .probe = clk_mt8192_apmixed_probe,
209*a65615dfSUwe Kleine-König .remove_new = clk_mt8192_apmixed_remove,
210124294ffSAngeloGioacchino Del Regno };
211124294ffSAngeloGioacchino Del Regno module_platform_driver(clk_mt8192_apmixed_drv);
212124294ffSAngeloGioacchino Del Regno MODULE_DESCRIPTION("MediaTek MT8192 apmixed clocks driver");
213124294ffSAngeloGioacchino Del Regno MODULE_LICENSE("GPL");
214