1*978a17d1SVattipalli Praveen// SPDX-License-Identifier: (GPL-2.0 OR MIT)
2*978a17d1SVattipalli Praveen/* Copyright (c) 2022 Microchip Technology Inc */
3*978a17d1SVattipalli Praveen
4*978a17d1SVattipalli Praveen/dts-v1/;
5*978a17d1SVattipalli Praveen
6*978a17d1SVattipalli Praveen#include "mpfs.dtsi"
7*978a17d1SVattipalli Praveen#include "mpfs-sev-kit-fabric.dtsi"
8*978a17d1SVattipalli Praveen
9*978a17d1SVattipalli Praveen/* Clock frequency (in Hz) of the rtcclk */
10*978a17d1SVattipalli Praveen#define MTIMER_FREQ		1000000
11*978a17d1SVattipalli Praveen
12*978a17d1SVattipalli Praveen/ {
13*978a17d1SVattipalli Praveen	#address-cells = <2>;
14*978a17d1SVattipalli Praveen	#size-cells = <2>;
15*978a17d1SVattipalli Praveen	model = "Microchip PolarFire-SoC SEV Kit";
16*978a17d1SVattipalli Praveen	compatible = "microchip,mpfs-sev-kit", "microchip,mpfs";
17*978a17d1SVattipalli Praveen
18*978a17d1SVattipalli Praveen	aliases {
19*978a17d1SVattipalli Praveen		ethernet0 = &mac1;
20*978a17d1SVattipalli Praveen		serial0 = &mmuart0;
21*978a17d1SVattipalli Praveen		serial1 = &mmuart1;
22*978a17d1SVattipalli Praveen		serial2 = &mmuart2;
23*978a17d1SVattipalli Praveen		serial3 = &mmuart3;
24*978a17d1SVattipalli Praveen		serial4 = &mmuart4;
25*978a17d1SVattipalli Praveen	};
26*978a17d1SVattipalli Praveen
27*978a17d1SVattipalli Praveen	chosen {
28*978a17d1SVattipalli Praveen		stdout-path = "serial1:115200n8";
29*978a17d1SVattipalli Praveen	};
30*978a17d1SVattipalli Praveen
31*978a17d1SVattipalli Praveen	cpus {
32*978a17d1SVattipalli Praveen		timebase-frequency = <MTIMER_FREQ>;
33*978a17d1SVattipalli Praveen	};
34*978a17d1SVattipalli Praveen
35*978a17d1SVattipalli Praveen	reserved-memory {
36*978a17d1SVattipalli Praveen		#address-cells = <2>;
37*978a17d1SVattipalli Praveen		#size-cells = <2>;
38*978a17d1SVattipalli Praveen		ranges;
39*978a17d1SVattipalli Praveen
40*978a17d1SVattipalli Praveen		fabricbuf0ddrc: buffer@80000000 {
41*978a17d1SVattipalli Praveen			compatible = "shared-dma-pool";
42*978a17d1SVattipalli Praveen			reg = <0x0 0x80000000 0x0 0x2000000>;
43*978a17d1SVattipalli Praveen		};
44*978a17d1SVattipalli Praveen
45*978a17d1SVattipalli Praveen		fabricbuf1ddrnc: buffer@c4000000 {
46*978a17d1SVattipalli Praveen			compatible = "shared-dma-pool";
47*978a17d1SVattipalli Praveen			reg = <0x0 0xc4000000 0x0 0x4000000>;
48*978a17d1SVattipalli Praveen		};
49*978a17d1SVattipalli Praveen
50*978a17d1SVattipalli Praveen		fabricbuf2ddrncwcb: buffer@d4000000 {
51*978a17d1SVattipalli Praveen			compatible = "shared-dma-pool";
52*978a17d1SVattipalli Praveen			reg = <0x0 0xd4000000 0x0 0x4000000>;
53*978a17d1SVattipalli Praveen		};
54*978a17d1SVattipalli Praveen	};
55*978a17d1SVattipalli Praveen
56*978a17d1SVattipalli Praveen	ddrc_cache: memory@1000000000 {
57*978a17d1SVattipalli Praveen		device_type = "memory";
58*978a17d1SVattipalli Praveen		reg = <0x10 0x0 0x0 0x76000000>;
59*978a17d1SVattipalli Praveen	};
60*978a17d1SVattipalli Praveen};
61*978a17d1SVattipalli Praveen
62*978a17d1SVattipalli Praveen&i2c0 {
63*978a17d1SVattipalli Praveen	status = "okay";
64*978a17d1SVattipalli Praveen};
65*978a17d1SVattipalli Praveen
66*978a17d1SVattipalli Praveen&gpio2 {
67*978a17d1SVattipalli Praveen	interrupts = <53>, <53>, <53>, <53>,
68*978a17d1SVattipalli Praveen		     <53>, <53>, <53>, <53>,
69*978a17d1SVattipalli Praveen		     <53>, <53>, <53>, <53>,
70*978a17d1SVattipalli Praveen		     <53>, <53>, <53>, <53>,
71*978a17d1SVattipalli Praveen		     <53>, <53>, <53>, <53>,
72*978a17d1SVattipalli Praveen		     <53>, <53>, <53>, <53>,
73*978a17d1SVattipalli Praveen		     <53>, <53>, <53>, <53>,
74*978a17d1SVattipalli Praveen		     <53>, <53>, <53>, <53>;
75*978a17d1SVattipalli Praveen	status = "okay";
76*978a17d1SVattipalli Praveen};
77*978a17d1SVattipalli Praveen
78*978a17d1SVattipalli Praveen&mac0 {
79*978a17d1SVattipalli Praveen	status = "okay";
80*978a17d1SVattipalli Praveen	phy-mode = "sgmii";
81*978a17d1SVattipalli Praveen	phy-handle = <&phy0>;
82*978a17d1SVattipalli Praveen	phy1: ethernet-phy@9 {
83*978a17d1SVattipalli Praveen		reg = <9>;
84*978a17d1SVattipalli Praveen	};
85*978a17d1SVattipalli Praveen	phy0: ethernet-phy@8 {
86*978a17d1SVattipalli Praveen		reg = <8>;
87*978a17d1SVattipalli Praveen	};
88*978a17d1SVattipalli Praveen};
89*978a17d1SVattipalli Praveen
90*978a17d1SVattipalli Praveen&mac1 {
91*978a17d1SVattipalli Praveen	status = "okay";
92*978a17d1SVattipalli Praveen	phy-mode = "sgmii";
93*978a17d1SVattipalli Praveen	phy-handle = <&phy1>;
94*978a17d1SVattipalli Praveen};
95*978a17d1SVattipalli Praveen
96*978a17d1SVattipalli Praveen&mbox {
97*978a17d1SVattipalli Praveen	status = "okay";
98*978a17d1SVattipalli Praveen};
99*978a17d1SVattipalli Praveen
100*978a17d1SVattipalli Praveen&mmc {
101*978a17d1SVattipalli Praveen	status = "okay";
102*978a17d1SVattipalli Praveen	bus-width = <4>;
103*978a17d1SVattipalli Praveen	disable-wp;
104*978a17d1SVattipalli Praveen	cap-sd-highspeed;
105*978a17d1SVattipalli Praveen	cap-mmc-highspeed;
106*978a17d1SVattipalli Praveen	mmc-ddr-1_8v;
107*978a17d1SVattipalli Praveen	mmc-hs200-1_8v;
108*978a17d1SVattipalli Praveen	sd-uhs-sdr12;
109*978a17d1SVattipalli Praveen	sd-uhs-sdr25;
110*978a17d1SVattipalli Praveen	sd-uhs-sdr50;
111*978a17d1SVattipalli Praveen	sd-uhs-sdr104;
112*978a17d1SVattipalli Praveen};
113*978a17d1SVattipalli Praveen
114*978a17d1SVattipalli Praveen&mmuart1 {
115*978a17d1SVattipalli Praveen	status = "okay";
116*978a17d1SVattipalli Praveen};
117*978a17d1SVattipalli Praveen
118*978a17d1SVattipalli Praveen&mmuart2 {
119*978a17d1SVattipalli Praveen	status = "okay";
120*978a17d1SVattipalli Praveen};
121*978a17d1SVattipalli Praveen
122*978a17d1SVattipalli Praveen&mmuart3 {
123*978a17d1SVattipalli Praveen	status = "okay";
124*978a17d1SVattipalli Praveen};
125*978a17d1SVattipalli Praveen
126*978a17d1SVattipalli Praveen&mmuart4 {
127*978a17d1SVattipalli Praveen	status = "okay";
128*978a17d1SVattipalli Praveen};
129*978a17d1SVattipalli Praveen
130*978a17d1SVattipalli Praveen&refclk {
131*978a17d1SVattipalli Praveen	clock-frequency = <125000000>;
132*978a17d1SVattipalli Praveen};
133*978a17d1SVattipalli Praveen
134*978a17d1SVattipalli Praveen&rtc {
135*978a17d1SVattipalli Praveen	status = "okay";
136*978a17d1SVattipalli Praveen};
137*978a17d1SVattipalli Praveen
138*978a17d1SVattipalli Praveen&syscontroller {
139*978a17d1SVattipalli Praveen	status = "okay";
140*978a17d1SVattipalli Praveen};
141*978a17d1SVattipalli Praveen
142*978a17d1SVattipalli Praveen&usb {
143*978a17d1SVattipalli Praveen	status = "okay";
144*978a17d1SVattipalli Praveen	dr_mode = "otg";
145*978a17d1SVattipalli Praveen};
146