1*978a17d1SVattipalli Praveen// SPDX-License-Identifier: (GPL-2.0 OR MIT) 2*978a17d1SVattipalli Praveen/* Copyright (c) 2022 Microchip Technology Inc */ 3*978a17d1SVattipalli Praveen 4*978a17d1SVattipalli Praveen/ { 5*978a17d1SVattipalli Praveen fabric_clk3: fabric-clk3 { 6*978a17d1SVattipalli Praveen compatible = "fixed-clock"; 7*978a17d1SVattipalli Praveen #clock-cells = <0>; 8*978a17d1SVattipalli Praveen clock-frequency = <0>; 9*978a17d1SVattipalli Praveen }; 10*978a17d1SVattipalli Praveen 11*978a17d1SVattipalli Praveen fabric_clk1: fabric-clk1 { 12*978a17d1SVattipalli Praveen compatible = "fixed-clock"; 13*978a17d1SVattipalli Praveen #clock-cells = <0>; 14*978a17d1SVattipalli Praveen clock-frequency = <125000000>; 15*978a17d1SVattipalli Praveen }; 16*978a17d1SVattipalli Praveen 17*978a17d1SVattipalli Praveen pcie: pcie@2000000000 { 18*978a17d1SVattipalli Praveen compatible = "microchip,pcie-host-1.0"; 19*978a17d1SVattipalli Praveen #address-cells = <0x3>; 20*978a17d1SVattipalli Praveen #interrupt-cells = <0x1>; 21*978a17d1SVattipalli Praveen #size-cells = <0x2>; 22*978a17d1SVattipalli Praveen device_type = "pci"; 23*978a17d1SVattipalli Praveen reg = <0x20 0x0 0x0 0x8000000>, <0x0 0x43000000 0x0 0x10000>; 24*978a17d1SVattipalli Praveen reg-names = "cfg", "apb"; 25*978a17d1SVattipalli Praveen bus-range = <0x0 0x7f>; 26*978a17d1SVattipalli Praveen interrupt-parent = <&plic>; 27*978a17d1SVattipalli Praveen interrupts = <119>; 28*978a17d1SVattipalli Praveen interrupt-map = <0 0 0 1 &pcie_intc 0>, 29*978a17d1SVattipalli Praveen <0 0 0 2 &pcie_intc 1>, 30*978a17d1SVattipalli Praveen <0 0 0 3 &pcie_intc 2>, 31*978a17d1SVattipalli Praveen <0 0 0 4 &pcie_intc 3>; 32*978a17d1SVattipalli Praveen interrupt-map-mask = <0 0 0 7>; 33*978a17d1SVattipalli Praveen clocks = <&fabric_clk1>, <&fabric_clk1>, <&fabric_clk3>; 34*978a17d1SVattipalli Praveen clock-names = "fic0", "fic1", "fic3"; 35*978a17d1SVattipalli Praveen ranges = <0x3000000 0x0 0x8000000 0x20 0x8000000 0x0 0x80000000>; 36*978a17d1SVattipalli Praveen msi-parent = <&pcie>; 37*978a17d1SVattipalli Praveen msi-controller; 38*978a17d1SVattipalli Praveen status = "disabled"; 39*978a17d1SVattipalli Praveen pcie_intc: interrupt-controller { 40*978a17d1SVattipalli Praveen #address-cells = <0>; 41*978a17d1SVattipalli Praveen #interrupt-cells = <1>; 42*978a17d1SVattipalli Praveen interrupt-controller; 43*978a17d1SVattipalli Praveen }; 44*978a17d1SVattipalli Praveen }; 45*978a17d1SVattipalli Praveen}; 46