14f246ba3SJonas Bonn/dts-v1/; 24f246ba3SJonas Bonn/ { 34f246ba3SJonas Bonn compatible = "opencores,or1ksim"; 44f246ba3SJonas Bonn #address-cells = <1>; 54f246ba3SJonas Bonn #size-cells = <1>; 64f246ba3SJonas Bonn interrupt-parent = <&pic>; 74f246ba3SJonas Bonn 84f246ba3SJonas Bonn chosen { 94f246ba3SJonas Bonn bootargs = "console=uart,mmio,0x90000000,115200"; 104f246ba3SJonas Bonn }; 114f246ba3SJonas Bonn 124f246ba3SJonas Bonn memory@0 { 134f246ba3SJonas Bonn device_type = "memory"; 144f246ba3SJonas Bonn reg = <0x00000000 0x02000000>; 154f246ba3SJonas Bonn }; 164f246ba3SJonas Bonn 174f246ba3SJonas Bonn cpus { 184f246ba3SJonas Bonn #address-cells = <1>; 194f246ba3SJonas Bonn #size-cells = <0>; 204f246ba3SJonas Bonn cpu@0 { 214f246ba3SJonas Bonn compatible = "opencores,or1200-rtlsvn481"; 224f246ba3SJonas Bonn reg = <0>; 234f246ba3SJonas Bonn clock-frequency = <20000000>; 244f246ba3SJonas Bonn }; 254f246ba3SJonas Bonn }; 264f246ba3SJonas Bonn 274f246ba3SJonas Bonn /* 284f246ba3SJonas Bonn * OR1K PIC is built into CPU and accessed via special purpose 294f246ba3SJonas Bonn * registers. It is not addressable and, hence, has no 'reg' 304f246ba3SJonas Bonn * property. 314f246ba3SJonas Bonn */ 324f246ba3SJonas Bonn pic: pic { 334f246ba3SJonas Bonn compatible = "opencores,or1k-pic"; 344f246ba3SJonas Bonn #interrupt-cells = <1>; 354f246ba3SJonas Bonn interrupt-controller; 364f246ba3SJonas Bonn }; 374f246ba3SJonas Bonn 384f246ba3SJonas Bonn serial0: serial@90000000 { 394f246ba3SJonas Bonn compatible = "opencores,uart16550-rtlsvn105", "ns16550a"; 404f246ba3SJonas Bonn reg = <0x90000000 0x100>; 414f246ba3SJonas Bonn interrupts = <2>; 424f246ba3SJonas Bonn clock-frequency = <20000000>; 434f246ba3SJonas Bonn }; 444f246ba3SJonas Bonn 454f246ba3SJonas Bonn enet0: ethoc@92000000 { 464f246ba3SJonas Bonn compatible = "opencores,ethmac-rtlsvn338"; 474f246ba3SJonas Bonn reg = <0x92000000 0x100>; 484f246ba3SJonas Bonn interrupts = <4>; 494f246ba3SJonas Bonn }; 504f246ba3SJonas Bonn}; 51