171e2f4ddSJiaxun Yang /* SPDX-License-Identifier: GPL-2.0-or-later */ 271e2f4ddSJiaxun Yang /* 371e2f4ddSJiaxun Yang * Copyright (C) 2009 Lemote, Inc. 471e2f4ddSJiaxun Yang * Author: Wu Zhangjin <wuzhangjin@gmail.com> 571e2f4ddSJiaxun Yang */ 671e2f4ddSJiaxun Yang 75831fdb0SJiaxun Yang #ifndef __ASM_MACH_LOONGSON2EF_LOONGSON_H 85831fdb0SJiaxun Yang #define __ASM_MACH_LOONGSON2EF_LOONGSON_H 971e2f4ddSJiaxun Yang 1071e2f4ddSJiaxun Yang #include <linux/io.h> 1171e2f4ddSJiaxun Yang #include <linux/init.h> 1271e2f4ddSJiaxun Yang #include <linux/irq.h> 1371e2f4ddSJiaxun Yang 1471e2f4ddSJiaxun Yang /* loongson internal northbridge initialization */ 1571e2f4ddSJiaxun Yang extern void bonito_irq_init(void); 1671e2f4ddSJiaxun Yang 1771e2f4ddSJiaxun Yang /* machine-specific reboot/halt operation */ 1871e2f4ddSJiaxun Yang extern void mach_prepare_reboot(void); 1971e2f4ddSJiaxun Yang extern void mach_prepare_shutdown(void); 2071e2f4ddSJiaxun Yang 2171e2f4ddSJiaxun Yang /* environment arguments from bootloader */ 2271e2f4ddSJiaxun Yang extern u32 cpu_clock_freq; 2371e2f4ddSJiaxun Yang extern u32 memsize, highmemsize; 2471e2f4ddSJiaxun Yang extern const struct plat_smp_ops loongson3_smp_ops; 2571e2f4ddSJiaxun Yang 2671e2f4ddSJiaxun Yang /* loongson-specific command line, env and memory initialization */ 2771e2f4ddSJiaxun Yang extern void __init prom_init_memory(void); 2871e2f4ddSJiaxun Yang extern void __init prom_init_cmdline(void); 2971e2f4ddSJiaxun Yang extern void __init prom_init_machtype(void); 3071e2f4ddSJiaxun Yang extern void __init prom_init_env(void); 3171e2f4ddSJiaxun Yang #ifdef CONFIG_LOONGSON_UART_BASE 325831fdb0SJiaxun Yang extern unsigned long _loongson_uart_base, loongson_uart_base; 3371e2f4ddSJiaxun Yang extern void prom_init_loongson_uart_base(void); 3471e2f4ddSJiaxun Yang #endif 3571e2f4ddSJiaxun Yang 3671e2f4ddSJiaxun Yang static inline void prom_init_uart_base(void) 3771e2f4ddSJiaxun Yang { 3871e2f4ddSJiaxun Yang #ifdef CONFIG_LOONGSON_UART_BASE 3971e2f4ddSJiaxun Yang prom_init_loongson_uart_base(); 4071e2f4ddSJiaxun Yang #endif 4171e2f4ddSJiaxun Yang } 4271e2f4ddSJiaxun Yang 4371e2f4ddSJiaxun Yang /* irq operation functions */ 4471e2f4ddSJiaxun Yang extern void bonito_irqdispatch(void); 4571e2f4ddSJiaxun Yang extern void __init bonito_irq_init(void); 4671e2f4ddSJiaxun Yang extern void __init mach_init_irq(void); 4771e2f4ddSJiaxun Yang extern void mach_irq_dispatch(unsigned int pending); 4871e2f4ddSJiaxun Yang extern int mach_i8259_irq(void); 4971e2f4ddSJiaxun Yang 5071e2f4ddSJiaxun Yang /* We need this in some places... */ 5171e2f4ddSJiaxun Yang #define delay() ({ \ 5271e2f4ddSJiaxun Yang int x; \ 5371e2f4ddSJiaxun Yang for (x = 0; x < 100000; x++) \ 5471e2f4ddSJiaxun Yang __asm__ __volatile__(""); \ 5571e2f4ddSJiaxun Yang }) 5671e2f4ddSJiaxun Yang 5771e2f4ddSJiaxun Yang #define LOONGSON_REG(x) \ 5871e2f4ddSJiaxun Yang (*(volatile u32 *)((char *)CKSEG1ADDR(LOONGSON_REG_BASE) + (x))) 5971e2f4ddSJiaxun Yang 6071e2f4ddSJiaxun Yang #define LOONGSON_IRQ_BASE 32 6171e2f4ddSJiaxun Yang #define LOONGSON2_PERFCNT_IRQ (MIPS_CPU_IRQ_BASE + 6) /* cpu perf counter */ 6271e2f4ddSJiaxun Yang 6371e2f4ddSJiaxun Yang #include <linux/interrupt.h> 6471e2f4ddSJiaxun Yang static inline void do_perfcnt_IRQ(void) 6571e2f4ddSJiaxun Yang { 6671e2f4ddSJiaxun Yang #if IS_ENABLED(CONFIG_OPROFILE) 6771e2f4ddSJiaxun Yang do_IRQ(LOONGSON2_PERFCNT_IRQ); 6871e2f4ddSJiaxun Yang #endif 6971e2f4ddSJiaxun Yang } 7071e2f4ddSJiaxun Yang 7171e2f4ddSJiaxun Yang #define LOONGSON_FLASH_BASE 0x1c000000 7271e2f4ddSJiaxun Yang #define LOONGSON_FLASH_SIZE 0x02000000 /* 32M */ 7371e2f4ddSJiaxun Yang #define LOONGSON_FLASH_TOP (LOONGSON_FLASH_BASE+LOONGSON_FLASH_SIZE-1) 7471e2f4ddSJiaxun Yang 7571e2f4ddSJiaxun Yang #define LOONGSON_LIO0_BASE 0x1e000000 7671e2f4ddSJiaxun Yang #define LOONGSON_LIO0_SIZE 0x01C00000 /* 28M */ 7771e2f4ddSJiaxun Yang #define LOONGSON_LIO0_TOP (LOONGSON_LIO0_BASE+LOONGSON_LIO0_SIZE-1) 7871e2f4ddSJiaxun Yang 7971e2f4ddSJiaxun Yang #define LOONGSON_BOOT_BASE 0x1fc00000 8071e2f4ddSJiaxun Yang #define LOONGSON_BOOT_SIZE 0x00100000 /* 1M */ 8171e2f4ddSJiaxun Yang #define LOONGSON_BOOT_TOP (LOONGSON_BOOT_BASE+LOONGSON_BOOT_SIZE-1) 8271e2f4ddSJiaxun Yang #define LOONGSON_REG_BASE 0x1fe00000 8371e2f4ddSJiaxun Yang #define LOONGSON_REG_SIZE 0x00100000 /* 256Bytes + 256Bytes + ??? */ 8471e2f4ddSJiaxun Yang #define LOONGSON_REG_TOP (LOONGSON_REG_BASE+LOONGSON_REG_SIZE-1) 8571e2f4ddSJiaxun Yang 8671e2f4ddSJiaxun Yang #define LOONGSON_LIO1_BASE 0x1ff00000 8771e2f4ddSJiaxun Yang #define LOONGSON_LIO1_SIZE 0x00100000 /* 1M */ 8871e2f4ddSJiaxun Yang #define LOONGSON_LIO1_TOP (LOONGSON_LIO1_BASE+LOONGSON_LIO1_SIZE-1) 8971e2f4ddSJiaxun Yang 9071e2f4ddSJiaxun Yang #define LOONGSON_PCILO0_BASE 0x10000000 9171e2f4ddSJiaxun Yang #define LOONGSON_PCILO1_BASE 0x14000000 9271e2f4ddSJiaxun Yang #define LOONGSON_PCILO2_BASE 0x18000000 9371e2f4ddSJiaxun Yang #define LOONGSON_PCILO_BASE LOONGSON_PCILO0_BASE 9471e2f4ddSJiaxun Yang #define LOONGSON_PCILO_SIZE 0x0c000000 /* 64M * 3 */ 9571e2f4ddSJiaxun Yang #define LOONGSON_PCILO_TOP (LOONGSON_PCILO0_BASE+LOONGSON_PCILO_SIZE-1) 9671e2f4ddSJiaxun Yang 9771e2f4ddSJiaxun Yang #define LOONGSON_PCICFG_BASE 0x1fe80000 9871e2f4ddSJiaxun Yang #define LOONGSON_PCICFG_SIZE 0x00000800 /* 2K */ 9971e2f4ddSJiaxun Yang #define LOONGSON_PCICFG_TOP (LOONGSON_PCICFG_BASE+LOONGSON_PCICFG_SIZE-1) 10071e2f4ddSJiaxun Yang #define LOONGSON_PCIIO_BASE 0x1fd00000 10171e2f4ddSJiaxun Yang 10271e2f4ddSJiaxun Yang #define LOONGSON_PCIIO_SIZE 0x00100000 /* 1M */ 10371e2f4ddSJiaxun Yang #define LOONGSON_PCIIO_TOP (LOONGSON_PCIIO_BASE+LOONGSON_PCIIO_SIZE-1) 10471e2f4ddSJiaxun Yang 10571e2f4ddSJiaxun Yang /* Loongson Register Bases */ 10671e2f4ddSJiaxun Yang 10771e2f4ddSJiaxun Yang #define LOONGSON_PCICONFIGBASE 0x00 10871e2f4ddSJiaxun Yang #define LOONGSON_REGBASE 0x100 10971e2f4ddSJiaxun Yang 11071e2f4ddSJiaxun Yang /* PCI Configuration Registers */ 11171e2f4ddSJiaxun Yang 11271e2f4ddSJiaxun Yang #define LOONGSON_PCI_REG(x) LOONGSON_REG(LOONGSON_PCICONFIGBASE + (x)) 11371e2f4ddSJiaxun Yang #define LOONGSON_PCIDID LOONGSON_PCI_REG(0x00) 11471e2f4ddSJiaxun Yang #define LOONGSON_PCICMD LOONGSON_PCI_REG(0x04) 11571e2f4ddSJiaxun Yang #define LOONGSON_PCICLASS LOONGSON_PCI_REG(0x08) 11671e2f4ddSJiaxun Yang #define LOONGSON_PCILTIMER LOONGSON_PCI_REG(0x0c) 11771e2f4ddSJiaxun Yang #define LOONGSON_PCIBASE0 LOONGSON_PCI_REG(0x10) 11871e2f4ddSJiaxun Yang #define LOONGSON_PCIBASE1 LOONGSON_PCI_REG(0x14) 11971e2f4ddSJiaxun Yang #define LOONGSON_PCIBASE2 LOONGSON_PCI_REG(0x18) 12071e2f4ddSJiaxun Yang #define LOONGSON_PCIBASE3 LOONGSON_PCI_REG(0x1c) 12171e2f4ddSJiaxun Yang #define LOONGSON_PCIBASE4 LOONGSON_PCI_REG(0x20) 12271e2f4ddSJiaxun Yang #define LOONGSON_PCIEXPRBASE LOONGSON_PCI_REG(0x30) 12371e2f4ddSJiaxun Yang #define LOONGSON_PCIINT LOONGSON_PCI_REG(0x3c) 12471e2f4ddSJiaxun Yang 12571e2f4ddSJiaxun Yang #define LOONGSON_PCI_ISR4C LOONGSON_PCI_REG(0x4c) 12671e2f4ddSJiaxun Yang 12771e2f4ddSJiaxun Yang #define LOONGSON_PCICMD_PERR_CLR 0x80000000 12871e2f4ddSJiaxun Yang #define LOONGSON_PCICMD_SERR_CLR 0x40000000 12971e2f4ddSJiaxun Yang #define LOONGSON_PCICMD_MABORT_CLR 0x20000000 13071e2f4ddSJiaxun Yang #define LOONGSON_PCICMD_MTABORT_CLR 0x10000000 13171e2f4ddSJiaxun Yang #define LOONGSON_PCICMD_TABORT_CLR 0x08000000 13271e2f4ddSJiaxun Yang #define LOONGSON_PCICMD_MPERR_CLR 0x01000000 13371e2f4ddSJiaxun Yang #define LOONGSON_PCICMD_PERRRESPEN 0x00000040 13471e2f4ddSJiaxun Yang #define LOONGSON_PCICMD_ASTEPEN 0x00000080 13571e2f4ddSJiaxun Yang #define LOONGSON_PCICMD_SERREN 0x00000100 13671e2f4ddSJiaxun Yang #define LOONGSON_PCILTIMER_BUSLATENCY 0x0000ff00 13771e2f4ddSJiaxun Yang #define LOONGSON_PCILTIMER_BUSLATENCY_SHIFT 8 13871e2f4ddSJiaxun Yang 13971e2f4ddSJiaxun Yang /* Loongson h/w Configuration */ 14071e2f4ddSJiaxun Yang 14171e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_OFFSET 0x4 14271e2f4ddSJiaxun Yang #define LOONGSON_GENCFG LOONGSON_REG(LOONGSON_REGBASE + LOONGSON_GENCFG_OFFSET) 14371e2f4ddSJiaxun Yang 14471e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_DEBUGMODE 0x00000001 14571e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_SNOOPEN 0x00000002 14671e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_CPUSELFRESET 0x00000004 14771e2f4ddSJiaxun Yang 14871e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_FORCE_IRQA 0x00000008 14971e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_IRQA_ISOUT 0x00000010 15071e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_IRQA_FROM_INT1 0x00000020 15171e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_BYTESWAP 0x00000040 15271e2f4ddSJiaxun Yang 15371e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_UNCACHED 0x00000080 15471e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_PREFETCHEN 0x00000100 15571e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_WBEHINDEN 0x00000200 15671e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_CACHEALG 0x00000c00 15771e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_CACHEALG_SHIFT 10 15871e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_PCIQUEUE 0x00001000 15971e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_CACHESTOP 0x00002000 16071e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_MSTRBYTESWAP 0x00004000 16171e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_BUSERREN 0x00008000 16271e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_NORETRYTIMEOUT 0x00010000 16371e2f4ddSJiaxun Yang #define LOONGSON_GENCFG_SHORTCOPYTIMEOUT 0x00020000 16471e2f4ddSJiaxun Yang 16571e2f4ddSJiaxun Yang /* PCI address map control */ 16671e2f4ddSJiaxun Yang 16771e2f4ddSJiaxun Yang #define LOONGSON_PCIMAP LOONGSON_REG(LOONGSON_REGBASE + 0x10) 16871e2f4ddSJiaxun Yang #define LOONGSON_PCIMEMBASECFG LOONGSON_REG(LOONGSON_REGBASE + 0x14) 16971e2f4ddSJiaxun Yang #define LOONGSON_PCIMAP_CFG LOONGSON_REG(LOONGSON_REGBASE + 0x18) 17071e2f4ddSJiaxun Yang 17171e2f4ddSJiaxun Yang /* GPIO Regs - r/w */ 17271e2f4ddSJiaxun Yang 17371e2f4ddSJiaxun Yang #define LOONGSON_GPIODATA LOONGSON_REG(LOONGSON_REGBASE + 0x1c) 17471e2f4ddSJiaxun Yang #define LOONGSON_GPIOIE LOONGSON_REG(LOONGSON_REGBASE + 0x20) 17571e2f4ddSJiaxun Yang 17671e2f4ddSJiaxun Yang /* ICU Configuration Regs - r/w */ 17771e2f4ddSJiaxun Yang 17871e2f4ddSJiaxun Yang #define LOONGSON_INTEDGE LOONGSON_REG(LOONGSON_REGBASE + 0x24) 17971e2f4ddSJiaxun Yang #define LOONGSON_INTSTEER LOONGSON_REG(LOONGSON_REGBASE + 0x28) 18071e2f4ddSJiaxun Yang #define LOONGSON_INTPOL LOONGSON_REG(LOONGSON_REGBASE + 0x2c) 18171e2f4ddSJiaxun Yang 18271e2f4ddSJiaxun Yang /* ICU Enable Regs - IntEn & IntISR are r/o. */ 18371e2f4ddSJiaxun Yang 18471e2f4ddSJiaxun Yang #define LOONGSON_INTENSET LOONGSON_REG(LOONGSON_REGBASE + 0x30) 18571e2f4ddSJiaxun Yang #define LOONGSON_INTENCLR LOONGSON_REG(LOONGSON_REGBASE + 0x34) 18671e2f4ddSJiaxun Yang #define LOONGSON_INTEN LOONGSON_REG(LOONGSON_REGBASE + 0x38) 18771e2f4ddSJiaxun Yang #define LOONGSON_INTISR LOONGSON_REG(LOONGSON_REGBASE + 0x3c) 18871e2f4ddSJiaxun Yang 18971e2f4ddSJiaxun Yang /* ICU */ 19071e2f4ddSJiaxun Yang #define LOONGSON_ICU_MBOXES 0x0000000f 19171e2f4ddSJiaxun Yang #define LOONGSON_ICU_MBOXES_SHIFT 0 19271e2f4ddSJiaxun Yang #define LOONGSON_ICU_DMARDY 0x00000010 19371e2f4ddSJiaxun Yang #define LOONGSON_ICU_DMAEMPTY 0x00000020 19471e2f4ddSJiaxun Yang #define LOONGSON_ICU_COPYRDY 0x00000040 19571e2f4ddSJiaxun Yang #define LOONGSON_ICU_COPYEMPTY 0x00000080 19671e2f4ddSJiaxun Yang #define LOONGSON_ICU_COPYERR 0x00000100 19771e2f4ddSJiaxun Yang #define LOONGSON_ICU_PCIIRQ 0x00000200 19871e2f4ddSJiaxun Yang #define LOONGSON_ICU_MASTERERR 0x00000400 19971e2f4ddSJiaxun Yang #define LOONGSON_ICU_SYSTEMERR 0x00000800 20071e2f4ddSJiaxun Yang #define LOONGSON_ICU_DRAMPERR 0x00001000 20171e2f4ddSJiaxun Yang #define LOONGSON_ICU_RETRYERR 0x00002000 20271e2f4ddSJiaxun Yang #define LOONGSON_ICU_GPIOS 0x01ff0000 20371e2f4ddSJiaxun Yang #define LOONGSON_ICU_GPIOS_SHIFT 16 20471e2f4ddSJiaxun Yang #define LOONGSON_ICU_GPINS 0x7e000000 20571e2f4ddSJiaxun Yang #define LOONGSON_ICU_GPINS_SHIFT 25 20671e2f4ddSJiaxun Yang #define LOONGSON_ICU_MBOX(N) (1<<(LOONGSON_ICU_MBOXES_SHIFT+(N))) 20771e2f4ddSJiaxun Yang #define LOONGSON_ICU_GPIO(N) (1<<(LOONGSON_ICU_GPIOS_SHIFT+(N))) 20871e2f4ddSJiaxun Yang #define LOONGSON_ICU_GPIN(N) (1<<(LOONGSON_ICU_GPINS_SHIFT+(N))) 20971e2f4ddSJiaxun Yang 21071e2f4ddSJiaxun Yang /* PCI prefetch window base & mask */ 21171e2f4ddSJiaxun Yang 21271e2f4ddSJiaxun Yang #define LOONGSON_MEM_WIN_BASE_L LOONGSON_REG(LOONGSON_REGBASE + 0x40) 21371e2f4ddSJiaxun Yang #define LOONGSON_MEM_WIN_BASE_H LOONGSON_REG(LOONGSON_REGBASE + 0x44) 21471e2f4ddSJiaxun Yang #define LOONGSON_MEM_WIN_MASK_L LOONGSON_REG(LOONGSON_REGBASE + 0x48) 21571e2f4ddSJiaxun Yang #define LOONGSON_MEM_WIN_MASK_H LOONGSON_REG(LOONGSON_REGBASE + 0x4c) 21671e2f4ddSJiaxun Yang 21771e2f4ddSJiaxun Yang /* PCI_Hit*_Sel_* */ 21871e2f4ddSJiaxun Yang 21971e2f4ddSJiaxun Yang #define LOONGSON_PCI_HIT0_SEL_L LOONGSON_REG(LOONGSON_REGBASE + 0x50) 22071e2f4ddSJiaxun Yang #define LOONGSON_PCI_HIT0_SEL_H LOONGSON_REG(LOONGSON_REGBASE + 0x54) 22171e2f4ddSJiaxun Yang #define LOONGSON_PCI_HIT1_SEL_L LOONGSON_REG(LOONGSON_REGBASE + 0x58) 22271e2f4ddSJiaxun Yang #define LOONGSON_PCI_HIT1_SEL_H LOONGSON_REG(LOONGSON_REGBASE + 0x5c) 22371e2f4ddSJiaxun Yang #define LOONGSON_PCI_HIT2_SEL_L LOONGSON_REG(LOONGSON_REGBASE + 0x60) 22471e2f4ddSJiaxun Yang #define LOONGSON_PCI_HIT2_SEL_H LOONGSON_REG(LOONGSON_REGBASE + 0x64) 22571e2f4ddSJiaxun Yang 22671e2f4ddSJiaxun Yang /* PXArb Config & Status */ 22771e2f4ddSJiaxun Yang 22871e2f4ddSJiaxun Yang #define LOONGSON_PXARB_CFG LOONGSON_REG(LOONGSON_REGBASE + 0x68) 22971e2f4ddSJiaxun Yang #define LOONGSON_PXARB_STATUS LOONGSON_REG(LOONGSON_REGBASE + 0x6c) 23071e2f4ddSJiaxun Yang 23171e2f4ddSJiaxun Yang /* Chip Config registor of each physical cpu package, PRid >= Loongson-2F */ 2325831fdb0SJiaxun Yang #define LOONGSON_CHIPCFG (void __iomem *)TO_UNCAC(0x1fc00180) 23371e2f4ddSJiaxun Yang 23471e2f4ddSJiaxun Yang /* pcimap */ 23571e2f4ddSJiaxun Yang 23671e2f4ddSJiaxun Yang #define LOONGSON_PCIMAP_PCIMAP_LO0 0x0000003f 23771e2f4ddSJiaxun Yang #define LOONGSON_PCIMAP_PCIMAP_LO0_SHIFT 0 23871e2f4ddSJiaxun Yang #define LOONGSON_PCIMAP_PCIMAP_LO1 0x00000fc0 23971e2f4ddSJiaxun Yang #define LOONGSON_PCIMAP_PCIMAP_LO1_SHIFT 6 24071e2f4ddSJiaxun Yang #define LOONGSON_PCIMAP_PCIMAP_LO2 0x0003f000 24171e2f4ddSJiaxun Yang #define LOONGSON_PCIMAP_PCIMAP_LO2_SHIFT 12 24271e2f4ddSJiaxun Yang #define LOONGSON_PCIMAP_PCIMAP_2 0x00040000 24371e2f4ddSJiaxun Yang #define LOONGSON_PCIMAP_WIN(WIN, ADDR) \ 24471e2f4ddSJiaxun Yang ((((ADDR)>>26) & LOONGSON_PCIMAP_PCIMAP_LO0) << ((WIN)*6)) 24571e2f4ddSJiaxun Yang 24671e2f4ddSJiaxun Yang #ifdef CONFIG_CPU_SUPPORTS_CPUFREQ 24771e2f4ddSJiaxun Yang #include <linux/cpufreq.h> 24871e2f4ddSJiaxun Yang extern struct cpufreq_frequency_table loongson2_clockmod_table[]; 24971e2f4ddSJiaxun Yang #endif 25071e2f4ddSJiaxun Yang 25171e2f4ddSJiaxun Yang /* 25271e2f4ddSJiaxun Yang * address windows configuration module 25371e2f4ddSJiaxun Yang * 25471e2f4ddSJiaxun Yang * loongson2e do not have this module 25571e2f4ddSJiaxun Yang */ 25671e2f4ddSJiaxun Yang #ifdef CONFIG_CPU_SUPPORTS_ADDRWINCFG 25771e2f4ddSJiaxun Yang 25871e2f4ddSJiaxun Yang /* address window config module base address */ 25971e2f4ddSJiaxun Yang #define LOONGSON_ADDRWINCFG_BASE 0x3ff00000ul 26071e2f4ddSJiaxun Yang #define LOONGSON_ADDRWINCFG_SIZE 0x180 26171e2f4ddSJiaxun Yang 26271e2f4ddSJiaxun Yang extern unsigned long _loongson_addrwincfg_base; 26371e2f4ddSJiaxun Yang #define LOONGSON_ADDRWINCFG(offset) \ 26471e2f4ddSJiaxun Yang (*(volatile u64 *)(_loongson_addrwincfg_base + (offset))) 26571e2f4ddSJiaxun Yang 26671e2f4ddSJiaxun Yang #define CPU_WIN0_BASE LOONGSON_ADDRWINCFG(0x00) 26771e2f4ddSJiaxun Yang #define CPU_WIN1_BASE LOONGSON_ADDRWINCFG(0x08) 26871e2f4ddSJiaxun Yang #define CPU_WIN2_BASE LOONGSON_ADDRWINCFG(0x10) 26971e2f4ddSJiaxun Yang #define CPU_WIN3_BASE LOONGSON_ADDRWINCFG(0x18) 27071e2f4ddSJiaxun Yang 27171e2f4ddSJiaxun Yang #define CPU_WIN0_MASK LOONGSON_ADDRWINCFG(0x20) 27271e2f4ddSJiaxun Yang #define CPU_WIN1_MASK LOONGSON_ADDRWINCFG(0x28) 27371e2f4ddSJiaxun Yang #define CPU_WIN2_MASK LOONGSON_ADDRWINCFG(0x30) 27471e2f4ddSJiaxun Yang #define CPU_WIN3_MASK LOONGSON_ADDRWINCFG(0x38) 27571e2f4ddSJiaxun Yang 27671e2f4ddSJiaxun Yang #define CPU_WIN0_MMAP LOONGSON_ADDRWINCFG(0x40) 27771e2f4ddSJiaxun Yang #define CPU_WIN1_MMAP LOONGSON_ADDRWINCFG(0x48) 27871e2f4ddSJiaxun Yang #define CPU_WIN2_MMAP LOONGSON_ADDRWINCFG(0x50) 27971e2f4ddSJiaxun Yang #define CPU_WIN3_MMAP LOONGSON_ADDRWINCFG(0x58) 28071e2f4ddSJiaxun Yang 28171e2f4ddSJiaxun Yang #define PCIDMA_WIN0_BASE LOONGSON_ADDRWINCFG(0x60) 28271e2f4ddSJiaxun Yang #define PCIDMA_WIN1_BASE LOONGSON_ADDRWINCFG(0x68) 28371e2f4ddSJiaxun Yang #define PCIDMA_WIN2_BASE LOONGSON_ADDRWINCFG(0x70) 28471e2f4ddSJiaxun Yang #define PCIDMA_WIN3_BASE LOONGSON_ADDRWINCFG(0x78) 28571e2f4ddSJiaxun Yang 28671e2f4ddSJiaxun Yang #define PCIDMA_WIN0_MASK LOONGSON_ADDRWINCFG(0x80) 28771e2f4ddSJiaxun Yang #define PCIDMA_WIN1_MASK LOONGSON_ADDRWINCFG(0x88) 28871e2f4ddSJiaxun Yang #define PCIDMA_WIN2_MASK LOONGSON_ADDRWINCFG(0x90) 28971e2f4ddSJiaxun Yang #define PCIDMA_WIN3_MASK LOONGSON_ADDRWINCFG(0x98) 29071e2f4ddSJiaxun Yang 29171e2f4ddSJiaxun Yang #define PCIDMA_WIN0_MMAP LOONGSON_ADDRWINCFG(0xa0) 29271e2f4ddSJiaxun Yang #define PCIDMA_WIN1_MMAP LOONGSON_ADDRWINCFG(0xa8) 29371e2f4ddSJiaxun Yang #define PCIDMA_WIN2_MMAP LOONGSON_ADDRWINCFG(0xb0) 29471e2f4ddSJiaxun Yang #define PCIDMA_WIN3_MMAP LOONGSON_ADDRWINCFG(0xb8) 29571e2f4ddSJiaxun Yang 29671e2f4ddSJiaxun Yang #define ADDRWIN_WIN0 0 29771e2f4ddSJiaxun Yang #define ADDRWIN_WIN1 1 29871e2f4ddSJiaxun Yang #define ADDRWIN_WIN2 2 29971e2f4ddSJiaxun Yang #define ADDRWIN_WIN3 3 30071e2f4ddSJiaxun Yang 30171e2f4ddSJiaxun Yang #define ADDRWIN_MAP_DST_DDR 0 30271e2f4ddSJiaxun Yang #define ADDRWIN_MAP_DST_PCI 1 30371e2f4ddSJiaxun Yang #define ADDRWIN_MAP_DST_LIO 1 30471e2f4ddSJiaxun Yang 30571e2f4ddSJiaxun Yang /* 30671e2f4ddSJiaxun Yang * s: CPU, PCIDMA 30771e2f4ddSJiaxun Yang * d: DDR, PCI, LIO 30871e2f4ddSJiaxun Yang * win: 0, 1, 2, 3 30971e2f4ddSJiaxun Yang * src: map source 31071e2f4ddSJiaxun Yang * dst: map destination 31171e2f4ddSJiaxun Yang * size: ~mask + 1 31271e2f4ddSJiaxun Yang */ 31371e2f4ddSJiaxun Yang #define LOONGSON_ADDRWIN_CFG(s, d, w, src, dst, size) do {\ 31471e2f4ddSJiaxun Yang s##_WIN##w##_BASE = (src); \ 31571e2f4ddSJiaxun Yang s##_WIN##w##_MMAP = (dst) | ADDRWIN_MAP_DST_##d; \ 31671e2f4ddSJiaxun Yang s##_WIN##w##_MASK = ~(size-1); \ 31771e2f4ddSJiaxun Yang } while (0) 31871e2f4ddSJiaxun Yang 31971e2f4ddSJiaxun Yang #define LOONGSON_ADDRWIN_CPUTOPCI(win, src, dst, size) \ 32071e2f4ddSJiaxun Yang LOONGSON_ADDRWIN_CFG(CPU, PCI, win, src, dst, size) 32171e2f4ddSJiaxun Yang #define LOONGSON_ADDRWIN_CPUTODDR(win, src, dst, size) \ 32271e2f4ddSJiaxun Yang LOONGSON_ADDRWIN_CFG(CPU, DDR, win, src, dst, size) 32371e2f4ddSJiaxun Yang #define LOONGSON_ADDRWIN_PCITODDR(win, src, dst, size) \ 32471e2f4ddSJiaxun Yang LOONGSON_ADDRWIN_CFG(PCIDMA, DDR, win, src, dst, size) 32571e2f4ddSJiaxun Yang 32671e2f4ddSJiaxun Yang #endif /* ! CONFIG_CPU_SUPPORTS_ADDRWINCFG */ 32771e2f4ddSJiaxun Yang 3285831fdb0SJiaxun Yang #endif /* __ASM_MACH_LOONGSON2EF_LOONGSON_H */ 329