1e0ff30b2SJoseph S. Barrera III// SPDX-License-Identifier: (GPL-2.0+ OR MIT)
2e0ff30b2SJoseph S. Barrera III/*
3e0ff30b2SJoseph S. Barrera III * Google Wormdingler board device tree source
4e0ff30b2SJoseph S. Barrera III *
5e0ff30b2SJoseph S. Barrera III * Copyright 2021 Google LLC.
6e0ff30b2SJoseph S. Barrera III */
7e0ff30b2SJoseph S. Barrera III
8e0ff30b2SJoseph S. Barrera III/dts-v1/;
9e0ff30b2SJoseph S. Barrera III
10e0ff30b2SJoseph S. Barrera III#include "sc7180-trogdor.dtsi"
11e0ff30b2SJoseph S. Barrera III
12e0ff30b2SJoseph S. Barrera III/ {
13e0ff30b2SJoseph S. Barrera III	avdd_lcd: avdd-lcd {
14e0ff30b2SJoseph S. Barrera III		compatible = "regulator-fixed";
15e0ff30b2SJoseph S. Barrera III		regulator-name = "avdd_lcd";
16e0ff30b2SJoseph S. Barrera III
17e0ff30b2SJoseph S. Barrera III		gpio = <&tlmm 88 GPIO_ACTIVE_HIGH>;
18e0ff30b2SJoseph S. Barrera III		enable-active-high;
19e0ff30b2SJoseph S. Barrera III		pinctrl-names = "default";
20e0ff30b2SJoseph S. Barrera III		pinctrl-0 = <&avdd_lcd_en>;
21e0ff30b2SJoseph S. Barrera III
22e0ff30b2SJoseph S. Barrera III		vin-supply = <&pp5000_a>;
23e0ff30b2SJoseph S. Barrera III	};
24e0ff30b2SJoseph S. Barrera III
25e0ff30b2SJoseph S. Barrera III	avee_lcd: avee-lcd {
26e0ff30b2SJoseph S. Barrera III		compatible = "regulator-fixed";
27e0ff30b2SJoseph S. Barrera III		regulator-name = "avee_lcd";
28e0ff30b2SJoseph S. Barrera III
29e0ff30b2SJoseph S. Barrera III		gpio = <&tlmm 21 GPIO_ACTIVE_HIGH>;
30e0ff30b2SJoseph S. Barrera III		enable-active-high;
31e0ff30b2SJoseph S. Barrera III		pinctrl-names = "default";
32e0ff30b2SJoseph S. Barrera III		pinctrl-0 = <&avee_lcd_en>;
33e0ff30b2SJoseph S. Barrera III
34e0ff30b2SJoseph S. Barrera III		vin-supply = <&pp5000_a>;
35e0ff30b2SJoseph S. Barrera III	};
36e0ff30b2SJoseph S. Barrera III
37e0ff30b2SJoseph S. Barrera III	pp1800_ts:
38e0ff30b2SJoseph S. Barrera III	v1p8_mipi: v1p8-mipi {
39e0ff30b2SJoseph S. Barrera III		compatible = "regulator-fixed";
40e0ff30b2SJoseph S. Barrera III		regulator-name = "v1p8_mipi";
41e0ff30b2SJoseph S. Barrera III
42e0ff30b2SJoseph S. Barrera III		gpio = <&tlmm 86 GPIO_ACTIVE_HIGH>;
43e0ff30b2SJoseph S. Barrera III		enable-active-high;
44e0ff30b2SJoseph S. Barrera III		pinctrl-names = "default";
45e0ff30b2SJoseph S. Barrera III		pinctrl-0 = <&mipi_1800_en>;
46e0ff30b2SJoseph S. Barrera III
47e0ff30b2SJoseph S. Barrera III		vin-supply = <&pp3300_a>;
48e0ff30b2SJoseph S. Barrera III	};
49e0ff30b2SJoseph S. Barrera III
50e0ff30b2SJoseph S. Barrera III	thermal-zones {
51e0ff30b2SJoseph S. Barrera III		skin_temp_thermal: skin-temp-thermal {
52e0ff30b2SJoseph S. Barrera III			polling-delay-passive = <250>;
53e0ff30b2SJoseph S. Barrera III			polling-delay = <0>;
54e0ff30b2SJoseph S. Barrera III
55e0ff30b2SJoseph S. Barrera III			thermal-sensors = <&pm6150_adc_tm 1>;
56e0ff30b2SJoseph S. Barrera III			sustainable-power = <574>;
57e0ff30b2SJoseph S. Barrera III
58e0ff30b2SJoseph S. Barrera III			trips {
59e0ff30b2SJoseph S. Barrera III				skin_temp_alert0: trip-point0 {
60e0ff30b2SJoseph S. Barrera III					temperature = <58000>;
61e0ff30b2SJoseph S. Barrera III					hysteresis = <1000>;
62e0ff30b2SJoseph S. Barrera III					type = "passive";
63e0ff30b2SJoseph S. Barrera III				};
64e0ff30b2SJoseph S. Barrera III
65e0ff30b2SJoseph S. Barrera III				skin_temp_alert1: trip-point1 {
66e0ff30b2SJoseph S. Barrera III					temperature = <62500>;
67e0ff30b2SJoseph S. Barrera III					hysteresis = <1000>;
68e0ff30b2SJoseph S. Barrera III					type = "passive";
69e0ff30b2SJoseph S. Barrera III				};
70e0ff30b2SJoseph S. Barrera III
71e0ff30b2SJoseph S. Barrera III				skin-temp-crit {
72e0ff30b2SJoseph S. Barrera III					temperature = <68000>;
73e0ff30b2SJoseph S. Barrera III					hysteresis = <1000>;
74e0ff30b2SJoseph S. Barrera III					type = "critical";
75e0ff30b2SJoseph S. Barrera III				};
76e0ff30b2SJoseph S. Barrera III			};
77e0ff30b2SJoseph S. Barrera III
78e0ff30b2SJoseph S. Barrera III			cooling-maps {
79e0ff30b2SJoseph S. Barrera III				map0 {
80e0ff30b2SJoseph S. Barrera III					trip = <&skin_temp_alert0>;
81e0ff30b2SJoseph S. Barrera III					cooling-device = <&CPU6 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
82e0ff30b2SJoseph S. Barrera III							 <&CPU7 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
83e0ff30b2SJoseph S. Barrera III				};
84e0ff30b2SJoseph S. Barrera III
85e0ff30b2SJoseph S. Barrera III				map1 {
86e0ff30b2SJoseph S. Barrera III					trip = <&skin_temp_alert1>;
87e0ff30b2SJoseph S. Barrera III					cooling-device = <&CPU6 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>,
88e0ff30b2SJoseph S. Barrera III							 <&CPU7 THERMAL_NO_LIMIT THERMAL_NO_LIMIT>;
89e0ff30b2SJoseph S. Barrera III				};
90e0ff30b2SJoseph S. Barrera III			};
91e0ff30b2SJoseph S. Barrera III		};
92e0ff30b2SJoseph S. Barrera III	};
93e0ff30b2SJoseph S. Barrera III};
94e0ff30b2SJoseph S. Barrera III
95e0ff30b2SJoseph S. Barrera III&backlight {
96e0ff30b2SJoseph S. Barrera III	pwms = <&cros_ec_pwm 0>;
97e0ff30b2SJoseph S. Barrera III};
98e0ff30b2SJoseph S. Barrera III
99e0ff30b2SJoseph S. Barrera III&camcc {
100e0ff30b2SJoseph S. Barrera III	status = "okay";
101e0ff30b2SJoseph S. Barrera III};
102e0ff30b2SJoseph S. Barrera III
103e0ff30b2SJoseph S. Barrera III&cros_ec {
104e0ff30b2SJoseph S. Barrera III	base_detection: cbas {
105e0ff30b2SJoseph S. Barrera III		compatible = "google,cros-cbas";
106e0ff30b2SJoseph S. Barrera III	};
107a10b760bSStephen Boyd
108a10b760bSStephen Boyd	keyboard-controller {
109a10b760bSStephen Boyd		compatible = "google,cros-ec-keyb-switches";
110a10b760bSStephen Boyd	};
111e0ff30b2SJoseph S. Barrera III};
112e0ff30b2SJoseph S. Barrera III
113e0ff30b2SJoseph S. Barrera III&dsi0 {
114e0ff30b2SJoseph S. Barrera III
115e0ff30b2SJoseph S. Barrera III	panel: panel@0 {
116e0ff30b2SJoseph S. Barrera III		reg = <0>;
117e0ff30b2SJoseph S. Barrera III		enable-gpios = <&tlmm 87 GPIO_ACTIVE_HIGH>;
118e0ff30b2SJoseph S. Barrera III		pinctrl-names = "default";
119e0ff30b2SJoseph S. Barrera III		pinctrl-0 = <&vdd_reset_1800>;
120e0ff30b2SJoseph S. Barrera III		avdd-supply = <&avdd_lcd>;
121e0ff30b2SJoseph S. Barrera III		avee-supply = <&avee_lcd>;
122e0ff30b2SJoseph S. Barrera III		pp1800-supply = <&v1p8_mipi>;
123e0ff30b2SJoseph S. Barrera III		pp3300-supply = <&pp3300_dx_edp>;
124e0ff30b2SJoseph S. Barrera III		backlight = <&backlight>;
125e0ff30b2SJoseph S. Barrera III		rotation = <270>;
126e0ff30b2SJoseph S. Barrera III
127e0ff30b2SJoseph S. Barrera III		ports {
128e0ff30b2SJoseph S. Barrera III			#address-cells = <1>;
129e0ff30b2SJoseph S. Barrera III			#size-cells = <0>;
130e0ff30b2SJoseph S. Barrera III			port@0 {
131e0ff30b2SJoseph S. Barrera III				reg = <0>;
132e0ff30b2SJoseph S. Barrera III				panel_in: endpoint {
133e0ff30b2SJoseph S. Barrera III					remote-endpoint = <&dsi0_out>;
134e0ff30b2SJoseph S. Barrera III				};
135e0ff30b2SJoseph S. Barrera III			};
136e0ff30b2SJoseph S. Barrera III		};
137e0ff30b2SJoseph S. Barrera III	};
138e0ff30b2SJoseph S. Barrera III
139e0ff30b2SJoseph S. Barrera III	ports {
140e0ff30b2SJoseph S. Barrera III		port@1 {
141e0ff30b2SJoseph S. Barrera III			endpoint {
142e0ff30b2SJoseph S. Barrera III				remote-endpoint = <&panel_in>;
143e0ff30b2SJoseph S. Barrera III				data-lanes = <0 1 2 3>;
144e0ff30b2SJoseph S. Barrera III			};
145e0ff30b2SJoseph S. Barrera III		};
146e0ff30b2SJoseph S. Barrera III	};
147e0ff30b2SJoseph S. Barrera III};
148e0ff30b2SJoseph S. Barrera III
149e0ff30b2SJoseph S. Barrera III&i2c4 {
150e0ff30b2SJoseph S. Barrera III	status = "okay";
151e0ff30b2SJoseph S. Barrera III	clock-frequency = <400000>;
152e0ff30b2SJoseph S. Barrera III
153e0ff30b2SJoseph S. Barrera III	ap_ts: touchscreen@1 {
154e0ff30b2SJoseph S. Barrera III		compatible = "hid-over-i2c";
155e0ff30b2SJoseph S. Barrera III		reg = <0x01>;
156e0ff30b2SJoseph S. Barrera III		pinctrl-names = "default";
157e0ff30b2SJoseph S. Barrera III		pinctrl-0 = <&ts_int_l>;
158e0ff30b2SJoseph S. Barrera III
159e0ff30b2SJoseph S. Barrera III		interrupt-parent = <&tlmm>;
160e0ff30b2SJoseph S. Barrera III		interrupts = <9 IRQ_TYPE_EDGE_FALLING>;
161e0ff30b2SJoseph S. Barrera III
162e0ff30b2SJoseph S. Barrera III		post-power-on-delay-ms = <70>;
163e0ff30b2SJoseph S. Barrera III		hid-descr-addr = <0x0001>;
164e0ff30b2SJoseph S. Barrera III
165e0ff30b2SJoseph S. Barrera III		vdd-supply = <&pp3300_ts>;
166e0ff30b2SJoseph S. Barrera III		vddl-supply = <&pp1800_ts>;
167e0ff30b2SJoseph S. Barrera III	};
168e0ff30b2SJoseph S. Barrera III};
169e0ff30b2SJoseph S. Barrera III
170e0ff30b2SJoseph S. Barrera III&pm6150_adc {
171e0ff30b2SJoseph S. Barrera III	skin-temp-thermistor@4d {
172e0ff30b2SJoseph S. Barrera III		reg = <ADC5_AMUX_THM1_100K_PU>;
173e0ff30b2SJoseph S. Barrera III		qcom,ratiometric;
174e0ff30b2SJoseph S. Barrera III		qcom,hw-settle-time = <200>;
175e0ff30b2SJoseph S. Barrera III	};
176e0ff30b2SJoseph S. Barrera III};
177e0ff30b2SJoseph S. Barrera III
178e0ff30b2SJoseph S. Barrera III&pm6150_adc_tm {
179e0ff30b2SJoseph S. Barrera III	status = "okay";
180e0ff30b2SJoseph S. Barrera III
181e0ff30b2SJoseph S. Barrera III	skin-temp-thermistor@1 {
182e0ff30b2SJoseph S. Barrera III		reg = <1>;
183e0ff30b2SJoseph S. Barrera III		io-channels = <&pm6150_adc ADC5_AMUX_THM1_100K_PU>;
184e0ff30b2SJoseph S. Barrera III		qcom,ratiometric;
185e0ff30b2SJoseph S. Barrera III		qcom,hw-settle-time-us = <200>;
186e0ff30b2SJoseph S. Barrera III	};
187e0ff30b2SJoseph S. Barrera III};
188e0ff30b2SJoseph S. Barrera III
189e0ff30b2SJoseph S. Barrera III&pp1800_uf_cam {
190e0ff30b2SJoseph S. Barrera III	status = "okay";
191e0ff30b2SJoseph S. Barrera III};
192e0ff30b2SJoseph S. Barrera III
193e0ff30b2SJoseph S. Barrera III&pp1800_wf_cam {
194e0ff30b2SJoseph S. Barrera III	status = "okay";
195e0ff30b2SJoseph S. Barrera III};
196e0ff30b2SJoseph S. Barrera III
197e0ff30b2SJoseph S. Barrera III&pp2800_uf_cam {
198e0ff30b2SJoseph S. Barrera III	status = "okay";
199e0ff30b2SJoseph S. Barrera III};
200e0ff30b2SJoseph S. Barrera III
201e0ff30b2SJoseph S. Barrera III&pp2800_wf_cam {
202e0ff30b2SJoseph S. Barrera III	status = "okay";
203e0ff30b2SJoseph S. Barrera III};
204e0ff30b2SJoseph S. Barrera III
205e0ff30b2SJoseph S. Barrera III&wifi {
206e0ff30b2SJoseph S. Barrera III	qcom,ath10k-calibration-variant = "GO_WORMDINGLER";
207e0ff30b2SJoseph S. Barrera III};
208e0ff30b2SJoseph S. Barrera III
209e0ff30b2SJoseph S. Barrera III/*
210e0ff30b2SJoseph S. Barrera III * No eDP on this board but it's logically the same signal so just give it
211e0ff30b2SJoseph S. Barrera III * a new name and assign the proper GPIO.
212e0ff30b2SJoseph S. Barrera III */
213e0ff30b2SJoseph S. Barrera IIIpp3300_disp_on: &pp3300_dx_edp {
214e0ff30b2SJoseph S. Barrera III	gpio = <&tlmm 85 GPIO_ACTIVE_HIGH>;
215e0ff30b2SJoseph S. Barrera III};
216e0ff30b2SJoseph S. Barrera III
217e0ff30b2SJoseph S. Barrera III/* PINCTRL - modifications to sc7180-trogdor.dtsi */
218e0ff30b2SJoseph S. Barrera III
219e0ff30b2SJoseph S. Barrera III/*
220e0ff30b2SJoseph S. Barrera III * No eDP on this board but it's logically the same signal so just give it
221e0ff30b2SJoseph S. Barrera III * a new name and assign the proper GPIO.
222e0ff30b2SJoseph S. Barrera III */
223e0ff30b2SJoseph S. Barrera III
224e0ff30b2SJoseph S. Barrera IIItp_en: &en_pp3300_dx_edp {
225e0ff30b2SJoseph S. Barrera III	pins = "gpio85";
226e0ff30b2SJoseph S. Barrera III};
227e0ff30b2SJoseph S. Barrera III
228e0ff30b2SJoseph S. Barrera III/* PINCTRL - board-specific pinctrl */
229e0ff30b2SJoseph S. Barrera III
230e0ff30b2SJoseph S. Barrera III&tlmm {
231e0ff30b2SJoseph S. Barrera III	gpio-line-names = "HUB_RST_L",
232e0ff30b2SJoseph S. Barrera III			  "AP_RAM_ID0",
233e0ff30b2SJoseph S. Barrera III			  "AP_SKU_ID2",
234e0ff30b2SJoseph S. Barrera III			  "AP_RAM_ID1",
235e0ff30b2SJoseph S. Barrera III			  "",
236e0ff30b2SJoseph S. Barrera III			  "AP_RAM_ID2",
237e0ff30b2SJoseph S. Barrera III			  "UF_CAM_EN",
238e0ff30b2SJoseph S. Barrera III			  "WF_CAM_EN",
239e0ff30b2SJoseph S. Barrera III			  "TS_RESET_L",
240e0ff30b2SJoseph S. Barrera III			  "TS_INT_L",
241e0ff30b2SJoseph S. Barrera III			  "",
242e0ff30b2SJoseph S. Barrera III			  "",
243e0ff30b2SJoseph S. Barrera III			  "AP_EDP_BKLTEN",
244e0ff30b2SJoseph S. Barrera III			  "UF_CAM_MCLK",
245e0ff30b2SJoseph S. Barrera III			  "WF_CAM_CLK",
246e0ff30b2SJoseph S. Barrera III			  "",
247e0ff30b2SJoseph S. Barrera III			  "",
248e0ff30b2SJoseph S. Barrera III			  "UF_CAM_SDA",
249e0ff30b2SJoseph S. Barrera III			  "UF_CAM_SCL",
250e0ff30b2SJoseph S. Barrera III			  "WF_CAM_SDA",
251e0ff30b2SJoseph S. Barrera III			  "WF_CAM_SCL",
252e0ff30b2SJoseph S. Barrera III			  "AVEE_LCD_EN",
253e0ff30b2SJoseph S. Barrera III			  "",
254e0ff30b2SJoseph S. Barrera III			  "AMP_EN",
255e0ff30b2SJoseph S. Barrera III			  "",
256e0ff30b2SJoseph S. Barrera III			  "",
257e0ff30b2SJoseph S. Barrera III			  "",
258e0ff30b2SJoseph S. Barrera III			  "",
259e0ff30b2SJoseph S. Barrera III			  "HP_IRQ",
260e0ff30b2SJoseph S. Barrera III			  "WF_CAM_RST_L",
261e0ff30b2SJoseph S. Barrera III			  "UF_CAM_RST_L",
262e0ff30b2SJoseph S. Barrera III			  "AP_BRD_ID2",
263e0ff30b2SJoseph S. Barrera III			  "",
264e0ff30b2SJoseph S. Barrera III			  "AP_BRD_ID0",
265e0ff30b2SJoseph S. Barrera III			  "AP_H1_SPI_MISO",
266e0ff30b2SJoseph S. Barrera III			  "AP_H1_SPI_MOSI",
267e0ff30b2SJoseph S. Barrera III			  "AP_H1_SPI_CLK",
268e0ff30b2SJoseph S. Barrera III			  "AP_H1_SPI_CS_L",
269e0ff30b2SJoseph S. Barrera III			  "BT_UART_CTS",
270e0ff30b2SJoseph S. Barrera III			  "BT_UART_RTS",
271e0ff30b2SJoseph S. Barrera III			  "BT_UART_TXD",
272e0ff30b2SJoseph S. Barrera III			  "BT_UART_RXD",
273e0ff30b2SJoseph S. Barrera III			  "H1_AP_INT_ODL",
274e0ff30b2SJoseph S. Barrera III			  "",
275e0ff30b2SJoseph S. Barrera III			  "UART_AP_TX_DBG_RX",
276e0ff30b2SJoseph S. Barrera III			  "UART_DBG_TX_AP_RX",
277e0ff30b2SJoseph S. Barrera III			  "HP_I2C_SDA",
278e0ff30b2SJoseph S. Barrera III			  "HP_I2C_SCL",
279e0ff30b2SJoseph S. Barrera III			  "FORCED_USB_BOOT",
280e0ff30b2SJoseph S. Barrera III			  "AMP_BCLK",
281e0ff30b2SJoseph S. Barrera III			  "AMP_LRCLK",
282e0ff30b2SJoseph S. Barrera III			  "AMP_DIN",
283e0ff30b2SJoseph S. Barrera III			  "",
284e0ff30b2SJoseph S. Barrera III			  "HP_BCLK",
285e0ff30b2SJoseph S. Barrera III			  "HP_LRCLK",
286e0ff30b2SJoseph S. Barrera III			  "HP_DOUT",
287e0ff30b2SJoseph S. Barrera III			  "HP_DIN",
288e0ff30b2SJoseph S. Barrera III			  "HP_MCLK",
289e0ff30b2SJoseph S. Barrera III			  "AP_SKU_ID0",
290e0ff30b2SJoseph S. Barrera III			  "AP_EC_SPI_MISO",
291e0ff30b2SJoseph S. Barrera III			  "AP_EC_SPI_MOSI",
292e0ff30b2SJoseph S. Barrera III			  "AP_EC_SPI_CLK",
293e0ff30b2SJoseph S. Barrera III			  "AP_EC_SPI_CS_L",
294e0ff30b2SJoseph S. Barrera III			  "AP_SPI_CLK",
295e0ff30b2SJoseph S. Barrera III			  "AP_SPI_MOSI",
296e0ff30b2SJoseph S. Barrera III			  "AP_SPI_MISO",
297e0ff30b2SJoseph S. Barrera III			  /*
298e0ff30b2SJoseph S. Barrera III			   * AP_FLASH_WP_L is crossystem ABI. Schematics
299e0ff30b2SJoseph S. Barrera III			   * call it BIOS_FLASH_WP_L.
300e0ff30b2SJoseph S. Barrera III			   */
301e0ff30b2SJoseph S. Barrera III			  "AP_FLASH_WP_L",
302e0ff30b2SJoseph S. Barrera III			  "",
303e0ff30b2SJoseph S. Barrera III			  "AP_SPI_CS0_L",
304e0ff30b2SJoseph S. Barrera III			  "",
305e0ff30b2SJoseph S. Barrera III			  "",
306e0ff30b2SJoseph S. Barrera III			  "",
307e0ff30b2SJoseph S. Barrera III			  "",
308e0ff30b2SJoseph S. Barrera III			  "WLAN_SW_CTRL",
309e0ff30b2SJoseph S. Barrera III			  "",
310e0ff30b2SJoseph S. Barrera III			  "REPORT_E",
311e0ff30b2SJoseph S. Barrera III			  "",
312e0ff30b2SJoseph S. Barrera III			  "ID0",
313e0ff30b2SJoseph S. Barrera III			  "",
314e0ff30b2SJoseph S. Barrera III			  "ID1",
315e0ff30b2SJoseph S. Barrera III			  "",
316e0ff30b2SJoseph S. Barrera III			  "",
317e0ff30b2SJoseph S. Barrera III			  "",
318e0ff30b2SJoseph S. Barrera III			  "CODEC_PWR_EN",
319e0ff30b2SJoseph S. Barrera III			  "HUB_EN",
320e0ff30b2SJoseph S. Barrera III			  "TP_EN",
321e0ff30b2SJoseph S. Barrera III			  "MIPI_1.8V_EN",
322e0ff30b2SJoseph S. Barrera III			  "VDD_RESET_1.8V",
323e0ff30b2SJoseph S. Barrera III			  "AVDD_LCD_EN",
324e0ff30b2SJoseph S. Barrera III			  "",
325e0ff30b2SJoseph S. Barrera III			  "AP_SKU_ID1",
326e0ff30b2SJoseph S. Barrera III			  "AP_RST_REQ",
327e0ff30b2SJoseph S. Barrera III			  "",
328e0ff30b2SJoseph S. Barrera III			  "AP_BRD_ID1",
329e0ff30b2SJoseph S. Barrera III			  "AP_EC_INT_L",
330e0ff30b2SJoseph S. Barrera III			  "SDM_GRFC_3",
331e0ff30b2SJoseph S. Barrera III			  "",
332e0ff30b2SJoseph S. Barrera III			  "",
333e0ff30b2SJoseph S. Barrera III			  "BOOT_CONFIG_4",
334e0ff30b2SJoseph S. Barrera III			  "BOOT_CONFIG_2",
335e0ff30b2SJoseph S. Barrera III			  "",
336e0ff30b2SJoseph S. Barrera III			  "",
337e0ff30b2SJoseph S. Barrera III			  "",
338e0ff30b2SJoseph S. Barrera III			  "",
339e0ff30b2SJoseph S. Barrera III			  "",
340e0ff30b2SJoseph S. Barrera III			  "",
341e0ff30b2SJoseph S. Barrera III			  "",
342e0ff30b2SJoseph S. Barrera III			  "BOOT_CONFIG_3",
343e0ff30b2SJoseph S. Barrera III			  "WCI2_LTE_COEX_TXD",
344e0ff30b2SJoseph S. Barrera III			  "WCI2_LTE_COEX_RXD",
345e0ff30b2SJoseph S. Barrera III			  "",
346e0ff30b2SJoseph S. Barrera III			  "",
347e0ff30b2SJoseph S. Barrera III			  "",
348e0ff30b2SJoseph S. Barrera III			  "",
349e0ff30b2SJoseph S. Barrera III			  "FORCED_USB_BOOT_POL",
350e0ff30b2SJoseph S. Barrera III			  "AP_TS_PEN_I2C_SDA",
351e0ff30b2SJoseph S. Barrera III			  "AP_TS_PEN_I2C_SCL",
352e0ff30b2SJoseph S. Barrera III			  "DP_HOT_PLUG_DET",
353e0ff30b2SJoseph S. Barrera III			  "EC_IN_RW_ODL";
354e0ff30b2SJoseph S. Barrera III
355*2f0300a6SKrzysztof Kozlowski	avdd_lcd_en: avdd-lcd-en-state {
356e0ff30b2SJoseph S. Barrera III		pins = "gpio88";
357e0ff30b2SJoseph S. Barrera III		function = "gpio";
358e0ff30b2SJoseph S. Barrera III		drive-strength = <2>;
359e0ff30b2SJoseph S. Barrera III		bias-disable;
360e0ff30b2SJoseph S. Barrera III	};
361e0ff30b2SJoseph S. Barrera III
362*2f0300a6SKrzysztof Kozlowski	avee_lcd_en: avee-lcd-en-state {
363e0ff30b2SJoseph S. Barrera III		pins = "gpio21";
364e0ff30b2SJoseph S. Barrera III		function = "gpio";
365e0ff30b2SJoseph S. Barrera III		drive-strength = <2>;
366e0ff30b2SJoseph S. Barrera III		bias-disable;
367e0ff30b2SJoseph S. Barrera III	};
368e0ff30b2SJoseph S. Barrera III
369*2f0300a6SKrzysztof Kozlowski	mipi_1800_en: mipi-1800-en-state {
370e0ff30b2SJoseph S. Barrera III		pins = "gpio86";
371e0ff30b2SJoseph S. Barrera III		function = "gpio";
372e0ff30b2SJoseph S. Barrera III		drive-strength = <2>;
373e0ff30b2SJoseph S. Barrera III		bias-disable;
374e0ff30b2SJoseph S. Barrera III	};
375e0ff30b2SJoseph S. Barrera III
376*2f0300a6SKrzysztof Kozlowski	vdd_reset_1800: vdd-reset-1800-state {
377e0ff30b2SJoseph S. Barrera III		pins = "gpio87";
378e0ff30b2SJoseph S. Barrera III		function = "gpio";
379e0ff30b2SJoseph S. Barrera III		drive-strength = <2>;
380e0ff30b2SJoseph S. Barrera III		bias-disable;
381e0ff30b2SJoseph S. Barrera III	};
382e0ff30b2SJoseph S. Barrera III};
383