1// SPDX-License-Identifier: GPL-2.0-or-later OR MIT
2/*
3 * Copyright 2019 Toradex
4 */
5
6/ {
7	chosen {
8		stdout-path = &lpuart3;
9	};
10
11	reg_module_3v3: regulator-module-3v3 {
12		compatible = "regulator-fixed";
13		regulator-name = "+V3.3";
14		regulator-min-microvolt = <3300000>;
15		regulator-max-microvolt = <3300000>;
16	};
17};
18
19/* On-module I2C */
20&i2c0 {
21	#address-cells = <1>;
22	#size-cells = <0>;
23	clock-frequency = <100000>;
24	pinctrl-names = "default";
25	pinctrl-0 = <&pinctrl_i2c0>, <&pinctrl_sgtl5000_usb_clk>;
26	status = "okay";
27
28	/* Touch controller */
29	touchscreen@2c {
30		compatible = "adi,ad7879-1";
31		pinctrl-names = "default";
32		pinctrl-0 = <&pinctrl_ad7879_int>;
33		reg = <0x2c>;
34		interrupt-parent = <&lsio_gpio3>;
35		interrupts = <5 IRQ_TYPE_EDGE_FALLING>;
36		touchscreen-max-pressure = <4096>;
37		adi,resistance-plate-x = <120>;
38		adi,first-conversion-delay = /bits/ 8 <3>;
39		adi,acquisition-time = /bits/ 8 <1>;
40		adi,median-filter-size = /bits/ 8 <2>;
41		adi,averaging = /bits/ 8 <1>;
42		adi,conversion-interval = /bits/ 8 <255>;
43		status = "disabled";
44	};
45};
46
47/* Colibri I2C */
48&i2c1 {
49	#address-cells = <1>;
50	#size-cells = <0>;
51	clock-frequency = <100000>;
52	pinctrl-names = "default";
53	pinctrl-0 = <&pinctrl_i2c1>;
54};
55
56&jpegdec {
57	status = "okay";
58};
59
60&jpegenc {
61	status = "okay";
62};
63
64/* Colibri UART_B */
65&lpuart0 {
66	pinctrl-names = "default";
67	pinctrl-0 = <&pinctrl_lpuart0>;
68};
69
70/* Colibri UART_C */
71&lpuart2 {
72	pinctrl-names = "default";
73	pinctrl-0 = <&pinctrl_lpuart2>;
74};
75
76/* Colibri UART_A */
77&lpuart3 {
78	pinctrl-names = "default";
79	pinctrl-0 = <&pinctrl_lpuart3>, <&pinctrl_lpuart3_ctrl>;
80};
81
82/* Colibri FastEthernet */
83&fec1 {
84	pinctrl-names = "default", "sleep";
85	pinctrl-0 = <&pinctrl_fec1>;
86	pinctrl-1 = <&pinctrl_fec1_sleep>;
87	phy-mode = "rmii";
88	phy-handle = <&ethphy0>;
89	fsl,magic-packet;
90
91	mdio {
92		#address-cells = <1>;
93		#size-cells = <0>;
94
95		ethphy0: ethernet-phy@2 {
96			compatible = "ethernet-phy-ieee802.3-c22";
97			max-speed = <100>;
98			reg = <2>;
99		};
100	};
101};
102
103/* Colibri SPI */
104&lpspi2 {
105	pinctrl-names = "default";
106	pinctrl-0 = <&pinctrl_lpspi2>;
107	cs-gpios = <&lsio_gpio1 0 GPIO_ACTIVE_LOW>;
108};
109
110&lsio_gpio0 {
111	gpio-line-names = "",
112			  "SODIMM_70",
113			  "SODIMM_60",
114			  "SODIMM_58",
115			  "SODIMM_78",
116			  "SODIMM_72",
117			  "SODIMM_80",
118			  "SODIMM_46",
119			  "SODIMM_62",
120			  "SODIMM_48",
121			  "SODIMM_74",
122			  "SODIMM_50",
123			  "SODIMM_52",
124			  "SODIMM_54",
125			  "SODIMM_66",
126			  "SODIMM_64",
127			  "SODIMM_68",
128			  "",
129			  "",
130			  "SODIMM_82",
131			  "SODIMM_56",
132			  "SODIMM_28",
133			  "SODIMM_30",
134			  "",
135			  "SODIMM_61",
136			  "SODIMM_103",
137			  "",
138			  "",
139			  "",
140			  "SODIMM_25",
141			  "SODIMM_27",
142			  "SODIMM_100";
143};
144
145&lsio_gpio1 {
146	gpio-line-names = "SODIMM_86",
147			  "SODIMM_92",
148			  "SODIMM_90",
149			  "SODIMM_88",
150			  "",
151			  "",
152			  "",
153			  "SODIMM_59",
154			  "",
155			  "SODIMM_6",
156			  "SODIMM_8",
157			  "",
158			  "",
159			  "SODIMM_2",
160			  "SODIMM_4",
161			  "SODIMM_34",
162			  "SODIMM_32",
163			  "SODIMM_63",
164			  "SODIMM_55",
165			  "SODIMM_33",
166			  "SODIMM_35",
167			  "SODIMM_36",
168			  "SODIMM_38",
169			  "SODIMM_21",
170			  "SODIMM_19",
171			  "SODIMM_140",
172			  "SODIMM_142",
173			  "SODIMM_196",
174			  "SODIMM_194",
175			  "SODIMM_186",
176			  "SODIMM_188",
177			  "SODIMM_138";
178};
179
180&lsio_gpio2 {
181	gpio-line-names = "SODIMM_23",
182			  "",
183			  "",
184			  "SODIMM_144";
185};
186
187&lsio_gpio3 {
188	gpio-line-names = "SODIMM_96",
189			  "SODIMM_75",
190			  "SODIMM_37",
191			  "SODIMM_29",
192			  "",
193			  "",
194			  "",
195			  "",
196			  "",
197			  "SODIMM_43",
198			  "SODIMM_45",
199			  "SODIMM_69",
200			  "SODIMM_71",
201			  "SODIMM_73",
202			  "SODIMM_77",
203			  "SODIMM_89",
204			  "SODIMM_93",
205			  "SODIMM_95",
206			  "SODIMM_99",
207			  "SODIMM_105",
208			  "SODIMM_107",
209			  "SODIMM_98",
210			  "SODIMM_102",
211			  "SODIMM_104",
212			  "SODIMM_106";
213};
214
215&lsio_gpio4 {
216	gpio-line-names = "",
217			  "",
218			  "",
219			  "SODIMM_129",
220			  "SODIMM_133",
221			  "SODIMM_127",
222			  "SODIMM_131",
223			  "",
224			  "",
225			  "",
226			  "",
227			  "",
228			  "",
229			  "",
230			  "",
231			  "",
232			  "",
233			  "",
234			  "",
235			  "SODIMM_44",
236			  "",
237			  "SODIMM_76",
238			  "SODIMM_31",
239			  "SODIMM_47",
240			  "SODIMM_190",
241			  "SODIMM_192",
242			  "SODIMM_49",
243			  "SODIMM_51",
244			  "SODIMM_53";
245};
246
247&lsio_gpio5 {
248	gpio-line-names = "",
249			  "SODIMM_57",
250			  "SODIMM_65",
251			  "SODIMM_85",
252			  "",
253			  "",
254			  "",
255			  "",
256			  "SODIMM_135",
257			  "SODIMM_137",
258			  "UNUSABLE_SODIMM_180",
259			  "UNUSABLE_SODIMM_184";
260};
261
262/* Colibri PWM_B */
263&lsio_pwm0 {
264	#pwm-cells = <3>;
265	pinctrl-0 = <&pinctrl_pwm_b>;
266	pinctrl-names = "default";
267};
268
269/* Colibri PWM_C */
270&lsio_pwm1 {
271	#pwm-cells = <3>;
272	pinctrl-0 = <&pinctrl_pwm_c>;
273	pinctrl-names = "default";
274};
275
276/* Colibri PWM_D */
277&lsio_pwm2 {
278	#pwm-cells = <3>;
279	pinctrl-0 = <&pinctrl_pwm_d>;
280	pinctrl-names = "default";
281};
282
283/* On-module eMMC */
284&usdhc1 {
285	bus-width = <8>;
286	non-removable;
287	no-sd;
288	no-sdio;
289	pinctrl-names = "default", "state_100mhz", "state_200mhz";
290	pinctrl-0 = <&pinctrl_usdhc1>;
291	pinctrl-1 = <&pinctrl_usdhc1_100mhz>;
292	pinctrl-2 = <&pinctrl_usdhc1_200mhz>;
293	status = "okay";
294};
295
296/* Colibri SD/MMC Card */
297&usdhc2 {
298	bus-width = <4>;
299	cd-gpios = <&lsio_gpio3 9 GPIO_ACTIVE_LOW>;
300	vmmc-supply = <&reg_module_3v3>;
301	pinctrl-names = "default", "state_100mhz", "state_200mhz", "sleep";
302	pinctrl-0 = <&pinctrl_usdhc2>, <&pinctrl_usdhc2_gpio>;
303	pinctrl-1 = <&pinctrl_usdhc2_100mhz>, <&pinctrl_usdhc2_gpio>;
304	pinctrl-2 = <&pinctrl_usdhc2_200mhz>, <&pinctrl_usdhc2_gpio>;
305	pinctrl-3 = <&pinctrl_usdhc2_sleep>, <&pinctrl_usdhc2_gpio_sleep>;
306	disable-wp;
307};
308
309&iomuxc {
310	pinctrl-names = "default";
311	pinctrl-0 = <&pinctrl_ext_io0>, <&pinctrl_hog0>, <&pinctrl_hog1>,
312		    <&pinctrl_hog2>, <&pinctrl_lpspi2_cs2>;
313
314	/* On-module touch pen-down interrupt */
315	pinctrl_ad7879_int: ad7879intgrp {
316		fsl,pins = <IMX8QXP_MIPI_CSI0_I2C0_SCL_LSIO_GPIO3_IO05	0x21>;
317	};
318
319	/* Colibri Analogue Inputs */
320	pinctrl_adc0: adc0grp {
321		fsl,pins = <IMX8QXP_ADC_IN0_ADMA_ADC_IN0			0x60>,		/* SODIMM   8 */
322			   <IMX8QXP_ADC_IN1_ADMA_ADC_IN1			0x60>,		/* SODIMM   6 */
323			   <IMX8QXP_ADC_IN4_ADMA_ADC_IN4			0x60>,		/* SODIMM   4 */
324			   <IMX8QXP_ADC_IN5_ADMA_ADC_IN5			0x60>;		/* SODIMM   2 */
325	};
326
327	/* Atmel MXT touchsceen + Capacitive Touch Adapter */
328	/* NOTE: This pingroup conflicts with pingroups
329	 * pinctrl_pwm_b/pinctrl_pwm_c. Don't enable them
330	 * simultaneously.
331	 */
332	pinctrl_atmel_adap: atmeladaptergrp {
333		fsl,pins = <IMX8QXP_UART1_RX_LSIO_GPIO0_IO22			0x21>,		/* SODIMM  30 */
334			   <IMX8QXP_UART1_TX_LSIO_GPIO0_IO21			0x4000021>;	/* SODIMM  28 */
335	};
336
337	/* Atmel MXT touchsceen + boards with built-in Capacitive Touch Connector */
338	pinctrl_atmel_conn: atmelconnectorgrp {
339		fsl,pins = <IMX8QXP_QSPI0B_DATA2_LSIO_GPIO3_IO20		0x4000021>,	/* SODIMM 107 */
340			   <IMX8QXP_QSPI0B_SS1_B_LSIO_GPIO3_IO24		0x21>;		/* SODIMM 106 */
341	};
342
343	pinctrl_can_int: canintgrp {
344		fsl,pins = <IMX8QXP_QSPI0A_DQS_LSIO_GPIO3_IO13			0x40>;		/* SODIMM  73 */
345	};
346
347	pinctrl_csi_ctl: csictlgrp {
348		fsl,pins = <IMX8QXP_QSPI0A_SS0_B_LSIO_GPIO3_IO14		0x20>,		/* SODIMM  77 */
349			   <IMX8QXP_QSPI0A_SS1_B_LSIO_GPIO3_IO15		0x20>;		/* SODIMM  89 */
350	};
351
352	pinctrl_csi_mclk: csimclkgrp {
353		fsl,pins = <IMX8QXP_CSI_MCLK_CI_PI_MCLK				0xC0000041>;	/* SODIMM  75 / X3-12 */
354	};
355
356	pinctrl_ext_io0: extio0grp {
357		fsl,pins = <IMX8QXP_ENET0_RGMII_RXD3_LSIO_GPIO5_IO08		0x06000040>;	/* SODIMM 135 */
358	};
359
360	/* Colibri Ethernet: On-module 100Mbps PHY Micrel KSZ8041 */
361	pinctrl_fec1: fec1grp {
362		fsl,pins = <IMX8QXP_ENET0_MDC_CONN_ENET0_MDC			0x06000020>,
363			   <IMX8QXP_ENET0_MDIO_CONN_ENET0_MDIO			0x06000020>,
364			   <IMX8QXP_ENET0_RGMII_TX_CTL_CONN_ENET0_RGMII_TX_CTL	0x61>,
365			   <IMX8QXP_ENET0_RGMII_TXC_CONN_ENET0_RCLK50M_OUT	0x06000061>,
366			   <IMX8QXP_ENET0_RGMII_TXD0_CONN_ENET0_RGMII_TXD0	0x61>,
367			   <IMX8QXP_ENET0_RGMII_TXD1_CONN_ENET0_RGMII_TXD1	0x61>,
368			   <IMX8QXP_ENET0_RGMII_RX_CTL_CONN_ENET0_RGMII_RX_CTL	0x61>,
369			   <IMX8QXP_ENET0_RGMII_RXD0_CONN_ENET0_RGMII_RXD0	0x61>,
370			   <IMX8QXP_ENET0_RGMII_RXD1_CONN_ENET0_RGMII_RXD1	0x61>,
371			   <IMX8QXP_ENET0_RGMII_RXD2_CONN_ENET0_RMII_RX_ER	0x61>;
372	};
373
374	pinctrl_fec1_sleep: fec1slpgrp {
375		fsl,pins = <IMX8QXP_ENET0_MDC_LSIO_GPIO5_IO11			0x06000041>,
376			   <IMX8QXP_ENET0_MDIO_LSIO_GPIO5_IO10			0x06000041>,
377			   <IMX8QXP_ENET0_RGMII_TX_CTL_LSIO_GPIO4_IO30		0x41>,
378			   <IMX8QXP_ENET0_RGMII_TXC_LSIO_GPIO4_IO29		0x41>,
379			   <IMX8QXP_ENET0_RGMII_TXD0_LSIO_GPIO4_IO31		0x41>,
380			   <IMX8QXP_ENET0_RGMII_TXD1_LSIO_GPIO5_IO00		0x41>,
381			   <IMX8QXP_ENET0_RGMII_RX_CTL_LSIO_GPIO5_IO04		0x41>,
382			   <IMX8QXP_ENET0_RGMII_RXD0_LSIO_GPIO5_IO05		0x41>,
383			   <IMX8QXP_ENET0_RGMII_RXD1_LSIO_GPIO5_IO06		0x41>,
384			   <IMX8QXP_ENET0_RGMII_RXD2_LSIO_GPIO5_IO07		0x41>;
385	};
386
387	/* Colibri optional CAN on UART_B RTS/CTS */
388	pinctrl_flexcan1: flexcan0grp {
389		fsl,pins = <IMX8QXP_FLEXCAN0_TX_ADMA_FLEXCAN0_TX		0x21>,		/* SODIMM  32 */
390			   <IMX8QXP_FLEXCAN0_RX_ADMA_FLEXCAN0_RX		0x21>;		/* SODIMM  34 */
391	};
392
393	/* Colibri optional CAN on PS2 */
394	pinctrl_flexcan2: flexcan1grp {
395		fsl,pins = <IMX8QXP_FLEXCAN1_TX_ADMA_FLEXCAN1_TX		0x21>,		/* SODIMM  55 */
396			   <IMX8QXP_FLEXCAN1_RX_ADMA_FLEXCAN1_RX		0x21>;		/* SODIMM  63 */
397	};
398
399	/* Colibri optional CAN on UART_A TXD/RXD */
400	pinctrl_flexcan3: flexcan2grp {
401		fsl,pins = <IMX8QXP_FLEXCAN2_TX_ADMA_FLEXCAN2_TX		0x21>,		/* SODIMM  35 */
402			   <IMX8QXP_FLEXCAN2_RX_ADMA_FLEXCAN2_RX		0x21>;		/* SODIMM  33 */
403	};
404
405	/* Colibri LCD Back-Light GPIO */
406	pinctrl_gpio_bl_on: gpioblongrp {
407		fsl,pins = <IMX8QXP_QSPI0A_DATA3_LSIO_GPIO3_IO12		0x60>;		/* SODIMM  71 */
408	};
409
410	/* HDMI Hot Plug Detect on FFC (X2) */
411	pinctrl_gpio_hpd: gpiohpdgrp {
412		fsl,pins = <IMX8QXP_MIPI_DSI1_GPIO0_00_LSIO_GPIO1_IO31		0x20>;		/* SODIMM 138 */
413	};
414
415	pinctrl_gpiokeys: gpiokeysgrp {
416		fsl,pins = <IMX8QXP_QSPI0A_DATA1_LSIO_GPIO3_IO10		0x06700041>;	/* SODIMM  45 */
417	};
418
419	pinctrl_hog0: hog0grp {
420		fsl,pins = <IMX8QXP_CSI_D07_CI_PI_D09				0x61>,		/* SODIMM  65 */
421			   <IMX8QXP_QSPI0A_DATA2_LSIO_GPIO3_IO11		0x20>,		/* SODIMM  69 */
422			   <IMX8QXP_SAI0_TXC_LSIO_GPIO0_IO26			0x20>,		/* SODIMM  79 */
423			   <IMX8QXP_CSI_D02_CI_PI_D04				0x61>,		/* SODIMM  79 */
424			   <IMX8QXP_ENET0_RGMII_RXC_LSIO_GPIO5_IO03		0x06000020>,	/* SODIMM  85 */
425			   <IMX8QXP_CSI_D06_CI_PI_D08				0x61>,		/* SODIMM  85 */
426			   <IMX8QXP_QSPI0B_SCLK_LSIO_GPIO3_IO17			0x20>,		/* SODIMM  95 */
427			   <IMX8QXP_SAI0_RXD_LSIO_GPIO0_IO27			0x20>,		/* SODIMM  97 */
428			   <IMX8QXP_CSI_D03_CI_PI_D05				0x61>,		/* SODIMM  97 */
429			   <IMX8QXP_QSPI0B_DATA0_LSIO_GPIO3_IO18		0x20>,		/* SODIMM  99 */
430			   <IMX8QXP_SAI0_TXFS_LSIO_GPIO0_IO28			0x20>,		/* SODIMM 101 */
431			   <IMX8QXP_CSI_D00_CI_PI_D02				0x61>,		/* SODIMM 101 */
432			   <IMX8QXP_SAI0_TXD_LSIO_GPIO0_IO25			0x20>,		/* SODIMM 103 */
433			   <IMX8QXP_CSI_D01_CI_PI_D03				0x61>,		/* SODIMM 103 */
434			   <IMX8QXP_QSPI0B_DATA1_LSIO_GPIO3_IO19		0x20>,		/* SODIMM 105 */
435			   <IMX8QXP_USB_SS3_TC2_LSIO_GPIO4_IO05			0x20>,		/* SODIMM 127 */
436			   <IMX8QXP_USB_SS3_TC3_LSIO_GPIO4_IO06			0x20>,		/* SODIMM 131 */
437			   <IMX8QXP_USB_SS3_TC1_LSIO_GPIO4_IO04			0x20>,		/* SODIMM 133 */
438			   <IMX8QXP_CSI_PCLK_LSIO_GPIO3_IO00			0x20>,		/* SODIMM  96 */
439			   <IMX8QXP_QSPI0B_DATA3_LSIO_GPIO3_IO21		0x20>,		/* SODIMM  98 */
440			   <IMX8QXP_SAI1_RXFS_LSIO_GPIO0_IO31			0x20>,		/* SODIMM 100 */
441			   <IMX8QXP_QSPI0B_DQS_LSIO_GPIO3_IO22			0x20>,		/* SODIMM 102 */
442			   <IMX8QXP_QSPI0B_SS0_B_LSIO_GPIO3_IO23		0x20>;		/* SODIMM 104 */
443	};
444
445	pinctrl_hog1: hog1grp {
446		fsl,pins = <IMX8QXP_CSI_MCLK_LSIO_GPIO3_IO01			0x20>,		/* SODIMM  75 */
447			   <IMX8QXP_QSPI0A_SCLK_LSIO_GPIO3_IO16			0x20>;		/* SODIMM  93 */
448	};
449
450	pinctrl_hog2: hog2grp {
451		fsl,pins = <IMX8QXP_CSI_MCLK_LSIO_GPIO3_IO01			0x20>;		/* SODIMM  75 */
452	};
453
454	/*
455	 * This pin is used in the SCFW as a UART. Using it from
456	 * Linux would require rewritting the SCFW board file.
457	 */
458	pinctrl_hog_scfw: hogscfwgrp {
459		fsl,pins = <IMX8QXP_SCU_GPIO0_00_LSIO_GPIO2_IO03		0x20>;		/* SODIMM 144 */
460	};
461
462	/* On Module I2C */
463	pinctrl_i2c0: i2c0grp {
464		fsl,pins = <IMX8QXP_MIPI_CSI0_GPIO0_00_ADMA_I2C0_SCL		0x06000021>,
465			   <IMX8QXP_MIPI_CSI0_GPIO0_01_ADMA_I2C0_SDA		0x06000021>;
466	};
467
468	/* MIPI DSI I2C accessible on SODIMM (X1) and FFC (X2) */
469	pinctrl_i2c0_mipi_lvds0: i2c0mipilvds0grp {
470		fsl,pins = <IMX8QXP_MIPI_DSI0_I2C0_SCL_MIPI_DSI0_I2C0_SCL	0xc6000020>,	/* SODIMM 140 */
471			   <IMX8QXP_MIPI_DSI0_I2C0_SDA_MIPI_DSI0_I2C0_SDA	0xc6000020>;	/* SODIMM 142 */
472	};
473
474	/* MIPI CSI I2C accessible on SODIMM (X1) and FFC (X3) */
475	pinctrl_i2c0_mipi_lvds1: i2c0mipilvds1grp {
476		fsl,pins = <IMX8QXP_MIPI_DSI1_I2C0_SCL_MIPI_DSI1_I2C0_SCL	0xc6000020>,	/* SODIMM 186 */
477			   <IMX8QXP_MIPI_DSI1_I2C0_SDA_MIPI_DSI1_I2C0_SDA	0xc6000020>;	/* SODIMM 188 */
478	};
479
480	/* Colibri I2C */
481	pinctrl_i2c1: i2c1grp {
482		fsl,pins = <IMX8QXP_MIPI_DSI0_GPIO0_00_ADMA_I2C1_SCL		0x06000021>,	/* SODIMM 196 */
483			   <IMX8QXP_MIPI_DSI0_GPIO0_01_ADMA_I2C1_SDA		0x06000021>;	/* SODIMM 194 */
484	};
485
486	/* Colibri Parallel RGB LCD Interface */
487	pinctrl_lcdif: lcdifgrp {
488		fsl,pins = <IMX8QXP_MCLK_OUT0_ADMA_LCDIF_CLK			0x60>,		/* SODIMM  56 */
489			   <IMX8QXP_SPI3_CS0_ADMA_LCDIF_HSYNC			0x60>,		/* SODIMM  68 */
490			   <IMX8QXP_MCLK_IN0_ADMA_LCDIF_VSYNC			0x60>,		/* SODIMM  82 */
491			   <IMX8QXP_MCLK_IN1_ADMA_LCDIF_EN			0x40>,		/* SODIMM  44 */
492			   <IMX8QXP_USDHC1_RESET_B_LSIO_GPIO4_IO19		0x40>,		/* SODIMM  44 */
493			   <IMX8QXP_ESAI0_FSR_ADMA_LCDIF_D00			0x60>,		/* SODIMM  76 */
494			   <IMX8QXP_USDHC1_WP_LSIO_GPIO4_IO21			0x60>,		/* SODIMM  76 */
495			   <IMX8QXP_ESAI0_FST_ADMA_LCDIF_D01			0x60>,		/* SODIMM  70 */
496			   <IMX8QXP_ESAI0_SCKR_ADMA_LCDIF_D02			0x60>,		/* SODIMM  60 */
497			   <IMX8QXP_ESAI0_SCKT_ADMA_LCDIF_D03			0x60>,		/* SODIMM  58 */
498			   <IMX8QXP_ESAI0_TX0_ADMA_LCDIF_D04			0x60>,		/* SODIMM  78 */
499			   <IMX8QXP_ESAI0_TX1_ADMA_LCDIF_D05			0x60>,		/* SODIMM  72 */
500			   <IMX8QXP_ESAI0_TX2_RX3_ADMA_LCDIF_D06		0x60>,		/* SODIMM  80 */
501			   <IMX8QXP_ESAI0_TX3_RX2_ADMA_LCDIF_D07		0x60>,		/* SODIMM  46 */
502			   <IMX8QXP_ESAI0_TX4_RX1_ADMA_LCDIF_D08		0x60>,		/* SODIMM  62 */
503			   <IMX8QXP_ESAI0_TX5_RX0_ADMA_LCDIF_D09		0x60>,		/* SODIMM  48 */
504			   <IMX8QXP_SPDIF0_RX_ADMA_LCDIF_D10			0x60>,		/* SODIMM  74 */
505			   <IMX8QXP_SPDIF0_TX_ADMA_LCDIF_D11			0x60>,		/* SODIMM  50 */
506			   <IMX8QXP_SPDIF0_EXT_CLK_ADMA_LCDIF_D12		0x60>,		/* SODIMM  52 */
507			   <IMX8QXP_SPI3_SCK_ADMA_LCDIF_D13			0x60>,		/* SODIMM  54 */
508			   <IMX8QXP_SPI3_SDO_ADMA_LCDIF_D14			0x60>,		/* SODIMM  66 */
509			   <IMX8QXP_SPI3_SDI_ADMA_LCDIF_D15			0x60>,		/* SODIMM  64 */
510			   <IMX8QXP_SPI3_CS1_ADMA_LCDIF_D16			0x60>,		/* SODIMM  57 */
511			   <IMX8QXP_ENET0_RGMII_TXD2_LSIO_GPIO5_IO01		0x60>,		/* SODIMM  57 */
512			   <IMX8QXP_UART1_CTS_B_ADMA_LCDIF_D17			0x60>;		/* SODIMM  61 */
513	};
514
515	/* Colibri SPI */
516	pinctrl_lpspi2: lpspi2grp {
517		fsl,pins = <IMX8QXP_SPI2_CS0_LSIO_GPIO1_IO00			0x21>,		/* SODIMM  86 */
518			   <IMX8QXP_SPI2_SDO_ADMA_SPI2_SDO			0x06000040>,	/* SODIMM  92 */
519			   <IMX8QXP_SPI2_SDI_ADMA_SPI2_SDI			0x06000040>,	/* SODIMM  90 */
520			   <IMX8QXP_SPI2_SCK_ADMA_SPI2_SCK			0x06000040>;	/* SODIMM  88 */
521	};
522
523	pinctrl_lpspi2_cs2: lpspi2cs2grp {
524		fsl,pins = <IMX8QXP_ENET0_RGMII_TXD3_LSIO_GPIO5_IO02		0x21>;		/* SODIMM  65 */
525	};
526
527	/* Colibri UART_B */
528	pinctrl_lpuart0: lpuart0grp {
529		fsl,pins = <IMX8QXP_UART0_RX_ADMA_UART0_RX			0x06000020>,	/* SODIMM  36 */
530			   <IMX8QXP_UART0_TX_ADMA_UART0_TX			0x06000020>,	/* SODIMM  38 */
531			   <IMX8QXP_FLEXCAN0_RX_ADMA_UART0_RTS_B		0x06000020>,	/* SODIMM  34 */
532			   <IMX8QXP_FLEXCAN0_TX_ADMA_UART0_CTS_B		0x06000020>;	/* SODIMM  32 */
533	};
534
535	/* Colibri UART_C */
536	pinctrl_lpuart2: lpuart2grp {
537		fsl,pins = <IMX8QXP_UART2_RX_ADMA_UART2_RX			0x06000020>,	/* SODIMM  19 */
538			   <IMX8QXP_UART2_TX_ADMA_UART2_TX			0x06000020>;	/* SODIMM  21 */
539	};
540
541	/* Colibri UART_A */
542	pinctrl_lpuart3: lpuart3grp {
543		fsl,pins = <IMX8QXP_FLEXCAN2_RX_ADMA_UART3_RX			0x06000020>,	/* SODIMM  33 */
544			   <IMX8QXP_FLEXCAN2_TX_ADMA_UART3_TX			0x06000020>;	/* SODIMM  35 */
545	};
546
547	/* Colibri UART_A Control */
548	pinctrl_lpuart3_ctrl: lpuart3ctrlgrp {
549		fsl,pins = <IMX8QXP_MIPI_DSI1_GPIO0_01_LSIO_GPIO2_IO00		0x20>,		/* SODIMM  23 */
550			   <IMX8QXP_SAI1_RXD_LSIO_GPIO0_IO29			0x20>,		/* SODIMM  25 */
551			   <IMX8QXP_SAI1_RXC_LSIO_GPIO0_IO30			0x20>,		/* SODIMM  27 */
552			   <IMX8QXP_CSI_RESET_LSIO_GPIO3_IO03			0x20>,		/* SODIMM  29 */
553			   <IMX8QXP_USDHC1_CD_B_LSIO_GPIO4_IO22			0x20>,		/* SODIMM  31 */
554			   <IMX8QXP_CSI_EN_LSIO_GPIO3_IO02			0x20>;		/* SODIMM  37 */
555	};
556
557	/* On module wifi module */
558	pinctrl_pcieb: pciebgrp {
559		fsl,pins = <IMX8QXP_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO01		0x04000061>,	/* SODIMM 178 */
560			   <IMX8QXP_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO02		0x04000061>,	/* SODIMM  94 */
561			   <IMX8QXP_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO00		0x60>;		/* SODIMM  81 */
562	};
563
564	/* Colibri PWM_A */
565	pinctrl_pwm_a: pwmagrp {
566	/* both pins are connected together, reserve the unused CSI_D05 */
567		fsl,pins = <IMX8QXP_CSI_D05_CI_PI_D07				0x61>,		/* SODIMM  59 */
568			   <IMX8QXP_SPI0_CS1_ADMA_LCD_PWM0_OUT			0x60>;		/* SODIMM  59 */
569	};
570
571	/* Colibri PWM_B */
572	pinctrl_pwm_b: pwmbgrp {
573		fsl,pins = <IMX8QXP_UART1_TX_LSIO_PWM0_OUT			0x60>;		/* SODIMM  28 */
574	};
575
576	/* Colibri PWM_C */
577	pinctrl_pwm_c: pwmcgrp {
578		fsl,pins = <IMX8QXP_UART1_RX_LSIO_PWM1_OUT			0x60>;		/* SODIMM  30 */
579	};
580
581	/* Colibri PWM_D */
582	pinctrl_pwm_d: pwmdgrp {
583	/* both pins are connected together, reserve the unused CSI_D04 */
584		fsl,pins = <IMX8QXP_CSI_D04_CI_PI_D06				0x61>,		/* SODIMM  67 */
585			   <IMX8QXP_UART1_RTS_B_LSIO_PWM2_OUT			0x60>;		/* SODIMM  67 */
586	};
587
588	/* On-module I2S */
589	pinctrl_sai0: sai0grp {
590		fsl,pins = <IMX8QXP_SPI0_SDI_ADMA_SAI0_TXD			0x06000040>,
591			   <IMX8QXP_SPI0_CS0_ADMA_SAI0_RXD			0x06000040>,
592			   <IMX8QXP_SPI0_SCK_ADMA_SAI0_TXC			0x06000040>,
593			   <IMX8QXP_SPI0_SDO_ADMA_SAI0_TXFS			0x06000040>;
594	};
595
596	/* Colibri Audio Analogue Microphone GND */
597	pinctrl_sgtl5000: sgtl5000grp {
598		fsl,pins = <IMX8QXP_MIPI_CSI0_I2C0_SDA_LSIO_GPIO3_IO06		0x41>;
599	};
600
601	/* On-module SGTL5000 clock */
602	pinctrl_sgtl5000_usb_clk: sgtl5000usbclkgrp {
603		fsl,pins = <IMX8QXP_ADC_IN3_ADMA_ACM_MCLK_OUT0			0x21>;
604	};
605
606	/* On-module USB interrupt */
607	pinctrl_usb3503a: usb3503agrp {
608		fsl,pins = <IMX8QXP_MIPI_CSI0_MCLK_OUT_LSIO_GPIO3_IO04		0x61>;
609	};
610
611	/* Colibri USB Client Cable Detect */
612	pinctrl_usbc_det: usbcdetgrp {
613		fsl,pins = <IMX8QXP_ENET0_REFCLK_125M_25M_LSIO_GPIO5_IO09	0x06000040>;	/* SODIMM 137 */
614	};
615
616	/* USB Host Power Enable */
617	pinctrl_usbh1_reg: usbh1reggrp {
618		fsl,pins = <IMX8QXP_USB_SS3_TC0_LSIO_GPIO4_IO03			0x06000040>;	/* SODIMM 129 */
619	};
620
621	/* On-module eMMC */
622	pinctrl_usdhc1: usdhc1grp {
623		fsl,pins = <IMX8QXP_EMMC0_CLK_CONN_EMMC0_CLK			0x06000041>,
624			   <IMX8QXP_EMMC0_CMD_CONN_EMMC0_CMD			0x21>,
625			   <IMX8QXP_EMMC0_DATA0_CONN_EMMC0_DATA0		0x21>,
626			   <IMX8QXP_EMMC0_DATA1_CONN_EMMC0_DATA1		0x21>,
627			   <IMX8QXP_EMMC0_DATA2_CONN_EMMC0_DATA2		0x21>,
628			   <IMX8QXP_EMMC0_DATA3_CONN_EMMC0_DATA3		0x21>,
629			   <IMX8QXP_EMMC0_DATA4_CONN_EMMC0_DATA4		0x21>,
630			   <IMX8QXP_EMMC0_DATA5_CONN_EMMC0_DATA5		0x21>,
631			   <IMX8QXP_EMMC0_DATA6_CONN_EMMC0_DATA6		0x21>,
632			   <IMX8QXP_EMMC0_DATA7_CONN_EMMC0_DATA7		0x21>,
633			   <IMX8QXP_EMMC0_STROBE_CONN_EMMC0_STROBE		0x41>,
634			   <IMX8QXP_EMMC0_RESET_B_CONN_EMMC0_RESET_B		0x21>;
635	};
636
637	pinctrl_usdhc1_100mhz: usdhc1-100mhzgrp {
638		fsl,pins = <IMX8QXP_EMMC0_CLK_CONN_EMMC0_CLK			0x06000041>,
639			   <IMX8QXP_EMMC0_CMD_CONN_EMMC0_CMD			0x21>,
640			   <IMX8QXP_EMMC0_DATA0_CONN_EMMC0_DATA0		0x21>,
641			   <IMX8QXP_EMMC0_DATA1_CONN_EMMC0_DATA1		0x21>,
642			   <IMX8QXP_EMMC0_DATA2_CONN_EMMC0_DATA2		0x21>,
643			   <IMX8QXP_EMMC0_DATA3_CONN_EMMC0_DATA3		0x21>,
644			   <IMX8QXP_EMMC0_DATA4_CONN_EMMC0_DATA4		0x21>,
645			   <IMX8QXP_EMMC0_DATA5_CONN_EMMC0_DATA5		0x21>,
646			   <IMX8QXP_EMMC0_DATA6_CONN_EMMC0_DATA6		0x21>,
647			   <IMX8QXP_EMMC0_DATA7_CONN_EMMC0_DATA7		0x21>,
648			   <IMX8QXP_EMMC0_STROBE_CONN_EMMC0_STROBE		0x41>,
649			   <IMX8QXP_EMMC0_RESET_B_CONN_EMMC0_RESET_B		0x21>;
650	};
651
652	pinctrl_usdhc1_200mhz: usdhc1-200mhzgrp {
653		fsl,pins = <IMX8QXP_EMMC0_CLK_CONN_EMMC0_CLK			0x06000041>,
654			   <IMX8QXP_EMMC0_CMD_CONN_EMMC0_CMD			0x21>,
655			   <IMX8QXP_EMMC0_DATA0_CONN_EMMC0_DATA0		0x21>,
656			   <IMX8QXP_EMMC0_DATA1_CONN_EMMC0_DATA1		0x21>,
657			   <IMX8QXP_EMMC0_DATA2_CONN_EMMC0_DATA2		0x21>,
658			   <IMX8QXP_EMMC0_DATA3_CONN_EMMC0_DATA3		0x21>,
659			   <IMX8QXP_EMMC0_DATA4_CONN_EMMC0_DATA4		0x21>,
660			   <IMX8QXP_EMMC0_DATA5_CONN_EMMC0_DATA5		0x21>,
661			   <IMX8QXP_EMMC0_DATA6_CONN_EMMC0_DATA6		0x21>,
662			   <IMX8QXP_EMMC0_DATA7_CONN_EMMC0_DATA7		0x21>,
663			   <IMX8QXP_EMMC0_STROBE_CONN_EMMC0_STROBE		0x41>,
664			   <IMX8QXP_EMMC0_RESET_B_CONN_EMMC0_RESET_B		0x21>;
665	};
666
667	/* Colibri SD/MMC Card Detect */
668	pinctrl_usdhc2_gpio: usdhc2gpiogrp {
669		fsl,pins = <IMX8QXP_QSPI0A_DATA0_LSIO_GPIO3_IO09		0x06000021>;	/* SODIMM  43 */
670	};
671
672	pinctrl_usdhc2_gpio_sleep: usdhc2gpioslpgrp {
673		fsl,pins = <IMX8QXP_QSPI0A_DATA0_LSIO_GPIO3_IO09		0x60>;		/* SODIMM  43 */
674	};
675
676	/* Colibri SD/MMC Card */
677	pinctrl_usdhc2: usdhc2grp {
678		fsl,pins = <IMX8QXP_USDHC1_CLK_CONN_USDHC1_CLK			0x06000041>,	/* SODIMM  47 */
679			   <IMX8QXP_USDHC1_CMD_CONN_USDHC1_CMD			0x21>,		/* SODIMM 190 */
680			   <IMX8QXP_USDHC1_DATA0_CONN_USDHC1_DATA0		0x21>,		/* SODIMM 192 */
681			   <IMX8QXP_USDHC1_DATA1_CONN_USDHC1_DATA1		0x21>,		/* SODIMM  49 */
682			   <IMX8QXP_USDHC1_DATA2_CONN_USDHC1_DATA2		0x21>,		/* SODIMM  51 */
683			   <IMX8QXP_USDHC1_DATA3_CONN_USDHC1_DATA3		0x21>,		/* SODIMM  53 */
684			   <IMX8QXP_USDHC1_VSELECT_CONN_USDHC1_VSELECT		0x21>;
685	};
686
687	pinctrl_usdhc2_100mhz: usdhc2-100mhzgrp {
688		fsl,pins = <IMX8QXP_USDHC1_CLK_CONN_USDHC1_CLK			0x06000041>,	/* SODIMM  47 */
689			   <IMX8QXP_USDHC1_CMD_CONN_USDHC1_CMD			0x21>,		/* SODIMM 190 */
690			   <IMX8QXP_USDHC1_DATA0_CONN_USDHC1_DATA0		0x21>,		/* SODIMM 192 */
691			   <IMX8QXP_USDHC1_DATA1_CONN_USDHC1_DATA1		0x21>,		/* SODIMM  49 */
692			   <IMX8QXP_USDHC1_DATA2_CONN_USDHC1_DATA2		0x21>,		/* SODIMM  51 */
693			   <IMX8QXP_USDHC1_DATA3_CONN_USDHC1_DATA3		0x21>,		/* SODIMM  53 */
694			   <IMX8QXP_USDHC1_VSELECT_CONN_USDHC1_VSELECT		0x21>;
695	};
696
697	pinctrl_usdhc2_200mhz: usdhc2-200mhzgrp {
698		fsl,pins = <IMX8QXP_USDHC1_CLK_CONN_USDHC1_CLK			0x06000041>,	/* SODIMM  47 */
699			   <IMX8QXP_USDHC1_CMD_CONN_USDHC1_CMD			0x21>,		/* SODIMM 190 */
700			   <IMX8QXP_USDHC1_DATA0_CONN_USDHC1_DATA0		0x21>,		/* SODIMM 192 */
701			   <IMX8QXP_USDHC1_DATA1_CONN_USDHC1_DATA1		0x21>,		/* SODIMM  49 */
702			   <IMX8QXP_USDHC1_DATA2_CONN_USDHC1_DATA2		0x21>,		/* SODIMM  51 */
703			   <IMX8QXP_USDHC1_DATA3_CONN_USDHC1_DATA3		0x21>,		/* SODIMM  53 */
704			   <IMX8QXP_USDHC1_VSELECT_CONN_USDHC1_VSELECT		0x21>;
705	};
706
707	pinctrl_usdhc2_sleep: usdhc2slpgrp {
708		fsl,pins = <IMX8QXP_USDHC1_CLK_LSIO_GPIO4_IO23			0x60>,		/* SODIMM  47 */
709			   <IMX8QXP_USDHC1_CMD_LSIO_GPIO4_IO24			0x60>,		/* SODIMM 190 */
710			   <IMX8QXP_USDHC1_DATA0_LSIO_GPIO4_IO25		0x60>,		/* SODIMM 192 */
711			   <IMX8QXP_USDHC1_DATA1_LSIO_GPIO4_IO26		0x60>,		/* SODIMM  49 */
712			   <IMX8QXP_USDHC1_DATA2_LSIO_GPIO4_IO27		0x60>,		/* SODIMM  51 */
713			   <IMX8QXP_USDHC1_DATA3_LSIO_GPIO4_IO28		0x60>,		/* SODIMM  53 */
714			   <IMX8QXP_USDHC1_VSELECT_CONN_USDHC1_VSELECT		0x21>;
715	};
716
717	pinctrl_wifi: wifigrp {
718		fsl,pins = <IMX8QXP_SCU_BOOT_MODE3_SCU_DSC_RTC_CLOCK_OUTPUT_32K	0x20>;
719	};
720};
721