1// SPDX-License-Identifier: GPL-2.0-or-later OR MIT 2/* 3 * Copyright 2019 Toradex 4 */ 5 6/ { 7 chosen { 8 stdout-path = &lpuart3; 9 }; 10 11 reg_module_3v3: regulator-module-3v3 { 12 compatible = "regulator-fixed"; 13 regulator-name = "+V3.3"; 14 regulator-min-microvolt = <3300000>; 15 regulator-max-microvolt = <3300000>; 16 }; 17}; 18 19/* On-module I2C */ 20&i2c0 { 21 #address-cells = <1>; 22 #size-cells = <0>; 23 clock-frequency = <100000>; 24 pinctrl-names = "default"; 25 pinctrl-0 = <&pinctrl_i2c0>, <&pinctrl_sgtl5000_usb_clk>; 26 status = "okay"; 27 28 /* Touch controller */ 29 touchscreen@2c { 30 compatible = "adi,ad7879-1"; 31 pinctrl-names = "default"; 32 pinctrl-0 = <&pinctrl_ad7879_int>; 33 reg = <0x2c>; 34 interrupt-parent = <&lsio_gpio3>; 35 interrupts = <5 IRQ_TYPE_EDGE_FALLING>; 36 touchscreen-max-pressure = <4096>; 37 adi,resistance-plate-x = <120>; 38 adi,first-conversion-delay = /bits/ 8 <3>; 39 adi,acquisition-time = /bits/ 8 <1>; 40 adi,median-filter-size = /bits/ 8 <2>; 41 adi,averaging = /bits/ 8 <1>; 42 adi,conversion-interval = /bits/ 8 <255>; 43 status = "disabled"; 44 }; 45}; 46 47/* Colibri I2C */ 48&i2c1 { 49 #address-cells = <1>; 50 #size-cells = <0>; 51 clock-frequency = <100000>; 52 pinctrl-names = "default"; 53 pinctrl-0 = <&pinctrl_i2c1>; 54}; 55 56/* Colibri UART_B */ 57&lpuart0 { 58 pinctrl-names = "default"; 59 pinctrl-0 = <&pinctrl_lpuart0>; 60}; 61 62/* Colibri UART_C */ 63&lpuart2 { 64 pinctrl-names = "default"; 65 pinctrl-0 = <&pinctrl_lpuart2>; 66}; 67 68/* Colibri UART_A */ 69&lpuart3 { 70 pinctrl-names = "default"; 71 pinctrl-0 = <&pinctrl_lpuart3>, <&pinctrl_lpuart3_ctrl>; 72}; 73 74/* Colibri FastEthernet */ 75&fec1 { 76 pinctrl-names = "default", "sleep"; 77 pinctrl-0 = <&pinctrl_fec1>; 78 pinctrl-1 = <&pinctrl_fec1_sleep>; 79 phy-mode = "rmii"; 80 phy-handle = <ðphy0>; 81 fsl,magic-packet; 82 83 mdio { 84 #address-cells = <1>; 85 #size-cells = <0>; 86 87 ethphy0: ethernet-phy@2 { 88 compatible = "ethernet-phy-ieee802.3-c22"; 89 max-speed = <100>; 90 reg = <2>; 91 }; 92 }; 93}; 94 95/* Colibri SPI */ 96&lpspi2 { 97 pinctrl-names = "default"; 98 pinctrl-0 = <&pinctrl_lpspi2>; 99 cs-gpios = <&lsio_gpio1 0 GPIO_ACTIVE_LOW>; 100}; 101 102&lsio_gpio0 { 103 gpio-line-names = "", 104 "SODIMM_70", 105 "SODIMM_60", 106 "SODIMM_58", 107 "SODIMM_78", 108 "SODIMM_72", 109 "SODIMM_80", 110 "SODIMM_46", 111 "SODIMM_62", 112 "SODIMM_48", 113 "SODIMM_74", 114 "SODIMM_50", 115 "SODIMM_52", 116 "SODIMM_54", 117 "SODIMM_66", 118 "SODIMM_64", 119 "SODIMM_68", 120 "", 121 "", 122 "SODIMM_82", 123 "SODIMM_56", 124 "SODIMM_28", 125 "SODIMM_30", 126 "", 127 "SODIMM_61", 128 "SODIMM_103", 129 "", 130 "", 131 "", 132 "SODIMM_25", 133 "SODIMM_27", 134 "SODIMM_100"; 135}; 136 137&lsio_gpio1 { 138 gpio-line-names = "SODIMM_86", 139 "SODIMM_92", 140 "SODIMM_90", 141 "SODIMM_88", 142 "", 143 "", 144 "", 145 "SODIMM_59", 146 "", 147 "SODIMM_6", 148 "SODIMM_8", 149 "", 150 "", 151 "SODIMM_2", 152 "SODIMM_4", 153 "SODIMM_34", 154 "SODIMM_32", 155 "SODIMM_63", 156 "SODIMM_55", 157 "SODIMM_33", 158 "SODIMM_35", 159 "SODIMM_36", 160 "SODIMM_38", 161 "SODIMM_21", 162 "SODIMM_19", 163 "SODIMM_140", 164 "SODIMM_142", 165 "SODIMM_196", 166 "SODIMM_194", 167 "SODIMM_186", 168 "SODIMM_188", 169 "SODIMM_138"; 170}; 171 172&lsio_gpio2 { 173 gpio-line-names = "SODIMM_23", 174 "", 175 "", 176 "SODIMM_144"; 177}; 178 179&lsio_gpio3 { 180 gpio-line-names = "SODIMM_96", 181 "SODIMM_75", 182 "SODIMM_37", 183 "SODIMM_29", 184 "", 185 "", 186 "", 187 "", 188 "", 189 "SODIMM_43", 190 "SODIMM_45", 191 "SODIMM_69", 192 "SODIMM_71", 193 "SODIMM_73", 194 "SODIMM_77", 195 "SODIMM_89", 196 "SODIMM_93", 197 "SODIMM_95", 198 "SODIMM_99", 199 "SODIMM_105", 200 "SODIMM_107", 201 "SODIMM_98", 202 "SODIMM_102", 203 "SODIMM_104", 204 "SODIMM_106"; 205}; 206 207&lsio_gpio4 { 208 gpio-line-names = "", 209 "", 210 "", 211 "SODIMM_129", 212 "SODIMM_133", 213 "SODIMM_127", 214 "SODIMM_131", 215 "", 216 "", 217 "", 218 "", 219 "", 220 "", 221 "", 222 "", 223 "", 224 "", 225 "", 226 "", 227 "SODIMM_44", 228 "", 229 "SODIMM_76", 230 "SODIMM_31", 231 "SODIMM_47", 232 "SODIMM_190", 233 "SODIMM_192", 234 "SODIMM_49", 235 "SODIMM_51", 236 "SODIMM_53"; 237}; 238 239&lsio_gpio5 { 240 gpio-line-names = "", 241 "SODIMM_57", 242 "SODIMM_65", 243 "SODIMM_85", 244 "", 245 "", 246 "", 247 "", 248 "SODIMM_135", 249 "SODIMM_137", 250 "UNUSABLE_SODIMM_180", 251 "UNUSABLE_SODIMM_184"; 252}; 253 254/* On-module eMMC */ 255&usdhc1 { 256 bus-width = <8>; 257 non-removable; 258 no-sd; 259 no-sdio; 260 pinctrl-names = "default", "state_100mhz", "state_200mhz"; 261 pinctrl-0 = <&pinctrl_usdhc1>; 262 pinctrl-1 = <&pinctrl_usdhc1_100mhz>; 263 pinctrl-2 = <&pinctrl_usdhc1_200mhz>; 264 status = "okay"; 265}; 266 267/* Colibri SD/MMC Card */ 268&usdhc2 { 269 bus-width = <4>; 270 cd-gpios = <&lsio_gpio3 9 GPIO_ACTIVE_LOW>; 271 vmmc-supply = <®_module_3v3>; 272 pinctrl-names = "default", "state_100mhz", "state_200mhz", "sleep"; 273 pinctrl-0 = <&pinctrl_usdhc2>, <&pinctrl_usdhc2_gpio>; 274 pinctrl-1 = <&pinctrl_usdhc2_100mhz>, <&pinctrl_usdhc2_gpio>; 275 pinctrl-2 = <&pinctrl_usdhc2_200mhz>, <&pinctrl_usdhc2_gpio>; 276 pinctrl-3 = <&pinctrl_usdhc2_sleep>, <&pinctrl_usdhc2_gpio_sleep>; 277 disable-wp; 278}; 279 280&iomuxc { 281 pinctrl-names = "default"; 282 pinctrl-0 = <&pinctrl_ext_io0>, <&pinctrl_hog0>, <&pinctrl_hog1>, 283 <&pinctrl_hog2>, <&pinctrl_lpspi2_cs2>; 284 285 /* On-module touch pen-down interrupt */ 286 pinctrl_ad7879_int: ad7879intgrp { 287 fsl,pins = <IMX8QXP_MIPI_CSI0_I2C0_SCL_LSIO_GPIO3_IO05 0x21>; 288 }; 289 290 /* Colibri Analogue Inputs */ 291 pinctrl_adc0: adc0grp { 292 fsl,pins = <IMX8QXP_ADC_IN0_ADMA_ADC_IN0 0x60>, /* SODIMM 8 */ 293 <IMX8QXP_ADC_IN1_ADMA_ADC_IN1 0x60>, /* SODIMM 6 */ 294 <IMX8QXP_ADC_IN4_ADMA_ADC_IN4 0x60>, /* SODIMM 4 */ 295 <IMX8QXP_ADC_IN5_ADMA_ADC_IN5 0x60>; /* SODIMM 2 */ 296 }; 297 298 /* Atmel MXT touchsceen + Capacitive Touch Adapter */ 299 /* NOTE: This pingroup conflicts with pingroups 300 * pinctrl_pwm_b/pinctrl_pwm_c. Don't enable them 301 * simultaneously. 302 */ 303 pinctrl_atmel_adap: atmeladaptergrp { 304 fsl,pins = <IMX8QXP_UART1_RX_LSIO_GPIO0_IO22 0x21>, /* SODIMM 30 */ 305 <IMX8QXP_UART1_TX_LSIO_GPIO0_IO21 0x4000021>; /* SODIMM 28 */ 306 }; 307 308 /* Atmel MXT touchsceen + boards with built-in Capacitive Touch Connector */ 309 pinctrl_atmel_conn: atmelconnectorgrp { 310 fsl,pins = <IMX8QXP_QSPI0B_DATA2_LSIO_GPIO3_IO20 0x4000021>, /* SODIMM 107 */ 311 <IMX8QXP_QSPI0B_SS1_B_LSIO_GPIO3_IO24 0x21>; /* SODIMM 106 */ 312 }; 313 314 pinctrl_can_int: canintgrp { 315 fsl,pins = <IMX8QXP_QSPI0A_DQS_LSIO_GPIO3_IO13 0x40>; /* SODIMM 73 */ 316 }; 317 318 pinctrl_csi_ctl: csictlgrp { 319 fsl,pins = <IMX8QXP_QSPI0A_SS0_B_LSIO_GPIO3_IO14 0x20>, /* SODIMM 77 */ 320 <IMX8QXP_QSPI0A_SS1_B_LSIO_GPIO3_IO15 0x20>; /* SODIMM 89 */ 321 }; 322 323 pinctrl_csi_mclk: csimclkgrp { 324 fsl,pins = <IMX8QXP_CSI_MCLK_CI_PI_MCLK 0xC0000041>; /* SODIMM 75 / X3-12 */ 325 }; 326 327 pinctrl_ext_io0: extio0grp { 328 fsl,pins = <IMX8QXP_ENET0_RGMII_RXD3_LSIO_GPIO5_IO08 0x06000040>; /* SODIMM 135 */ 329 }; 330 331 /* Colibri Ethernet: On-module 100Mbps PHY Micrel KSZ8041 */ 332 pinctrl_fec1: fec1grp { 333 fsl,pins = <IMX8QXP_ENET0_MDC_CONN_ENET0_MDC 0x06000020>, 334 <IMX8QXP_ENET0_MDIO_CONN_ENET0_MDIO 0x06000020>, 335 <IMX8QXP_ENET0_RGMII_TX_CTL_CONN_ENET0_RGMII_TX_CTL 0x61>, 336 <IMX8QXP_ENET0_RGMII_TXC_CONN_ENET0_RCLK50M_OUT 0x06000061>, 337 <IMX8QXP_ENET0_RGMII_TXD0_CONN_ENET0_RGMII_TXD0 0x61>, 338 <IMX8QXP_ENET0_RGMII_TXD1_CONN_ENET0_RGMII_TXD1 0x61>, 339 <IMX8QXP_ENET0_RGMII_RX_CTL_CONN_ENET0_RGMII_RX_CTL 0x61>, 340 <IMX8QXP_ENET0_RGMII_RXD0_CONN_ENET0_RGMII_RXD0 0x61>, 341 <IMX8QXP_ENET0_RGMII_RXD1_CONN_ENET0_RGMII_RXD1 0x61>, 342 <IMX8QXP_ENET0_RGMII_RXD2_CONN_ENET0_RMII_RX_ER 0x61>; 343 }; 344 345 pinctrl_fec1_sleep: fec1slpgrp { 346 fsl,pins = <IMX8QXP_ENET0_MDC_LSIO_GPIO5_IO11 0x06000041>, 347 <IMX8QXP_ENET0_MDIO_LSIO_GPIO5_IO10 0x06000041>, 348 <IMX8QXP_ENET0_RGMII_TX_CTL_LSIO_GPIO4_IO30 0x41>, 349 <IMX8QXP_ENET0_RGMII_TXC_LSIO_GPIO4_IO29 0x41>, 350 <IMX8QXP_ENET0_RGMII_TXD0_LSIO_GPIO4_IO31 0x41>, 351 <IMX8QXP_ENET0_RGMII_TXD1_LSIO_GPIO5_IO00 0x41>, 352 <IMX8QXP_ENET0_RGMII_RX_CTL_LSIO_GPIO5_IO04 0x41>, 353 <IMX8QXP_ENET0_RGMII_RXD0_LSIO_GPIO5_IO05 0x41>, 354 <IMX8QXP_ENET0_RGMII_RXD1_LSIO_GPIO5_IO06 0x41>, 355 <IMX8QXP_ENET0_RGMII_RXD2_LSIO_GPIO5_IO07 0x41>; 356 }; 357 358 /* Colibri optional CAN on UART_B RTS/CTS */ 359 pinctrl_flexcan1: flexcan0grp { 360 fsl,pins = <IMX8QXP_FLEXCAN0_TX_ADMA_FLEXCAN0_TX 0x21>, /* SODIMM 32 */ 361 <IMX8QXP_FLEXCAN0_RX_ADMA_FLEXCAN0_RX 0x21>; /* SODIMM 34 */ 362 }; 363 364 /* Colibri optional CAN on PS2 */ 365 pinctrl_flexcan2: flexcan1grp { 366 fsl,pins = <IMX8QXP_FLEXCAN1_TX_ADMA_FLEXCAN1_TX 0x21>, /* SODIMM 55 */ 367 <IMX8QXP_FLEXCAN1_RX_ADMA_FLEXCAN1_RX 0x21>; /* SODIMM 63 */ 368 }; 369 370 /* Colibri optional CAN on UART_A TXD/RXD */ 371 pinctrl_flexcan3: flexcan2grp { 372 fsl,pins = <IMX8QXP_FLEXCAN2_TX_ADMA_FLEXCAN2_TX 0x21>, /* SODIMM 35 */ 373 <IMX8QXP_FLEXCAN2_RX_ADMA_FLEXCAN2_RX 0x21>; /* SODIMM 33 */ 374 }; 375 376 /* Colibri LCD Back-Light GPIO */ 377 pinctrl_gpio_bl_on: gpioblongrp { 378 fsl,pins = <IMX8QXP_QSPI0A_DATA3_LSIO_GPIO3_IO12 0x60>; /* SODIMM 71 */ 379 }; 380 381 /* HDMI Hot Plug Detect on FFC (X2) */ 382 pinctrl_gpio_hpd: gpiohpdgrp { 383 fsl,pins = <IMX8QXP_MIPI_DSI1_GPIO0_00_LSIO_GPIO1_IO31 0x20>; /* SODIMM 138 */ 384 }; 385 386 pinctrl_gpiokeys: gpiokeysgrp { 387 fsl,pins = <IMX8QXP_QSPI0A_DATA1_LSIO_GPIO3_IO10 0x06700041>; /* SODIMM 45 */ 388 }; 389 390 pinctrl_hog0: hog0grp { 391 fsl,pins = <IMX8QXP_CSI_D07_CI_PI_D09 0x61>, /* SODIMM 65 */ 392 <IMX8QXP_QSPI0A_DATA2_LSIO_GPIO3_IO11 0x20>, /* SODIMM 69 */ 393 <IMX8QXP_SAI0_TXC_LSIO_GPIO0_IO26 0x20>, /* SODIMM 79 */ 394 <IMX8QXP_CSI_D02_CI_PI_D04 0x61>, /* SODIMM 79 */ 395 <IMX8QXP_ENET0_RGMII_RXC_LSIO_GPIO5_IO03 0x06000020>, /* SODIMM 85 */ 396 <IMX8QXP_CSI_D06_CI_PI_D08 0x61>, /* SODIMM 85 */ 397 <IMX8QXP_QSPI0B_SCLK_LSIO_GPIO3_IO17 0x20>, /* SODIMM 95 */ 398 <IMX8QXP_SAI0_RXD_LSIO_GPIO0_IO27 0x20>, /* SODIMM 97 */ 399 <IMX8QXP_CSI_D03_CI_PI_D05 0x61>, /* SODIMM 97 */ 400 <IMX8QXP_QSPI0B_DATA0_LSIO_GPIO3_IO18 0x20>, /* SODIMM 99 */ 401 <IMX8QXP_SAI0_TXFS_LSIO_GPIO0_IO28 0x20>, /* SODIMM 101 */ 402 <IMX8QXP_CSI_D00_CI_PI_D02 0x61>, /* SODIMM 101 */ 403 <IMX8QXP_SAI0_TXD_LSIO_GPIO0_IO25 0x20>, /* SODIMM 103 */ 404 <IMX8QXP_CSI_D01_CI_PI_D03 0x61>, /* SODIMM 103 */ 405 <IMX8QXP_QSPI0B_DATA1_LSIO_GPIO3_IO19 0x20>, /* SODIMM 105 */ 406 <IMX8QXP_USB_SS3_TC2_LSIO_GPIO4_IO05 0x20>, /* SODIMM 127 */ 407 <IMX8QXP_USB_SS3_TC3_LSIO_GPIO4_IO06 0x20>, /* SODIMM 131 */ 408 <IMX8QXP_USB_SS3_TC1_LSIO_GPIO4_IO04 0x20>, /* SODIMM 133 */ 409 <IMX8QXP_CSI_PCLK_LSIO_GPIO3_IO00 0x20>, /* SODIMM 96 */ 410 <IMX8QXP_QSPI0B_DATA3_LSIO_GPIO3_IO21 0x20>, /* SODIMM 98 */ 411 <IMX8QXP_SAI1_RXFS_LSIO_GPIO0_IO31 0x20>, /* SODIMM 100 */ 412 <IMX8QXP_QSPI0B_DQS_LSIO_GPIO3_IO22 0x20>, /* SODIMM 102 */ 413 <IMX8QXP_QSPI0B_SS0_B_LSIO_GPIO3_IO23 0x20>; /* SODIMM 104 */ 414 }; 415 416 pinctrl_hog1: hog1grp { 417 fsl,pins = <IMX8QXP_CSI_MCLK_LSIO_GPIO3_IO01 0x20>, /* SODIMM 75 */ 418 <IMX8QXP_QSPI0A_SCLK_LSIO_GPIO3_IO16 0x20>; /* SODIMM 93 */ 419 }; 420 421 pinctrl_hog2: hog2grp { 422 fsl,pins = <IMX8QXP_CSI_MCLK_LSIO_GPIO3_IO01 0x20>; /* SODIMM 75 */ 423 }; 424 425 /* 426 * This pin is used in the SCFW as a UART. Using it from 427 * Linux would require rewritting the SCFW board file. 428 */ 429 pinctrl_hog_scfw: hogscfwgrp { 430 fsl,pins = <IMX8QXP_SCU_GPIO0_00_LSIO_GPIO2_IO03 0x20>; /* SODIMM 144 */ 431 }; 432 433 /* On Module I2C */ 434 pinctrl_i2c0: i2c0grp { 435 fsl,pins = <IMX8QXP_MIPI_CSI0_GPIO0_00_ADMA_I2C0_SCL 0x06000021>, 436 <IMX8QXP_MIPI_CSI0_GPIO0_01_ADMA_I2C0_SDA 0x06000021>; 437 }; 438 439 /* MIPI DSI I2C accessible on SODIMM (X1) and FFC (X2) */ 440 pinctrl_i2c0_mipi_lvds0: i2c0mipilvds0grp { 441 fsl,pins = <IMX8QXP_MIPI_DSI0_I2C0_SCL_MIPI_DSI0_I2C0_SCL 0xc6000020>, /* SODIMM 140 */ 442 <IMX8QXP_MIPI_DSI0_I2C0_SDA_MIPI_DSI0_I2C0_SDA 0xc6000020>; /* SODIMM 142 */ 443 }; 444 445 /* MIPI CSI I2C accessible on SODIMM (X1) and FFC (X3) */ 446 pinctrl_i2c0_mipi_lvds1: i2c0mipilvds1grp { 447 fsl,pins = <IMX8QXP_MIPI_DSI1_I2C0_SCL_MIPI_DSI1_I2C0_SCL 0xc6000020>, /* SODIMM 186 */ 448 <IMX8QXP_MIPI_DSI1_I2C0_SDA_MIPI_DSI1_I2C0_SDA 0xc6000020>; /* SODIMM 188 */ 449 }; 450 451 /* Colibri I2C */ 452 pinctrl_i2c1: i2c1grp { 453 fsl,pins = <IMX8QXP_MIPI_DSI0_GPIO0_00_ADMA_I2C1_SCL 0x06000021>, /* SODIMM 196 */ 454 <IMX8QXP_MIPI_DSI0_GPIO0_01_ADMA_I2C1_SDA 0x06000021>; /* SODIMM 194 */ 455 }; 456 457 /* Colibri Parallel RGB LCD Interface */ 458 pinctrl_lcdif: lcdifgrp { 459 fsl,pins = <IMX8QXP_MCLK_OUT0_ADMA_LCDIF_CLK 0x60>, /* SODIMM 56 */ 460 <IMX8QXP_SPI3_CS0_ADMA_LCDIF_HSYNC 0x60>, /* SODIMM 68 */ 461 <IMX8QXP_MCLK_IN0_ADMA_LCDIF_VSYNC 0x60>, /* SODIMM 82 */ 462 <IMX8QXP_MCLK_IN1_ADMA_LCDIF_EN 0x40>, /* SODIMM 44 */ 463 <IMX8QXP_USDHC1_RESET_B_LSIO_GPIO4_IO19 0x40>, /* SODIMM 44 */ 464 <IMX8QXP_ESAI0_FSR_ADMA_LCDIF_D00 0x60>, /* SODIMM 76 */ 465 <IMX8QXP_USDHC1_WP_LSIO_GPIO4_IO21 0x60>, /* SODIMM 76 */ 466 <IMX8QXP_ESAI0_FST_ADMA_LCDIF_D01 0x60>, /* SODIMM 70 */ 467 <IMX8QXP_ESAI0_SCKR_ADMA_LCDIF_D02 0x60>, /* SODIMM 60 */ 468 <IMX8QXP_ESAI0_SCKT_ADMA_LCDIF_D03 0x60>, /* SODIMM 58 */ 469 <IMX8QXP_ESAI0_TX0_ADMA_LCDIF_D04 0x60>, /* SODIMM 78 */ 470 <IMX8QXP_ESAI0_TX1_ADMA_LCDIF_D05 0x60>, /* SODIMM 72 */ 471 <IMX8QXP_ESAI0_TX2_RX3_ADMA_LCDIF_D06 0x60>, /* SODIMM 80 */ 472 <IMX8QXP_ESAI0_TX3_RX2_ADMA_LCDIF_D07 0x60>, /* SODIMM 46 */ 473 <IMX8QXP_ESAI0_TX4_RX1_ADMA_LCDIF_D08 0x60>, /* SODIMM 62 */ 474 <IMX8QXP_ESAI0_TX5_RX0_ADMA_LCDIF_D09 0x60>, /* SODIMM 48 */ 475 <IMX8QXP_SPDIF0_RX_ADMA_LCDIF_D10 0x60>, /* SODIMM 74 */ 476 <IMX8QXP_SPDIF0_TX_ADMA_LCDIF_D11 0x60>, /* SODIMM 50 */ 477 <IMX8QXP_SPDIF0_EXT_CLK_ADMA_LCDIF_D12 0x60>, /* SODIMM 52 */ 478 <IMX8QXP_SPI3_SCK_ADMA_LCDIF_D13 0x60>, /* SODIMM 54 */ 479 <IMX8QXP_SPI3_SDO_ADMA_LCDIF_D14 0x60>, /* SODIMM 66 */ 480 <IMX8QXP_SPI3_SDI_ADMA_LCDIF_D15 0x60>, /* SODIMM 64 */ 481 <IMX8QXP_SPI3_CS1_ADMA_LCDIF_D16 0x60>, /* SODIMM 57 */ 482 <IMX8QXP_ENET0_RGMII_TXD2_LSIO_GPIO5_IO01 0x60>, /* SODIMM 57 */ 483 <IMX8QXP_UART1_CTS_B_ADMA_LCDIF_D17 0x60>; /* SODIMM 61 */ 484 }; 485 486 /* Colibri SPI */ 487 pinctrl_lpspi2: lpspi2grp { 488 fsl,pins = <IMX8QXP_SPI2_CS0_LSIO_GPIO1_IO00 0x21>, /* SODIMM 86 */ 489 <IMX8QXP_SPI2_SDO_ADMA_SPI2_SDO 0x06000040>, /* SODIMM 92 */ 490 <IMX8QXP_SPI2_SDI_ADMA_SPI2_SDI 0x06000040>, /* SODIMM 90 */ 491 <IMX8QXP_SPI2_SCK_ADMA_SPI2_SCK 0x06000040>; /* SODIMM 88 */ 492 }; 493 494 pinctrl_lpspi2_cs2: lpspi2cs2grp { 495 fsl,pins = <IMX8QXP_ENET0_RGMII_TXD3_LSIO_GPIO5_IO02 0x21>; /* SODIMM 65 */ 496 }; 497 498 /* Colibri UART_B */ 499 pinctrl_lpuart0: lpuart0grp { 500 fsl,pins = <IMX8QXP_UART0_RX_ADMA_UART0_RX 0x06000020>, /* SODIMM 36 */ 501 <IMX8QXP_UART0_TX_ADMA_UART0_TX 0x06000020>, /* SODIMM 38 */ 502 <IMX8QXP_FLEXCAN0_RX_ADMA_UART0_RTS_B 0x06000020>, /* SODIMM 34 */ 503 <IMX8QXP_FLEXCAN0_TX_ADMA_UART0_CTS_B 0x06000020>; /* SODIMM 32 */ 504 }; 505 506 /* Colibri UART_C */ 507 pinctrl_lpuart2: lpuart2grp { 508 fsl,pins = <IMX8QXP_UART2_RX_ADMA_UART2_RX 0x06000020>, /* SODIMM 19 */ 509 <IMX8QXP_UART2_TX_ADMA_UART2_TX 0x06000020>; /* SODIMM 21 */ 510 }; 511 512 /* Colibri UART_A */ 513 pinctrl_lpuart3: lpuart3grp { 514 fsl,pins = <IMX8QXP_FLEXCAN2_RX_ADMA_UART3_RX 0x06000020>, /* SODIMM 33 */ 515 <IMX8QXP_FLEXCAN2_TX_ADMA_UART3_TX 0x06000020>; /* SODIMM 35 */ 516 }; 517 518 /* Colibri UART_A Control */ 519 pinctrl_lpuart3_ctrl: lpuart3ctrlgrp { 520 fsl,pins = <IMX8QXP_MIPI_DSI1_GPIO0_01_LSIO_GPIO2_IO00 0x20>, /* SODIMM 23 */ 521 <IMX8QXP_SAI1_RXD_LSIO_GPIO0_IO29 0x20>, /* SODIMM 25 */ 522 <IMX8QXP_SAI1_RXC_LSIO_GPIO0_IO30 0x20>, /* SODIMM 27 */ 523 <IMX8QXP_CSI_RESET_LSIO_GPIO3_IO03 0x20>, /* SODIMM 29 */ 524 <IMX8QXP_USDHC1_CD_B_LSIO_GPIO4_IO22 0x20>, /* SODIMM 31 */ 525 <IMX8QXP_CSI_EN_LSIO_GPIO3_IO02 0x20>; /* SODIMM 37 */ 526 }; 527 528 /* On module wifi module */ 529 pinctrl_pcieb: pciebgrp { 530 fsl,pins = <IMX8QXP_PCIE_CTRL0_CLKREQ_B_LSIO_GPIO4_IO01 0x04000061>, /* SODIMM 178 */ 531 <IMX8QXP_PCIE_CTRL0_WAKE_B_LSIO_GPIO4_IO02 0x04000061>, /* SODIMM 94 */ 532 <IMX8QXP_PCIE_CTRL0_PERST_B_LSIO_GPIO4_IO00 0x60>; /* SODIMM 81 */ 533 }; 534 535 /* Colibri PWM_A */ 536 pinctrl_pwm_a: pwmagrp { 537 /* both pins are connected together, reserve the unused CSI_D05 */ 538 fsl,pins = <IMX8QXP_CSI_D05_CI_PI_D07 0x61>, /* SODIMM 59 */ 539 <IMX8QXP_SPI0_CS1_ADMA_LCD_PWM0_OUT 0x60>; /* SODIMM 59 */ 540 }; 541 542 /* Colibri PWM_B */ 543 pinctrl_pwm_b: pwmbgrp { 544 fsl,pins = <IMX8QXP_UART1_TX_LSIO_PWM0_OUT 0x60>; /* SODIMM 28 */ 545 }; 546 547 /* Colibri PWM_C */ 548 pinctrl_pwm_c: pwmcgrp { 549 fsl,pins = <IMX8QXP_UART1_RX_LSIO_PWM1_OUT 0x60>; /* SODIMM 30 */ 550 }; 551 552 /* Colibri PWM_D */ 553 pinctrl_pwm_d: pwmdgrp { 554 /* both pins are connected together, reserve the unused CSI_D04 */ 555 fsl,pins = <IMX8QXP_CSI_D04_CI_PI_D06 0x61>, /* SODIMM 67 */ 556 <IMX8QXP_UART1_RTS_B_LSIO_PWM2_OUT 0x60>; /* SODIMM 67 */ 557 }; 558 559 /* On-module I2S */ 560 pinctrl_sai0: sai0grp { 561 fsl,pins = <IMX8QXP_SPI0_SDI_ADMA_SAI0_TXD 0x06000040>, 562 <IMX8QXP_SPI0_CS0_ADMA_SAI0_RXD 0x06000040>, 563 <IMX8QXP_SPI0_SCK_ADMA_SAI0_TXC 0x06000040>, 564 <IMX8QXP_SPI0_SDO_ADMA_SAI0_TXFS 0x06000040>; 565 }; 566 567 /* Colibri Audio Analogue Microphone GND */ 568 pinctrl_sgtl5000: sgtl5000grp { 569 fsl,pins = <IMX8QXP_MIPI_CSI0_I2C0_SDA_LSIO_GPIO3_IO06 0x41>; 570 }; 571 572 /* On-module SGTL5000 clock */ 573 pinctrl_sgtl5000_usb_clk: sgtl5000usbclkgrp { 574 fsl,pins = <IMX8QXP_ADC_IN3_ADMA_ACM_MCLK_OUT0 0x21>; 575 }; 576 577 /* On-module USB interrupt */ 578 pinctrl_usb3503a: usb3503agrp { 579 fsl,pins = <IMX8QXP_MIPI_CSI0_MCLK_OUT_LSIO_GPIO3_IO04 0x61>; 580 }; 581 582 /* Colibri USB Client Cable Detect */ 583 pinctrl_usbc_det: usbcdetgrp { 584 fsl,pins = <IMX8QXP_ENET0_REFCLK_125M_25M_LSIO_GPIO5_IO09 0x06000040>; /* SODIMM 137 */ 585 }; 586 587 /* USB Host Power Enable */ 588 pinctrl_usbh1_reg: usbh1reggrp { 589 fsl,pins = <IMX8QXP_USB_SS3_TC0_LSIO_GPIO4_IO03 0x06000040>; /* SODIMM 129 */ 590 }; 591 592 /* On-module eMMC */ 593 pinctrl_usdhc1: usdhc1grp { 594 fsl,pins = <IMX8QXP_EMMC0_CLK_CONN_EMMC0_CLK 0x06000041>, 595 <IMX8QXP_EMMC0_CMD_CONN_EMMC0_CMD 0x21>, 596 <IMX8QXP_EMMC0_DATA0_CONN_EMMC0_DATA0 0x21>, 597 <IMX8QXP_EMMC0_DATA1_CONN_EMMC0_DATA1 0x21>, 598 <IMX8QXP_EMMC0_DATA2_CONN_EMMC0_DATA2 0x21>, 599 <IMX8QXP_EMMC0_DATA3_CONN_EMMC0_DATA3 0x21>, 600 <IMX8QXP_EMMC0_DATA4_CONN_EMMC0_DATA4 0x21>, 601 <IMX8QXP_EMMC0_DATA5_CONN_EMMC0_DATA5 0x21>, 602 <IMX8QXP_EMMC0_DATA6_CONN_EMMC0_DATA6 0x21>, 603 <IMX8QXP_EMMC0_DATA7_CONN_EMMC0_DATA7 0x21>, 604 <IMX8QXP_EMMC0_STROBE_CONN_EMMC0_STROBE 0x41>, 605 <IMX8QXP_EMMC0_RESET_B_CONN_EMMC0_RESET_B 0x21>; 606 }; 607 608 pinctrl_usdhc1_100mhz: usdhc1-100mhzgrp { 609 fsl,pins = <IMX8QXP_EMMC0_CLK_CONN_EMMC0_CLK 0x06000041>, 610 <IMX8QXP_EMMC0_CMD_CONN_EMMC0_CMD 0x21>, 611 <IMX8QXP_EMMC0_DATA0_CONN_EMMC0_DATA0 0x21>, 612 <IMX8QXP_EMMC0_DATA1_CONN_EMMC0_DATA1 0x21>, 613 <IMX8QXP_EMMC0_DATA2_CONN_EMMC0_DATA2 0x21>, 614 <IMX8QXP_EMMC0_DATA3_CONN_EMMC0_DATA3 0x21>, 615 <IMX8QXP_EMMC0_DATA4_CONN_EMMC0_DATA4 0x21>, 616 <IMX8QXP_EMMC0_DATA5_CONN_EMMC0_DATA5 0x21>, 617 <IMX8QXP_EMMC0_DATA6_CONN_EMMC0_DATA6 0x21>, 618 <IMX8QXP_EMMC0_DATA7_CONN_EMMC0_DATA7 0x21>, 619 <IMX8QXP_EMMC0_STROBE_CONN_EMMC0_STROBE 0x41>, 620 <IMX8QXP_EMMC0_RESET_B_CONN_EMMC0_RESET_B 0x21>; 621 }; 622 623 pinctrl_usdhc1_200mhz: usdhc1-200mhzgrp { 624 fsl,pins = <IMX8QXP_EMMC0_CLK_CONN_EMMC0_CLK 0x06000041>, 625 <IMX8QXP_EMMC0_CMD_CONN_EMMC0_CMD 0x21>, 626 <IMX8QXP_EMMC0_DATA0_CONN_EMMC0_DATA0 0x21>, 627 <IMX8QXP_EMMC0_DATA1_CONN_EMMC0_DATA1 0x21>, 628 <IMX8QXP_EMMC0_DATA2_CONN_EMMC0_DATA2 0x21>, 629 <IMX8QXP_EMMC0_DATA3_CONN_EMMC0_DATA3 0x21>, 630 <IMX8QXP_EMMC0_DATA4_CONN_EMMC0_DATA4 0x21>, 631 <IMX8QXP_EMMC0_DATA5_CONN_EMMC0_DATA5 0x21>, 632 <IMX8QXP_EMMC0_DATA6_CONN_EMMC0_DATA6 0x21>, 633 <IMX8QXP_EMMC0_DATA7_CONN_EMMC0_DATA7 0x21>, 634 <IMX8QXP_EMMC0_STROBE_CONN_EMMC0_STROBE 0x41>, 635 <IMX8QXP_EMMC0_RESET_B_CONN_EMMC0_RESET_B 0x21>; 636 }; 637 638 /* Colibri SD/MMC Card Detect */ 639 pinctrl_usdhc2_gpio: usdhc2gpiogrp { 640 fsl,pins = <IMX8QXP_QSPI0A_DATA0_LSIO_GPIO3_IO09 0x06000021>; /* SODIMM 43 */ 641 }; 642 643 pinctrl_usdhc2_gpio_sleep: usdhc2gpioslpgrp { 644 fsl,pins = <IMX8QXP_QSPI0A_DATA0_LSIO_GPIO3_IO09 0x60>; /* SODIMM 43 */ 645 }; 646 647 /* Colibri SD/MMC Card */ 648 pinctrl_usdhc2: usdhc2grp { 649 fsl,pins = <IMX8QXP_USDHC1_CLK_CONN_USDHC1_CLK 0x06000041>, /* SODIMM 47 */ 650 <IMX8QXP_USDHC1_CMD_CONN_USDHC1_CMD 0x21>, /* SODIMM 190 */ 651 <IMX8QXP_USDHC1_DATA0_CONN_USDHC1_DATA0 0x21>, /* SODIMM 192 */ 652 <IMX8QXP_USDHC1_DATA1_CONN_USDHC1_DATA1 0x21>, /* SODIMM 49 */ 653 <IMX8QXP_USDHC1_DATA2_CONN_USDHC1_DATA2 0x21>, /* SODIMM 51 */ 654 <IMX8QXP_USDHC1_DATA3_CONN_USDHC1_DATA3 0x21>, /* SODIMM 53 */ 655 <IMX8QXP_USDHC1_VSELECT_CONN_USDHC1_VSELECT 0x21>; 656 }; 657 658 pinctrl_usdhc2_100mhz: usdhc2-100mhzgrp { 659 fsl,pins = <IMX8QXP_USDHC1_CLK_CONN_USDHC1_CLK 0x06000041>, /* SODIMM 47 */ 660 <IMX8QXP_USDHC1_CMD_CONN_USDHC1_CMD 0x21>, /* SODIMM 190 */ 661 <IMX8QXP_USDHC1_DATA0_CONN_USDHC1_DATA0 0x21>, /* SODIMM 192 */ 662 <IMX8QXP_USDHC1_DATA1_CONN_USDHC1_DATA1 0x21>, /* SODIMM 49 */ 663 <IMX8QXP_USDHC1_DATA2_CONN_USDHC1_DATA2 0x21>, /* SODIMM 51 */ 664 <IMX8QXP_USDHC1_DATA3_CONN_USDHC1_DATA3 0x21>, /* SODIMM 53 */ 665 <IMX8QXP_USDHC1_VSELECT_CONN_USDHC1_VSELECT 0x21>; 666 }; 667 668 pinctrl_usdhc2_200mhz: usdhc2-200mhzgrp { 669 fsl,pins = <IMX8QXP_USDHC1_CLK_CONN_USDHC1_CLK 0x06000041>, /* SODIMM 47 */ 670 <IMX8QXP_USDHC1_CMD_CONN_USDHC1_CMD 0x21>, /* SODIMM 190 */ 671 <IMX8QXP_USDHC1_DATA0_CONN_USDHC1_DATA0 0x21>, /* SODIMM 192 */ 672 <IMX8QXP_USDHC1_DATA1_CONN_USDHC1_DATA1 0x21>, /* SODIMM 49 */ 673 <IMX8QXP_USDHC1_DATA2_CONN_USDHC1_DATA2 0x21>, /* SODIMM 51 */ 674 <IMX8QXP_USDHC1_DATA3_CONN_USDHC1_DATA3 0x21>, /* SODIMM 53 */ 675 <IMX8QXP_USDHC1_VSELECT_CONN_USDHC1_VSELECT 0x21>; 676 }; 677 678 pinctrl_usdhc2_sleep: usdhc2slpgrp { 679 fsl,pins = <IMX8QXP_USDHC1_CLK_LSIO_GPIO4_IO23 0x60>, /* SODIMM 47 */ 680 <IMX8QXP_USDHC1_CMD_LSIO_GPIO4_IO24 0x60>, /* SODIMM 190 */ 681 <IMX8QXP_USDHC1_DATA0_LSIO_GPIO4_IO25 0x60>, /* SODIMM 192 */ 682 <IMX8QXP_USDHC1_DATA1_LSIO_GPIO4_IO26 0x60>, /* SODIMM 49 */ 683 <IMX8QXP_USDHC1_DATA2_LSIO_GPIO4_IO27 0x60>, /* SODIMM 51 */ 684 <IMX8QXP_USDHC1_DATA3_LSIO_GPIO4_IO28 0x60>, /* SODIMM 53 */ 685 <IMX8QXP_USDHC1_VSELECT_CONN_USDHC1_VSELECT 0x21>; 686 }; 687 688 pinctrl_wifi: wifigrp { 689 fsl,pins = <IMX8QXP_SCU_BOOT_MODE3_SCU_DSC_RTC_CLOCK_OUTPUT_32K 0x20>; 690 }; 691}; 692