xref: /openbmc/linux/arch/arm/mach-pxa/irq.c (revision a7bf4dba) 
1 /*
2  *  linux/arch/arm/mach-pxa/irq.c
3  *
4  *  Generic PXA IRQ handling, GPIO IRQ demultiplexing, etc.
5  *
6  *  Author:	Nicolas Pitre
7  *  Created:	Jun 15, 2001
8  *  Copyright:	MontaVista Software Inc.
9  *
10  *  This program is free software; you can redistribute it and/or modify
11  *  it under the terms of the GNU General Public License version 2 as
12  *  published by the Free Software Foundation.
13  */
14 
15 #include <linux/init.h>
16 #include <linux/module.h>
17 #include <linux/interrupt.h>
18 #include <linux/sysdev.h>
19 
20 #include <asm/hardware.h>
21 #include <asm/irq.h>
22 #include <asm/mach/irq.h>
23 #include <asm/arch/pxa-regs.h>
24 
25 #include "generic.h"
26 
27 
28 /*
29  * This is for peripheral IRQs internal to the PXA chip.
30  */
31 
32 static void pxa_mask_low_irq(unsigned int irq)
33 {
34 	ICMR &= ~(1 << irq);
35 }
36 
37 static void pxa_unmask_low_irq(unsigned int irq)
38 {
39 	ICMR |= (1 << irq);
40 }
41 
42 static struct irq_chip pxa_internal_chip_low = {
43 	.name		= "SC",
44 	.ack		= pxa_mask_low_irq,
45 	.mask		= pxa_mask_low_irq,
46 	.unmask		= pxa_unmask_low_irq,
47 };
48 
49 void __init pxa_init_irq_low(void)
50 {
51 	int irq;
52 
53 	/* disable all IRQs */
54 	ICMR = 0;
55 
56 	/* all IRQs are IRQ, not FIQ */
57 	ICLR = 0;
58 
59 	/* only unmasked interrupts kick us out of idle */
60 	ICCR = 1;
61 
62 	for (irq = PXA_IRQ(0); irq <= PXA_IRQ(31); irq++) {
63 		set_irq_chip(irq, &pxa_internal_chip_low);
64 		set_irq_handler(irq, handle_level_irq);
65 		set_irq_flags(irq, IRQF_VALID);
66 	}
67 }
68 
69 #if defined(CONFIG_PXA27x) || defined(CONFIG_PXA3xx)
70 
71 /*
72  * This is for the second set of internal IRQs as found on the PXA27x.
73  */
74 
75 static void pxa_mask_high_irq(unsigned int irq)
76 {
77 	ICMR2 &= ~(1 << (irq - 32));
78 }
79 
80 static void pxa_unmask_high_irq(unsigned int irq)
81 {
82 	ICMR2 |= (1 << (irq - 32));
83 }
84 
85 static struct irq_chip pxa_internal_chip_high = {
86 	.name		= "SC-hi",
87 	.ack		= pxa_mask_high_irq,
88 	.mask		= pxa_mask_high_irq,
89 	.unmask		= pxa_unmask_high_irq,
90 };
91 
92 void __init pxa_init_irq_high(void)
93 {
94 	int irq;
95 
96 	ICMR2 = 0;
97 	ICLR2 = 0;
98 
99 	for (irq = PXA_IRQ(32); irq < PXA_IRQ(64); irq++) {
100 		set_irq_chip(irq, &pxa_internal_chip_high);
101 		set_irq_handler(irq, handle_level_irq);
102 		set_irq_flags(irq, IRQF_VALID);
103 	}
104 }
105 #endif
106 
107 /*
108  * PXA GPIO edge detection for IRQs:
109  * IRQs are generated on Falling-Edge, Rising-Edge, or both.
110  * Use this instead of directly setting GRER/GFER.
111  */
112 
113 static long GPIO_IRQ_rising_edge[4];
114 static long GPIO_IRQ_falling_edge[4];
115 static long GPIO_IRQ_mask[4];
116 
117 static int pxa_gpio_irq_type(unsigned int irq, unsigned int type)
118 {
119 	int gpio, idx;
120 
121 	gpio = IRQ_TO_GPIO(irq);
122 	idx = gpio >> 5;
123 
124 	if (type == IRQT_PROBE) {
125 	    /* Don't mess with enabled GPIOs using preconfigured edges or
126 	       GPIOs set to alternate function or to output during probe */
127 		if ((GPIO_IRQ_rising_edge[idx] | GPIO_IRQ_falling_edge[idx] | GPDR(gpio)) &
128 		    GPIO_bit(gpio))
129 			return 0;
130 		if (GAFR(gpio) & (0x3 << (((gpio) & 0xf)*2)))
131 			return 0;
132 		type = __IRQT_RISEDGE | __IRQT_FALEDGE;
133 	}
134 
135 	/* printk(KERN_DEBUG "IRQ%d (GPIO%d): ", irq, gpio); */
136 
137 	pxa_gpio_mode(gpio | GPIO_IN);
138 
139 	if (type & __IRQT_RISEDGE) {
140 		/* printk("rising "); */
141 		__set_bit (gpio, GPIO_IRQ_rising_edge);
142 	} else {
143 		__clear_bit (gpio, GPIO_IRQ_rising_edge);
144 	}
145 
146 	if (type & __IRQT_FALEDGE) {
147 		/* printk("falling "); */
148 		__set_bit (gpio, GPIO_IRQ_falling_edge);
149 	} else {
150 		__clear_bit (gpio, GPIO_IRQ_falling_edge);
151 	}
152 
153 	/* printk("edges\n"); */
154 
155 	GRER(gpio) = GPIO_IRQ_rising_edge[idx] & GPIO_IRQ_mask[idx];
156 	GFER(gpio) = GPIO_IRQ_falling_edge[idx] & GPIO_IRQ_mask[idx];
157 	return 0;
158 }
159 
160 /*
161  * GPIO IRQs must be acknowledged.  This is for GPIO 0 and 1.
162  */
163 
164 static void pxa_ack_low_gpio(unsigned int irq)
165 {
166 	GEDR0 = (1 << (irq - IRQ_GPIO0));
167 }
168 
169 static void pxa_mask_low_gpio(unsigned int irq)
170 {
171 	ICMR &= ~(1 << (irq - PXA_IRQ(0)));
172 }
173 
174 static void pxa_unmask_low_gpio(unsigned int irq)
175 {
176 	ICMR |= 1 << (irq - PXA_IRQ(0));
177 }
178 
179 static struct irq_chip pxa_low_gpio_chip = {
180 	.name		= "GPIO-l",
181 	.ack		= pxa_ack_low_gpio,
182 	.mask		= pxa_mask_low_gpio,
183 	.unmask		= pxa_unmask_low_gpio,
184 	.set_type	= pxa_gpio_irq_type,
185 };
186 
187 /*
188  * Demux handler for GPIO>=2 edge detect interrupts
189  */
190 
191 #define GEDR_BITS	(sizeof(gedr) * BITS_PER_BYTE)
192 
193 static void pxa_gpio_demux_handler(unsigned int irq, struct irq_desc *desc)
194 {
195 	int loop, bit, n;
196 	unsigned long gedr[4];
197 
198 	do {
199 		gedr[0] = GEDR0 & GPIO_IRQ_mask[0] & ~3;
200 		gedr[1] = GEDR1 & GPIO_IRQ_mask[1];
201 		gedr[2] = GEDR2 & GPIO_IRQ_mask[2];
202 		gedr[3] = GEDR3 & GPIO_IRQ_mask[3];
203 
204 		GEDR0 = gedr[0]; GEDR1 = gedr[1];
205 		GEDR2 = gedr[2]; GEDR3 = gedr[3];
206 
207 		loop = 0;
208 		bit = find_first_bit(gedr, GEDR_BITS);
209 		while (bit < GEDR_BITS) {
210 			loop = 1;
211 
212 			n = PXA_GPIO_IRQ_BASE + bit;
213 			desc_handle_irq(n, irq_desc + n);
214 
215 			bit = find_next_bit(gedr, GEDR_BITS, bit + 1);
216 		}
217 	} while (loop);
218 }
219 
220 static void pxa_ack_muxed_gpio(unsigned int irq)
221 {
222 	int gpio = irq - IRQ_GPIO(2) + 2;
223 	GEDR(gpio) = GPIO_bit(gpio);
224 }
225 
226 static void pxa_mask_muxed_gpio(unsigned int irq)
227 {
228 	int gpio = irq - IRQ_GPIO(2) + 2;
229 	__clear_bit(gpio, GPIO_IRQ_mask);
230 	GRER(gpio) &= ~GPIO_bit(gpio);
231 	GFER(gpio) &= ~GPIO_bit(gpio);
232 }
233 
234 static void pxa_unmask_muxed_gpio(unsigned int irq)
235 {
236 	int gpio = irq - IRQ_GPIO(2) + 2;
237 	int idx = gpio >> 5;
238 	__set_bit(gpio, GPIO_IRQ_mask);
239 	GRER(gpio) = GPIO_IRQ_rising_edge[idx] & GPIO_IRQ_mask[idx];
240 	GFER(gpio) = GPIO_IRQ_falling_edge[idx] & GPIO_IRQ_mask[idx];
241 }
242 
243 static struct irq_chip pxa_muxed_gpio_chip = {
244 	.name		= "GPIO",
245 	.ack		= pxa_ack_muxed_gpio,
246 	.mask		= pxa_mask_muxed_gpio,
247 	.unmask		= pxa_unmask_muxed_gpio,
248 	.set_type	= pxa_gpio_irq_type,
249 };
250 
251 void __init pxa_init_irq_gpio(int gpio_nr)
252 {
253 	int irq, i;
254 
255 	pxa_last_gpio = gpio_nr - 1;
256 
257 	/* clear all GPIO edge detects */
258 	for (i = 0; i < gpio_nr; i += 32) {
259 		GFER(i) = 0;
260 		GRER(i) = 0;
261 		GEDR(i) = GEDR(i);
262 	}
263 
264 	/* GPIO 0 and 1 must have their mask bit always set */
265 	GPIO_IRQ_mask[0] = 3;
266 
267 	for (irq = IRQ_GPIO0; irq <= IRQ_GPIO1; irq++) {
268 		set_irq_chip(irq, &pxa_low_gpio_chip);
269 		set_irq_handler(irq, handle_edge_irq);
270 		set_irq_flags(irq, IRQF_VALID | IRQF_PROBE);
271 	}
272 
273 	for (irq = IRQ_GPIO(2); irq < IRQ_GPIO(gpio_nr); irq++) {
274 		set_irq_chip(irq, &pxa_muxed_gpio_chip);
275 		set_irq_handler(irq, handle_edge_irq);
276 		set_irq_flags(irq, IRQF_VALID | IRQF_PROBE);
277 	}
278 
279 	/* Install handler for GPIO>=2 edge detect interrupts */
280 	set_irq_chained_handler(IRQ_GPIO_2_x, pxa_gpio_demux_handler);
281 
282 	pxa_init_gpio(gpio_nr);
283 }
284 
285 void __init pxa_init_gpio_set_wake(int (*set_wake)(unsigned int, unsigned int))
286 {
287 	pxa_low_gpio_chip.set_wake = set_wake;
288 	pxa_muxed_gpio_chip.set_wake = set_wake;
289 }
290 
291 void __init pxa_init_irq_set_wake(int (*set_wake)(unsigned int, unsigned int))
292 {
293 	pxa_internal_chip_low.set_wake = set_wake;
294 #ifdef CONFIG_PXA27x
295 	pxa_internal_chip_high.set_wake = set_wake;
296 #endif
297 	pxa_init_gpio_set_wake(set_wake);
298 }
299 
300 #ifdef CONFIG_PM
301 static unsigned long saved_icmr[2];
302 
303 static int pxa_irq_suspend(struct sys_device *dev, pm_message_t state)
304 {
305 	switch (dev->id) {
306 	case 0:
307 		saved_icmr[0] = ICMR;
308 		ICMR = 0;
309 		break;
310 #if defined(CONFIG_PXA27x) || defined(CONFIG_PXA3xx)
311 	case 1:
312 		saved_icmr[1] = ICMR2;
313 		ICMR2 = 0;
314 		break;
315 #endif
316 	default:
317 		return -EINVAL;
318 	}
319 
320 	return 0;
321 }
322 
323 static int pxa_irq_resume(struct sys_device *dev)
324 {
325 	switch (dev->id) {
326 	case 0:
327 		ICMR = saved_icmr[0];
328 		ICLR = 0;
329 		ICCR = 1;
330 		break;
331 #if defined(CONFIG_PXA27x) || defined(CONFIG_PXA3xx)
332 	case 1:
333 		ICMR2 = saved_icmr[1];
334 		ICLR2 = 0;
335 		break;
336 #endif
337 	default:
338 		return -EINVAL;
339 	}
340 
341 	return 0;
342 }
343 #else
344 #define pxa_irq_suspend		NULL
345 #define pxa_irq_resume		NULL
346 #endif
347 
348 struct sysdev_class pxa_irq_sysclass = {
349 	.name		= "irq",
350 	.suspend	= pxa_irq_suspend,
351 	.resume		= pxa_irq_resume,
352 };
353 
354 static int __init pxa_irq_init(void)
355 {
356 	return sysdev_class_register(&pxa_irq_sysclass);
357 }
358 
359 core_initcall(pxa_irq_init);
360