19544a2daSSeongJae ParkNOTE: 29544a2daSSeongJae ParkThis is a version of Documentation/memory-barriers.txt translated into Korean. 39544a2daSSeongJae ParkThis document is maintained by SeongJae Park <sj38.park@gmail.com>. 49544a2daSSeongJae ParkIf you find any difference between this document and the original file or 59544a2daSSeongJae Parka problem with the translation, please contact the maintainer of this file. 69544a2daSSeongJae Park 79544a2daSSeongJae ParkPlease also note that the purpose of this file is to be easier to 89544a2daSSeongJae Parkread for non English (read: Korean) speakers and is not intended as 99544a2daSSeongJae Parka fork. So if you have any comments or updates for this file please 109544a2daSSeongJae Parkupdate the original English file first. The English version is 119544a2daSSeongJae Parkdefinitive, and readers should look there if they have any doubt. 129544a2daSSeongJae Park 139544a2daSSeongJae Park=================================== 149544a2daSSeongJae Park이 문서는 159544a2daSSeongJae ParkDocumentation/memory-barriers.txt 169544a2daSSeongJae Park의 한글 번역입니다. 179544a2daSSeongJae Park 189544a2daSSeongJae Park역자: 박성재 <sj38.park@gmail.com> 199544a2daSSeongJae Park=================================== 209544a2daSSeongJae Park 219544a2daSSeongJae Park 229544a2daSSeongJae Park ========================= 239544a2daSSeongJae Park 리눅스 커널 메모리 배리어 249544a2daSSeongJae Park ========================= 259544a2daSSeongJae Park 269544a2daSSeongJae Park저자: David Howells <dhowells@redhat.com> 279544a2daSSeongJae Park Paul E. McKenney <paulmck@linux.vnet.ibm.com> 289544a2daSSeongJae Park Will Deacon <will.deacon@arm.com> 299544a2daSSeongJae Park Peter Zijlstra <peterz@infradead.org> 309544a2daSSeongJae Park 319544a2daSSeongJae Park======== 329544a2daSSeongJae Park면책조항 339544a2daSSeongJae Park======== 349544a2daSSeongJae Park 359544a2daSSeongJae Park이 문서는 명세서가 아닙니다; 이 문서는 완벽하지 않은데, 간결성을 위해 의도된 369544a2daSSeongJae Park부분도 있고, 의도하진 않았지만 사람에 의해 쓰였다보니 불완전한 부분도 있습니다. 379544a2daSSeongJae Park이 문서는 리눅스에서 제공하는 다양한 메모리 배리어들을 사용하기 위한 389544a2daSSeongJae Park안내서입니다만, 뭔가 이상하다 싶으면 (그런게 많을 겁니다) 질문을 부탁드립니다. 399544a2daSSeongJae Park 409544a2daSSeongJae Park다시 말하지만, 이 문서는 리눅스가 하드웨어에 기대하는 사항에 대한 명세서가 419544a2daSSeongJae Park아닙니다. 429544a2daSSeongJae Park 439544a2daSSeongJae Park이 문서의 목적은 두가지입니다: 449544a2daSSeongJae Park 459544a2daSSeongJae Park (1) 어떤 특정 배리어에 대해 기대할 수 있는 최소한의 기능을 명세하기 위해서, 469544a2daSSeongJae Park 그리고 479544a2daSSeongJae Park 489544a2daSSeongJae Park (2) 사용 가능한 배리어들에 대해 어떻게 사용해야 하는지에 대한 안내를 제공하기 499544a2daSSeongJae Park 위해서. 509544a2daSSeongJae Park 519544a2daSSeongJae Park어떤 아키텍쳐는 특정한 배리어들에 대해서는 여기서 이야기하는 최소한의 529544a2daSSeongJae Park요구사항들보다 많은 기능을 제공할 수도 있습니다만, 여기서 이야기하는 539544a2daSSeongJae Park요구사항들을 충족하지 않는 아키텍쳐가 있다면 그 아키텍쳐가 잘못된 것이란 점을 549544a2daSSeongJae Park알아두시기 바랍니다. 559544a2daSSeongJae Park 569544a2daSSeongJae Park또한, 특정 아키텍쳐에서 일부 배리어는 해당 아키텍쳐의 특수한 동작 방식으로 인해 579544a2daSSeongJae Park해당 배리어의 명시적 사용이 불필요해서 no-op 이 될수도 있음을 알아두시기 589544a2daSSeongJae Park바랍니다. 599544a2daSSeongJae Park 609544a2daSSeongJae Park역자: 본 번역 역시 완벽하지 않은데, 이 역시 부분적으로는 의도된 것이기도 619544a2daSSeongJae Park합니다. 여타 기술 문서들이 그렇듯 완벽한 이해를 위해서는 번역문과 원문을 함께 629544a2daSSeongJae Park읽으시되 번역문을 하나의 가이드로 활용하시길 추천드리며, 발견되는 오역 등에 639544a2daSSeongJae Park대해서는 언제든 의견을 부탁드립니다. 과한 번역으로 인한 오해를 최소화하기 위해 649544a2daSSeongJae Park애매한 부분이 있을 경우에는 어색함이 있더라도 원래의 용어를 차용합니다. 659544a2daSSeongJae Park 669544a2daSSeongJae Park 679544a2daSSeongJae Park===== 689544a2daSSeongJae Park목차: 699544a2daSSeongJae Park===== 709544a2daSSeongJae Park 719544a2daSSeongJae Park (*) 추상 메모리 액세스 모델. 729544a2daSSeongJae Park 739544a2daSSeongJae Park - 디바이스 오퍼레이션. 749544a2daSSeongJae Park - 보장사항. 759544a2daSSeongJae Park 769544a2daSSeongJae Park (*) 메모리 배리어란 무엇인가? 779544a2daSSeongJae Park 789544a2daSSeongJae Park - 메모리 배리어의 종류. 799544a2daSSeongJae Park - 메모리 배리어에 대해 가정해선 안될 것. 809544a2daSSeongJae Park - 데이터 의존성 배리어. 819544a2daSSeongJae Park - 컨트롤 의존성. 829544a2daSSeongJae Park - SMP 배리어 짝맞추기. 839544a2daSSeongJae Park - 메모리 배리어 시퀀스의 예. 849544a2daSSeongJae Park - 읽기 메모리 배리어 vs 로드 예측. 859544a2daSSeongJae Park - 이행성 869544a2daSSeongJae Park 879544a2daSSeongJae Park (*) 명시적 커널 배리어. 889544a2daSSeongJae Park 899544a2daSSeongJae Park - 컴파일러 배리어. 909544a2daSSeongJae Park - CPU 메모리 배리어. 919544a2daSSeongJae Park - MMIO 쓰기 배리어. 929544a2daSSeongJae Park 939544a2daSSeongJae Park (*) 암묵적 커널 메모리 배리어. 949544a2daSSeongJae Park 959544a2daSSeongJae Park - 락 Acquisition 함수. 969544a2daSSeongJae Park - 인터럽트 비활성화 함수. 979544a2daSSeongJae Park - 슬립과 웨이크업 함수. 989544a2daSSeongJae Park - 그외의 함수들. 999544a2daSSeongJae Park 1009544a2daSSeongJae Park (*) CPU 간 ACQUIRING 배리어의 효과. 1019544a2daSSeongJae Park 1029544a2daSSeongJae Park - Acquire vs 메모리 액세스. 1039544a2daSSeongJae Park - Acquire vs I/O 액세스. 1049544a2daSSeongJae Park 1059544a2daSSeongJae Park (*) 메모리 배리어가 필요한 곳 1069544a2daSSeongJae Park 1079544a2daSSeongJae Park - 프로세서간 상호 작용. 1089544a2daSSeongJae Park - 어토믹 오퍼레이션. 1099544a2daSSeongJae Park - 디바이스 액세스. 1109544a2daSSeongJae Park - 인터럽트. 1119544a2daSSeongJae Park 1129544a2daSSeongJae Park (*) 커널 I/O 배리어의 효과. 1139544a2daSSeongJae Park 1149544a2daSSeongJae Park (*) 가정되는 가장 완화된 실행 순서 모델. 1159544a2daSSeongJae Park 1169544a2daSSeongJae Park (*) CPU 캐시의 영향. 1179544a2daSSeongJae Park 1189544a2daSSeongJae Park - 캐시 일관성. 1199544a2daSSeongJae Park - 캐시 일관성 vs DMA. 1209544a2daSSeongJae Park - 캐시 일관성 vs MMIO. 1219544a2daSSeongJae Park 1229544a2daSSeongJae Park (*) CPU 들이 저지르는 일들. 1239544a2daSSeongJae Park 1249544a2daSSeongJae Park - 그리고, Alpha 가 있다. 1259544a2daSSeongJae Park - 가상 머신 게스트. 1269544a2daSSeongJae Park 1279544a2daSSeongJae Park (*) 사용 예. 1289544a2daSSeongJae Park 1299544a2daSSeongJae Park - 순환식 버퍼. 1309544a2daSSeongJae Park 1319544a2daSSeongJae Park (*) 참고 문헌. 1329544a2daSSeongJae Park 1339544a2daSSeongJae Park 1349544a2daSSeongJae Park======================= 1359544a2daSSeongJae Park추상 메모리 액세스 모델 1369544a2daSSeongJae Park======================= 1379544a2daSSeongJae Park 1389544a2daSSeongJae Park다음과 같이 추상화된 시스템 모델을 생각해 봅시다: 1399544a2daSSeongJae Park 1409544a2daSSeongJae Park : : 1419544a2daSSeongJae Park : : 1429544a2daSSeongJae Park : : 1439544a2daSSeongJae Park +-------+ : +--------+ : +-------+ 1449544a2daSSeongJae Park | | : | | : | | 1459544a2daSSeongJae Park | | : | | : | | 1469544a2daSSeongJae Park | CPU 1 |<----->| Memory |<----->| CPU 2 | 1479544a2daSSeongJae Park | | : | | : | | 1489544a2daSSeongJae Park | | : | | : | | 1499544a2daSSeongJae Park +-------+ : +--------+ : +-------+ 1509544a2daSSeongJae Park ^ : ^ : ^ 1519544a2daSSeongJae Park | : | : | 1529544a2daSSeongJae Park | : | : | 1539544a2daSSeongJae Park | : v : | 1549544a2daSSeongJae Park | : +--------+ : | 1559544a2daSSeongJae Park | : | | : | 1569544a2daSSeongJae Park | : | | : | 1579544a2daSSeongJae Park +---------->| Device |<----------+ 1589544a2daSSeongJae Park : | | : 1599544a2daSSeongJae Park : | | : 1609544a2daSSeongJae Park : +--------+ : 1619544a2daSSeongJae Park : : 1629544a2daSSeongJae Park 1639544a2daSSeongJae Park프로그램은 여러 메모리 액세스 오퍼레이션을 발생시키고, 각각의 CPU 는 그런 1649544a2daSSeongJae Park프로그램들을 실행합니다. 추상화된 CPU 모델에서 메모리 오퍼레이션들의 순서는 1659544a2daSSeongJae Park매우 완화되어 있고, CPU 는 프로그램이 인과관계를 어기지 않는 상태로 관리된다고 1669544a2daSSeongJae Park보일 수만 있다면 메모리 오퍼레이션을 자신이 원하는 어떤 순서대로든 재배치해 1679544a2daSSeongJae Park동작시킬 수 있습니다. 비슷하게, 컴파일러 또한 프로그램의 정상적 동작을 해치지 1689544a2daSSeongJae Park않는 한도 내에서는 어떤 순서로든 자신이 원하는 대로 인스트럭션을 재배치 할 수 1699544a2daSSeongJae Park있습니다. 1709544a2daSSeongJae Park 1719544a2daSSeongJae Park따라서 위의 다이어그램에서 한 CPU가 동작시키는 메모리 오퍼레이션이 만들어내는 1729544a2daSSeongJae Park변화는 해당 오퍼레이션이 CPU 와 시스템의 다른 부분들 사이의 인터페이스(점선)를 1739544a2daSSeongJae Park지나가면서 시스템의 나머지 부분들에 인지됩니다. 1749544a2daSSeongJae Park 1759544a2daSSeongJae Park 1769544a2daSSeongJae Park예를 들어, 다음의 일련의 이벤트들을 생각해 봅시다: 1779544a2daSSeongJae Park 1789544a2daSSeongJae Park CPU 1 CPU 2 1799544a2daSSeongJae Park =============== =============== 1809544a2daSSeongJae Park { A == 1; B == 2 } 1819544a2daSSeongJae Park A = 3; x = B; 1829544a2daSSeongJae Park B = 4; y = A; 1839544a2daSSeongJae Park 1849544a2daSSeongJae Park다이어그램의 가운데에 위치한 메모리 시스템에 보여지게 되는 액세스들은 다음의 총 1859544a2daSSeongJae Park24개의 조합으로 재구성될 수 있습니다: 1869544a2daSSeongJae Park 1879544a2daSSeongJae Park STORE A=3, STORE B=4, y=LOAD A->3, x=LOAD B->4 1889544a2daSSeongJae Park STORE A=3, STORE B=4, x=LOAD B->4, y=LOAD A->3 1899544a2daSSeongJae Park STORE A=3, y=LOAD A->3, STORE B=4, x=LOAD B->4 1909544a2daSSeongJae Park STORE A=3, y=LOAD A->3, x=LOAD B->2, STORE B=4 1919544a2daSSeongJae Park STORE A=3, x=LOAD B->2, STORE B=4, y=LOAD A->3 1929544a2daSSeongJae Park STORE A=3, x=LOAD B->2, y=LOAD A->3, STORE B=4 1939544a2daSSeongJae Park STORE B=4, STORE A=3, y=LOAD A->3, x=LOAD B->4 1949544a2daSSeongJae Park STORE B=4, ... 1959544a2daSSeongJae Park ... 1969544a2daSSeongJae Park 1979544a2daSSeongJae Park따라서 다음의 네가지 조합의 값들이 나올 수 있습니다: 1989544a2daSSeongJae Park 1999544a2daSSeongJae Park x == 2, y == 1 2009544a2daSSeongJae Park x == 2, y == 3 2019544a2daSSeongJae Park x == 4, y == 1 2029544a2daSSeongJae Park x == 4, y == 3 2039544a2daSSeongJae Park 2049544a2daSSeongJae Park 2059544a2daSSeongJae Park한발 더 나아가서, 한 CPU 가 메모리 시스템에 반영한 스토어 오퍼레이션들의 결과는 2069544a2daSSeongJae Park다른 CPU 에서의 로드 오퍼레이션을 통해 인지되는데, 이 때 스토어가 반영된 순서와 2079544a2daSSeongJae Park다른 순서로 인지될 수도 있습니다. 2089544a2daSSeongJae Park 2099544a2daSSeongJae Park 2109544a2daSSeongJae Park예로, 아래의 일련의 이벤트들을 생각해 봅시다: 2119544a2daSSeongJae Park 2129544a2daSSeongJae Park CPU 1 CPU 2 2139544a2daSSeongJae Park =============== =============== 2149544a2daSSeongJae Park { A == 1, B == 2, C == 3, P == &A, Q == &C } 2159544a2daSSeongJae Park B = 4; Q = P; 2169544a2daSSeongJae Park P = &B D = *Q; 2179544a2daSSeongJae Park 2189544a2daSSeongJae ParkD 로 읽혀지는 값은 CPU 2 에서 P 로부터 읽혀진 주소값에 의존적이기 때문에 여기엔 2199544a2daSSeongJae Park분명한 데이터 의존성이 있습니다. 하지만 이 이벤트들의 실행 결과로는 아래의 2209544a2daSSeongJae Park결과들이 모두 나타날 수 있습니다: 2219544a2daSSeongJae Park 2229544a2daSSeongJae Park (Q == &A) and (D == 1) 2239544a2daSSeongJae Park (Q == &B) and (D == 2) 2249544a2daSSeongJae Park (Q == &B) and (D == 4) 2259544a2daSSeongJae Park 2269544a2daSSeongJae ParkCPU 2 는 *Q 의 로드를 요청하기 전에 P 를 Q 에 넣기 때문에 D 에 C 를 집어넣는 2279544a2daSSeongJae Park일은 없음을 알아두세요. 2289544a2daSSeongJae Park 2299544a2daSSeongJae Park 2309544a2daSSeongJae Park디바이스 오퍼레이션 2319544a2daSSeongJae Park------------------- 2329544a2daSSeongJae Park 2339544a2daSSeongJae Park일부 디바이스는 자신의 컨트롤 인터페이스를 메모리의 특정 영역으로 매핑해서 2349544a2daSSeongJae Park제공하는데(Memory mapped I/O), 해당 컨트롤 레지스터에 접근하는 순서는 매우 2359544a2daSSeongJae Park중요합니다. 예를 들어, 어드레스 포트 레지스터 (A) 와 데이터 포트 레지스터 (D) 2369544a2daSSeongJae Park를 통해 접근되는 내부 레지스터 집합을 갖는 이더넷 카드를 생각해 봅시다. 내부의 2379544a2daSSeongJae Park5번 레지스터를 읽기 위해 다음의 코드가 사용될 수 있습니다: 2389544a2daSSeongJae Park 2399544a2daSSeongJae Park *A = 5; 2409544a2daSSeongJae Park x = *D; 2419544a2daSSeongJae Park 2429544a2daSSeongJae Park하지만, 이건 다음의 두 조합 중 하나로 만들어질 수 있습니다: 2439544a2daSSeongJae Park 2449544a2daSSeongJae Park STORE *A = 5, x = LOAD *D 2459544a2daSSeongJae Park x = LOAD *D, STORE *A = 5 2469544a2daSSeongJae Park 2479544a2daSSeongJae Park두번째 조합은 데이터를 읽어온 _후에_ 주소를 설정하므로, 오동작을 일으킬 겁니다. 2489544a2daSSeongJae Park 2499544a2daSSeongJae Park 2509544a2daSSeongJae Park보장사항 2519544a2daSSeongJae Park-------- 2529544a2daSSeongJae Park 2539544a2daSSeongJae ParkCPU 에게 기대할 수 있는 최소한의 보장사항 몇가지가 있습니다: 2549544a2daSSeongJae Park 2559544a2daSSeongJae Park (*) 어떤 CPU 든, 의존성이 존재하는 메모리 액세스들은 해당 CPU 자신에게 2569544a2daSSeongJae Park 있어서는 순서대로 메모리 시스템에 수행 요청됩니다. 즉, 다음에 대해서: 2579544a2daSSeongJae Park 2589544a2daSSeongJae Park Q = READ_ONCE(P); smp_read_barrier_depends(); D = READ_ONCE(*Q); 2599544a2daSSeongJae Park 2609544a2daSSeongJae Park CPU 는 다음과 같은 메모리 오퍼레이션 시퀀스를 수행 요청합니다: 2619544a2daSSeongJae Park 2629544a2daSSeongJae Park Q = LOAD P, D = LOAD *Q 2639544a2daSSeongJae Park 2649544a2daSSeongJae Park 그리고 그 시퀀스 내에서의 순서는 항상 지켜집니다. 대부분의 시스템에서 2659544a2daSSeongJae Park smp_read_barrier_depends() 는 아무일도 안하지만 DEC Alpha 에서는 2669544a2daSSeongJae Park 명시적으로 사용되어야 합니다. 보통의 경우에는 smp_read_barrier_depends() 2679544a2daSSeongJae Park 를 직접 사용하는 대신 rcu_dereference() 같은 것들을 사용해야 함을 2689544a2daSSeongJae Park 알아두세요. 2699544a2daSSeongJae Park 2709544a2daSSeongJae Park (*) 특정 CPU 내에서 겹치는 영역의 메모리에 행해지는 로드와 스토어 들은 해당 2719544a2daSSeongJae Park CPU 안에서는 순서가 바뀌지 않은 것으로 보여집니다. 즉, 다음에 대해서: 2729544a2daSSeongJae Park 2739544a2daSSeongJae Park a = READ_ONCE(*X); WRITE_ONCE(*X, b); 2749544a2daSSeongJae Park 2759544a2daSSeongJae Park CPU 는 다음의 메모리 오퍼레이션 시퀀스만을 메모리에 요청할 겁니다: 2769544a2daSSeongJae Park 2779544a2daSSeongJae Park a = LOAD *X, STORE *X = b 2789544a2daSSeongJae Park 2799544a2daSSeongJae Park 그리고 다음에 대해서는: 2809544a2daSSeongJae Park 2819544a2daSSeongJae Park WRITE_ONCE(*X, c); d = READ_ONCE(*X); 2829544a2daSSeongJae Park 2839544a2daSSeongJae Park CPU 는 다음의 수행 요청만을 만들어 냅니다: 2849544a2daSSeongJae Park 2859544a2daSSeongJae Park STORE *X = c, d = LOAD *X 2869544a2daSSeongJae Park 2879544a2daSSeongJae Park (로드 오퍼레이션과 스토어 오퍼레이션이 겹치는 메모리 영역에 대해 2889544a2daSSeongJae Park 수행된다면 해당 오퍼레이션들은 겹친다고 표현됩니다). 2899544a2daSSeongJae Park 2909544a2daSSeongJae Park그리고 _반드시_ 또는 _절대로_ 가정하거나 가정하지 말아야 하는 것들이 있습니다: 2919544a2daSSeongJae Park 2929544a2daSSeongJae Park (*) 컴파일러가 READ_ONCE() 나 WRITE_ONCE() 로 보호되지 않은 메모리 액세스를 2939544a2daSSeongJae Park 당신이 원하는 대로 할 것이라는 가정은 _절대로_ 해선 안됩니다. 그것들이 2949544a2daSSeongJae Park 없다면, 컴파일러는 컴파일러 배리어 섹션에서 다루게 될, 모든 "창의적인" 2959544a2daSSeongJae Park 변경들을 만들어낼 권한을 갖게 됩니다. 2969544a2daSSeongJae Park 2979544a2daSSeongJae Park (*) 개별적인 로드와 스토어들이 주어진 순서대로 요청될 것이라는 가정은 _절대로_ 2989544a2daSSeongJae Park 하지 말아야 합니다. 이 말은 곧: 2999544a2daSSeongJae Park 3009544a2daSSeongJae Park X = *A; Y = *B; *D = Z; 3019544a2daSSeongJae Park 3029544a2daSSeongJae Park 는 다음의 것들 중 어느 것으로든 만들어질 수 있다는 의미입니다: 3039544a2daSSeongJae Park 3049544a2daSSeongJae Park X = LOAD *A, Y = LOAD *B, STORE *D = Z 3059544a2daSSeongJae Park X = LOAD *A, STORE *D = Z, Y = LOAD *B 3069544a2daSSeongJae Park Y = LOAD *B, X = LOAD *A, STORE *D = Z 3079544a2daSSeongJae Park Y = LOAD *B, STORE *D = Z, X = LOAD *A 3089544a2daSSeongJae Park STORE *D = Z, X = LOAD *A, Y = LOAD *B 3099544a2daSSeongJae Park STORE *D = Z, Y = LOAD *B, X = LOAD *A 3109544a2daSSeongJae Park 3119544a2daSSeongJae Park (*) 겹치는 메모리 액세스들은 합쳐지거나 버려질 수 있음을 _반드시_ 가정해야 3129544a2daSSeongJae Park 합니다. 다음의 코드는: 3139544a2daSSeongJae Park 3149544a2daSSeongJae Park X = *A; Y = *(A + 4); 3159544a2daSSeongJae Park 3169544a2daSSeongJae Park 다음의 것들 중 뭐든 될 수 있습니다: 3179544a2daSSeongJae Park 3189544a2daSSeongJae Park X = LOAD *A; Y = LOAD *(A + 4); 3199544a2daSSeongJae Park Y = LOAD *(A + 4); X = LOAD *A; 3209544a2daSSeongJae Park {X, Y} = LOAD {*A, *(A + 4) }; 3219544a2daSSeongJae Park 3229544a2daSSeongJae Park 그리고: 3239544a2daSSeongJae Park 3249544a2daSSeongJae Park *A = X; *(A + 4) = Y; 3259544a2daSSeongJae Park 3269544a2daSSeongJae Park 는 다음 중 뭐든 될 수 있습니다: 3279544a2daSSeongJae Park 3289544a2daSSeongJae Park STORE *A = X; STORE *(A + 4) = Y; 3299544a2daSSeongJae Park STORE *(A + 4) = Y; STORE *A = X; 3309544a2daSSeongJae Park STORE {*A, *(A + 4) } = {X, Y}; 3319544a2daSSeongJae Park 3329544a2daSSeongJae Park그리고 보장사항에 반대되는 것들(anti-guarantees)이 있습니다: 3339544a2daSSeongJae Park 3349544a2daSSeongJae Park (*) 이 보장사항들은 bitfield 에는 적용되지 않는데, 컴파일러들은 bitfield 를 3359544a2daSSeongJae Park 수정하는 코드를 생성할 때 원자성 없는(non-atomic) 읽고-수정하고-쓰는 3369544a2daSSeongJae Park 인스트럭션들의 조합을 만드는 경우가 많기 때문입니다. 병렬 알고리즘의 3379544a2daSSeongJae Park 동기화에 bitfield 를 사용하려 하지 마십시오. 3389544a2daSSeongJae Park 3399544a2daSSeongJae Park (*) bitfield 들이 여러 락으로 보호되는 경우라 하더라도, 하나의 bitfield 의 3409544a2daSSeongJae Park 모든 필드들은 하나의 락으로 보호되어야 합니다. 만약 한 bitfield 의 두 3419544a2daSSeongJae Park 필드가 서로 다른 락으로 보호된다면, 컴파일러의 원자성 없는 3429544a2daSSeongJae Park 읽고-수정하고-쓰는 인스트럭션 조합은 한 필드에의 업데이트가 근처의 3439544a2daSSeongJae Park 필드에도 영향을 끼치게 할 수 있습니다. 3449544a2daSSeongJae Park 3459544a2daSSeongJae Park (*) 이 보장사항들은 적절하게 정렬되고 크기가 잡힌 스칼라 변수들에 대해서만 3469544a2daSSeongJae Park 적용됩니다. "적절하게 크기가 잡힌" 이라함은 현재로써는 "char", "short", 3479544a2daSSeongJae Park "int" 그리고 "long" 과 같은 크기의 변수들을 의미합니다. "적절하게 정렬된" 3489544a2daSSeongJae Park 은 자연스런 정렬을 의미하는데, 따라서 "char" 에 대해서는 아무 제약이 없고, 3499544a2daSSeongJae Park "short" 에 대해서는 2바이트 정렬을, "int" 에는 4바이트 정렬을, 그리고 3509544a2daSSeongJae Park "long" 에 대해서는 32-bit 시스템인지 64-bit 시스템인지에 따라 4바이트 또는 3519544a2daSSeongJae Park 8바이트 정렬을 의미합니다. 이 보장사항들은 C11 표준에서 소개되었으므로, 3529544a2daSSeongJae Park C11 전의 오래된 컴파일러(예를 들어, gcc 4.6) 를 사용할 때엔 주의하시기 3539544a2daSSeongJae Park 바랍니다. 표준에 이 보장사항들은 "memory location" 을 정의하는 3.14 3549544a2daSSeongJae Park 섹션에 다음과 같이 설명되어 있습니다: 3559544a2daSSeongJae Park (역자: 인용문이므로 번역하지 않습니다) 3569544a2daSSeongJae Park 3579544a2daSSeongJae Park memory location 3589544a2daSSeongJae Park either an object of scalar type, or a maximal sequence 3599544a2daSSeongJae Park of adjacent bit-fields all having nonzero width 3609544a2daSSeongJae Park 3619544a2daSSeongJae Park NOTE 1: Two threads of execution can update and access 3629544a2daSSeongJae Park separate memory locations without interfering with 3639544a2daSSeongJae Park each other. 3649544a2daSSeongJae Park 3659544a2daSSeongJae Park NOTE 2: A bit-field and an adjacent non-bit-field member 3669544a2daSSeongJae Park are in separate memory locations. The same applies 3679544a2daSSeongJae Park to two bit-fields, if one is declared inside a nested 3689544a2daSSeongJae Park structure declaration and the other is not, or if the two 3699544a2daSSeongJae Park are separated by a zero-length bit-field declaration, 3709544a2daSSeongJae Park or if they are separated by a non-bit-field member 3719544a2daSSeongJae Park declaration. It is not safe to concurrently update two 3729544a2daSSeongJae Park bit-fields in the same structure if all members declared 3739544a2daSSeongJae Park between them are also bit-fields, no matter what the 3749544a2daSSeongJae Park sizes of those intervening bit-fields happen to be. 3759544a2daSSeongJae Park 3769544a2daSSeongJae Park 3779544a2daSSeongJae Park========================= 3789544a2daSSeongJae Park메모리 배리어란 무엇인가? 3799544a2daSSeongJae Park========================= 3809544a2daSSeongJae Park 3819544a2daSSeongJae Park앞에서 봤듯이, 상호간 의존성이 없는 메모리 오퍼레이션들은 실제로는 무작위적 3829544a2daSSeongJae Park순서로 수행될 수 있으며, 이는 CPU 와 CPU 간의 상호작용이나 I/O 에 문제가 될 수 3839544a2daSSeongJae Park있습니다. 따라서 컴파일러와 CPU 가 순서를 바꾸는데 제약을 걸 수 있도록 개입할 3849544a2daSSeongJae Park수 있는 어떤 방법이 필요합니다. 3859544a2daSSeongJae Park 3869544a2daSSeongJae Park메모리 배리어는 그런 개입 수단입니다. 메모리 배리어는 배리어를 사이에 둔 앞과 3879544a2daSSeongJae Park뒤 양측의 메모리 오퍼레이션들 간에 부분적 순서가 존재하도록 하는 효과를 줍니다. 3889544a2daSSeongJae Park 3899544a2daSSeongJae Park시스템의 CPU 들과 여러 디바이스들은 성능을 올리기 위해 명령어 재배치, 실행 3909544a2daSSeongJae Park유예, 메모리 오퍼레이션들의 조합, 예측적 로드(speculative load), 브랜치 3919544a2daSSeongJae Park예측(speculative branch prediction), 다양한 종류의 캐싱(caching) 등의 다양한 3929544a2daSSeongJae Park트릭을 사용할 수 있기 때문에 이런 강제력은 중요합니다. 메모리 배리어들은 이런 3939544a2daSSeongJae Park트릭들을 무효로 하거나 억제하는 목적으로 사용되어져서 코드가 여러 CPU 와 3949544a2daSSeongJae Park디바이스들 간의 상호작용을 정상적으로 제어할 수 있게 해줍니다. 3959544a2daSSeongJae Park 3969544a2daSSeongJae Park 3979544a2daSSeongJae Park메모리 배리어의 종류 3989544a2daSSeongJae Park-------------------- 3999544a2daSSeongJae Park 4009544a2daSSeongJae Park메모리 배리어는 네개의 기본 타입으로 분류됩니다: 4019544a2daSSeongJae Park 4029544a2daSSeongJae Park (1) 쓰기 (또는 스토어) 메모리 배리어. 4039544a2daSSeongJae Park 4049544a2daSSeongJae Park 쓰기 메모리 배리어는 시스템의 다른 컴포넌트들에 해당 배리어보다 앞서 4059544a2daSSeongJae Park 명시된 모든 STORE 오퍼레이션들이 해당 배리어 뒤에 명시된 모든 STORE 4069544a2daSSeongJae Park 오퍼레이션들보다 먼저 수행된 것으로 보일 것을 보장합니다. 4079544a2daSSeongJae Park 4089544a2daSSeongJae Park 쓰기 배리어는 스토어 오퍼레이션들에 대한 부분적 순서 세우기입니다; 로드 4099544a2daSSeongJae Park 오퍼레이션들에 대해서는 어떤 영향도 끼치지 않습니다. 4109544a2daSSeongJae Park 4119544a2daSSeongJae Park CPU 는 시간의 흐름에 따라 메모리 시스템에 일련의 스토어 오퍼레이션들을 4129544a2daSSeongJae Park 하나씩 요청해 집어넣습니다. 쓰기 배리어 앞의 모든 스토어 오퍼레이션들은 4139544a2daSSeongJae Park 쓰기 배리어 뒤의 모든 스토어 오퍼레이션들보다 _앞서_ 수행될 겁니다. 4149544a2daSSeongJae Park 4159544a2daSSeongJae Park [!] 쓰기 배리어들은 읽기 또는 데이터 의존성 배리어와 함께 짝을 맞춰 4169544a2daSSeongJae Park 사용되어야만 함을 알아두세요; "SMP 배리어 짝맞추기" 서브섹션을 참고하세요. 4179544a2daSSeongJae Park 4189544a2daSSeongJae Park 4199544a2daSSeongJae Park (2) 데이터 의존성 배리어. 4209544a2daSSeongJae Park 4219544a2daSSeongJae Park 데이터 의존성 배리어는 읽기 배리어의 보다 완화된 형태입니다. 두개의 로드 4229544a2daSSeongJae Park 오퍼레이션이 있고 두번째 것이 첫번째 것의 결과에 의존하고 있을 때(예: 4239544a2daSSeongJae Park 두번째 로드가 참조할 주소를 첫번째 로드가 읽는 경우), 두번째 로드가 읽어올 4249544a2daSSeongJae Park 데이터는 첫번째 로드에 의해 그 주소가 얻어지기 전에 업데이트 되어 있음을 4259544a2daSSeongJae Park 보장하기 위해서 데이터 의존성 배리어가 필요할 수 있습니다. 4269544a2daSSeongJae Park 4279544a2daSSeongJae Park 데이터 의존성 배리어는 상호 의존적인 로드 오퍼레이션들 사이의 부분적 순서 4289544a2daSSeongJae Park 세우기입니다; 스토어 오퍼레이션들이나 독립적인 로드들, 또는 중복되는 4299544a2daSSeongJae Park 로드들에 대해서는 어떤 영향도 끼치지 않습니다. 4309544a2daSSeongJae Park 4319544a2daSSeongJae Park (1) 에서 언급했듯이, 시스템의 CPU 들은 메모리 시스템에 일련의 스토어 4329544a2daSSeongJae Park 오퍼레이션들을 던져 넣고 있으며, 거기에 관심이 있는 다른 CPU 는 그 4339544a2daSSeongJae Park 오퍼레이션들을 메모리 시스템이 실행한 결과를 인지할 수 있습니다. 이처럼 4349544a2daSSeongJae Park 다른 CPU 의 스토어 오퍼레이션의 결과에 관심을 두고 있는 CPU 가 수행 요청한 4359544a2daSSeongJae Park 데이터 의존성 배리어는, 배리어 앞의 어떤 로드 오퍼레이션이 다른 CPU 에서 4369544a2daSSeongJae Park 던져 넣은 스토어 오퍼레이션과 같은 영역을 향했다면, 그런 스토어 4379544a2daSSeongJae Park 오퍼레이션들이 만들어내는 결과가 데이터 의존성 배리어 뒤의 로드 4389544a2daSSeongJae Park 오퍼레이션들에게는 보일 것을 보장합니다. 4399544a2daSSeongJae Park 4409544a2daSSeongJae Park 이 순서 세우기 제약에 대한 그림을 보기 위해선 "메모리 배리어 시퀀스의 예" 4419544a2daSSeongJae Park 서브섹션을 참고하시기 바랍니다. 4429544a2daSSeongJae Park 4439544a2daSSeongJae Park [!] 첫번째 로드는 반드시 _데이터_ 의존성을 가져야지 컨트롤 의존성을 가져야 4449544a2daSSeongJae Park 하는게 아님을 알아두십시오. 만약 두번째 로드를 위한 주소가 첫번째 로드에 4459544a2daSSeongJae Park 의존적이지만 그 의존성은 조건적이지 그 주소 자체를 가져오는게 아니라면, 4469544a2daSSeongJae Park 그것은 _컨트롤_ 의존성이고, 이 경우에는 읽기 배리어나 그보다 강력한 4479544a2daSSeongJae Park 무언가가 필요합니다. 더 자세한 내용을 위해서는 "컨트롤 의존성" 서브섹션을 4489544a2daSSeongJae Park 참고하시기 바랍니다. 4499544a2daSSeongJae Park 4509544a2daSSeongJae Park [!] 데이터 의존성 배리어는 보통 쓰기 배리어들과 함께 짝을 맞춰 사용되어야 4519544a2daSSeongJae Park 합니다; "SMP 배리어 짝맞추기" 서브섹션을 참고하세요. 4529544a2daSSeongJae Park 4539544a2daSSeongJae Park 4549544a2daSSeongJae Park (3) 읽기 (또는 로드) 메모리 배리어. 4559544a2daSSeongJae Park 4569544a2daSSeongJae Park 읽기 배리어는 데이터 의존성 배리어 기능의 보장사항에 더해서 배리어보다 4579544a2daSSeongJae Park 앞서 명시된 모든 LOAD 오퍼레이션들이 배리어 뒤에 명시되는 모든 LOAD 4589544a2daSSeongJae Park 오퍼레이션들보다 먼저 행해진 것으로 시스템의 다른 컴포넌트들에 보여질 것을 4599544a2daSSeongJae Park 보장합니다. 4609544a2daSSeongJae Park 4619544a2daSSeongJae Park 읽기 배리어는 로드 오퍼레이션에 행해지는 부분적 순서 세우기입니다; 스토어 4629544a2daSSeongJae Park 오퍼레이션에 대해서는 어떤 영향도 끼치지 않습니다. 4639544a2daSSeongJae Park 4649544a2daSSeongJae Park 읽기 메모리 배리어는 데이터 의존성 배리어를 내장하므로 데이터 의존성 4659544a2daSSeongJae Park 배리어를 대신할 수 있습니다. 4669544a2daSSeongJae Park 4679544a2daSSeongJae Park [!] 읽기 배리어는 일반적으로 쓰기 배리어들과 함께 짝을 맞춰 사용되어야 4689544a2daSSeongJae Park 합니다; "SMP 배리어 짝맞추기" 서브섹션을 참고하세요. 4699544a2daSSeongJae Park 4709544a2daSSeongJae Park 4719544a2daSSeongJae Park (4) 범용 메모리 배리어. 4729544a2daSSeongJae Park 4739544a2daSSeongJae Park 범용(general) 메모리 배리어는 배리어보다 앞서 명시된 모든 LOAD 와 STORE 4749544a2daSSeongJae Park 오퍼레이션들이 배리어 뒤에 명시된 모든 LOAD 와 STORE 오퍼레이션들보다 4759544a2daSSeongJae Park 먼저 수행된 것으로 시스템의 나머지 컴포넌트들에 보이게 됨을 보장합니다. 4769544a2daSSeongJae Park 4779544a2daSSeongJae Park 범용 메모리 배리어는 로드와 스토어 모두에 대한 부분적 순서 세우기입니다. 4789544a2daSSeongJae Park 4799544a2daSSeongJae Park 범용 메모리 배리어는 읽기 메모리 배리어, 쓰기 메모리 배리어 모두를 4809544a2daSSeongJae Park 내장하므로, 두 배리어를 모두 대신할 수 있습니다. 4819544a2daSSeongJae Park 4829544a2daSSeongJae Park 4839544a2daSSeongJae Park그리고 두개의 명시적이지 않은 타입이 있습니다: 4849544a2daSSeongJae Park 4859544a2daSSeongJae Park (5) ACQUIRE 오퍼레이션. 4869544a2daSSeongJae Park 4879544a2daSSeongJae Park 이 타입의 오퍼레이션은 단방향의 투과성 배리어처럼 동작합니다. ACQUIRE 4889544a2daSSeongJae Park 오퍼레이션 뒤의 모든 메모리 오퍼레이션들이 ACQUIRE 오퍼레이션 후에 4899544a2daSSeongJae Park 일어난 것으로 시스템의 나머지 컴포넌트들에 보이게 될 것이 보장됩니다. 4909544a2daSSeongJae Park LOCK 오퍼레이션과 smp_load_acquire(), smp_cond_acquire() 오퍼레이션도 4919544a2daSSeongJae Park ACQUIRE 오퍼레이션에 포함됩니다. smp_cond_acquire() 오퍼레이션은 컨트롤 4929544a2daSSeongJae Park 의존성과 smp_rmb() 를 사용해서 ACQUIRE 의 의미적 요구사항(semantic)을 4939544a2daSSeongJae Park 충족시킵니다. 4949544a2daSSeongJae Park 4959544a2daSSeongJae Park ACQUIRE 오퍼레이션 앞의 메모리 오퍼레이션들은 ACQUIRE 오퍼레이션 완료 후에 4969544a2daSSeongJae Park 수행된 것처럼 보일 수 있습니다. 4979544a2daSSeongJae Park 4989544a2daSSeongJae Park ACQUIRE 오퍼레이션은 거의 항상 RELEASE 오퍼레이션과 짝을 지어 사용되어야 4999544a2daSSeongJae Park 합니다. 5009544a2daSSeongJae Park 5019544a2daSSeongJae Park 5029544a2daSSeongJae Park (6) RELEASE 오퍼레이션. 5039544a2daSSeongJae Park 5049544a2daSSeongJae Park 이 타입의 오퍼레이션들도 단방향 투과성 배리어처럼 동작합니다. RELEASE 5059544a2daSSeongJae Park 오퍼레이션 앞의 모든 메모리 오퍼레이션들은 RELEASE 오퍼레이션 전에 완료된 5069544a2daSSeongJae Park 것으로 시스템의 다른 컴포넌트들에 보여질 것이 보장됩니다. UNLOCK 류의 5079544a2daSSeongJae Park 오퍼레이션들과 smp_store_release() 오퍼레이션도 RELEASE 오퍼레이션의 5089544a2daSSeongJae Park 일종입니다. 5099544a2daSSeongJae Park 5109544a2daSSeongJae Park RELEASE 오퍼레이션 뒤의 메모리 오퍼레이션들은 RELEASE 오퍼레이션이 5119544a2daSSeongJae Park 완료되기 전에 행해진 것처럼 보일 수 있습니다. 5129544a2daSSeongJae Park 5139544a2daSSeongJae Park ACQUIRE 와 RELEASE 오퍼레이션의 사용은 일반적으로 다른 메모리 배리어의 5149544a2daSSeongJae Park 필요성을 없앱니다 (하지만 "MMIO 쓰기 배리어" 서브섹션에서 설명되는 예외를 5159544a2daSSeongJae Park 알아두세요). 또한, RELEASE+ACQUIRE 조합은 범용 메모리 배리어처럼 동작할 5169544a2daSSeongJae Park 것을 보장하지 -않습니다-. 하지만, 어떤 변수에 대한 RELEASE 오퍼레이션을 5179544a2daSSeongJae Park 앞서는 메모리 액세스들의 수행 결과는 이 RELEASE 오퍼레이션을 뒤이어 같은 5189544a2daSSeongJae Park 변수에 대해 수행된 ACQUIRE 오퍼레이션을 뒤따르는 메모리 액세스에는 보여질 5199544a2daSSeongJae Park 것이 보장됩니다. 다르게 말하자면, 주어진 변수의 크리티컬 섹션에서는, 해당 5209544a2daSSeongJae Park 변수에 대한 앞의 크리티컬 섹션에서의 모든 액세스들이 완료되었을 것을 5219544a2daSSeongJae Park 보장합니다. 5229544a2daSSeongJae Park 5239544a2daSSeongJae Park 즉, ACQUIRE 는 최소한의 "취득" 동작처럼, 그리고 RELEASE 는 최소한의 "공개" 5249544a2daSSeongJae Park 처럼 동작한다는 의미입니다. 5259544a2daSSeongJae Park 5269544a2daSSeongJae Parkatomic_ops.txt 에서 설명되는 어토믹 오퍼레이션들 중에는 완전히 순서잡힌 것들과 5279544a2daSSeongJae Park(배리어를 사용하지 않는) 완화된 순서의 것들 외에 ACQUIRE 와 RELEASE 부류의 5289544a2daSSeongJae Park것들도 존재합니다. 로드와 스토어를 모두 수행하는 조합된 어토믹 오퍼레이션에서, 5299544a2daSSeongJae ParkACQUIRE 는 해당 오퍼레이션의 로드 부분에만 적용되고 RELEASE 는 해당 5309544a2daSSeongJae Park오퍼레이션의 스토어 부분에만 적용됩니다. 5319544a2daSSeongJae Park 5329544a2daSSeongJae Park메모리 배리어들은 두 CPU 간, 또는 CPU 와 디바이스 간에 상호작용의 가능성이 있을 5339544a2daSSeongJae Park때에만 필요합니다. 만약 어떤 코드에 그런 상호작용이 없을 것이 보장된다면, 해당 5349544a2daSSeongJae Park코드에서는 메모리 배리어를 사용할 필요가 없습니다. 5359544a2daSSeongJae Park 5369544a2daSSeongJae Park 5379544a2daSSeongJae Park이것들은 _최소한의_ 보장사항들임을 알아두세요. 다른 아키텍쳐에서는 더 강력한 5389544a2daSSeongJae Park보장사항을 제공할 수도 있습니다만, 그런 보장사항은 아키텍쳐 종속적 코드 이외의 5399544a2daSSeongJae Park부분에서는 신뢰되지 _않을_ 겁니다. 5409544a2daSSeongJae Park 5419544a2daSSeongJae Park 5429544a2daSSeongJae Park메모리 배리어에 대해 가정해선 안될 것 5439544a2daSSeongJae Park------------------------------------- 5449544a2daSSeongJae Park 5459544a2daSSeongJae Park리눅스 커널 메모리 배리어들이 보장하지 않는 것들이 있습니다: 5469544a2daSSeongJae Park 5479544a2daSSeongJae Park (*) 메모리 배리어 앞에서 명시된 어떤 메모리 액세스도 메모리 배리어 명령의 수행 5489544a2daSSeongJae Park 완료 시점까지 _완료_ 될 것이란 보장은 없습니다; 배리어가 하는 일은 CPU 의 5499544a2daSSeongJae Park 액세스 큐에 특정 타입의 액세스들은 넘을 수 없는 선을 긋는 것으로 생각될 수 5509544a2daSSeongJae Park 있습니다. 5519544a2daSSeongJae Park 5529544a2daSSeongJae Park (*) 한 CPU 에서 메모리 배리어를 수행하는게 시스템의 다른 CPU 나 하드웨어에 5539544a2daSSeongJae Park 어떤 직접적인 영향을 끼친다는 보장은 존재하지 않습니다. 배리어 수행이 5549544a2daSSeongJae Park 만드는 간접적 영향은 두번째 CPU 가 첫번째 CPU 의 액세스들의 결과를 5559544a2daSSeongJae Park 바라보는 순서가 됩니다만, 다음 항목을 보세요: 5569544a2daSSeongJae Park 5579544a2daSSeongJae Park (*) 첫번째 CPU 가 두번째 CPU 의 메모리 액세스들의 결과를 바라볼 때, _설령_ 5589544a2daSSeongJae Park 두번째 CPU 가 메모리 배리어를 사용한다 해도, 첫번째 CPU _또한_ 그에 맞는 5599544a2daSSeongJae Park 메모리 배리어를 사용하지 않는다면 ("SMP 배리어 짝맞추기" 서브섹션을 5609544a2daSSeongJae Park 참고하세요) 그 결과가 올바른 순서로 보여진다는 보장은 없습니다. 5619544a2daSSeongJae Park 5629544a2daSSeongJae Park (*) CPU 바깥의 하드웨어[*] 가 메모리 액세스들의 순서를 바꾸지 않는다는 보장은 5639544a2daSSeongJae Park 존재하지 않습니다. CPU 캐시 일관성 메커니즘은 메모리 배리어의 간접적 5649544a2daSSeongJae Park 영향을 CPU 사이에 전파하긴 하지만, 순서대로 전파하지는 않을 수 있습니다. 5659544a2daSSeongJae Park 5669544a2daSSeongJae Park [*] 버스 마스터링 DMA 와 일관성에 대해서는 다음을 참고하시기 바랍니다: 5679544a2daSSeongJae Park 5689544a2daSSeongJae Park Documentation/PCI/pci.txt 5699544a2daSSeongJae Park Documentation/DMA-API-HOWTO.txt 5709544a2daSSeongJae Park Documentation/DMA-API.txt 5719544a2daSSeongJae Park 5729544a2daSSeongJae Park 5739544a2daSSeongJae Park데이터 의존성 배리어 5749544a2daSSeongJae Park-------------------- 5759544a2daSSeongJae Park 5769544a2daSSeongJae Park데이터 의존성 배리어의 사용에 있어 지켜야 하는 사항들은 약간 미묘하고, 데이터 5779544a2daSSeongJae Park의존성 배리어가 사용되어야 하는 상황도 항상 명백하지는 않습니다. 설명을 위해 5789544a2daSSeongJae Park다음의 이벤트 시퀀스를 생각해 봅시다: 5799544a2daSSeongJae Park 5809544a2daSSeongJae Park CPU 1 CPU 2 5819544a2daSSeongJae Park =============== =============== 5829544a2daSSeongJae Park { A == 1, B == 2, C == 3, P == &A, Q == &C } 5839544a2daSSeongJae Park B = 4; 5849544a2daSSeongJae Park <쓰기 배리어> 5859544a2daSSeongJae Park WRITE_ONCE(P, &B) 5869544a2daSSeongJae Park Q = READ_ONCE(P); 5879544a2daSSeongJae Park D = *Q; 5889544a2daSSeongJae Park 5899544a2daSSeongJae Park여기엔 분명한 데이터 의존성이 존재하므로, 이 시퀀스가 끝났을 때 Q 는 &A 또는 &B 5909544a2daSSeongJae Park일 것이고, 따라서: 5919544a2daSSeongJae Park 5929544a2daSSeongJae Park (Q == &A) 는 (D == 1) 를, 5939544a2daSSeongJae Park (Q == &B) 는 (D == 4) 를 의미합니다. 5949544a2daSSeongJae Park 5959544a2daSSeongJae Park하지만! CPU 2 는 B 의 업데이트를 인식하기 전에 P 의 업데이트를 인식할 수 있고, 5969544a2daSSeongJae Park따라서 다음의 결과가 가능합니다: 5979544a2daSSeongJae Park 5989544a2daSSeongJae Park (Q == &B) and (D == 2) ???? 5999544a2daSSeongJae Park 6009544a2daSSeongJae Park이런 결과는 일관성이나 인과 관계 유지가 실패한 것처럼 보일 수도 있겠지만, 6019544a2daSSeongJae Park그렇지 않습니다, 그리고 이 현상은 (DEC Alpha 와 같은) 여러 CPU 에서 실제로 6029544a2daSSeongJae Park발견될 수 있습니다. 6039544a2daSSeongJae Park 6049544a2daSSeongJae Park이 문제 상황을 제대로 해결하기 위해, 데이터 의존성 배리어나 그보다 강화된 6059544a2daSSeongJae Park무언가가 주소를 읽어올 때와 데이터를 읽어올 때 사이에 추가되어야만 합니다: 6069544a2daSSeongJae Park 6079544a2daSSeongJae Park CPU 1 CPU 2 6089544a2daSSeongJae Park =============== =============== 6099544a2daSSeongJae Park { A == 1, B == 2, C == 3, P == &A, Q == &C } 6109544a2daSSeongJae Park B = 4; 6119544a2daSSeongJae Park <쓰기 배리어> 6129544a2daSSeongJae Park WRITE_ONCE(P, &B); 6139544a2daSSeongJae Park Q = READ_ONCE(P); 6149544a2daSSeongJae Park <데이터 의존성 배리어> 6159544a2daSSeongJae Park D = *Q; 6169544a2daSSeongJae Park 6179544a2daSSeongJae Park이 변경은 앞의 처음 두가지 결과 중 하나만이 발생할 수 있고, 세번째의 결과는 6189544a2daSSeongJae Park발생할 수 없도록 합니다. 6199544a2daSSeongJae Park 6209544a2daSSeongJae Park데이터 의존성 배리어는 의존적 쓰기에 대해서도 순서를 잡아줍니다: 6219544a2daSSeongJae Park 6229544a2daSSeongJae Park CPU 1 CPU 2 6239544a2daSSeongJae Park =============== =============== 6249544a2daSSeongJae Park { A == 1, B == 2, C = 3, P == &A, Q == &C } 6259544a2daSSeongJae Park B = 4; 6269544a2daSSeongJae Park <쓰기 배리어> 6279544a2daSSeongJae Park WRITE_ONCE(P, &B); 6289544a2daSSeongJae Park Q = READ_ONCE(P); 6299544a2daSSeongJae Park <데이터 의존성 배리어> 6309544a2daSSeongJae Park *Q = 5; 6319544a2daSSeongJae Park 6329544a2daSSeongJae Park이 데이터 의존성 배리어는 Q 로의 읽기가 *Q 로의 스토어와 순서를 맞추게 6339544a2daSSeongJae Park해줍니다. 이는 다음과 같은 결과를 막습니다: 6349544a2daSSeongJae Park 6359544a2daSSeongJae Park (Q == &B) && (B == 4) 6369544a2daSSeongJae Park 6379544a2daSSeongJae Park이런 패턴은 드물게 사용되어야 함을 알아 두시기 바랍니다. 무엇보다도, 의존성 6389544a2daSSeongJae Park순서 규칙의 의도는 쓰기 작업을 -예방- 해서 그로 인해 발생하는 비싼 캐시 미스도 6399544a2daSSeongJae Park없애려는 것입니다. 이 패턴은 드물게 발생하는 에러 조건 같은것들을 기록하는데 6409544a2daSSeongJae Park사용될 수 있고, 이렇게 배리어를 사용해 순서를 지키게 함으로써 그런 기록이 6419544a2daSSeongJae Park사라지는 것을 막습니다. 6429544a2daSSeongJae Park 6439544a2daSSeongJae Park 6449544a2daSSeongJae Park[!] 상당히 비직관적인 이 상황은 분리된 캐시를 가진 기계, 예를 들어 한 캐시 6459544a2daSSeongJae Park뱅크가 짝수번 캐시 라인을 처리하고 다른 뱅크는 홀수번 캐시 라인을 처리하는 기계 6469544a2daSSeongJae Park등에서 가장 잘 발생합니다. 포인터 P 는 홀수 번호의 캐시 라인에 있고, 변수 B 는 6479544a2daSSeongJae Park짝수 번호 캐시 라인에 있다고 생각해 봅시다. 그런 상태에서 읽기 작업을 하는 CPU 6489544a2daSSeongJae Park의 짝수번 뱅크는 할 일이 쌓여 매우 바쁘지만 홀수번 뱅크는 할 일이 없어 아무 6499544a2daSSeongJae Park일도 하지 않고 있었다면, 포인터 P 는 새 값 (&B) 을, 그리고 변수 B 는 옛날 값 6509544a2daSSeongJae Park(2) 을 가지고 있는 상태가 보여질 수도 있습니다. 6519544a2daSSeongJae Park 6529544a2daSSeongJae Park 6539544a2daSSeongJae Park데이터 의존성 배리어는 매우 중요한데, 예를 들어 RCU 시스템에서 그렇습니다. 6549544a2daSSeongJae Parkinclude/linux/rcupdate.h 의 rcu_assign_pointer() 와 rcu_dereference() 를 6559544a2daSSeongJae Park참고하세요. 여기서 데이터 의존성 배리어는 RCU 로 관리되는 포인터의 타겟을 현재 6569544a2daSSeongJae Park타겟에서 수정된 새로운 타겟으로 바꾸는 작업에서 새로 수정된 타겟이 초기화가 6579544a2daSSeongJae Park완료되지 않은 채로 보여지는 일이 일어나지 않게 해줍니다. 6589544a2daSSeongJae Park 6599544a2daSSeongJae Park더 많은 예를 위해선 "캐시 일관성" 서브섹션을 참고하세요. 6609544a2daSSeongJae Park 6619544a2daSSeongJae Park 6629544a2daSSeongJae Park컨트롤 의존성 6639544a2daSSeongJae Park------------- 6649544a2daSSeongJae Park 6659544a2daSSeongJae Park로드-로드 컨트롤 의존성은 데이터 의존성 배리어만으로는 정확히 동작할 수가 6669544a2daSSeongJae Park없어서 읽기 메모리 배리어를 필요로 합니다. 아래의 코드를 봅시다: 6679544a2daSSeongJae Park 6689544a2daSSeongJae Park q = READ_ONCE(a); 6699544a2daSSeongJae Park if (q) { 6709544a2daSSeongJae Park <데이터 의존성 배리어> /* BUG: No data dependency!!! */ 6719544a2daSSeongJae Park p = READ_ONCE(b); 6729544a2daSSeongJae Park } 6739544a2daSSeongJae Park 6749544a2daSSeongJae Park이 코드는 원하는 대로의 효과를 내지 못할 수 있는데, 이 코드에는 데이터 의존성이 6759544a2daSSeongJae Park아니라 컨트롤 의존성이 존재하기 때문으로, 이런 상황에서 CPU 는 실행 속도를 더 6769544a2daSSeongJae Park빠르게 하기 위해 분기 조건의 결과를 예측하고 코드를 재배치 할 수 있어서 다른 6779544a2daSSeongJae ParkCPU 는 b 로부터의 로드 오퍼레이션이 a 로부터의 로드 오퍼레이션보다 먼저 발생한 6789544a2daSSeongJae Park걸로 인식할 수 있습니다. 여기에 정말로 필요했던 건 다음과 같습니다: 6799544a2daSSeongJae Park 6809544a2daSSeongJae Park q = READ_ONCE(a); 6819544a2daSSeongJae Park if (q) { 6829544a2daSSeongJae Park <읽기 배리어> 6839544a2daSSeongJae Park p = READ_ONCE(b); 6849544a2daSSeongJae Park } 6859544a2daSSeongJae Park 6869544a2daSSeongJae Park하지만, 스토어 오퍼레이션은 예측적으로 수행되지 않습니다. 즉, 다음 예에서와 6879544a2daSSeongJae Park같이 로드-스토어 컨트롤 의존성이 존재하는 경우에는 순서가 -지켜진다-는 6889544a2daSSeongJae Park의미입니다. 6899544a2daSSeongJae Park 6909544a2daSSeongJae Park q = READ_ONCE(a); 6919544a2daSSeongJae Park if (q) { 6929544a2daSSeongJae Park WRITE_ONCE(b, p); 6939544a2daSSeongJae Park } 6949544a2daSSeongJae Park 6959544a2daSSeongJae Park컨트롤 의존성은 보통 다른 타입의 배리어들과 짝을 맞춰 사용됩니다. 그렇다곤 6969544a2daSSeongJae Park하나, READ_ONCE() 는 반드시 사용해야 함을 부디 명심하세요! READ_ONCE() 가 6979544a2daSSeongJae Park없다면, 컴파일러가 'a' 로부터의 로드를 'a' 로부터의 또다른 로드와, 'b' 로의 6989544a2daSSeongJae Park스토어를 'b' 로의 또다른 스토어와 조합해 버려 매우 비직관적인 결과를 초래할 수 6999544a2daSSeongJae Park있습니다. 7009544a2daSSeongJae Park 7019544a2daSSeongJae Park이걸로 끝이 아닌게, 컴파일러가 변수 'a' 의 값이 항상 0이 아니라고 증명할 수 7029544a2daSSeongJae Park있다면, 앞의 예에서 "if" 문을 없애서 다음과 같이 최적화 할 수도 있습니다: 7039544a2daSSeongJae Park 7049544a2daSSeongJae Park q = a; 7059544a2daSSeongJae Park b = p; /* BUG: Compiler and CPU can both reorder!!! */ 7069544a2daSSeongJae Park 7079544a2daSSeongJae Park그러니 READ_ONCE() 를 반드시 사용하세요. 7089544a2daSSeongJae Park 7099544a2daSSeongJae Park다음과 같이 "if" 문의 양갈래 브랜치에 모두 존재하는 동일한 스토어에 대해 순서를 7109544a2daSSeongJae Park강제하고 싶은 경우가 있을 수 있습니다: 7119544a2daSSeongJae Park 7129544a2daSSeongJae Park q = READ_ONCE(a); 7139544a2daSSeongJae Park if (q) { 7149544a2daSSeongJae Park barrier(); 7159544a2daSSeongJae Park WRITE_ONCE(b, p); 7169544a2daSSeongJae Park do_something(); 7179544a2daSSeongJae Park } else { 7189544a2daSSeongJae Park barrier(); 7199544a2daSSeongJae Park WRITE_ONCE(b, p); 7209544a2daSSeongJae Park do_something_else(); 7219544a2daSSeongJae Park } 7229544a2daSSeongJae Park 7239544a2daSSeongJae Park안타깝게도, 현재의 컴파일러들은 높은 최적화 레벨에서는 이걸 다음과 같이 7249544a2daSSeongJae Park바꿔버립니다: 7259544a2daSSeongJae Park 7269544a2daSSeongJae Park q = READ_ONCE(a); 7279544a2daSSeongJae Park barrier(); 7289544a2daSSeongJae Park WRITE_ONCE(b, p); /* BUG: No ordering vs. load from a!!! */ 7299544a2daSSeongJae Park if (q) { 7309544a2daSSeongJae Park /* WRITE_ONCE(b, p); -- moved up, BUG!!! */ 7319544a2daSSeongJae Park do_something(); 7329544a2daSSeongJae Park } else { 7339544a2daSSeongJae Park /* WRITE_ONCE(b, p); -- moved up, BUG!!! */ 7349544a2daSSeongJae Park do_something_else(); 7359544a2daSSeongJae Park } 7369544a2daSSeongJae Park 7379544a2daSSeongJae Park이제 'a' 에서의 로드와 'b' 로의 스토어 사이에는 조건적 관계가 없기 때문에 CPU 7389544a2daSSeongJae Park는 이들의 순서를 바꿀 수 있게 됩니다: 이런 경우에 조건적 관계는 반드시 7399544a2daSSeongJae Park필요한데, 모든 컴파일러 최적화가 이루어지고 난 후의 어셈블리 코드에서도 7409544a2daSSeongJae Park마찬가지입니다. 따라서, 이 예에서 순서를 지키기 위해서는 smp_store_release() 7419544a2daSSeongJae Park와 같은 명시적 메모리 배리어가 필요합니다: 7429544a2daSSeongJae Park 7439544a2daSSeongJae Park q = READ_ONCE(a); 7449544a2daSSeongJae Park if (q) { 7459544a2daSSeongJae Park smp_store_release(&b, p); 7469544a2daSSeongJae Park do_something(); 7479544a2daSSeongJae Park } else { 7489544a2daSSeongJae Park smp_store_release(&b, p); 7499544a2daSSeongJae Park do_something_else(); 7509544a2daSSeongJae Park } 7519544a2daSSeongJae Park 7529544a2daSSeongJae Park반면에 명시적 메모리 배리어가 없다면, 이런 경우의 순서는 스토어 오퍼레이션들이 7539544a2daSSeongJae Park서로 다를 때에만 보장되는데, 예를 들면 다음과 같은 경우입니다: 7549544a2daSSeongJae Park 7559544a2daSSeongJae Park q = READ_ONCE(a); 7569544a2daSSeongJae Park if (q) { 7579544a2daSSeongJae Park WRITE_ONCE(b, p); 7589544a2daSSeongJae Park do_something(); 7599544a2daSSeongJae Park } else { 7609544a2daSSeongJae Park WRITE_ONCE(b, r); 7619544a2daSSeongJae Park do_something_else(); 7629544a2daSSeongJae Park } 7639544a2daSSeongJae Park 7649544a2daSSeongJae Park처음의 READ_ONCE() 는 컴파일러가 'a' 의 값을 증명해내는 것을 막기 위해 여전히 7659544a2daSSeongJae Park필요합니다. 7669544a2daSSeongJae Park 7679544a2daSSeongJae Park또한, 로컬 변수 'q' 를 가지고 하는 일에 대해 주의해야 하는데, 그러지 않으면 7689544a2daSSeongJae Park컴파일러는 그 값을 추측하고 또다시 필요한 조건관계를 없애버릴 수 있습니다. 7699544a2daSSeongJae Park예를 들면: 7709544a2daSSeongJae Park 7719544a2daSSeongJae Park q = READ_ONCE(a); 7729544a2daSSeongJae Park if (q % MAX) { 7739544a2daSSeongJae Park WRITE_ONCE(b, p); 7749544a2daSSeongJae Park do_something(); 7759544a2daSSeongJae Park } else { 7769544a2daSSeongJae Park WRITE_ONCE(b, r); 7779544a2daSSeongJae Park do_something_else(); 7789544a2daSSeongJae Park } 7799544a2daSSeongJae Park 7809544a2daSSeongJae Park만약 MAX 가 1 로 정의된 상수라면, 컴파일러는 (q % MAX) 는 0이란 것을 알아채고, 7819544a2daSSeongJae Park위의 코드를 아래와 같이 바꿔버릴 수 있습니다: 7829544a2daSSeongJae Park 7839544a2daSSeongJae Park q = READ_ONCE(a); 7849544a2daSSeongJae Park WRITE_ONCE(b, p); 7859544a2daSSeongJae Park do_something_else(); 7869544a2daSSeongJae Park 7879544a2daSSeongJae Park이렇게 되면, CPU 는 변수 'a' 로부터의 로드와 변수 'b' 로의 스토어 사이의 순서를 7889544a2daSSeongJae Park지켜줄 필요가 없어집니다. barrier() 를 추가해 해결해 보고 싶겠지만, 그건 7899544a2daSSeongJae Park도움이 안됩니다. 조건 관계는 사라졌고, barrier() 는 이를 되돌리지 못합니다. 7909544a2daSSeongJae Park따라서, 이 순서를 지켜야 한다면, MAX 가 1 보다 크다는 것을, 다음과 같은 방법을 7919544a2daSSeongJae Park사용해 분명히 해야 합니다: 7929544a2daSSeongJae Park 7939544a2daSSeongJae Park q = READ_ONCE(a); 7949544a2daSSeongJae Park BUILD_BUG_ON(MAX <= 1); /* Order load from a with store to b. */ 7959544a2daSSeongJae Park if (q % MAX) { 7969544a2daSSeongJae Park WRITE_ONCE(b, p); 7979544a2daSSeongJae Park do_something(); 7989544a2daSSeongJae Park } else { 7999544a2daSSeongJae Park WRITE_ONCE(b, r); 8009544a2daSSeongJae Park do_something_else(); 8019544a2daSSeongJae Park } 8029544a2daSSeongJae Park 8039544a2daSSeongJae Park'b' 로의 스토어들은 여전히 서로 다름을 알아두세요. 만약 그것들이 동일하면, 8049544a2daSSeongJae Park앞에서 이야기했듯, 컴파일러가 그 스토어 오퍼레이션들을 'if' 문 바깥으로 8059544a2daSSeongJae Park끄집어낼 수 있습니다. 8069544a2daSSeongJae Park 8079544a2daSSeongJae Park또한 이진 조건문 평가에 너무 의존하지 않도록 조심해야 합니다. 다음의 예를 8089544a2daSSeongJae Park봅시다: 8099544a2daSSeongJae Park 8109544a2daSSeongJae Park q = READ_ONCE(a); 8119544a2daSSeongJae Park if (q || 1 > 0) 8129544a2daSSeongJae Park WRITE_ONCE(b, 1); 8139544a2daSSeongJae Park 8149544a2daSSeongJae Park첫번째 조건만으로는 브랜치 조건 전체를 거짓으로 만들 수 없고 두번째 조건은 항상 8159544a2daSSeongJae Park참이기 때문에, 컴파일러는 이 예를 다음과 같이 바꿔서 컨트롤 의존성을 없애버릴 8169544a2daSSeongJae Park수 있습니다: 8179544a2daSSeongJae Park 8189544a2daSSeongJae Park q = READ_ONCE(a); 8199544a2daSSeongJae Park WRITE_ONCE(b, 1); 8209544a2daSSeongJae Park 8219544a2daSSeongJae Park이 예는 컴파일러가 코드를 추측으로 수정할 수 없도록 분명히 해야 한다는 점을 8229544a2daSSeongJae Park강조합니다. 조금 더 일반적으로 말해서, READ_ONCE() 는 컴파일러에게 주어진 로드 8239544a2daSSeongJae Park오퍼레이션을 위한 코드를 정말로 만들도록 하지만, 컴파일러가 그렇게 만들어진 8249544a2daSSeongJae Park코드의 수행 결과를 사용하도록 강제하지는 않습니다. 8259544a2daSSeongJae Park 8269544a2daSSeongJae Park또한, 컨트롤 의존성은 if 문의 then 절과 else 절에 대해서만 적용됩니다. 상세히 8279544a2daSSeongJae Park말해서, 컨트롤 의존성은 if 문을 뒤따르는 코드에는 적용되지 않습니다: 8289544a2daSSeongJae Park 8299544a2daSSeongJae Park q = READ_ONCE(a); 8309544a2daSSeongJae Park if (q) { 8319544a2daSSeongJae Park WRITE_ONCE(b, p); 8329544a2daSSeongJae Park } else { 8339544a2daSSeongJae Park WRITE_ONCE(b, r); 8349544a2daSSeongJae Park } 8359544a2daSSeongJae Park WRITE_ONCE(c, 1); /* BUG: No ordering against the read from "a". */ 8369544a2daSSeongJae Park 8379544a2daSSeongJae Park컴파일러는 volatile 타입에 대한 액세스를 재배치 할 수 없고 이 조건 하의 "b" 8389544a2daSSeongJae Park로의 쓰기를 재배치 할 수 없기 때문에 여기에 순서 규칙이 존재한다고 주장하고 8399544a2daSSeongJae Park싶을 겁니다. 불행히도 이 경우에, 컴파일러는 다음의 가상의 pseudo-assembly 언어 8409544a2daSSeongJae Park코드처럼 "b" 로의 두개의 쓰기 오퍼레이션을 conditional-move 인스트럭션으로 8419544a2daSSeongJae Park번역할 수 있습니다: 8429544a2daSSeongJae Park 8439544a2daSSeongJae Park ld r1,a 8449544a2daSSeongJae Park ld r2,p 8459544a2daSSeongJae Park ld r3,r 8469544a2daSSeongJae Park cmp r1,$0 8479544a2daSSeongJae Park cmov,ne r4,r2 8489544a2daSSeongJae Park cmov,eq r4,r3 8499544a2daSSeongJae Park st r4,b 8509544a2daSSeongJae Park st $1,c 8519544a2daSSeongJae Park 8529544a2daSSeongJae Park완화된 순서 규칙의 CPU 는 "a" 로부터의 로드와 "c" 로의 스토어 사이에 어떤 8539544a2daSSeongJae Park종류의 의존성도 갖지 않을 겁니다. 이 컨트롤 의존성은 두개의 cmov 인스트럭션과 8549544a2daSSeongJae Park거기에 의존하는 스토어 에게만 적용될 겁니다. 짧게 말하자면, 컨트롤 의존성은 8559544a2daSSeongJae Park주어진 if 문의 then 절과 else 절에게만 (그리고 이 두 절 내에서 호출되는 8569544a2daSSeongJae Park함수들에게까지) 적용되지, 이 if 문을 뒤따르는 코드에는 적용되지 않습니다. 8579544a2daSSeongJae Park 8589544a2daSSeongJae Park마지막으로, 컨트롤 의존성은 이행성 (transitivity) 을 제공하지 -않습니다-. 이건 8599544a2daSSeongJae Parkx 와 y 가 둘 다 0 이라는 초기값을 가졌다는 가정 하의 두개의 예제로 8609544a2daSSeongJae Park보이겠습니다: 8619544a2daSSeongJae Park 8629544a2daSSeongJae Park CPU 0 CPU 1 8639544a2daSSeongJae Park ======================= ======================= 8649544a2daSSeongJae Park r1 = READ_ONCE(x); r2 = READ_ONCE(y); 8659544a2daSSeongJae Park if (r1 > 0) if (r2 > 0) 8669544a2daSSeongJae Park WRITE_ONCE(y, 1); WRITE_ONCE(x, 1); 8679544a2daSSeongJae Park 8689544a2daSSeongJae Park assert(!(r1 == 1 && r2 == 1)); 8699544a2daSSeongJae Park 8709544a2daSSeongJae Park이 두 CPU 예제에서 assert() 의 조건은 항상 참일 것입니다. 그리고, 만약 컨트롤 8719544a2daSSeongJae Park의존성이 이행성을 (실제로는 그러지 않지만) 보장한다면, 다음의 CPU 가 추가되어도 8729544a2daSSeongJae Park아래의 assert() 조건은 참이 될것입니다: 8739544a2daSSeongJae Park 8749544a2daSSeongJae Park CPU 2 8759544a2daSSeongJae Park ===================== 8769544a2daSSeongJae Park WRITE_ONCE(x, 2); 8779544a2daSSeongJae Park 8789544a2daSSeongJae Park assert(!(r1 == 2 && r2 == 1 && x == 2)); /* FAILS!!! */ 8799544a2daSSeongJae Park 8809544a2daSSeongJae Park하지만 컨트롤 의존성은 이행성을 제공하지 -않기- 때문에, 세개의 CPU 예제가 실행 8819544a2daSSeongJae Park완료된 후에 위의 assert() 의 조건은 거짓으로 평가될 수 있습니다. 세개의 CPU 8829544a2daSSeongJae Park예제가 순서를 지키길 원한다면, CPU 0 와 CPU 1 코드의 로드와 스토어 사이, "if" 8839544a2daSSeongJae Park문 바로 다음에 smp_mb()를 넣어야 합니다. 더 나아가서, 최초의 두 CPU 예제는 8849544a2daSSeongJae Park매우 위험하므로 사용되지 않아야 합니다. 8859544a2daSSeongJae Park 8869544a2daSSeongJae Park이 두개의 예제는 다음 논문: 8879544a2daSSeongJae Parkhttp://www.cl.cam.ac.uk/users/pes20/ppc-supplemental/test6.pdf 와 8889544a2daSSeongJae Park이 사이트: https://www.cl.cam.ac.uk/~pes20/ppcmem/index.html 에 나온 LB 와 WWC 8899544a2daSSeongJae Park리트머스 테스트입니다. 8909544a2daSSeongJae Park 8919544a2daSSeongJae Park요약하자면: 8929544a2daSSeongJae Park 8939544a2daSSeongJae Park (*) 컨트롤 의존성은 앞의 로드들을 뒤의 스토어들에 대해 순서를 맞춰줍니다. 8949544a2daSSeongJae Park 하지만, 그 외의 어떤 순서도 보장하지 -않습니다-: 앞의 로드와 뒤의 로드들 8959544a2daSSeongJae Park 사이에도, 앞의 스토어와 뒤의 스토어들 사이에도요. 이런 다른 형태의 8969544a2daSSeongJae Park 순서가 필요하다면 smp_rmb() 나 smp_wmb()를, 또는, 앞의 스토어들과 뒤의 8979544a2daSSeongJae Park 로드들 사이의 순서를 위해서는 smp_mb() 를 사용하세요. 8989544a2daSSeongJae Park 8999544a2daSSeongJae Park (*) "if" 문의 양갈래 브랜치가 같은 변수에의 동일한 스토어로 시작한다면, 그 9009544a2daSSeongJae Park 스토어들은 각 스토어 앞에 smp_mb() 를 넣거나 smp_store_release() 를 9019544a2daSSeongJae Park 사용해서 스토어를 하는 식으로 순서를 맞춰줘야 합니다. 이 문제를 해결하기 9029544a2daSSeongJae Park 위해 "if" 문의 양갈래 브랜치의 시작 지점에 barrier() 를 넣는 것만으로는 9039544a2daSSeongJae Park 충분한 해결이 되지 않는데, 이는 앞의 예에서 본것과 같이, 컴파일러의 9049544a2daSSeongJae Park 최적화는 barrier() 가 의미하는 바를 지키면서도 컨트롤 의존성을 손상시킬 9059544a2daSSeongJae Park 수 있기 때문이라는 점을 부디 알아두시기 바랍니다. 9069544a2daSSeongJae Park 9079544a2daSSeongJae Park (*) 컨트롤 의존성은 앞의 로드와 뒤의 스토어 사이에 최소 하나의, 실행 9089544a2daSSeongJae Park 시점에서의 조건관계를 필요로 하며, 이 조건관계는 앞의 로드와 관계되어야 9099544a2daSSeongJae Park 합니다. 만약 컴파일러가 조건 관계를 최적화로 없앨수 있다면, 순서도 9109544a2daSSeongJae Park 최적화로 없애버렸을 겁니다. READ_ONCE() 와 WRITE_ONCE() 의 주의 깊은 9119544a2daSSeongJae Park 사용은 주어진 조건 관계를 유지하는데 도움이 될 수 있습니다. 9129544a2daSSeongJae Park 9139544a2daSSeongJae Park (*) 컨트롤 의존성을 위해선 컴파일러가 조건관계를 없애버리는 것을 막아야 9149544a2daSSeongJae Park 합니다. 주의 깊은 READ_ONCE() 나 atomic{,64}_read() 의 사용이 컨트롤 9159544a2daSSeongJae Park 의존성이 사라지지 않게 하는데 도움을 줄 수 있습니다. 더 많은 정보를 9169544a2daSSeongJae Park 위해선 "컴파일러 배리어" 섹션을 참고하시기 바랍니다. 9179544a2daSSeongJae Park 9189544a2daSSeongJae Park (*) 컨트롤 의존성은 컨트롤 의존성을 갖는 if 문의 then 절과 else 절과 이 두 절 9199544a2daSSeongJae Park 내에서 호출되는 함수들에만 적용됩니다. 컨트롤 의존성은 컨트롤 의존성을 9209544a2daSSeongJae Park 갖는 if 문을 뒤따르는 코드에는 적용되지 -않습니다-. 9219544a2daSSeongJae Park 9229544a2daSSeongJae Park (*) 컨트롤 의존성은 보통 다른 타입의 배리어들과 짝을 맞춰 사용됩니다. 9239544a2daSSeongJae Park 9249544a2daSSeongJae Park (*) 컨트롤 의존성은 이행성을 제공하지 -않습니다-. 이행성이 필요하다면, 9259544a2daSSeongJae Park smp_mb() 를 사용하세요. 9269544a2daSSeongJae Park 9279544a2daSSeongJae Park 9289544a2daSSeongJae ParkSMP 배리어 짝맞추기 9299544a2daSSeongJae Park-------------------- 9309544a2daSSeongJae Park 9319544a2daSSeongJae ParkCPU 간 상호작용을 다룰 때에 일부 타입의 메모리 배리어는 항상 짝을 맞춰 9329544a2daSSeongJae Park사용되어야 합니다. 적절하게 짝을 맞추지 않은 코드는 사실상 에러에 가깝습니다. 9339544a2daSSeongJae Park 9349544a2daSSeongJae Park범용 배리어들은 범용 배리어끼리도 짝을 맞추지만 이행성이 없는 대부분의 다른 9359544a2daSSeongJae Park타입의 배리어들과도 짝을 맞춥니다. ACQUIRE 배리어는 RELEASE 배리어와 짝을 9369544a2daSSeongJae Park맞춥니다만, 둘 다 범용 배리어를 포함해 다른 배리어들과도 짝을 맞출 수 있습니다. 9379544a2daSSeongJae Park쓰기 배리어는 데이터 의존성 배리어나 컨트롤 의존성, ACQUIRE 배리어, RELEASE 9389544a2daSSeongJae Park배리어, 읽기 배리어, 또는 범용 배리어와 짝을 맞춥니다. 비슷하게 읽기 배리어나 9399544a2daSSeongJae Park컨트롤 의존성, 또는 데이터 의존성 배리어는 쓰기 배리어나 ACQUIRE 배리어, 9409544a2daSSeongJae ParkRELEASE 배리어, 또는 범용 배리어와 짝을 맞추는데, 다음과 같습니다: 9419544a2daSSeongJae Park 9429544a2daSSeongJae Park CPU 1 CPU 2 9439544a2daSSeongJae Park =============== =============== 9449544a2daSSeongJae Park WRITE_ONCE(a, 1); 9459544a2daSSeongJae Park <쓰기 배리어> 9469544a2daSSeongJae Park WRITE_ONCE(b, 2); x = READ_ONCE(b); 9479544a2daSSeongJae Park <읽기 배리어> 9489544a2daSSeongJae Park y = READ_ONCE(a); 9499544a2daSSeongJae Park 9509544a2daSSeongJae Park또는: 9519544a2daSSeongJae Park 9529544a2daSSeongJae Park CPU 1 CPU 2 9539544a2daSSeongJae Park =============== =============================== 9549544a2daSSeongJae Park a = 1; 9559544a2daSSeongJae Park <쓰기 배리어> 9569544a2daSSeongJae Park WRITE_ONCE(b, &a); x = READ_ONCE(b); 9579544a2daSSeongJae Park <데이터 의존성 배리어> 9589544a2daSSeongJae Park y = *x; 9599544a2daSSeongJae Park 9609544a2daSSeongJae Park또는: 9619544a2daSSeongJae Park 9629544a2daSSeongJae Park CPU 1 CPU 2 9639544a2daSSeongJae Park =============== =============================== 9649544a2daSSeongJae Park r1 = READ_ONCE(y); 9659544a2daSSeongJae Park <범용 배리어> 9669544a2daSSeongJae Park WRITE_ONCE(y, 1); if (r2 = READ_ONCE(x)) { 9679544a2daSSeongJae Park <묵시적 컨트롤 의존성> 9689544a2daSSeongJae Park WRITE_ONCE(y, 1); 9699544a2daSSeongJae Park } 9709544a2daSSeongJae Park 9719544a2daSSeongJae Park assert(r1 == 0 || r2 == 0); 9729544a2daSSeongJae Park 9739544a2daSSeongJae Park기본적으로, 여기서의 읽기 배리어는 "더 완화된" 타입일 순 있어도 항상 존재해야 9749544a2daSSeongJae Park합니다. 9759544a2daSSeongJae Park 9769544a2daSSeongJae Park[!] 쓰기 배리어 앞의 스토어 오퍼레이션은 일반적으로 읽기 배리어나 데이터 9779544a2daSSeongJae Park의존성 배리어 뒤의 로드 오퍼레이션과 매치될 것이고, 반대도 마찬가지입니다: 9789544a2daSSeongJae Park 9799544a2daSSeongJae Park CPU 1 CPU 2 9809544a2daSSeongJae Park =================== =================== 9819544a2daSSeongJae Park WRITE_ONCE(a, 1); }---- --->{ v = READ_ONCE(c); 9829544a2daSSeongJae Park WRITE_ONCE(b, 2); } \ / { w = READ_ONCE(d); 9839544a2daSSeongJae Park <쓰기 배리어> \ <읽기 배리어> 9849544a2daSSeongJae Park WRITE_ONCE(c, 3); } / \ { x = READ_ONCE(a); 9859544a2daSSeongJae Park WRITE_ONCE(d, 4); }---- --->{ y = READ_ONCE(b); 9869544a2daSSeongJae Park 9879544a2daSSeongJae Park 9889544a2daSSeongJae Park메모리 배리어 시퀀스의 예 9899544a2daSSeongJae Park------------------------- 9909544a2daSSeongJae Park 9919544a2daSSeongJae Park첫째, 쓰기 배리어는 스토어 오퍼레이션들의 부분적 순서 세우기로 동작합니다. 9929544a2daSSeongJae Park아래의 이벤트 시퀀스를 보세요: 9939544a2daSSeongJae Park 9949544a2daSSeongJae Park CPU 1 9959544a2daSSeongJae Park ======================= 9969544a2daSSeongJae Park STORE A = 1 9979544a2daSSeongJae Park STORE B = 2 9989544a2daSSeongJae Park STORE C = 3 9999544a2daSSeongJae Park <쓰기 배리어> 10009544a2daSSeongJae Park STORE D = 4 10019544a2daSSeongJae Park STORE E = 5 10029544a2daSSeongJae Park 10039544a2daSSeongJae Park이 이벤트 시퀀스는 메모리 일관성 시스템에 원소끼리의 순서가 존재하지 않는 집합 10049544a2daSSeongJae Park{ STORE A, STORE B, STORE C } 가 역시 원소끼리의 순서가 존재하지 않는 집합 10059544a2daSSeongJae Park{ STORE D, STORE E } 보다 먼저 일어난 것으로 시스템의 나머지 요소들에 보이도록 10069544a2daSSeongJae Park전달됩니다: 10079544a2daSSeongJae Park 10089544a2daSSeongJae Park +-------+ : : 10099544a2daSSeongJae Park | | +------+ 10109544a2daSSeongJae Park | |------>| C=3 | } /\ 10119544a2daSSeongJae Park | | : +------+ }----- \ -----> 시스템의 나머지 요소에 10129544a2daSSeongJae Park | | : | A=1 | } \/ 보여질 수 있는 이벤트들 10139544a2daSSeongJae Park | | : +------+ } 10149544a2daSSeongJae Park | CPU 1 | : | B=2 | } 10159544a2daSSeongJae Park | | +------+ } 10169544a2daSSeongJae Park | | wwwwwwwwwwwwwwww } <--- 여기서 쓰기 배리어는 배리어 앞의 10179544a2daSSeongJae Park | | +------+ } 모든 스토어가 배리어 뒤의 스토어 10189544a2daSSeongJae Park | | : | E=5 | } 전에 메모리 시스템에 전달되도록 10199544a2daSSeongJae Park | | : +------+ } 합니다 10209544a2daSSeongJae Park | |------>| D=4 | } 10219544a2daSSeongJae Park | | +------+ 10229544a2daSSeongJae Park +-------+ : : 10239544a2daSSeongJae Park | 10249544a2daSSeongJae Park | CPU 1 에 의해 메모리 시스템에 전달되는 10259544a2daSSeongJae Park | 일련의 스토어 오퍼레이션들 10269544a2daSSeongJae Park V 10279544a2daSSeongJae Park 10289544a2daSSeongJae Park 10299544a2daSSeongJae Park둘째, 데이터 의존성 배리어는 데이터 의존적 로드 오퍼레이션들의 부분적 순서 10309544a2daSSeongJae Park세우기로 동작합니다. 다음 일련의 이벤트들을 보세요: 10319544a2daSSeongJae Park 10329544a2daSSeongJae Park CPU 1 CPU 2 10339544a2daSSeongJae Park ======================= ======================= 10349544a2daSSeongJae Park { B = 7; X = 9; Y = 8; C = &Y } 10359544a2daSSeongJae Park STORE A = 1 10369544a2daSSeongJae Park STORE B = 2 10379544a2daSSeongJae Park <쓰기 배리어> 10389544a2daSSeongJae Park STORE C = &B LOAD X 10399544a2daSSeongJae Park STORE D = 4 LOAD C (gets &B) 10409544a2daSSeongJae Park LOAD *C (reads B) 10419544a2daSSeongJae Park 10429544a2daSSeongJae Park여기에 별다른 개입이 없다면, CPU 1 의 쓰기 배리어에도 불구하고 CPU 2 는 CPU 1 10439544a2daSSeongJae Park의 이벤트들을 완전히 무작위적 순서로 인지하게 됩니다: 10449544a2daSSeongJae Park 10459544a2daSSeongJae Park +-------+ : : : : 10469544a2daSSeongJae Park | | +------+ +-------+ | CPU 2 에 인지되는 10479544a2daSSeongJae Park | |------>| B=2 |----- --->| Y->8 | | 업데이트 이벤트 10489544a2daSSeongJae Park | | : +------+ \ +-------+ | 시퀀스 10499544a2daSSeongJae Park | CPU 1 | : | A=1 | \ --->| C->&Y | V 10509544a2daSSeongJae Park | | +------+ | +-------+ 10519544a2daSSeongJae Park | | wwwwwwwwwwwwwwww | : : 10529544a2daSSeongJae Park | | +------+ | : : 10539544a2daSSeongJae Park | | : | C=&B |--- | : : +-------+ 10549544a2daSSeongJae Park | | : +------+ \ | +-------+ | | 10559544a2daSSeongJae Park | |------>| D=4 | ----------->| C->&B |------>| | 10569544a2daSSeongJae Park | | +------+ | +-------+ | | 10579544a2daSSeongJae Park +-------+ : : | : : | | 10589544a2daSSeongJae Park | : : | | 10599544a2daSSeongJae Park | : : | CPU 2 | 10609544a2daSSeongJae Park | +-------+ | | 10619544a2daSSeongJae Park 분명히 잘못된 ---> | | B->7 |------>| | 10629544a2daSSeongJae Park B 의 값 인지 (!) | +-------+ | | 10639544a2daSSeongJae Park | : : | | 10649544a2daSSeongJae Park | +-------+ | | 10659544a2daSSeongJae Park X 의 로드가 B 의 ---> \ | X->9 |------>| | 10669544a2daSSeongJae Park 일관성 유지를 \ +-------+ | | 10679544a2daSSeongJae Park 지연시킴 ----->| B->2 | +-------+ 10689544a2daSSeongJae Park +-------+ 10699544a2daSSeongJae Park : : 10709544a2daSSeongJae Park 10719544a2daSSeongJae Park 10729544a2daSSeongJae Park앞의 예에서, CPU 2 는 (B 의 값이 될) *C 의 값 읽기가 C 의 LOAD 뒤에 이어짐에도 10739544a2daSSeongJae ParkB 가 7 이라는 결과를 얻습니다. 10749544a2daSSeongJae Park 10759544a2daSSeongJae Park하지만, 만약 데이터 의존성 배리어가 C 의 로드와 *C (즉, B) 의 로드 사이에 10769544a2daSSeongJae Park있었다면: 10779544a2daSSeongJae Park 10789544a2daSSeongJae Park CPU 1 CPU 2 10799544a2daSSeongJae Park ======================= ======================= 10809544a2daSSeongJae Park { B = 7; X = 9; Y = 8; C = &Y } 10819544a2daSSeongJae Park STORE A = 1 10829544a2daSSeongJae Park STORE B = 2 10839544a2daSSeongJae Park <쓰기 배리어> 10849544a2daSSeongJae Park STORE C = &B LOAD X 10859544a2daSSeongJae Park STORE D = 4 LOAD C (gets &B) 10869544a2daSSeongJae Park <데이터 의존성 배리어> 10879544a2daSSeongJae Park LOAD *C (reads B) 10889544a2daSSeongJae Park 10899544a2daSSeongJae Park다음과 같이 됩니다: 10909544a2daSSeongJae Park 10919544a2daSSeongJae Park +-------+ : : : : 10929544a2daSSeongJae Park | | +------+ +-------+ 10939544a2daSSeongJae Park | |------>| B=2 |----- --->| Y->8 | 10949544a2daSSeongJae Park | | : +------+ \ +-------+ 10959544a2daSSeongJae Park | CPU 1 | : | A=1 | \ --->| C->&Y | 10969544a2daSSeongJae Park | | +------+ | +-------+ 10979544a2daSSeongJae Park | | wwwwwwwwwwwwwwww | : : 10989544a2daSSeongJae Park | | +------+ | : : 10999544a2daSSeongJae Park | | : | C=&B |--- | : : +-------+ 11009544a2daSSeongJae Park | | : +------+ \ | +-------+ | | 11019544a2daSSeongJae Park | |------>| D=4 | ----------->| C->&B |------>| | 11029544a2daSSeongJae Park | | +------+ | +-------+ | | 11039544a2daSSeongJae Park +-------+ : : | : : | | 11049544a2daSSeongJae Park | : : | | 11059544a2daSSeongJae Park | : : | CPU 2 | 11069544a2daSSeongJae Park | +-------+ | | 11079544a2daSSeongJae Park | | X->9 |------>| | 11089544a2daSSeongJae Park | +-------+ | | 11099544a2daSSeongJae Park C 로의 스토어 앞의 ---> \ ddddddddddddddddd | | 11109544a2daSSeongJae Park 모든 이벤트 결과가 \ +-------+ | | 11119544a2daSSeongJae Park 뒤의 로드에게 ----->| B->2 |------>| | 11129544a2daSSeongJae Park 보이게 강제한다 +-------+ | | 11139544a2daSSeongJae Park : : +-------+ 11149544a2daSSeongJae Park 11159544a2daSSeongJae Park 11169544a2daSSeongJae Park셋째, 읽기 배리어는 로드 오퍼레이션들에의 부분적 순서 세우기로 동작합니다. 11179544a2daSSeongJae Park아래의 일련의 이벤트를 봅시다: 11189544a2daSSeongJae Park 11199544a2daSSeongJae Park CPU 1 CPU 2 11209544a2daSSeongJae Park ======================= ======================= 11219544a2daSSeongJae Park { A = 0, B = 9 } 11229544a2daSSeongJae Park STORE A=1 11239544a2daSSeongJae Park <쓰기 배리어> 11249544a2daSSeongJae Park STORE B=2 11259544a2daSSeongJae Park LOAD B 11269544a2daSSeongJae Park LOAD A 11279544a2daSSeongJae Park 11289544a2daSSeongJae ParkCPU 1 은 쓰기 배리어를 쳤지만, 별다른 개입이 없다면 CPU 2 는 CPU 1 에서 행해진 11299544a2daSSeongJae Park이벤트의 결과를 무작위적 순서로 인지하게 됩니다. 11309544a2daSSeongJae Park 11319544a2daSSeongJae Park +-------+ : : : : 11329544a2daSSeongJae Park | | +------+ +-------+ 11339544a2daSSeongJae Park | |------>| A=1 |------ --->| A->0 | 11349544a2daSSeongJae Park | | +------+ \ +-------+ 11359544a2daSSeongJae Park | CPU 1 | wwwwwwwwwwwwwwww \ --->| B->9 | 11369544a2daSSeongJae Park | | +------+ | +-------+ 11379544a2daSSeongJae Park | |------>| B=2 |--- | : : 11389544a2daSSeongJae Park | | +------+ \ | : : +-------+ 11399544a2daSSeongJae Park +-------+ : : \ | +-------+ | | 11409544a2daSSeongJae Park ---------->| B->2 |------>| | 11419544a2daSSeongJae Park | +-------+ | CPU 2 | 11429544a2daSSeongJae Park | | A->0 |------>| | 11439544a2daSSeongJae Park | +-------+ | | 11449544a2daSSeongJae Park | : : +-------+ 11459544a2daSSeongJae Park \ : : 11469544a2daSSeongJae Park \ +-------+ 11479544a2daSSeongJae Park ---->| A->1 | 11489544a2daSSeongJae Park +-------+ 11499544a2daSSeongJae Park : : 11509544a2daSSeongJae Park 11519544a2daSSeongJae Park 11529544a2daSSeongJae Park하지만, 만약 읽기 배리어가 B 의 로드와 A 의 로드 사이에 존재한다면: 11539544a2daSSeongJae Park 11549544a2daSSeongJae Park CPU 1 CPU 2 11559544a2daSSeongJae Park ======================= ======================= 11569544a2daSSeongJae Park { A = 0, B = 9 } 11579544a2daSSeongJae Park STORE A=1 11589544a2daSSeongJae Park <쓰기 배리어> 11599544a2daSSeongJae Park STORE B=2 11609544a2daSSeongJae Park LOAD B 11619544a2daSSeongJae Park <읽기 배리어> 11629544a2daSSeongJae Park LOAD A 11639544a2daSSeongJae Park 11649544a2daSSeongJae ParkCPU 1 에 의해 만들어진 부분적 순서가 CPU 2 에도 그대로 인지됩니다: 11659544a2daSSeongJae Park 11669544a2daSSeongJae Park +-------+ : : : : 11679544a2daSSeongJae Park | | +------+ +-------+ 11689544a2daSSeongJae Park | |------>| A=1 |------ --->| A->0 | 11699544a2daSSeongJae Park | | +------+ \ +-------+ 11709544a2daSSeongJae Park | CPU 1 | wwwwwwwwwwwwwwww \ --->| B->9 | 11719544a2daSSeongJae Park | | +------+ | +-------+ 11729544a2daSSeongJae Park | |------>| B=2 |--- | : : 11739544a2daSSeongJae Park | | +------+ \ | : : +-------+ 11749544a2daSSeongJae Park +-------+ : : \ | +-------+ | | 11759544a2daSSeongJae Park ---------->| B->2 |------>| | 11769544a2daSSeongJae Park | +-------+ | CPU 2 | 11779544a2daSSeongJae Park | : : | | 11789544a2daSSeongJae Park | : : | | 11799544a2daSSeongJae Park 여기서 읽기 배리어는 ----> \ rrrrrrrrrrrrrrrrr | | 11809544a2daSSeongJae Park B 로의 스토어 전의 \ +-------+ | | 11819544a2daSSeongJae Park 모든 결과를 CPU 2 에 ---->| A->1 |------>| | 11829544a2daSSeongJae Park 보이도록 한다 +-------+ | | 11839544a2daSSeongJae Park : : +-------+ 11849544a2daSSeongJae Park 11859544a2daSSeongJae Park 11869544a2daSSeongJae Park더 완벽한 설명을 위해, A 의 로드가 읽기 배리어 앞과 뒤에 있으면 어떻게 될지 11879544a2daSSeongJae Park생각해 봅시다: 11889544a2daSSeongJae Park 11899544a2daSSeongJae Park CPU 1 CPU 2 11909544a2daSSeongJae Park ======================= ======================= 11919544a2daSSeongJae Park { A = 0, B = 9 } 11929544a2daSSeongJae Park STORE A=1 11939544a2daSSeongJae Park <쓰기 배리어> 11949544a2daSSeongJae Park STORE B=2 11959544a2daSSeongJae Park LOAD B 11969544a2daSSeongJae Park LOAD A [first load of A] 11979544a2daSSeongJae Park <읽기 배리어> 11989544a2daSSeongJae Park LOAD A [second load of A] 11999544a2daSSeongJae Park 12009544a2daSSeongJae ParkA 의 로드 두개가 모두 B 의 로드 뒤에 있지만, 서로 다른 값을 얻어올 수 12019544a2daSSeongJae Park있습니다: 12029544a2daSSeongJae Park 12039544a2daSSeongJae Park +-------+ : : : : 12049544a2daSSeongJae Park | | +------+ +-------+ 12059544a2daSSeongJae Park | |------>| A=1 |------ --->| A->0 | 12069544a2daSSeongJae Park | | +------+ \ +-------+ 12079544a2daSSeongJae Park | CPU 1 | wwwwwwwwwwwwwwww \ --->| B->9 | 12089544a2daSSeongJae Park | | +------+ | +-------+ 12099544a2daSSeongJae Park | |------>| B=2 |--- | : : 12109544a2daSSeongJae Park | | +------+ \ | : : +-------+ 12119544a2daSSeongJae Park +-------+ : : \ | +-------+ | | 12129544a2daSSeongJae Park ---------->| B->2 |------>| | 12139544a2daSSeongJae Park | +-------+ | CPU 2 | 12149544a2daSSeongJae Park | : : | | 12159544a2daSSeongJae Park | : : | | 12169544a2daSSeongJae Park | +-------+ | | 12179544a2daSSeongJae Park | | A->0 |------>| 1st | 12189544a2daSSeongJae Park | +-------+ | | 12199544a2daSSeongJae Park 여기서 읽기 배리어는 ----> \ rrrrrrrrrrrrrrrrr | | 12209544a2daSSeongJae Park B 로의 스토어 전의 \ +-------+ | | 12219544a2daSSeongJae Park 모든 결과를 CPU 2 에 ---->| A->1 |------>| 2nd | 12229544a2daSSeongJae Park 보이도록 한다 +-------+ | | 12239544a2daSSeongJae Park : : +-------+ 12249544a2daSSeongJae Park 12259544a2daSSeongJae Park 12269544a2daSSeongJae Park하지만 CPU 1 에서의 A 업데이트는 읽기 배리어가 완료되기 전에도 보일 수도 12279544a2daSSeongJae Park있긴 합니다: 12289544a2daSSeongJae Park 12299544a2daSSeongJae Park +-------+ : : : : 12309544a2daSSeongJae Park | | +------+ +-------+ 12319544a2daSSeongJae Park | |------>| A=1 |------ --->| A->0 | 12329544a2daSSeongJae Park | | +------+ \ +-------+ 12339544a2daSSeongJae Park | CPU 1 | wwwwwwwwwwwwwwww \ --->| B->9 | 12349544a2daSSeongJae Park | | +------+ | +-------+ 12359544a2daSSeongJae Park | |------>| B=2 |--- | : : 12369544a2daSSeongJae Park | | +------+ \ | : : +-------+ 12379544a2daSSeongJae Park +-------+ : : \ | +-------+ | | 12389544a2daSSeongJae Park ---------->| B->2 |------>| | 12399544a2daSSeongJae Park | +-------+ | CPU 2 | 12409544a2daSSeongJae Park | : : | | 12419544a2daSSeongJae Park \ : : | | 12429544a2daSSeongJae Park \ +-------+ | | 12439544a2daSSeongJae Park ---->| A->1 |------>| 1st | 12449544a2daSSeongJae Park +-------+ | | 12459544a2daSSeongJae Park rrrrrrrrrrrrrrrrr | | 12469544a2daSSeongJae Park +-------+ | | 12479544a2daSSeongJae Park | A->1 |------>| 2nd | 12489544a2daSSeongJae Park +-------+ | | 12499544a2daSSeongJae Park : : +-------+ 12509544a2daSSeongJae Park 12519544a2daSSeongJae Park 12529544a2daSSeongJae Park여기서 보장되는 건, 만약 B 의 로드가 B == 2 라는 결과를 봤다면, A 에의 두번째 12539544a2daSSeongJae Park로드는 항상 A == 1 을 보게 될 것이라는 겁니다. A 에의 첫번째 로드에는 그런 12549544a2daSSeongJae Park보장이 없습니다; A == 0 이거나 A == 1 이거나 둘 중 하나의 결과를 보게 될겁니다. 12559544a2daSSeongJae Park 12569544a2daSSeongJae Park 12579544a2daSSeongJae Park읽기 메모리 배리어 VS 로드 예측 12589544a2daSSeongJae Park------------------------------- 12599544a2daSSeongJae Park 12609544a2daSSeongJae Park많은 CPU들이 로드를 예측적으로 (speculatively) 합니다: 어떤 데이터를 메모리에서 12619544a2daSSeongJae Park로드해야 하게 될지 예측을 했다면, 해당 데이터를 로드하는 인스트럭션을 실제로는 12629544a2daSSeongJae Park아직 만나지 않았더라도 다른 로드 작업이 없어 버스 (bus) 가 아무 일도 하고 있지 12639544a2daSSeongJae Park않다면, 그 데이터를 로드합니다. 이후에 실제 로드 인스트럭션이 실행되면 CPU 가 12649544a2daSSeongJae Park이미 그 값을 가지고 있기 때문에 그 로드 인스트럭션은 즉시 완료됩니다. 12659544a2daSSeongJae Park 12669544a2daSSeongJae Park해당 CPU 는 실제로는 그 값이 필요치 않았다는 사실이 나중에 드러날 수도 있는데 - 12679544a2daSSeongJae Park해당 로드 인스트럭션이 브랜치로 우회되거나 했을 수 있겠죠 - , 그렇게 되면 앞서 12689544a2daSSeongJae Park읽어둔 값을 버리거나 나중의 사용을 위해 캐시에 넣어둘 수 있습니다. 12699544a2daSSeongJae Park 12709544a2daSSeongJae Park다음을 생각해 봅시다: 12719544a2daSSeongJae Park 12729544a2daSSeongJae Park CPU 1 CPU 2 12739544a2daSSeongJae Park ======================= ======================= 12749544a2daSSeongJae Park LOAD B 12759544a2daSSeongJae Park DIVIDE } 나누기 명령은 일반적으로 12769544a2daSSeongJae Park DIVIDE } 긴 시간을 필요로 합니다 12779544a2daSSeongJae Park LOAD A 12789544a2daSSeongJae Park 12799544a2daSSeongJae Park는 이렇게 될 수 있습니다: 12809544a2daSSeongJae Park 12819544a2daSSeongJae Park : : +-------+ 12829544a2daSSeongJae Park +-------+ | | 12839544a2daSSeongJae Park --->| B->2 |------>| | 12849544a2daSSeongJae Park +-------+ | CPU 2 | 12859544a2daSSeongJae Park : :DIVIDE | | 12869544a2daSSeongJae Park +-------+ | | 12879544a2daSSeongJae Park 나누기 하느라 바쁜 ---> --->| A->0 |~~~~ | | 12889544a2daSSeongJae Park CPU 는 A 의 LOAD 를 +-------+ ~ | | 12899544a2daSSeongJae Park 예측해서 수행한다 : : ~ | | 12909544a2daSSeongJae Park : :DIVIDE | | 12919544a2daSSeongJae Park : : ~ | | 12929544a2daSSeongJae Park 나누기가 끝나면 ---> ---> : : ~-->| | 12939544a2daSSeongJae Park CPU 는 해당 LOAD 를 : : | | 12949544a2daSSeongJae Park 즉각 완료한다 : : +-------+ 12959544a2daSSeongJae Park 12969544a2daSSeongJae Park 12979544a2daSSeongJae Park읽기 배리어나 데이터 의존성 배리어를 두번째 로드 직전에 놓는다면: 12989544a2daSSeongJae Park 12999544a2daSSeongJae Park CPU 1 CPU 2 13009544a2daSSeongJae Park ======================= ======================= 13019544a2daSSeongJae Park LOAD B 13029544a2daSSeongJae Park DIVIDE 13039544a2daSSeongJae Park DIVIDE 13049544a2daSSeongJae Park <읽기 배리어> 13059544a2daSSeongJae Park LOAD A 13069544a2daSSeongJae Park 13079544a2daSSeongJae Park예측으로 얻어진 값은 사용된 배리어의 타입에 따라서 해당 값이 옳은지 검토되게 13089544a2daSSeongJae Park됩니다. 만약 해당 메모리 영역에 변화가 없었다면, 예측으로 얻어두었던 값이 13099544a2daSSeongJae Park사용됩니다: 13109544a2daSSeongJae Park 13119544a2daSSeongJae Park : : +-------+ 13129544a2daSSeongJae Park +-------+ | | 13139544a2daSSeongJae Park --->| B->2 |------>| | 13149544a2daSSeongJae Park +-------+ | CPU 2 | 13159544a2daSSeongJae Park : :DIVIDE | | 13169544a2daSSeongJae Park +-------+ | | 13179544a2daSSeongJae Park 나누기 하느라 바쁜 ---> --->| A->0 |~~~~ | | 13189544a2daSSeongJae Park CPU 는 A 의 LOAD 를 +-------+ ~ | | 13199544a2daSSeongJae Park 예측한다 : : ~ | | 13209544a2daSSeongJae Park : :DIVIDE | | 13219544a2daSSeongJae Park : : ~ | | 13229544a2daSSeongJae Park : : ~ | | 13239544a2daSSeongJae Park rrrrrrrrrrrrrrrr~ | | 13249544a2daSSeongJae Park : : ~ | | 13259544a2daSSeongJae Park : : ~-->| | 13269544a2daSSeongJae Park : : | | 13279544a2daSSeongJae Park : : +-------+ 13289544a2daSSeongJae Park 13299544a2daSSeongJae Park 13309544a2daSSeongJae Park하지만 다른 CPU 에서 업데이트나 무효화가 있었다면, 그 예측은 무효화되고 그 값은 13319544a2daSSeongJae Park다시 읽혀집니다: 13329544a2daSSeongJae Park 13339544a2daSSeongJae Park : : +-------+ 13349544a2daSSeongJae Park +-------+ | | 13359544a2daSSeongJae Park --->| B->2 |------>| | 13369544a2daSSeongJae Park +-------+ | CPU 2 | 13379544a2daSSeongJae Park : :DIVIDE | | 13389544a2daSSeongJae Park +-------+ | | 13399544a2daSSeongJae Park 나누기 하느라 바쁜 ---> --->| A->0 |~~~~ | | 13409544a2daSSeongJae Park CPU 는 A 의 LOAD 를 +-------+ ~ | | 13419544a2daSSeongJae Park 예측한다 : : ~ | | 13429544a2daSSeongJae Park : :DIVIDE | | 13439544a2daSSeongJae Park : : ~ | | 13449544a2daSSeongJae Park : : ~ | | 13459544a2daSSeongJae Park rrrrrrrrrrrrrrrrr | | 13469544a2daSSeongJae Park +-------+ | | 13479544a2daSSeongJae Park 예측성 동작은 무효화 되고 ---> --->| A->1 |------>| | 13489544a2daSSeongJae Park 업데이트된 값이 다시 읽혀진다 +-------+ | | 13499544a2daSSeongJae Park : : +-------+ 13509544a2daSSeongJae Park 13519544a2daSSeongJae Park 13529544a2daSSeongJae Park이행성 13539544a2daSSeongJae Park------ 13549544a2daSSeongJae Park 13559544a2daSSeongJae Park이행성(transitivity)은 실제의 컴퓨터 시스템에서 항상 제공되지는 않는, 순서 13569544a2daSSeongJae Park맞추기에 대한 상당히 직관적인 개념입니다. 다음의 예가 이행성을 보여줍니다: 13579544a2daSSeongJae Park 13589544a2daSSeongJae Park CPU 1 CPU 2 CPU 3 13599544a2daSSeongJae Park ======================= ======================= ======================= 13609544a2daSSeongJae Park { X = 0, Y = 0 } 13619544a2daSSeongJae Park STORE X=1 LOAD X STORE Y=1 13629544a2daSSeongJae Park <범용 배리어> <범용 배리어> 13639544a2daSSeongJae Park LOAD Y LOAD X 13649544a2daSSeongJae Park 13659544a2daSSeongJae ParkCPU 2 의 X 로드가 1을 리턴했고 Y 로드가 0을 리턴했다고 해봅시다. 이는 CPU 2 의 13669544a2daSSeongJae ParkX 로드가 CPU 1 의 X 스토어 뒤에 이루어졌고 CPU 2 의 Y 로드는 CPU 3 의 Y 스토어 13679544a2daSSeongJae Park전에 이루어졌음을 의미합니다. 그럼 "CPU 3 의 X 로드는 0을 리턴할 수 있나요?" 13689544a2daSSeongJae Park 13699544a2daSSeongJae ParkCPU 2 의 X 로드는 CPU 1 의 스토어 후에 이루어졌으니, CPU 3 의 X 로드는 1을 13709544a2daSSeongJae Park리턴하는게 자연스럽습니다. 이런 생각이 이행성의 한 예입니다: CPU A 에서 실행된 13719544a2daSSeongJae Park로드가 CPU B 에서의 같은 변수에 대한 로드를 뒤따른다면, CPU A 의 로드는 CPU B 13729544a2daSSeongJae Park의 로드가 내놓은 값과 같거나 그 후의 값을 내놓아야 합니다. 13739544a2daSSeongJae Park 13749544a2daSSeongJae Park리눅스 커널에서 범용 배리어의 사용은 이행성을 보장합니다. 따라서, 앞의 예에서 13759544a2daSSeongJae ParkCPU 2 의 X 로드가 1을, Y 로드는 0을 리턴했다면, CPU 3 의 X 로드는 반드시 1을 13769544a2daSSeongJae Park리턴합니다. 13779544a2daSSeongJae Park 13789544a2daSSeongJae Park하지만, 읽기나 쓰기 배리어에 대해서는 이행성이 보장되지 -않습니다-. 예를 들어, 13799544a2daSSeongJae Park앞의 예에서 CPU 2 의 범용 배리어가 아래처럼 읽기 배리어로 바뀐 경우를 생각해 13809544a2daSSeongJae Park봅시다: 13819544a2daSSeongJae Park 13829544a2daSSeongJae Park CPU 1 CPU 2 CPU 3 13839544a2daSSeongJae Park ======================= ======================= ======================= 13849544a2daSSeongJae Park { X = 0, Y = 0 } 13859544a2daSSeongJae Park STORE X=1 LOAD X STORE Y=1 13869544a2daSSeongJae Park <읽기 배리어> <범용 배리어> 13879544a2daSSeongJae Park LOAD Y LOAD X 13889544a2daSSeongJae Park 13899544a2daSSeongJae Park이 코드는 이행성을 갖지 않습니다: 이 예에서는, CPU 2 의 X 로드가 1을 13909544a2daSSeongJae Park리턴하고, Y 로드는 0을 리턴하지만 CPU 3 의 X 로드가 0을 리턴하는 것도 완전히 13919544a2daSSeongJae Park합법적입니다. 13929544a2daSSeongJae Park 13939544a2daSSeongJae ParkCPU 2 의 읽기 배리어가 자신의 읽기는 순서를 맞춰줘도, CPU 1 의 스토어와의 13949544a2daSSeongJae Park순서를 맞춰준다고는 보장할 수 없다는게 핵심입니다. 따라서, CPU 1 과 CPU 2 가 13959544a2daSSeongJae Park버퍼나 캐시를 공유하는 시스템에서 이 예제 코드가 실행된다면, CPU 2 는 CPU 1 이 13969544a2daSSeongJae Park쓴 값에 좀 빨리 접근할 수 있을 것입니다. 따라서 CPU 1 과 CPU 2 의 접근으로 13979544a2daSSeongJae Park조합된 순서를 모든 CPU 가 동의할 수 있도록 하기 위해 범용 배리어가 필요합니다. 13989544a2daSSeongJae Park 13999544a2daSSeongJae Park범용 배리어는 "글로벌 이행성"을 제공해서, 모든 CPU 들이 오퍼레이션들의 순서에 14009544a2daSSeongJae Park동의하게 할 것입니다. 반면, release-acquire 조합은 "로컬 이행성" 만을 14019544a2daSSeongJae Park제공해서, 해당 조합이 사용된 CPU 들만이 해당 액세스들의 조합된 순서에 동의함이 14029544a2daSSeongJae Park보장됩니다. 예를 들어, 존경스런 Herman Hollerith 의 C 코드로 보면: 14039544a2daSSeongJae Park 14049544a2daSSeongJae Park int u, v, x, y, z; 14059544a2daSSeongJae Park 14069544a2daSSeongJae Park void cpu0(void) 14079544a2daSSeongJae Park { 14089544a2daSSeongJae Park r0 = smp_load_acquire(&x); 14099544a2daSSeongJae Park WRITE_ONCE(u, 1); 14109544a2daSSeongJae Park smp_store_release(&y, 1); 14119544a2daSSeongJae Park } 14129544a2daSSeongJae Park 14139544a2daSSeongJae Park void cpu1(void) 14149544a2daSSeongJae Park { 14159544a2daSSeongJae Park r1 = smp_load_acquire(&y); 14169544a2daSSeongJae Park r4 = READ_ONCE(v); 14179544a2daSSeongJae Park r5 = READ_ONCE(u); 14189544a2daSSeongJae Park smp_store_release(&z, 1); 14199544a2daSSeongJae Park } 14209544a2daSSeongJae Park 14219544a2daSSeongJae Park void cpu2(void) 14229544a2daSSeongJae Park { 14239544a2daSSeongJae Park r2 = smp_load_acquire(&z); 14249544a2daSSeongJae Park smp_store_release(&x, 1); 14259544a2daSSeongJae Park } 14269544a2daSSeongJae Park 14279544a2daSSeongJae Park void cpu3(void) 14289544a2daSSeongJae Park { 14299544a2daSSeongJae Park WRITE_ONCE(v, 1); 14309544a2daSSeongJae Park smp_mb(); 14319544a2daSSeongJae Park r3 = READ_ONCE(u); 14329544a2daSSeongJae Park } 14339544a2daSSeongJae Park 14349544a2daSSeongJae Parkcpu0(), cpu1(), 그리고 cpu2() 는 smp_store_release()/smp_load_acquire() 쌍의 14359544a2daSSeongJae Park연결을 통한 로컬 이행성에 동참하고 있으므로, 다음과 같은 결과는 나오지 않을 14369544a2daSSeongJae Park겁니다: 14379544a2daSSeongJae Park 14389544a2daSSeongJae Park r0 == 1 && r1 == 1 && r2 == 1 14399544a2daSSeongJae Park 14409544a2daSSeongJae Park더 나아가서, cpu0() 와 cpu1() 사이의 release-acquire 관계로 인해, cpu1() 은 14419544a2daSSeongJae Parkcpu0() 의 쓰기를 봐야만 하므로, 다음과 같은 결과도 없을 겁니다: 14429544a2daSSeongJae Park 14439544a2daSSeongJae Park r1 == 1 && r5 == 0 14449544a2daSSeongJae Park 14459544a2daSSeongJae Park하지만, release-acquire 타동성은 동참한 CPU 들에만 적용되므로 cpu3() 에는 14469544a2daSSeongJae Park적용되지 않습니다. 따라서, 다음과 같은 결과가 가능합니다: 14479544a2daSSeongJae Park 14489544a2daSSeongJae Park r0 == 0 && r1 == 1 && r2 == 1 && r3 == 0 && r4 == 0 14499544a2daSSeongJae Park 14509544a2daSSeongJae Park비슷하게, 다음과 같은 결과도 가능합니다: 14519544a2daSSeongJae Park 14529544a2daSSeongJae Park r0 == 0 && r1 == 1 && r2 == 1 && r3 == 0 && r4 == 0 && r5 == 1 14539544a2daSSeongJae Park 14549544a2daSSeongJae Parkcpu0(), cpu1(), 그리고 cpu2() 는 그들의 읽기와 쓰기를 순서대로 보게 되지만, 14559544a2daSSeongJae Parkrelease-acquire 체인에 관여되지 않은 CPU 들은 그 순서에 이견을 가질 수 14569544a2daSSeongJae Park있습니다. 이런 이견은 smp_load_acquire() 와 smp_store_release() 의 구현에 14579544a2daSSeongJae Park사용되는 완화된 메모리 배리어 인스트럭션들은 항상 배리어 앞의 스토어들을 뒤의 14589544a2daSSeongJae Park로드들에 앞세울 필요는 없다는 사실에서 기인합니다. 이 말은 cpu3() 는 cpu0() 의 14599544a2daSSeongJae Parku 로의 스토어를 cpu1() 의 v 로부터의 로드 뒤에 일어난 것으로 볼 수 있다는 14609544a2daSSeongJae Park뜻입니다, cpu0() 와 cpu1() 은 이 두 오퍼레이션이 의도된 순서대로 일어났음에 14619544a2daSSeongJae Park모두 동의하는데도 말입니다. 14629544a2daSSeongJae Park 14639544a2daSSeongJae Park하지만, smp_load_acquire() 는 마술이 아님을 명심하시기 바랍니다. 구체적으로, 14649544a2daSSeongJae Park이 함수는 단순히 순서 규칙을 지키며 인자로부터의 읽기를 수행합니다. 이것은 14659544a2daSSeongJae Park어떤 특정한 값이 읽힐 것인지는 보장하지 -않습니다-. 따라서, 다음과 같은 결과도 14669544a2daSSeongJae Park가능합니다: 14679544a2daSSeongJae Park 14689544a2daSSeongJae Park r0 == 0 && r1 == 0 && r2 == 0 && r5 == 0 14699544a2daSSeongJae Park 14709544a2daSSeongJae Park이런 결과는 어떤 것도 재배치 되지 않는, 순차적 일관성을 가진 가상의 14719544a2daSSeongJae Park시스템에서도 일어날 수 있음을 기억해 두시기 바랍니다. 14729544a2daSSeongJae Park 14739544a2daSSeongJae Park다시 말하지만, 당신의 코드가 글로벌 이행성을 필요로 한다면, 범용 배리어를 14749544a2daSSeongJae Park사용하십시오. 14759544a2daSSeongJae Park 14769544a2daSSeongJae Park 14779544a2daSSeongJae Park================== 14789544a2daSSeongJae Park명시적 커널 배리어 14799544a2daSSeongJae Park================== 14809544a2daSSeongJae Park 14819544a2daSSeongJae Park리눅스 커널은 서로 다른 단계에서 동작하는 다양한 배리어들을 가지고 있습니다: 14829544a2daSSeongJae Park 14839544a2daSSeongJae Park (*) 컴파일러 배리어. 14849544a2daSSeongJae Park 14859544a2daSSeongJae Park (*) CPU 메모리 배리어. 14869544a2daSSeongJae Park 14879544a2daSSeongJae Park (*) MMIO 쓰기 배리어. 14889544a2daSSeongJae Park 14899544a2daSSeongJae Park 14909544a2daSSeongJae Park컴파일러 배리어 14919544a2daSSeongJae Park--------------- 14929544a2daSSeongJae Park 14939544a2daSSeongJae Park리눅스 커널은 컴파일러가 메모리 액세스를 재배치 하는 것을 막아주는 명시적인 14949544a2daSSeongJae Park컴파일러 배리어를 가지고 있습니다: 14959544a2daSSeongJae Park 14969544a2daSSeongJae Park barrier(); 14979544a2daSSeongJae Park 14989544a2daSSeongJae Park이건 범용 배리어입니다 -- barrier() 의 읽기-읽기 나 쓰기-쓰기 변종은 없습니다. 14999544a2daSSeongJae Park하지만, READ_ONCE() 와 WRITE_ONCE() 는 특정 액세스들에 대해서만 동작하는 15009544a2daSSeongJae Parkbarrier() 의 완화된 형태로 볼 수 있습니다. 15019544a2daSSeongJae Park 15029544a2daSSeongJae Parkbarrier() 함수는 다음과 같은 효과를 갖습니다: 15039544a2daSSeongJae Park 15049544a2daSSeongJae Park (*) 컴파일러가 barrier() 뒤의 액세스들이 barrier() 앞의 액세스보다 앞으로 15059544a2daSSeongJae Park 재배치되지 못하게 합니다. 예를 들어, 인터럽트 핸들러 코드와 인터럽트 당한 15069544a2daSSeongJae Park 코드 사이의 통신을 신중히 하기 위해 사용될 수 있습니다. 15079544a2daSSeongJae Park 15089544a2daSSeongJae Park (*) 루프에서, 컴파일러가 루프 조건에 사용된 변수를 매 이터레이션마다 15099544a2daSSeongJae Park 메모리에서 로드하지 않아도 되도록 최적화 하는걸 방지합니다. 15109544a2daSSeongJae Park 15119544a2daSSeongJae ParkREAD_ONCE() 와 WRITE_ONCE() 함수는 싱글 쓰레드 코드에서는 문제 없지만 동시성이 15129544a2daSSeongJae Park있는 코드에서는 문제가 될 수 있는 모든 최적화를 막습니다. 이런 류의 최적화에 15139544a2daSSeongJae Park대한 예를 몇가지 들어보면 다음과 같습니다: 15149544a2daSSeongJae Park 15159544a2daSSeongJae Park (*) 컴파일러는 같은 변수에 대한 로드와 스토어를 재배치 할 수 있고, 어떤 15169544a2daSSeongJae Park 경우에는 CPU가 같은 변수로부터의 로드들을 재배치할 수도 있습니다. 이는 15179544a2daSSeongJae Park 다음의 코드가: 15189544a2daSSeongJae Park 15199544a2daSSeongJae Park a[0] = x; 15209544a2daSSeongJae Park a[1] = x; 15219544a2daSSeongJae Park 15229544a2daSSeongJae Park x 의 예전 값이 a[1] 에, 새 값이 a[0] 에 있게 할 수 있다는 뜻입니다. 15239544a2daSSeongJae Park 컴파일러와 CPU가 이런 일을 못하게 하려면 다음과 같이 해야 합니다: 15249544a2daSSeongJae Park 15259544a2daSSeongJae Park a[0] = READ_ONCE(x); 15269544a2daSSeongJae Park a[1] = READ_ONCE(x); 15279544a2daSSeongJae Park 15289544a2daSSeongJae Park 즉, READ_ONCE() 와 WRITE_ONCE() 는 여러 CPU 에서 하나의 변수에 가해지는 15299544a2daSSeongJae Park 액세스들에 캐시 일관성을 제공합니다. 15309544a2daSSeongJae Park 15319544a2daSSeongJae Park (*) 컴파일러는 같은 변수에 대한 연속적인 로드들을 병합할 수 있습니다. 그런 15329544a2daSSeongJae Park 병합 작업으로 컴파일러는 다음의 코드를: 15339544a2daSSeongJae Park 15349544a2daSSeongJae Park while (tmp = a) 15359544a2daSSeongJae Park do_something_with(tmp); 15369544a2daSSeongJae Park 15379544a2daSSeongJae Park 다음과 같이, 싱글 쓰레드 코드에서는 말이 되지만 개발자의 의도와 전혀 맞지 15389544a2daSSeongJae Park 않는 방향으로 "최적화" 할 수 있습니다: 15399544a2daSSeongJae Park 15409544a2daSSeongJae Park if (tmp = a) 15419544a2daSSeongJae Park for (;;) 15429544a2daSSeongJae Park do_something_with(tmp); 15439544a2daSSeongJae Park 15449544a2daSSeongJae Park 컴파일러가 이런 짓을 하지 못하게 하려면 READ_ONCE() 를 사용하세요: 15459544a2daSSeongJae Park 15469544a2daSSeongJae Park while (tmp = READ_ONCE(a)) 15479544a2daSSeongJae Park do_something_with(tmp); 15489544a2daSSeongJae Park 15499544a2daSSeongJae Park (*) 예컨대 레지스터 사용량이 많아 컴파일러가 모든 데이터를 레지스터에 담을 수 15509544a2daSSeongJae Park 없는 경우, 컴파일러는 변수를 다시 로드할 수 있습니다. 따라서 컴파일러는 15519544a2daSSeongJae Park 앞의 예에서 변수 'tmp' 사용을 최적화로 없애버릴 수 있습니다: 15529544a2daSSeongJae Park 15539544a2daSSeongJae Park while (tmp = a) 15549544a2daSSeongJae Park do_something_with(tmp); 15559544a2daSSeongJae Park 15569544a2daSSeongJae Park 이 코드는 다음과 같이 싱글 쓰레드에서는 완벽하지만 동시성이 존재하는 15579544a2daSSeongJae Park 경우엔 치명적인 코드로 바뀔 수 있습니다: 15589544a2daSSeongJae Park 15599544a2daSSeongJae Park while (a) 15609544a2daSSeongJae Park do_something_with(a); 15619544a2daSSeongJae Park 15629544a2daSSeongJae Park 예를 들어, 최적화된 이 코드는 변수 a 가 다른 CPU 에 의해 "while" 문과 15639544a2daSSeongJae Park do_something_with() 호출 사이에 바뀌어 do_something_with() 에 0을 넘길 15649544a2daSSeongJae Park 수도 있습니다. 15659544a2daSSeongJae Park 15669544a2daSSeongJae Park 이번에도, 컴파일러가 그런 짓을 하는걸 막기 위해 READ_ONCE() 를 사용하세요: 15679544a2daSSeongJae Park 15689544a2daSSeongJae Park while (tmp = READ_ONCE(a)) 15699544a2daSSeongJae Park do_something_with(tmp); 15709544a2daSSeongJae Park 15719544a2daSSeongJae Park 레지스터가 부족한 상황을 겪는 경우, 컴파일러는 tmp 를 스택에 저장해둘 수도 15729544a2daSSeongJae Park 있습니다. 컴파일러가 변수를 다시 읽어들이는건 이렇게 저장해두고 후에 다시 15739544a2daSSeongJae Park 읽어들이는데 드는 오버헤드 때문입니다. 그렇게 하는게 싱글 쓰레드 15749544a2daSSeongJae Park 코드에서는 안전하므로, 안전하지 않은 경우에는 컴파일러에게 직접 알려줘야 15759544a2daSSeongJae Park 합니다. 15769544a2daSSeongJae Park 15779544a2daSSeongJae Park (*) 컴파일러는 그 값이 무엇일지 알고 있다면 로드를 아예 안할 수도 있습니다. 15789544a2daSSeongJae Park 예를 들어, 다음의 코드는 변수 'a' 의 값이 항상 0임을 증명할 수 있다면: 15799544a2daSSeongJae Park 15809544a2daSSeongJae Park while (tmp = a) 15819544a2daSSeongJae Park do_something_with(tmp); 15829544a2daSSeongJae Park 15839544a2daSSeongJae Park 이렇게 최적화 되어버릴 수 있습니다: 15849544a2daSSeongJae Park 15859544a2daSSeongJae Park do { } while (0); 15869544a2daSSeongJae Park 15879544a2daSSeongJae Park 이 변환은 싱글 쓰레드 코드에서는 도움이 되는데 로드와 브랜치를 제거했기 15889544a2daSSeongJae Park 때문입니다. 문제는 컴파일러가 'a' 의 값을 업데이트 하는건 현재의 CPU 하나 15899544a2daSSeongJae Park 뿐이라는 가정 위에서 증명을 했다는데 있습니다. 만약 변수 'a' 가 공유되어 15909544a2daSSeongJae Park 있다면, 컴파일러의 증명은 틀린 것이 될겁니다. 컴파일러는 그 자신이 15919544a2daSSeongJae Park 생각하는 것만큼 많은 것을 알고 있지 못함을 컴파일러에게 알리기 위해 15929544a2daSSeongJae Park READ_ONCE() 를 사용하세요: 15939544a2daSSeongJae Park 15949544a2daSSeongJae Park while (tmp = READ_ONCE(a)) 15959544a2daSSeongJae Park do_something_with(tmp); 15969544a2daSSeongJae Park 15979544a2daSSeongJae Park 하지만 컴파일러는 READ_ONCE() 뒤에 나오는 값에 대해서도 눈길을 두고 있음을 15989544a2daSSeongJae Park 기억하세요. 예를 들어, 다음의 코드에서 MAX 는 전처리기 매크로로, 1의 값을 15999544a2daSSeongJae Park 갖는다고 해봅시다: 16009544a2daSSeongJae Park 16019544a2daSSeongJae Park while ((tmp = READ_ONCE(a)) % MAX) 16029544a2daSSeongJae Park do_something_with(tmp); 16039544a2daSSeongJae Park 16049544a2daSSeongJae Park 이렇게 되면 컴파일러는 MAX 를 가지고 수행되는 "%" 오퍼레이터의 결과가 항상 16059544a2daSSeongJae Park 0이라는 것을 알게 되고, 컴파일러가 코드를 실질적으로는 존재하지 않는 16069544a2daSSeongJae Park 것처럼 최적화 하는 것이 허용되어 버립니다. ('a' 변수의 로드는 여전히 16079544a2daSSeongJae Park 행해질 겁니다.) 16089544a2daSSeongJae Park 16099544a2daSSeongJae Park (*) 비슷하게, 컴파일러는 변수가 저장하려 하는 값을 이미 가지고 있다는 것을 16109544a2daSSeongJae Park 알면 스토어 자체를 제거할 수 있습니다. 이번에도, 컴파일러는 현재의 CPU 16119544a2daSSeongJae Park 만이 그 변수에 값을 쓰는 오로지 하나의 존재라고 생각하여 공유된 변수에 16129544a2daSSeongJae Park 대해서는 잘못된 일을 하게 됩니다. 예를 들어, 다음과 같은 경우가 있을 수 16139544a2daSSeongJae Park 있습니다: 16149544a2daSSeongJae Park 16159544a2daSSeongJae Park a = 0; 16169544a2daSSeongJae Park ... 변수 a 에 스토어를 하지 않는 코드 ... 16179544a2daSSeongJae Park a = 0; 16189544a2daSSeongJae Park 16199544a2daSSeongJae Park 컴파일러는 변수 'a' 의 값은 이미 0이라는 것을 알고, 따라서 두번째 스토어를 16209544a2daSSeongJae Park 삭제할 겁니다. 만약 다른 CPU 가 그 사이 변수 'a' 에 다른 값을 썼다면 16219544a2daSSeongJae Park 황당한 결과가 나올 겁니다. 16229544a2daSSeongJae Park 16239544a2daSSeongJae Park 컴파일러가 그런 잘못된 추측을 하지 않도록 WRITE_ONCE() 를 사용하세요: 16249544a2daSSeongJae Park 16259544a2daSSeongJae Park WRITE_ONCE(a, 0); 16269544a2daSSeongJae Park ... 변수 a 에 스토어를 하지 않는 코드 ... 16279544a2daSSeongJae Park WRITE_ONCE(a, 0); 16289544a2daSSeongJae Park 16299544a2daSSeongJae Park (*) 컴파일러는 하지 말라고 하지 않으면 메모리 액세스들을 재배치 할 수 16309544a2daSSeongJae Park 있습니다. 예를 들어, 다음의 프로세스 레벨 코드와 인터럽트 핸들러 사이의 16319544a2daSSeongJae Park 상호작용을 생각해 봅시다: 16329544a2daSSeongJae Park 16339544a2daSSeongJae Park void process_level(void) 16349544a2daSSeongJae Park { 16359544a2daSSeongJae Park msg = get_message(); 16369544a2daSSeongJae Park flag = true; 16379544a2daSSeongJae Park } 16389544a2daSSeongJae Park 16399544a2daSSeongJae Park void interrupt_handler(void) 16409544a2daSSeongJae Park { 16419544a2daSSeongJae Park if (flag) 16429544a2daSSeongJae Park process_message(msg); 16439544a2daSSeongJae Park } 16449544a2daSSeongJae Park 16459544a2daSSeongJae Park 이 코드에는 컴파일러가 process_level() 을 다음과 같이 변환하는 것을 막을 16469544a2daSSeongJae Park 수단이 없고, 이런 변환은 싱글쓰레드에서라면 실제로 훌륭한 선택일 수 16479544a2daSSeongJae Park 있습니다: 16489544a2daSSeongJae Park 16499544a2daSSeongJae Park void process_level(void) 16509544a2daSSeongJae Park { 16519544a2daSSeongJae Park flag = true; 16529544a2daSSeongJae Park msg = get_message(); 16539544a2daSSeongJae Park } 16549544a2daSSeongJae Park 16559544a2daSSeongJae Park 이 두개의 문장 사이에 인터럽트가 발생한다면, interrupt_handler() 는 의미를 16569544a2daSSeongJae Park 알 수 없는 메세지를 받을 수도 있습니다. 이걸 막기 위해 다음과 같이 16579544a2daSSeongJae Park WRITE_ONCE() 를 사용하세요: 16589544a2daSSeongJae Park 16599544a2daSSeongJae Park void process_level(void) 16609544a2daSSeongJae Park { 16619544a2daSSeongJae Park WRITE_ONCE(msg, get_message()); 16629544a2daSSeongJae Park WRITE_ONCE(flag, true); 16639544a2daSSeongJae Park } 16649544a2daSSeongJae Park 16659544a2daSSeongJae Park void interrupt_handler(void) 16669544a2daSSeongJae Park { 16679544a2daSSeongJae Park if (READ_ONCE(flag)) 16689544a2daSSeongJae Park process_message(READ_ONCE(msg)); 16699544a2daSSeongJae Park } 16709544a2daSSeongJae Park 16719544a2daSSeongJae Park interrupt_handler() 안에서도 중첩된 인터럽트나 NMI 와 같이 인터럽트 핸들러 16729544a2daSSeongJae Park 역시 'flag' 와 'msg' 에 접근하는 또다른 무언가에 인터럽트 될 수 있다면 16739544a2daSSeongJae Park READ_ONCE() 와 WRITE_ONCE() 를 사용해야 함을 기억해 두세요. 만약 그런 16749544a2daSSeongJae Park 가능성이 없다면, interrupt_handler() 안에서는 문서화 목적이 아니라면 16759544a2daSSeongJae Park READ_ONCE() 와 WRITE_ONCE() 는 필요치 않습니다. (근래의 리눅스 커널에서 16769544a2daSSeongJae Park 중첩된 인터럽트는 보통 잘 일어나지 않음도 기억해 두세요, 실제로, 어떤 16779544a2daSSeongJae Park 인터럽트 핸들러가 인터럽트가 활성화된 채로 리턴하면 WARN_ONCE() 가 16789544a2daSSeongJae Park 실행됩니다.) 16799544a2daSSeongJae Park 16809544a2daSSeongJae Park 컴파일러는 READ_ONCE() 와 WRITE_ONCE() 뒤의 READ_ONCE() 나 WRITE_ONCE(), 16819544a2daSSeongJae Park barrier(), 또는 비슷한 것들을 담고 있지 않은 코드를 움직일 수 있을 것으로 16829544a2daSSeongJae Park 가정되어야 합니다. 16839544a2daSSeongJae Park 16849544a2daSSeongJae Park 이 효과는 barrier() 를 통해서도 만들 수 있지만, READ_ONCE() 와 16859544a2daSSeongJae Park WRITE_ONCE() 가 좀 더 안목 높은 선택입니다: READ_ONCE() 와 WRITE_ONCE()는 16869544a2daSSeongJae Park 컴파일러에 주어진 메모리 영역에 대해서만 최적화 가능성을 포기하도록 16879544a2daSSeongJae Park 하지만, barrier() 는 컴파일러가 지금까지 기계의 레지스터에 캐시해 놓은 16889544a2daSSeongJae Park 모든 메모리 영역의 값을 버려야 하게 하기 때문입니다. 물론, 컴파일러는 16899544a2daSSeongJae Park READ_ONCE() 와 WRITE_ONCE() 가 일어난 순서도 지켜줍니다, CPU 는 당연히 16909544a2daSSeongJae Park 그 순서를 지킬 의무가 없지만요. 16919544a2daSSeongJae Park 16929544a2daSSeongJae Park (*) 컴파일러는 다음의 예에서와 같이 변수에의 스토어를 날조해낼 수도 있습니다: 16939544a2daSSeongJae Park 16949544a2daSSeongJae Park if (a) 16959544a2daSSeongJae Park b = a; 16969544a2daSSeongJae Park else 16979544a2daSSeongJae Park b = 42; 16989544a2daSSeongJae Park 16999544a2daSSeongJae Park 컴파일러는 아래와 같은 최적화로 브랜치를 줄일 겁니다: 17009544a2daSSeongJae Park 17019544a2daSSeongJae Park b = 42; 17029544a2daSSeongJae Park if (a) 17039544a2daSSeongJae Park b = a; 17049544a2daSSeongJae Park 17059544a2daSSeongJae Park 싱글 쓰레드 코드에서 이 최적화는 안전할 뿐 아니라 브랜치 갯수를 17069544a2daSSeongJae Park 줄여줍니다. 하지만 안타깝게도, 동시성이 있는 코드에서는 이 최적화는 다른 17079544a2daSSeongJae Park CPU 가 'b' 를 로드할 때, -- 'a' 가 0이 아닌데도 -- 가짜인 값, 42를 보게 17089544a2daSSeongJae Park 되는 경우를 가능하게 합니다. 이걸 방지하기 위해 WRITE_ONCE() 를 17099544a2daSSeongJae Park 사용하세요: 17109544a2daSSeongJae Park 17119544a2daSSeongJae Park if (a) 17129544a2daSSeongJae Park WRITE_ONCE(b, a); 17139544a2daSSeongJae Park else 17149544a2daSSeongJae Park WRITE_ONCE(b, 42); 17159544a2daSSeongJae Park 17169544a2daSSeongJae Park 컴파일러는 로드를 만들어낼 수도 있습니다. 일반적으로는 문제를 일으키지 17179544a2daSSeongJae Park 않지만, 캐시 라인 바운싱을 일으켜 성능과 확장성을 떨어뜨릴 수 있습니다. 17189544a2daSSeongJae Park 날조된 로드를 막기 위해선 READ_ONCE() 를 사용하세요. 17199544a2daSSeongJae Park 17209544a2daSSeongJae Park (*) 정렬된 메모리 주소에 위치한, 한번의 메모리 참조 인스트럭션으로 액세스 17219544a2daSSeongJae Park 가능한 크기의 데이터는 하나의 큰 액세스가 여러개의 작은 액세스들로 17229544a2daSSeongJae Park 대체되는 "로드 티어링(load tearing)" 과 "스토어 티어링(store tearing)" 을 17239544a2daSSeongJae Park 방지합니다. 예를 들어, 주어진 아키텍쳐가 7-bit imeediate field 를 갖는 17249544a2daSSeongJae Park 16-bit 스토어 인스트럭션을 제공한다면, 컴파일러는 다음의 32-bit 스토어를 17259544a2daSSeongJae Park 구현하는데에 두개의 16-bit store-immediate 명령을 사용하려 할겁니다: 17269544a2daSSeongJae Park 17279544a2daSSeongJae Park p = 0x00010002; 17289544a2daSSeongJae Park 17299544a2daSSeongJae Park 스토어 할 상수를 만들고 그 값을 스토어 하기 위해 두개가 넘는 인스트럭션을 17309544a2daSSeongJae Park 사용하게 되는, 이런 종류의 최적화를 GCC 는 실제로 함을 부디 알아 두십시오. 17319544a2daSSeongJae Park 이 최적화는 싱글 쓰레드 코드에서는 성공적인 최적화 입니다. 실제로, 근래에 17329544a2daSSeongJae Park 발생한 (그리고 고쳐진) 버그는 GCC 가 volatile 스토어에 비정상적으로 이 17339544a2daSSeongJae Park 최적화를 사용하게 했습니다. 그런 버그가 없다면, 다음의 예에서 17349544a2daSSeongJae Park WRITE_ONCE() 의 사용은 스토어 티어링을 방지합니다: 17359544a2daSSeongJae Park 17369544a2daSSeongJae Park WRITE_ONCE(p, 0x00010002); 17379544a2daSSeongJae Park 17389544a2daSSeongJae Park Packed 구조체의 사용 역시 다음의 예처럼 로드 / 스토어 티어링을 유발할 수 17399544a2daSSeongJae Park 있습니다: 17409544a2daSSeongJae Park 17419544a2daSSeongJae Park struct __attribute__((__packed__)) foo { 17429544a2daSSeongJae Park short a; 17439544a2daSSeongJae Park int b; 17449544a2daSSeongJae Park short c; 17459544a2daSSeongJae Park }; 17469544a2daSSeongJae Park struct foo foo1, foo2; 17479544a2daSSeongJae Park ... 17489544a2daSSeongJae Park 17499544a2daSSeongJae Park foo2.a = foo1.a; 17509544a2daSSeongJae Park foo2.b = foo1.b; 17519544a2daSSeongJae Park foo2.c = foo1.c; 17529544a2daSSeongJae Park 17539544a2daSSeongJae Park READ_ONCE() 나 WRITE_ONCE() 도 없고 volatile 마킹도 없기 때문에, 17549544a2daSSeongJae Park 컴파일러는 이 세개의 대입문을 두개의 32-bit 로드와 두개의 32-bit 스토어로 17559544a2daSSeongJae Park 변환할 수 있습니다. 이는 'foo1.b' 의 값의 로드 티어링과 'foo2.b' 의 17569544a2daSSeongJae Park 스토어 티어링을 초래할 겁니다. 이 예에서도 READ_ONCE() 와 WRITE_ONCE() 17579544a2daSSeongJae Park 가 티어링을 막을 수 있습니다: 17589544a2daSSeongJae Park 17599544a2daSSeongJae Park foo2.a = foo1.a; 17609544a2daSSeongJae Park WRITE_ONCE(foo2.b, READ_ONCE(foo1.b)); 17619544a2daSSeongJae Park foo2.c = foo1.c; 17629544a2daSSeongJae Park 17639544a2daSSeongJae Park그렇지만, volatile 로 마크된 변수에 대해서는 READ_ONCE() 와 WRITE_ONCE() 가 17649544a2daSSeongJae Park필요치 않습니다. 예를 들어, 'jiffies' 는 volatile 로 마크되어 있기 때문에, 17659544a2daSSeongJae ParkREAD_ONCE(jiffies) 라고 할 필요가 없습니다. READ_ONCE() 와 WRITE_ONCE() 가 17669544a2daSSeongJae Park실은 volatile 캐스팅으로 구현되어 있어서 인자가 이미 volatile 로 마크되어 17679544a2daSSeongJae Park있다면 또다른 효과를 내지는 않기 때문입니다. 17689544a2daSSeongJae Park 17699544a2daSSeongJae Park이 컴파일러 배리어들은 CPU 에는 직접적 효과를 전혀 만들지 않기 때문에, 결국은 17709544a2daSSeongJae Park재배치가 일어날 수도 있음을 부디 기억해 두십시오. 17719544a2daSSeongJae Park 17729544a2daSSeongJae Park 17739544a2daSSeongJae ParkCPU 메모리 배리어 17749544a2daSSeongJae Park----------------- 17759544a2daSSeongJae Park 17769544a2daSSeongJae Park리눅스 커널은 다음의 여덟개 기본 CPU 메모리 배리어를 가지고 있습니다: 17779544a2daSSeongJae Park 17789544a2daSSeongJae Park TYPE MANDATORY SMP CONDITIONAL 17799544a2daSSeongJae Park =============== ======================= =========================== 17809544a2daSSeongJae Park 범용 mb() smp_mb() 17819544a2daSSeongJae Park 쓰기 wmb() smp_wmb() 17829544a2daSSeongJae Park 읽기 rmb() smp_rmb() 17839544a2daSSeongJae Park 데이터 의존성 read_barrier_depends() smp_read_barrier_depends() 17849544a2daSSeongJae Park 17859544a2daSSeongJae Park 17869544a2daSSeongJae Park데이터 의존성 배리어를 제외한 모든 메모리 배리어는 컴파일러 배리어를 17879544a2daSSeongJae Park포함합니다. 데이터 의존성은 컴파일러에의 추가적인 순서 보장을 포함하지 17889544a2daSSeongJae Park않습니다. 17899544a2daSSeongJae Park 17909544a2daSSeongJae Park방백: 데이터 의존성이 있는 경우, 컴파일러는 해당 로드를 올바른 순서로 일으킬 17919544a2daSSeongJae Park것으로 (예: `a[b]` 는 a[b] 를 로드 하기 전에 b 의 값을 먼저 로드한다) 17929544a2daSSeongJae Park기대되지만, C 언어 사양에는 컴파일러가 b 의 값을 추측 (예: 1 과 같음) 해서 17939544a2daSSeongJae Parkb 로드 전에 a 로드를 하는 코드 (예: tmp = a[1]; if (b != 1) tmp = a[b]; ) 를 17949544a2daSSeongJae Park만들지 않아야 한다는 내용 같은 건 없습니다. 또한 컴파일러는 a[b] 를 로드한 17959544a2daSSeongJae Park후에 b 를 또다시 로드할 수도 있어서, a[b] 보다 최신 버전의 b 값을 가질 수도 17969544a2daSSeongJae Park있습니다. 이런 문제들의 해결책에 대한 의견 일치는 아직 없습니다만, 일단 17979544a2daSSeongJae ParkREAD_ONCE() 매크로부터 보기 시작하는게 좋은 시작이 될겁니다. 17989544a2daSSeongJae Park 17999544a2daSSeongJae ParkSMP 메모리 배리어들은 유니프로세서로 컴파일된 시스템에서는 컴파일러 배리어로 18009544a2daSSeongJae Park바뀌는데, 하나의 CPU 는 스스로 일관성을 유지하고, 겹치는 액세스들 역시 올바른 18019544a2daSSeongJae Park순서로 행해질 것으로 생각되기 때문입니다. 하지만, 아래의 "Virtual Machine 18029544a2daSSeongJae ParkGuests" 서브섹션을 참고하십시오. 18039544a2daSSeongJae Park 18049544a2daSSeongJae Park[!] SMP 시스템에서 공유메모리로의 접근들을 순서 세워야 할 때, SMP 메모리 18059544a2daSSeongJae Park배리어는 _반드시_ 사용되어야 함을 기억하세요, 그대신 락을 사용하는 것으로도 18069544a2daSSeongJae Park충분하긴 하지만 말이죠. 18079544a2daSSeongJae Park 18089544a2daSSeongJae ParkMandatory 배리어들은 SMP 시스템에서도 UP 시스템에서도 SMP 효과만 통제하기에는 18099544a2daSSeongJae Park불필요한 오버헤드를 갖기 때문에 SMP 효과만 통제하면 되는 곳에는 사용되지 않아야 18109544a2daSSeongJae Park합니다. 하지만, 느슨한 순서 규칙의 메모리 I/O 윈도우를 통한 MMIO 의 효과를 18119544a2daSSeongJae Park통제할 때에는 mandatory 배리어들이 사용될 수 있습니다. 이 배리어들은 18129544a2daSSeongJae Park컴파일러와 CPU 모두 재배치를 못하도록 함으로써 메모리 오퍼레이션들이 디바이스에 18139544a2daSSeongJae Park보여지는 순서에도 영향을 주기 때문에, SMP 가 아닌 시스템이라 할지라도 필요할 수 18149544a2daSSeongJae Park있습니다. 18159544a2daSSeongJae Park 18169544a2daSSeongJae Park 18179544a2daSSeongJae Park일부 고급 배리어 함수들도 있습니다: 18189544a2daSSeongJae Park 18199544a2daSSeongJae Park (*) smp_store_mb(var, value) 18209544a2daSSeongJae Park 18219544a2daSSeongJae Park 이 함수는 특정 변수에 특정 값을 대입하고 범용 메모리 배리어를 칩니다. 18229544a2daSSeongJae Park UP 컴파일에서는 컴파일러 배리어보다 더한 것을 친다고는 보장되지 않습니다. 18239544a2daSSeongJae Park 18249544a2daSSeongJae Park 18259544a2daSSeongJae Park (*) smp_mb__before_atomic(); 18269544a2daSSeongJae Park (*) smp_mb__after_atomic(); 18279544a2daSSeongJae Park 18289544a2daSSeongJae Park 이것들은 값을 리턴하지 않는 (더하기, 빼기, 증가, 감소와 같은) 어토믹 18299544a2daSSeongJae Park 함수들을 위한, 특히 그것들이 레퍼런스 카운팅에 사용될 때를 위한 18309544a2daSSeongJae Park 함수들입니다. 이 함수들은 메모리 배리어를 내포하고 있지는 않습니다. 18319544a2daSSeongJae Park 18329544a2daSSeongJae Park 이것들은 값을 리턴하지 않으며 어토믹한 (set_bit 과 clear_bit 같은) 비트 18339544a2daSSeongJae Park 연산에도 사용될 수 있습니다. 18349544a2daSSeongJae Park 18359544a2daSSeongJae Park 한 예로, 객체 하나를 무효한 것으로 표시하고 그 객체의 레퍼런스 카운트를 18369544a2daSSeongJae Park 감소시키는 다음 코드를 보세요: 18379544a2daSSeongJae Park 18389544a2daSSeongJae Park obj->dead = 1; 18399544a2daSSeongJae Park smp_mb__before_atomic(); 18409544a2daSSeongJae Park atomic_dec(&obj->ref_count); 18419544a2daSSeongJae Park 18429544a2daSSeongJae Park 이 코드는 객체의 업데이트된 death 마크가 레퍼런스 카운터 감소 동작 18439544a2daSSeongJae Park *전에* 보일 것을 보장합니다. 18449544a2daSSeongJae Park 18459544a2daSSeongJae Park 더 많은 정보를 위해선 Documentation/atomic_ops.txt 문서를 참고하세요. 18469544a2daSSeongJae Park 어디서 이것들을 사용해야 할지 궁금하다면 "어토믹 오퍼레이션" 서브섹션을 18479544a2daSSeongJae Park 참고하세요. 18489544a2daSSeongJae Park 18499544a2daSSeongJae Park 18509544a2daSSeongJae Park (*) lockless_dereference(); 18519544a2daSSeongJae Park 18529544a2daSSeongJae Park 이 함수는 smp_read_barrier_depends() 데이터 의존성 배리어를 사용하는 18539544a2daSSeongJae Park 포인터 읽어오기 래퍼(wrapper) 함수로 생각될 수 있습니다. 18549544a2daSSeongJae Park 18559544a2daSSeongJae Park 객체의 라이프타임이 RCU 외의 메커니즘으로 관리된다는 점을 제외하면 18569544a2daSSeongJae Park rcu_dereference() 와도 유사한데, 예를 들면 객체가 시스템이 꺼질 때에만 18579544a2daSSeongJae Park 제거되는 경우 등입니다. 또한, lockless_dereference() 은 RCU 와 함께 18589544a2daSSeongJae Park 사용될수도, RCU 없이 사용될 수도 있는 일부 데이터 구조에 사용되고 18599544a2daSSeongJae Park 있습니다. 18609544a2daSSeongJae Park 18619544a2daSSeongJae Park 18629544a2daSSeongJae Park (*) dma_wmb(); 18639544a2daSSeongJae Park (*) dma_rmb(); 18649544a2daSSeongJae Park 18659544a2daSSeongJae Park 이것들은 CPU 와 DMA 가능한 디바이스에서 모두 액세스 가능한 공유 메모리의 18669544a2daSSeongJae Park 읽기, 쓰기 작업들의 순서를 보장하기 위해 consistent memory 에서 사용하기 18679544a2daSSeongJae Park 위한 것들입니다. 18689544a2daSSeongJae Park 18699544a2daSSeongJae Park 예를 들어, 디바이스와 메모리를 공유하며, 디스크립터 상태 값을 사용해 18709544a2daSSeongJae Park 디스크립터가 디바이스에 속해 있는지 아니면 CPU 에 속해 있는지 표시하고, 18719544a2daSSeongJae Park 공지용 초인종(doorbell) 을 사용해 업데이트된 디스크립터가 디바이스에 사용 18729544a2daSSeongJae Park 가능해졌음을 공지하는 디바이스 드라이버를 생각해 봅시다: 18739544a2daSSeongJae Park 18749544a2daSSeongJae Park if (desc->status != DEVICE_OWN) { 18759544a2daSSeongJae Park /* 디스크립터를 소유하기 전에는 데이터를 읽지 않음 */ 18769544a2daSSeongJae Park dma_rmb(); 18779544a2daSSeongJae Park 18789544a2daSSeongJae Park /* 데이터를 읽고 씀 */ 18799544a2daSSeongJae Park read_data = desc->data; 18809544a2daSSeongJae Park desc->data = write_data; 18819544a2daSSeongJae Park 18829544a2daSSeongJae Park /* 상태 업데이트 전 수정사항을 반영 */ 18839544a2daSSeongJae Park dma_wmb(); 18849544a2daSSeongJae Park 18859544a2daSSeongJae Park /* 소유권을 수정 */ 18869544a2daSSeongJae Park desc->status = DEVICE_OWN; 18879544a2daSSeongJae Park 18889544a2daSSeongJae Park /* MMIO 를 통해 디바이스에 공지를 하기 전에 메모리를 동기화 */ 18899544a2daSSeongJae Park wmb(); 18909544a2daSSeongJae Park 18919544a2daSSeongJae Park /* 업데이트된 디스크립터의 디바이스에 공지 */ 18929544a2daSSeongJae Park writel(DESC_NOTIFY, doorbell); 18939544a2daSSeongJae Park } 18949544a2daSSeongJae Park 18959544a2daSSeongJae Park dma_rmb() 는 디스크립터로부터 데이터를 읽어오기 전에 디바이스가 소유권을 18969544a2daSSeongJae Park 내놓았음을 보장하게 하고, dma_wmb() 는 디바이스가 자신이 소유권을 다시 18979544a2daSSeongJae Park 가졌음을 보기 전에 디스크립터에 데이터가 쓰였음을 보장합니다. wmb() 는 18989544a2daSSeongJae Park 캐시 일관성이 없는 (cache incoherent) MMIO 영역에 쓰기를 시도하기 전에 18999544a2daSSeongJae Park 캐시 일관성이 있는 메모리 (cache coherent memory) 쓰기가 완료되었음을 19009544a2daSSeongJae Park 보장해주기 위해 필요합니다. 19019544a2daSSeongJae Park 19029544a2daSSeongJae Park consistent memory 에 대한 자세한 내용을 위해선 Documentation/DMA-API.txt 19039544a2daSSeongJae Park 문서를 참고하세요. 19049544a2daSSeongJae Park 19059544a2daSSeongJae Park 19069544a2daSSeongJae ParkMMIO 쓰기 배리어 19079544a2daSSeongJae Park---------------- 19089544a2daSSeongJae Park 19099544a2daSSeongJae Park리눅스 커널은 또한 memory-mapped I/O 쓰기를 위한 특별한 배리어도 가지고 19109544a2daSSeongJae Park있습니다: 19119544a2daSSeongJae Park 19129544a2daSSeongJae Park mmiowb(); 19139544a2daSSeongJae Park 19149544a2daSSeongJae Park이것은 mandatory 쓰기 배리어의 변종으로, 완화된 순서 규칙의 I/O 영역에으로의 19159544a2daSSeongJae Park쓰기가 부분적으로 순서를 맞추도록 해줍니다. 이 함수는 CPU->하드웨어 사이를 19169544a2daSSeongJae Park넘어서 실제 하드웨어에까지 일부 수준의 영향을 끼칩니다. 19179544a2daSSeongJae Park 19189544a2daSSeongJae Park더 많은 정보를 위해선 "Acquire vs I/O 액세스" 서브섹션을 참고하세요. 19199544a2daSSeongJae Park 19209544a2daSSeongJae Park 19219544a2daSSeongJae Park========================= 19229544a2daSSeongJae Park암묵적 커널 메모리 배리어 19239544a2daSSeongJae Park========================= 19249544a2daSSeongJae Park 19259544a2daSSeongJae Park리눅스 커널의 일부 함수들은 메모리 배리어를 내장하고 있는데, 락(lock)과 19269544a2daSSeongJae Park스케쥴링 관련 함수들이 대부분입니다. 19279544a2daSSeongJae Park 19289544a2daSSeongJae Park여기선 _최소한의_ 보장을 설명합니다; 특정 아키텍쳐에서는 이 설명보다 더 많은 19299544a2daSSeongJae Park보장을 제공할 수도 있습니다만 해당 아키텍쳐에 종속적인 코드 외의 부분에서는 19309544a2daSSeongJae Park그런 보장을 기대해선 안될겁니다. 19319544a2daSSeongJae Park 19329544a2daSSeongJae Park 19339544a2daSSeongJae Park락 ACQUISITION 함수 19349544a2daSSeongJae Park------------------- 19359544a2daSSeongJae Park 19369544a2daSSeongJae Park리눅스 커널은 다양한 락 구성체를 가지고 있습니다: 19379544a2daSSeongJae Park 19389544a2daSSeongJae Park (*) 스핀 락 19399544a2daSSeongJae Park (*) R/W 스핀 락 19409544a2daSSeongJae Park (*) 뮤텍스 19419544a2daSSeongJae Park (*) 세마포어 19429544a2daSSeongJae Park (*) R/W 세마포어 19439544a2daSSeongJae Park 19449544a2daSSeongJae Park각 구성체마다 모든 경우에 "ACQUIRE" 오퍼레이션과 "RELEASE" 오퍼레이션의 변종이 19459544a2daSSeongJae Park존재합니다. 이 오퍼레이션들은 모두 적절한 배리어를 내포하고 있습니다: 19469544a2daSSeongJae Park 19479544a2daSSeongJae Park (1) ACQUIRE 오퍼레이션의 영향: 19489544a2daSSeongJae Park 19499544a2daSSeongJae Park ACQUIRE 뒤에서 요청된 메모리 오퍼레이션은 ACQUIRE 오퍼레이션이 완료된 19509544a2daSSeongJae Park 뒤에 완료됩니다. 19519544a2daSSeongJae Park 19529544a2daSSeongJae Park ACQUIRE 앞에서 요청된 메모리 오퍼레이션은 ACQUIRE 오퍼레이션이 완료된 후에 19539544a2daSSeongJae Park 완료될 수 있습니다. smp_mb__before_spinlock() 뒤에 ACQUIRE 가 실행되는 19549544a2daSSeongJae Park 코드 블록은 블록 앞의 스토어를 블록 뒤의 로드와 스토어에 대해 순서 19559544a2daSSeongJae Park 맞춥니다. 이건 smp_mb() 보다 완화된 것임을 기억하세요! 많은 아키텍쳐에서 19569544a2daSSeongJae Park smp_mb__before_spinlock() 은 사실 아무일도 하지 않습니다. 19579544a2daSSeongJae Park 19589544a2daSSeongJae Park (2) RELEASE 오퍼레이션의 영향: 19599544a2daSSeongJae Park 19609544a2daSSeongJae Park RELEASE 앞에서 요청된 메모리 오퍼레이션은 RELEASE 오퍼레이션이 완료되기 19619544a2daSSeongJae Park 전에 완료됩니다. 19629544a2daSSeongJae Park 19639544a2daSSeongJae Park RELEASE 뒤에서 요청된 메모리 오퍼레이션은 RELEASE 오퍼레이션 완료 전에 19649544a2daSSeongJae Park 완료될 수 있습니다. 19659544a2daSSeongJae Park 19669544a2daSSeongJae Park (3) ACQUIRE vs ACQUIRE 영향: 19679544a2daSSeongJae Park 19689544a2daSSeongJae Park 어떤 ACQUIRE 오퍼레이션보다 앞에서 요청된 모든 ACQUIRE 오퍼레이션은 그 19699544a2daSSeongJae Park ACQUIRE 오퍼레이션 전에 완료됩니다. 19709544a2daSSeongJae Park 19719544a2daSSeongJae Park (4) ACQUIRE vs RELEASE implication: 19729544a2daSSeongJae Park 19739544a2daSSeongJae Park 어떤 RELEASE 오퍼레이션보다 앞서 요청된 ACQUIRE 오퍼레이션은 그 RELEASE 19749544a2daSSeongJae Park 오퍼레이션보다 먼저 완료됩니다. 19759544a2daSSeongJae Park 19769544a2daSSeongJae Park (5) 실패한 조건적 ACQUIRE 영향: 19779544a2daSSeongJae Park 19789544a2daSSeongJae Park ACQUIRE 오퍼레이션의 일부 락(lock) 변종은 락이 곧바로 획득하기에는 19799544a2daSSeongJae Park 불가능한 상태이거나 락이 획득 가능해지도록 기다리는 도중 시그널을 받거나 19809544a2daSSeongJae Park 해서 실패할 수 있습니다. 실패한 락은 어떤 배리어도 내포하지 않습니다. 19819544a2daSSeongJae Park 19829544a2daSSeongJae Park[!] 참고: 락 ACQUIRE 와 RELEASE 가 단방향 배리어여서 나타나는 현상 중 하나는 19839544a2daSSeongJae Park크리티컬 섹션 바깥의 인스트럭션의 영향이 크리티컬 섹션 내부로도 들어올 수 19849544a2daSSeongJae Park있다는 것입니다. 19859544a2daSSeongJae Park 19869544a2daSSeongJae ParkRELEASE 후에 요청되는 ACQUIRE 는 전체 메모리 배리어라 여겨지면 안되는데, 19879544a2daSSeongJae ParkACQUIRE 앞의 액세스가 ACQUIRE 후에 수행될 수 있고, RELEASE 후의 액세스가 19889544a2daSSeongJae ParkRELEASE 전에 수행될 수도 있으며, 그 두개의 액세스가 서로를 지나칠 수도 있기 19899544a2daSSeongJae Park때문입니다: 19909544a2daSSeongJae Park 19919544a2daSSeongJae Park *A = a; 19929544a2daSSeongJae Park ACQUIRE M 19939544a2daSSeongJae Park RELEASE M 19949544a2daSSeongJae Park *B = b; 19959544a2daSSeongJae Park 19969544a2daSSeongJae Park는 다음과 같이 될 수도 있습니다: 19979544a2daSSeongJae Park 19989544a2daSSeongJae Park ACQUIRE M, STORE *B, STORE *A, RELEASE M 19999544a2daSSeongJae Park 20009544a2daSSeongJae ParkACQUIRE 와 RELEASE 가 락 획득과 해제라면, 그리고 락의 ACQUIRE 와 RELEASE 가 20019544a2daSSeongJae Park같은 락 변수에 대한 것이라면, 해당 락을 쥐고 있지 않은 다른 CPU 의 시야에는 20029544a2daSSeongJae Park이와 같은 재배치가 일어나는 것으로 보일 수 있습니다. 요약하자면, ACQUIRE 에 20039544a2daSSeongJae Park이어 RELEASE 오퍼레이션을 순차적으로 실행하는 행위가 전체 메모리 배리어로 20049544a2daSSeongJae Park생각되어선 -안됩니다-. 20059544a2daSSeongJae Park 20069544a2daSSeongJae Park비슷하게, 앞의 반대 케이스인 RELEASE 와 ACQUIRE 두개 오퍼레이션의 순차적 실행 20079544a2daSSeongJae Park역시 전체 메모리 배리어를 내포하지 않습니다. 따라서, RELEASE, ACQUIRE 로 20089544a2daSSeongJae Park규정되는 크리티컬 섹션의 CPU 수행은 RELEASE 와 ACQUIRE 를 가로지를 수 있으므로, 20099544a2daSSeongJae Park다음과 같은 코드는: 20109544a2daSSeongJae Park 20119544a2daSSeongJae Park *A = a; 20129544a2daSSeongJae Park RELEASE M 20139544a2daSSeongJae Park ACQUIRE N 20149544a2daSSeongJae Park *B = b; 20159544a2daSSeongJae Park 20169544a2daSSeongJae Park다음과 같이 수행될 수 있습니다: 20179544a2daSSeongJae Park 20189544a2daSSeongJae Park ACQUIRE N, STORE *B, STORE *A, RELEASE M 20199544a2daSSeongJae Park 20209544a2daSSeongJae Park이런 재배치는 데드락을 일으킬 수도 있을 것처럼 보일 수 있습니다. 하지만, 그런 20219544a2daSSeongJae Park데드락의 조짐이 있다면 RELEASE 는 단순히 완료될 것이므로 데드락은 존재할 수 20229544a2daSSeongJae Park없습니다. 20239544a2daSSeongJae Park 20249544a2daSSeongJae Park 이게 어떻게 올바른 동작을 할 수 있을까요? 20259544a2daSSeongJae Park 20269544a2daSSeongJae Park 우리가 이야기 하고 있는건 재배치를 하는 CPU 에 대한 이야기이지, 20279544a2daSSeongJae Park 컴파일러에 대한 것이 아니란 점이 핵심입니다. 컴파일러 (또는, 개발자) 20289544a2daSSeongJae Park 가 오퍼레이션들을 이렇게 재배치하면, 데드락이 일어날 수 -있습-니다. 20299544a2daSSeongJae Park 20309544a2daSSeongJae Park 하지만 CPU 가 오퍼레이션들을 재배치 했다는걸 생각해 보세요. 이 예에서, 20319544a2daSSeongJae Park 어셈블리 코드 상으로는 언락이 락을 앞서게 되어 있습니다. CPU 가 이를 20329544a2daSSeongJae Park 재배치해서 뒤의 락 오퍼레이션을 먼저 실행하게 됩니다. 만약 데드락이 20339544a2daSSeongJae Park 존재한다면, 이 락 오퍼레이션은 그저 스핀을 하며 계속해서 락을 20349544a2daSSeongJae Park 시도합니다 (또는, 한참 후에겠지만, 잠듭니다). CPU 는 언젠가는 20359544a2daSSeongJae Park (어셈블리 코드에서는 락을 앞서는) 언락 오퍼레이션을 실행하는데, 이 언락 20369544a2daSSeongJae Park 오퍼레이션이 잠재적 데드락을 해결하고, 락 오퍼레이션도 뒤이어 성공하게 20379544a2daSSeongJae Park 됩니다. 20389544a2daSSeongJae Park 20399544a2daSSeongJae Park 하지만 만약 락이 잠을 자는 타입이었다면요? 그런 경우에 코드는 20409544a2daSSeongJae Park 스케쥴러로 들어가려 할 거고, 여기서 결국은 메모리 배리어를 만나게 20419544a2daSSeongJae Park 되는데, 이 메모리 배리어는 앞의 언락 오퍼레이션이 완료되도록 만들고, 20429544a2daSSeongJae Park 데드락은 이번에도 해결됩니다. 잠을 자는 행위와 언락 사이의 경주 상황 20439544a2daSSeongJae Park (race) 도 있을 수 있겠습니다만, 락 관련 기능들은 그런 경주 상황을 모든 20449544a2daSSeongJae Park 경우에 제대로 해결할 수 있어야 합니다. 20459544a2daSSeongJae Park 20469544a2daSSeongJae Park락과 세마포어는 UP 컴파일된 시스템에서의 순서에 대해 보장을 하지 않기 때문에, 20479544a2daSSeongJae Park그런 상황에서 인터럽트 비활성화 오퍼레이션과 함께가 아니라면 어떤 일에도 - 특히 20489544a2daSSeongJae ParkI/O 액세스와 관련해서는 - 제대로 사용될 수 없을 겁니다. 20499544a2daSSeongJae Park 20509544a2daSSeongJae Park"CPU 간 ACQUIRING 배리어 효과" 섹션도 참고하시기 바랍니다. 20519544a2daSSeongJae Park 20529544a2daSSeongJae Park 20539544a2daSSeongJae Park예를 들어, 다음과 같은 코드를 생각해 봅시다: 20549544a2daSSeongJae Park 20559544a2daSSeongJae Park *A = a; 20569544a2daSSeongJae Park *B = b; 20579544a2daSSeongJae Park ACQUIRE 20589544a2daSSeongJae Park *C = c; 20599544a2daSSeongJae Park *D = d; 20609544a2daSSeongJae Park RELEASE 20619544a2daSSeongJae Park *E = e; 20629544a2daSSeongJae Park *F = f; 20639544a2daSSeongJae Park 20649544a2daSSeongJae Park여기선 다음의 이벤트 시퀀스가 생길 수 있습니다: 20659544a2daSSeongJae Park 20669544a2daSSeongJae Park ACQUIRE, {*F,*A}, *E, {*C,*D}, *B, RELEASE 20679544a2daSSeongJae Park 20689544a2daSSeongJae Park [+] {*F,*A} 는 조합된 액세스를 의미합니다. 20699544a2daSSeongJae Park 20709544a2daSSeongJae Park하지만 다음과 같은 건 불가능하죠: 20719544a2daSSeongJae Park 20729544a2daSSeongJae Park {*F,*A}, *B, ACQUIRE, *C, *D, RELEASE, *E 20739544a2daSSeongJae Park *A, *B, *C, ACQUIRE, *D, RELEASE, *E, *F 20749544a2daSSeongJae Park *A, *B, ACQUIRE, *C, RELEASE, *D, *E, *F 20759544a2daSSeongJae Park *B, ACQUIRE, *C, *D, RELEASE, {*F,*A}, *E 20769544a2daSSeongJae Park 20779544a2daSSeongJae Park 20789544a2daSSeongJae Park 20799544a2daSSeongJae Park인터럽트 비활성화 함수 20809544a2daSSeongJae Park---------------------- 20819544a2daSSeongJae Park 20829544a2daSSeongJae Park인터럽트를 비활성화 하는 함수 (ACQUIRE 와 동일) 와 인터럽트를 활성화 하는 함수 20839544a2daSSeongJae Park(RELEASE 와 동일) 는 컴파일러 배리어처럼만 동작합니다. 따라서, 별도의 메모리 20849544a2daSSeongJae Park배리어나 I/O 배리어가 필요한 상황이라면 그 배리어들은 인터럽트 비활성화 함수 20859544a2daSSeongJae Park외의 방법으로 제공되어야만 합니다. 20869544a2daSSeongJae Park 20879544a2daSSeongJae Park 20889544a2daSSeongJae Park슬립과 웨이크업 함수 20899544a2daSSeongJae Park-------------------- 20909544a2daSSeongJae Park 20919544a2daSSeongJae Park글로벌 데이터에 표시된 이벤트에 의해 프로세스를 잠에 빠트리는 것과 깨우는 것은 20929544a2daSSeongJae Park해당 이벤트를 기다리는 태스크의 태스크 상태와 그 이벤트를 알리기 위해 사용되는 20939544a2daSSeongJae Park글로벌 데이터, 두 데이터간의 상호작용으로 볼 수 있습니다. 이것이 옳은 순서대로 20949544a2daSSeongJae Park일어남을 분명히 하기 위해, 프로세스를 잠에 들게 하는 기능과 깨우는 기능은 20959544a2daSSeongJae Park몇가지 배리어를 내포합니다. 20969544a2daSSeongJae Park 20979544a2daSSeongJae Park먼저, 잠을 재우는 쪽은 일반적으로 다음과 같은 이벤트 시퀀스를 따릅니다: 20989544a2daSSeongJae Park 20999544a2daSSeongJae Park for (;;) { 21009544a2daSSeongJae Park set_current_state(TASK_UNINTERRUPTIBLE); 21019544a2daSSeongJae Park if (event_indicated) 21029544a2daSSeongJae Park break; 21039544a2daSSeongJae Park schedule(); 21049544a2daSSeongJae Park } 21059544a2daSSeongJae Park 21069544a2daSSeongJae Parkset_current_state() 에 의해, 태스크 상태가 바뀐 후 범용 메모리 배리어가 21079544a2daSSeongJae Park자동으로 삽입됩니다: 21089544a2daSSeongJae Park 21099544a2daSSeongJae Park CPU 1 21109544a2daSSeongJae Park =============================== 21119544a2daSSeongJae Park set_current_state(); 21129544a2daSSeongJae Park smp_store_mb(); 21139544a2daSSeongJae Park STORE current->state 21149544a2daSSeongJae Park <범용 배리어> 21159544a2daSSeongJae Park LOAD event_indicated 21169544a2daSSeongJae Park 21179544a2daSSeongJae Parkset_current_state() 는 다음의 것들로 감싸질 수도 있습니다: 21189544a2daSSeongJae Park 21199544a2daSSeongJae Park prepare_to_wait(); 21209544a2daSSeongJae Park prepare_to_wait_exclusive(); 21219544a2daSSeongJae Park 21229544a2daSSeongJae Park이것들 역시 상태를 설정한 후 범용 메모리 배리어를 삽입합니다. 21239544a2daSSeongJae Park앞의 전체 시퀀스는 다음과 같은 함수들로 한번에 수행 가능한데, 이것들은 모두 21249544a2daSSeongJae Park올바른 장소에 메모리 배리어를 삽입합니다: 21259544a2daSSeongJae Park 21269544a2daSSeongJae Park wait_event(); 21279544a2daSSeongJae Park wait_event_interruptible(); 21289544a2daSSeongJae Park wait_event_interruptible_exclusive(); 21299544a2daSSeongJae Park wait_event_interruptible_timeout(); 21309544a2daSSeongJae Park wait_event_killable(); 21319544a2daSSeongJae Park wait_event_timeout(); 21329544a2daSSeongJae Park wait_on_bit(); 21339544a2daSSeongJae Park wait_on_bit_lock(); 21349544a2daSSeongJae Park 21359544a2daSSeongJae Park 21369544a2daSSeongJae Park두번째로, 깨우기를 수행하는 코드는 일반적으로 다음과 같을 겁니다: 21379544a2daSSeongJae Park 21389544a2daSSeongJae Park event_indicated = 1; 21399544a2daSSeongJae Park wake_up(&event_wait_queue); 21409544a2daSSeongJae Park 21419544a2daSSeongJae Park또는: 21429544a2daSSeongJae Park 21439544a2daSSeongJae Park event_indicated = 1; 21449544a2daSSeongJae Park wake_up_process(event_daemon); 21459544a2daSSeongJae Park 21469544a2daSSeongJae Parkwake_up() 류에 의해 쓰기 메모리 배리어가 내포됩니다. 만약 그것들이 뭔가를 21479544a2daSSeongJae Park깨운다면요. 이 배리어는 태스크 상태가 지워지기 전에 수행되므로, 이벤트를 21489544a2daSSeongJae Park알리기 위한 STORE 와 태스크 상태를 TASK_RUNNING 으로 설정하는 STORE 사이에 21499544a2daSSeongJae Park위치하게 됩니다. 21509544a2daSSeongJae Park 21519544a2daSSeongJae Park CPU 1 CPU 2 21529544a2daSSeongJae Park =============================== =============================== 21539544a2daSSeongJae Park set_current_state(); STORE event_indicated 21549544a2daSSeongJae Park smp_store_mb(); wake_up(); 21559544a2daSSeongJae Park STORE current->state <쓰기 배리어> 21569544a2daSSeongJae Park <범용 배리어> STORE current->state 21579544a2daSSeongJae Park LOAD event_indicated 21589544a2daSSeongJae Park 21599544a2daSSeongJae Park한번더 말합니다만, 이 쓰기 메모리 배리어는 이 코드가 정말로 뭔가를 깨울 때에만 21609544a2daSSeongJae Park실행됩니다. 이걸 설명하기 위해, X 와 Y 는 모두 0 으로 초기화 되어 있다는 가정 21619544a2daSSeongJae Park하에 아래의 이벤트 시퀀스를 생각해 봅시다: 21629544a2daSSeongJae Park 21639544a2daSSeongJae Park CPU 1 CPU 2 21649544a2daSSeongJae Park =============================== =============================== 21659544a2daSSeongJae Park X = 1; STORE event_indicated 21669544a2daSSeongJae Park smp_mb(); wake_up(); 21679544a2daSSeongJae Park Y = 1; wait_event(wq, Y == 1); 21689544a2daSSeongJae Park wake_up(); load from Y sees 1, no memory barrier 21699544a2daSSeongJae Park load from X might see 0 21709544a2daSSeongJae Park 21719544a2daSSeongJae Park위 예제에서의 경우와 달리 깨우기가 정말로 행해졌다면, CPU 2 의 X 로드는 1 을 21729544a2daSSeongJae Park본다고 보장될 수 있을 겁니다. 21739544a2daSSeongJae Park 21749544a2daSSeongJae Park사용 가능한 깨우기류 함수들로 다음과 같은 것들이 있습니다: 21759544a2daSSeongJae Park 21769544a2daSSeongJae Park complete(); 21779544a2daSSeongJae Park wake_up(); 21789544a2daSSeongJae Park wake_up_all(); 21799544a2daSSeongJae Park wake_up_bit(); 21809544a2daSSeongJae Park wake_up_interruptible(); 21819544a2daSSeongJae Park wake_up_interruptible_all(); 21829544a2daSSeongJae Park wake_up_interruptible_nr(); 21839544a2daSSeongJae Park wake_up_interruptible_poll(); 21849544a2daSSeongJae Park wake_up_interruptible_sync(); 21859544a2daSSeongJae Park wake_up_interruptible_sync_poll(); 21869544a2daSSeongJae Park wake_up_locked(); 21879544a2daSSeongJae Park wake_up_locked_poll(); 21889544a2daSSeongJae Park wake_up_nr(); 21899544a2daSSeongJae Park wake_up_poll(); 21909544a2daSSeongJae Park wake_up_process(); 21919544a2daSSeongJae Park 21929544a2daSSeongJae Park 21939544a2daSSeongJae Park[!] 잠재우는 코드와 깨우는 코드에 내포되는 메모리 배리어들은 깨우기 전에 21949544a2daSSeongJae Park이루어진 스토어를 잠재우는 코드가 set_current_state() 를 호출한 후에 행하는 21959544a2daSSeongJae Park로드에 대해 순서를 맞추지 _않는다는_ 점을 기억하세요. 예를 들어, 잠재우는 21969544a2daSSeongJae Park코드가 다음과 같고: 21979544a2daSSeongJae Park 21989544a2daSSeongJae Park set_current_state(TASK_INTERRUPTIBLE); 21999544a2daSSeongJae Park if (event_indicated) 22009544a2daSSeongJae Park break; 22019544a2daSSeongJae Park __set_current_state(TASK_RUNNING); 22029544a2daSSeongJae Park do_something(my_data); 22039544a2daSSeongJae Park 22049544a2daSSeongJae Park깨우는 코드는 다음과 같다면: 22059544a2daSSeongJae Park 22069544a2daSSeongJae Park my_data = value; 22079544a2daSSeongJae Park event_indicated = 1; 22089544a2daSSeongJae Park wake_up(&event_wait_queue); 22099544a2daSSeongJae Park 22109544a2daSSeongJae Parkevent_indecated 에의 변경이 잠재우는 코드에게 my_data 에의 변경 후에 이루어진 22119544a2daSSeongJae Park것으로 인지될 것이라는 보장이 없습니다. 이런 경우에는 양쪽 코드 모두 각각의 22129544a2daSSeongJae Park데이터 액세스 사이에 메모리 배리어를 직접 쳐야 합니다. 따라서 앞의 재우는 22139544a2daSSeongJae Park코드는 다음과 같이: 22149544a2daSSeongJae Park 22159544a2daSSeongJae Park set_current_state(TASK_INTERRUPTIBLE); 22169544a2daSSeongJae Park if (event_indicated) { 22179544a2daSSeongJae Park smp_rmb(); 22189544a2daSSeongJae Park do_something(my_data); 22199544a2daSSeongJae Park } 22209544a2daSSeongJae Park 22219544a2daSSeongJae Park그리고 깨우는 코드는 다음과 같이 되어야 합니다: 22229544a2daSSeongJae Park 22239544a2daSSeongJae Park my_data = value; 22249544a2daSSeongJae Park smp_wmb(); 22259544a2daSSeongJae Park event_indicated = 1; 22269544a2daSSeongJae Park wake_up(&event_wait_queue); 22279544a2daSSeongJae Park 22289544a2daSSeongJae Park 22299544a2daSSeongJae Park그외의 함수들 22309544a2daSSeongJae Park------------- 22319544a2daSSeongJae Park 22329544a2daSSeongJae Park그외의 배리어를 내포하는 함수들은 다음과 같습니다: 22339544a2daSSeongJae Park 22349544a2daSSeongJae Park (*) schedule() 과 그 유사한 것들이 완전한 메모리 배리어를 내포합니다. 22359544a2daSSeongJae Park 22369544a2daSSeongJae Park 22379544a2daSSeongJae Park============================== 22389544a2daSSeongJae ParkCPU 간 ACQUIRING 배리어의 효과 22399544a2daSSeongJae Park============================== 22409544a2daSSeongJae Park 22419544a2daSSeongJae ParkSMP 시스템에서의 락 기능들은 더욱 강력한 형태의 배리어를 제공합니다: 이 22429544a2daSSeongJae Park배리어는 동일한 락을 사용하는 다른 CPU 들의 메모리 액세스 순서에도 영향을 22439544a2daSSeongJae Park끼칩니다. 22449544a2daSSeongJae Park 22459544a2daSSeongJae Park 22469544a2daSSeongJae ParkACQUIRE VS 메모리 액세스 22479544a2daSSeongJae Park------------------------ 22489544a2daSSeongJae Park 22499544a2daSSeongJae Park다음의 예를 생각해 봅시다: 시스템은 두개의 스핀락 (M) 과 (Q), 그리고 세개의 CPU 22509544a2daSSeongJae Park를 가지고 있습니다; 여기에 다음의 이벤트 시퀀스가 발생합니다: 22519544a2daSSeongJae Park 22529544a2daSSeongJae Park CPU 1 CPU 2 22539544a2daSSeongJae Park =============================== =============================== 22549544a2daSSeongJae Park WRITE_ONCE(*A, a); WRITE_ONCE(*E, e); 22559544a2daSSeongJae Park ACQUIRE M ACQUIRE Q 22569544a2daSSeongJae Park WRITE_ONCE(*B, b); WRITE_ONCE(*F, f); 22579544a2daSSeongJae Park WRITE_ONCE(*C, c); WRITE_ONCE(*G, g); 22589544a2daSSeongJae Park RELEASE M RELEASE Q 22599544a2daSSeongJae Park WRITE_ONCE(*D, d); WRITE_ONCE(*H, h); 22609544a2daSSeongJae Park 22619544a2daSSeongJae Park*A 로의 액세스부터 *H 로의 액세스까지가 어떤 순서로 CPU 3 에게 보여질지에 22629544a2daSSeongJae Park대해서는 각 CPU 에서의 락 사용에 의해 내포되어 있는 제약을 제외하고는 어떤 22639544a2daSSeongJae Park보장도 존재하지 않습니다. 예를 들어, CPU 3 에게 다음과 같은 순서로 보여지는 22649544a2daSSeongJae Park것이 가능합니다: 22659544a2daSSeongJae Park 22669544a2daSSeongJae Park *E, ACQUIRE M, ACQUIRE Q, *G, *C, *F, *A, *B, RELEASE Q, *D, *H, RELEASE M 22679544a2daSSeongJae Park 22689544a2daSSeongJae Park하지만 다음과 같이 보이지는 않을 겁니다: 22699544a2daSSeongJae Park 22709544a2daSSeongJae Park *B, *C or *D preceding ACQUIRE M 22719544a2daSSeongJae Park *A, *B or *C following RELEASE M 22729544a2daSSeongJae Park *F, *G or *H preceding ACQUIRE Q 22739544a2daSSeongJae Park *E, *F or *G following RELEASE Q 22749544a2daSSeongJae Park 22759544a2daSSeongJae Park 22769544a2daSSeongJae Park 22779544a2daSSeongJae ParkACQUIRE VS I/O 액세스 22789544a2daSSeongJae Park---------------------- 22799544a2daSSeongJae Park 22809544a2daSSeongJae Park특정한 (특히 NUMA 가 관련된) 환경 하에서 두개의 CPU 에서 동일한 스핀락으로 22819544a2daSSeongJae Park보호되는 두개의 크리티컬 섹션 안의 I/O 액세스는 PCI 브릿지에 겹쳐진 I/O 22829544a2daSSeongJae Park액세스로 보일 수 있는데, PCI 브릿지는 캐시 일관성 프로토콜과 합을 맞춰야 할 22839544a2daSSeongJae Park의무가 없으므로, 필요한 읽기 메모리 배리어가 요청되지 않기 때문입니다. 22849544a2daSSeongJae Park 22859544a2daSSeongJae Park예를 들어서: 22869544a2daSSeongJae Park 22879544a2daSSeongJae Park CPU 1 CPU 2 22889544a2daSSeongJae Park =============================== =============================== 22899544a2daSSeongJae Park spin_lock(Q) 22909544a2daSSeongJae Park writel(0, ADDR) 22919544a2daSSeongJae Park writel(1, DATA); 22929544a2daSSeongJae Park spin_unlock(Q); 22939544a2daSSeongJae Park spin_lock(Q); 22949544a2daSSeongJae Park writel(4, ADDR); 22959544a2daSSeongJae Park writel(5, DATA); 22969544a2daSSeongJae Park spin_unlock(Q); 22979544a2daSSeongJae Park 22989544a2daSSeongJae Park는 PCI 브릿지에 다음과 같이 보일 수 있습니다: 22999544a2daSSeongJae Park 23009544a2daSSeongJae Park STORE *ADDR = 0, STORE *ADDR = 4, STORE *DATA = 1, STORE *DATA = 5 23019544a2daSSeongJae Park 23029544a2daSSeongJae Park이렇게 되면 하드웨어의 오동작을 일으킬 수 있습니다. 23039544a2daSSeongJae Park 23049544a2daSSeongJae Park 23059544a2daSSeongJae Park이런 경우엔 잡아둔 스핀락을 내려놓기 전에 mmiowb() 를 수행해야 하는데, 예를 23069544a2daSSeongJae Park들면 다음과 같습니다: 23079544a2daSSeongJae Park 23089544a2daSSeongJae Park CPU 1 CPU 2 23099544a2daSSeongJae Park =============================== =============================== 23109544a2daSSeongJae Park spin_lock(Q) 23119544a2daSSeongJae Park writel(0, ADDR) 23129544a2daSSeongJae Park writel(1, DATA); 23139544a2daSSeongJae Park mmiowb(); 23149544a2daSSeongJae Park spin_unlock(Q); 23159544a2daSSeongJae Park spin_lock(Q); 23169544a2daSSeongJae Park writel(4, ADDR); 23179544a2daSSeongJae Park writel(5, DATA); 23189544a2daSSeongJae Park mmiowb(); 23199544a2daSSeongJae Park spin_unlock(Q); 23209544a2daSSeongJae Park 23219544a2daSSeongJae Park이 코드는 CPU 1 에서 요청된 두개의 스토어가 PCI 브릿지에 CPU 2 에서 요청된 23229544a2daSSeongJae Park스토어들보다 먼저 보여짐을 보장합니다. 23239544a2daSSeongJae Park 23249544a2daSSeongJae Park 23259544a2daSSeongJae Park또한, 같은 디바이스에서 스토어를 이어 로드가 수행되면 이 로드는 로드가 수행되기 23269544a2daSSeongJae Park전에 스토어가 완료되기를 강제하므로 mmiowb() 의 필요가 없어집니다: 23279544a2daSSeongJae Park 23289544a2daSSeongJae Park CPU 1 CPU 2 23299544a2daSSeongJae Park =============================== =============================== 23309544a2daSSeongJae Park spin_lock(Q) 23319544a2daSSeongJae Park writel(0, ADDR) 23329544a2daSSeongJae Park a = readl(DATA); 23339544a2daSSeongJae Park spin_unlock(Q); 23349544a2daSSeongJae Park spin_lock(Q); 23359544a2daSSeongJae Park writel(4, ADDR); 23369544a2daSSeongJae Park b = readl(DATA); 23379544a2daSSeongJae Park spin_unlock(Q); 23389544a2daSSeongJae Park 23399544a2daSSeongJae Park 23409544a2daSSeongJae Park더 많은 정보를 위해선 Documenataion/DocBook/deviceiobook.tmpl 을 참고하세요. 23419544a2daSSeongJae Park 23429544a2daSSeongJae Park 23439544a2daSSeongJae Park========================= 23449544a2daSSeongJae Park메모리 배리어가 필요한 곳 23459544a2daSSeongJae Park========================= 23469544a2daSSeongJae Park 23479544a2daSSeongJae Park설령 SMP 커널을 사용하더라도 싱글 쓰레드로 동작하는 코드는 올바르게 동작하는 23489544a2daSSeongJae Park것으로 보여질 것이기 때문에, 평범한 시스템 운영중에 메모리 오퍼레이션 재배치는 23499544a2daSSeongJae Park일반적으로 문제가 되지 않습니다. 하지만, 재배치가 문제가 _될 수 있는_ 네가지 23509544a2daSSeongJae Park환경이 있습니다: 23519544a2daSSeongJae Park 23529544a2daSSeongJae Park (*) 프로세서간 상호 작용. 23539544a2daSSeongJae Park 23549544a2daSSeongJae Park (*) 어토믹 오퍼레이션. 23559544a2daSSeongJae Park 23569544a2daSSeongJae Park (*) 디바이스 액세스. 23579544a2daSSeongJae Park 23589544a2daSSeongJae Park (*) 인터럽트. 23599544a2daSSeongJae Park 23609544a2daSSeongJae Park 23619544a2daSSeongJae Park프로세서간 상호 작용 23629544a2daSSeongJae Park-------------------- 23639544a2daSSeongJae Park 23649544a2daSSeongJae Park두개 이상의 프로세서를 가진 시스템이 있다면, 시스템의 두개 이상의 CPU 는 동시에 23659544a2daSSeongJae Park같은 데이터에 대한 작업을 할 수 있습니다. 이는 동기화 문제를 일으킬 수 있고, 23669544a2daSSeongJae Park이 문제를 해결하는 일반적 방법은 락을 사용하는 것입니다. 하지만, 락은 상당히 23679544a2daSSeongJae Park비용이 비싸서 가능하면 락을 사용하지 않고 일을 처리하는 것이 낫습니다. 이런 23689544a2daSSeongJae Park경우, 두 CPU 모두에 영향을 끼치는 오퍼레이션들은 오동작을 막기 위해 신중하게 23699544a2daSSeongJae Park순서가 맞춰져야 합니다. 23709544a2daSSeongJae Park 23719544a2daSSeongJae Park예를 들어, R/W 세마포어의 느린 수행경로 (slow path) 를 생각해 봅시다. 23729544a2daSSeongJae Park세마포어를 위해 대기를 하는 하나의 프로세스가 자신의 스택 중 일부를 이 23739544a2daSSeongJae Park세마포어의 대기 프로세스 리스트에 링크한 채로 있습니다: 23749544a2daSSeongJae Park 23759544a2daSSeongJae Park struct rw_semaphore { 23769544a2daSSeongJae Park ... 23779544a2daSSeongJae Park spinlock_t lock; 23789544a2daSSeongJae Park struct list_head waiters; 23799544a2daSSeongJae Park }; 23809544a2daSSeongJae Park 23819544a2daSSeongJae Park struct rwsem_waiter { 23829544a2daSSeongJae Park struct list_head list; 23839544a2daSSeongJae Park struct task_struct *task; 23849544a2daSSeongJae Park }; 23859544a2daSSeongJae Park 23869544a2daSSeongJae Park특정 대기 상태 프로세스를 깨우기 위해, up_read() 나 up_write() 함수는 다음과 23879544a2daSSeongJae Park같은 일을 합니다: 23889544a2daSSeongJae Park 23899544a2daSSeongJae Park (1) 다음 대기 상태 프로세스 레코드는 어디있는지 알기 위해 이 대기 상태 23909544a2daSSeongJae Park 프로세스 레코드의 next 포인터를 읽습니다; 23919544a2daSSeongJae Park 23929544a2daSSeongJae Park (2) 이 대기 상태 프로세스의 task 구조체로의 포인터를 읽습니다; 23939544a2daSSeongJae Park 23949544a2daSSeongJae Park (3) 이 대기 상태 프로세스가 세마포어를 획득했음을 알리기 위해 task 23959544a2daSSeongJae Park 포인터를 초기화 합니다; 23969544a2daSSeongJae Park 23979544a2daSSeongJae Park (4) 해당 태스크에 대해 wake_up_process() 를 호출합니다; 그리고 23989544a2daSSeongJae Park 23999544a2daSSeongJae Park (5) 해당 대기 상태 프로세스의 task 구조체를 잡고 있던 레퍼런스를 해제합니다. 24009544a2daSSeongJae Park 24019544a2daSSeongJae Park달리 말하자면, 다음 이벤트 시퀀스를 수행해야 합니다: 24029544a2daSSeongJae Park 24039544a2daSSeongJae Park LOAD waiter->list.next; 24049544a2daSSeongJae Park LOAD waiter->task; 24059544a2daSSeongJae Park STORE waiter->task; 24069544a2daSSeongJae Park CALL wakeup 24079544a2daSSeongJae Park RELEASE task 24089544a2daSSeongJae Park 24099544a2daSSeongJae Park그리고 이 이벤트들이 다른 순서로 수행된다면, 오동작이 일어날 수 있습니다. 24109544a2daSSeongJae Park 24119544a2daSSeongJae Park한번 세마포어의 대기줄에 들어갔고 세마포어 락을 놓았다면, 해당 대기 프로세스는 24129544a2daSSeongJae Park락을 다시는 잡지 않습니다; 대신 자신의 task 포인터가 초기화 되길 기다립니다. 24139544a2daSSeongJae Park그 레코드는 대기 프로세스의 스택에 있기 때문에, 리스트의 next 포인터가 읽혀지기 24149544a2daSSeongJae Park_전에_ task 포인터가 지워진다면, 다른 CPU 는 해당 대기 프로세스를 시작해 버리고 24159544a2daSSeongJae Parkup*() 함수가 next 포인터를 읽기 전에 대기 프로세스의 스택을 마구 건드릴 수 24169544a2daSSeongJae Park있습니다. 24179544a2daSSeongJae Park 24189544a2daSSeongJae Park그렇게 되면 위의 이벤트 시퀀스에 어떤 일이 일어나는지 생각해 보죠: 24199544a2daSSeongJae Park 24209544a2daSSeongJae Park CPU 1 CPU 2 24219544a2daSSeongJae Park =============================== =============================== 24229544a2daSSeongJae Park down_xxx() 24239544a2daSSeongJae Park Queue waiter 24249544a2daSSeongJae Park Sleep 24259544a2daSSeongJae Park up_yyy() 24269544a2daSSeongJae Park LOAD waiter->task; 24279544a2daSSeongJae Park STORE waiter->task; 24289544a2daSSeongJae Park Woken up by other event 24299544a2daSSeongJae Park <preempt> 24309544a2daSSeongJae Park Resume processing 24319544a2daSSeongJae Park down_xxx() returns 24329544a2daSSeongJae Park call foo() 24339544a2daSSeongJae Park foo() clobbers *waiter 24349544a2daSSeongJae Park </preempt> 24359544a2daSSeongJae Park LOAD waiter->list.next; 24369544a2daSSeongJae Park --- OOPS --- 24379544a2daSSeongJae Park 24389544a2daSSeongJae Park이 문제는 세마포어 락의 사용으로 해결될 수도 있겠지만, 그렇게 되면 깨어난 후에 24399544a2daSSeongJae Parkdown_xxx() 함수가 불필요하게 스핀락을 또다시 얻어야만 합니다. 24409544a2daSSeongJae Park 24419544a2daSSeongJae Park이 문제를 해결하는 방법은 범용 SMP 메모리 배리어를 추가하는 겁니다: 24429544a2daSSeongJae Park 24439544a2daSSeongJae Park LOAD waiter->list.next; 24449544a2daSSeongJae Park LOAD waiter->task; 24459544a2daSSeongJae Park smp_mb(); 24469544a2daSSeongJae Park STORE waiter->task; 24479544a2daSSeongJae Park CALL wakeup 24489544a2daSSeongJae Park RELEASE task 24499544a2daSSeongJae Park 24509544a2daSSeongJae Park이 경우에, 배리어는 시스템의 나머지 CPU 들에게 모든 배리어 앞의 메모리 액세스가 24519544a2daSSeongJae Park배리어 뒤의 메모리 액세스보다 앞서 일어난 것으로 보이게 만듭니다. 배리어 앞의 24529544a2daSSeongJae Park메모리 액세스들이 배리어 명령 자체가 완료되는 시점까지 완료된다고는 보장하지 24539544a2daSSeongJae Park_않습니다_. 24549544a2daSSeongJae Park 24559544a2daSSeongJae Park(이게 문제가 되지 않을) 단일 프로세서 시스템에서 smp_mb() 는 실제로는 그저 24569544a2daSSeongJae Park컴파일러가 CPU 안에서의 순서를 바꾸거나 하지 않고 주어진 순서대로 명령을 24579544a2daSSeongJae Park내리도록 하는 컴파일러 배리어일 뿐입니다. 오직 하나의 CPU 만 있으니, CPU 의 24589544a2daSSeongJae Park의존성 순서 로직이 그 외의 모든것을 알아서 처리할 겁니다. 24599544a2daSSeongJae Park 24609544a2daSSeongJae Park 24619544a2daSSeongJae Park어토믹 오퍼레이션 24629544a2daSSeongJae Park----------------- 24639544a2daSSeongJae Park 24649544a2daSSeongJae Park어토믹 오퍼레이션은 기술적으로 프로세서간 상호작용으로 분류되며 그 중 일부는 24659544a2daSSeongJae Park전체 메모리 배리어를 내포하고 또 일부는 내포하지 않지만, 커널에서 상당히 24669544a2daSSeongJae Park의존적으로 사용하는 기능 중 하나입니다. 24679544a2daSSeongJae Park 24689544a2daSSeongJae Park메모리의 어떤 상태를 수정하고 해당 상태에 대한 (예전의 또는 최신의) 정보를 24699544a2daSSeongJae Park리턴하는 어토믹 오퍼레이션은 모두 SMP-조건적 범용 메모리 배리어(smp_mb())를 24709544a2daSSeongJae Park실제 오퍼레이션의 앞과 뒤에 내포합니다. 이런 오퍼레이션은 다음의 것들을 24719544a2daSSeongJae Park포함합니다: 24729544a2daSSeongJae Park 24739544a2daSSeongJae Park xchg(); 24749544a2daSSeongJae Park atomic_xchg(); atomic_long_xchg(); 24759544a2daSSeongJae Park atomic_inc_return(); atomic_long_inc_return(); 24769544a2daSSeongJae Park atomic_dec_return(); atomic_long_dec_return(); 24779544a2daSSeongJae Park atomic_add_return(); atomic_long_add_return(); 24789544a2daSSeongJae Park atomic_sub_return(); atomic_long_sub_return(); 24799544a2daSSeongJae Park atomic_inc_and_test(); atomic_long_inc_and_test(); 24809544a2daSSeongJae Park atomic_dec_and_test(); atomic_long_dec_and_test(); 24819544a2daSSeongJae Park atomic_sub_and_test(); atomic_long_sub_and_test(); 24829544a2daSSeongJae Park atomic_add_negative(); atomic_long_add_negative(); 24839544a2daSSeongJae Park test_and_set_bit(); 24849544a2daSSeongJae Park test_and_clear_bit(); 24859544a2daSSeongJae Park test_and_change_bit(); 24869544a2daSSeongJae Park 24879544a2daSSeongJae Park /* exchange 조건이 성공할 때 */ 24889544a2daSSeongJae Park cmpxchg(); 24899544a2daSSeongJae Park atomic_cmpxchg(); atomic_long_cmpxchg(); 24909544a2daSSeongJae Park atomic_add_unless(); atomic_long_add_unless(); 24919544a2daSSeongJae Park 24929544a2daSSeongJae Park이것들은 메모리 배리어 효과가 필요한 ACQUIRE 부류와 RELEASE 부류 오퍼레이션들을 24939544a2daSSeongJae Park구현할 때, 그리고 객체 해제를 위해 레퍼런스 카운터를 조정할 때, 암묵적 메모리 24949544a2daSSeongJae Park배리어 효과가 필요한 곳 등에 사용됩니다. 24959544a2daSSeongJae Park 24969544a2daSSeongJae Park 24979544a2daSSeongJae Park다음의 오퍼레이션들은 메모리 배리어를 내포하지 _않기_ 때문에 문제가 될 수 24989544a2daSSeongJae Park있지만, RELEASE 부류의 오퍼레이션들과 같은 것들을 구현할 때 사용될 수도 24999544a2daSSeongJae Park있습니다: 25009544a2daSSeongJae Park 25019544a2daSSeongJae Park atomic_set(); 25029544a2daSSeongJae Park set_bit(); 25039544a2daSSeongJae Park clear_bit(); 25049544a2daSSeongJae Park change_bit(); 25059544a2daSSeongJae Park 25069544a2daSSeongJae Park이것들을 사용할 때에는 필요하다면 적절한 (예를 들면 smp_mb__before_atomic() 25079544a2daSSeongJae Park같은) 메모리 배리어가 명시적으로 함께 사용되어야 합니다. 25089544a2daSSeongJae Park 25099544a2daSSeongJae Park 25109544a2daSSeongJae Park아래의 것들도 메모리 배리어를 내포하지 _않기_ 때문에, 일부 환경에서는 (예를 25119544a2daSSeongJae Park들면 smp_mb__before_atomic() 과 같은) 명시적인 메모리 배리어 사용이 필요합니다. 25129544a2daSSeongJae Park 25139544a2daSSeongJae Park atomic_add(); 25149544a2daSSeongJae Park atomic_sub(); 25159544a2daSSeongJae Park atomic_inc(); 25169544a2daSSeongJae Park atomic_dec(); 25179544a2daSSeongJae Park 25189544a2daSSeongJae Park이것들이 통계 생성을 위해 사용된다면, 그리고 통계 데이터 사이에 관계가 존재하지 25199544a2daSSeongJae Park않는다면 메모리 배리어는 필요치 않을 겁니다. 25209544a2daSSeongJae Park 25219544a2daSSeongJae Park객체의 수명을 관리하기 위해 레퍼런스 카운팅 목적으로 사용된다면, 레퍼런스 25229544a2daSSeongJae Park카운터는 락으로 보호되는 섹션에서만 조정되거나 호출하는 쪽이 이미 충분한 25239544a2daSSeongJae Park레퍼런스를 잡고 있을 것이기 때문에 메모리 배리어는 아마 필요 없을 겁니다. 25249544a2daSSeongJae Park 25259544a2daSSeongJae Park만약 어떤 락을 구성하기 위해 사용된다면, 락 관련 동작은 일반적으로 작업을 특정 25269544a2daSSeongJae Park순서대로 진행해야 하므로 메모리 배리어가 필요할 수 있습니다. 25279544a2daSSeongJae Park 25289544a2daSSeongJae Park기본적으로, 각 사용처에서는 메모리 배리어가 필요한지 아닌지 충분히 고려해야 25299544a2daSSeongJae Park합니다. 25309544a2daSSeongJae Park 25319544a2daSSeongJae Park아래의 오퍼레이션들은 특별한 락 관련 동작들입니다: 25329544a2daSSeongJae Park 25339544a2daSSeongJae Park test_and_set_bit_lock(); 25349544a2daSSeongJae Park clear_bit_unlock(); 25359544a2daSSeongJae Park __clear_bit_unlock(); 25369544a2daSSeongJae Park 25379544a2daSSeongJae Park이것들은 ACQUIRE 류와 RELEASE 류의 오퍼레이션들을 구현합니다. 락 관련 도구를 25389544a2daSSeongJae Park구현할 때에는 이것들을 좀 더 선호하는 편이 나은데, 이것들의 구현은 많은 25399544a2daSSeongJae Park아키텍쳐에서 최적화 될 수 있기 때문입니다. 25409544a2daSSeongJae Park 25419544a2daSSeongJae Park[!] 이런 상황에 사용할 수 있는 특수한 메모리 배리어 도구들이 있습니다만, 일부 25429544a2daSSeongJae ParkCPU 에서는 사용되는 어토믹 인스트럭션 자체에 메모리 배리어가 내포되어 있어서 25439544a2daSSeongJae Park어토믹 오퍼레이션과 메모리 배리어를 함께 사용하는 게 불필요한 일이 될 수 25449544a2daSSeongJae Park있는데, 그런 경우에 이 특수 메모리 배리어 도구들은 no-op 이 되어 실질적으로 25459544a2daSSeongJae Park아무일도 하지 않습니다. 25469544a2daSSeongJae Park 25479544a2daSSeongJae Park더 많은 내용을 위해선 Documentation/atomic_ops.txt 를 참고하세요. 25489544a2daSSeongJae Park 25499544a2daSSeongJae Park 25509544a2daSSeongJae Park디바이스 액세스 25519544a2daSSeongJae Park--------------- 25529544a2daSSeongJae Park 25539544a2daSSeongJae Park많은 디바이스가 메모리 매핑 기법으로 제어될 수 있는데, 그렇게 제어되는 25549544a2daSSeongJae Park디바이스는 CPU 에는 단지 특정 메모리 영역의 집합처럼 보이게 됩니다. 드라이버는 25559544a2daSSeongJae Park그런 디바이스를 제어하기 위해 정확히 올바른 순서로 올바른 메모리 액세스를 25569544a2daSSeongJae Park만들어야 합니다. 25579544a2daSSeongJae Park 25589544a2daSSeongJae Park하지만, 액세스들을 재배치 하거나 조합하거나 병합하는게 더 효율적이라 판단하는 25599544a2daSSeongJae Park영리한 CPU 나 컴파일러들을 사용하면 드라이버 코드의 조심스럽게 순서 맞춰진 25609544a2daSSeongJae Park액세스들이 디바이스에는 요청된 순서대로 도착하지 못하게 할 수 있는 - 디바이스가 25619544a2daSSeongJae Park오동작을 하게 할 - 잠재적 문제가 생길 수 있습니다. 25629544a2daSSeongJae Park 25639544a2daSSeongJae Park리눅스 커널 내부에서, I/O 는 어떻게 액세스들을 적절히 순차적이게 만들 수 있는지 25649544a2daSSeongJae Park알고 있는, - inb() 나 writel() 과 같은 - 적절한 액세스 루틴을 통해 이루어져야만 25659544a2daSSeongJae Park합니다. 이것들은 대부분의 경우에는 명시적 메모리 배리어 와 함께 사용될 필요가 25669544a2daSSeongJae Park없습니다만, 다음의 두가지 상황에서는 명시적 메모리 배리어가 필요할 수 있습니다: 25679544a2daSSeongJae Park 25689544a2daSSeongJae Park (1) 일부 시스템에서 I/O 스토어는 모든 CPU 에 일관되게 순서 맞춰지지 않는데, 25699544a2daSSeongJae Park 따라서 _모든_ 일반적인 드라이버들에 락이 사용되어야만 하고 이 크리티컬 25709544a2daSSeongJae Park 섹션을 빠져나오기 전에 mmiowb() 가 꼭 호출되어야 합니다. 25719544a2daSSeongJae Park 25729544a2daSSeongJae Park (2) 만약 액세스 함수들이 완화된 메모리 액세스 속성을 갖는 I/O 메모리 윈도우를 25739544a2daSSeongJae Park 사용한다면, 순서를 강제하기 위해선 _mandatory_ 메모리 배리어가 필요합니다. 25749544a2daSSeongJae Park 25759544a2daSSeongJae Park더 많은 정보를 위해선 Documentation/DocBook/deviceiobook.tmpl 을 참고하십시오. 25769544a2daSSeongJae Park 25779544a2daSSeongJae Park 25789544a2daSSeongJae Park인터럽트 25799544a2daSSeongJae Park-------- 25809544a2daSSeongJae Park 25819544a2daSSeongJae Park드라이버는 자신의 인터럽트 서비스 루틴에 의해 인터럽트 당할 수 있기 때문에 25829544a2daSSeongJae Park드라이버의 이 두 부분은 서로의 디바이스 제어 또는 액세스 부분과 상호 간섭할 수 25839544a2daSSeongJae Park있습니다. 25849544a2daSSeongJae Park 25859544a2daSSeongJae Park스스로에게 인터럽트 당하는 걸 불가능하게 하고, 드라이버의 크리티컬한 25869544a2daSSeongJae Park오퍼레이션들을 모두 인터럽트가 불가능하게 된 영역에 집어넣거나 하는 방법 (락의 25879544a2daSSeongJae Park한 형태) 으로 이런 상호 간섭을 - 최소한 부분적으로라도 - 줄일 수 있습니다. 25889544a2daSSeongJae Park드라이버의 인터럽트 루틴이 실행 중인 동안, 해당 드라이버의 코어는 같은 CPU 에서 25899544a2daSSeongJae Park수행되지 않을 것이며, 현재의 인터럽트가 처리되는 중에는 또다시 인터럽트가 25909544a2daSSeongJae Park일어나지 못하도록 되어 있으니 인터럽트 핸들러는 그에 대해서는 락을 잡지 않아도 25919544a2daSSeongJae Park됩니다. 25929544a2daSSeongJae Park 25939544a2daSSeongJae Park하지만, 어드레스 레지스터와 데이터 레지스터를 갖는 이더넷 카드를 다루는 25949544a2daSSeongJae Park드라이버를 생각해 봅시다. 만약 이 드라이버의 코어가 인터럽트를 비활성화시킨 25959544a2daSSeongJae Park채로 이더넷 카드와 대화하고 드라이버의 인터럽트 핸들러가 호출되었다면: 25969544a2daSSeongJae Park 25979544a2daSSeongJae Park LOCAL IRQ DISABLE 25989544a2daSSeongJae Park writew(ADDR, 3); 25999544a2daSSeongJae Park writew(DATA, y); 26009544a2daSSeongJae Park LOCAL IRQ ENABLE 26019544a2daSSeongJae Park <interrupt> 26029544a2daSSeongJae Park writew(ADDR, 4); 26039544a2daSSeongJae Park q = readw(DATA); 26049544a2daSSeongJae Park </interrupt> 26059544a2daSSeongJae Park 26069544a2daSSeongJae Park만약 순서 규칙이 충분히 완화되어 있다면 데이터 레지스터에의 스토어는 어드레스 26079544a2daSSeongJae Park레지스터에 두번째로 행해지는 스토어 뒤에 일어날 수도 있습니다: 26089544a2daSSeongJae Park 26099544a2daSSeongJae Park STORE *ADDR = 3, STORE *ADDR = 4, STORE *DATA = y, q = LOAD *DATA 26109544a2daSSeongJae Park 26119544a2daSSeongJae Park 26129544a2daSSeongJae Park만약 순서 규칙이 충분히 완화되어 있고 묵시적으로든 명시적으로든 배리어가 26139544a2daSSeongJae Park사용되지 않았다면 인터럽트 비활성화 섹션에서 일어난 액세스가 바깥으로 새어서 26149544a2daSSeongJae Park인터럽트 내에서 일어난 액세스와 섞일 수 있다고 - 그리고 그 반대도 - 가정해야만 26159544a2daSSeongJae Park합니다. 26169544a2daSSeongJae Park 26179544a2daSSeongJae Park그런 영역 안에서 일어나는 I/O 액세스들은 엄격한 순서 규칙의 I/O 레지스터에 26189544a2daSSeongJae Park묵시적 I/O 배리어를 형성하는 동기적 (synchronous) 로드 오퍼레이션을 포함하기 26199544a2daSSeongJae Park때문에 일반적으로는 이런게 문제가 되지 않습니다. 만약 이걸로는 충분치 않다면 26209544a2daSSeongJae Parkmmiowb() 가 명시적으로 사용될 필요가 있습니다. 26219544a2daSSeongJae Park 26229544a2daSSeongJae Park 26239544a2daSSeongJae Park하나의 인터럽트 루틴과 별도의 CPU 에서 수행중이며 서로 통신을 하는 두 루틴 26249544a2daSSeongJae Park사이에도 비슷한 상황이 일어날 수 있습니다. 만약 그런 경우가 발생할 가능성이 26259544a2daSSeongJae Park있다면, 순서를 보장하기 위해 인터럽트 비활성화 락이 사용되어져야만 합니다. 26269544a2daSSeongJae Park 26279544a2daSSeongJae Park 26289544a2daSSeongJae Park====================== 26299544a2daSSeongJae Park커널 I/O 배리어의 효과 26309544a2daSSeongJae Park====================== 26319544a2daSSeongJae Park 26329544a2daSSeongJae ParkI/O 메모리에 액세스할 때, 드라이버는 적절한 액세스 함수를 사용해야 합니다: 26339544a2daSSeongJae Park 26349544a2daSSeongJae Park (*) inX(), outX(): 26359544a2daSSeongJae Park 26369544a2daSSeongJae Park 이것들은 메모리 공간보다는 I/O 공간에 이야기를 하려는 의도로 26379544a2daSSeongJae Park 만들어졌습니다만, 그건 기본적으로 CPU 마다 다른 컨셉입니다. i386 과 26389544a2daSSeongJae Park x86_64 프로세서들은 특별한 I/O 공간 액세스 사이클과 명령어를 실제로 가지고 26399544a2daSSeongJae Park 있지만, 다른 많은 CPU 들에는 그런 컨셉이 존재하지 않습니다. 26409544a2daSSeongJae Park 26419544a2daSSeongJae Park 다른 것들 중에서도 PCI 버스가 I/O 공간 컨셉을 정의하는데, 이는 - i386 과 26429544a2daSSeongJae Park x86_64 같은 CPU 에서 - CPU 의 I/O 공간 컨셉으로 쉽게 매치됩니다. 하지만, 26439544a2daSSeongJae Park 대체할 I/O 공간이 없는 CPU 에서는 CPU 의 메모리 맵의 가상 I/O 공간으로 26449544a2daSSeongJae Park 매핑될 수도 있습니다. 26459544a2daSSeongJae Park 26469544a2daSSeongJae Park 이 공간으로의 액세스는 (i386 등에서는) 완전하게 동기화 됩니다만, 중간의 26479544a2daSSeongJae Park (PCI 호스트 브리지와 같은) 브리지들은 이를 완전히 보장하진 않을수도 26489544a2daSSeongJae Park 있습니다. 26499544a2daSSeongJae Park 26509544a2daSSeongJae Park 이것들의 상호간의 순서는 완전하게 보장됩니다. 26519544a2daSSeongJae Park 26529544a2daSSeongJae Park 다른 타입의 메모리 오퍼레이션, I/O 오퍼레이션에 대한 순서는 완전하게 26539544a2daSSeongJae Park 보장되지는 않습니다. 26549544a2daSSeongJae Park 26559544a2daSSeongJae Park (*) readX(), writeX(): 26569544a2daSSeongJae Park 26579544a2daSSeongJae Park 이것들이 수행 요청되는 CPU 에서 서로에게 완전히 순서가 맞춰지고 독립적으로 26589544a2daSSeongJae Park 수행되는지에 대한 보장 여부는 이들이 액세스 하는 메모리 윈도우에 정의된 26599544a2daSSeongJae Park 특성에 의해 결정됩니다. 예를 들어, 최신의 i386 아키텍쳐 머신에서는 MTRR 26609544a2daSSeongJae Park 레지스터로 이 특성이 조정됩니다. 26619544a2daSSeongJae Park 26629544a2daSSeongJae Park 일반적으로는, 프리페치 (prefetch) 가능한 디바이스를 액세스 하는게 26639544a2daSSeongJae Park 아니라면, 이것들은 완전히 순서가 맞춰지고 결합되지 않게 보장될 겁니다. 26649544a2daSSeongJae Park 26659544a2daSSeongJae Park 하지만, (PCI 브리지와 같은) 중간의 하드웨어는 자신이 원한다면 집행을 26669544a2daSSeongJae Park 연기시킬 수 있습니다; 스토어 명령을 실제로 하드웨어로 내려보내기(flush) 26679544a2daSSeongJae Park 위해서는 같은 위치로부터 로드를 하는 방법이 있습니다만[*], PCI 의 경우는 26689544a2daSSeongJae Park 같은 디바이스나 환경 구성 영역에서의 로드만으로도 충분할 겁니다. 26699544a2daSSeongJae Park 26709544a2daSSeongJae Park [*] 주의! 쓰여진 것과 같은 위치로부터의 로드를 시도하는 것은 오동작을 26719544a2daSSeongJae Park 일으킬 수도 있습니다 - 예로 16650 Rx/Tx 시리얼 레지스터를 생각해 26729544a2daSSeongJae Park 보세요. 26739544a2daSSeongJae Park 26749544a2daSSeongJae Park 프리페치 가능한 I/O 메모리가 사용되면, 스토어 명령들이 순서를 지키도록 26759544a2daSSeongJae Park 하기 위해 mmiowb() 배리어가 필요할 수 있습니다. 26769544a2daSSeongJae Park 26779544a2daSSeongJae Park PCI 트랜잭션 사이의 상호작용에 대해 더 많은 정보를 위해선 PCI 명세서를 26789544a2daSSeongJae Park 참고하시기 바랍니다. 26799544a2daSSeongJae Park 26809544a2daSSeongJae Park (*) readX_relaxed(), writeX_relaxed() 26819544a2daSSeongJae Park 26829544a2daSSeongJae Park 이것들은 readX() 와 writeX() 랑 비슷하지만, 더 완화된 메모리 순서 보장을 26839544a2daSSeongJae Park 제공합니다. 구체적으로, 이것들은 일반적 메모리 액세스 (예: DMA 버퍼) 에도 26849544a2daSSeongJae Park LOCK 이나 UNLOCK 오퍼레이션들에도 순서를 보장하지 않습니다. LOCK 이나 26859544a2daSSeongJae Park UNLOCK 오퍼레이션들에 맞춰지는 순서가 필요하다면, mmiowb() 배리어가 사용될 26869544a2daSSeongJae Park 수 있습니다. 같은 주변 장치에의 완화된 액세스끼리는 순서가 지켜짐을 알아 26879544a2daSSeongJae Park 두시기 바랍니다. 26889544a2daSSeongJae Park 26899544a2daSSeongJae Park (*) ioreadX(), iowriteX() 26909544a2daSSeongJae Park 26919544a2daSSeongJae Park 이것들은 inX()/outX() 나 readX()/writeX() 처럼 실제로 수행하는 액세스의 26929544a2daSSeongJae Park 종류에 따라 적절하게 수행될 것입니다. 26939544a2daSSeongJae Park 26949544a2daSSeongJae Park 26959544a2daSSeongJae Park=================================== 26969544a2daSSeongJae Park가정되는 가장 완화된 실행 순서 모델 26979544a2daSSeongJae Park=================================== 26989544a2daSSeongJae Park 26999544a2daSSeongJae Park컨셉적으로 CPU 는 주어진 프로그램에 대해 프로그램 그 자체에는 인과성 (program 27009544a2daSSeongJae Parkcausality) 을 지키는 것처럼 보이게 하지만 일반적으로는 순서를 거의 지켜주지 27019544a2daSSeongJae Park않는다고 가정되어야만 합니다. (i386 이나 x86_64 같은) 일부 CPU 들은 코드 27029544a2daSSeongJae Park재배치에 (powerpc 나 frv 와 같은) 다른 것들에 비해 강한 제약을 갖지만, 아키텍쳐 27039544a2daSSeongJae Park종속적 코드 이외의 코드에서는 순서에 대한 제약이 가장 완화된 경우 (DEC Alpha) 27049544a2daSSeongJae Park를 가정해야 합니다. 27059544a2daSSeongJae Park 27069544a2daSSeongJae Park이 말은, CPU 에게 주어지는 인스트럭션 스트림 내의 한 인스트럭션이 앞의 27079544a2daSSeongJae Park인스트럭션에 종속적이라면 앞의 인스트럭션은 뒤의 종속적 인스트럭션이 실행되기 27089544a2daSSeongJae Park전에 완료[*]될 수 있어야 한다는 제약 (달리 말해서, 인과성이 지켜지는 것으로 27099544a2daSSeongJae Park보이게 함) 외에는 자신이 원하는 순서대로 - 심지어 병렬적으로도 - 그 스트림을 27109544a2daSSeongJae Park실행할 수 있음을 의미합니다 27119544a2daSSeongJae Park 27129544a2daSSeongJae Park [*] 일부 인스트럭션은 하나 이상의 영향 - 조건 코드를 바꾼다던지, 레지스터나 27139544a2daSSeongJae Park 메모리를 바꾼다던지 - 을 만들어내며, 다른 인스트럭션은 다른 효과에 27149544a2daSSeongJae Park 종속적일 수 있습니다. 27159544a2daSSeongJae Park 27169544a2daSSeongJae ParkCPU 는 최종적으로 아무 효과도 만들지 않는 인스트럭션 시퀀스는 없애버릴 수도 27179544a2daSSeongJae Park있습니다. 예를 들어, 만약 두개의 연속되는 인스트럭션이 둘 다 같은 레지스터에 27189544a2daSSeongJae Park직접적인 값 (immediate value) 을 집어넣는다면, 첫번째 인스트럭션은 버려질 수도 27199544a2daSSeongJae Park있습니다. 27209544a2daSSeongJae Park 27219544a2daSSeongJae Park 27229544a2daSSeongJae Park비슷하게, 컴파일러 역시 프로그램의 인과성만 지켜준다면 인스트럭션 스트림을 27239544a2daSSeongJae Park자신이 보기에 올바르다 생각되는대로 재배치 할 수 있습니다. 27249544a2daSSeongJae Park 27259544a2daSSeongJae Park 27269544a2daSSeongJae Park=============== 27279544a2daSSeongJae ParkCPU 캐시의 영향 27289544a2daSSeongJae Park=============== 27299544a2daSSeongJae Park 27309544a2daSSeongJae Park캐시된 메모리 오퍼레이션들이 시스템 전체에 어떻게 인지되는지는 CPU 와 메모리 27319544a2daSSeongJae Park사이에 존재하는 캐시들, 그리고 시스템 상태의 일관성을 관리하는 메모리 일관성 27329544a2daSSeongJae Park시스템에 상당 부분 영향을 받습니다. 27339544a2daSSeongJae Park 27349544a2daSSeongJae Park한 CPU 가 시스템의 다른 부분들과 캐시를 통해 상호작용한다면, 메모리 시스템은 27359544a2daSSeongJae ParkCPU 의 캐시들을 포함해야 하며, CPU 와 CPU 자신의 캐시 사이에서의 동작을 위한 27369544a2daSSeongJae Park메모리 배리어를 가져야 합니다. (메모리 배리어는 논리적으로는 다음 그림의 27379544a2daSSeongJae Park점선에서 동작합니다): 27389544a2daSSeongJae Park 27399544a2daSSeongJae Park <--- CPU ---> : <----------- Memory -----------> 27409544a2daSSeongJae Park : 27419544a2daSSeongJae Park +--------+ +--------+ : +--------+ +-----------+ 27429544a2daSSeongJae Park | | | | : | | | | +--------+ 27439544a2daSSeongJae Park | CPU | | Memory | : | CPU | | | | | 27449544a2daSSeongJae Park | Core |--->| Access |----->| Cache |<-->| | | | 27459544a2daSSeongJae Park | | | Queue | : | | | |--->| Memory | 27469544a2daSSeongJae Park | | | | : | | | | | | 27479544a2daSSeongJae Park +--------+ +--------+ : +--------+ | | | | 27489544a2daSSeongJae Park : | Cache | +--------+ 27499544a2daSSeongJae Park : | Coherency | 27509544a2daSSeongJae Park : | Mechanism | +--------+ 27519544a2daSSeongJae Park +--------+ +--------+ : +--------+ | | | | 27529544a2daSSeongJae Park | | | | : | | | | | | 27539544a2daSSeongJae Park | CPU | | Memory | : | CPU | | |--->| Device | 27549544a2daSSeongJae Park | Core |--->| Access |----->| Cache |<-->| | | | 27559544a2daSSeongJae Park | | | Queue | : | | | | | | 27569544a2daSSeongJae Park | | | | : | | | | +--------+ 27579544a2daSSeongJae Park +--------+ +--------+ : +--------+ +-----------+ 27589544a2daSSeongJae Park : 27599544a2daSSeongJae Park : 27609544a2daSSeongJae Park 27619544a2daSSeongJae Park특정 로드나 스토어는 해당 오퍼레이션을 요청한 CPU 의 캐시 내에서 동작을 완료할 27629544a2daSSeongJae Park수도 있기 때문에 해당 CPU 의 바깥에는 보이지 않을 수 있지만, 다른 CPU 가 관심을 27639544a2daSSeongJae Park갖는다면 캐시 일관성 메커니즘이 해당 캐시라인을 해당 CPU 에게 전달하고, 해당 27649544a2daSSeongJae Park메모리 영역에 대한 오퍼레이션이 발생할 때마다 그 영향을 전파시키기 때문에, 해당 27659544a2daSSeongJae Park오퍼레이션은 메모리에 실제로 액세스를 한것처럼 나타날 것입니다. 27669544a2daSSeongJae Park 27679544a2daSSeongJae ParkCPU 코어는 프로그램의 인과성이 유지된다고만 여겨진다면 인스트럭션들을 어떤 27689544a2daSSeongJae Park순서로든 재배치해서 수행할 수 있습니다. 일부 인스트럭션들은 로드나 스토어 27699544a2daSSeongJae Park오퍼레이션을 만드는데 이 오퍼레이션들은 이후 수행될 메모리 액세스 큐에 들어가게 27709544a2daSSeongJae Park됩니다. 코어는 이 오퍼레이션들을 해당 큐에 어떤 순서로든 원하는대로 넣을 수 27719544a2daSSeongJae Park있고, 다른 인스트럭션의 완료를 기다리도록 강제되기 전까지는 수행을 계속합니다. 27729544a2daSSeongJae Park 27739544a2daSSeongJae Park메모리 배리어가 하는 일은 CPU 쪽에서 메모리 쪽으로 넘어가는 액세스들의 순서, 27749544a2daSSeongJae Park그리고 그 액세스의 결과가 시스템의 다른 관찰자들에게 인지되는 순서를 제어하는 27759544a2daSSeongJae Park것입니다. 27769544a2daSSeongJae Park 27779544a2daSSeongJae Park[!] CPU 들은 항상 그들 자신의 로드와 스토어는 프로그램 순서대로 일어난 것으로 27789544a2daSSeongJae Park보기 때문에, 주어진 CPU 내에서는 메모리 배리어를 사용할 필요가 _없습니다_. 27799544a2daSSeongJae Park 27809544a2daSSeongJae Park[!] MMIO 나 다른 디바이스 액세스들은 캐시 시스템을 우회할 수도 있습니다. 우회 27819544a2daSSeongJae Park여부는 디바이스가 액세스 되는 메모리 윈도우의 특성에 의해 결정될 수도 있고, CPU 27829544a2daSSeongJae Park가 가지고 있을 수 있는 특수한 디바이스 통신 인스트럭션의 사용에 의해서 결정될 27839544a2daSSeongJae Park수도 있습니다. 27849544a2daSSeongJae Park 27859544a2daSSeongJae Park 27869544a2daSSeongJae Park캐시 일관성 27879544a2daSSeongJae Park----------- 27889544a2daSSeongJae Park 27899544a2daSSeongJae Park하지만 삶은 앞에서 이야기한 것처럼 단순하지 않습니다: 캐시들은 일관적일 것으로 27909544a2daSSeongJae Park기대되지만, 그 일관성이 순서에도 적용될 거라는 보장은 없습니다. 한 CPU 에서 27919544a2daSSeongJae Park만들어진 변경 사항은 최종적으로는 시스템의 모든 CPU 에게 보여지게 되지만, 다른 27929544a2daSSeongJae ParkCPU 들에게도 같은 순서로 보이게 될 거라는 보장은 없다는 뜻입니다. 27939544a2daSSeongJae Park 27949544a2daSSeongJae Park 27959544a2daSSeongJae Park두개의 CPU (1 & 2) 가 달려 있고, 각 CPU 에 두개의 데이터 캐시(CPU 1 은 A/B 를, 27969544a2daSSeongJae ParkCPU 2 는 C/D 를 갖습니다)가 병렬로 연결되어 있는 시스템을 다룬다고 생각해 27979544a2daSSeongJae Park봅시다: 27989544a2daSSeongJae Park 27999544a2daSSeongJae Park : 28009544a2daSSeongJae Park : +--------+ 28019544a2daSSeongJae Park : +---------+ | | 28029544a2daSSeongJae Park +--------+ : +--->| Cache A |<------->| | 28039544a2daSSeongJae Park | | : | +---------+ | | 28049544a2daSSeongJae Park | CPU 1 |<---+ | | 28059544a2daSSeongJae Park | | : | +---------+ | | 28069544a2daSSeongJae Park +--------+ : +--->| Cache B |<------->| | 28079544a2daSSeongJae Park : +---------+ | | 28089544a2daSSeongJae Park : | Memory | 28099544a2daSSeongJae Park : +---------+ | System | 28109544a2daSSeongJae Park +--------+ : +--->| Cache C |<------->| | 28119544a2daSSeongJae Park | | : | +---------+ | | 28129544a2daSSeongJae Park | CPU 2 |<---+ | | 28139544a2daSSeongJae Park | | : | +---------+ | | 28149544a2daSSeongJae Park +--------+ : +--->| Cache D |<------->| | 28159544a2daSSeongJae Park : +---------+ | | 28169544a2daSSeongJae Park : +--------+ 28179544a2daSSeongJae Park : 28189544a2daSSeongJae Park 28199544a2daSSeongJae Park이 시스템이 다음과 같은 특성을 갖는다 생각해 봅시다: 28209544a2daSSeongJae Park 28219544a2daSSeongJae Park (*) 홀수번 캐시라인은 캐시 A, 캐시 C 또는 메모리에 위치할 수 있음; 28229544a2daSSeongJae Park 28239544a2daSSeongJae Park (*) 짝수번 캐시라인은 캐시 B, 캐시 D 또는 메모리에 위치할 수 있음; 28249544a2daSSeongJae Park 28259544a2daSSeongJae Park (*) CPU 코어가 한개의 캐시에 접근하는 동안, 다른 캐시는 - 더티 캐시라인을 28269544a2daSSeongJae Park 메모리에 내리거나 추측성 로드를 하거나 하기 위해 - 시스템의 다른 부분에 28279544a2daSSeongJae Park 액세스 하기 위해 버스를 사용할 수 있음; 28289544a2daSSeongJae Park 28299544a2daSSeongJae Park (*) 각 캐시는 시스템의 나머지 부분들과 일관성을 맞추기 위해 해당 캐시에 28309544a2daSSeongJae Park 적용되어야 할 오퍼레이션들의 큐를 가짐; 28319544a2daSSeongJae Park 28329544a2daSSeongJae Park (*) 이 일관성 큐는 캐시에 이미 존재하는 라인에 가해지는 평범한 로드에 의해서는 28339544a2daSSeongJae Park 비워지지 않는데, 큐의 오퍼레이션들이 이 로드의 결과에 영향을 끼칠 수 있다 28349544a2daSSeongJae Park 할지라도 그러함. 28359544a2daSSeongJae Park 28369544a2daSSeongJae Park이제, 첫번째 CPU 에서 두개의 쓰기 오퍼레이션을 만드는데, 해당 CPU 의 캐시에 28379544a2daSSeongJae Park요청된 순서로 오퍼레이션이 도달됨을 보장하기 위해 두 오퍼레이션 사이에 쓰기 28389544a2daSSeongJae Park배리어를 사용하는 상황을 상상해 봅시다: 28399544a2daSSeongJae Park 28409544a2daSSeongJae Park CPU 1 CPU 2 COMMENT 28419544a2daSSeongJae Park =============== =============== ======================================= 28429544a2daSSeongJae Park u == 0, v == 1 and p == &u, q == &u 28439544a2daSSeongJae Park v = 2; 28449544a2daSSeongJae Park smp_wmb(); v 의 변경이 p 의 변경 전에 보일 것을 28459544a2daSSeongJae Park 분명히 함 28469544a2daSSeongJae Park <A:modify v=2> v 는 이제 캐시 A 에 독점적으로 존재함 28479544a2daSSeongJae Park p = &v; 28489544a2daSSeongJae Park <B:modify p=&v> p 는 이제 캐시 B 에 독점적으로 존재함 28499544a2daSSeongJae Park 28509544a2daSSeongJae Park여기서의 쓰기 메모리 배리어는 CPU 1 의 캐시가 올바른 순서로 업데이트 된 것으로 28519544a2daSSeongJae Park시스템의 다른 CPU 들이 인지하게 만듭니다. 하지만, 이제 두번째 CPU 가 그 값들을 28529544a2daSSeongJae Park읽으려 하는 상황을 생각해 봅시다: 28539544a2daSSeongJae Park 28549544a2daSSeongJae Park CPU 1 CPU 2 COMMENT 28559544a2daSSeongJae Park =============== =============== ======================================= 28569544a2daSSeongJae Park ... 28579544a2daSSeongJae Park q = p; 28589544a2daSSeongJae Park x = *q; 28599544a2daSSeongJae Park 28609544a2daSSeongJae Park위의 두개의 읽기 오퍼레이션은 예상된 순서로 일어나지 못할 수 있는데, 두번째 CPU 28619544a2daSSeongJae Park의 한 캐시에 다른 캐시 이벤트가 발생해 v 를 담고 있는 캐시라인의 해당 캐시에의 28629544a2daSSeongJae Park업데이트가 지연되는 사이, p 를 담고 있는 캐시라인은 두번째 CPU 의 다른 캐시에 28639544a2daSSeongJae Park업데이트 되어버렸을 수 있기 때문입니다. 28649544a2daSSeongJae Park 28659544a2daSSeongJae Park CPU 1 CPU 2 COMMENT 28669544a2daSSeongJae Park =============== =============== ======================================= 28679544a2daSSeongJae Park u == 0, v == 1 and p == &u, q == &u 28689544a2daSSeongJae Park v = 2; 28699544a2daSSeongJae Park smp_wmb(); 28709544a2daSSeongJae Park <A:modify v=2> <C:busy> 28719544a2daSSeongJae Park <C:queue v=2> 28729544a2daSSeongJae Park p = &v; q = p; 28739544a2daSSeongJae Park <D:request p> 28749544a2daSSeongJae Park <B:modify p=&v> <D:commit p=&v> 28759544a2daSSeongJae Park <D:read p> 28769544a2daSSeongJae Park x = *q; 28779544a2daSSeongJae Park <C:read *q> 캐시에 업데이트 되기 전의 v 를 읽음 28789544a2daSSeongJae Park <C:unbusy> 28799544a2daSSeongJae Park <C:commit v=2> 28809544a2daSSeongJae Park 28819544a2daSSeongJae Park기본적으로, 두개의 캐시라인 모두 CPU 2 에 최종적으로는 업데이트 될 것이지만, 28829544a2daSSeongJae Park별도의 개입 없이는, 업데이트의 순서가 CPU 1 에서 만들어진 순서와 동일할 28839544a2daSSeongJae Park것이라는 보장이 없습니다. 28849544a2daSSeongJae Park 28859544a2daSSeongJae Park 28869544a2daSSeongJae Park여기에 개입하기 위해선, 데이터 의존성 배리어나 읽기 배리어를 로드 오퍼레이션들 28879544a2daSSeongJae Park사이에 넣어야 합니다. 이렇게 함으로써 캐시가 다음 요청을 처리하기 전에 일관성 28889544a2daSSeongJae Park큐를 처리하도록 강제하게 됩니다. 28899544a2daSSeongJae Park 28909544a2daSSeongJae Park CPU 1 CPU 2 COMMENT 28919544a2daSSeongJae Park =============== =============== ======================================= 28929544a2daSSeongJae Park u == 0, v == 1 and p == &u, q == &u 28939544a2daSSeongJae Park v = 2; 28949544a2daSSeongJae Park smp_wmb(); 28959544a2daSSeongJae Park <A:modify v=2> <C:busy> 28969544a2daSSeongJae Park <C:queue v=2> 28979544a2daSSeongJae Park p = &v; q = p; 28989544a2daSSeongJae Park <D:request p> 28999544a2daSSeongJae Park <B:modify p=&v> <D:commit p=&v> 29009544a2daSSeongJae Park <D:read p> 29019544a2daSSeongJae Park smp_read_barrier_depends() 29029544a2daSSeongJae Park <C:unbusy> 29039544a2daSSeongJae Park <C:commit v=2> 29049544a2daSSeongJae Park x = *q; 29059544a2daSSeongJae Park <C:read *q> 캐시에 업데이트 된 v 를 읽음 29069544a2daSSeongJae Park 29079544a2daSSeongJae Park 29089544a2daSSeongJae Park이런 부류의 문제는 DEC Alpha 계열 프로세서들에서 발견될 수 있는데, 이들은 29099544a2daSSeongJae Park데이터 버스를 좀 더 잘 사용해 성능을 개선할 수 있는, 분할된 캐시를 가지고 있기 29109544a2daSSeongJae Park때문입니다. 대부분의 CPU 는 하나의 읽기 오퍼레이션의 메모리 액세스가 다른 읽기 29119544a2daSSeongJae Park오퍼레이션에 의존적이라면 데이터 의존성 배리어를 내포시킵니다만, 모두가 그런건 29129544a2daSSeongJae Park아니기 때문에 이점에 의존해선 안됩니다. 29139544a2daSSeongJae Park 29149544a2daSSeongJae Park다른 CPU 들도 분할된 캐시를 가지고 있을 수 있지만, 그런 CPU 들은 평범한 메모리 29159544a2daSSeongJae Park액세스를 위해서도 이 분할된 캐시들 사이의 조정을 해야만 합니다. Alpha 는 가장 29169544a2daSSeongJae Park약한 메모리 순서 시맨틱 (semantic) 을 선택함으로써 메모리 배리어가 명시적으로 29179544a2daSSeongJae Park사용되지 않았을 때에는 그런 조정이 필요하지 않게 했습니다. 29189544a2daSSeongJae Park 29199544a2daSSeongJae Park 29209544a2daSSeongJae Park캐시 일관성 VS DMA 29219544a2daSSeongJae Park------------------ 29229544a2daSSeongJae Park 29239544a2daSSeongJae Park모든 시스템이 DMA 를 하는 디바이스에 대해서까지 캐시 일관성을 유지하지는 29249544a2daSSeongJae Park않습니다. 그런 경우, DMA 를 시도하는 디바이스는 RAM 으로부터 잘못된 데이터를 29259544a2daSSeongJae Park읽을 수 있는데, 더티 캐시 라인이 CPU 의 캐시에 머무르고 있고, 바뀐 값이 아직 29269544a2daSSeongJae ParkRAM 에 써지지 않았을 수 있기 때문입니다. 이 문제를 해결하기 위해선, 커널의 29279544a2daSSeongJae Park적절한 부분에서 각 CPU 캐시의 문제되는 비트들을 플러시 (flush) 시켜야만 합니다 29289544a2daSSeongJae Park(그리고 그것들을 무효화 - invalidation - 시킬 수도 있겠죠). 29299544a2daSSeongJae Park 29309544a2daSSeongJae Park또한, 디바이스에 의해 RAM 에 DMA 로 쓰여진 값은 디바이스가 쓰기를 완료한 후에 29319544a2daSSeongJae ParkCPU 의 캐시에서 RAM 으로 쓰여지는 더티 캐시 라인에 의해 덮어써질 수도 있고, CPU 29329544a2daSSeongJae Park의 캐시에 존재하는 캐시 라인이 해당 캐시에서 삭제되고 다시 값을 읽어들이기 29339544a2daSSeongJae Park전까지는 RAM 이 업데이트 되었다는 사실 자체가 숨겨져 버릴 수도 있습니다. 이 29349544a2daSSeongJae Park문제를 해결하기 위해선, 커널의 적절한 부분에서 각 CPU 의 캐시 안의 문제가 되는 29359544a2daSSeongJae Park비트들을 무효화 시켜야 합니다. 29369544a2daSSeongJae Park 29379544a2daSSeongJae Park캐시 관리에 대한 더 많은 정보를 위해선 Documentation/cachetlb.txt 를 29389544a2daSSeongJae Park참고하세요. 29399544a2daSSeongJae Park 29409544a2daSSeongJae Park 29419544a2daSSeongJae Park캐시 일관성 VS MMIO 29429544a2daSSeongJae Park------------------- 29439544a2daSSeongJae Park 29449544a2daSSeongJae ParkMemory mapped I/O 는 일반적으로 CPU 의 메모리 공간 내의 한 윈도우의 특정 부분 29459544a2daSSeongJae Park내의 메모리 지역에 이루어지는데, 이 윈도우는 일반적인, RAM 으로 향하는 29469544a2daSSeongJae Park윈도우와는 다른 특성을 갖습니다. 29479544a2daSSeongJae Park 29489544a2daSSeongJae Park그런 특성 가운데 하나는, 일반적으로 그런 액세스는 캐시를 완전히 우회하고 29499544a2daSSeongJae Park디바이스 버스로 곧바로 향한다는 것입니다. 이 말은 MMIO 액세스는 먼저 29509544a2daSSeongJae Park시작되어서 캐시에서 완료된 메모리 액세스를 추월할 수 있다는 뜻입니다. 이런 29519544a2daSSeongJae Park경우엔 메모리 배리어만으로는 충분치 않고, 만약 캐시된 메모리 쓰기 오퍼레이션과 29529544a2daSSeongJae ParkMMIO 액세스가 어떤 방식으로든 의존적이라면 해당 캐시는 두 오퍼레이션 사이에 29539544a2daSSeongJae Park비워져(flush)야만 합니다. 29549544a2daSSeongJae Park 29559544a2daSSeongJae Park 29569544a2daSSeongJae Park====================== 29579544a2daSSeongJae ParkCPU 들이 저지르는 일들 29589544a2daSSeongJae Park====================== 29599544a2daSSeongJae Park 29609544a2daSSeongJae Park프로그래머는 CPU 가 메모리 오퍼레이션들을 정확히 요청한대로 수행해 줄 것이라고 29619544a2daSSeongJae Park생각하는데, 예를 들어 다음과 같은 코드를 CPU 에게 넘긴다면: 29629544a2daSSeongJae Park 29639544a2daSSeongJae Park a = READ_ONCE(*A); 29649544a2daSSeongJae Park WRITE_ONCE(*B, b); 29659544a2daSSeongJae Park c = READ_ONCE(*C); 29669544a2daSSeongJae Park d = READ_ONCE(*D); 29679544a2daSSeongJae Park WRITE_ONCE(*E, e); 29689544a2daSSeongJae Park 29699544a2daSSeongJae ParkCPU 는 다음 인스트럭션을 처리하기 전에 현재의 인스트럭션을 위한 메모리 29709544a2daSSeongJae Park오퍼레이션을 완료할 것이라 생각하고, 따라서 시스템 외부에서 관찰하기에도 정해진 29719544a2daSSeongJae Park순서대로 오퍼레이션이 수행될 것으로 예상합니다: 29729544a2daSSeongJae Park 29739544a2daSSeongJae Park LOAD *A, STORE *B, LOAD *C, LOAD *D, STORE *E. 29749544a2daSSeongJae Park 29759544a2daSSeongJae Park 29769544a2daSSeongJae Park당연하지만, 실제로는 훨씬 엉망입니다. 많은 CPU 와 컴파일러에서 앞의 가정은 29779544a2daSSeongJae Park성립하지 못하는데 그 이유는 다음과 같습니다: 29789544a2daSSeongJae Park 29799544a2daSSeongJae Park (*) 로드 오퍼레이션들은 실행을 계속 해나가기 위해 곧바로 완료될 필요가 있는 29809544a2daSSeongJae Park 경우가 많은 반면, 스토어 오퍼레이션들은 종종 별다른 문제 없이 유예될 수 29819544a2daSSeongJae Park 있습니다; 29829544a2daSSeongJae Park 29839544a2daSSeongJae Park (*) 로드 오퍼레이션들은 예측적으로 수행될 수 있으며, 필요없는 로드였다고 29849544a2daSSeongJae Park 증명된 예측적 로드의 결과는 버려집니다; 29859544a2daSSeongJae Park 29869544a2daSSeongJae Park (*) 로드 오퍼레이션들은 예측적으로 수행될 수 있으므로, 예상된 이벤트의 29879544a2daSSeongJae Park 시퀀스와 다른 시간에 로드가 이뤄질 수 있습니다; 29889544a2daSSeongJae Park 29899544a2daSSeongJae Park (*) 메모리 액세스 순서는 CPU 버스와 캐시를 좀 더 잘 사용할 수 있도록 재배치 29909544a2daSSeongJae Park 될 수 있습니다; 29919544a2daSSeongJae Park 29929544a2daSSeongJae Park (*) 로드와 스토어는 인접한 위치에의 액세스들을 일괄적으로 처리할 수 있는 29939544a2daSSeongJae Park 메모리나 I/O 하드웨어 (메모리와 PCI 디바이스 둘 다 이게 가능할 수 29949544a2daSSeongJae Park 있습니다) 에 대해 요청되는 경우, 개별 오퍼레이션을 위한 트랜잭션 설정 29959544a2daSSeongJae Park 비용을 아끼기 위해 조합되어 실행될 수 있습니다; 그리고 29969544a2daSSeongJae Park 29979544a2daSSeongJae Park (*) 해당 CPU 의 데이터 캐시가 순서에 영향을 끼칠 수도 있고, 캐시 일관성 29989544a2daSSeongJae Park 메커니즘이 - 스토어가 실제로 캐시에 도달한다면 - 이 문제를 완화시킬 수는 29999544a2daSSeongJae Park 있지만 이 일관성 관리가 다른 CPU 들에도 같은 순서로 전달된다는 보장은 30009544a2daSSeongJae Park 없습니다. 30019544a2daSSeongJae Park 30029544a2daSSeongJae Park따라서, 앞의 코드에 대해 다른 CPU 가 보는 결과는 다음과 같을 수 있습니다: 30039544a2daSSeongJae Park 30049544a2daSSeongJae Park LOAD *A, ..., LOAD {*C,*D}, STORE *E, STORE *B 30059544a2daSSeongJae Park 30069544a2daSSeongJae Park ("LOAD {*C,*D}" 는 조합된 로드입니다) 30079544a2daSSeongJae Park 30089544a2daSSeongJae Park 30099544a2daSSeongJae Park하지만, CPU 는 스스로는 일관적일 것을 보장합니다: CPU _자신_ 의 액세스들은 30109544a2daSSeongJae Park자신에게는 메모리 배리어가 없음에도 불구하고 정확히 순서 세워진 것으로 보여질 30119544a2daSSeongJae Park것입니다. 예를 들어 다음의 코드가 주어졌다면: 30129544a2daSSeongJae Park 30139544a2daSSeongJae Park U = READ_ONCE(*A); 30149544a2daSSeongJae Park WRITE_ONCE(*A, V); 30159544a2daSSeongJae Park WRITE_ONCE(*A, W); 30169544a2daSSeongJae Park X = READ_ONCE(*A); 30179544a2daSSeongJae Park WRITE_ONCE(*A, Y); 30189544a2daSSeongJae Park Z = READ_ONCE(*A); 30199544a2daSSeongJae Park 30209544a2daSSeongJae Park그리고 외부의 영향에 의한 간섭이 없다고 가정하면, 최종 결과는 다음과 같이 30219544a2daSSeongJae Park나타날 것이라고 예상될 수 있습니다: 30229544a2daSSeongJae Park 30239544a2daSSeongJae Park U == *A 의 최초 값 30249544a2daSSeongJae Park X == W 30259544a2daSSeongJae Park Z == Y 30269544a2daSSeongJae Park *A == Y 30279544a2daSSeongJae Park 30289544a2daSSeongJae Park앞의 코드는 CPU 가 다음의 메모리 액세스 시퀀스를 만들도록 할겁니다: 30299544a2daSSeongJae Park 30309544a2daSSeongJae Park U=LOAD *A, STORE *A=V, STORE *A=W, X=LOAD *A, STORE *A=Y, Z=LOAD *A 30319544a2daSSeongJae Park 30329544a2daSSeongJae Park하지만, 별다른 개입이 없고 프로그램의 시야에 이 세상이 여전히 일관적이라고 30339544a2daSSeongJae Park보인다는 보장만 지켜진다면 이 시퀀스는 어떤 조합으로든 재구성될 수 있으며, 각 30349544a2daSSeongJae Park액세스들은 합쳐지거나 버려질 수 있습니다. 일부 아키텍쳐에서 CPU 는 같은 위치에 30359544a2daSSeongJae Park대한 연속적인 로드 오퍼레이션들을 재배치 할 수 있기 때문에 앞의 예에서의 30369544a2daSSeongJae ParkREAD_ONCE() 와 WRITE_ONCE() 는 반드시 존재해야 함을 알아두세요. 그런 종류의 30379544a2daSSeongJae Park아키텍쳐에서 READ_ONCE() 와 WRITE_ONCE() 는 이 문제를 막기 위해 필요한 일을 30389544a2daSSeongJae Park뭐가 됐든지 하게 되는데, 예를 들어 Itanium 에서는 READ_ONCE() 와 WRITE_ONCE() 30399544a2daSSeongJae Park가 사용하는 volatile 캐스팅은 GCC 가 그런 재배치를 방지하는 특수 인스트럭션인 30409544a2daSSeongJae Parkld.acq 와 stl.rel 인스트럭션을 각각 만들어 내도록 합니다. 30419544a2daSSeongJae Park 30429544a2daSSeongJae Park컴파일러 역시 이 시퀀스의 액세스들을 CPU 가 보기도 전에 합치거나 버리거나 뒤로 30439544a2daSSeongJae Park미뤄버릴 수 있습니다. 30449544a2daSSeongJae Park 30459544a2daSSeongJae Park예를 들어: 30469544a2daSSeongJae Park 30479544a2daSSeongJae Park *A = V; 30489544a2daSSeongJae Park *A = W; 30499544a2daSSeongJae Park 30509544a2daSSeongJae Park는 다음과 같이 변형될 수 있습니다: 30519544a2daSSeongJae Park 30529544a2daSSeongJae Park *A = W; 30539544a2daSSeongJae Park 30549544a2daSSeongJae Park따라서, 쓰기 배리어나 WRITE_ONCE() 가 없다면 *A 로의 V 값의 저장의 효과는 30559544a2daSSeongJae Park사라진다고 가정될 수 있습니다. 비슷하게: 30569544a2daSSeongJae Park 30579544a2daSSeongJae Park *A = Y; 30589544a2daSSeongJae Park Z = *A; 30599544a2daSSeongJae Park 30609544a2daSSeongJae Park는, 메모리 배리어나 READ_ONCE() 와 WRITE_ONCE() 없이는 다음과 같이 변형될 수 30619544a2daSSeongJae Park있습니다: 30629544a2daSSeongJae Park 30639544a2daSSeongJae Park *A = Y; 30649544a2daSSeongJae Park Z = Y; 30659544a2daSSeongJae Park 30669544a2daSSeongJae Park그리고 이 LOAD 오퍼레이션은 CPU 바깥에는 아예 보이지 않습니다. 30679544a2daSSeongJae Park 30689544a2daSSeongJae Park 30699544a2daSSeongJae Park그리고, ALPHA 가 있다 30709544a2daSSeongJae Park--------------------- 30719544a2daSSeongJae Park 30729544a2daSSeongJae ParkDEC Alpha CPU 는 가장 완화된 메모리 순서의 CPU 중 하나입니다. 뿐만 아니라, 30739544a2daSSeongJae ParkAlpha CPU 의 일부 버전은 분할된 데이터 캐시를 가지고 있어서, 의미적으로 30749544a2daSSeongJae Park관계되어 있는 두개의 캐시 라인이 서로 다른 시간에 업데이트 되는게 가능합니다. 30759544a2daSSeongJae Park이게 데이터 의존성 배리어가 정말 필요해지는 부분인데, 데이터 의존성 배리어는 30769544a2daSSeongJae Park메모리 일관성 시스템과 함께 두개의 캐시를 동기화 시켜서, 포인터 변경과 새로운 30779544a2daSSeongJae Park데이터의 발견을 올바른 순서로 일어나게 하기 때문입니다. 30789544a2daSSeongJae Park 30799544a2daSSeongJae Park리눅스 커널의 메모리 배리어 모델은 Alpha 에 기초해서 정의되었습니다. 30809544a2daSSeongJae Park 30819544a2daSSeongJae Park위의 "캐시 일관성" 서브섹션을 참고하세요. 30829544a2daSSeongJae Park 30839544a2daSSeongJae Park 30849544a2daSSeongJae Park가상 머신 게스트 30859544a2daSSeongJae Park---------------- 30869544a2daSSeongJae Park 30879544a2daSSeongJae Park가상 머신에서 동작하는 게스트들은 게스트 자체는 SMP 지원 없이 컴파일 되었다 30889544a2daSSeongJae Park해도 SMP 영향을 받을 수 있습니다. 이건 UP 커널을 사용하면서 SMP 호스트와 30899544a2daSSeongJae Park결부되어 발생하는 부작용입니다. 이 경우에는 mandatory 배리어를 사용해서 문제를 30909544a2daSSeongJae Park해결할 수 있겠지만 그런 해결은 대부분의 경우 최적의 해결책이 아닙니다. 30919544a2daSSeongJae Park 30929544a2daSSeongJae Park이 문제를 완벽하게 해결하기 위해, 로우 레벨의 virt_mb() 등의 매크로를 사용할 수 30939544a2daSSeongJae Park있습니다. 이것들은 SMP 가 활성화 되어 있다면 smp_mb() 등과 동일한 효과를 30949544a2daSSeongJae Park갖습니다만, SMP 와 SMP 아닌 시스템 모두에 대해 동일한 코드를 만들어냅니다. 30959544a2daSSeongJae Park예를 들어, 가상 머신 게스트들은 (SMP 일 수 있는) 호스트와 동기화를 할 때에는 30969544a2daSSeongJae Parksmp_mb() 가 아니라 virt_mb() 를 사용해야 합니다. 30979544a2daSSeongJae Park 30989544a2daSSeongJae Park이것들은 smp_mb() 류의 것들과 모든 부분에서 동일하며, 특히, MMIO 의 영향에 30999544a2daSSeongJae Park대해서는 간여하지 않습니다: MMIO 의 영향을 제어하려면, mandatory 배리어를 31009544a2daSSeongJae Park사용하시기 바랍니다. 31019544a2daSSeongJae Park 31029544a2daSSeongJae Park 31039544a2daSSeongJae Park======= 31049544a2daSSeongJae Park사용 예 31059544a2daSSeongJae Park======= 31069544a2daSSeongJae Park 31079544a2daSSeongJae Park순환식 버퍼 31089544a2daSSeongJae Park----------- 31099544a2daSSeongJae Park 31109544a2daSSeongJae Park메모리 배리어는 순환식 버퍼를 생성자(producer)와 소비자(consumer) 사이의 31119544a2daSSeongJae Park동기화에 락을 사용하지 않고 구현하는데에 사용될 수 있습니다. 더 자세한 내용을 31129544a2daSSeongJae Park위해선 다음을 참고하세요: 31139544a2daSSeongJae Park 31149544a2daSSeongJae Park Documentation/circular-buffers.txt 31159544a2daSSeongJae Park 31169544a2daSSeongJae Park 31179544a2daSSeongJae Park========= 31189544a2daSSeongJae Park참고 문헌 31199544a2daSSeongJae Park========= 31209544a2daSSeongJae Park 31219544a2daSSeongJae ParkAlpha AXP Architecture Reference Manual, Second Edition (Sites & Witek, 31229544a2daSSeongJae ParkDigital Press) 31239544a2daSSeongJae Park Chapter 5.2: Physical Address Space Characteristics 31249544a2daSSeongJae Park Chapter 5.4: Caches and Write Buffers 31259544a2daSSeongJae Park Chapter 5.5: Data Sharing 31269544a2daSSeongJae Park Chapter 5.6: Read/Write Ordering 31279544a2daSSeongJae Park 31289544a2daSSeongJae ParkAMD64 Architecture Programmer's Manual Volume 2: System Programming 31299544a2daSSeongJae Park Chapter 7.1: Memory-Access Ordering 31309544a2daSSeongJae Park Chapter 7.4: Buffering and Combining Memory Writes 31319544a2daSSeongJae Park 31329544a2daSSeongJae ParkIA-32 Intel Architecture Software Developer's Manual, Volume 3: 31339544a2daSSeongJae ParkSystem Programming Guide 31349544a2daSSeongJae Park Chapter 7.1: Locked Atomic Operations 31359544a2daSSeongJae Park Chapter 7.2: Memory Ordering 31369544a2daSSeongJae Park Chapter 7.4: Serializing Instructions 31379544a2daSSeongJae Park 31389544a2daSSeongJae ParkThe SPARC Architecture Manual, Version 9 31399544a2daSSeongJae Park Chapter 8: Memory Models 31409544a2daSSeongJae Park Appendix D: Formal Specification of the Memory Models 31419544a2daSSeongJae Park Appendix J: Programming with the Memory Models 31429544a2daSSeongJae Park 31439544a2daSSeongJae ParkUltraSPARC Programmer Reference Manual 31449544a2daSSeongJae Park Chapter 5: Memory Accesses and Cacheability 31459544a2daSSeongJae Park Chapter 15: Sparc-V9 Memory Models 31469544a2daSSeongJae Park 31479544a2daSSeongJae ParkUltraSPARC III Cu User's Manual 31489544a2daSSeongJae Park Chapter 9: Memory Models 31499544a2daSSeongJae Park 31509544a2daSSeongJae ParkUltraSPARC IIIi Processor User's Manual 31519544a2daSSeongJae Park Chapter 8: Memory Models 31529544a2daSSeongJae Park 31539544a2daSSeongJae ParkUltraSPARC Architecture 2005 31549544a2daSSeongJae Park Chapter 9: Memory 31559544a2daSSeongJae Park Appendix D: Formal Specifications of the Memory Models 31569544a2daSSeongJae Park 31579544a2daSSeongJae ParkUltraSPARC T1 Supplement to the UltraSPARC Architecture 2005 31589544a2daSSeongJae Park Chapter 8: Memory Models 31599544a2daSSeongJae Park Appendix F: Caches and Cache Coherency 31609544a2daSSeongJae Park 31619544a2daSSeongJae ParkSolaris Internals, Core Kernel Architecture, p63-68: 31629544a2daSSeongJae Park Chapter 3.3: Hardware Considerations for Locks and 31639544a2daSSeongJae Park Synchronization 31649544a2daSSeongJae Park 31659544a2daSSeongJae ParkUnix Systems for Modern Architectures, Symmetric Multiprocessing and Caching 31669544a2daSSeongJae Parkfor Kernel Programmers: 31679544a2daSSeongJae Park Chapter 13: Other Memory Models 31689544a2daSSeongJae Park 31699544a2daSSeongJae ParkIntel Itanium Architecture Software Developer's Manual: Volume 1: 31709544a2daSSeongJae Park Section 2.6: Speculation 31719544a2daSSeongJae Park Section 4.4: Memory Access 3172