1a45fdbebSJassi Brar# SPDX-License-Identifier: (GPL-2.0 OR BSD-2-Clause)
2a45fdbebSJassi Brar%YAML 1.2
3a45fdbebSJassi Brar---
4a45fdbebSJassi Brar$id: http://devicetree.org/schemas/usb/maxim,max3420-udc.yaml#
5a45fdbebSJassi Brar$schema: http://devicetree.org/meta-schemas/core.yaml#
6a45fdbebSJassi Brar
7a45fdbebSJassi Brartitle: MAXIM MAX3420/1 USB Peripheral Controller
8a45fdbebSJassi Brar
9a45fdbebSJassi Brarmaintainers:
10a45fdbebSJassi Brar  - Jassi Brar <jaswinder.singh@linaro.org>
11a45fdbebSJassi Brar
12a45fdbebSJassi Brardescription: |
13a45fdbebSJassi Brar  The controller provices USB2.0 compliant FullSpeed peripheral
14a45fdbebSJassi Brar  implementation over the SPI interface.
15a45fdbebSJassi Brar
16a45fdbebSJassi Brar  Specifications about the part can be found at:
17a45fdbebSJassi Brar    http://datasheets.maximintegrated.com/en/ds/MAX3420E.pdf
18a45fdbebSJassi Brar
19a45fdbebSJassi Brarproperties:
20a45fdbebSJassi Brar  compatible:
21a45fdbebSJassi Brar    enum:
22a45fdbebSJassi Brar      - maxim,max3420-udc
23a45fdbebSJassi Brar      - maxim,max3421-udc
24a45fdbebSJassi Brar
25a45fdbebSJassi Brar  reg:
26a45fdbebSJassi Brar    maxItems: 1
27a45fdbebSJassi Brar
28a45fdbebSJassi Brar  interrupts:
29a45fdbebSJassi Brar    items:
30a45fdbebSJassi Brar      - description: usb irq from max3420
31a45fdbebSJassi Brar      - description: vbus detection irq
32a45fdbebSJassi Brar    minItems: 1
33a45fdbebSJassi Brar    maxItems: 2
34a45fdbebSJassi Brar
35a45fdbebSJassi Brar  interrupt-names:
36a45fdbebSJassi Brar    items:
37a45fdbebSJassi Brar      - const: udc
38a45fdbebSJassi Brar      - const: vbus
39a45fdbebSJassi Brar    minItems: 1
40a45fdbebSJassi Brar    maxItems: 2
41a45fdbebSJassi Brar
42a45fdbebSJassi Brar  spi-max-frequency:
43a45fdbebSJassi Brar    maximum: 26000000
44a45fdbebSJassi Brar
45a45fdbebSJassi Brarrequired:
46a45fdbebSJassi Brar  - compatible
47a45fdbebSJassi Brar  - reg
48a45fdbebSJassi Brar  - interrupts
49a45fdbebSJassi Brar  - interrupt-names
50a45fdbebSJassi Brar
51a45fdbebSJassi BraradditionalProperties: false
52a45fdbebSJassi Brar
53a45fdbebSJassi Brarexamples:
54a45fdbebSJassi Brar  - |
55a45fdbebSJassi Brar      #include <dt-bindings/gpio/gpio.h>
56a45fdbebSJassi Brar      #include <dt-bindings/interrupt-controller/irq.h>
57a45fdbebSJassi Brar      spi0 {
58a45fdbebSJassi Brar            #address-cells = <1>;
59a45fdbebSJassi Brar            #size-cells = <0>;
60a45fdbebSJassi Brar
61a45fdbebSJassi Brar            udc@0 {
62a45fdbebSJassi Brar                  compatible = "maxim,max3420-udc";
63a45fdbebSJassi Brar                  reg = <0>;
64a45fdbebSJassi Brar                  interrupt-parent = <&gpio>;
65a45fdbebSJassi Brar                  interrupts = <0 IRQ_TYPE_EDGE_FALLING>, <10 IRQ_TYPE_EDGE_BOTH>;
66a45fdbebSJassi Brar                  interrupt-names = "udc", "vbus";
67a45fdbebSJassi Brar                  spi-max-frequency = <12500000>;
68a45fdbebSJassi Brar            };
69a45fdbebSJassi Brar      };
70