1f384720eSJonathan Cameron# SPDX-License-Identifier: (GPL-2.0 OR BSD-2-Clause)
2f384720eSJonathan Cameron%YAML 1.2
3f384720eSJonathan Cameron---
4f384720eSJonathan Cameron$id: http://devicetree.org/schemas/iio/adc/aspeed,ast2400-adc.yaml#
5f384720eSJonathan Cameron$schema: http://devicetree.org/meta-schemas/core.yaml#
6f384720eSJonathan Cameron
7f384720eSJonathan Camerontitle: ADC that forms part of an ASPEED server management processor.
8f384720eSJonathan Cameron
9f384720eSJonathan Cameronmaintainers:
10f384720eSJonathan Cameron  - Joel Stanley <joel@jms.id.au>
11f384720eSJonathan Cameron
12f384720eSJonathan Camerondescription:
13f384720eSJonathan Cameron  This device is a 10-bit converter for 16 voltage channels.  All inputs are
14f384720eSJonathan Cameron  single ended.
15f384720eSJonathan Cameron
16f384720eSJonathan Cameronproperties:
17f384720eSJonathan Cameron  compatible:
18f384720eSJonathan Cameron    enum:
19f384720eSJonathan Cameron      - aspeed,ast2400-adc
20f384720eSJonathan Cameron      - aspeed,ast2500-adc
21f384720eSJonathan Cameron
22f384720eSJonathan Cameron  reg:
23f384720eSJonathan Cameron    maxItems: 1
24f384720eSJonathan Cameron
25f384720eSJonathan Cameron  clocks:
26f384720eSJonathan Cameron    description:
27f384720eSJonathan Cameron      Input clock used to derive the sample clock. Expected to be the
28f384720eSJonathan Cameron      SoC's APB clock.
29f384720eSJonathan Cameron
30f384720eSJonathan Cameron  resets:
31f384720eSJonathan Cameron    maxItems: 1
32f384720eSJonathan Cameron
33f384720eSJonathan Cameron  "#io-channel-cells":
34f384720eSJonathan Cameron    const: 1
35f384720eSJonathan Cameron
36f384720eSJonathan Cameronrequired:
37f384720eSJonathan Cameron  - compatible
38f384720eSJonathan Cameron  - reg
39f384720eSJonathan Cameron  - clocks
40f384720eSJonathan Cameron  - resets
41f384720eSJonathan Cameron  - "#io-channel-cells"
42f384720eSJonathan Cameron
43f384720eSJonathan CameronadditionalProperties: false
44f384720eSJonathan Cameron
45f384720eSJonathan Cameronexamples:
46f384720eSJonathan Cameron  - |
47f384720eSJonathan Cameron    #include <dt-bindings/clock/aspeed-clock.h>
48f384720eSJonathan Cameron    adc@1e6e9000 {
49f384720eSJonathan Cameron        compatible = "aspeed,ast2400-adc";
50f384720eSJonathan Cameron        reg = <0x1e6e9000 0xb0>;
51f384720eSJonathan Cameron        clocks = <&syscon ASPEED_CLK_APB>;
52f384720eSJonathan Cameron        resets = <&syscon ASPEED_RESET_ADC>;
53f384720eSJonathan Cameron        #io-channel-cells = <1>;
54f384720eSJonathan Cameron    };
55f384720eSJonathan Cameron...
56