1d05a5804SJonathan Marek# SPDX-License-Identifier: (GPL-2.0-only OR BSD-2-Clause) 2d05a5804SJonathan Marek%YAML 1.2 3d05a5804SJonathan Marek--- 4d05a5804SJonathan Marek$id: http://devicetree.org/schemas/clock/qcom,dispcc-sm8x50.yaml# 5d05a5804SJonathan Marek$schema: http://devicetree.org/meta-schemas/core.yaml# 6d05a5804SJonathan Marek 7d05a5804SJonathan Marektitle: Qualcomm Display Clock & Reset Controller Binding for SM8150/SM8250 8d05a5804SJonathan Marek 9d05a5804SJonathan Marekmaintainers: 10d05a5804SJonathan Marek - Jonathan Marek <jonathan@marek.ca> 11d05a5804SJonathan Marek 12d05a5804SJonathan Marekdescription: | 13d05a5804SJonathan Marek Qualcomm display clock control module which supports the clocks, resets and 14d05a5804SJonathan Marek power domains on SM8150 and SM8250. 15d05a5804SJonathan Marek 16d05a5804SJonathan Marek See also: 17d05a5804SJonathan Marek dt-bindings/clock/qcom,dispcc-sm8150.h 18d05a5804SJonathan Marek dt-bindings/clock/qcom,dispcc-sm8250.h 19d05a5804SJonathan Marek 20d05a5804SJonathan Marekproperties: 21d05a5804SJonathan Marek compatible: 22d05a5804SJonathan Marek enum: 23*8ff48c82SBjorn Andersson - qcom,sc8180x-dispcc 24d05a5804SJonathan Marek - qcom,sm8150-dispcc 25d05a5804SJonathan Marek - qcom,sm8250-dispcc 26d05a5804SJonathan Marek 27d05a5804SJonathan Marek clocks: 28d05a5804SJonathan Marek items: 29d05a5804SJonathan Marek - description: Board XO source 30d05a5804SJonathan Marek - description: Byte clock from DSI PHY0 31d05a5804SJonathan Marek - description: Pixel clock from DSI PHY0 32d05a5804SJonathan Marek - description: Byte clock from DSI PHY1 33d05a5804SJonathan Marek - description: Pixel clock from DSI PHY1 34d05a5804SJonathan Marek - description: Link clock from DP PHY 35d05a5804SJonathan Marek - description: VCO DIV clock from DP PHY 36d05a5804SJonathan Marek 37d05a5804SJonathan Marek clock-names: 38d05a5804SJonathan Marek items: 39d05a5804SJonathan Marek - const: bi_tcxo 40d05a5804SJonathan Marek - const: dsi0_phy_pll_out_byteclk 41d05a5804SJonathan Marek - const: dsi0_phy_pll_out_dsiclk 42d05a5804SJonathan Marek - const: dsi1_phy_pll_out_byteclk 43d05a5804SJonathan Marek - const: dsi1_phy_pll_out_dsiclk 44d05a5804SJonathan Marek - const: dp_phy_pll_link_clk 45d05a5804SJonathan Marek - const: dp_phy_pll_vco_div_clk 46d05a5804SJonathan Marek 47d05a5804SJonathan Marek '#clock-cells': 48d05a5804SJonathan Marek const: 1 49d05a5804SJonathan Marek 50d05a5804SJonathan Marek '#reset-cells': 51d05a5804SJonathan Marek const: 1 52d05a5804SJonathan Marek 53d05a5804SJonathan Marek '#power-domain-cells': 54d05a5804SJonathan Marek const: 1 55d05a5804SJonathan Marek 56d05a5804SJonathan Marek reg: 57d05a5804SJonathan Marek maxItems: 1 58d05a5804SJonathan Marek 59d05a5804SJonathan Marekrequired: 60d05a5804SJonathan Marek - compatible 61d05a5804SJonathan Marek - reg 62d05a5804SJonathan Marek - clocks 63d05a5804SJonathan Marek - clock-names 64d05a5804SJonathan Marek - '#clock-cells' 65d05a5804SJonathan Marek - '#reset-cells' 66d05a5804SJonathan Marek - '#power-domain-cells' 67d05a5804SJonathan Marek 68d05a5804SJonathan MarekadditionalProperties: false 69d05a5804SJonathan Marek 70d05a5804SJonathan Marekexamples: 71d05a5804SJonathan Marek - | 72d05a5804SJonathan Marek #include <dt-bindings/clock/qcom,rpmh.h> 73d05a5804SJonathan Marek clock-controller@af00000 { 74d05a5804SJonathan Marek compatible = "qcom,sm8250-dispcc"; 75d05a5804SJonathan Marek reg = <0x0af00000 0x10000>; 76d05a5804SJonathan Marek clocks = <&rpmhcc RPMH_CXO_CLK>, 77d05a5804SJonathan Marek <&dsi0_phy 0>, 78d05a5804SJonathan Marek <&dsi0_phy 1>, 79d05a5804SJonathan Marek <&dsi1_phy 0>, 80d05a5804SJonathan Marek <&dsi1_phy 1>, 81d05a5804SJonathan Marek <&dp_phy 0>, 82d05a5804SJonathan Marek <&dp_phy 1>; 83d05a5804SJonathan Marek clock-names = "bi_tcxo", 84d05a5804SJonathan Marek "dsi0_phy_pll_out_byteclk", 85d05a5804SJonathan Marek "dsi0_phy_pll_out_dsiclk", 86d05a5804SJonathan Marek "dsi1_phy_pll_out_byteclk", 87d05a5804SJonathan Marek "dsi1_phy_pll_out_dsiclk", 88d05a5804SJonathan Marek "dp_phy_pll_link_clk", 89d05a5804SJonathan Marek "dp_phy_pll_vco_div_clk"; 90d05a5804SJonathan Marek #clock-cells = <1>; 91d05a5804SJonathan Marek #reset-cells = <1>; 92d05a5804SJonathan Marek #power-domain-cells = <1>; 93d05a5804SJonathan Marek }; 94d05a5804SJonathan Marek... 95