1f113a51aSChun-Jie Chen# SPDX-License-Identifier: (GPL-2.0 OR BSD-2-Clause) 2f113a51aSChun-Jie Chen%YAML 1.2 3f113a51aSChun-Jie Chen--- 4*4b71ed9fSRob Herring$id: http://devicetree.org/schemas/arm/mediatek/mediatek,mt8186-sys-clock.yaml# 5*4b71ed9fSRob Herring$schema: http://devicetree.org/meta-schemas/core.yaml# 6f113a51aSChun-Jie Chen 7f113a51aSChun-Jie Chentitle: MediaTek System Clock Controller for MT8186 8f113a51aSChun-Jie Chen 9f113a51aSChun-Jie Chenmaintainers: 10f113a51aSChun-Jie Chen - Chun-Jie Chen <chun-jie.chen@mediatek.com> 11f113a51aSChun-Jie Chen 12f113a51aSChun-Jie Chendescription: | 13f113a51aSChun-Jie Chen The clock architecture in MediaTek like below 14f113a51aSChun-Jie Chen PLLs --> 15f113a51aSChun-Jie Chen dividers --> 16f113a51aSChun-Jie Chen muxes 17f113a51aSChun-Jie Chen --> 18f113a51aSChun-Jie Chen clock gate 19f113a51aSChun-Jie Chen 20f113a51aSChun-Jie Chen The apmixedsys provides most of PLLs which generated from SoC 26m. 21f113a51aSChun-Jie Chen The topckgen provides dividers and muxes which provide the clock source to other IP blocks. 22f113a51aSChun-Jie Chen The infracfg_ao provides clock gate in peripheral and infrastructure IP blocks. 23f113a51aSChun-Jie Chen The mcusys provides mux control to select the clock source in AP MCU. 24f113a51aSChun-Jie Chen The device nodes also provide the system control capacity for configuration. 25f113a51aSChun-Jie Chen 26f113a51aSChun-Jie Chenproperties: 27f113a51aSChun-Jie Chen compatible: 28f113a51aSChun-Jie Chen items: 29f113a51aSChun-Jie Chen - enum: 30f113a51aSChun-Jie Chen - mediatek,mt8186-mcusys 31f113a51aSChun-Jie Chen - mediatek,mt8186-topckgen 32f113a51aSChun-Jie Chen - mediatek,mt8186-infracfg_ao 33f113a51aSChun-Jie Chen - mediatek,mt8186-apmixedsys 34f113a51aSChun-Jie Chen - const: syscon 35f113a51aSChun-Jie Chen 36f113a51aSChun-Jie Chen reg: 37f113a51aSChun-Jie Chen maxItems: 1 38f113a51aSChun-Jie Chen 39f113a51aSChun-Jie Chen '#clock-cells': 40f113a51aSChun-Jie Chen const: 1 41f113a51aSChun-Jie Chen 422336db64SRex-BC Chen '#reset-cells': 432336db64SRex-BC Chen const: 1 442336db64SRex-BC Chen 45f113a51aSChun-Jie Chenrequired: 46f113a51aSChun-Jie Chen - compatible 47f113a51aSChun-Jie Chen - reg 48f113a51aSChun-Jie Chen 49f113a51aSChun-Jie ChenadditionalProperties: false 50f113a51aSChun-Jie Chen 51f113a51aSChun-Jie Chenexamples: 52f113a51aSChun-Jie Chen - | 53f113a51aSChun-Jie Chen topckgen: syscon@10000000 { 54f113a51aSChun-Jie Chen compatible = "mediatek,mt8186-topckgen", "syscon"; 55f113a51aSChun-Jie Chen reg = <0x10000000 0x1000>; 56f113a51aSChun-Jie Chen #clock-cells = <1>; 57f113a51aSChun-Jie Chen }; 58