1*f113a51aSChun-Jie Chen# SPDX-License-Identifier: (GPL-2.0 OR BSD-2-Clause)
2*f113a51aSChun-Jie Chen%YAML 1.2
3*f113a51aSChun-Jie Chen---
4*f113a51aSChun-Jie Chen$id: "http://devicetree.org/schemas/arm/mediatek/mediatek,mt8186-clock.yaml#"
5*f113a51aSChun-Jie Chen$schema: "http://devicetree.org/meta-schemas/core.yaml#"
6*f113a51aSChun-Jie Chen
7*f113a51aSChun-Jie Chentitle: MediaTek Functional Clock Controller for MT8186
8*f113a51aSChun-Jie Chen
9*f113a51aSChun-Jie Chenmaintainers:
10*f113a51aSChun-Jie Chen  - Chun-Jie Chen <chun-jie.chen@mediatek.com>
11*f113a51aSChun-Jie Chen
12*f113a51aSChun-Jie Chendescription: |
13*f113a51aSChun-Jie Chen  The clock architecture in MediaTek like below
14*f113a51aSChun-Jie Chen  PLLs -->
15*f113a51aSChun-Jie Chen          dividers -->
16*f113a51aSChun-Jie Chen                      muxes
17*f113a51aSChun-Jie Chen                           -->
18*f113a51aSChun-Jie Chen                              clock gate
19*f113a51aSChun-Jie Chen
20*f113a51aSChun-Jie Chen  The devices provide clock gate control in different IP blocks.
21*f113a51aSChun-Jie Chen
22*f113a51aSChun-Jie Chenproperties:
23*f113a51aSChun-Jie Chen  compatible:
24*f113a51aSChun-Jie Chen    items:
25*f113a51aSChun-Jie Chen      - enum:
26*f113a51aSChun-Jie Chen          - mediatek,mt8186-imp_iic_wrap
27*f113a51aSChun-Jie Chen          - mediatek,mt8186-mfgsys
28*f113a51aSChun-Jie Chen          - mediatek,mt8186-wpesys
29*f113a51aSChun-Jie Chen          - mediatek,mt8186-imgsys1
30*f113a51aSChun-Jie Chen          - mediatek,mt8186-imgsys2
31*f113a51aSChun-Jie Chen          - mediatek,mt8186-vdecsys
32*f113a51aSChun-Jie Chen          - mediatek,mt8186-vencsys
33*f113a51aSChun-Jie Chen          - mediatek,mt8186-camsys
34*f113a51aSChun-Jie Chen          - mediatek,mt8186-camsys_rawa
35*f113a51aSChun-Jie Chen          - mediatek,mt8186-camsys_rawb
36*f113a51aSChun-Jie Chen          - mediatek,mt8186-mdpsys
37*f113a51aSChun-Jie Chen          - mediatek,mt8186-ipesys
38*f113a51aSChun-Jie Chen  reg:
39*f113a51aSChun-Jie Chen    maxItems: 1
40*f113a51aSChun-Jie Chen
41*f113a51aSChun-Jie Chen  '#clock-cells':
42*f113a51aSChun-Jie Chen    const: 1
43*f113a51aSChun-Jie Chen
44*f113a51aSChun-Jie Chenrequired:
45*f113a51aSChun-Jie Chen  - compatible
46*f113a51aSChun-Jie Chen  - reg
47*f113a51aSChun-Jie Chen
48*f113a51aSChun-Jie ChenadditionalProperties: false
49*f113a51aSChun-Jie Chen
50*f113a51aSChun-Jie Chenexamples:
51*f113a51aSChun-Jie Chen  - |
52*f113a51aSChun-Jie Chen    imp_iic_wrap: clock-controller@11017000 {
53*f113a51aSChun-Jie Chen        compatible = "mediatek,mt8186-imp_iic_wrap";
54*f113a51aSChun-Jie Chen        reg = <0x11017000 0x1000>;
55*f113a51aSChun-Jie Chen        #clock-cells = <1>;
56*f113a51aSChun-Jie Chen    };
57