1f113a51aSChun-Jie Chen# SPDX-License-Identifier: (GPL-2.0 OR BSD-2-Clause) 2f113a51aSChun-Jie Chen%YAML 1.2 3f113a51aSChun-Jie Chen--- 4*4b71ed9fSRob Herring$id: http://devicetree.org/schemas/arm/mediatek/mediatek,mt8186-clock.yaml# 5*4b71ed9fSRob Herring$schema: http://devicetree.org/meta-schemas/core.yaml# 6f113a51aSChun-Jie Chen 7f113a51aSChun-Jie Chentitle: MediaTek Functional Clock Controller for MT8186 8f113a51aSChun-Jie Chen 9f113a51aSChun-Jie Chenmaintainers: 10f113a51aSChun-Jie Chen - Chun-Jie Chen <chun-jie.chen@mediatek.com> 11f113a51aSChun-Jie Chen 12f113a51aSChun-Jie Chendescription: | 13f113a51aSChun-Jie Chen The clock architecture in MediaTek like below 14f113a51aSChun-Jie Chen PLLs --> 15f113a51aSChun-Jie Chen dividers --> 16f113a51aSChun-Jie Chen muxes 17f113a51aSChun-Jie Chen --> 18f113a51aSChun-Jie Chen clock gate 19f113a51aSChun-Jie Chen 20f113a51aSChun-Jie Chen The devices provide clock gate control in different IP blocks. 21f113a51aSChun-Jie Chen 22f113a51aSChun-Jie Chenproperties: 23f113a51aSChun-Jie Chen compatible: 24f113a51aSChun-Jie Chen items: 25f113a51aSChun-Jie Chen - enum: 26f113a51aSChun-Jie Chen - mediatek,mt8186-imp_iic_wrap 27f113a51aSChun-Jie Chen - mediatek,mt8186-mfgsys 28f113a51aSChun-Jie Chen - mediatek,mt8186-wpesys 29f113a51aSChun-Jie Chen - mediatek,mt8186-imgsys1 30f113a51aSChun-Jie Chen - mediatek,mt8186-imgsys2 31f113a51aSChun-Jie Chen - mediatek,mt8186-vdecsys 32f113a51aSChun-Jie Chen - mediatek,mt8186-vencsys 33f113a51aSChun-Jie Chen - mediatek,mt8186-camsys 34f113a51aSChun-Jie Chen - mediatek,mt8186-camsys_rawa 35f113a51aSChun-Jie Chen - mediatek,mt8186-camsys_rawb 36f113a51aSChun-Jie Chen - mediatek,mt8186-mdpsys 37f113a51aSChun-Jie Chen - mediatek,mt8186-ipesys 38f113a51aSChun-Jie Chen reg: 39f113a51aSChun-Jie Chen maxItems: 1 40f113a51aSChun-Jie Chen 41f113a51aSChun-Jie Chen '#clock-cells': 42f113a51aSChun-Jie Chen const: 1 43f113a51aSChun-Jie Chen 44f113a51aSChun-Jie Chenrequired: 45f113a51aSChun-Jie Chen - compatible 46f113a51aSChun-Jie Chen - reg 47f113a51aSChun-Jie Chen 48f113a51aSChun-Jie ChenadditionalProperties: false 49f113a51aSChun-Jie Chen 50f113a51aSChun-Jie Chenexamples: 51f113a51aSChun-Jie Chen - | 52f113a51aSChun-Jie Chen imp_iic_wrap: clock-controller@11017000 { 53f113a51aSChun-Jie Chen compatible = "mediatek,mt8186-imp_iic_wrap"; 54f113a51aSChun-Jie Chen reg = <0x11017000 0x1000>; 55f113a51aSChun-Jie Chen #clock-cells = <1>; 56f113a51aSChun-Jie Chen }; 57