1 // SPDX-License-Identifier: GPL-2.0+ 2 /* 3 * Copyright (C) 2013 Gateworks Corporation 4 * 5 * Author: Tim Harvey <tharvey@gateworks.com> 6 */ 7 8 #include <asm/arch/clock.h> 9 #include <asm/arch/mx6-pins.h> 10 #include <asm/arch/sys_proto.h> 11 #include <asm/gpio.h> 12 #include <asm/mach-imx/mxc_i2c.h> 13 #include <fsl_esdhc.h> 14 #include <hwconfig.h> 15 #include <power/pmic.h> 16 #include <power/ltc3676_pmic.h> 17 #include <power/pfuze100_pmic.h> 18 19 #include "common.h" 20 21 /* UART2: Serial Console */ 22 static iomux_v3_cfg_t const uart2_pads[] = { 23 IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)), 24 IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)), 25 }; 26 27 void setup_iomux_uart(void) 28 { 29 SETUP_IOMUX_PADS(uart2_pads); 30 } 31 32 /* MMC */ 33 static iomux_v3_cfg_t const gw5904_emmc_pads[] = { 34 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 35 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 36 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 37 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 38 IOMUX_PADS(PAD_SD3_DAT4__SD3_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 39 IOMUX_PADS(PAD_SD3_DAT5__SD3_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 40 IOMUX_PADS(PAD_SD3_DAT6__SD3_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 41 IOMUX_PADS(PAD_SD3_DAT7__SD3_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 42 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 43 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 44 IOMUX_PADS(PAD_SD3_RST__SD3_RESET | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 45 }; 46 /* 4-bit microSD on SD2 */ 47 static iomux_v3_cfg_t const gw5904_mmc_pads[] = { 48 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 49 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 50 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 51 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 52 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 53 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 54 /* CD */ 55 IOMUX_PADS(PAD_NANDF_CS0__GPIO6_IO11 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 56 }; 57 /* 8-bit eMMC on SD2/NAND */ 58 static iomux_v3_cfg_t const gw560x_emmc_sd2_pads[] = { 59 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 60 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 61 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 62 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 63 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 64 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 65 IOMUX_PADS(PAD_NANDF_D4__SD2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 66 IOMUX_PADS(PAD_NANDF_D5__SD2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 67 IOMUX_PADS(PAD_NANDF_D6__SD2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 68 IOMUX_PADS(PAD_NANDF_D7__SD2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 69 }; 70 71 static iomux_v3_cfg_t const usdhc3_pads[] = { 72 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 73 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 74 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 75 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 76 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 77 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 78 IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 79 }; 80 81 /* 82 * I2C pad configs: 83 * I2C1: GSC 84 * I2C2: PMIC,PCIe Switch,Clock,Mezz 85 * I2C3: Multimedia/Expansion 86 */ 87 static struct i2c_pads_info mx6q_i2c_pad_info[] = { 88 { 89 .scl = { 90 .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC, 91 .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC, 92 .gp = IMX_GPIO_NR(3, 21) 93 }, 94 .sda = { 95 .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC, 96 .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC, 97 .gp = IMX_GPIO_NR(3, 28) 98 } 99 }, { 100 .scl = { 101 .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC, 102 .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC, 103 .gp = IMX_GPIO_NR(4, 12) 104 }, 105 .sda = { 106 .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC, 107 .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC, 108 .gp = IMX_GPIO_NR(4, 13) 109 } 110 }, { 111 .scl = { 112 .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC, 113 .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC, 114 .gp = IMX_GPIO_NR(1, 3) 115 }, 116 .sda = { 117 .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC, 118 .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC, 119 .gp = IMX_GPIO_NR(1, 6) 120 } 121 } 122 }; 123 124 static struct i2c_pads_info mx6dl_i2c_pad_info[] = { 125 { 126 .scl = { 127 .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC, 128 .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC, 129 .gp = IMX_GPIO_NR(3, 21) 130 }, 131 .sda = { 132 .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC, 133 .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC, 134 .gp = IMX_GPIO_NR(3, 28) 135 } 136 }, { 137 .scl = { 138 .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC, 139 .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC, 140 .gp = IMX_GPIO_NR(4, 12) 141 }, 142 .sda = { 143 .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC, 144 .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC, 145 .gp = IMX_GPIO_NR(4, 13) 146 } 147 }, { 148 .scl = { 149 .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC, 150 .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC, 151 .gp = IMX_GPIO_NR(1, 3) 152 }, 153 .sda = { 154 .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC, 155 .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC, 156 .gp = IMX_GPIO_NR(1, 6) 157 } 158 } 159 }; 160 161 void setup_ventana_i2c(int i2c) 162 { 163 struct i2c_pads_info *p; 164 165 if (is_cpu_type(MXC_CPU_MX6Q)) 166 p = &mx6q_i2c_pad_info[i2c]; 167 else 168 p = &mx6dl_i2c_pad_info[i2c]; 169 170 setup_i2c(i2c, CONFIG_SYS_I2C_SPEED, 0x7f, p); 171 } 172 173 /* 174 * Baseboard specific GPIO 175 */ 176 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = { 177 /* PANLEDG# */ 178 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 179 /* PANLEDR# */ 180 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 181 /* IOEXP_PWREN# */ 182 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 183 /* IOEXP_IRQ# */ 184 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 185 186 /* GPS_SHDN */ 187 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 188 /* VID_PWR */ 189 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG), 190 /* PCI_RST# */ 191 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG), 192 /* PCIESKT_WDIS# */ 193 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 194 }; 195 196 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = { 197 /* SD3_VSELECT */ 198 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 199 /* RS232_EN# */ 200 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG), 201 /* MSATA_EN */ 202 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG), 203 /* PANLEDG# */ 204 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 205 /* PANLEDR# */ 206 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 207 /* IOEXP_PWREN# */ 208 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 209 /* IOEXP_IRQ# */ 210 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 211 /* CAN_STBY */ 212 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 213 /* MX6_LOCLED# */ 214 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 215 /* GPS_SHDN */ 216 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG), 217 /* USBOTG_SEL */ 218 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 219 /* VID_PWR */ 220 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 221 /* PCI_RST# */ 222 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG), 223 /* PCI_RST# (GW522x) */ 224 IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG), 225 /* RS485_EN */ 226 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG), 227 /* PCIESKT_WDIS# */ 228 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 229 }; 230 231 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = { 232 /* SD3_VSELECT */ 233 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 234 /* RS232_EN# */ 235 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG), 236 /* MSATA_EN */ 237 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG), 238 /* CAN_STBY */ 239 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 240 /* USB_HUBRST# */ 241 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 242 /* PANLEDG# */ 243 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 244 /* PANLEDR# */ 245 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 246 /* MX6_LOCLED# */ 247 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 248 /* IOEXP_PWREN# */ 249 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 250 /* IOEXP_IRQ# */ 251 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 252 /* DIOI2C_DIS# */ 253 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 254 /* GPS_SHDN */ 255 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG), 256 /* VID_EN */ 257 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 258 /* PCI_RST# */ 259 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG), 260 /* RS485_EN */ 261 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG), 262 /* PCIESKT_WDIS# */ 263 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 264 }; 265 266 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = { 267 /* SD3_VSELECT */ 268 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 269 /* RS232_EN# */ 270 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG), 271 /* MSATA_EN */ 272 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG), 273 /* CAN_STBY */ 274 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 275 /* PANLEDG# */ 276 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 277 /* PANLEDR# */ 278 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 279 /* MX6_LOCLED# */ 280 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 281 /* USB_HUBRST# */ 282 IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG), 283 /* MIPI_DIO */ 284 IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG), 285 /* RS485_EN */ 286 IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG), 287 /* IOEXP_PWREN# */ 288 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 289 /* IOEXP_IRQ# */ 290 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 291 /* DIOI2C_DIS# */ 292 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 293 /* PCI_RST# */ 294 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG), 295 /* VID_EN */ 296 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 297 /* RS485_EN */ 298 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG), 299 /* PCIESKT_WDIS# */ 300 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG), 301 }; 302 303 static iomux_v3_cfg_t const gw551x_gpio_pads[] = { 304 /* CAN_STBY */ 305 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 306 /* PANLED# */ 307 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 308 /* PCI_RST# */ 309 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG), 310 /* PCIESKT_WDIS# */ 311 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 312 }; 313 314 static iomux_v3_cfg_t const gw552x_gpio_pads[] = { 315 /* MSATA_EN */ 316 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG), 317 /* USBOTG_SEL */ 318 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG), 319 /* USB_HUBRST# */ 320 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 321 /* PANLEDG# */ 322 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 323 /* PANLEDR# */ 324 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 325 /* MX6_LOCLED# */ 326 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 327 /* PCI_RST# */ 328 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG), 329 /* MX6_DIO[4:9] */ 330 IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG), 331 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG), 332 IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG), 333 IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG), 334 IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG), 335 IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG), 336 /* PCIEGBE1_OFF# */ 337 IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG), 338 /* PCIEGBE2_OFF# */ 339 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 340 /* PCIESKT_WDIS# */ 341 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 342 }; 343 344 static iomux_v3_cfg_t const gw553x_gpio_pads[] = { 345 /* SD3_VSELECT */ 346 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 347 /* PANLEDG# */ 348 IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG), 349 /* PANLEDR# */ 350 IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG), 351 /* VID_PWR */ 352 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG), 353 /* PCI_RST# */ 354 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG), 355 /* PCIESKT_WDIS# */ 356 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 357 }; 358 359 static iomux_v3_cfg_t const gw560x_gpio_pads[] = { 360 /* RS232_EN# */ 361 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG), 362 /* CAN_STBY */ 363 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 364 /* USB_HUBRST# */ 365 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 366 /* PANLEDG# */ 367 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 368 /* PANLEDR# */ 369 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 370 /* MX6_LOCLED# */ 371 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 372 /* IOEXP_PWREN# */ 373 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 374 /* IOEXP_IRQ# */ 375 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 376 /* DIOI2C_DIS# */ 377 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 378 /* VID_EN */ 379 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 380 /* PCI_RST# */ 381 IOMUX_PADS(PAD_DISP0_DAT10__GPIO4_IO31 | DIO_PAD_CFG), 382 /* RS485_EN */ 383 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG), 384 /* PCIESKT_WDIS# */ 385 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 386 /* USBH2_PEN (OTG) */ 387 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 388 /* 12V0_PWR_EN */ 389 IOMUX_PADS(PAD_DISP0_DAT5__GPIO4_IO26 | DIO_PAD_CFG), 390 }; 391 392 static iomux_v3_cfg_t const gw5903_gpio_pads[] = { 393 /* BKLT_12VEN */ 394 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG), 395 /* EMMY_PDN# */ 396 IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02 | DIO_PAD_CFG), 397 /* EMMY_CFG1# */ 398 IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG), 399 /* EMMY_CFG1# */ 400 IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04 | DIO_PAD_CFG), 401 /* USBH1_PEN (EHCI) */ 402 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 403 /* USBH2_PEN (OTG) */ 404 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 405 /* USBDPC_PEN */ 406 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 407 /* TOUCH_RST */ 408 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG), 409 /* AUDIO_RST# */ 410 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG), 411 /* UART1_TEN# */ 412 IOMUX_PADS(PAD_CSI0_DAT12__GPIO5_IO30 | DIO_PAD_CFG), 413 /* MX6_LOCLED# */ 414 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 415 /* LVDS_BKLEN # */ 416 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 417 /* RGMII_PDWN# */ 418 IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25 | DIO_PAD_CFG), 419 /* TOUCH_IRQ# */ 420 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 421 /* TOUCH_RST# */ 422 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG), 423 }; 424 425 static iomux_v3_cfg_t const gw5904_gpio_pads[] = { 426 /* USB_HUBRST# */ 427 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 428 /* PANLEDG# */ 429 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 430 /* PANLEDR# */ 431 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 432 /* MX6_LOCLED# */ 433 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 434 /* IOEXP_PWREN# */ 435 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 436 /* IOEXP_IRQ# */ 437 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 438 /* DIOI2C_DIS# */ 439 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 440 /* UART_RS485 */ 441 IOMUX_PADS(PAD_DISP0_DAT2__GPIO4_IO23 | DIO_PAD_CFG), 442 /* UART_HALF */ 443 IOMUX_PADS(PAD_DISP0_DAT3__GPIO4_IO24 | DIO_PAD_CFG), 444 /* SKT1_WDIS# */ 445 IOMUX_PADS(PAD_DISP0_DAT17__GPIO5_IO11 | DIO_PAD_CFG), 446 /* SKT1_RST# */ 447 IOMUX_PADS(PAD_DISP0_DAT18__GPIO5_IO12 | DIO_PAD_CFG), 448 /* SKT2_WDIS# */ 449 IOMUX_PADS(PAD_DISP0_DAT19__GPIO5_IO13 | DIO_PAD_CFG), 450 /* SKT2_RST# */ 451 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG), 452 /* M2_OFF# */ 453 IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG), 454 /* M2_WDIS# */ 455 IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG), 456 /* M2_RST# */ 457 IOMUX_PADS(PAD_SD2_DAT2__GPIO1_IO13 | DIO_PAD_CFG), 458 }; 459 460 static iomux_v3_cfg_t const gw5905_gpio_pads[] = { 461 /* EMMY_PDN# */ 462 IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG), 463 /* MX6_LOCLED# */ 464 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 465 /* MIPI_RST */ 466 IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG), 467 /* MIPI_PWDN */ 468 IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG), 469 /* USBEHCI_SEL */ 470 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG), 471 /* PCI_RST# */ 472 IOMUX_PADS(PAD_GPIO_16__GPIO7_IO11 | DIO_PAD_CFG), 473 /* LVDS_BKLEN # */ 474 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 475 /* PCIESKT_WDIS# */ 476 IOMUX_PADS(PAD_GPIO_18__GPIO7_IO13 | DIO_PAD_CFG), 477 /* SPK_SHDN# */ 478 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 479 /* LOCLED# */ 480 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 481 /* FLASH LED1 */ 482 IOMUX_PADS(PAD_DISP0_DAT11__GPIO5_IO05 | DIO_PAD_CFG), 483 /* FLASH LED2 */ 484 IOMUX_PADS(PAD_DISP0_DAT12__GPIO5_IO06 | DIO_PAD_CFG), 485 /* DECT_RST# */ 486 IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG), 487 /* USBH1_PEN (EHCI) */ 488 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 489 /* LVDS_PWM */ 490 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 491 /* CODEC_RST */ 492 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG), 493 /* GYRO_CONTROL/DATA_EN */ 494 IOMUX_PADS(PAD_CSI0_DAT8__GPIO5_IO26 | DIO_PAD_CFG), 495 /* TOUCH_RST */ 496 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG), 497 /* TOUCH_IRQ */ 498 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 499 }; 500 501 /* Digital I/O */ 502 struct dio_cfg gw51xx_dio[] = { 503 { 504 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 505 IMX_GPIO_NR(1, 16), 506 { 0, 0 }, 507 0 508 }, 509 { 510 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 511 IMX_GPIO_NR(1, 19), 512 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 513 2 514 }, 515 { 516 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 517 IMX_GPIO_NR(1, 17), 518 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 519 3 520 }, 521 { 522 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) }, 523 IMX_GPIO_NR(1, 18), 524 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) }, 525 4 526 }, 527 }; 528 529 struct dio_cfg gw52xx_dio[] = { 530 { 531 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 532 IMX_GPIO_NR(1, 16), 533 { 0, 0 }, 534 0 535 }, 536 { 537 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 538 IMX_GPIO_NR(1, 19), 539 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 540 2 541 }, 542 { 543 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 544 IMX_GPIO_NR(1, 17), 545 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 546 3 547 }, 548 { 549 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 550 IMX_GPIO_NR(1, 20), 551 { 0, 0 }, 552 0 553 }, 554 }; 555 556 struct dio_cfg gw53xx_dio[] = { 557 { 558 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 559 IMX_GPIO_NR(1, 16), 560 { 0, 0 }, 561 0 562 }, 563 { 564 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 565 IMX_GPIO_NR(1, 19), 566 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 567 2 568 }, 569 { 570 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 571 IMX_GPIO_NR(1, 17), 572 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 573 3 574 }, 575 { 576 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 577 IMX_GPIO_NR(1, 20), 578 { 0, 0 }, 579 0 580 }, 581 }; 582 583 struct dio_cfg gw54xx_dio[] = { 584 { 585 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) }, 586 IMX_GPIO_NR(1, 9), 587 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) }, 588 1 589 }, 590 { 591 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 592 IMX_GPIO_NR(1, 19), 593 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 594 2 595 }, 596 { 597 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) }, 598 IMX_GPIO_NR(2, 9), 599 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) }, 600 3 601 }, 602 { 603 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) }, 604 IMX_GPIO_NR(2, 10), 605 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) }, 606 4 607 }, 608 }; 609 610 struct dio_cfg gw551x_dio[] = { 611 { 612 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 613 IMX_GPIO_NR(1, 19), 614 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 615 2 616 }, 617 { 618 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 619 IMX_GPIO_NR(1, 17), 620 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 621 3 622 }, 623 }; 624 625 struct dio_cfg gw552x_dio[] = { 626 { 627 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 628 IMX_GPIO_NR(1, 16), 629 { 0, 0 }, 630 0 631 }, 632 { 633 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 634 IMX_GPIO_NR(1, 19), 635 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 636 2 637 }, 638 { 639 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 640 IMX_GPIO_NR(1, 17), 641 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 642 3 643 }, 644 { 645 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 646 IMX_GPIO_NR(1, 20), 647 { 0, 0 }, 648 0 649 }, 650 { 651 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) }, 652 IMX_GPIO_NR(5, 18), 653 { 0, 0 }, 654 0 655 }, 656 { 657 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) }, 658 IMX_GPIO_NR(5, 20), 659 { 0, 0 }, 660 0 661 }, 662 { 663 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) }, 664 IMX_GPIO_NR(5, 21), 665 { 0, 0 }, 666 0 667 }, 668 { 669 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) }, 670 IMX_GPIO_NR(5, 22), 671 { 0, 0 }, 672 0 673 }, 674 { 675 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) }, 676 IMX_GPIO_NR(5, 23), 677 { 0, 0 }, 678 0 679 }, 680 { 681 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) }, 682 IMX_GPIO_NR(5, 25), 683 { 0, 0 }, 684 0 685 }, 686 }; 687 688 struct dio_cfg gw553x_dio[] = { 689 { 690 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 691 IMX_GPIO_NR(1, 16), 692 { 0, 0 }, 693 0 694 }, 695 { 696 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 697 IMX_GPIO_NR(1, 19), 698 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 699 2 700 }, 701 { 702 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 703 IMX_GPIO_NR(1, 17), 704 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 705 3 706 }, 707 { 708 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) }, 709 IMX_GPIO_NR(1, 18), 710 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) }, 711 4 712 }, 713 }; 714 715 struct dio_cfg gw560x_dio[] = { 716 { 717 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 718 IMX_GPIO_NR(1, 16), 719 { 0, 0 }, 720 0 721 }, 722 { 723 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 724 IMX_GPIO_NR(1, 19), 725 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 726 2 727 }, 728 { 729 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 730 IMX_GPIO_NR(1, 17), 731 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 732 3 733 }, 734 { 735 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 736 IMX_GPIO_NR(1, 20), 737 { 0, 0 }, 738 0 739 }, 740 }; 741 742 struct dio_cfg gw5903_dio[] = { 743 }; 744 745 struct dio_cfg gw5904_dio[] = { 746 { 747 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 748 IMX_GPIO_NR(1, 16), 749 { 0, 0 }, 750 0 751 }, 752 { 753 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 754 IMX_GPIO_NR(1, 19), 755 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 756 2 757 }, 758 { 759 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 760 IMX_GPIO_NR(1, 17), 761 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 762 3 763 }, 764 { 765 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 766 IMX_GPIO_NR(1, 20), 767 { 0, 0 }, 768 0 769 }, 770 { 771 {IOMUX_PADS(PAD_NANDF_D0__GPIO2_IO00) }, 772 IMX_GPIO_NR(2, 0), 773 { 0, 0 }, 774 0 775 }, 776 { 777 {IOMUX_PADS(PAD_NANDF_D1__GPIO2_IO01) }, 778 IMX_GPIO_NR(2, 1), 779 { 0, 0 }, 780 0 781 }, 782 { 783 {IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02) }, 784 IMX_GPIO_NR(2, 2), 785 { 0, 0 }, 786 0 787 }, 788 { 789 {IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03) }, 790 IMX_GPIO_NR(2, 3), 791 { 0, 0 }, 792 0 793 }, 794 { 795 {IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04) }, 796 IMX_GPIO_NR(2, 4), 797 { 0, 0 }, 798 0 799 }, 800 { 801 {IOMUX_PADS(PAD_NANDF_D5__GPIO2_IO05) }, 802 IMX_GPIO_NR(2, 5), 803 { 0, 0 }, 804 0 805 }, 806 { 807 {IOMUX_PADS(PAD_NANDF_D6__GPIO2_IO06) }, 808 IMX_GPIO_NR(2, 6), 809 { 0, 0 }, 810 0 811 }, 812 { 813 {IOMUX_PADS(PAD_NANDF_D7__GPIO2_IO07) }, 814 IMX_GPIO_NR(2, 7), 815 { 0, 0 }, 816 0 817 }, 818 }; 819 820 /* 821 * Board Specific GPIO 822 */ 823 struct ventana gpio_cfg[GW_UNKNOWN] = { 824 /* GW5400proto */ 825 { 826 .gpio_pads = gw54xx_gpio_pads, 827 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2, 828 .dio_cfg = gw54xx_dio, 829 .dio_num = ARRAY_SIZE(gw54xx_dio), 830 .leds = { 831 IMX_GPIO_NR(4, 6), 832 IMX_GPIO_NR(4, 10), 833 IMX_GPIO_NR(4, 15), 834 }, 835 .pcie_rst = IMX_GPIO_NR(1, 29), 836 .mezz_pwren = IMX_GPIO_NR(4, 7), 837 .mezz_irq = IMX_GPIO_NR(4, 9), 838 .rs485en = IMX_GPIO_NR(3, 24), 839 .dioi2c_en = IMX_GPIO_NR(4, 5), 840 .pcie_sson = IMX_GPIO_NR(1, 20), 841 .otgpwr_en = IMX_GPIO_NR(3, 22), 842 .mmc_cd = IMX_GPIO_NR(7, 0), 843 }, 844 845 /* GW51xx */ 846 { 847 .gpio_pads = gw51xx_gpio_pads, 848 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2, 849 .dio_cfg = gw51xx_dio, 850 .dio_num = ARRAY_SIZE(gw51xx_dio), 851 .leds = { 852 IMX_GPIO_NR(4, 6), 853 IMX_GPIO_NR(4, 10), 854 }, 855 .pcie_rst = IMX_GPIO_NR(1, 0), 856 .mezz_pwren = IMX_GPIO_NR(2, 19), 857 .mezz_irq = IMX_GPIO_NR(2, 18), 858 .gps_shdn = IMX_GPIO_NR(1, 2), 859 .vidin_en = IMX_GPIO_NR(5, 20), 860 .wdis = IMX_GPIO_NR(7, 12), 861 .otgpwr_en = IMX_GPIO_NR(3, 22), 862 }, 863 864 /* GW52xx */ 865 { 866 .gpio_pads = gw52xx_gpio_pads, 867 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2, 868 .dio_cfg = gw52xx_dio, 869 .dio_num = ARRAY_SIZE(gw52xx_dio), 870 .leds = { 871 IMX_GPIO_NR(4, 6), 872 IMX_GPIO_NR(4, 7), 873 IMX_GPIO_NR(4, 15), 874 }, 875 .pcie_rst = IMX_GPIO_NR(1, 29), 876 .mezz_pwren = IMX_GPIO_NR(2, 19), 877 .mezz_irq = IMX_GPIO_NR(2, 18), 878 .gps_shdn = IMX_GPIO_NR(1, 27), 879 .vidin_en = IMX_GPIO_NR(3, 31), 880 .usb_sel = IMX_GPIO_NR(1, 2), 881 .wdis = IMX_GPIO_NR(7, 12), 882 .msata_en = GP_MSATA_SEL, 883 .rs232_en = GP_RS232_EN, 884 .otgpwr_en = IMX_GPIO_NR(3, 22), 885 .vsel_pin = IMX_GPIO_NR(6, 14), 886 .mmc_cd = IMX_GPIO_NR(7, 0), 887 }, 888 889 /* GW53xx */ 890 { 891 .gpio_pads = gw53xx_gpio_pads, 892 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2, 893 .dio_cfg = gw53xx_dio, 894 .dio_num = ARRAY_SIZE(gw53xx_dio), 895 .leds = { 896 IMX_GPIO_NR(4, 6), 897 IMX_GPIO_NR(4, 7), 898 IMX_GPIO_NR(4, 15), 899 }, 900 .pcie_rst = IMX_GPIO_NR(1, 29), 901 .mezz_pwren = IMX_GPIO_NR(2, 19), 902 .mezz_irq = IMX_GPIO_NR(2, 18), 903 .gps_shdn = IMX_GPIO_NR(1, 27), 904 .vidin_en = IMX_GPIO_NR(3, 31), 905 .wdis = IMX_GPIO_NR(7, 12), 906 .msata_en = GP_MSATA_SEL, 907 .rs232_en = GP_RS232_EN, 908 .otgpwr_en = IMX_GPIO_NR(3, 22), 909 .vsel_pin = IMX_GPIO_NR(6, 14), 910 .mmc_cd = IMX_GPIO_NR(7, 0), 911 }, 912 913 /* GW54xx */ 914 { 915 .gpio_pads = gw54xx_gpio_pads, 916 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2, 917 .dio_cfg = gw54xx_dio, 918 .dio_num = ARRAY_SIZE(gw54xx_dio), 919 .leds = { 920 IMX_GPIO_NR(4, 6), 921 IMX_GPIO_NR(4, 7), 922 IMX_GPIO_NR(4, 15), 923 }, 924 .pcie_rst = IMX_GPIO_NR(1, 29), 925 .mezz_pwren = IMX_GPIO_NR(2, 19), 926 .mezz_irq = IMX_GPIO_NR(2, 18), 927 .rs485en = IMX_GPIO_NR(7, 1), 928 .vidin_en = IMX_GPIO_NR(3, 31), 929 .dioi2c_en = IMX_GPIO_NR(4, 5), 930 .pcie_sson = IMX_GPIO_NR(1, 20), 931 .wdis = IMX_GPIO_NR(5, 17), 932 .msata_en = GP_MSATA_SEL, 933 .rs232_en = GP_RS232_EN, 934 .otgpwr_en = IMX_GPIO_NR(3, 22), 935 .vsel_pin = IMX_GPIO_NR(6, 14), 936 .mmc_cd = IMX_GPIO_NR(7, 0), 937 }, 938 939 /* GW551x */ 940 { 941 .gpio_pads = gw551x_gpio_pads, 942 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2, 943 .dio_cfg = gw551x_dio, 944 .dio_num = ARRAY_SIZE(gw551x_dio), 945 .leds = { 946 IMX_GPIO_NR(4, 7), 947 }, 948 .pcie_rst = IMX_GPIO_NR(1, 0), 949 .wdis = IMX_GPIO_NR(7, 12), 950 }, 951 952 /* GW552x */ 953 { 954 .gpio_pads = gw552x_gpio_pads, 955 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2, 956 .dio_cfg = gw552x_dio, 957 .dio_num = ARRAY_SIZE(gw552x_dio), 958 .leds = { 959 IMX_GPIO_NR(4, 6), 960 IMX_GPIO_NR(4, 7), 961 IMX_GPIO_NR(4, 15), 962 }, 963 .pcie_rst = IMX_GPIO_NR(1, 29), 964 .usb_sel = IMX_GPIO_NR(1, 7), 965 .wdis = IMX_GPIO_NR(7, 12), 966 .msata_en = GP_MSATA_SEL, 967 }, 968 969 /* GW553x */ 970 { 971 .gpio_pads = gw553x_gpio_pads, 972 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2, 973 .dio_cfg = gw553x_dio, 974 .dio_num = ARRAY_SIZE(gw553x_dio), 975 .leds = { 976 IMX_GPIO_NR(4, 10), 977 IMX_GPIO_NR(4, 11), 978 }, 979 .pcie_rst = IMX_GPIO_NR(1, 0), 980 .vidin_en = IMX_GPIO_NR(5, 20), 981 .wdis = IMX_GPIO_NR(7, 12), 982 .otgpwr_en = IMX_GPIO_NR(3, 22), 983 .vsel_pin = IMX_GPIO_NR(6, 14), 984 .mmc_cd = IMX_GPIO_NR(7, 0), 985 }, 986 987 /* GW560x */ 988 { 989 .gpio_pads = gw560x_gpio_pads, 990 .num_pads = ARRAY_SIZE(gw560x_gpio_pads)/2, 991 .dio_cfg = gw560x_dio, 992 .dio_num = ARRAY_SIZE(gw560x_dio), 993 .leds = { 994 IMX_GPIO_NR(4, 6), 995 IMX_GPIO_NR(4, 7), 996 IMX_GPIO_NR(4, 15), 997 }, 998 .pcie_rst = IMX_GPIO_NR(4, 31), 999 .mezz_pwren = IMX_GPIO_NR(2, 19), 1000 .mezz_irq = IMX_GPIO_NR(2, 18), 1001 .rs232_en = GP_RS232_EN, 1002 .vidin_en = IMX_GPIO_NR(3, 31), 1003 .wdis = IMX_GPIO_NR(7, 12), 1004 .otgpwr_en = IMX_GPIO_NR(4, 15), 1005 .mmc_cd = IMX_GPIO_NR(7, 0), 1006 }, 1007 1008 /* GW5903 */ 1009 { 1010 .gpio_pads = gw5903_gpio_pads, 1011 .num_pads = ARRAY_SIZE(gw5903_gpio_pads)/2, 1012 .dio_cfg = gw5903_dio, 1013 .dio_num = ARRAY_SIZE(gw5903_dio), 1014 .leds = { 1015 IMX_GPIO_NR(6, 14), 1016 }, 1017 .otgpwr_en = IMX_GPIO_NR(4, 15), 1018 .mmc_cd = IMX_GPIO_NR(6, 11), 1019 }, 1020 1021 /* GW5904 */ 1022 { 1023 .gpio_pads = gw5904_gpio_pads, 1024 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2, 1025 .dio_cfg = gw5904_dio, 1026 .dio_num = ARRAY_SIZE(gw5904_dio), 1027 .leds = { 1028 IMX_GPIO_NR(4, 6), 1029 IMX_GPIO_NR(4, 7), 1030 IMX_GPIO_NR(4, 15), 1031 }, 1032 .pcie_rst = IMX_GPIO_NR(1, 0), 1033 .mezz_pwren = IMX_GPIO_NR(2, 19), 1034 .mezz_irq = IMX_GPIO_NR(2, 18), 1035 .otgpwr_en = IMX_GPIO_NR(3, 22), 1036 }, 1037 1038 /* GW5905 */ 1039 { 1040 .gpio_pads = gw5905_gpio_pads, 1041 .num_pads = ARRAY_SIZE(gw5905_gpio_pads)/2, 1042 .leds = { 1043 IMX_GPIO_NR(6, 14), 1044 }, 1045 .pcie_rst = IMX_GPIO_NR(7, 11), 1046 .wdis = IMX_GPIO_NR(7, 13), 1047 }, 1048 }; 1049 1050 #define SETUP_GPIO_OUTPUT(gpio, name, level) \ 1051 gpio_request(gpio, name); \ 1052 gpio_direction_output(gpio, level); 1053 #define SETUP_GPIO_INPUT(gpio, name) \ 1054 gpio_request(gpio, name); \ 1055 gpio_direction_input(gpio); 1056 void setup_iomux_gpio(int board, struct ventana_board_info *info) 1057 { 1058 int i; 1059 1060 if (board >= GW_UNKNOWN) 1061 return; 1062 1063 /* board specific iomux */ 1064 imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads, 1065 gpio_cfg[board].num_pads); 1066 1067 /* RS232_EN# */ 1068 if (gpio_cfg[board].rs232_en) { 1069 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#"); 1070 gpio_direction_output(gpio_cfg[board].rs232_en, 0); 1071 } 1072 1073 /* GW522x Uses GPIO3_IO23 for PCIE_RST# */ 1074 if (board == GW52xx && info->model[4] == '2') 1075 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23); 1076 1077 /* assert PCI_RST# */ 1078 gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#"); 1079 gpio_direction_output(gpio_cfg[board].pcie_rst, 0); 1080 1081 /* turn off (active-high) user LED's */ 1082 for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) { 1083 char name[16]; 1084 if (gpio_cfg[board].leds[i]) { 1085 sprintf(name, "led_user%d", i); 1086 gpio_request(gpio_cfg[board].leds[i], name); 1087 gpio_direction_output(gpio_cfg[board].leds[i], 1); 1088 } 1089 } 1090 1091 /* MSATA Enable - default to PCI */ 1092 if (gpio_cfg[board].msata_en) { 1093 gpio_request(gpio_cfg[board].msata_en, "msata_en"); 1094 gpio_direction_output(gpio_cfg[board].msata_en, 0); 1095 } 1096 1097 /* Expansion Mezzanine IO */ 1098 if (gpio_cfg[board].mezz_pwren) { 1099 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr"); 1100 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0); 1101 } 1102 if (gpio_cfg[board].mezz_irq) { 1103 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#"); 1104 gpio_direction_input(gpio_cfg[board].mezz_irq); 1105 } 1106 1107 /* RS485 Transmit Enable */ 1108 if (gpio_cfg[board].rs485en) { 1109 gpio_request(gpio_cfg[board].rs485en, "rs485_en"); 1110 gpio_direction_output(gpio_cfg[board].rs485en, 0); 1111 } 1112 1113 /* GPS_SHDN */ 1114 if (gpio_cfg[board].gps_shdn) { 1115 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn"); 1116 gpio_direction_output(gpio_cfg[board].gps_shdn, 1); 1117 } 1118 1119 /* Analog video codec power enable */ 1120 if (gpio_cfg[board].vidin_en) { 1121 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en"); 1122 gpio_direction_output(gpio_cfg[board].vidin_en, 1); 1123 } 1124 1125 /* DIOI2C_DIS# */ 1126 if (gpio_cfg[board].dioi2c_en) { 1127 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#"); 1128 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0); 1129 } 1130 1131 /* PCICK_SSON: disable spread-spectrum clock */ 1132 if (gpio_cfg[board].pcie_sson) { 1133 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson"); 1134 gpio_direction_output(gpio_cfg[board].pcie_sson, 0); 1135 } 1136 1137 /* USBOTG mux routing */ 1138 if (gpio_cfg[board].usb_sel) { 1139 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel"); 1140 gpio_direction_output(gpio_cfg[board].usb_sel, 0); 1141 } 1142 1143 /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */ 1144 if (gpio_cfg[board].wdis) { 1145 gpio_request(gpio_cfg[board].wdis, "wlan_dis"); 1146 gpio_direction_output(gpio_cfg[board].wdis, 1); 1147 } 1148 1149 /* OTG power off */ 1150 if (gpio_cfg[board].otgpwr_en) { 1151 gpio_request(gpio_cfg[board].otgpwr_en, "usbotg_pwr"); 1152 gpio_direction_output(gpio_cfg[board].otgpwr_en, 0); 1153 } 1154 1155 /* sense vselect pin to see if we support uhs-i */ 1156 if (gpio_cfg[board].vsel_pin) { 1157 gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect"); 1158 gpio_direction_input(gpio_cfg[board].vsel_pin); 1159 gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin); 1160 } 1161 1162 /* microSD CD */ 1163 if (gpio_cfg[board].mmc_cd) { 1164 gpio_request(gpio_cfg[board].mmc_cd, "sd_cd"); 1165 gpio_direction_input(gpio_cfg[board].mmc_cd); 1166 } 1167 1168 /* Anything else board specific */ 1169 switch(board) { 1170 case GW560x: 1171 gpio_request(IMX_GPIO_NR(4, 26), "12p0_en"); 1172 gpio_direction_output(IMX_GPIO_NR(4, 26), 1); 1173 break; 1174 case GW5903: 1175 gpio_request(IMX_GPIO_NR(3, 31) , "usbh1-ehci_pwr"); 1176 gpio_direction_output(IMX_GPIO_NR(3, 31), 1); 1177 gpio_request(IMX_GPIO_NR(4, 15) , "usbh2-otg_pwr"); 1178 gpio_direction_output(IMX_GPIO_NR(4, 15), 1); 1179 gpio_request(IMX_GPIO_NR(4, 7) , "usbdpc_pwr"); 1180 gpio_direction_output(IMX_GPIO_NR(4, 15), 1); 1181 gpio_request(IMX_GPIO_NR(1, 25) , "rgmii_en"); 1182 gpio_direction_output(IMX_GPIO_NR(1, 25), 1); 1183 gpio_request(IMX_GPIO_NR(4, 6) , "touch_irq#"); 1184 gpio_direction_input(IMX_GPIO_NR(4, 6)); 1185 gpio_request(IMX_GPIO_NR(4, 8) , "touch_rst"); 1186 gpio_direction_output(IMX_GPIO_NR(4, 8), 1); 1187 gpio_request(IMX_GPIO_NR(1, 7) , "bklt_12ven"); 1188 gpio_direction_output(IMX_GPIO_NR(1, 7), 1); 1189 break; 1190 case GW5904: 1191 gpio_request(IMX_GPIO_NR(5, 11), "skt1_wdis#"); 1192 gpio_direction_output(IMX_GPIO_NR(5, 11), 1); 1193 gpio_request(IMX_GPIO_NR(5, 12), "skt1_rst#"); 1194 gpio_direction_output(IMX_GPIO_NR(5, 12), 1); 1195 gpio_request(IMX_GPIO_NR(5, 13), "skt2_wdis#"); 1196 gpio_direction_output(IMX_GPIO_NR(5, 13), 1); 1197 gpio_request(IMX_GPIO_NR(1, 15), "m2_off#"); 1198 gpio_direction_output(IMX_GPIO_NR(1, 15), 1); 1199 gpio_request(IMX_GPIO_NR(1, 14), "m2_wdis#"); 1200 gpio_direction_output(IMX_GPIO_NR(1, 14), 1); 1201 gpio_request(IMX_GPIO_NR(1, 13), "m2_rst#"); 1202 gpio_direction_output(IMX_GPIO_NR(1, 13), 1); 1203 break; 1204 case GW5905: 1205 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 7), "usb_pcisel", 0); 1206 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 9), "lvds_cabc", 1); 1207 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 14), "mipi_pdwn", 1); 1208 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 15), "mipi_rst#", 0); 1209 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(2, 3), "emmy_pdwn#", 1); 1210 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 5), "spk_shdn#", 0); 1211 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 0); 1212 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 6), "touch_irq", 0); 1213 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 5), "flash_en1", 0); 1214 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 6), "flash_en2", 0); 1215 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 14), "dect_rst#", 1); 1216 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 17), "codec_rst#", 0); 1217 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 26), "imu_den", 1); 1218 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "lvds_cabc", 0); 1219 mdelay(100); 1220 /* 1221 * gauruntee touch controller comes out of reset with INT 1222 * low for address 1223 */ 1224 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 1); 1225 break; 1226 } 1227 } 1228 1229 /* setup GPIO pinmux and default configuration per baseboard and env */ 1230 void setup_board_gpio(int board, struct ventana_board_info *info) 1231 { 1232 const char *s; 1233 char arg[10]; 1234 size_t len; 1235 int i; 1236 int quiet = simple_strtol(env_get("quiet"), NULL, 10); 1237 1238 if (board >= GW_UNKNOWN) 1239 return; 1240 1241 /* RS232_EN# */ 1242 if (gpio_cfg[board].rs232_en) { 1243 gpio_direction_output(gpio_cfg[board].rs232_en, 1244 (hwconfig("rs232")) ? 0 : 1); 1245 } 1246 1247 /* MSATA Enable */ 1248 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) { 1249 gpio_direction_output(GP_MSATA_SEL, 1250 (hwconfig("msata")) ? 1 : 0); 1251 } 1252 1253 /* USBOTG Select (PCISKT or FrontPanel) */ 1254 if (gpio_cfg[board].usb_sel) { 1255 gpio_direction_output(gpio_cfg[board].usb_sel, 1256 (hwconfig("usb_pcisel")) ? 1 : 0); 1257 } 1258 1259 /* 1260 * Configure DIO pinmux/padctl registers 1261 * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions 1262 */ 1263 for (i = 0; i < gpio_cfg[board].dio_num; i++) { 1264 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i]; 1265 iomux_v3_cfg_t ctrl = DIO_PAD_CFG; 1266 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1; 1267 1268 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1]) 1269 continue; 1270 sprintf(arg, "dio%d", i); 1271 if (!hwconfig(arg)) 1272 continue; 1273 s = hwconfig_subarg(arg, "padctrl", &len); 1274 if (s) { 1275 ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16) 1276 & 0x1ffff) | MUX_MODE_SION; 1277 } 1278 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) { 1279 if (!quiet) { 1280 printf("DIO%d: GPIO%d_IO%02d (gpio-%d)\n", i, 1281 (cfg->gpio_param/32)+1, 1282 cfg->gpio_param%32, 1283 cfg->gpio_param); 1284 } 1285 imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] | 1286 ctrl); 1287 gpio_requestf(cfg->gpio_param, "dio%d", i); 1288 gpio_direction_input(cfg->gpio_param); 1289 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") && 1290 cfg->pwm_padmux) { 1291 if (!cfg->pwm_param) { 1292 printf("DIO%d: Error: pwm config invalid\n", 1293 i); 1294 continue; 1295 } 1296 if (!quiet) 1297 printf("DIO%d: pwm%d\n", i, cfg->pwm_param); 1298 imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] | 1299 MUX_PAD_CTRL(ctrl)); 1300 } 1301 } 1302 1303 if (!quiet) { 1304 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) { 1305 printf("MSATA: %s\n", (hwconfig("msata") ? 1306 "enabled" : "disabled")); 1307 } 1308 if (gpio_cfg[board].rs232_en) { 1309 printf("RS232: %s\n", (hwconfig("rs232")) ? 1310 "enabled" : "disabled"); 1311 } 1312 } 1313 } 1314 1315 /* setup board specific PMIC */ 1316 void setup_pmic(void) 1317 { 1318 struct pmic *p; 1319 struct ventana_board_info ventana_info; 1320 int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info); 1321 const int i2c_pmic = 1; 1322 u32 reg; 1323 1324 i2c_set_bus_num(i2c_pmic); 1325 1326 /* configure PFUZE100 PMIC */ 1327 if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) { 1328 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR); 1329 power_pfuze100_init(i2c_pmic); 1330 p = pmic_get("PFUZE100"); 1331 if (p && !pmic_probe(p)) { 1332 pmic_reg_read(p, PFUZE100_DEVICEID, ®); 1333 printf("PMIC: PFUZE100 ID=0x%02x\n", reg); 1334 1335 /* Set VGEN1 to 1.5V and enable */ 1336 pmic_reg_read(p, PFUZE100_VGEN1VOL, ®); 1337 reg &= ~(LDO_VOL_MASK); 1338 reg |= (LDOA_1_50V | LDO_EN); 1339 pmic_reg_write(p, PFUZE100_VGEN1VOL, reg); 1340 1341 /* Set SWBST to 5.0V and enable */ 1342 pmic_reg_read(p, PFUZE100_SWBSTCON1, ®); 1343 reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK); 1344 reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT)); 1345 pmic_reg_write(p, PFUZE100_SWBSTCON1, reg); 1346 } 1347 } 1348 1349 /* configure LTC3676 PMIC */ 1350 else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) { 1351 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR); 1352 power_ltc3676_init(i2c_pmic); 1353 p = pmic_get("LTC3676_PMIC"); 1354 if (!p || pmic_probe(p)) 1355 return; 1356 puts("PMIC: LTC3676\n"); 1357 /* 1358 * set board-specific scalar for max CPU frequency 1359 * per CPU based on the LDO enabled Operating Ranges 1360 * defined in the respective IMX6DQ and IMX6SDL 1361 * datasheets. The voltage resulting from the R1/R2 1362 * feedback inputs on Ventana is 1308mV. Note that this 1363 * is a bit shy of the Vmin of 1350mV in the datasheet 1364 * for LDO enabled mode but is as high as we can go. 1365 */ 1366 switch (board) { 1367 case GW560x: 1368 /* mask PGOOD during SW3 transition */ 1369 pmic_reg_write(p, LTC3676_DVB3B, 1370 0x1f | LTC3676_PGOOD_MASK); 1371 /* set SW3 (VDD_ARM) */ 1372 pmic_reg_write(p, LTC3676_DVB3A, 0x1f); 1373 break; 1374 case GW5903: 1375 /* mask PGOOD during SW3 transition */ 1376 pmic_reg_write(p, LTC3676_DVB3B, 1377 0x1f | LTC3676_PGOOD_MASK); 1378 /* set SW3 (VDD_ARM) */ 1379 pmic_reg_write(p, LTC3676_DVB3A, 0x1f); 1380 1381 /* mask PGOOD during SW4 transition */ 1382 pmic_reg_write(p, LTC3676_DVB4B, 1383 0x1f | LTC3676_PGOOD_MASK); 1384 /* set SW4 (VDD_SOC) */ 1385 pmic_reg_write(p, LTC3676_DVB4A, 0x1f); 1386 break; 1387 case GW5905: 1388 /* mask PGOOD during SW1 transition */ 1389 pmic_reg_write(p, LTC3676_DVB1B, 1390 0x1f | LTC3676_PGOOD_MASK); 1391 /* set SW1 (VDD_ARM) */ 1392 pmic_reg_write(p, LTC3676_DVB1A, 0x1f); 1393 1394 /* mask PGOOD during SW3 transition */ 1395 pmic_reg_write(p, LTC3676_DVB3B, 1396 0x1f | LTC3676_PGOOD_MASK); 1397 /* set SW3 (VDD_SOC) */ 1398 pmic_reg_write(p, LTC3676_DVB3A, 0x1f); 1399 break; 1400 default: 1401 /* mask PGOOD during SW1 transition */ 1402 pmic_reg_write(p, LTC3676_DVB1B, 1403 0x1f | LTC3676_PGOOD_MASK); 1404 /* set SW1 (VDD_SOC) */ 1405 pmic_reg_write(p, LTC3676_DVB1A, 0x1f); 1406 1407 /* mask PGOOD during SW3 transition */ 1408 pmic_reg_write(p, LTC3676_DVB3B, 1409 0x1f | LTC3676_PGOOD_MASK); 1410 /* set SW3 (VDD_ARM) */ 1411 pmic_reg_write(p, LTC3676_DVB3A, 0x1f); 1412 } 1413 } 1414 } 1415 1416 #ifdef CONFIG_FSL_ESDHC 1417 static struct fsl_esdhc_cfg usdhc_cfg[2]; 1418 1419 int board_mmc_init(bd_t *bis) 1420 { 1421 struct ventana_board_info ventana_info; 1422 int board_type = read_eeprom(CONFIG_I2C_GSC, &ventana_info); 1423 int ret; 1424 1425 switch (board_type) { 1426 case GW52xx: 1427 case GW53xx: 1428 case GW54xx: 1429 case GW553x: 1430 /* usdhc3: 4bit microSD */ 1431 SETUP_IOMUX_PADS(usdhc3_pads); 1432 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR; 1433 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK); 1434 usdhc_cfg[0].max_bus_width = 4; 1435 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]); 1436 case GW560x: 1437 /* usdhc2: 8-bit eMMC */ 1438 SETUP_IOMUX_PADS(gw560x_emmc_sd2_pads); 1439 usdhc_cfg[0].esdhc_base = USDHC2_BASE_ADDR; 1440 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK); 1441 usdhc_cfg[0].max_bus_width = 8; 1442 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]); 1443 if (ret) 1444 return ret; 1445 /* usdhc3: 4-bit microSD */ 1446 SETUP_IOMUX_PADS(usdhc3_pads); 1447 usdhc_cfg[1].esdhc_base = USDHC3_BASE_ADDR; 1448 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK); 1449 usdhc_cfg[1].max_bus_width = 4; 1450 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]); 1451 case GW5903: 1452 /* usdhc3: 8-bit eMMC */ 1453 SETUP_IOMUX_PADS(gw5904_emmc_pads); 1454 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR; 1455 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK); 1456 usdhc_cfg[0].max_bus_width = 8; 1457 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]); 1458 if (ret) 1459 return ret; 1460 /* usdhc2: 4-bit microSD */ 1461 SETUP_IOMUX_PADS(gw5904_mmc_pads); 1462 usdhc_cfg[1].esdhc_base = USDHC2_BASE_ADDR; 1463 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK); 1464 usdhc_cfg[1].max_bus_width = 4; 1465 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]); 1466 case GW5904: 1467 case GW5905: 1468 /* usdhc3: 8bit eMMC */ 1469 SETUP_IOMUX_PADS(gw5904_emmc_pads); 1470 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR; 1471 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK); 1472 usdhc_cfg[0].max_bus_width = 8; 1473 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]); 1474 default: 1475 /* doesn't have MMC */ 1476 return -1; 1477 } 1478 } 1479 1480 int board_mmc_getcd(struct mmc *mmc) 1481 { 1482 struct ventana_board_info ventana_info; 1483 struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv; 1484 int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info); 1485 int gpio = gpio_cfg[board].mmc_cd; 1486 1487 /* Card Detect */ 1488 switch (board) { 1489 case GW560x: 1490 /* emmc is always present */ 1491 if (cfg->esdhc_base == USDHC2_BASE_ADDR) 1492 return 1; 1493 break; 1494 case GW5903: 1495 case GW5904: 1496 case GW5905: 1497 /* emmc is always present */ 1498 if (cfg->esdhc_base == USDHC3_BASE_ADDR) 1499 return 1; 1500 break; 1501 } 1502 1503 if (gpio) { 1504 debug("%s: gpio%d=%d\n", __func__, gpio, gpio_get_value(gpio)); 1505 return !gpio_get_value(gpio); 1506 } 1507 1508 return -1; 1509 } 1510 1511 #endif /* CONFIG_FSL_ESDHC */ 1512