1 // SPDX-License-Identifier: GPL-2.0+ 2 /* 3 * Copyright (C) 2013 Gateworks Corporation 4 * 5 * Author: Tim Harvey <tharvey@gateworks.com> 6 */ 7 8 #include <asm/arch/clock.h> 9 #include <asm/arch/mx6-pins.h> 10 #include <asm/arch/sys_proto.h> 11 #include <asm/gpio.h> 12 #include <asm/mach-imx/mxc_i2c.h> 13 #include <fsl_esdhc.h> 14 #include <hwconfig.h> 15 #include <power/pmic.h> 16 #include <power/ltc3676_pmic.h> 17 #include <power/pfuze100_pmic.h> 18 19 #include "common.h" 20 21 /* UART2: Serial Console */ 22 static iomux_v3_cfg_t const uart2_pads[] = { 23 IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)), 24 IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)), 25 }; 26 27 void setup_iomux_uart(void) 28 { 29 SETUP_IOMUX_PADS(uart2_pads); 30 } 31 32 /* MMC */ 33 static iomux_v3_cfg_t const gw5904_emmc_pads[] = { 34 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 35 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 36 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 37 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 38 IOMUX_PADS(PAD_SD3_DAT4__SD3_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 39 IOMUX_PADS(PAD_SD3_DAT5__SD3_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 40 IOMUX_PADS(PAD_SD3_DAT6__SD3_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 41 IOMUX_PADS(PAD_SD3_DAT7__SD3_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 42 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 43 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 44 IOMUX_PADS(PAD_SD3_RST__SD3_RESET | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 45 }; 46 /* 4-bit microSD on SD2 */ 47 static iomux_v3_cfg_t const gw5904_mmc_pads[] = { 48 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 49 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 50 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 51 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 52 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 53 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 54 /* CD */ 55 IOMUX_PADS(PAD_NANDF_CS0__GPIO6_IO11 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 56 }; 57 /* 8-bit eMMC on SD2/NAND */ 58 static iomux_v3_cfg_t const gw560x_emmc_sd2_pads[] = { 59 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 60 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 61 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 62 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 63 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 64 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 65 IOMUX_PADS(PAD_NANDF_D4__SD2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 66 IOMUX_PADS(PAD_NANDF_D5__SD2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 67 IOMUX_PADS(PAD_NANDF_D6__SD2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 68 IOMUX_PADS(PAD_NANDF_D7__SD2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 69 }; 70 71 static iomux_v3_cfg_t const usdhc3_pads[] = { 72 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 73 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 74 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 75 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 76 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 77 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 78 IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 79 }; 80 81 /* 82 * I2C pad configs: 83 * I2C1: GSC 84 * I2C2: PMIC,PCIe Switch,Clock,Mezz 85 * I2C3: Multimedia/Expansion 86 */ 87 static struct i2c_pads_info mx6q_i2c_pad_info[] = { 88 { 89 .scl = { 90 .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC, 91 .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC, 92 .gp = IMX_GPIO_NR(3, 21) 93 }, 94 .sda = { 95 .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC, 96 .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC, 97 .gp = IMX_GPIO_NR(3, 28) 98 } 99 }, { 100 .scl = { 101 .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC, 102 .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC, 103 .gp = IMX_GPIO_NR(4, 12) 104 }, 105 .sda = { 106 .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC, 107 .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC, 108 .gp = IMX_GPIO_NR(4, 13) 109 } 110 }, { 111 .scl = { 112 .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC, 113 .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC, 114 .gp = IMX_GPIO_NR(1, 3) 115 }, 116 .sda = { 117 .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC, 118 .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC, 119 .gp = IMX_GPIO_NR(1, 6) 120 } 121 } 122 }; 123 124 static struct i2c_pads_info mx6dl_i2c_pad_info[] = { 125 { 126 .scl = { 127 .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC, 128 .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC, 129 .gp = IMX_GPIO_NR(3, 21) 130 }, 131 .sda = { 132 .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC, 133 .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC, 134 .gp = IMX_GPIO_NR(3, 28) 135 } 136 }, { 137 .scl = { 138 .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC, 139 .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC, 140 .gp = IMX_GPIO_NR(4, 12) 141 }, 142 .sda = { 143 .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC, 144 .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC, 145 .gp = IMX_GPIO_NR(4, 13) 146 } 147 }, { 148 .scl = { 149 .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC, 150 .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC, 151 .gp = IMX_GPIO_NR(1, 3) 152 }, 153 .sda = { 154 .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC, 155 .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC, 156 .gp = IMX_GPIO_NR(1, 6) 157 } 158 } 159 }; 160 161 void setup_ventana_i2c(int i2c) 162 { 163 struct i2c_pads_info *p; 164 165 if (is_cpu_type(MXC_CPU_MX6Q)) 166 p = &mx6q_i2c_pad_info[i2c]; 167 else 168 p = &mx6dl_i2c_pad_info[i2c]; 169 170 setup_i2c(i2c, CONFIG_SYS_I2C_SPEED, 0x7f, p); 171 } 172 173 /* 174 * Baseboard specific GPIO 175 */ 176 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = { 177 /* PANLEDG# */ 178 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 179 /* PANLEDR# */ 180 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 181 /* IOEXP_PWREN# */ 182 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 183 /* IOEXP_IRQ# */ 184 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 185 186 /* GPS_SHDN */ 187 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 188 /* VID_PWR */ 189 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG), 190 /* PCI_RST# */ 191 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG), 192 /* PCIESKT_WDIS# */ 193 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 194 }; 195 196 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = { 197 /* SD3_VSELECT */ 198 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 199 /* RS232_EN# */ 200 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG), 201 /* MSATA_EN */ 202 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG), 203 /* PANLEDG# */ 204 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 205 /* PANLEDR# */ 206 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 207 /* IOEXP_PWREN# */ 208 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 209 /* IOEXP_IRQ# */ 210 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 211 /* CAN_STBY */ 212 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 213 /* MX6_LOCLED# */ 214 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 215 /* GPS_SHDN */ 216 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG), 217 /* USBOTG_SEL */ 218 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 219 /* VID_PWR */ 220 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 221 /* PCI_RST# */ 222 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG), 223 /* PCI_RST# (GW522x) */ 224 IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG), 225 /* RS485_EN */ 226 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG), 227 /* PCIESKT_WDIS# */ 228 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 229 }; 230 231 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = { 232 /* SD3_VSELECT */ 233 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 234 /* RS232_EN# */ 235 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG), 236 /* MSATA_EN */ 237 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG), 238 /* CAN_STBY */ 239 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 240 /* USB_HUBRST# */ 241 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 242 /* PANLEDG# */ 243 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 244 /* PANLEDR# */ 245 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 246 /* MX6_LOCLED# */ 247 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 248 /* IOEXP_PWREN# */ 249 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 250 /* IOEXP_IRQ# */ 251 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 252 /* DIOI2C_DIS# */ 253 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 254 /* GPS_SHDN */ 255 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG), 256 /* VID_EN */ 257 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 258 /* PCI_RST# */ 259 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG), 260 /* RS485_EN */ 261 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG), 262 /* PCIESKT_WDIS# */ 263 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 264 }; 265 266 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = { 267 /* SD3_VSELECT */ 268 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 269 /* RS232_EN# */ 270 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG), 271 /* MSATA_EN */ 272 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG), 273 /* CAN_STBY */ 274 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 275 /* PANLEDG# */ 276 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 277 /* PANLEDR# */ 278 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 279 /* MX6_LOCLED# */ 280 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 281 /* USB_HUBRST# */ 282 IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG), 283 /* MIPI_DIO */ 284 IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG), 285 /* RS485_EN */ 286 IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG), 287 /* IOEXP_PWREN# */ 288 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 289 /* IOEXP_IRQ# */ 290 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 291 /* DIOI2C_DIS# */ 292 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 293 /* PCI_RST# */ 294 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG), 295 /* VID_EN */ 296 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 297 /* RS485_EN */ 298 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG), 299 /* PCIESKT_WDIS# */ 300 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG), 301 }; 302 303 static iomux_v3_cfg_t const gw551x_gpio_pads[] = { 304 /* CAN_STBY */ 305 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 306 /* PANLED# */ 307 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 308 /* PCI_RST# */ 309 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG), 310 /* PCIESKT_WDIS# */ 311 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 312 }; 313 314 static iomux_v3_cfg_t const gw552x_gpio_pads[] = { 315 /* MSATA_EN */ 316 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG), 317 /* USBOTG_SEL */ 318 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG), 319 /* USB_HUBRST# */ 320 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 321 /* PANLEDG# */ 322 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 323 /* PANLEDR# */ 324 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 325 /* MX6_LOCLED# */ 326 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 327 /* PCI_RST# */ 328 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG), 329 /* MX6_DIO[4:9] */ 330 IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG), 331 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG), 332 IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG), 333 IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG), 334 IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG), 335 IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG), 336 /* PCIEGBE1_OFF# */ 337 IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG), 338 /* PCIEGBE2_OFF# */ 339 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 340 /* PCIESKT_WDIS# */ 341 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 342 }; 343 344 static iomux_v3_cfg_t const gw553x_gpio_pads[] = { 345 /* SD3_VSELECT */ 346 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 347 /* PANLEDG# */ 348 IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG), 349 /* PANLEDR# */ 350 IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG), 351 /* VID_PWR */ 352 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG), 353 /* PCI_RST# */ 354 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG), 355 /* PCIESKT_WDIS# */ 356 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 357 }; 358 359 static iomux_v3_cfg_t const gw560x_gpio_pads[] = { 360 /* RS232_EN# */ 361 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG), 362 /* CAN_STBY */ 363 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 364 /* USB_HUBRST# */ 365 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 366 /* PANLEDG# */ 367 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 368 /* PANLEDR# */ 369 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 370 /* MX6_LOCLED# */ 371 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 372 /* IOEXP_PWREN# */ 373 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 374 /* IOEXP_IRQ# */ 375 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 376 /* DIOI2C_DIS# */ 377 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 378 /* VID_EN */ 379 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 380 /* PCI_RST# */ 381 IOMUX_PADS(PAD_DISP0_DAT10__GPIO4_IO31 | DIO_PAD_CFG), 382 /* RS485_EN */ 383 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG), 384 /* PCIESKT_WDIS# */ 385 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 386 /* USBH2_PEN (OTG) */ 387 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 388 /* 12V0_PWR_EN */ 389 IOMUX_PADS(PAD_DISP0_DAT5__GPIO4_IO26 | DIO_PAD_CFG), 390 }; 391 392 static iomux_v3_cfg_t const gw5903_gpio_pads[] = { 393 /* BKLT_12VEN */ 394 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG), 395 /* EMMY_PDN# */ 396 IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02 | DIO_PAD_CFG), 397 /* EMMY_CFG1# */ 398 IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG), 399 /* EMMY_CFG1# */ 400 IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04 | DIO_PAD_CFG), 401 /* USBH1_PEN (EHCI) */ 402 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 403 /* USBH2_PEN (OTG) */ 404 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 405 /* USBDPC_PEN */ 406 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 407 /* TOUCH_RST */ 408 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG), 409 /* AUDIO_RST# */ 410 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG), 411 /* UART1_TEN# */ 412 IOMUX_PADS(PAD_CSI0_DAT12__GPIO5_IO30 | DIO_PAD_CFG), 413 /* MX6_LOCLED# */ 414 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 415 /* LVDS_BKLEN # */ 416 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 417 /* RGMII_PDWN# */ 418 IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25 | DIO_PAD_CFG), 419 /* TOUCH_IRQ# */ 420 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 421 /* TOUCH_RST# */ 422 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG), 423 }; 424 425 static iomux_v3_cfg_t const gw5904_gpio_pads[] = { 426 /* USB_HUBRST# */ 427 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 428 /* PANLEDG# */ 429 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 430 /* PANLEDR# */ 431 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 432 /* MX6_LOCLED# */ 433 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 434 /* IOEXP_PWREN# */ 435 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 436 /* IOEXP_IRQ# */ 437 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 438 /* DIOI2C_DIS# */ 439 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 440 /* UART_RS485 */ 441 IOMUX_PADS(PAD_DISP0_DAT2__GPIO4_IO23 | DIO_PAD_CFG), 442 /* UART_HALF */ 443 IOMUX_PADS(PAD_DISP0_DAT3__GPIO4_IO24 | DIO_PAD_CFG), 444 /* SKT1_WDIS# */ 445 IOMUX_PADS(PAD_DISP0_DAT17__GPIO5_IO11 | DIO_PAD_CFG), 446 /* SKT1_RST# */ 447 IOMUX_PADS(PAD_DISP0_DAT18__GPIO5_IO12 | DIO_PAD_CFG), 448 /* SKT2_WDIS# */ 449 IOMUX_PADS(PAD_DISP0_DAT19__GPIO5_IO13 | DIO_PAD_CFG), 450 /* SKT2_RST# */ 451 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG), 452 /* M2_OFF# */ 453 IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG), 454 /* M2_WDIS# */ 455 IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG), 456 /* M2_RST# */ 457 IOMUX_PADS(PAD_SD2_DAT2__GPIO1_IO13 | DIO_PAD_CFG), 458 }; 459 460 static iomux_v3_cfg_t const gw5905_gpio_pads[] = { 461 /* EMMY_PDN# */ 462 IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG), 463 /* MX6_LOCLED# */ 464 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 465 /* MIPI_RST */ 466 IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG), 467 /* MIPI_PWDN */ 468 IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG), 469 /* USBEHCI_SEL */ 470 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG), 471 /* PCI_RST# */ 472 IOMUX_PADS(PAD_GPIO_16__GPIO7_IO11 | DIO_PAD_CFG), 473 /* LVDS_BKLEN # */ 474 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 475 /* PCIESKT_WDIS# */ 476 IOMUX_PADS(PAD_GPIO_18__GPIO7_IO13 | DIO_PAD_CFG), 477 /* SPK_SHDN# */ 478 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 479 /* LOCLED# */ 480 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 481 /* FLASH LED1 */ 482 IOMUX_PADS(PAD_DISP0_DAT11__GPIO5_IO05 | DIO_PAD_CFG), 483 /* FLASH LED2 */ 484 IOMUX_PADS(PAD_DISP0_DAT12__GPIO5_IO06 | DIO_PAD_CFG), 485 /* DECT_RST# */ 486 IOMUX_PADS(PAD_DISP0_DAT20__GPIO5_IO14 | DIO_PAD_CFG), 487 /* USBH1_PEN (EHCI) */ 488 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 489 /* LVDS_PWM */ 490 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 491 /* CODEC_RST */ 492 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG), 493 /* GYRO_CONTROL/DATA_EN */ 494 IOMUX_PADS(PAD_CSI0_DAT8__GPIO5_IO26 | DIO_PAD_CFG), 495 /* TOUCH_RST */ 496 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG), 497 /* TOUCH_IRQ */ 498 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 499 }; 500 501 /* Digital I/O */ 502 struct dio_cfg gw51xx_dio[] = { 503 { 504 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 505 IMX_GPIO_NR(1, 16), 506 { 0, 0 }, 507 0 508 }, 509 { 510 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 511 IMX_GPIO_NR(1, 19), 512 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 513 2 514 }, 515 { 516 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 517 IMX_GPIO_NR(1, 17), 518 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 519 3 520 }, 521 { 522 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) }, 523 IMX_GPIO_NR(1, 18), 524 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) }, 525 4 526 }, 527 }; 528 529 struct dio_cfg gw52xx_dio[] = { 530 { 531 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 532 IMX_GPIO_NR(1, 16), 533 { 0, 0 }, 534 0 535 }, 536 { 537 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 538 IMX_GPIO_NR(1, 19), 539 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 540 2 541 }, 542 { 543 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 544 IMX_GPIO_NR(1, 17), 545 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 546 3 547 }, 548 { 549 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 550 IMX_GPIO_NR(1, 20), 551 { 0, 0 }, 552 0 553 }, 554 }; 555 556 struct dio_cfg gw53xx_dio[] = { 557 { 558 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 559 IMX_GPIO_NR(1, 16), 560 { 0, 0 }, 561 0 562 }, 563 { 564 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 565 IMX_GPIO_NR(1, 19), 566 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 567 2 568 }, 569 { 570 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 571 IMX_GPIO_NR(1, 17), 572 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 573 3 574 }, 575 { 576 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 577 IMX_GPIO_NR(1, 20), 578 { 0, 0 }, 579 0 580 }, 581 }; 582 583 struct dio_cfg gw54xx_dio[] = { 584 { 585 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) }, 586 IMX_GPIO_NR(1, 9), 587 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) }, 588 1 589 }, 590 { 591 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 592 IMX_GPIO_NR(1, 19), 593 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 594 2 595 }, 596 { 597 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) }, 598 IMX_GPIO_NR(2, 9), 599 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) }, 600 3 601 }, 602 { 603 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) }, 604 IMX_GPIO_NR(2, 10), 605 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) }, 606 4 607 }, 608 }; 609 610 struct dio_cfg gw551x_dio[] = { 611 { 612 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 613 IMX_GPIO_NR(1, 19), 614 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 615 2 616 }, 617 { 618 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 619 IMX_GPIO_NR(1, 17), 620 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 621 3 622 }, 623 }; 624 625 struct dio_cfg gw552x_dio[] = { 626 { 627 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 628 IMX_GPIO_NR(1, 16), 629 { 0, 0 }, 630 0 631 }, 632 { 633 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 634 IMX_GPIO_NR(1, 19), 635 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 636 2 637 }, 638 { 639 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 640 IMX_GPIO_NR(1, 17), 641 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 642 3 643 }, 644 { 645 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 646 IMX_GPIO_NR(1, 20), 647 { 0, 0 }, 648 0 649 }, 650 { 651 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) }, 652 IMX_GPIO_NR(5, 18), 653 { 0, 0 }, 654 0 655 }, 656 { 657 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) }, 658 IMX_GPIO_NR(5, 20), 659 { 0, 0 }, 660 0 661 }, 662 { 663 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) }, 664 IMX_GPIO_NR(5, 21), 665 { 0, 0 }, 666 0 667 }, 668 { 669 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) }, 670 IMX_GPIO_NR(5, 22), 671 { 0, 0 }, 672 0 673 }, 674 { 675 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) }, 676 IMX_GPIO_NR(5, 23), 677 { 0, 0 }, 678 0 679 }, 680 { 681 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) }, 682 IMX_GPIO_NR(5, 25), 683 { 0, 0 }, 684 0 685 }, 686 }; 687 688 struct dio_cfg gw553x_dio[] = { 689 { 690 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 691 IMX_GPIO_NR(1, 16), 692 { 0, 0 }, 693 0 694 }, 695 { 696 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 697 IMX_GPIO_NR(1, 19), 698 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 699 2 700 }, 701 { 702 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 703 IMX_GPIO_NR(1, 17), 704 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 705 3 706 }, 707 { 708 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) }, 709 IMX_GPIO_NR(1, 18), 710 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) }, 711 4 712 }, 713 }; 714 715 struct dio_cfg gw560x_dio[] = { 716 { 717 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 718 IMX_GPIO_NR(1, 16), 719 { 0, 0 }, 720 0 721 }, 722 { 723 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 724 IMX_GPIO_NR(1, 19), 725 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 726 2 727 }, 728 { 729 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 730 IMX_GPIO_NR(1, 17), 731 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 732 3 733 }, 734 { 735 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 736 IMX_GPIO_NR(1, 20), 737 { 0, 0 }, 738 0 739 }, 740 }; 741 742 struct dio_cfg gw5903_dio[] = { 743 }; 744 745 struct dio_cfg gw5904_dio[] = { 746 { 747 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 748 IMX_GPIO_NR(1, 16), 749 { 0, 0 }, 750 0 751 }, 752 { 753 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 754 IMX_GPIO_NR(1, 19), 755 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 756 2 757 }, 758 { 759 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 760 IMX_GPIO_NR(1, 17), 761 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 762 3 763 }, 764 { 765 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 766 IMX_GPIO_NR(1, 20), 767 { 0, 0 }, 768 0 769 }, 770 { 771 {IOMUX_PADS(PAD_NANDF_D0__GPIO2_IO00) }, 772 IMX_GPIO_NR(2, 0), 773 { 0, 0 }, 774 0 775 }, 776 { 777 {IOMUX_PADS(PAD_NANDF_D1__GPIO2_IO01) }, 778 IMX_GPIO_NR(2, 1), 779 { 0, 0 }, 780 0 781 }, 782 { 783 {IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02) }, 784 IMX_GPIO_NR(2, 2), 785 { 0, 0 }, 786 0 787 }, 788 { 789 {IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03) }, 790 IMX_GPIO_NR(2, 3), 791 { 0, 0 }, 792 0 793 }, 794 { 795 {IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04) }, 796 IMX_GPIO_NR(2, 4), 797 { 0, 0 }, 798 0 799 }, 800 { 801 {IOMUX_PADS(PAD_NANDF_D5__GPIO2_IO05) }, 802 IMX_GPIO_NR(2, 5), 803 { 0, 0 }, 804 0 805 }, 806 { 807 {IOMUX_PADS(PAD_NANDF_D6__GPIO2_IO06) }, 808 IMX_GPIO_NR(2, 6), 809 { 0, 0 }, 810 0 811 }, 812 { 813 {IOMUX_PADS(PAD_NANDF_D7__GPIO2_IO07) }, 814 IMX_GPIO_NR(2, 7), 815 { 0, 0 }, 816 0 817 }, 818 }; 819 820 struct dio_cfg gw5906_dio[] = { 821 { 822 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 823 IMX_GPIO_NR(1, 16), 824 { 0, 0 }, 825 0 826 }, 827 { 828 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 829 IMX_GPIO_NR(1, 19), 830 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 831 2 832 }, 833 { 834 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 835 IMX_GPIO_NR(1, 17), 836 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 837 3 838 }, 839 { 840 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 841 IMX_GPIO_NR(1, 20), 842 { 0, 0 }, 843 0 844 }, 845 }; 846 847 /* 848 * Board Specific GPIO 849 */ 850 struct ventana gpio_cfg[GW_UNKNOWN] = { 851 /* GW5400proto */ 852 { 853 .gpio_pads = gw54xx_gpio_pads, 854 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2, 855 .dio_cfg = gw54xx_dio, 856 .dio_num = ARRAY_SIZE(gw54xx_dio), 857 .leds = { 858 IMX_GPIO_NR(4, 6), 859 IMX_GPIO_NR(4, 10), 860 IMX_GPIO_NR(4, 15), 861 }, 862 .pcie_rst = IMX_GPIO_NR(1, 29), 863 .mezz_pwren = IMX_GPIO_NR(4, 7), 864 .mezz_irq = IMX_GPIO_NR(4, 9), 865 .rs485en = IMX_GPIO_NR(3, 24), 866 .dioi2c_en = IMX_GPIO_NR(4, 5), 867 .pcie_sson = IMX_GPIO_NR(1, 20), 868 .otgpwr_en = IMX_GPIO_NR(3, 22), 869 .mmc_cd = IMX_GPIO_NR(7, 0), 870 }, 871 872 /* GW51xx */ 873 { 874 .gpio_pads = gw51xx_gpio_pads, 875 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2, 876 .dio_cfg = gw51xx_dio, 877 .dio_num = ARRAY_SIZE(gw51xx_dio), 878 .leds = { 879 IMX_GPIO_NR(4, 6), 880 IMX_GPIO_NR(4, 10), 881 }, 882 .pcie_rst = IMX_GPIO_NR(1, 0), 883 .mezz_pwren = IMX_GPIO_NR(2, 19), 884 .mezz_irq = IMX_GPIO_NR(2, 18), 885 .gps_shdn = IMX_GPIO_NR(1, 2), 886 .vidin_en = IMX_GPIO_NR(5, 20), 887 .wdis = IMX_GPIO_NR(7, 12), 888 .otgpwr_en = IMX_GPIO_NR(3, 22), 889 .nand = true, 890 }, 891 892 /* GW52xx */ 893 { 894 .gpio_pads = gw52xx_gpio_pads, 895 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2, 896 .dio_cfg = gw52xx_dio, 897 .dio_num = ARRAY_SIZE(gw52xx_dio), 898 .leds = { 899 IMX_GPIO_NR(4, 6), 900 IMX_GPIO_NR(4, 7), 901 IMX_GPIO_NR(4, 15), 902 }, 903 .pcie_rst = IMX_GPIO_NR(1, 29), 904 .mezz_pwren = IMX_GPIO_NR(2, 19), 905 .mezz_irq = IMX_GPIO_NR(2, 18), 906 .gps_shdn = IMX_GPIO_NR(1, 27), 907 .vidin_en = IMX_GPIO_NR(3, 31), 908 .usb_sel = IMX_GPIO_NR(1, 2), 909 .wdis = IMX_GPIO_NR(7, 12), 910 .msata_en = GP_MSATA_SEL, 911 .rs232_en = GP_RS232_EN, 912 .otgpwr_en = IMX_GPIO_NR(3, 22), 913 .vsel_pin = IMX_GPIO_NR(6, 14), 914 .mmc_cd = IMX_GPIO_NR(7, 0), 915 .nand = true, 916 }, 917 918 /* GW53xx */ 919 { 920 .gpio_pads = gw53xx_gpio_pads, 921 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2, 922 .dio_cfg = gw53xx_dio, 923 .dio_num = ARRAY_SIZE(gw53xx_dio), 924 .leds = { 925 IMX_GPIO_NR(4, 6), 926 IMX_GPIO_NR(4, 7), 927 IMX_GPIO_NR(4, 15), 928 }, 929 .pcie_rst = IMX_GPIO_NR(1, 29), 930 .mezz_pwren = IMX_GPIO_NR(2, 19), 931 .mezz_irq = IMX_GPIO_NR(2, 18), 932 .gps_shdn = IMX_GPIO_NR(1, 27), 933 .vidin_en = IMX_GPIO_NR(3, 31), 934 .wdis = IMX_GPIO_NR(7, 12), 935 .msata_en = GP_MSATA_SEL, 936 .rs232_en = GP_RS232_EN, 937 .otgpwr_en = IMX_GPIO_NR(3, 22), 938 .vsel_pin = IMX_GPIO_NR(6, 14), 939 .mmc_cd = IMX_GPIO_NR(7, 0), 940 .nand = true, 941 }, 942 943 /* GW54xx */ 944 { 945 .gpio_pads = gw54xx_gpio_pads, 946 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2, 947 .dio_cfg = gw54xx_dio, 948 .dio_num = ARRAY_SIZE(gw54xx_dio), 949 .leds = { 950 IMX_GPIO_NR(4, 6), 951 IMX_GPIO_NR(4, 7), 952 IMX_GPIO_NR(4, 15), 953 }, 954 .pcie_rst = IMX_GPIO_NR(1, 29), 955 .mezz_pwren = IMX_GPIO_NR(2, 19), 956 .mezz_irq = IMX_GPIO_NR(2, 18), 957 .rs485en = IMX_GPIO_NR(7, 1), 958 .vidin_en = IMX_GPIO_NR(3, 31), 959 .dioi2c_en = IMX_GPIO_NR(4, 5), 960 .pcie_sson = IMX_GPIO_NR(1, 20), 961 .wdis = IMX_GPIO_NR(5, 17), 962 .msata_en = GP_MSATA_SEL, 963 .rs232_en = GP_RS232_EN, 964 .otgpwr_en = IMX_GPIO_NR(3, 22), 965 .vsel_pin = IMX_GPIO_NR(6, 14), 966 .mmc_cd = IMX_GPIO_NR(7, 0), 967 .nand = true, 968 }, 969 970 /* GW551x */ 971 { 972 .gpio_pads = gw551x_gpio_pads, 973 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2, 974 .dio_cfg = gw551x_dio, 975 .dio_num = ARRAY_SIZE(gw551x_dio), 976 .leds = { 977 IMX_GPIO_NR(4, 7), 978 }, 979 .pcie_rst = IMX_GPIO_NR(1, 0), 980 .wdis = IMX_GPIO_NR(7, 12), 981 .nand = true, 982 }, 983 984 /* GW552x */ 985 { 986 .gpio_pads = gw552x_gpio_pads, 987 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2, 988 .dio_cfg = gw552x_dio, 989 .dio_num = ARRAY_SIZE(gw552x_dio), 990 .leds = { 991 IMX_GPIO_NR(4, 6), 992 IMX_GPIO_NR(4, 7), 993 IMX_GPIO_NR(4, 15), 994 }, 995 .pcie_rst = IMX_GPIO_NR(1, 29), 996 .usb_sel = IMX_GPIO_NR(1, 7), 997 .wdis = IMX_GPIO_NR(7, 12), 998 .msata_en = GP_MSATA_SEL, 999 .nand = true, 1000 }, 1001 1002 /* GW553x */ 1003 { 1004 .gpio_pads = gw553x_gpio_pads, 1005 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2, 1006 .dio_cfg = gw553x_dio, 1007 .dio_num = ARRAY_SIZE(gw553x_dio), 1008 .leds = { 1009 IMX_GPIO_NR(4, 10), 1010 IMX_GPIO_NR(4, 11), 1011 }, 1012 .pcie_rst = IMX_GPIO_NR(1, 0), 1013 .vidin_en = IMX_GPIO_NR(5, 20), 1014 .wdis = IMX_GPIO_NR(7, 12), 1015 .otgpwr_en = IMX_GPIO_NR(3, 22), 1016 .vsel_pin = IMX_GPIO_NR(6, 14), 1017 .mmc_cd = IMX_GPIO_NR(7, 0), 1018 .nand = true, 1019 }, 1020 1021 /* GW560x */ 1022 { 1023 .gpio_pads = gw560x_gpio_pads, 1024 .num_pads = ARRAY_SIZE(gw560x_gpio_pads)/2, 1025 .dio_cfg = gw560x_dio, 1026 .dio_num = ARRAY_SIZE(gw560x_dio), 1027 .leds = { 1028 IMX_GPIO_NR(4, 6), 1029 IMX_GPIO_NR(4, 7), 1030 IMX_GPIO_NR(4, 15), 1031 }, 1032 .pcie_rst = IMX_GPIO_NR(4, 31), 1033 .mezz_pwren = IMX_GPIO_NR(2, 19), 1034 .mezz_irq = IMX_GPIO_NR(2, 18), 1035 .rs232_en = GP_RS232_EN, 1036 .vidin_en = IMX_GPIO_NR(3, 31), 1037 .wdis = IMX_GPIO_NR(7, 12), 1038 .otgpwr_en = IMX_GPIO_NR(4, 15), 1039 .mmc_cd = IMX_GPIO_NR(7, 0), 1040 }, 1041 1042 /* GW5903 */ 1043 { 1044 .gpio_pads = gw5903_gpio_pads, 1045 .num_pads = ARRAY_SIZE(gw5903_gpio_pads)/2, 1046 .dio_cfg = gw5903_dio, 1047 .dio_num = ARRAY_SIZE(gw5903_dio), 1048 .leds = { 1049 IMX_GPIO_NR(6, 14), 1050 }, 1051 .otgpwr_en = IMX_GPIO_NR(4, 15), 1052 .mmc_cd = IMX_GPIO_NR(6, 11), 1053 }, 1054 1055 /* GW5904 */ 1056 { 1057 .gpio_pads = gw5904_gpio_pads, 1058 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2, 1059 .dio_cfg = gw5904_dio, 1060 .dio_num = ARRAY_SIZE(gw5904_dio), 1061 .leds = { 1062 IMX_GPIO_NR(4, 6), 1063 IMX_GPIO_NR(4, 7), 1064 IMX_GPIO_NR(4, 15), 1065 }, 1066 .pcie_rst = IMX_GPIO_NR(1, 0), 1067 .mezz_pwren = IMX_GPIO_NR(2, 19), 1068 .mezz_irq = IMX_GPIO_NR(2, 18), 1069 .otgpwr_en = IMX_GPIO_NR(3, 22), 1070 }, 1071 1072 /* GW5905 */ 1073 { 1074 .gpio_pads = gw5905_gpio_pads, 1075 .num_pads = ARRAY_SIZE(gw5905_gpio_pads)/2, 1076 .leds = { 1077 IMX_GPIO_NR(6, 14), 1078 }, 1079 .pcie_rst = IMX_GPIO_NR(7, 11), 1080 .wdis = IMX_GPIO_NR(7, 13), 1081 }, 1082 1083 /* GW5906 */ 1084 { 1085 .gpio_pads = gw552x_gpio_pads, 1086 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2, 1087 .dio_cfg = gw5906_dio, 1088 .dio_num = ARRAY_SIZE(gw5906_dio), 1089 .leds = { 1090 IMX_GPIO_NR(4, 6), 1091 IMX_GPIO_NR(4, 7), 1092 IMX_GPIO_NR(4, 15), 1093 }, 1094 .pcie_rst = IMX_GPIO_NR(1, 29), 1095 .usb_sel = IMX_GPIO_NR(1, 7), 1096 .wdis = IMX_GPIO_NR(7, 12), 1097 .msata_en = GP_MSATA_SEL, 1098 .nand = true, 1099 }, 1100 }; 1101 1102 #define SETUP_GPIO_OUTPUT(gpio, name, level) \ 1103 gpio_request(gpio, name); \ 1104 gpio_direction_output(gpio, level); 1105 #define SETUP_GPIO_INPUT(gpio, name) \ 1106 gpio_request(gpio, name); \ 1107 gpio_direction_input(gpio); 1108 void setup_iomux_gpio(int board, struct ventana_board_info *info) 1109 { 1110 int i; 1111 1112 if (board >= GW_UNKNOWN) 1113 return; 1114 1115 /* board specific iomux */ 1116 imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads, 1117 gpio_cfg[board].num_pads); 1118 1119 /* RS232_EN# */ 1120 if (gpio_cfg[board].rs232_en) { 1121 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#"); 1122 gpio_direction_output(gpio_cfg[board].rs232_en, 0); 1123 } 1124 1125 /* GW522x Uses GPIO3_IO23 for PCIE_RST# */ 1126 if (board == GW52xx && info->model[4] == '2') 1127 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23); 1128 1129 /* assert PCI_RST# */ 1130 gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#"); 1131 gpio_direction_output(gpio_cfg[board].pcie_rst, 0); 1132 1133 /* turn off (active-high) user LED's */ 1134 for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) { 1135 char name[16]; 1136 if (gpio_cfg[board].leds[i]) { 1137 sprintf(name, "led_user%d", i); 1138 gpio_request(gpio_cfg[board].leds[i], name); 1139 gpio_direction_output(gpio_cfg[board].leds[i], 1); 1140 } 1141 } 1142 1143 /* MSATA Enable - default to PCI */ 1144 if (gpio_cfg[board].msata_en) { 1145 gpio_request(gpio_cfg[board].msata_en, "msata_en"); 1146 gpio_direction_output(gpio_cfg[board].msata_en, 0); 1147 } 1148 1149 /* Expansion Mezzanine IO */ 1150 if (gpio_cfg[board].mezz_pwren) { 1151 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr"); 1152 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0); 1153 } 1154 if (gpio_cfg[board].mezz_irq) { 1155 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#"); 1156 gpio_direction_input(gpio_cfg[board].mezz_irq); 1157 } 1158 1159 /* RS485 Transmit Enable */ 1160 if (gpio_cfg[board].rs485en) { 1161 gpio_request(gpio_cfg[board].rs485en, "rs485_en"); 1162 gpio_direction_output(gpio_cfg[board].rs485en, 0); 1163 } 1164 1165 /* GPS_SHDN */ 1166 if (gpio_cfg[board].gps_shdn) { 1167 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn"); 1168 gpio_direction_output(gpio_cfg[board].gps_shdn, 1); 1169 } 1170 1171 /* Analog video codec power enable */ 1172 if (gpio_cfg[board].vidin_en) { 1173 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en"); 1174 gpio_direction_output(gpio_cfg[board].vidin_en, 1); 1175 } 1176 1177 /* DIOI2C_DIS# */ 1178 if (gpio_cfg[board].dioi2c_en) { 1179 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#"); 1180 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0); 1181 } 1182 1183 /* PCICK_SSON: disable spread-spectrum clock */ 1184 if (gpio_cfg[board].pcie_sson) { 1185 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson"); 1186 gpio_direction_output(gpio_cfg[board].pcie_sson, 0); 1187 } 1188 1189 /* USBOTG mux routing */ 1190 if (gpio_cfg[board].usb_sel) { 1191 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel"); 1192 gpio_direction_output(gpio_cfg[board].usb_sel, 0); 1193 } 1194 1195 /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */ 1196 if (gpio_cfg[board].wdis) { 1197 gpio_request(gpio_cfg[board].wdis, "wlan_dis"); 1198 gpio_direction_output(gpio_cfg[board].wdis, 1); 1199 } 1200 1201 /* OTG power off */ 1202 if (gpio_cfg[board].otgpwr_en) { 1203 gpio_request(gpio_cfg[board].otgpwr_en, "usbotg_pwr"); 1204 gpio_direction_output(gpio_cfg[board].otgpwr_en, 0); 1205 } 1206 1207 /* sense vselect pin to see if we support uhs-i */ 1208 if (gpio_cfg[board].vsel_pin) { 1209 gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect"); 1210 gpio_direction_input(gpio_cfg[board].vsel_pin); 1211 gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin); 1212 } 1213 1214 /* microSD CD */ 1215 if (gpio_cfg[board].mmc_cd) { 1216 gpio_request(gpio_cfg[board].mmc_cd, "sd_cd"); 1217 gpio_direction_input(gpio_cfg[board].mmc_cd); 1218 } 1219 1220 /* Anything else board specific */ 1221 switch(board) { 1222 case GW560x: 1223 gpio_request(IMX_GPIO_NR(4, 26), "12p0_en"); 1224 gpio_direction_output(IMX_GPIO_NR(4, 26), 1); 1225 break; 1226 case GW5903: 1227 gpio_request(IMX_GPIO_NR(3, 31) , "usbh1-ehci_pwr"); 1228 gpio_direction_output(IMX_GPIO_NR(3, 31), 1); 1229 gpio_request(IMX_GPIO_NR(4, 15) , "usbh2-otg_pwr"); 1230 gpio_direction_output(IMX_GPIO_NR(4, 15), 1); 1231 gpio_request(IMX_GPIO_NR(4, 7) , "usbdpc_pwr"); 1232 gpio_direction_output(IMX_GPIO_NR(4, 15), 1); 1233 gpio_request(IMX_GPIO_NR(1, 25) , "rgmii_en"); 1234 gpio_direction_output(IMX_GPIO_NR(1, 25), 1); 1235 gpio_request(IMX_GPIO_NR(4, 6) , "touch_irq#"); 1236 gpio_direction_input(IMX_GPIO_NR(4, 6)); 1237 gpio_request(IMX_GPIO_NR(4, 8) , "touch_rst"); 1238 gpio_direction_output(IMX_GPIO_NR(4, 8), 1); 1239 gpio_request(IMX_GPIO_NR(1, 7) , "bklt_12ven"); 1240 gpio_direction_output(IMX_GPIO_NR(1, 7), 1); 1241 break; 1242 case GW5904: 1243 gpio_request(IMX_GPIO_NR(5, 11), "skt1_wdis#"); 1244 gpio_direction_output(IMX_GPIO_NR(5, 11), 1); 1245 gpio_request(IMX_GPIO_NR(5, 12), "skt1_rst#"); 1246 gpio_direction_output(IMX_GPIO_NR(5, 12), 1); 1247 gpio_request(IMX_GPIO_NR(5, 13), "skt2_wdis#"); 1248 gpio_direction_output(IMX_GPIO_NR(5, 13), 1); 1249 gpio_request(IMX_GPIO_NR(1, 15), "m2_off#"); 1250 gpio_direction_output(IMX_GPIO_NR(1, 15), 1); 1251 gpio_request(IMX_GPIO_NR(1, 14), "m2_wdis#"); 1252 gpio_direction_output(IMX_GPIO_NR(1, 14), 1); 1253 gpio_request(IMX_GPIO_NR(1, 13), "m2_rst#"); 1254 gpio_direction_output(IMX_GPIO_NR(1, 13), 1); 1255 break; 1256 case GW5905: 1257 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 7), "usb_pcisel", 0); 1258 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 9), "lvds_cabc", 1); 1259 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 14), "mipi_pdwn", 1); 1260 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(1, 15), "mipi_rst#", 0); 1261 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(2, 3), "emmy_pdwn#", 1); 1262 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 5), "spk_shdn#", 0); 1263 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 0); 1264 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 6), "touch_irq", 0); 1265 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 5), "flash_en1", 0); 1266 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 6), "flash_en2", 0); 1267 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 14), "dect_rst#", 1); 1268 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 17), "codec_rst#", 0); 1269 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(5, 26), "imu_den", 1); 1270 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(7, 12), "lvds_cabc", 0); 1271 mdelay(100); 1272 /* 1273 * gauruntee touch controller comes out of reset with INT 1274 * low for address 1275 */ 1276 SETUP_GPIO_OUTPUT(IMX_GPIO_NR(4, 8), "touch_rst", 1); 1277 break; 1278 } 1279 } 1280 1281 /* setup GPIO pinmux and default configuration per baseboard and env */ 1282 void setup_board_gpio(int board, struct ventana_board_info *info) 1283 { 1284 const char *s; 1285 char arg[10]; 1286 size_t len; 1287 int i; 1288 int quiet = simple_strtol(env_get("quiet"), NULL, 10); 1289 1290 if (board >= GW_UNKNOWN) 1291 return; 1292 1293 /* RS232_EN# */ 1294 if (gpio_cfg[board].rs232_en) { 1295 gpio_direction_output(gpio_cfg[board].rs232_en, 1296 (hwconfig("rs232")) ? 0 : 1); 1297 } 1298 1299 /* MSATA Enable */ 1300 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) { 1301 gpio_direction_output(GP_MSATA_SEL, 1302 (hwconfig("msata")) ? 1 : 0); 1303 } 1304 1305 /* USBOTG Select (PCISKT or FrontPanel) */ 1306 if (gpio_cfg[board].usb_sel) { 1307 gpio_direction_output(gpio_cfg[board].usb_sel, 1308 (hwconfig("usb_pcisel")) ? 1 : 0); 1309 } 1310 1311 /* 1312 * Configure DIO pinmux/padctl registers 1313 * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions 1314 */ 1315 for (i = 0; i < gpio_cfg[board].dio_num; i++) { 1316 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i]; 1317 iomux_v3_cfg_t ctrl = DIO_PAD_CFG; 1318 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1; 1319 1320 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1]) 1321 continue; 1322 sprintf(arg, "dio%d", i); 1323 if (!hwconfig(arg)) 1324 continue; 1325 s = hwconfig_subarg(arg, "padctrl", &len); 1326 if (s) { 1327 ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16) 1328 & 0x1ffff) | MUX_MODE_SION; 1329 } 1330 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) { 1331 if (!quiet) { 1332 printf("DIO%d: GPIO%d_IO%02d (gpio-%d)\n", i, 1333 (cfg->gpio_param/32)+1, 1334 cfg->gpio_param%32, 1335 cfg->gpio_param); 1336 } 1337 imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] | 1338 ctrl); 1339 gpio_requestf(cfg->gpio_param, "dio%d", i); 1340 gpio_direction_input(cfg->gpio_param); 1341 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") && 1342 cfg->pwm_padmux) { 1343 if (!cfg->pwm_param) { 1344 printf("DIO%d: Error: pwm config invalid\n", 1345 i); 1346 continue; 1347 } 1348 if (!quiet) 1349 printf("DIO%d: pwm%d\n", i, cfg->pwm_param); 1350 imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] | 1351 MUX_PAD_CTRL(ctrl)); 1352 } 1353 } 1354 1355 if (!quiet) { 1356 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) { 1357 printf("MSATA: %s\n", (hwconfig("msata") ? 1358 "enabled" : "disabled")); 1359 } 1360 if (gpio_cfg[board].rs232_en) { 1361 printf("RS232: %s\n", (hwconfig("rs232")) ? 1362 "enabled" : "disabled"); 1363 } 1364 } 1365 } 1366 1367 /* setup board specific PMIC */ 1368 void setup_pmic(void) 1369 { 1370 struct pmic *p; 1371 struct ventana_board_info ventana_info; 1372 int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info); 1373 const int i2c_pmic = 1; 1374 u32 reg; 1375 1376 i2c_set_bus_num(i2c_pmic); 1377 1378 /* configure PFUZE100 PMIC */ 1379 if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) { 1380 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR); 1381 power_pfuze100_init(i2c_pmic); 1382 p = pmic_get("PFUZE100"); 1383 if (p && !pmic_probe(p)) { 1384 pmic_reg_read(p, PFUZE100_DEVICEID, ®); 1385 printf("PMIC: PFUZE100 ID=0x%02x\n", reg); 1386 1387 /* Set VGEN1 to 1.5V and enable */ 1388 pmic_reg_read(p, PFUZE100_VGEN1VOL, ®); 1389 reg &= ~(LDO_VOL_MASK); 1390 reg |= (LDOA_1_50V | LDO_EN); 1391 pmic_reg_write(p, PFUZE100_VGEN1VOL, reg); 1392 1393 /* Set SWBST to 5.0V and enable */ 1394 pmic_reg_read(p, PFUZE100_SWBSTCON1, ®); 1395 reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK); 1396 reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT)); 1397 pmic_reg_write(p, PFUZE100_SWBSTCON1, reg); 1398 } 1399 } 1400 1401 /* configure LTC3676 PMIC */ 1402 else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) { 1403 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR); 1404 power_ltc3676_init(i2c_pmic); 1405 p = pmic_get("LTC3676_PMIC"); 1406 if (!p || pmic_probe(p)) 1407 return; 1408 puts("PMIC: LTC3676\n"); 1409 /* 1410 * set board-specific scalar for max CPU frequency 1411 * per CPU based on the LDO enabled Operating Ranges 1412 * defined in the respective IMX6DQ and IMX6SDL 1413 * datasheets. The voltage resulting from the R1/R2 1414 * feedback inputs on Ventana is 1308mV. Note that this 1415 * is a bit shy of the Vmin of 1350mV in the datasheet 1416 * for LDO enabled mode but is as high as we can go. 1417 */ 1418 switch (board) { 1419 case GW560x: 1420 /* mask PGOOD during SW3 transition */ 1421 pmic_reg_write(p, LTC3676_DVB3B, 1422 0x1f | LTC3676_PGOOD_MASK); 1423 /* set SW3 (VDD_ARM) */ 1424 pmic_reg_write(p, LTC3676_DVB3A, 0x1f); 1425 break; 1426 case GW5903: 1427 /* mask PGOOD during SW3 transition */ 1428 pmic_reg_write(p, LTC3676_DVB3B, 1429 0x1f | LTC3676_PGOOD_MASK); 1430 /* set SW3 (VDD_ARM) */ 1431 pmic_reg_write(p, LTC3676_DVB3A, 0x1f); 1432 1433 /* mask PGOOD during SW4 transition */ 1434 pmic_reg_write(p, LTC3676_DVB4B, 1435 0x1f | LTC3676_PGOOD_MASK); 1436 /* set SW4 (VDD_SOC) */ 1437 pmic_reg_write(p, LTC3676_DVB4A, 0x1f); 1438 break; 1439 case GW5905: 1440 /* mask PGOOD during SW1 transition */ 1441 pmic_reg_write(p, LTC3676_DVB1B, 1442 0x1f | LTC3676_PGOOD_MASK); 1443 /* set SW1 (VDD_ARM) */ 1444 pmic_reg_write(p, LTC3676_DVB1A, 0x1f); 1445 1446 /* mask PGOOD during SW3 transition */ 1447 pmic_reg_write(p, LTC3676_DVB3B, 1448 0x1f | LTC3676_PGOOD_MASK); 1449 /* set SW3 (VDD_SOC) */ 1450 pmic_reg_write(p, LTC3676_DVB3A, 0x1f); 1451 break; 1452 default: 1453 /* mask PGOOD during SW1 transition */ 1454 pmic_reg_write(p, LTC3676_DVB1B, 1455 0x1f | LTC3676_PGOOD_MASK); 1456 /* set SW1 (VDD_SOC) */ 1457 pmic_reg_write(p, LTC3676_DVB1A, 0x1f); 1458 1459 /* mask PGOOD during SW3 transition */ 1460 pmic_reg_write(p, LTC3676_DVB3B, 1461 0x1f | LTC3676_PGOOD_MASK); 1462 /* set SW3 (VDD_ARM) */ 1463 pmic_reg_write(p, LTC3676_DVB3A, 0x1f); 1464 } 1465 } 1466 } 1467 1468 #ifdef CONFIG_FSL_ESDHC 1469 static struct fsl_esdhc_cfg usdhc_cfg[2]; 1470 1471 int board_mmc_init(bd_t *bis) 1472 { 1473 struct ventana_board_info ventana_info; 1474 int board_type = read_eeprom(CONFIG_I2C_GSC, &ventana_info); 1475 int ret; 1476 1477 switch (board_type) { 1478 case GW52xx: 1479 case GW53xx: 1480 case GW54xx: 1481 case GW553x: 1482 /* usdhc3: 4bit microSD */ 1483 SETUP_IOMUX_PADS(usdhc3_pads); 1484 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR; 1485 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK); 1486 usdhc_cfg[0].max_bus_width = 4; 1487 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]); 1488 case GW560x: 1489 /* usdhc2: 8-bit eMMC */ 1490 SETUP_IOMUX_PADS(gw560x_emmc_sd2_pads); 1491 usdhc_cfg[0].esdhc_base = USDHC2_BASE_ADDR; 1492 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK); 1493 usdhc_cfg[0].max_bus_width = 8; 1494 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]); 1495 if (ret) 1496 return ret; 1497 /* usdhc3: 4-bit microSD */ 1498 SETUP_IOMUX_PADS(usdhc3_pads); 1499 usdhc_cfg[1].esdhc_base = USDHC3_BASE_ADDR; 1500 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK); 1501 usdhc_cfg[1].max_bus_width = 4; 1502 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]); 1503 case GW5903: 1504 /* usdhc3: 8-bit eMMC */ 1505 SETUP_IOMUX_PADS(gw5904_emmc_pads); 1506 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR; 1507 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK); 1508 usdhc_cfg[0].max_bus_width = 8; 1509 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]); 1510 if (ret) 1511 return ret; 1512 /* usdhc2: 4-bit microSD */ 1513 SETUP_IOMUX_PADS(gw5904_mmc_pads); 1514 usdhc_cfg[1].esdhc_base = USDHC2_BASE_ADDR; 1515 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK); 1516 usdhc_cfg[1].max_bus_width = 4; 1517 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]); 1518 case GW5904: 1519 case GW5905: 1520 /* usdhc3: 8bit eMMC */ 1521 SETUP_IOMUX_PADS(gw5904_emmc_pads); 1522 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR; 1523 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK); 1524 usdhc_cfg[0].max_bus_width = 8; 1525 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]); 1526 default: 1527 /* doesn't have MMC */ 1528 return -1; 1529 } 1530 } 1531 1532 int board_mmc_getcd(struct mmc *mmc) 1533 { 1534 struct ventana_board_info ventana_info; 1535 struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv; 1536 int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info); 1537 int gpio = gpio_cfg[board].mmc_cd; 1538 1539 /* Card Detect */ 1540 switch (board) { 1541 case GW560x: 1542 /* emmc is always present */ 1543 if (cfg->esdhc_base == USDHC2_BASE_ADDR) 1544 return 1; 1545 break; 1546 case GW5903: 1547 case GW5904: 1548 case GW5905: 1549 /* emmc is always present */ 1550 if (cfg->esdhc_base == USDHC3_BASE_ADDR) 1551 return 1; 1552 break; 1553 } 1554 1555 if (gpio) { 1556 debug("%s: gpio%d=%d\n", __func__, gpio, gpio_get_value(gpio)); 1557 return !gpio_get_value(gpio); 1558 } 1559 1560 return -1; 1561 } 1562 1563 #endif /* CONFIG_FSL_ESDHC */ 1564