1 // SPDX-License-Identifier: GPL-2.0+ 2 /* 3 * Copyright (C) 2013 Gateworks Corporation 4 * 5 * Author: Tim Harvey <tharvey@gateworks.com> 6 */ 7 8 #include <asm/arch/clock.h> 9 #include <asm/arch/mx6-pins.h> 10 #include <asm/arch/sys_proto.h> 11 #include <asm/gpio.h> 12 #include <asm/mach-imx/mxc_i2c.h> 13 #include <fsl_esdhc.h> 14 #include <hwconfig.h> 15 #include <power/pmic.h> 16 #include <power/ltc3676_pmic.h> 17 #include <power/pfuze100_pmic.h> 18 19 #include "common.h" 20 21 /* UART2: Serial Console */ 22 static iomux_v3_cfg_t const uart2_pads[] = { 23 IOMUX_PADS(PAD_SD4_DAT7__UART2_TX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)), 24 IOMUX_PADS(PAD_SD4_DAT4__UART2_RX_DATA | MUX_PAD_CTRL(UART_PAD_CTRL)), 25 }; 26 27 void setup_iomux_uart(void) 28 { 29 SETUP_IOMUX_PADS(uart2_pads); 30 } 31 32 /* MMC */ 33 static iomux_v3_cfg_t const gw5904_emmc_pads[] = { 34 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 35 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 36 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 37 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 38 IOMUX_PADS(PAD_SD3_DAT4__SD3_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 39 IOMUX_PADS(PAD_SD3_DAT5__SD3_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 40 IOMUX_PADS(PAD_SD3_DAT6__SD3_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 41 IOMUX_PADS(PAD_SD3_DAT7__SD3_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 42 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 43 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 44 IOMUX_PADS(PAD_SD3_RST__SD3_RESET | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 45 }; 46 /* 4-bit microSD on SD2 */ 47 static iomux_v3_cfg_t const gw5904_mmc_pads[] = { 48 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 49 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 50 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 51 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 52 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 53 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 54 /* CD */ 55 IOMUX_PADS(PAD_NANDF_CS0__GPIO6_IO11 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 56 }; 57 /* 8-bit eMMC on SD2/NAND */ 58 static iomux_v3_cfg_t const gw560x_emmc_sd2_pads[] = { 59 IOMUX_PADS(PAD_SD2_CLK__SD2_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 60 IOMUX_PADS(PAD_SD2_CMD__SD2_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 61 IOMUX_PADS(PAD_SD2_DAT0__SD2_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 62 IOMUX_PADS(PAD_SD2_DAT1__SD2_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 63 IOMUX_PADS(PAD_SD2_DAT2__SD2_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 64 IOMUX_PADS(PAD_SD2_DAT3__SD2_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 65 IOMUX_PADS(PAD_NANDF_D4__SD2_DATA4 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 66 IOMUX_PADS(PAD_NANDF_D5__SD2_DATA5 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 67 IOMUX_PADS(PAD_NANDF_D6__SD2_DATA6 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 68 IOMUX_PADS(PAD_NANDF_D7__SD2_DATA7 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 69 }; 70 71 static iomux_v3_cfg_t const usdhc3_pads[] = { 72 IOMUX_PADS(PAD_SD3_CLK__SD3_CLK | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 73 IOMUX_PADS(PAD_SD3_CMD__SD3_CMD | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 74 IOMUX_PADS(PAD_SD3_DAT0__SD3_DATA0 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 75 IOMUX_PADS(PAD_SD3_DAT1__SD3_DATA1 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 76 IOMUX_PADS(PAD_SD3_DAT2__SD3_DATA2 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 77 IOMUX_PADS(PAD_SD3_DAT3__SD3_DATA3 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 78 IOMUX_PADS(PAD_SD3_DAT5__GPIO7_IO00 | MUX_PAD_CTRL(USDHC_PAD_CTRL)), 79 }; 80 81 /* 82 * I2C pad configs: 83 * I2C1: GSC 84 * I2C2: PMIC,PCIe Switch,Clock,Mezz 85 * I2C3: Multimedia/Expansion 86 */ 87 static struct i2c_pads_info mx6q_i2c_pad_info[] = { 88 { 89 .scl = { 90 .i2c_mode = MX6Q_PAD_EIM_D21__I2C1_SCL | PC, 91 .gpio_mode = MX6Q_PAD_EIM_D21__GPIO3_IO21 | PC, 92 .gp = IMX_GPIO_NR(3, 21) 93 }, 94 .sda = { 95 .i2c_mode = MX6Q_PAD_EIM_D28__I2C1_SDA | PC, 96 .gpio_mode = MX6Q_PAD_EIM_D28__GPIO3_IO28 | PC, 97 .gp = IMX_GPIO_NR(3, 28) 98 } 99 }, { 100 .scl = { 101 .i2c_mode = MX6Q_PAD_KEY_COL3__I2C2_SCL | PC, 102 .gpio_mode = MX6Q_PAD_KEY_COL3__GPIO4_IO12 | PC, 103 .gp = IMX_GPIO_NR(4, 12) 104 }, 105 .sda = { 106 .i2c_mode = MX6Q_PAD_KEY_ROW3__I2C2_SDA | PC, 107 .gpio_mode = MX6Q_PAD_KEY_ROW3__GPIO4_IO13 | PC, 108 .gp = IMX_GPIO_NR(4, 13) 109 } 110 }, { 111 .scl = { 112 .i2c_mode = MX6Q_PAD_GPIO_3__I2C3_SCL | PC, 113 .gpio_mode = MX6Q_PAD_GPIO_3__GPIO1_IO03 | PC, 114 .gp = IMX_GPIO_NR(1, 3) 115 }, 116 .sda = { 117 .i2c_mode = MX6Q_PAD_GPIO_6__I2C3_SDA | PC, 118 .gpio_mode = MX6Q_PAD_GPIO_6__GPIO1_IO06 | PC, 119 .gp = IMX_GPIO_NR(1, 6) 120 } 121 } 122 }; 123 124 static struct i2c_pads_info mx6dl_i2c_pad_info[] = { 125 { 126 .scl = { 127 .i2c_mode = MX6DL_PAD_EIM_D21__I2C1_SCL | PC, 128 .gpio_mode = MX6DL_PAD_EIM_D21__GPIO3_IO21 | PC, 129 .gp = IMX_GPIO_NR(3, 21) 130 }, 131 .sda = { 132 .i2c_mode = MX6DL_PAD_EIM_D28__I2C1_SDA | PC, 133 .gpio_mode = MX6DL_PAD_EIM_D28__GPIO3_IO28 | PC, 134 .gp = IMX_GPIO_NR(3, 28) 135 } 136 }, { 137 .scl = { 138 .i2c_mode = MX6DL_PAD_KEY_COL3__I2C2_SCL | PC, 139 .gpio_mode = MX6DL_PAD_KEY_COL3__GPIO4_IO12 | PC, 140 .gp = IMX_GPIO_NR(4, 12) 141 }, 142 .sda = { 143 .i2c_mode = MX6DL_PAD_KEY_ROW3__I2C2_SDA | PC, 144 .gpio_mode = MX6DL_PAD_KEY_ROW3__GPIO4_IO13 | PC, 145 .gp = IMX_GPIO_NR(4, 13) 146 } 147 }, { 148 .scl = { 149 .i2c_mode = MX6DL_PAD_GPIO_3__I2C3_SCL | PC, 150 .gpio_mode = MX6DL_PAD_GPIO_3__GPIO1_IO03 | PC, 151 .gp = IMX_GPIO_NR(1, 3) 152 }, 153 .sda = { 154 .i2c_mode = MX6DL_PAD_GPIO_6__I2C3_SDA | PC, 155 .gpio_mode = MX6DL_PAD_GPIO_6__GPIO1_IO06 | PC, 156 .gp = IMX_GPIO_NR(1, 6) 157 } 158 } 159 }; 160 161 void setup_ventana_i2c(int i2c) 162 { 163 struct i2c_pads_info *p; 164 165 if (is_cpu_type(MXC_CPU_MX6Q)) 166 p = &mx6q_i2c_pad_info[i2c]; 167 else 168 p = &mx6dl_i2c_pad_info[i2c]; 169 170 setup_i2c(i2c, CONFIG_SYS_I2C_SPEED, 0x7f, p); 171 } 172 173 /* 174 * Baseboard specific GPIO 175 */ 176 static iomux_v3_cfg_t const gw51xx_gpio_pads[] = { 177 /* PANLEDG# */ 178 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 179 /* PANLEDR# */ 180 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 181 /* IOEXP_PWREN# */ 182 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 183 /* IOEXP_IRQ# */ 184 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 185 186 /* GPS_SHDN */ 187 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 188 /* VID_PWR */ 189 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG), 190 /* PCI_RST# */ 191 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG), 192 /* PCIESKT_WDIS# */ 193 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 194 }; 195 196 static iomux_v3_cfg_t const gw52xx_gpio_pads[] = { 197 /* SD3_VSELECT */ 198 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 199 /* RS232_EN# */ 200 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG), 201 /* MSATA_EN */ 202 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG), 203 /* PANLEDG# */ 204 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 205 /* PANLEDR# */ 206 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 207 /* IOEXP_PWREN# */ 208 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 209 /* IOEXP_IRQ# */ 210 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 211 /* CAN_STBY */ 212 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 213 /* MX6_LOCLED# */ 214 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 215 /* GPS_SHDN */ 216 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG), 217 /* USBOTG_SEL */ 218 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 219 /* VID_PWR */ 220 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 221 /* PCI_RST# */ 222 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG), 223 /* PCI_RST# (GW522x) */ 224 IOMUX_PADS(PAD_EIM_D23__GPIO3_IO23 | DIO_PAD_CFG), 225 /* RS485_EN */ 226 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG), 227 /* PCIESKT_WDIS# */ 228 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 229 }; 230 231 static iomux_v3_cfg_t const gw53xx_gpio_pads[] = { 232 /* SD3_VSELECT */ 233 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 234 /* RS232_EN# */ 235 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG), 236 /* MSATA_EN */ 237 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG), 238 /* CAN_STBY */ 239 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 240 /* USB_HUBRST# */ 241 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 242 /* PANLEDG# */ 243 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 244 /* PANLEDR# */ 245 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 246 /* MX6_LOCLED# */ 247 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 248 /* IOEXP_PWREN# */ 249 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 250 /* IOEXP_IRQ# */ 251 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 252 /* DIOI2C_DIS# */ 253 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 254 /* GPS_SHDN */ 255 IOMUX_PADS(PAD_ENET_RXD0__GPIO1_IO27 | DIO_PAD_CFG), 256 /* VID_EN */ 257 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 258 /* PCI_RST# */ 259 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG), 260 /* RS485_EN */ 261 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG), 262 /* PCIESKT_WDIS# */ 263 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 264 }; 265 266 static iomux_v3_cfg_t const gw54xx_gpio_pads[] = { 267 /* SD3_VSELECT */ 268 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 269 /* RS232_EN# */ 270 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG), 271 /* MSATA_EN */ 272 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG), 273 /* CAN_STBY */ 274 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 275 /* PANLEDG# */ 276 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 277 /* PANLEDR# */ 278 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 279 /* MX6_LOCLED# */ 280 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 281 /* USB_HUBRST# */ 282 IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16 | DIO_PAD_CFG), 283 /* MIPI_DIO */ 284 IOMUX_PADS(PAD_SD1_DAT3__GPIO1_IO21 | DIO_PAD_CFG), 285 /* RS485_EN */ 286 IOMUX_PADS(PAD_EIM_D24__GPIO3_IO24 | DIO_PAD_CFG), 287 /* IOEXP_PWREN# */ 288 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 289 /* IOEXP_IRQ# */ 290 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 291 /* DIOI2C_DIS# */ 292 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 293 /* PCI_RST# */ 294 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG), 295 /* VID_EN */ 296 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 297 /* RS485_EN */ 298 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG), 299 /* PCIESKT_WDIS# */ 300 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG), 301 }; 302 303 static iomux_v3_cfg_t const gw551x_gpio_pads[] = { 304 /* CAN_STBY */ 305 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 306 /* PANLED# */ 307 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 308 /* PCI_RST# */ 309 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG), 310 /* PCIESKT_WDIS# */ 311 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 312 }; 313 314 static iomux_v3_cfg_t const gw552x_gpio_pads[] = { 315 /* MSATA_EN */ 316 IOMUX_PADS(PAD_SD4_DAT0__GPIO2_IO08 | DIO_PAD_CFG), 317 /* USBOTG_SEL */ 318 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG), 319 /* USB_HUBRST# */ 320 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 321 /* PANLEDG# */ 322 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 323 /* PANLEDR# */ 324 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 325 /* MX6_LOCLED# */ 326 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 327 /* PCI_RST# */ 328 IOMUX_PADS(PAD_ENET_TXD1__GPIO1_IO29 | DIO_PAD_CFG), 329 /* MX6_DIO[4:9] */ 330 IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18 | DIO_PAD_CFG), 331 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG), 332 IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21 | DIO_PAD_CFG), 333 IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22 | DIO_PAD_CFG), 334 IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23 | DIO_PAD_CFG), 335 IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25 | DIO_PAD_CFG), 336 /* PCIEGBE1_OFF# */ 337 IOMUX_PADS(PAD_GPIO_1__GPIO1_IO01 | DIO_PAD_CFG), 338 /* PCIEGBE2_OFF# */ 339 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 340 /* PCIESKT_WDIS# */ 341 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 342 }; 343 344 static iomux_v3_cfg_t const gw553x_gpio_pads[] = { 345 /* SD3_VSELECT */ 346 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 347 /* PANLEDG# */ 348 IOMUX_PADS(PAD_KEY_COL2__GPIO4_IO10 | DIO_PAD_CFG), 349 /* PANLEDR# */ 350 IOMUX_PADS(PAD_KEY_ROW2__GPIO4_IO11 | DIO_PAD_CFG), 351 /* VID_PWR */ 352 IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20 | DIO_PAD_CFG), 353 /* PCI_RST# */ 354 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG), 355 /* PCIESKT_WDIS# */ 356 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 357 }; 358 359 static iomux_v3_cfg_t const gw560x_gpio_pads[] = { 360 /* RS232_EN# */ 361 IOMUX_PADS(PAD_SD4_DAT3__GPIO2_IO11 | DIO_PAD_CFG), 362 /* CAN_STBY */ 363 IOMUX_PADS(PAD_GPIO_2__GPIO1_IO02 | DIO_PAD_CFG), 364 /* USB_HUBRST# */ 365 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 366 /* PANLEDG# */ 367 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 368 /* PANLEDR# */ 369 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 370 /* MX6_LOCLED# */ 371 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 372 /* IOEXP_PWREN# */ 373 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 374 /* IOEXP_IRQ# */ 375 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 376 /* DIOI2C_DIS# */ 377 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 378 /* VID_EN */ 379 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 380 /* PCI_RST# */ 381 IOMUX_PADS(PAD_DISP0_DAT10__GPIO4_IO31 | DIO_PAD_CFG), 382 /* RS485_EN */ 383 IOMUX_PADS(PAD_SD3_DAT4__GPIO7_IO01 | DIO_PAD_CFG), 384 /* PCIESKT_WDIS# */ 385 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 386 /* USBH2_PEN (OTG) */ 387 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 388 /* 12V0_PWR_EN */ 389 IOMUX_PADS(PAD_DISP0_DAT5__GPIO4_IO26 | DIO_PAD_CFG), 390 }; 391 392 static iomux_v3_cfg_t const gw5903_gpio_pads[] = { 393 /* BKLT_12VEN */ 394 IOMUX_PADS(PAD_GPIO_7__GPIO1_IO07 | DIO_PAD_CFG), 395 /* EMMY_PDN# */ 396 IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02 | DIO_PAD_CFG), 397 /* EMMY_CFG1# */ 398 IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03 | DIO_PAD_CFG), 399 /* EMMY_CFG1# */ 400 IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04 | DIO_PAD_CFG), 401 /* USBH1_PEN (EHCI) */ 402 IOMUX_PADS(PAD_EIM_D31__GPIO3_IO31 | DIO_PAD_CFG), 403 /* USBH2_PEN (OTG) */ 404 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 405 /* USBDPC_PEN */ 406 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 407 /* TOUCH_RST */ 408 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG), 409 /* AUDIO_RST# */ 410 IOMUX_PADS(PAD_DISP0_DAT23__GPIO5_IO17 | DIO_PAD_CFG), 411 /* UART1_TEN# */ 412 IOMUX_PADS(PAD_CSI0_DAT12__GPIO5_IO30 | DIO_PAD_CFG), 413 /* MX6_LOCLED# */ 414 IOMUX_PADS(PAD_NANDF_CS1__GPIO6_IO14 | DIO_PAD_CFG), 415 /* LVDS_BKLEN # */ 416 IOMUX_PADS(PAD_GPIO_17__GPIO7_IO12 | DIO_PAD_CFG), 417 /* RGMII_PDWN# */ 418 IOMUX_PADS(PAD_ENET_CRS_DV__GPIO1_IO25 | DIO_PAD_CFG), 419 /* TOUCH_IRQ# */ 420 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 421 /* TOUCH_RST# */ 422 IOMUX_PADS(PAD_KEY_COL1__GPIO4_IO08 | DIO_PAD_CFG), 423 }; 424 425 static iomux_v3_cfg_t const gw5904_gpio_pads[] = { 426 /* USB_HUBRST# */ 427 IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09 | DIO_PAD_CFG), 428 /* PANLEDG# */ 429 IOMUX_PADS(PAD_KEY_COL0__GPIO4_IO06 | DIO_PAD_CFG), 430 /* PANLEDR# */ 431 IOMUX_PADS(PAD_KEY_ROW0__GPIO4_IO07 | DIO_PAD_CFG), 432 /* MX6_LOCLED# */ 433 IOMUX_PADS(PAD_KEY_ROW4__GPIO4_IO15 | DIO_PAD_CFG), 434 /* IOEXP_PWREN# */ 435 IOMUX_PADS(PAD_EIM_A19__GPIO2_IO19 | DIO_PAD_CFG), 436 /* IOEXP_IRQ# */ 437 IOMUX_PADS(PAD_EIM_A20__GPIO2_IO18 | MUX_PAD_CTRL(IRQ_PAD_CTRL)), 438 /* DIOI2C_DIS# */ 439 IOMUX_PADS(PAD_GPIO_19__GPIO4_IO05 | DIO_PAD_CFG), 440 /* UART_RS485 */ 441 IOMUX_PADS(PAD_DISP0_DAT2__GPIO4_IO23 | DIO_PAD_CFG), 442 /* UART_HALF */ 443 IOMUX_PADS(PAD_DISP0_DAT3__GPIO4_IO24 | DIO_PAD_CFG), 444 /* SKT1_WDIS# */ 445 IOMUX_PADS(PAD_DISP0_DAT17__GPIO5_IO11 | DIO_PAD_CFG), 446 /* SKT1_RST# */ 447 IOMUX_PADS(PAD_DISP0_DAT18__GPIO5_IO12 | DIO_PAD_CFG), 448 /* SKT2_WDIS# */ 449 IOMUX_PADS(PAD_DISP0_DAT19__GPIO5_IO13 | DIO_PAD_CFG), 450 /* SKT2_RST# */ 451 IOMUX_PADS(PAD_GPIO_0__GPIO1_IO00 | DIO_PAD_CFG), 452 /* M2_OFF# */ 453 IOMUX_PADS(PAD_SD2_DAT0__GPIO1_IO15 | DIO_PAD_CFG), 454 /* M2_WDIS# */ 455 IOMUX_PADS(PAD_SD2_DAT1__GPIO1_IO14 | DIO_PAD_CFG), 456 /* M2_RST# */ 457 IOMUX_PADS(PAD_SD2_DAT2__GPIO1_IO13 | DIO_PAD_CFG), 458 }; 459 460 /* Digital I/O */ 461 struct dio_cfg gw51xx_dio[] = { 462 { 463 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 464 IMX_GPIO_NR(1, 16), 465 { 0, 0 }, 466 0 467 }, 468 { 469 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 470 IMX_GPIO_NR(1, 19), 471 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 472 2 473 }, 474 { 475 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 476 IMX_GPIO_NR(1, 17), 477 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 478 3 479 }, 480 { 481 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) }, 482 IMX_GPIO_NR(1, 18), 483 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) }, 484 4 485 }, 486 }; 487 488 struct dio_cfg gw52xx_dio[] = { 489 { 490 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 491 IMX_GPIO_NR(1, 16), 492 { 0, 0 }, 493 0 494 }, 495 { 496 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 497 IMX_GPIO_NR(1, 19), 498 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 499 2 500 }, 501 { 502 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 503 IMX_GPIO_NR(1, 17), 504 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 505 3 506 }, 507 { 508 { IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 509 IMX_GPIO_NR(1, 20), 510 { 0, 0 }, 511 0 512 }, 513 }; 514 515 struct dio_cfg gw53xx_dio[] = { 516 { 517 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 518 IMX_GPIO_NR(1, 16), 519 { 0, 0 }, 520 0 521 }, 522 { 523 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 524 IMX_GPIO_NR(1, 19), 525 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 526 2 527 }, 528 { 529 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 530 IMX_GPIO_NR(1, 17), 531 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 532 3 533 }, 534 { 535 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 536 IMX_GPIO_NR(1, 20), 537 { 0, 0 }, 538 0 539 }, 540 }; 541 542 struct dio_cfg gw54xx_dio[] = { 543 { 544 { IOMUX_PADS(PAD_GPIO_9__GPIO1_IO09) }, 545 IMX_GPIO_NR(1, 9), 546 { IOMUX_PADS(PAD_GPIO_9__PWM1_OUT) }, 547 1 548 }, 549 { 550 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 551 IMX_GPIO_NR(1, 19), 552 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 553 2 554 }, 555 { 556 { IOMUX_PADS(PAD_SD4_DAT1__GPIO2_IO09) }, 557 IMX_GPIO_NR(2, 9), 558 { IOMUX_PADS(PAD_SD4_DAT1__PWM3_OUT) }, 559 3 560 }, 561 { 562 { IOMUX_PADS(PAD_SD4_DAT2__GPIO2_IO10) }, 563 IMX_GPIO_NR(2, 10), 564 { IOMUX_PADS(PAD_SD4_DAT2__PWM4_OUT) }, 565 4 566 }, 567 }; 568 569 struct dio_cfg gw551x_dio[] = { 570 { 571 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 572 IMX_GPIO_NR(1, 19), 573 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 574 2 575 }, 576 { 577 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 578 IMX_GPIO_NR(1, 17), 579 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 580 3 581 }, 582 }; 583 584 struct dio_cfg gw552x_dio[] = { 585 { 586 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 587 IMX_GPIO_NR(1, 16), 588 { 0, 0 }, 589 0 590 }, 591 { 592 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 593 IMX_GPIO_NR(1, 19), 594 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 595 2 596 }, 597 { 598 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 599 IMX_GPIO_NR(1, 17), 600 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 601 3 602 }, 603 { 604 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 605 IMX_GPIO_NR(1, 20), 606 { 0, 0 }, 607 0 608 }, 609 { 610 {IOMUX_PADS(PAD_CSI0_PIXCLK__GPIO5_IO18) }, 611 IMX_GPIO_NR(5, 18), 612 { 0, 0 }, 613 0 614 }, 615 { 616 {IOMUX_PADS(PAD_CSI0_DATA_EN__GPIO5_IO20) }, 617 IMX_GPIO_NR(5, 20), 618 { 0, 0 }, 619 0 620 }, 621 { 622 {IOMUX_PADS(PAD_CSI0_VSYNC__GPIO5_IO21) }, 623 IMX_GPIO_NR(5, 21), 624 { 0, 0 }, 625 0 626 }, 627 { 628 {IOMUX_PADS(PAD_CSI0_DAT4__GPIO5_IO22) }, 629 IMX_GPIO_NR(5, 22), 630 { 0, 0 }, 631 0 632 }, 633 { 634 {IOMUX_PADS(PAD_CSI0_DAT5__GPIO5_IO23) }, 635 IMX_GPIO_NR(5, 23), 636 { 0, 0 }, 637 0 638 }, 639 { 640 {IOMUX_PADS(PAD_CSI0_DAT7__GPIO5_IO25) }, 641 IMX_GPIO_NR(5, 25), 642 { 0, 0 }, 643 0 644 }, 645 }; 646 647 struct dio_cfg gw553x_dio[] = { 648 { 649 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 650 IMX_GPIO_NR(1, 16), 651 { 0, 0 }, 652 0 653 }, 654 { 655 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 656 IMX_GPIO_NR(1, 19), 657 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 658 2 659 }, 660 { 661 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 662 IMX_GPIO_NR(1, 17), 663 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 664 3 665 }, 666 { 667 { IOMUX_PADS(PAD_SD1_CMD__GPIO1_IO18) }, 668 IMX_GPIO_NR(1, 18), 669 { IOMUX_PADS(PAD_SD1_CMD__PWM4_OUT) }, 670 4 671 }, 672 }; 673 674 struct dio_cfg gw560x_dio[] = { 675 { 676 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 677 IMX_GPIO_NR(1, 16), 678 { 0, 0 }, 679 0 680 }, 681 { 682 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 683 IMX_GPIO_NR(1, 19), 684 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 685 2 686 }, 687 { 688 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 689 IMX_GPIO_NR(1, 17), 690 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 691 3 692 }, 693 { 694 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 695 IMX_GPIO_NR(1, 20), 696 { 0, 0 }, 697 0 698 }, 699 }; 700 701 struct dio_cfg gw5903_dio[] = { 702 }; 703 704 struct dio_cfg gw5904_dio[] = { 705 { 706 { IOMUX_PADS(PAD_SD1_DAT0__GPIO1_IO16) }, 707 IMX_GPIO_NR(1, 16), 708 { 0, 0 }, 709 0 710 }, 711 { 712 { IOMUX_PADS(PAD_SD1_DAT2__GPIO1_IO19) }, 713 IMX_GPIO_NR(1, 19), 714 { IOMUX_PADS(PAD_SD1_DAT2__PWM2_OUT) }, 715 2 716 }, 717 { 718 { IOMUX_PADS(PAD_SD1_DAT1__GPIO1_IO17) }, 719 IMX_GPIO_NR(1, 17), 720 { IOMUX_PADS(PAD_SD1_DAT1__PWM3_OUT) }, 721 3 722 }, 723 { 724 {IOMUX_PADS(PAD_SD1_CLK__GPIO1_IO20) }, 725 IMX_GPIO_NR(1, 20), 726 { 0, 0 }, 727 0 728 }, 729 { 730 {IOMUX_PADS(PAD_NANDF_D0__GPIO2_IO00) }, 731 IMX_GPIO_NR(2, 0), 732 { 0, 0 }, 733 0 734 }, 735 { 736 {IOMUX_PADS(PAD_NANDF_D1__GPIO2_IO01) }, 737 IMX_GPIO_NR(2, 1), 738 { 0, 0 }, 739 0 740 }, 741 { 742 {IOMUX_PADS(PAD_NANDF_D2__GPIO2_IO02) }, 743 IMX_GPIO_NR(2, 2), 744 { 0, 0 }, 745 0 746 }, 747 { 748 {IOMUX_PADS(PAD_NANDF_D3__GPIO2_IO03) }, 749 IMX_GPIO_NR(2, 3), 750 { 0, 0 }, 751 0 752 }, 753 { 754 {IOMUX_PADS(PAD_NANDF_D4__GPIO2_IO04) }, 755 IMX_GPIO_NR(2, 4), 756 { 0, 0 }, 757 0 758 }, 759 { 760 {IOMUX_PADS(PAD_NANDF_D5__GPIO2_IO05) }, 761 IMX_GPIO_NR(2, 5), 762 { 0, 0 }, 763 0 764 }, 765 { 766 {IOMUX_PADS(PAD_NANDF_D6__GPIO2_IO06) }, 767 IMX_GPIO_NR(2, 6), 768 { 0, 0 }, 769 0 770 }, 771 { 772 {IOMUX_PADS(PAD_NANDF_D7__GPIO2_IO07) }, 773 IMX_GPIO_NR(2, 7), 774 { 0, 0 }, 775 0 776 }, 777 }; 778 779 /* 780 * Board Specific GPIO 781 */ 782 struct ventana gpio_cfg[GW_UNKNOWN] = { 783 /* GW5400proto */ 784 { 785 .gpio_pads = gw54xx_gpio_pads, 786 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2, 787 .dio_cfg = gw54xx_dio, 788 .dio_num = ARRAY_SIZE(gw54xx_dio), 789 .leds = { 790 IMX_GPIO_NR(4, 6), 791 IMX_GPIO_NR(4, 10), 792 IMX_GPIO_NR(4, 15), 793 }, 794 .pcie_rst = IMX_GPIO_NR(1, 29), 795 .mezz_pwren = IMX_GPIO_NR(4, 7), 796 .mezz_irq = IMX_GPIO_NR(4, 9), 797 .rs485en = IMX_GPIO_NR(3, 24), 798 .dioi2c_en = IMX_GPIO_NR(4, 5), 799 .pcie_sson = IMX_GPIO_NR(1, 20), 800 .otgpwr_en = IMX_GPIO_NR(3, 22), 801 .mmc_cd = IMX_GPIO_NR(7, 0), 802 }, 803 804 /* GW51xx */ 805 { 806 .gpio_pads = gw51xx_gpio_pads, 807 .num_pads = ARRAY_SIZE(gw51xx_gpio_pads)/2, 808 .dio_cfg = gw51xx_dio, 809 .dio_num = ARRAY_SIZE(gw51xx_dio), 810 .leds = { 811 IMX_GPIO_NR(4, 6), 812 IMX_GPIO_NR(4, 10), 813 }, 814 .pcie_rst = IMX_GPIO_NR(1, 0), 815 .mezz_pwren = IMX_GPIO_NR(2, 19), 816 .mezz_irq = IMX_GPIO_NR(2, 18), 817 .gps_shdn = IMX_GPIO_NR(1, 2), 818 .vidin_en = IMX_GPIO_NR(5, 20), 819 .wdis = IMX_GPIO_NR(7, 12), 820 .otgpwr_en = IMX_GPIO_NR(3, 22), 821 }, 822 823 /* GW52xx */ 824 { 825 .gpio_pads = gw52xx_gpio_pads, 826 .num_pads = ARRAY_SIZE(gw52xx_gpio_pads)/2, 827 .dio_cfg = gw52xx_dio, 828 .dio_num = ARRAY_SIZE(gw52xx_dio), 829 .leds = { 830 IMX_GPIO_NR(4, 6), 831 IMX_GPIO_NR(4, 7), 832 IMX_GPIO_NR(4, 15), 833 }, 834 .pcie_rst = IMX_GPIO_NR(1, 29), 835 .mezz_pwren = IMX_GPIO_NR(2, 19), 836 .mezz_irq = IMX_GPIO_NR(2, 18), 837 .gps_shdn = IMX_GPIO_NR(1, 27), 838 .vidin_en = IMX_GPIO_NR(3, 31), 839 .usb_sel = IMX_GPIO_NR(1, 2), 840 .wdis = IMX_GPIO_NR(7, 12), 841 .msata_en = GP_MSATA_SEL, 842 .rs232_en = GP_RS232_EN, 843 .otgpwr_en = IMX_GPIO_NR(3, 22), 844 .vsel_pin = IMX_GPIO_NR(6, 14), 845 .mmc_cd = IMX_GPIO_NR(7, 0), 846 }, 847 848 /* GW53xx */ 849 { 850 .gpio_pads = gw53xx_gpio_pads, 851 .num_pads = ARRAY_SIZE(gw53xx_gpio_pads)/2, 852 .dio_cfg = gw53xx_dio, 853 .dio_num = ARRAY_SIZE(gw53xx_dio), 854 .leds = { 855 IMX_GPIO_NR(4, 6), 856 IMX_GPIO_NR(4, 7), 857 IMX_GPIO_NR(4, 15), 858 }, 859 .pcie_rst = IMX_GPIO_NR(1, 29), 860 .mezz_pwren = IMX_GPIO_NR(2, 19), 861 .mezz_irq = IMX_GPIO_NR(2, 18), 862 .gps_shdn = IMX_GPIO_NR(1, 27), 863 .vidin_en = IMX_GPIO_NR(3, 31), 864 .wdis = IMX_GPIO_NR(7, 12), 865 .msata_en = GP_MSATA_SEL, 866 .rs232_en = GP_RS232_EN, 867 .otgpwr_en = IMX_GPIO_NR(3, 22), 868 .vsel_pin = IMX_GPIO_NR(6, 14), 869 .mmc_cd = IMX_GPIO_NR(7, 0), 870 }, 871 872 /* GW54xx */ 873 { 874 .gpio_pads = gw54xx_gpio_pads, 875 .num_pads = ARRAY_SIZE(gw54xx_gpio_pads)/2, 876 .dio_cfg = gw54xx_dio, 877 .dio_num = ARRAY_SIZE(gw54xx_dio), 878 .leds = { 879 IMX_GPIO_NR(4, 6), 880 IMX_GPIO_NR(4, 7), 881 IMX_GPIO_NR(4, 15), 882 }, 883 .pcie_rst = IMX_GPIO_NR(1, 29), 884 .mezz_pwren = IMX_GPIO_NR(2, 19), 885 .mezz_irq = IMX_GPIO_NR(2, 18), 886 .rs485en = IMX_GPIO_NR(7, 1), 887 .vidin_en = IMX_GPIO_NR(3, 31), 888 .dioi2c_en = IMX_GPIO_NR(4, 5), 889 .pcie_sson = IMX_GPIO_NR(1, 20), 890 .wdis = IMX_GPIO_NR(5, 17), 891 .msata_en = GP_MSATA_SEL, 892 .rs232_en = GP_RS232_EN, 893 .otgpwr_en = IMX_GPIO_NR(3, 22), 894 .vsel_pin = IMX_GPIO_NR(6, 14), 895 .mmc_cd = IMX_GPIO_NR(7, 0), 896 }, 897 898 /* GW551x */ 899 { 900 .gpio_pads = gw551x_gpio_pads, 901 .num_pads = ARRAY_SIZE(gw551x_gpio_pads)/2, 902 .dio_cfg = gw551x_dio, 903 .dio_num = ARRAY_SIZE(gw551x_dio), 904 .leds = { 905 IMX_GPIO_NR(4, 7), 906 }, 907 .pcie_rst = IMX_GPIO_NR(1, 0), 908 .wdis = IMX_GPIO_NR(7, 12), 909 }, 910 911 /* GW552x */ 912 { 913 .gpio_pads = gw552x_gpio_pads, 914 .num_pads = ARRAY_SIZE(gw552x_gpio_pads)/2, 915 .dio_cfg = gw552x_dio, 916 .dio_num = ARRAY_SIZE(gw552x_dio), 917 .leds = { 918 IMX_GPIO_NR(4, 6), 919 IMX_GPIO_NR(4, 7), 920 IMX_GPIO_NR(4, 15), 921 }, 922 .pcie_rst = IMX_GPIO_NR(1, 29), 923 .usb_sel = IMX_GPIO_NR(1, 7), 924 .wdis = IMX_GPIO_NR(7, 12), 925 .msata_en = GP_MSATA_SEL, 926 }, 927 928 /* GW553x */ 929 { 930 .gpio_pads = gw553x_gpio_pads, 931 .num_pads = ARRAY_SIZE(gw553x_gpio_pads)/2, 932 .dio_cfg = gw553x_dio, 933 .dio_num = ARRAY_SIZE(gw553x_dio), 934 .leds = { 935 IMX_GPIO_NR(4, 10), 936 IMX_GPIO_NR(4, 11), 937 }, 938 .pcie_rst = IMX_GPIO_NR(1, 0), 939 .vidin_en = IMX_GPIO_NR(5, 20), 940 .wdis = IMX_GPIO_NR(7, 12), 941 .otgpwr_en = IMX_GPIO_NR(3, 22), 942 .vsel_pin = IMX_GPIO_NR(6, 14), 943 .mmc_cd = IMX_GPIO_NR(7, 0), 944 }, 945 946 /* GW560x */ 947 { 948 .gpio_pads = gw560x_gpio_pads, 949 .num_pads = ARRAY_SIZE(gw560x_gpio_pads)/2, 950 .dio_cfg = gw560x_dio, 951 .dio_num = ARRAY_SIZE(gw560x_dio), 952 .leds = { 953 IMX_GPIO_NR(4, 6), 954 IMX_GPIO_NR(4, 7), 955 IMX_GPIO_NR(4, 15), 956 }, 957 .pcie_rst = IMX_GPIO_NR(4, 31), 958 .mezz_pwren = IMX_GPIO_NR(2, 19), 959 .mezz_irq = IMX_GPIO_NR(2, 18), 960 .rs232_en = GP_RS232_EN, 961 .vidin_en = IMX_GPIO_NR(3, 31), 962 .wdis = IMX_GPIO_NR(7, 12), 963 .otgpwr_en = IMX_GPIO_NR(4, 15), 964 .mmc_cd = IMX_GPIO_NR(7, 0), 965 }, 966 967 /* GW5903 */ 968 { 969 .gpio_pads = gw5903_gpio_pads, 970 .num_pads = ARRAY_SIZE(gw5903_gpio_pads)/2, 971 .dio_cfg = gw5903_dio, 972 .dio_num = ARRAY_SIZE(gw5903_dio), 973 .leds = { 974 IMX_GPIO_NR(6, 14), 975 }, 976 .otgpwr_en = IMX_GPIO_NR(4, 15), 977 .mmc_cd = IMX_GPIO_NR(6, 11), 978 }, 979 980 /* GW5904 */ 981 { 982 .gpio_pads = gw5904_gpio_pads, 983 .num_pads = ARRAY_SIZE(gw5904_gpio_pads)/2, 984 .dio_cfg = gw5904_dio, 985 .dio_num = ARRAY_SIZE(gw5904_dio), 986 .leds = { 987 IMX_GPIO_NR(4, 6), 988 IMX_GPIO_NR(4, 7), 989 IMX_GPIO_NR(4, 15), 990 }, 991 .pcie_rst = IMX_GPIO_NR(1, 0), 992 .mezz_pwren = IMX_GPIO_NR(2, 19), 993 .mezz_irq = IMX_GPIO_NR(2, 18), 994 .otgpwr_en = IMX_GPIO_NR(3, 22), 995 }, 996 }; 997 998 void setup_iomux_gpio(int board, struct ventana_board_info *info) 999 { 1000 int i; 1001 1002 if (board >= GW_UNKNOWN) 1003 return; 1004 1005 /* board specific iomux */ 1006 imx_iomux_v3_setup_multiple_pads(gpio_cfg[board].gpio_pads, 1007 gpio_cfg[board].num_pads); 1008 1009 /* RS232_EN# */ 1010 if (gpio_cfg[board].rs232_en) { 1011 gpio_request(gpio_cfg[board].rs232_en, "rs232_en#"); 1012 gpio_direction_output(gpio_cfg[board].rs232_en, 0); 1013 } 1014 1015 /* GW522x Uses GPIO3_IO23 for PCIE_RST# */ 1016 if (board == GW52xx && info->model[4] == '2') 1017 gpio_cfg[board].pcie_rst = IMX_GPIO_NR(3, 23); 1018 1019 /* assert PCI_RST# */ 1020 gpio_request(gpio_cfg[board].pcie_rst, "pci_rst#"); 1021 gpio_direction_output(gpio_cfg[board].pcie_rst, 0); 1022 1023 /* turn off (active-high) user LED's */ 1024 for (i = 0; i < ARRAY_SIZE(gpio_cfg[board].leds); i++) { 1025 char name[16]; 1026 if (gpio_cfg[board].leds[i]) { 1027 sprintf(name, "led_user%d", i); 1028 gpio_request(gpio_cfg[board].leds[i], name); 1029 gpio_direction_output(gpio_cfg[board].leds[i], 1); 1030 } 1031 } 1032 1033 /* MSATA Enable - default to PCI */ 1034 if (gpio_cfg[board].msata_en) { 1035 gpio_request(gpio_cfg[board].msata_en, "msata_en"); 1036 gpio_direction_output(gpio_cfg[board].msata_en, 0); 1037 } 1038 1039 /* Expansion Mezzanine IO */ 1040 if (gpio_cfg[board].mezz_pwren) { 1041 gpio_request(gpio_cfg[board].mezz_pwren, "mezz_pwr"); 1042 gpio_direction_output(gpio_cfg[board].mezz_pwren, 0); 1043 } 1044 if (gpio_cfg[board].mezz_irq) { 1045 gpio_request(gpio_cfg[board].mezz_irq, "mezz_irq#"); 1046 gpio_direction_input(gpio_cfg[board].mezz_irq); 1047 } 1048 1049 /* RS485 Transmit Enable */ 1050 if (gpio_cfg[board].rs485en) { 1051 gpio_request(gpio_cfg[board].rs485en, "rs485_en"); 1052 gpio_direction_output(gpio_cfg[board].rs485en, 0); 1053 } 1054 1055 /* GPS_SHDN */ 1056 if (gpio_cfg[board].gps_shdn) { 1057 gpio_request(gpio_cfg[board].gps_shdn, "gps_shdn"); 1058 gpio_direction_output(gpio_cfg[board].gps_shdn, 1); 1059 } 1060 1061 /* Analog video codec power enable */ 1062 if (gpio_cfg[board].vidin_en) { 1063 gpio_request(gpio_cfg[board].vidin_en, "anavidin_en"); 1064 gpio_direction_output(gpio_cfg[board].vidin_en, 1); 1065 } 1066 1067 /* DIOI2C_DIS# */ 1068 if (gpio_cfg[board].dioi2c_en) { 1069 gpio_request(gpio_cfg[board].dioi2c_en, "dioi2c_dis#"); 1070 gpio_direction_output(gpio_cfg[board].dioi2c_en, 0); 1071 } 1072 1073 /* PCICK_SSON: disable spread-spectrum clock */ 1074 if (gpio_cfg[board].pcie_sson) { 1075 gpio_request(gpio_cfg[board].pcie_sson, "pci_sson"); 1076 gpio_direction_output(gpio_cfg[board].pcie_sson, 0); 1077 } 1078 1079 /* USBOTG mux routing */ 1080 if (gpio_cfg[board].usb_sel) { 1081 gpio_request(gpio_cfg[board].usb_sel, "usb_pcisel"); 1082 gpio_direction_output(gpio_cfg[board].usb_sel, 0); 1083 } 1084 1085 /* PCISKT_WDIS# (Wireless disable GPIO to miniPCIe sockets) */ 1086 if (gpio_cfg[board].wdis) { 1087 gpio_request(gpio_cfg[board].wdis, "wlan_dis"); 1088 gpio_direction_output(gpio_cfg[board].wdis, 1); 1089 } 1090 1091 /* OTG power off */ 1092 if (gpio_cfg[board].otgpwr_en) { 1093 gpio_request(gpio_cfg[board].otgpwr_en, "usbotg_pwr"); 1094 gpio_direction_output(gpio_cfg[board].otgpwr_en, 0); 1095 } 1096 1097 /* sense vselect pin to see if we support uhs-i */ 1098 if (gpio_cfg[board].vsel_pin) { 1099 gpio_request(gpio_cfg[board].vsel_pin, "sd3_vselect"); 1100 gpio_direction_input(gpio_cfg[board].vsel_pin); 1101 gpio_cfg[board].usd_vsel = !gpio_get_value(gpio_cfg[board].vsel_pin); 1102 } 1103 1104 /* microSD CD */ 1105 if (gpio_cfg[board].mmc_cd) { 1106 gpio_request(gpio_cfg[board].mmc_cd, "sd_cd"); 1107 gpio_direction_input(gpio_cfg[board].mmc_cd); 1108 } 1109 1110 /* Anything else board specific */ 1111 switch(board) { 1112 case GW560x: 1113 gpio_request(IMX_GPIO_NR(4, 26), "12p0_en"); 1114 gpio_direction_output(IMX_GPIO_NR(4, 26), 1); 1115 break; 1116 case GW5903: 1117 gpio_request(IMX_GPIO_NR(3, 31) , "usbh1-ehci_pwr"); 1118 gpio_direction_output(IMX_GPIO_NR(3, 31), 1); 1119 gpio_request(IMX_GPIO_NR(4, 15) , "usbh2-otg_pwr"); 1120 gpio_direction_output(IMX_GPIO_NR(4, 15), 1); 1121 gpio_request(IMX_GPIO_NR(4, 7) , "usbdpc_pwr"); 1122 gpio_direction_output(IMX_GPIO_NR(4, 15), 1); 1123 gpio_request(IMX_GPIO_NR(1, 25) , "rgmii_en"); 1124 gpio_direction_output(IMX_GPIO_NR(1, 25), 1); 1125 gpio_request(IMX_GPIO_NR(4, 6) , "touch_irq#"); 1126 gpio_direction_input(IMX_GPIO_NR(4, 6)); 1127 gpio_request(IMX_GPIO_NR(4, 8) , "touch_rst"); 1128 gpio_direction_output(IMX_GPIO_NR(4, 8), 1); 1129 gpio_request(IMX_GPIO_NR(1, 7) , "bklt_12ven"); 1130 gpio_direction_output(IMX_GPIO_NR(1, 7), 1); 1131 break; 1132 case GW5904: 1133 gpio_request(IMX_GPIO_NR(5, 11), "skt1_wdis#"); 1134 gpio_direction_output(IMX_GPIO_NR(5, 11), 1); 1135 gpio_request(IMX_GPIO_NR(5, 12), "skt1_rst#"); 1136 gpio_direction_output(IMX_GPIO_NR(5, 12), 1); 1137 gpio_request(IMX_GPIO_NR(5, 13), "skt2_wdis#"); 1138 gpio_direction_output(IMX_GPIO_NR(5, 13), 1); 1139 gpio_request(IMX_GPIO_NR(1, 15), "m2_off#"); 1140 gpio_direction_output(IMX_GPIO_NR(1, 15), 1); 1141 gpio_request(IMX_GPIO_NR(1, 14), "m2_wdis#"); 1142 gpio_direction_output(IMX_GPIO_NR(1, 14), 1); 1143 gpio_request(IMX_GPIO_NR(1, 13), "m2_rst#"); 1144 gpio_direction_output(IMX_GPIO_NR(1, 13), 1); 1145 break; 1146 } 1147 } 1148 1149 /* setup GPIO pinmux and default configuration per baseboard and env */ 1150 void setup_board_gpio(int board, struct ventana_board_info *info) 1151 { 1152 const char *s; 1153 char arg[10]; 1154 size_t len; 1155 int i; 1156 int quiet = simple_strtol(env_get("quiet"), NULL, 10); 1157 1158 if (board >= GW_UNKNOWN) 1159 return; 1160 1161 /* RS232_EN# */ 1162 if (gpio_cfg[board].rs232_en) { 1163 gpio_direction_output(gpio_cfg[board].rs232_en, 1164 (hwconfig("rs232")) ? 0 : 1); 1165 } 1166 1167 /* MSATA Enable */ 1168 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) { 1169 gpio_direction_output(GP_MSATA_SEL, 1170 (hwconfig("msata")) ? 1 : 0); 1171 } 1172 1173 /* USBOTG Select (PCISKT or FrontPanel) */ 1174 if (gpio_cfg[board].usb_sel) { 1175 gpio_direction_output(gpio_cfg[board].usb_sel, 1176 (hwconfig("usb_pcisel")) ? 1 : 0); 1177 } 1178 1179 /* 1180 * Configure DIO pinmux/padctl registers 1181 * see IMX6DQRM/IMX6SDLRM IOMUXC_SW_PAD_CTL_PAD_* register definitions 1182 */ 1183 for (i = 0; i < gpio_cfg[board].dio_num; i++) { 1184 struct dio_cfg *cfg = &gpio_cfg[board].dio_cfg[i]; 1185 iomux_v3_cfg_t ctrl = DIO_PAD_CFG; 1186 unsigned cputype = is_cpu_type(MXC_CPU_MX6Q) ? 0 : 1; 1187 1188 if (!cfg->gpio_padmux[0] && !cfg->gpio_padmux[1]) 1189 continue; 1190 sprintf(arg, "dio%d", i); 1191 if (!hwconfig(arg)) 1192 continue; 1193 s = hwconfig_subarg(arg, "padctrl", &len); 1194 if (s) { 1195 ctrl = MUX_PAD_CTRL(simple_strtoul(s, NULL, 16) 1196 & 0x1ffff) | MUX_MODE_SION; 1197 } 1198 if (hwconfig_subarg_cmp(arg, "mode", "gpio")) { 1199 if (!quiet) { 1200 printf("DIO%d: GPIO%d_IO%02d (gpio-%d)\n", i, 1201 (cfg->gpio_param/32)+1, 1202 cfg->gpio_param%32, 1203 cfg->gpio_param); 1204 } 1205 imx_iomux_v3_setup_pad(cfg->gpio_padmux[cputype] | 1206 ctrl); 1207 gpio_requestf(cfg->gpio_param, "dio%d", i); 1208 gpio_direction_input(cfg->gpio_param); 1209 } else if (hwconfig_subarg_cmp(arg, "mode", "pwm") && 1210 cfg->pwm_padmux) { 1211 if (!cfg->pwm_param) { 1212 printf("DIO%d: Error: pwm config invalid\n", 1213 i); 1214 continue; 1215 } 1216 if (!quiet) 1217 printf("DIO%d: pwm%d\n", i, cfg->pwm_param); 1218 imx_iomux_v3_setup_pad(cfg->pwm_padmux[cputype] | 1219 MUX_PAD_CTRL(ctrl)); 1220 } 1221 } 1222 1223 if (!quiet) { 1224 if (gpio_cfg[board].msata_en && is_cpu_type(MXC_CPU_MX6Q)) { 1225 printf("MSATA: %s\n", (hwconfig("msata") ? 1226 "enabled" : "disabled")); 1227 } 1228 if (gpio_cfg[board].rs232_en) { 1229 printf("RS232: %s\n", (hwconfig("rs232")) ? 1230 "enabled" : "disabled"); 1231 } 1232 } 1233 } 1234 1235 /* setup board specific PMIC */ 1236 void setup_pmic(void) 1237 { 1238 struct pmic *p; 1239 struct ventana_board_info ventana_info; 1240 int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info); 1241 const int i2c_pmic = 1; 1242 u32 reg; 1243 1244 i2c_set_bus_num(i2c_pmic); 1245 1246 /* configure PFUZE100 PMIC */ 1247 if (!i2c_probe(CONFIG_POWER_PFUZE100_I2C_ADDR)) { 1248 debug("probed PFUZE100@0x%x\n", CONFIG_POWER_PFUZE100_I2C_ADDR); 1249 power_pfuze100_init(i2c_pmic); 1250 p = pmic_get("PFUZE100"); 1251 if (p && !pmic_probe(p)) { 1252 pmic_reg_read(p, PFUZE100_DEVICEID, ®); 1253 printf("PMIC: PFUZE100 ID=0x%02x\n", reg); 1254 1255 /* Set VGEN1 to 1.5V and enable */ 1256 pmic_reg_read(p, PFUZE100_VGEN1VOL, ®); 1257 reg &= ~(LDO_VOL_MASK); 1258 reg |= (LDOA_1_50V | LDO_EN); 1259 pmic_reg_write(p, PFUZE100_VGEN1VOL, reg); 1260 1261 /* Set SWBST to 5.0V and enable */ 1262 pmic_reg_read(p, PFUZE100_SWBSTCON1, ®); 1263 reg &= ~(SWBST_MODE_MASK | SWBST_VOL_MASK); 1264 reg |= (SWBST_5_00V | (SWBST_MODE_AUTO << SWBST_MODE_SHIFT)); 1265 pmic_reg_write(p, PFUZE100_SWBSTCON1, reg); 1266 } 1267 } 1268 1269 /* configure LTC3676 PMIC */ 1270 else if (!i2c_probe(CONFIG_POWER_LTC3676_I2C_ADDR)) { 1271 debug("probed LTC3676@0x%x\n", CONFIG_POWER_LTC3676_I2C_ADDR); 1272 power_ltc3676_init(i2c_pmic); 1273 p = pmic_get("LTC3676_PMIC"); 1274 if (!p || pmic_probe(p)) 1275 return; 1276 puts("PMIC: LTC3676\n"); 1277 /* 1278 * set board-specific scalar for max CPU frequency 1279 * per CPU based on the LDO enabled Operating Ranges 1280 * defined in the respective IMX6DQ and IMX6SDL 1281 * datasheets. The voltage resulting from the R1/R2 1282 * feedback inputs on Ventana is 1308mV. Note that this 1283 * is a bit shy of the Vmin of 1350mV in the datasheet 1284 * for LDO enabled mode but is as high as we can go. 1285 */ 1286 switch (board) { 1287 case GW560x: 1288 /* mask PGOOD during SW3 transition */ 1289 pmic_reg_write(p, LTC3676_DVB3B, 1290 0x1f | LTC3676_PGOOD_MASK); 1291 /* set SW3 (VDD_ARM) */ 1292 pmic_reg_write(p, LTC3676_DVB3A, 0x1f); 1293 break; 1294 case GW5903: 1295 /* mask PGOOD during SW1 transition */ 1296 pmic_reg_write(p, LTC3676_DVB3B, 1297 0x1f | LTC3676_PGOOD_MASK); 1298 /* set SW3 (VDD_ARM) */ 1299 pmic_reg_write(p, LTC3676_DVB3A, 0x1f); 1300 1301 /* mask PGOOD during SW4 transition */ 1302 pmic_reg_write(p, LTC3676_DVB4B, 1303 0x1f | LTC3676_PGOOD_MASK); 1304 /* set SW4 (VDD_SOC) */ 1305 pmic_reg_write(p, LTC3676_DVB4A, 0x1f); 1306 break; 1307 default: 1308 /* mask PGOOD during SW1 transition */ 1309 pmic_reg_write(p, LTC3676_DVB1B, 1310 0x1f | LTC3676_PGOOD_MASK); 1311 /* set SW1 (VDD_SOC) */ 1312 pmic_reg_write(p, LTC3676_DVB1A, 0x1f); 1313 1314 /* mask PGOOD during SW3 transition */ 1315 pmic_reg_write(p, LTC3676_DVB3B, 1316 0x1f | LTC3676_PGOOD_MASK); 1317 /* set SW3 (VDD_ARM) */ 1318 pmic_reg_write(p, LTC3676_DVB3A, 0x1f); 1319 } 1320 } 1321 } 1322 1323 #ifdef CONFIG_FSL_ESDHC 1324 static struct fsl_esdhc_cfg usdhc_cfg[2]; 1325 1326 int board_mmc_init(bd_t *bis) 1327 { 1328 struct ventana_board_info ventana_info; 1329 int board_type = read_eeprom(CONFIG_I2C_GSC, &ventana_info); 1330 int ret; 1331 1332 switch (board_type) { 1333 case GW52xx: 1334 case GW53xx: 1335 case GW54xx: 1336 case GW553x: 1337 /* usdhc3: 4bit microSD */ 1338 SETUP_IOMUX_PADS(usdhc3_pads); 1339 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR; 1340 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK); 1341 usdhc_cfg[0].max_bus_width = 4; 1342 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]); 1343 case GW560x: 1344 /* usdhc2: 8-bit eMMC */ 1345 SETUP_IOMUX_PADS(gw560x_emmc_sd2_pads); 1346 usdhc_cfg[0].esdhc_base = USDHC2_BASE_ADDR; 1347 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK); 1348 usdhc_cfg[0].max_bus_width = 8; 1349 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]); 1350 if (ret) 1351 return ret; 1352 /* usdhc3: 4-bit microSD */ 1353 SETUP_IOMUX_PADS(usdhc3_pads); 1354 usdhc_cfg[1].esdhc_base = USDHC3_BASE_ADDR; 1355 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK); 1356 usdhc_cfg[1].max_bus_width = 4; 1357 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]); 1358 case GW5903: 1359 /* usdhc3: 8-bit eMMC */ 1360 SETUP_IOMUX_PADS(gw5904_emmc_pads); 1361 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR; 1362 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK); 1363 usdhc_cfg[0].max_bus_width = 8; 1364 ret = fsl_esdhc_initialize(bis, &usdhc_cfg[0]); 1365 if (ret) 1366 return ret; 1367 /* usdhc2: 4-bit microSD */ 1368 SETUP_IOMUX_PADS(gw5904_mmc_pads); 1369 usdhc_cfg[1].esdhc_base = USDHC2_BASE_ADDR; 1370 usdhc_cfg[1].sdhc_clk = mxc_get_clock(MXC_ESDHC2_CLK); 1371 usdhc_cfg[1].max_bus_width = 4; 1372 return fsl_esdhc_initialize(bis, &usdhc_cfg[1]); 1373 case GW5904: 1374 /* usdhc3: 8bit eMMC */ 1375 SETUP_IOMUX_PADS(gw5904_emmc_pads); 1376 usdhc_cfg[0].esdhc_base = USDHC3_BASE_ADDR; 1377 usdhc_cfg[0].sdhc_clk = mxc_get_clock(MXC_ESDHC3_CLK); 1378 usdhc_cfg[0].max_bus_width = 8; 1379 return fsl_esdhc_initialize(bis, &usdhc_cfg[0]); 1380 default: 1381 /* doesn't have MMC */ 1382 return -1; 1383 } 1384 } 1385 1386 int board_mmc_getcd(struct mmc *mmc) 1387 { 1388 struct ventana_board_info ventana_info; 1389 struct fsl_esdhc_cfg *cfg = (struct fsl_esdhc_cfg *)mmc->priv; 1390 int board = read_eeprom(CONFIG_I2C_GSC, &ventana_info); 1391 int gpio = gpio_cfg[board].mmc_cd; 1392 1393 /* Card Detect */ 1394 switch (board) { 1395 case GW560x: 1396 /* emmc is always present */ 1397 if (cfg->esdhc_base == USDHC2_BASE_ADDR) 1398 return 1; 1399 break; 1400 case GW5903: 1401 case GW5904: 1402 /* emmc is always present */ 1403 if (cfg->esdhc_base == USDHC3_BASE_ADDR) 1404 return 1; 1405 break; 1406 } 1407 1408 if (gpio) { 1409 debug("%s: gpio%d=%d\n", __func__, gpio, gpio_get_value(gpio)); 1410 return !gpio_get_value(gpio); 1411 } 1412 1413 return -1; 1414 } 1415 1416 #endif /* CONFIG_FSL_ESDHC */ 1417