xref: /openbmc/u-boot/board/broadcom/bcmns2/northstar2.c (revision 83d290c56fab2d38cd1ab4c4cc7099559c1d5046)
1*83d290c5STom Rini // SPDX-License-Identifier: GPL-2.0+
2274bced8SJon Mason /*
3274bced8SJon Mason  * (C) Copyright 2016 Broadcom Ltd.
4274bced8SJon Mason  */
5274bced8SJon Mason #include <common.h>
6274bced8SJon Mason #include <asm/system.h>
7274bced8SJon Mason #include <asm/armv8/mmu.h>
8274bced8SJon Mason 
9274bced8SJon Mason static struct mm_region ns2_mem_map[] = {
10274bced8SJon Mason 	{
11274bced8SJon Mason 		.virt = 0x0UL,
12274bced8SJon Mason 		.phys = 0x0UL,
13274bced8SJon Mason 		.size = 0x80000000UL,
14274bced8SJon Mason 		.attrs = PTE_BLOCK_MEMTYPE(MT_DEVICE_NGNRNE) |
15274bced8SJon Mason 			 PTE_BLOCK_NON_SHARE |
16274bced8SJon Mason 			 PTE_BLOCK_PXN | PTE_BLOCK_UXN
17274bced8SJon Mason 	}, {
18274bced8SJon Mason 		.virt = 0x80000000UL,
19274bced8SJon Mason 		.phys = 0x80000000UL,
20274bced8SJon Mason 		.size = 0xff80000000UL,
21274bced8SJon Mason 		.attrs = PTE_BLOCK_MEMTYPE(MT_NORMAL) |
22274bced8SJon Mason 			 PTE_BLOCK_INNER_SHARE
23274bced8SJon Mason 	}, {
24274bced8SJon Mason 		/* List terminator */
25274bced8SJon Mason 		0,
26274bced8SJon Mason 	}
27274bced8SJon Mason };
28274bced8SJon Mason 
29274bced8SJon Mason struct mm_region *mem_map = ns2_mem_map;
30274bced8SJon Mason 
31274bced8SJon Mason DECLARE_GLOBAL_DATA_PTR;
32274bced8SJon Mason 
board_init(void)33274bced8SJon Mason int board_init(void)
34274bced8SJon Mason {
35274bced8SJon Mason 	return 0;
36274bced8SJon Mason }
37274bced8SJon Mason 
dram_init(void)38274bced8SJon Mason int dram_init(void)
39274bced8SJon Mason {
40274bced8SJon Mason 	gd->ram_size = get_ram_size((long *)CONFIG_SYS_SDRAM_BASE,
41274bced8SJon Mason 				    PHYS_SDRAM_1_SIZE + PHYS_SDRAM_2_SIZE);
42274bced8SJon Mason 	return 0;
43274bced8SJon Mason }
44274bced8SJon Mason 
dram_init_banksize(void)4576b00acaSSimon Glass int dram_init_banksize(void)
46274bced8SJon Mason {
47274bced8SJon Mason 	gd->bd->bi_dram[0].start = CONFIG_SYS_SDRAM_BASE;
48274bced8SJon Mason 	gd->bd->bi_dram[0].size = PHYS_SDRAM_1_SIZE;
49274bced8SJon Mason 
50274bced8SJon Mason 	gd->bd->bi_dram[1].start = CONFIG_SYS_SDRAM_BASE + PHYS_SDRAM_1_SIZE;
51274bced8SJon Mason 	gd->bd->bi_dram[1].size = PHYS_SDRAM_2_SIZE;
5276b00acaSSimon Glass 
5376b00acaSSimon Glass 	return 0;
54274bced8SJon Mason }
55274bced8SJon Mason 
reset_cpu(ulong addr)56274bced8SJon Mason void reset_cpu(ulong addr)
57274bced8SJon Mason {
58274bced8SJon Mason 	psci_system_reset();
59274bced8SJon Mason }
60