1*c978b524SChris Zankel /* 2*c978b524SChris Zankel * Copyright (C) 2009 Tensilica Inc. 3*c978b524SChris Zankel * 4*c978b524SChris Zankel * SPDX-License-Identifier: GPL-2.0+ 5*c978b524SChris Zankel */ 6*c978b524SChris Zankel #ifndef _XTENSA_CACHE_H 7*c978b524SChris Zankel #define _XTENSA_CACHE_H 8*c978b524SChris Zankel 9*c978b524SChris Zankel #include <asm/arch/core.h> 10*c978b524SChris Zankel 11*c978b524SChris Zankel #define ARCH_DMA_MINALIGN XCHAL_DCACHE_LINESIZE 12*c978b524SChris Zankel 13*c978b524SChris Zankel #ifndef __ASSEMBLY__ 14*c978b524SChris Zankel 15*c978b524SChris Zankel void __flush_dcache_all(void); 16*c978b524SChris Zankel void __flush_invalidate_dcache_range(unsigned long addr, unsigned long size); 17*c978b524SChris Zankel void __invalidate_dcache_all(void); 18*c978b524SChris Zankel void __invalidate_dcache_range(unsigned long addr, unsigned long size); 19*c978b524SChris Zankel 20*c978b524SChris Zankel void __invalidate_icache_all(void); 21*c978b524SChris Zankel void __invalidate_icache_range(unsigned long addr, unsigned long size); 22*c978b524SChris Zankel 23*c978b524SChris Zankel #endif 24*c978b524SChris Zankel 25*c978b524SChris Zankel #endif /* _XTENSA_CACHE_H */ 26