1*83d290c5STom Rini /* SPDX-License-Identifier: GPL-2.0+ */ 2c978b524SChris Zankel /* 3c978b524SChris Zankel * Copyright (C) 2009 Tensilica Inc. 4c978b524SChris Zankel */ 5c978b524SChris Zankel #ifndef _XTENSA_CACHE_H 6c978b524SChris Zankel #define _XTENSA_CACHE_H 7c978b524SChris Zankel 8c978b524SChris Zankel #include <asm/arch/core.h> 9c978b524SChris Zankel 10c978b524SChris Zankel #define ARCH_DMA_MINALIGN XCHAL_DCACHE_LINESIZE 11c978b524SChris Zankel 12c978b524SChris Zankel #ifndef __ASSEMBLY__ 13c978b524SChris Zankel 14c978b524SChris Zankel void __flush_dcache_all(void); 15c978b524SChris Zankel void __flush_invalidate_dcache_range(unsigned long addr, unsigned long size); 16c978b524SChris Zankel void __invalidate_dcache_all(void); 17c978b524SChris Zankel void __invalidate_dcache_range(unsigned long addr, unsigned long size); 18c978b524SChris Zankel 19c978b524SChris Zankel void __invalidate_icache_all(void); 20c978b524SChris Zankel void __invalidate_icache_range(unsigned long addr, unsigned long size); 21c978b524SChris Zankel 22c978b524SChris Zankel #endif 23c978b524SChris Zankel 24c978b524SChris Zankel #endif /* _XTENSA_CACHE_H */ 25