1*83d290c5STom Rini /* SPDX-License-Identifier: GPL-2.0+ */ 2b994efbdSBin Meng /* 3b994efbdSBin Meng * Copyright (C) 2015, Bin Meng <bmeng.cn@gmail.com> 4b994efbdSBin Meng */ 5b994efbdSBin Meng 6b994efbdSBin Meng #ifndef _QUARK_DEVICE_H_ 7b994efbdSBin Meng #define _QUARK_DEVICE_H_ 8b994efbdSBin Meng 9ec379132SBin Meng /* 10ec379132SBin Meng * Internal PCI device numbers within the SoC. 11ec379132SBin Meng * 12ec379132SBin Meng * Note it must start with 0x_ prefix, as the device number macro will be 13ec379132SBin Meng * included in the ACPI ASL files (see irq_helper.h and irq_route.h). 14ec379132SBin Meng */ 15b994efbdSBin Meng 16ec379132SBin Meng #define QUARK_HOST_BRIDGE_DEV 0x00 1705b98ec3SBin Meng #define QUARK_HOST_BRIDGE_FUNC 0 1805b98ec3SBin Meng 19ec379132SBin Meng #define QUARK_DEV_20 0x14 2005b98ec3SBin Meng #define QUARK_MMC_SDIO_FUNC 0 2105b98ec3SBin Meng #define QUARK_UART0_FUNC 1 2205b98ec3SBin Meng #define QUARK_USB_DEVICE_FUNC 2 2305b98ec3SBin Meng #define QUARK_USB_EHCI_FUNC 3 2405b98ec3SBin Meng #define QUARK_USB_OHCI_FUNC 4 2505b98ec3SBin Meng #define QUARK_UART1_FUNC 5 2605b98ec3SBin Meng #define QUARK_EMAC0_FUNC 6 2705b98ec3SBin Meng #define QUARK_EMAC1_FUNC 7 2805b98ec3SBin Meng 29ec379132SBin Meng #define QUARK_DEV_21 0x15 3005b98ec3SBin Meng #define QUARK_SPI0_FUNC 0 3105b98ec3SBin Meng #define QUARK_SPI1_FUNC 1 3205b98ec3SBin Meng #define QUARK_I2C_GPIO_FUNC 2 3305b98ec3SBin Meng 34ec379132SBin Meng #define QUARK_DEV_23 0x17 3505b98ec3SBin Meng #define QUARK_PCIE0_FUNC 0 3605b98ec3SBin Meng #define QUARK_PCIE1_FUNC 1 3705b98ec3SBin Meng 38ec379132SBin Meng #define QUARK_LGC_BRIDGE_DEV 0x1f 3905b98ec3SBin Meng #define QUARK_LGC_BRIDGE_FUNC 0 4005b98ec3SBin Meng 41ec379132SBin Meng #ifndef __ASSEMBLY__ 42ec379132SBin Meng #include <pci.h> 43ec379132SBin Meng 4405b98ec3SBin Meng #define QUARK_HOST_BRIDGE \ 4505b98ec3SBin Meng PCI_BDF(0, QUARK_HOST_BRIDGE_DEV, QUARK_HOST_BRIDGE_FUNC) 4605b98ec3SBin Meng #define QUARK_MMC_SDIO \ 4705b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_MMC_SDIO_FUNC) 4805b98ec3SBin Meng #define QUARK_UART0 \ 4905b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_UART0_FUNC) 5005b98ec3SBin Meng #define QUARK_USB_DEVICE \ 5105b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_USB_DEVICE_FUNC) 5205b98ec3SBin Meng #define QUARK_USB_EHCI \ 5305b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_USB_EHCI_FUNC) 5405b98ec3SBin Meng #define QUARK_USB_OHCI \ 5505b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_USB_OHCI_FUNC) 5605b98ec3SBin Meng #define QUARK_UART1 \ 5705b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_UART1_FUNC) 5805b98ec3SBin Meng #define QUARK_EMAC0 \ 5905b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_EMAC0_FUNC) 6005b98ec3SBin Meng #define QUARK_EMAC1 \ 6105b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_20, QUARK_EMAC1_FUNC) 6205b98ec3SBin Meng #define QUARK_SPI0 \ 6305b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_21, QUARK_SPI0_FUNC) 6405b98ec3SBin Meng #define QUARK_SPI1 \ 6505b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_21, QUARK_SPI1_FUNC) 6605b98ec3SBin Meng #define QUARK_I2C_GPIO \ 6705b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_21, QUARK_I2C_GPIO_FUNC) 6805b98ec3SBin Meng #define QUARK_PCIE0 \ 6905b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_23, QUARK_PCIE0_FUNC) 7005b98ec3SBin Meng #define QUARK_PCIE1 \ 7105b98ec3SBin Meng PCI_BDF(0, QUARK_DEV_23, QUARK_PCIE1_FUNC) 7205b98ec3SBin Meng #define QUARK_LEGACY_BRIDGE \ 7305b98ec3SBin Meng PCI_BDF(0, QUARK_LGC_BRIDGE_DEV, QUARK_LGC_BRIDGE_FUNC) 74ec379132SBin Meng #endif /* __ASSEMBLY__ */ 75b994efbdSBin Meng 76b994efbdSBin Meng #endif /* _QUARK_DEVICE_H_ */ 77