1*c72f4d4cSMasahiro Yamada /* 2*c72f4d4cSMasahiro Yamada * Copyright (C) 2016 Socionext Inc. 3*c72f4d4cSMasahiro Yamada * 4*c72f4d4cSMasahiro Yamada * SPDX-License-Identifier: GPL-2.0+ 5*c72f4d4cSMasahiro Yamada */ 6*c72f4d4cSMasahiro Yamada 7*c72f4d4cSMasahiro Yamada #include <common.h> 8*c72f4d4cSMasahiro Yamada #include <linux/io.h> 9*c72f4d4cSMasahiro Yamada 10*c72f4d4cSMasahiro Yamada #include "../init.h" 11*c72f4d4cSMasahiro Yamada #include "../sc64-regs.h" 12*c72f4d4cSMasahiro Yamada #include "pll.h" 13*c72f4d4cSMasahiro Yamada 14*c72f4d4cSMasahiro Yamada void uniphier_ld11_pll_init(void) 15*c72f4d4cSMasahiro Yamada { 16*c72f4d4cSMasahiro Yamada uniphier_ld20_sscpll_init(SC_CPLLCTRL, 1960, 1, 2); /* 2000MHz -> 1960MHz */ 17*c72f4d4cSMasahiro Yamada /* do nothing for SPLL */ 18*c72f4d4cSMasahiro Yamada uniphier_ld20_sscpll_init(SC_MPLLCTRL, 1600, 1, 2); /* 1500MHz -> 1600MHz */ 19*c72f4d4cSMasahiro Yamada uniphier_ld20_sscpll_init(SC_VSPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 2); 20*c72f4d4cSMasahiro Yamada 21*c72f4d4cSMasahiro Yamada mdelay(1); 22*c72f4d4cSMasahiro Yamada 23*c72f4d4cSMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_CPLLCTRL); 24*c72f4d4cSMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_MPLLCTRL); 25*c72f4d4cSMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_VSPLLCTRL); 26*c72f4d4cSMasahiro Yamada 27*c72f4d4cSMasahiro Yamada uniphier_ld20_vpll27_init(SC_VPLL27FCTRL); 28*c72f4d4cSMasahiro Yamada uniphier_ld20_vpll27_init(SC_VPLL27ACTRL); 29*c72f4d4cSMasahiro Yamada 30*c72f4d4cSMasahiro Yamada writel(0, SC_CA53_GEARSET); /* Gear0: CPLL/2 */ 31*c72f4d4cSMasahiro Yamada writel(SC_CA_GEARUPD, SC_CA53_GEARUPD); 32*c72f4d4cSMasahiro Yamada } 33