1c72f4d4cSMasahiro Yamada /* 2c72f4d4cSMasahiro Yamada * Copyright (C) 2016 Socionext Inc. 3c72f4d4cSMasahiro Yamada * 4c72f4d4cSMasahiro Yamada * SPDX-License-Identifier: GPL-2.0+ 5c72f4d4cSMasahiro Yamada */ 6c72f4d4cSMasahiro Yamada 7*546197b9SMasahiro Yamada #include <linux/delay.h> 8c72f4d4cSMasahiro Yamada #include <linux/io.h> 9c72f4d4cSMasahiro Yamada 10c72f4d4cSMasahiro Yamada #include "../init.h" 11c72f4d4cSMasahiro Yamada #include "../sc64-regs.h" 12c72f4d4cSMasahiro Yamada #include "pll.h" 13c72f4d4cSMasahiro Yamada 14c72f4d4cSMasahiro Yamada void uniphier_ld11_pll_init(void) 15c72f4d4cSMasahiro Yamada { 16c72f4d4cSMasahiro Yamada uniphier_ld20_sscpll_init(SC_CPLLCTRL, 1960, 1, 2); /* 2000MHz -> 1960MHz */ 17c72f4d4cSMasahiro Yamada /* do nothing for SPLL */ 18c72f4d4cSMasahiro Yamada uniphier_ld20_sscpll_init(SC_MPLLCTRL, 1600, 1, 2); /* 1500MHz -> 1600MHz */ 19c72f4d4cSMasahiro Yamada uniphier_ld20_sscpll_init(SC_VSPLLCTRL, UNIPHIER_PLL_FREQ_DEFAULT, 0, 2); 20c72f4d4cSMasahiro Yamada 21bc647958SMasahiro Yamada uniphier_ld20_sscpll_set_regi(SC_MPLLCTRL, 5); 22bc647958SMasahiro Yamada 23c72f4d4cSMasahiro Yamada mdelay(1); 24c72f4d4cSMasahiro Yamada 25c72f4d4cSMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_CPLLCTRL); 26c72f4d4cSMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_MPLLCTRL); 27c72f4d4cSMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_VSPLLCTRL); 286c22742dSMasahiro Yamada uniphier_ld20_sscpll_ssc_en(SC_DPLLCTRL); 29c72f4d4cSMasahiro Yamada 30c72f4d4cSMasahiro Yamada uniphier_ld20_vpll27_init(SC_VPLL27FCTRL); 31c72f4d4cSMasahiro Yamada uniphier_ld20_vpll27_init(SC_VPLL27ACTRL); 32c72f4d4cSMasahiro Yamada 33c72f4d4cSMasahiro Yamada writel(0, SC_CA53_GEARSET); /* Gear0: CPLL/2 */ 34c72f4d4cSMasahiro Yamada writel(SC_CA_GEARUPD, SC_CA53_GEARUPD); 35c72f4d4cSMasahiro Yamada } 36