1*83d290c5STom Rini /* SPDX-License-Identifier: GPL-2.0+ */ 2e129c480SKever Yang /* 3e129c480SKever Yang * (C) Copyright 2017 Rockchip Electronics Co., Ltd 4e129c480SKever Yang */ 5e129c480SKever Yang #ifndef _ASM_ARCH_GRF_RK3128_H 6e129c480SKever Yang #define _ASM_ARCH_GRF_RK3128_H 7e129c480SKever Yang 8e129c480SKever Yang #include <common.h> 9e129c480SKever Yang 10e129c480SKever Yang struct rk3128_grf { 11e129c480SKever Yang unsigned int reserved[0x2a]; 12e129c480SKever Yang unsigned int gpio0a_iomux; 13e129c480SKever Yang unsigned int gpio0b_iomux; 14e129c480SKever Yang unsigned int gpio0c_iomux; 15e129c480SKever Yang unsigned int gpio0d_iomux; 16e129c480SKever Yang unsigned int gpio1a_iomux; 17e129c480SKever Yang unsigned int gpio1b_iomux; 18e129c480SKever Yang unsigned int gpio1c_iomux; 19e129c480SKever Yang unsigned int gpio1d_iomux; 20e129c480SKever Yang unsigned int gpio2a_iomux; 21e129c480SKever Yang unsigned int gpio2b_iomux; 22e129c480SKever Yang unsigned int gpio2c_iomux; 23e129c480SKever Yang unsigned int gpio2d_iomux; 24e129c480SKever Yang unsigned int gpio3a_iomux; 25e129c480SKever Yang unsigned int gpio3b_iomux; 26e129c480SKever Yang unsigned int gpio3c_iomux; 27e129c480SKever Yang unsigned int gpio3d_iomux; 28e129c480SKever Yang unsigned int gpio2c_iomux2; 29e129c480SKever Yang unsigned int grf_cif_iomux; 30e129c480SKever Yang unsigned int grf_cif_iomux1; 31e129c480SKever Yang unsigned int reserved1[(0x118 - 0xf0) / 4 - 1]; 32e129c480SKever Yang unsigned int gpio0l_pull; 33e129c480SKever Yang unsigned int gpio0h_pull; 34e129c480SKever Yang unsigned int gpio1l_pull; 35e129c480SKever Yang unsigned int gpio1h_pull; 36e129c480SKever Yang unsigned int gpio2l_pull; 37e129c480SKever Yang unsigned int gpio2h_pull; 38e129c480SKever Yang unsigned int gpio3l_pull; 39e129c480SKever Yang unsigned int gpio3h_pull; 40e129c480SKever Yang unsigned int reserved2; 41e129c480SKever Yang unsigned int soc_con0; 42e129c480SKever Yang unsigned int soc_con1; 43e129c480SKever Yang unsigned int soc_con2; 44e129c480SKever Yang unsigned int soc_status0; 45e129c480SKever Yang unsigned int reserved3[6]; 46e129c480SKever Yang unsigned int mac_con0; 47e129c480SKever Yang unsigned int mac_con1; 48e129c480SKever Yang unsigned int reserved4[4]; 49e129c480SKever Yang unsigned int uoc0_con0; 50e129c480SKever Yang unsigned int reserved5; 51e129c480SKever Yang unsigned int uoc1_con1; 52e129c480SKever Yang unsigned int uoc1_con2; 53e129c480SKever Yang unsigned int uoc1_con3; 54e129c480SKever Yang unsigned int uoc1_con4; 55e129c480SKever Yang unsigned int uoc1_con5; 56e129c480SKever Yang unsigned int reserved6; 57e129c480SKever Yang unsigned int ddrc_stat; 58e129c480SKever Yang unsigned int reserved9; 59e129c480SKever Yang unsigned int soc_status1; 60e129c480SKever Yang unsigned int cpu_con0; 61e129c480SKever Yang unsigned int cpu_con1; 62e129c480SKever Yang unsigned int cpu_con2; 63e129c480SKever Yang unsigned int cpu_con3; 64e129c480SKever Yang unsigned int reserved10; 65e129c480SKever Yang unsigned int reserved11; 66e129c480SKever Yang unsigned int cpu_status0; 67e129c480SKever Yang unsigned int cpu_status1; 68e129c480SKever Yang unsigned int os_reg[8]; 69e129c480SKever Yang unsigned int reserved12[(0x280 - 0x1e4) / 4 - 1]; 70e129c480SKever Yang unsigned int usbphy0_con[8]; 71e129c480SKever Yang unsigned int usbphy1_con[8]; 72e129c480SKever Yang unsigned int uoc_status0; 73e129c480SKever Yang unsigned int reserved13[(0x300 - 0x2c0) / 4 - 1]; 74e129c480SKever Yang unsigned int chip_tag; 75e129c480SKever Yang unsigned int sdmmc_det_cnt; 76e129c480SKever Yang }; 77e129c480SKever Yang check_member(rk3128_grf, sdmmc_det_cnt, 0x304); 78e129c480SKever Yang 79e129c480SKever Yang struct rk3128_pmu { 80e129c480SKever Yang unsigned int wakeup_cfg; 81e129c480SKever Yang unsigned int pwrdn_con; 82e129c480SKever Yang unsigned int pwrdn_st; 83e129c480SKever Yang unsigned int idle_req; 84e129c480SKever Yang unsigned int idle_st; 85e129c480SKever Yang unsigned int pwrmode_con; 86e129c480SKever Yang unsigned int pwr_state; 87e129c480SKever Yang unsigned int osc_cnt; 88e129c480SKever Yang unsigned int core_pwrdwn_cnt; 89e129c480SKever Yang unsigned int core_pwrup_cnt; 90e129c480SKever Yang unsigned int sft_con; 91e129c480SKever Yang unsigned int ddr_sref_st; 92e129c480SKever Yang unsigned int int_con; 93e129c480SKever Yang unsigned int int_st; 94e129c480SKever Yang unsigned int sys_reg[4]; 95e129c480SKever Yang }; 96e129c480SKever Yang check_member(rk3128_pmu, int_st, 0x34); 97e129c480SKever Yang 98e129c480SKever Yang /* GRF_GPIO0A_IOMUX */ 99e129c480SKever Yang enum { 100e129c480SKever Yang GPIO0A7_SHIFT = 14, 101e129c480SKever Yang GPIO0A7_MASK = 3 << GPIO0A7_SHIFT, 102e129c480SKever Yang GPIO0A7_GPIO = 0, 103e129c480SKever Yang GPIO0A7_I2C3_SDA, 104e129c480SKever Yang 105e129c480SKever Yang GPIO0A6_SHIFT = 12, 106e129c480SKever Yang GPIO0A6_MASK = 3 << GPIO0A6_SHIFT, 107e129c480SKever Yang GPIO0A6_GPIO = 0, 108e129c480SKever Yang GPIO0A6_I2C3_SCL, 109e129c480SKever Yang 110e129c480SKever Yang GPIO0A3_SHIFT = 6, 111e129c480SKever Yang GPIO0A3_MASK = 3 << GPIO0A3_SHIFT, 112e129c480SKever Yang GPIO0A3_GPIO = 0, 113e129c480SKever Yang GPIO0A3_I2C1_SDA, 114e129c480SKever Yang 115e129c480SKever Yang GPIO0A2_SHIFT = 4, 116e129c480SKever Yang GPIO0A2_MASK = 1 << GPIO0A2_SHIFT, 117e129c480SKever Yang GPIO0A2_GPIO = 0, 118e129c480SKever Yang GPIO0A2_I2C1_SCL, 119e129c480SKever Yang 120e129c480SKever Yang GPIO0A1_SHIFT = 2, 121e129c480SKever Yang GPIO0A1_MASK = 1 << GPIO0A1_SHIFT, 122e129c480SKever Yang GPIO0A1_GPIO = 0, 123e129c480SKever Yang GPIO0A1_I2C0_SDA, 124e129c480SKever Yang 125e129c480SKever Yang GPIO0A0_SHIFT = 0, 126e129c480SKever Yang GPIO0A0_MASK = 1 << GPIO0A0_SHIFT, 127e129c480SKever Yang GPIO0A0_GPIO = 0, 128e129c480SKever Yang GPIO0A0_I2C0_SCL, 129e129c480SKever Yang }; 130e129c480SKever Yang 131e129c480SKever Yang /* GRF_GPIO0B_IOMUX */ 132e129c480SKever Yang enum { 133e129c480SKever Yang GPIO0B6_SHIFT = 12, 134e129c480SKever Yang GPIO0B6_MASK = 3 << GPIO0B6_SHIFT, 135e129c480SKever Yang GPIO0B6_GPIO = 0, 136e129c480SKever Yang GPIO0B6_I2S_SDI, 137e129c480SKever Yang GPIO0B6_SPI_CSN0, 138e129c480SKever Yang 139e129c480SKever Yang GPIO0B5_SHIFT = 10, 140e129c480SKever Yang GPIO0B5_MASK = 3 << GPIO0B5_SHIFT, 141e129c480SKever Yang GPIO0B5_GPIO = 0, 142e129c480SKever Yang GPIO0B5_I2S_SDO, 143e129c480SKever Yang GPIO0B5_SPI_RXD, 144e129c480SKever Yang 145e129c480SKever Yang GPIO0B4_SHIFT = 8, 146e129c480SKever Yang GPIO0B4_MASK = 1 << GPIO0B4_SHIFT, 147e129c480SKever Yang GPIO0B4_GPIO = 0, 148e129c480SKever Yang GPIO0B4_I2S_LRCKTX, 149e129c480SKever Yang 150e129c480SKever Yang GPIO0B3_SHIFT = 6, 151e129c480SKever Yang GPIO0B3_MASK = 3 << GPIO0B3_SHIFT, 152e129c480SKever Yang GPIO0B3_GPIO = 0, 153e129c480SKever Yang GPIO0B3_I2S_LRCKRX, 154e129c480SKever Yang GPIO0B3_SPI_TXD, 155e129c480SKever Yang 156e129c480SKever Yang GPIO0B1_SHIFT = 2, 157e129c480SKever Yang GPIO0B1_MASK = 3, 158e129c480SKever Yang GPIO0B1_GPIO = 0, 159e129c480SKever Yang GPIO0B1_I2S_SCLK, 160e129c480SKever Yang GPIO0B1_SPI_CLK, 161e129c480SKever Yang 162e129c480SKever Yang GPIO0B0_SHIFT = 0, 163e129c480SKever Yang GPIO0B0_MASK = 3, 164e129c480SKever Yang GPIO0B0_GPIO = 0, 165e129c480SKever Yang GPIO0B0_I2S1_MCLK, 166e129c480SKever Yang }; 167e129c480SKever Yang 168e129c480SKever Yang /* GRF_GPIO0D_IOMUX */ 169e129c480SKever Yang enum { 170e129c480SKever Yang GPIO0D4_SHIFT = 8, 171e129c480SKever Yang GPIO0D4_MASK = 1 << GPIO0D4_SHIFT, 172e129c480SKever Yang GPIO0D4_GPIO = 0, 173e129c480SKever Yang GPIO0D4_PWM2, 174e129c480SKever Yang 175e129c480SKever Yang GPIO0D3_SHIFT = 6, 176e129c480SKever Yang GPIO0D3_MASK = 1 << GPIO0D3_SHIFT, 177e129c480SKever Yang GPIO0D3_GPIO = 0, 178e129c480SKever Yang GPIO0D3_PWM1, 179e129c480SKever Yang 180e129c480SKever Yang GPIO0D2_SHIFT = 4, 181e129c480SKever Yang GPIO0D2_MASK = 1 << GPIO0D2_SHIFT, 182e129c480SKever Yang GPIO0D2_GPIO = 0, 183e129c480SKever Yang GPIO0D2_PWM0, 184e129c480SKever Yang 185e129c480SKever Yang GPIO0D1_SHIFT = 2, 186e129c480SKever Yang GPIO0D1_MASK = 1 << GPIO0D1_SHIFT, 187e129c480SKever Yang GPIO0D1_GPIO = 0, 188e129c480SKever Yang GPIO0D1_UART2_CTSN, 189e129c480SKever Yang 190e129c480SKever Yang GPIO0D0_SHIFT = 0, 191e129c480SKever Yang GPIO0D0_MASK = 3 << GPIO0D0_SHIFT, 192e129c480SKever Yang GPIO0D0_GPIO = 0, 193e129c480SKever Yang GPIO0D0_UART2_RTSN, 194e129c480SKever Yang GPIO0D0_PMIC_SLEEP, 195e129c480SKever Yang }; 196e129c480SKever Yang 197e129c480SKever Yang /* GRF_GPIO1A_IOMUX */ 198e129c480SKever Yang enum { 199e129c480SKever Yang GPIO1A5_SHIFT = 10, 200e129c480SKever Yang GPIO1A5_MASK = 3 << GPIO1A5_SHIFT, 201e129c480SKever Yang GPIO1A5_GPIO = 0, 202e129c480SKever Yang GPIO1A5_I2S_SDI, 203e129c480SKever Yang GPIO1A5_SDMMC_DATA3, 204e129c480SKever Yang 205e129c480SKever Yang GPIO1A4_SHIFT = 8, 206e129c480SKever Yang GPIO1A4_MASK = 3 << GPIO1A4_SHIFT, 207e129c480SKever Yang GPIO1A4_GPIO = 0, 208e129c480SKever Yang GPIO1A4_I2S_SD0, 209e129c480SKever Yang GPIO1A4_SDMMC_DATA2, 210e129c480SKever Yang 211e129c480SKever Yang GPIO1A3_SHIFT = 6, 212e129c480SKever Yang GPIO1A3_MASK = 1 << GPIO1A3_SHIFT, 213e129c480SKever Yang GPIO1A3_GPIO = 0, 214e129c480SKever Yang GPIO1A3_I2S_LRCKTX, 215e129c480SKever Yang 216e129c480SKever Yang GPIO1A2_SHIFT = 4, 217e129c480SKever Yang GPIO1A2_MASK = 3 << GPIO1A2_SHIFT, 218e129c480SKever Yang GPIO1A2_GPIO = 0, 219e129c480SKever Yang GPIO1A2_I2S_LRCKRX, 220e129c480SKever Yang GPIO1A2_SDMMC_DATA1, 221e129c480SKever Yang 222e129c480SKever Yang GPIO1A1_SHIFT = 2, 223e129c480SKever Yang GPIO1A1_MASK = 3 << GPIO1A1_SHIFT, 224e129c480SKever Yang GPIO1A1_GPIO = 0, 225e129c480SKever Yang GPIO1A1_I2S_SCLK, 226e129c480SKever Yang GPIO1A1_SDMMC_DATA0, 227e129c480SKever Yang GPIO1A1_PMIC_SLEEP, 228e129c480SKever Yang 229e129c480SKever Yang GPIO1A0_SHIFT = 0, 230e129c480SKever Yang GPIO1A0_MASK = 3, 231e129c480SKever Yang GPIO1A0_GPIO = 0, 232e129c480SKever Yang GPIO1A0_I2S_MCLK, 233e129c480SKever Yang GPIO1A0_SDMMC_CLKOUT, 234e129c480SKever Yang GPIO1A0_XIN32K, 235e129c480SKever Yang 236e129c480SKever Yang }; 237e129c480SKever Yang 238e129c480SKever Yang /* GRF_GPIO1B_IOMUX */ 239e129c480SKever Yang enum { 240e129c480SKever Yang GPIO1B7_SHIFT = 14, 241e129c480SKever Yang GPIO1B7_MASK = 1 << GPIO1B7_SHIFT, 242e129c480SKever Yang GPIO1B7_GPIO = 0, 243e129c480SKever Yang GPIO1B7_MMC0_CMD, 244e129c480SKever Yang 245e129c480SKever Yang GPIO1B6_SHIFT = 12, 246e129c480SKever Yang GPIO1B6_MASK = 1 << GPIO1B6_SHIFT, 247e129c480SKever Yang GPIO1B6_GPIO = 0, 248e129c480SKever Yang GPIO1B6_MMC_PWREN, 249e129c480SKever Yang 250e129c480SKever Yang GPIO1B2_SHIFT = 4, 251e129c480SKever Yang GPIO1B2_MASK = 3 << GPIO1B2_SHIFT, 252e129c480SKever Yang GPIO1B2_GPIO = 0, 253e129c480SKever Yang GPIO1B2_SPI_RXD, 254e129c480SKever Yang GPIO1B2_UART1_SIN, 255e129c480SKever Yang 256e129c480SKever Yang GPIO1B1_SHIFT = 2, 257e129c480SKever Yang GPIO1B1_MASK = 3 << GPIO1B1_SHIFT, 258e129c480SKever Yang GPIO1B1_GPIO = 0, 259e129c480SKever Yang GPIO1B1_SPI_TXD, 260e129c480SKever Yang GPIO1B1_UART1_SOUT, 261e129c480SKever Yang 262e129c480SKever Yang GPIO1B0_SHIFT = 0, 263e129c480SKever Yang GPIO1B0_MASK = 3 << GPIO1B0_SHIFT, 264e129c480SKever Yang GPIO1B0_GPIO = 0, 265e129c480SKever Yang GPIO1B0_SPI_CLK, 266e129c480SKever Yang GPIO1B0_UART1_CTSN 267e129c480SKever Yang }; 268e129c480SKever Yang 269e129c480SKever Yang /* GRF_GPIO1C_IOMUX */ 270e129c480SKever Yang enum { 271e129c480SKever Yang GPIO1C6_SHIFT = 12, 272e129c480SKever Yang GPIO1C6_MASK = 3 << GPIO1C6_SHIFT, 273e129c480SKever Yang GPIO1C6_GPIO = 0, 274e129c480SKever Yang GPIO1C6_NAND_CS2, 275e129c480SKever Yang GPIO1C6_EMMC_CMD, 276e129c480SKever Yang 277e129c480SKever Yang GPIO1C5_SHIFT = 10, 278e129c480SKever Yang GPIO1C5_MASK = 3 << GPIO1C5_SHIFT, 279e129c480SKever Yang GPIO1C5_GPIO = 0, 280e129c480SKever Yang GPIO1C5_MMC0_D3, 281e129c480SKever Yang GPIO1C5_JTAG_TMS, 282e129c480SKever Yang 283e129c480SKever Yang GPIO1C4_SHIFT = 8, 284e129c480SKever Yang GPIO1C4_MASK = 3 << GPIO1C4_SHIFT, 285e129c480SKever Yang GPIO1C4_GPIO = 0, 286e129c480SKever Yang GPIO1C4_MMC0_D2, 287e129c480SKever Yang GPIO1C4_JTAG_TCK, 288e129c480SKever Yang 289e129c480SKever Yang GPIO1C3_SHIFT = 6, 290e129c480SKever Yang GPIO1C3_MASK = 3 << GPIO1C3_SHIFT, 291e129c480SKever Yang GPIO1C3_GPIO = 0, 292e129c480SKever Yang GPIO1C3_MMC0_D1, 293e129c480SKever Yang GPIO1C3_UART2_RX, 294e129c480SKever Yang 295e129c480SKever Yang GPIO1C2_SHIFT = 4, 296e129c480SKever Yang GPIO1C2_MASK = 3 << GPIO1C2_SHIFT, 297e129c480SKever Yang GPIO1C2_GPIO = 0, 298e129c480SKever Yang GPIO1C2_MMC0_D0, 299e129c480SKever Yang GPIO1C2_UART2_TX, 300e129c480SKever Yang 301e129c480SKever Yang GPIO1C1_SHIFT = 2, 302e129c480SKever Yang GPIO1C1_MASK = 1 << GPIO1C1_SHIFT, 303e129c480SKever Yang GPIO1C1_GPIO = 0, 304e129c480SKever Yang GPIO1C1_MMC0_DETN, 305e129c480SKever Yang 306e129c480SKever Yang GPIO1C0_SHIFT = 0, 307e129c480SKever Yang GPIO1C0_MASK = 1 << GPIO1C0_SHIFT, 308e129c480SKever Yang GPIO1C0_GPIO = 0, 309e129c480SKever Yang GPIO1C0_MMC0_CLKOUT, 310e129c480SKever Yang }; 311e129c480SKever Yang 312e129c480SKever Yang /* GRF_GPIO1D_IOMUX */ 313e129c480SKever Yang enum { 314e129c480SKever Yang GPIO1D7_SHIFT = 14, 315e129c480SKever Yang GPIO1D7_MASK = 3 << GPIO1D7_SHIFT, 316e129c480SKever Yang GPIO1D7_GPIO = 0, 317e129c480SKever Yang GPIO1D7_NAND_D7, 318e129c480SKever Yang GPIO1D7_EMMC_D7, 319e129c480SKever Yang GPIO1D7_SPI_CSN1, 320e129c480SKever Yang 321e129c480SKever Yang GPIO1D6_SHIFT = 12, 322e129c480SKever Yang GPIO1D6_MASK = 3 << GPIO1D6_SHIFT, 323e129c480SKever Yang GPIO1D6_GPIO = 0, 324e129c480SKever Yang GPIO1D6_NAND_D6, 325e129c480SKever Yang GPIO1D6_EMMC_D6, 326e129c480SKever Yang GPIO1D6_SPI_CSN0, 327e129c480SKever Yang 328e129c480SKever Yang GPIO1D5_SHIFT = 10, 329e129c480SKever Yang GPIO1D5_MASK = 3 << GPIO1D5_SHIFT, 330e129c480SKever Yang GPIO1D5_GPIO = 0, 331e129c480SKever Yang GPIO1D5_NAND_D5, 332e129c480SKever Yang GPIO1D5_EMMC_D5, 333e129c480SKever Yang GPIO1D5_SPI_TXD1, 334e129c480SKever Yang 335e129c480SKever Yang GPIO1D4_SHIFT = 8, 336e129c480SKever Yang GPIO1D4_MASK = 3 << GPIO1D4_SHIFT, 337e129c480SKever Yang GPIO1D4_GPIO = 0, 338e129c480SKever Yang GPIO1D4_NAND_D4, 339e129c480SKever Yang GPIO1D4_EMMC_D4, 340e129c480SKever Yang GPIO1D4_SPI_RXD1, 341e129c480SKever Yang 342e129c480SKever Yang GPIO1D3_SHIFT = 6, 343e129c480SKever Yang GPIO1D3_MASK = 3 << GPIO1D3_SHIFT, 344e129c480SKever Yang GPIO1D3_GPIO = 0, 345e129c480SKever Yang GPIO1D3_NAND_D3, 346e129c480SKever Yang GPIO1D3_EMMC_D3, 347e129c480SKever Yang GPIO1D3_SFC_SIO3, 348e129c480SKever Yang 349e129c480SKever Yang GPIO1D2_SHIFT = 4, 350e129c480SKever Yang GPIO1D2_MASK = 3 << GPIO1D2_SHIFT, 351e129c480SKever Yang GPIO1D2_GPIO = 0, 352e129c480SKever Yang GPIO1D2_NAND_D2, 353e129c480SKever Yang GPIO1D2_EMMC_D2, 354e129c480SKever Yang GPIO1D2_SFC_SIO2, 355e129c480SKever Yang 356e129c480SKever Yang GPIO1D1_SHIFT = 2, 357e129c480SKever Yang GPIO1D1_MASK = 3 << GPIO1D1_SHIFT, 358e129c480SKever Yang GPIO1D1_GPIO = 0, 359e129c480SKever Yang GPIO1D1_NAND_D1, 360e129c480SKever Yang GPIO1D1_EMMC_D1, 361e129c480SKever Yang GPIO1D1_SFC_SIO1, 362e129c480SKever Yang 363e129c480SKever Yang GPIO1D0_SHIFT = 0, 364e129c480SKever Yang GPIO1D0_MASK = 3 << GPIO1D0_SHIFT, 365e129c480SKever Yang GPIO1D0_GPIO = 0, 366e129c480SKever Yang GPIO1D0_NAND_D0, 367e129c480SKever Yang GPIO1D0_EMMC_D0, 368e129c480SKever Yang GPIO1D0_SFC_SIO0, 369e129c480SKever Yang }; 370e129c480SKever Yang 371e129c480SKever Yang /* GRF_GPIO2A_IOMUX */ 372e129c480SKever Yang enum { 373e129c480SKever Yang GPIO2A7_SHIFT = 14, 374e129c480SKever Yang GPIO2A7_MASK = 3 << GPIO2A7_SHIFT, 375e129c480SKever Yang GPIO2A7_GPIO = 0, 376e129c480SKever Yang GPIO2A7_NAND_DQS, 377e129c480SKever Yang GPIO2A7_EMMC_CLKOUT, 378e129c480SKever Yang 379e129c480SKever Yang GPIO2A6_SHIFT = 12, 380e129c480SKever Yang GPIO2A6_MASK = 1 << GPIO2A6_SHIFT, 381e129c480SKever Yang GPIO2A6_GPIO = 0, 382e129c480SKever Yang GPIO2A6_NAND_CS0, 383e129c480SKever Yang 384e129c480SKever Yang GPIO2A5_SHIFT = 10, 385e129c480SKever Yang GPIO2A5_MASK = 3 << GPIO2A5_SHIFT, 386e129c480SKever Yang GPIO2A5_GPIO = 0, 387e129c480SKever Yang GPIO2A5_NAND_WP, 388e129c480SKever Yang GPIO2A5_EMMC_PWREN, 389e129c480SKever Yang 390e129c480SKever Yang GPIO2A4_SHIFT = 8, 391e129c480SKever Yang GPIO2A4_MASK = 3 << GPIO2A4_SHIFT, 392e129c480SKever Yang GPIO2A4_GPIO = 0, 393e129c480SKever Yang GPIO2A4_NAND_RDY, 394e129c480SKever Yang GPIO2A4_EMMC_CMD, 395e129c480SKever Yang GPIO2A3_SFC_CLK, 396e129c480SKever Yang 397e129c480SKever Yang GPIO2A3_SHIFT = 6, 398e129c480SKever Yang GPIO2A3_MASK = 3 << GPIO2A3_SHIFT, 399e129c480SKever Yang GPIO2A3_GPIO = 0, 400e129c480SKever Yang GPIO2A3_NAND_RDN, 401e129c480SKever Yang GPIO2A4_SFC_CSN1, 402e129c480SKever Yang 403e129c480SKever Yang GPIO2A2_SHIFT = 4, 404e129c480SKever Yang GPIO2A2_MASK = 3 << GPIO2A2_SHIFT, 405e129c480SKever Yang GPIO2A2_GPIO = 0, 406e129c480SKever Yang GPIO2A2_NAND_WRN, 407e129c480SKever Yang GPIO2A4_SFC_CSN0, 408e129c480SKever Yang 409e129c480SKever Yang GPIO2A1_SHIFT = 2, 410e129c480SKever Yang GPIO2A1_MASK = 3 << GPIO2A1_SHIFT, 411e129c480SKever Yang GPIO2A1_GPIO = 0, 412e129c480SKever Yang GPIO2A1_NAND_CLE, 413e129c480SKever Yang GPIO2A1_EMMC_CLKOUT, 414e129c480SKever Yang 415e129c480SKever Yang GPIO2A0_SHIFT = 0, 416e129c480SKever Yang GPIO2A0_MASK = 3 << GPIO2A0_SHIFT, 417e129c480SKever Yang GPIO2A0_GPIO = 0, 418e129c480SKever Yang GPIO2A0_NAND_ALE, 419e129c480SKever Yang GPIO2A0_SPI_CLK, 420e129c480SKever Yang }; 421e129c480SKever Yang 422e129c480SKever Yang /* GRF_GPIO2B_IOMUX */ 423e129c480SKever Yang enum { 424e129c480SKever Yang GPIO2B7_SHIFT = 14, 425e129c480SKever Yang GPIO2B7_MASK = 3 << GPIO2B7_SHIFT, 426e129c480SKever Yang GPIO2B7_GPIO = 0, 427e129c480SKever Yang GPIO2B7_LCDC0_D13, 428e129c480SKever Yang GPIO2B7_EBC_SDCE5, 429e129c480SKever Yang GPIO2B7_GMAC_RXER, 430e129c480SKever Yang 431e129c480SKever Yang GPIO2B6_SHIFT = 12, 432e129c480SKever Yang GPIO2B6_MASK = 3 << GPIO2B6_SHIFT, 433e129c480SKever Yang GPIO2B6_GPIO = 0, 434e129c480SKever Yang GPIO2B6_LCDC0_D12, 435e129c480SKever Yang GPIO2B6_EBC_SDCE4, 436e129c480SKever Yang GPIO2B6_GMAC_CLK, 437e129c480SKever Yang 438e129c480SKever Yang GPIO2B5_SHIFT = 10, 439e129c480SKever Yang GPIO2B5_MASK = 3 << GPIO2B5_SHIFT, 440e129c480SKever Yang GPIO2B5_GPIO = 0, 441e129c480SKever Yang GPIO2B5_LCDC0_D11, 442e129c480SKever Yang GPIO2B5_EBC_SDCE3, 443e129c480SKever Yang GPIO2B5_GMAC_TXEN, 444e129c480SKever Yang 445e129c480SKever Yang GPIO2B4_SHIFT = 8, 446e129c480SKever Yang GPIO2B4_MASK = 3 << GPIO2B4_SHIFT, 447e129c480SKever Yang GPIO2B4_GPIO = 0, 448e129c480SKever Yang GPIO2B4_LCDC0_D10, 449e129c480SKever Yang GPIO2B4_EBC_SDCE2, 450e129c480SKever Yang GPIO2B4_GMAC_MDIO, 451e129c480SKever Yang 452e129c480SKever Yang GPIO2B3_SHIFT = 6, 453e129c480SKever Yang GPIO2B3_MASK = 3 << GPIO2B3_SHIFT, 454e129c480SKever Yang GPIO2B3_GPIO = 0, 455e129c480SKever Yang GPIO2B3_LCDC0_DEN, 456e129c480SKever Yang GPIO2B3_EBC_GDCLK, 457e129c480SKever Yang GPIO2B3_GMAC_RXCLK, 458e129c480SKever Yang 459e129c480SKever Yang GPIO2B2_SHIFT = 4, 460e129c480SKever Yang GPIO2B2_MASK = 3 << GPIO2B2_SHIFT, 461e129c480SKever Yang GPIO2B2_GPIO = 0, 462e129c480SKever Yang GPIO2B2_LCDC0_VSYNC, 463e129c480SKever Yang GPIO2B2_EBC_SDOE, 464e129c480SKever Yang GPIO2B2_GMAC_CRS, 465e129c480SKever Yang 466e129c480SKever Yang GPIO2B1_SHIFT = 2, 467e129c480SKever Yang GPIO2B1_MASK = 3 << GPIO2B1_SHIFT, 468e129c480SKever Yang GPIO2B1_GPIO = 0, 469e129c480SKever Yang GPIO2B1_LCDC0_HSYNC, 470e129c480SKever Yang GPIO2B1_EBC_SDLE, 471e129c480SKever Yang GPIO2B1_GMAC_TXCLK, 472e129c480SKever Yang 473e129c480SKever Yang GPIO2B0_SHIFT = 0, 474e129c480SKever Yang GPIO2B0_MASK = 3 << GPIO2B0_SHIFT, 475e129c480SKever Yang GPIO2B0_GPIO = 0, 476e129c480SKever Yang GPIO2B0_LCDC0_DCLK, 477e129c480SKever Yang GPIO2B0_EBC_SDCLK, 478e129c480SKever Yang GPIO2B0_GMAC_RXDV, 479e129c480SKever Yang }; 480e129c480SKever Yang 481e129c480SKever Yang /* GRF_GPIO2C_IOMUX */ 482e129c480SKever Yang enum { 483e129c480SKever Yang GPIO2C3_SHIFT = 6, 484e129c480SKever Yang GPIO2C3_MASK = 3 << GPIO2C3_SHIFT, 485e129c480SKever Yang GPIO2C3_GPIO = 0, 486e129c480SKever Yang GPIO2C3_LCDC0_D17, 487e129c480SKever Yang GPIO2C3_EBC_GDPWR0, 488e129c480SKever Yang GPIO2C3_GMAC_TXD0, 489e129c480SKever Yang 490e129c480SKever Yang GPIO2C2_SHIFT = 4, 491e129c480SKever Yang GPIO2C2_MASK = 3 << GPIO2C2_SHIFT, 492e129c480SKever Yang GPIO2C2_GPIO = 0, 493e129c480SKever Yang GPIO2C2_LCDC0_D16, 494e129c480SKever Yang GPIO2C2_EBC_GDSP, 495e129c480SKever Yang GPIO2C2_GMAC_TXD1, 496e129c480SKever Yang 497e129c480SKever Yang GPIO2C1_SHIFT = 2, 498e129c480SKever Yang GPIO2C1_MASK = 3 << GPIO2C1_SHIFT, 499e129c480SKever Yang GPIO2C1_GPIO = 0, 500e129c480SKever Yang GPIO2C1_LCDC0_D15, 501e129c480SKever Yang GPIO2C1_EBC_GDOE, 502e129c480SKever Yang GPIO2C1_GMAC_RXD0, 503e129c480SKever Yang 504e129c480SKever Yang GPIO2C0_SHIFT = 0, 505e129c480SKever Yang GPIO2C0_MASK = 3 << GPIO2C0_SHIFT, 506e129c480SKever Yang GPIO2C0_GPIO = 0, 507e129c480SKever Yang GPIO2C0_LCDC0_D14, 508e129c480SKever Yang GPIO2C0_EBC_VCOM, 509e129c480SKever Yang GPIO2C0_GMAC_RXD1, 510e129c480SKever Yang }; 511e129c480SKever Yang 512e129c480SKever Yang /* GRF_GPIO2D_IOMUX */ 513e129c480SKever Yang enum { 514e129c480SKever Yang GPIO2D6_SHIFT = 12, 515e129c480SKever Yang GPIO2D6_MASK = 3 << GPIO2D6_SHIFT, 516e129c480SKever Yang GPIO2D6_GPIO = 0, 517e129c480SKever Yang GPIO2D6_LCDC0_D22, 518e129c480SKever Yang GPIO2D6_GMAC_COL = 4, 519e129c480SKever Yang 520e129c480SKever Yang GPIO2D1_SHIFT = 2, 521e129c480SKever Yang GPIO2D1_MASK = 3 << GPIO2D1_SHIFT, 522e129c480SKever Yang GPIO2D1_GPIO = 0, 523e129c480SKever Yang GPIO2D1_GMAC_MDC = 3, 524e129c480SKever Yang }; 525e129c480SKever Yang 526e129c480SKever Yang /* GRF_GPIO2C_IOMUX2 */ 527e129c480SKever Yang enum { 528e129c480SKever Yang GPIO2C7_SHIFT = 12, 529e129c480SKever Yang GPIO2C7_MASK = 7 << GPIO2C7_SHIFT, 530e129c480SKever Yang GPIO2C7_GPIO = 0, 531e129c480SKever Yang GPIO2C7_GMAC_TXD3 = 4, 532e129c480SKever Yang 533e129c480SKever Yang GPIO2C6_SHIFT = 12, 534e129c480SKever Yang GPIO2C6_MASK = 7 << GPIO2C6_SHIFT, 535e129c480SKever Yang GPIO2C6_GPIO = 0, 536e129c480SKever Yang GPIO2C6_GMAC_TXD2 = 4, 537e129c480SKever Yang 538e129c480SKever Yang GPIO2C5_SHIFT = 4, 539e129c480SKever Yang GPIO2C5_MASK = 7 << GPIO2C5_SHIFT, 540e129c480SKever Yang GPIO2C5_GPIO = 0, 541e129c480SKever Yang GPIO2C5_I2C2_SCL = 3, 542e129c480SKever Yang GPIO2C5_GMAC_RXD2, 543e129c480SKever Yang 544e129c480SKever Yang GPIO2C4_SHIFT = 0, 545e129c480SKever Yang GPIO2C4_MASK = 7 << GPIO2C4_SHIFT, 546e129c480SKever Yang GPIO2C4_GPIO = 0, 547e129c480SKever Yang GPIO2C4_I2C2_SDA = 3, 548e129c480SKever Yang GPIO2C4_GMAC_RXD2, 549e129c480SKever Yang }; 550e129c480SKever Yang #endif 551