xref: /openbmc/qemu/tests/tcg/riscv64/semicall.h (revision d316f1b14615854de1bf4c0a9789e9c8951cc437)
13539d84dSAlex Bennée /*
23539d84dSAlex Bennée  * Semihosting Tests - RiscV64 Helper
33539d84dSAlex Bennée  *
4*542b10bdSAlex Bennée  * Copyright (c) 2021, 2024
53539d84dSAlex Bennée  * Written by Alex Bennée <alex.bennee@linaro.org>
63539d84dSAlex Bennée  *
7*542b10bdSAlex Bennée  * SPDX-License-Identifier: GPL-2.0-or-later
83539d84dSAlex Bennée  */
93539d84dSAlex Bennée 
__semi_call(uintptr_t type,uintptr_t arg0)103539d84dSAlex Bennée uintptr_t __semi_call(uintptr_t type, uintptr_t arg0)
113539d84dSAlex Bennée {
123539d84dSAlex Bennée     register uintptr_t t asm("a0") = type;
133539d84dSAlex Bennée     register uintptr_t a0 asm("a1") = arg0;
143539d84dSAlex Bennée     asm(".option norvc\n\t"
153539d84dSAlex Bennée         ".balign 16\n\t"
163539d84dSAlex Bennée         "slli zero, zero, 0x1f\n\t"
173539d84dSAlex Bennée         "ebreak\n\t"
183539d84dSAlex Bennée         "srai zero, zero, 0x7\n\t"
193539d84dSAlex Bennée         : "=r" (t)
203539d84dSAlex Bennée         : "r" (t), "r" (a0));
213539d84dSAlex Bennée     return t;
223539d84dSAlex Bennée }
23